WO2021018727A1 - Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement - Google Patents

Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement Download PDF

Info

Publication number
WO2021018727A1
WO2021018727A1 PCT/EP2020/070812 EP2020070812W WO2021018727A1 WO 2021018727 A1 WO2021018727 A1 WO 2021018727A1 EP 2020070812 W EP2020070812 W EP 2020070812W WO 2021018727 A1 WO2021018727 A1 WO 2021018727A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor chip
carrier
main surface
moldable substrate
Prior art date
Application number
PCT/EP2020/070812
Other languages
English (en)
French (fr)
Inventor
Gunnar Petersen
Daniel Richter
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112020003641.3T priority Critical patent/DE112020003641A5/de
Priority to CN202080054947.4A priority patent/CN114175284A/zh
Priority to US17/630,109 priority patent/US20220367422A1/en
Publication of WO2021018727A1 publication Critical patent/WO2021018727A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • a method for producing an electronic component and an electronic component are specified.
  • a simplified production method for an electronic component is to be provided.
  • an electronic component is to be provided which is particularly easy to manufacture.
  • the electronic component should have particularly small dimensions and / or be at least partially flexible.
  • a method for producing an electronic component and the electronic component are specified in the respective dependent claims.
  • a moldable substrate is provided.
  • the moldable substrate is preferably designed as a thin moldable layer or as a thin moldable film.
  • the moldable substrate particularly preferably has a
  • a first main surface of the substrate is arranged in the main plane of extent of the moldable substrate.
  • the first major area the substrate is preferably a second main surface opposite.
  • At least one semiconductor chip is applied to the first main area of the moldable substrate.
  • a multiplicity of semiconductor chips are particularly preferably spaced apart next to one another on the first main surface of the moldable substrate
  • the semiconductor chip is introduced into the moldable substrate by deforming the moldable substrate, so that the semiconductor chip is embedded in the moldable substrate starting from the first main surface. At least one electrical contact of the semiconductor chip is freely accessible from the outside.
  • the outer surface of the semiconductor chip is particularly preferred except for the main surface on which the at least one
  • the main area of the semiconductor chip, on which the at least one electrical contact of the semiconductor chip is arranged, is preferably exposed on the first main area of the moldable substrate.
  • the moldable substrate is an uncrosslinked or partially crosslinked polymer film.
  • the moldable substrate is particularly preferably an uncrosslinked or a partially crosslinked silicone film.
  • the uncrosslinked or partially crosslinked polymer film comprises a large number of monomers.
  • the monomers When the monomers are polymerized, for example initiated by UV light or heat, the monomers react chemically with one another and form chemical bonds with one another.
  • the term "partially crosslinked" means in the present case that the monomers of the polymer film are not completely polymerized with one another.
  • the polymerization of the monomers of the polymer film leads to the mechanical stability of the polymer film. As a rule, the mechanical stability of the polymer film increases with the proportion of crosslinked monomers. In other words, the fewer monomers that are crosslinked with one another, the easier it is for the polymer film to be shaped.
  • the semiconductor chip is preferably an optoelectronic one
  • the radiation-emitting semiconductor chip is particularly preferably one
  • a radiation-emitting semiconductor chip in flip-chip design is also referred to here and in the following as a “flip-chip”.
  • the radiation-emitting semiconductor chip particularly preferably comprises an epitaxial semiconductor layer sequence with an active region which is suitable for generating electromagnetic radiation during operation.
  • the epitaxial semiconductor layer sequence of the radiation-emitting semiconductor chip is based on a nitride compound semiconductor material. Nitride compound semiconductor materials are
  • Compound semiconductor materials that contain nitrogen such as the materials from the system In x Al y Gai- xy N with 0 ⁇ x ⁇
  • Semiconductor layer sequence generally has an active region, the electromagnetic radiation from the
  • Compound semiconductor materials that contain phosphorus such as the materials from the system In x Al y Gai- xy P with 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1.
  • Semiconductor layer sequence generally has an active region which generates electromagnetic radiation from the green to red spectral range.
  • the epitaxial semiconductor layer sequence has grown epitaxially on a growth substrate.
  • the epitaxial semiconductor layer sequence is generally on a carrier element for mechanical stabilization
  • the growth substrate is used as a carrier element.
  • Growth substrate is transferred to a carrier element.
  • the carrier element is preferably permeable at least to the electromagnetic radiation which is generated in the active region of the epitaxial semiconductor layer sequence.
  • the radiation-emitting semiconductor chip in flip-chip design transmits the electromagnetic radiation that is generated in the active area, preferably via a main surface of the carrier element and side surfaces of the carrier element.
  • the main surface of the carrier element and side surfaces of the carrier element form one
  • the radiation exit area of the flip chip is particularly preferably free of electrical contacts.
  • the electrical contacts of the radiation-emitting semiconductor chip in flip-chip design are preferably on a main surface of the
  • the carrier element is preferably the growth substrate of the epitaxial semiconductor layer sequence.
  • the growth substrate particularly preferably has sapphire or carbide or consists of one of these two materials. These two materials are advantageously usually transparent to blue light, which is usually generated in an active region of an epitaxial semiconductor layer sequence based on a nitride compound semiconductor material.
  • Carrier element preferably different from the growth substrate of the epitaxial semiconductor layer sequence.
  • the growth substrate particularly preferably comprises GaAs or consists of this material, while the carrier element of the flip chip preferably comprises sapphire or carbide or is formed from sapphire or carbide. These two materials are generally permeable to green to red light, which is usually generated in an active region of an epitaxial semiconductor layer sequence based on a phosphide compound semiconductor material.
  • the semiconductor chip is a radiation-emitting semiconductor chip with a flip-chip design.
  • the semiconductor chip is applied with the first main surface of the carrier element to the first main surface of the moldable substrate before it is introduced into the moldable substrate. After being introduced into the moldable substrate, the close
  • the moldable substrate is particularly preferably designed to be permeable to electromagnetic radiation from at least the active region.
  • the moldable substrate transmits 90%, preferably 95% of the electromagnetic radiation of the active region.
  • the semiconductor chip is introduced into the moldable substrate by pressing on with a plate or a roller.
  • the semiconductor chip is first placed on the first main surface of the moldable substrate upset.
  • Main surface of the moldable substrate applied.
  • a plate for example a metal plate
  • the semiconductor chips Arranged semiconductor chips and pressed onto the semiconductor chips with as uniform a pressure as possible, so that the semiconductor chips are pressed into the moldable substrate.
  • the semiconductor chips can particularly preferably be introduced into the moldable substrate as uniformly and simultaneously as possible.
  • the roller and / or the plate has a structure.
  • the structuring height differences can advantageously be made
  • a carrier with at least one electrical connection point is provided on a first main surface. After the semiconductor chip has been introduced into the moldable substrate, the carrier is on the first main surface of the moldable substrate
  • the carrier is one
  • junction includes. The electrical ones are preferred
  • the lead frame has, for example, a metal or is formed from a metal.
  • the lead frame has, for example, a metal or is formed from a metal.
  • the lead frame is made of copper or is made of copper.
  • the leadframe prefferably has a core made of copper which is completely or partially coated with silver.
  • the carrier can be a printed one
  • Acting circuit board which comprises the at least one electrical connection point.
  • the printed circuit board also includes at least one conductor track in addition to the electrical connection point.
  • the carrier is pressed into the moldable substrate starting from the first main surface.
  • the carrier is a lead frame or a printed circuit board, the carrier is preferably pressed into the moldable substrate. It is preferably this
  • the partially crosslinked or uncrosslinked polymer film is particularly preferably completely crosslinked, so that the carrier and the moldable substrate are connected to one another in a mechanically stable manner.
  • the carrier can also be an uncrosslinked or partially crosslinked polymer film.
  • the polymer film that is used as a carrier can be permeable to
  • electromagnetic radiation especially des
  • the semiconductor chip is impermeable to electromagnetic radiation, in particular of the semiconductor chip.
  • the semiconductor chip is impermeable to electromagnetic radiation, in particular of the semiconductor chip.
  • the moldable substrate and the carrier are particularly preferably an uncrosslinked or a partially crosslinked polymer film, for example an uncrosslinked or a partially crosslinked silicone film.
  • the two uncrosslinked or partially crosslinked polymer films are particularly preferably connected to one another in a mechanically stable manner by complete crosslinking. In this way, a flexible, radiation-permeable component that has very small dimensions can be produced in a simple manner.
  • an electrical contact element is pressed through the polymer film, which is used as a carrier, the electrical
  • the polymer film that is used as the carrier can be uncrosslinked, partially crosslinked or completely crosslinked.
  • an adhesive is applied between the moldable substrate and the carrier. In this way the mechanical Connection between the moldable substrate and the carrier can be increased with advantage.
  • an adhesive is applied between the electrical connection point and the moldable substrate and the carrier is removed again, the electrical connection point remaining on the moldable substrate.
  • the carrier is, for example, a film or a glass carrier.
  • the carrier is particularly preferably coated with Teflon in order to facilitate removal.
  • the adhesive is particularly preferably an anisotropically electrically conductive adhesive.
  • Connection point is applied to the first main surface of the substrate by means of a photoresist mask, so that at least one electrical contact of the semiconductor chip with the
  • the moldable substrate is preferably cured first.
  • a photoresist layer is applied over the entire area to the first main surface of the substrate and exposed and developed in such a way that an opening with the desired
  • connection point is created on the first main surface of the substrate.
  • the metallic layer has gold or copper, for example, or is made of one of these materials
  • the moldable substrate is hardened so that the substrate has mechanically stable properties.
  • the substrate has mechanically stable properties.
  • the substrate After curing, the substrate has no or only very low malleable properties. Hardening preferably takes place at the end of the process. An uncrosslinked or is preferred
  • the uncrosslinked or partially crosslinked polymer film used as a moldable substrate.
  • the uncrosslinked or partially crosslinked polymer film is generally cured by complete crosslinking.
  • the uncrosslinked or partially crosslinked polymer film is completely crosslinked by UV light and / or heat.
  • the method described here is advantageously suitable for producing semiconductor chips, in particular
  • the electronic circuit is configured to:
  • Component one or more semiconductor chips.
  • the electronic component preferably comprises one or more radiation-emitting semiconductor chips.
  • the electronic component comprises at least one red-emitting semiconductor chip, at least one green-emitting semiconductor chip and at least one blue
  • this includes
  • the completely crosslinked polymer film is particularly preferably a completely crosslinked silicone film.
  • the semiconductor chip is embedded in the substrate starting from a first main surface of the substrate, at least one electrical contact of the semiconductor chip being freely accessible from the outside.
  • the semiconductor chip is a
  • the radiation-emitting semiconductor chip in flip-chip design.
  • the radiation-emitting semiconductor chip transmits
  • the electrical contacts of the semiconductor chip terminate flush with the first main surface of the substrate.
  • the semiconductor chip is a
  • At least one electrical connection point is arranged on the first main surface of the substrate, so that at least one electrical contact of the semiconductor chip is electrically contacted with the electrical connection point.
  • the first main surface is the substrate
  • the carrier is a completely crosslinked polymer film.
  • the carrier can also be a printed circuit board or a lead frame.
  • FIGS 1 and 3 to 6 show schematic
  • FIG. 2 shows a schematic sectional illustration of a radiation-emitting semiconductor chip in a flip-chip design.
  • FIG. 7 shows a schematic sectional illustration of an electronic component in accordance with an exemplary embodiment.
  • FIGS. 8 to 9 show schematic sectional representations of method stages of a method for producing an electronic component according to another
  • FIG. 14 shows an electronic component according to another
  • FIG. 15 to 17 show schematic
  • a moldable substrate 1 is provided in a first step.
  • the moldable substrate 1 is a non-crosslinked or a
  • partially crosslinked polymer film particularly preferably an uncrosslinked or a partially crosslinked silicone film.
  • a plurality of semiconductor chips 3 are applied to a first main surface 2 of the moldable substrate 1 at a distance from one another (FIG. 1), in the present case for reasons of
  • the semiconductor chips 3 can be, for example, electronic semiconductor chips or optoelectronic semiconductor chips.
  • the semiconductor chips 3 are radiation-emitting semiconductor chips in a flip-chip design.
  • the radiation-emitting semiconductor chip 3 in flip-chip design has an epitaxial semiconductor layer sequence 4 which is epitaxially grown on a growth substrate (FIG. 2).
  • the growth substrate serves as a carrier element 5 for the epitaxial semiconductor layer sequence 4 and
  • the epitaxial semiconductor layer sequence 4 has an active region 6, which during operation of the
  • the epitaxial semiconductor layer sequence 4 is based in the present case on a nitride compound semiconductor material and generates visible light from the blue spectral range.
  • the carrier element 5 is based on sapphire or carbide and is permeable to the blue radiation generated in the active area 6.
  • the semiconductor chip 3 emits the blue radiation generated during operation from the exposed surfaces of the carrier element 5, that is to say from a main area that faces away from the epitaxial semiconductor layer sequence 4 and the side areas. Electrical contacts 7 des
  • the radiation-emitting semiconductor chip 3 in flip-chip design has an epitaxial semiconductor layer sequence 4, which is based on a phosphide compound semiconductor material and generates visible light from the red to green spectral range.
  • the carrier element 5 also preferably has sapphire or carbide.
  • the carrier element 5 is usually not that
  • the radiation-emitting semiconductor chips 3 in flip-chip design are applied with their first main surfaces 9 to the first main surface 2 of the moldable substrate 1.
  • the semiconductor chips 3 are pressed into the moldable substrate 1 with a plate 8, for example a metal plate.
  • a force F that is as constant as possible on the is particularly preferred
  • electrical contacts 7 of semiconductor chips 3 terminate flush with moldable substrate 1 (see FIG Figure 4). Areas of the surface between the electrical contacts 7 are usually also free of the
  • the remaining surface of the semiconductor chips 3 are each surrounded by the moldable substrate 1 in a form-fitting manner.
  • a carrier 10 is now applied to the first main surface 2 of the moldable substrate 1 (FIG. 5).
  • the carrier 10 is a glass plate coated with Teflon. Electrical connection points 12 and / or conductor tracks are applied to a first main surface 11 of the carrier 10, which in the present case is coated with the Teflon.
  • the carrier 10 is applied to the first main surface 2 of the moldable substrate 1 in such a way that at least one electrical connection point 12 of the carrier 10 makes electrical contact with an electrical contact 7 of the semiconductor chips 3 (FIG. 6).
  • Embodiment of the carrier 10 removed again. This is made easier by the Teflon coating. Then the moldable substrate 1 is cured. In a subsequent one
  • Step is the resulting composite of substrate 1 and
  • Semiconductor chips 3 usually separated into a plurality of electronic components.
  • an adhesive layer 13 can also be placed between the electrical
  • Main surface 2 of the moldable substrate 1 are applied.
  • the electronic component according to the exemplary embodiment of FIG. 7 has two semiconductor chips 3 that are in a Substrate 1 are embedded.
  • the semiconductor chips 3 used are radiation-emitting semiconductor chips in flip-chip design. A corresponding radiation-emitting
  • the substrate 1 is a
  • the semiconductor chips 3 are embedded in the substrate 1 starting from a first main area 2 of the substrate 1.
  • the rear electrical contacts 7 of the semiconductor chips 3 are electrical
  • Connection points 12 electrically conductively connected, via which the semiconductor chip 3 can be supplied with current during operation.
  • the radiation-emitting semiconductor chip 3 During operation, the radiation-emitting semiconductor chip 3 generates electromagnetic radiation, such as, for example, blue light, which is emitted into the completely crosslinked polymer film via the radiation exit surface 20.
  • the completely crosslinked polymer film is permeable to the electromagnetic radiation, for example to the blue light of the semiconductor chips 3, so that the component emits the light from a surface of the polymer film.
  • a carrier 10 is provided, which is also a non-crosslinked or
  • partially crosslinked polymer film in particular a non-crosslinked or partially crosslinked silicone film.
  • a first Main surface 11 of the uncrosslinked or partially crosslinked polymer film, which is used as a carrier 10 are the uncrosslinked or partially crosslinked polymer film, which is used as a carrier 10.
  • the uncrosslinked or partially crosslinked polymer film is with the first main surface 11 on the first main surface 2 of the
  • the two polymer films are completely crosslinked.
  • the two polymer films bond with one another in a mechanically stable manner.
  • the two polymer films are permeable to electromagnetic radiation that is generated in the active regions of the semiconductor chips 3. It is also possible for the polymer film that is used as the carrier 10 to be made radiopaque.
  • an electrical contact element 14 in this case a metal pin, through which now completely
  • cross-linked polymer film which serves as a carrier 10
  • the electrical contact element 14 has a
  • Polymer film which is used as a carrier 10, is arranged.
  • the finished electronic component can be electrically contacted via the contact surface 15.
  • the electrical contact element 14 can also before
  • a photoresist layer 16 is first applied over the entire area to the first main surface 2 of the substrate 1 and exposed through a mask (not shown) (FIG. 11).
  • the photoresist layer 16 is then developed so that areas between the electrical contacts 7 of the semiconductor chips 3 designed as flip chips are covered with the photoresist layer 16, while the remaining first main surface 2 of the substrate 1 is free of the photoresist layer 16 (FIG. 12).
  • the structured photoresist layer serves as a photoresist mask 16.
  • a metallic layer 17 is first deposited over the entire surface of the structured photoresist layer 16, for example by sputtering (FIG. 13).
  • the metallic layer 17 comprises gold or copper, for example, or is formed from one of these materials.
  • the photoresist mask 16 is then removed again so that electrical connection points 12 and / or conductor tracks are formed on the first main surface 2 of the substrate 1. In a next step the electrical
  • the electronic component according to the exemplary embodiment in FIG. 14 can be produced using the method that has already been described with reference to FIGS. 10 to 13.
  • the electronic component according to the exemplary embodiment in FIG. 14 has two radiation-emitting
  • the electrical connection points 12 and / or conductor tracks are present by a galvanically deposited further metallic
  • an adhesive 13 is applied in the form of a thin layer to the first main surface 2 of the moldable substrate 1 (FIG. 16).
  • a lead frame 19 is now applied to the first main surface 2 of the moldable substrate 1, which is provided with the adhesive 13. Then the lead frame 19 is pressed into the moldable substrate 1.
  • the lead frame 19 is form-fitting and
  • the method according to the exemplary embodiment in FIGS. 15 to 17 can also be carried out without the adhesive layer 13.
  • the leadframe 19 is pressed directly into the first main surface 2 of the moldable substrate 1 and mechanically stably connected to the polymer film through complete crosslinking.
  • a printed circuit board can also be used in the method according to the exemplary embodiment in FIGS. 15 to 16.
  • the present application claims the priority of the German application DE 102019120717.7, whose

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines elektronischen Bauelements mit den folgenden Schritten angegeben: - Bereitstellen eines formbaren Substrats (1), - Aufbringen zumindest eines Halbleiterchips (3) auf eine erste Hauptfläche (2) des formbaren Substrats (1), - Einbringen des Halbleiterchips (3) in das formbare Substrat (1) durch Verformen des formbaren Substrats (1), sodass der Halbleiterchip (3) in das formbare Substrat (1) ausgehend von der ersten Hauptfläche (2) eingebettet wird, wobei zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) von außen frei zugänglich ist.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES ELEKTRONISCHEN BAUELEMENTS
UND ELEKTRONISCHES BAUELEMENT
Es werden ein Verfahren zur Herstellung eines elektronischen Bauelements und ein elektronisches Bauelement angegeben.
Es soll ein vereinfachtes Herstellungsverfahren für ein elektronisches Bauelement bereitgestellt werden. Außerdem soll ein elektronisches Bauelement bereitgestellt werden, das besonders einfach herzustellen ist. Schließlich soll das elektronische Bauelement besonders kleine Abmessungen haben und/oder zumindest teilweise flexibel ausgebildet sein.
Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 und durch ein elektronisches Bauelement mit den Merkmalen des Patentanspruchs 13 gelöst.
Vorteilhafte Ausführungsformen und Weiterbildungen des
Verfahrens zur Herstellung eines elektronischen Bauelements und des elektronischen Bauelements sind in den jeweils abhängigen Ansprüchen angegeben.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines elektronischen Bauelements wird ein formbares Substrat bereitgestellt. Bevorzugt ist das formbare Substrat als dünne formbare Schicht oder als dünne formbare Folie ausgestaltet. Das formbare Substrat weist besonders bevorzugt eine
Haupterstreckungsebene auf. Parallel zur
Haupterstreckungsebene des formbaren Substrats ist eine erste Hauptfläche des Substrats angeordnet. Der ersten Hauptfläche des Substrats liegt bevorzugt eine zweite Hauptfläche gegenüber .
Gemäß einer weiteren Ausführungsform des Verfahrens wird zumindest ein Halbleiterchip auf die erste Hauptfläche des formbaren Substrats aufgebracht. Besonders bevorzugt wird eine Vielzahl an Halbleiterchips beabstandet nebeneinander auf die erste Hauptfläche des formbaren Substrats
aufgebracht .
Gemäß einer weiteren Ausführungsform des Verfahrens wird der Halbleiterchip in das formbare Substrat durch Verformen des formbaren Substrats eingebracht, sodass der Halbleiterchip in das formbare Substrat ausgehend von der ersten Hauptfläche eingebettet wird. Hierbei ist zumindest ein elektrischer Kontakt des Halbleiterchips von außen frei zugänglich.
Besonders bevorzugt ist die Außenfläche des Halbleiterchips bis auf die Hauptfläche, an der der zumindest eine
elektrische Kontakt angeordnet ist, von dem Material des formbaren Substrats formschlüssig umgeben. Die Hauptfläche des Halbleiterchips, an der der zumindest eine elektrische Kontakt des Halbleiterchips angeordnet ist, liegt bevorzugt an der ersten Hauptfläche des formbaren Substrats frei.
Gemäß einer besonders bevorzugten Ausführungsform des
Verfahrens ist das formbare Substrat eine unvernetzte oder eine teilvernetzte Polymerfolie . Besonders bevorzugt handelt es sich bei dem formbaren Substrat um eine unvernetzte oder eine teilvernetzte Silikonfolie.
Die unvernetzte oder teilvernetzte Polymerfolie umfasst eine Vielzahl an Monomeren. Im unvernetzten Zustand der Polymerfolie sind die Monomere nicht durch chemische
Bindungen miteinander verbunden. Bei einer Polymerisation der Monomere, die beispielsweise durch UV-Licht oder Wärme initiiert wird, reagieren die Monomere chemisch miteinander und bilden chemische Bindungen untereinander aus. Der Begriff "teilvernetzt" bedeutet vorliegend, dass die Monomere der Polymerfolie nicht vollständig miteinander polymerisiert sind. Die Polymerisation der Monomere der Polymerfolie führt zur mechanischen Stabilität der Polymerfolie . In der Regel erhöht sich die mechanische Stabilität der Polymerfolie mit dem Anteil an miteinander vernetzten Monomeren. Mit anderen Worten ist die Polymerfolie umso leichter formbar je weniger Monomere miteinander vernetzt werden.
Wenn eine Polymerisation der Monomere der Polymerfolie weiter fortschreitet, wird ein überwiegender Teil der Monomere durch chemische Bedingungen miteinander verbunden. Dieser Zustand der Polymerfolie wird im Folgenden als "vollständig vernetzt" bezeichnet .
Gemäß einer bevorzugten Ausführungsform des Verfahrens ist der Halbleiterchip ein optoelektronischer, bevorzugt
strahlungsemittierender Halbleiterchip, besonders bevorzugt in Flip-Chip-Bauweise. Besonders bevorzugt handelt es sich bei dem strahlungsemittierenden Halbleiterchip um einen
Leuchtdiodenchip. Ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise wird hier und im Folgenden auch als "Flip-Chip" bezeichnet.
Der strahlungsemittierende Halbleiterchip umfasst besonders bevorzugt eine epitaktische Halbleiterschichtenfolge mit einem aktiven Bereich, der dazu geeignet ist, im Betrieb elektromagnetische Strahlung zu erzeugen. Beispielsweise basiert die epitaktische Halbleiterschichtenfolge des strahlungsemittierenden Halbeleiterchips auf einem Nitrid- Verbindungshalbleitermaterial . Nitrid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Stickstoff enthalten, wie die Materialien aus dem System InxAlyGai-x-yN mit 0 < x <
1, 0 < y < 1 und x+y < 1. Eine solche epitaktische
Halbleiterschichtenfolge weist in der Regel einen aktiven Bereich auf, der elektromagnetische Strahlung aus dem
ultravioletten bis blauen Spektralbereich erzeugt.
Weiterhin ist es auch möglich, dass die epitaktische
Halbleiterschichtenfolge des strahlungsemittierenden
Halbeleiterchips auf einem Phosphid- Verbindungshalbleitermaterial basiert. Phosphid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Phosphor enthalten, wie die Materialien aus dem System InxAlyGai-x-yP mit 0 < x < 1, 0 < y < 1 und x+y < 1. Eine solche epitaktische
Halbleiterschichtenfolge weist in der Regel einen aktiven Bereich auf, der elektromagnetische Strahlung aus dem grünen bis roten Spektralbereich erzeugt.
In der Regel ist die epitaktische Halbleiterschichtenfolge auf einem Wachstumssubstrat epitaktisch gewachsen. Die epitaktische Halbleiterschichtenfolge ist in der Regel auf einem Trägerelement zur mechanischen Stabilisierung
angeordnet. Beispielsweise ist das Wachstumssubstrat als Trägerelement verwendet. Weiterhin ist es auch möglich, dass die epitaktische Halbleiterschichtenfolge von dem
Wachstumssubstrat auf ein Trägerelement übertragen ist. Bevorzugt ist das Trägerelement durchlässig zumindest für die elektromagnetische Strahlung, die in dem aktiven Bereich der epitaktischen Halbleiterschichtenfolge erzeugt wird. Der strahlungsemittierende Halbleiterchip in Flip-Chip-Bauweise sendet die elektromagnetische Strahlung, die in dem aktiven Bereich erzeugt wird, bevorzugt über eine Hauptfläche des Trägerelements sowie Seitenflächen des Trägerelements aus.
Mit anderen Worten bilden die Hauptfläche des Trägerelements sowie Seitenflächen des Trägerelements eine
Strahlungsaustrittsfläche des Flip-Chips aus.
Die Strahlungsaustrittsfläche des Flip-Chips ist besonders bevorzugt frei von elektrischen Kontakten. Die elektrischen Kontakte des strahlungsemittierenden Halbleiterchips in Flip- Chip-Bauweise sind bevorzugt an einer Hauptfläche der
epitaktischen Halbleiterschichtenfolge angeordnet, die von dem Trägerelement abgewandt ist.
Beispielsweise basiert die epitaktische
Halbleiterschichtenfolge des strahlungsemittierenden
Halbeleiterchips in Flip-Chip-Bauweise auf einem Nitrid- Verbindungshalbleitermaterial. In diesem Fall handelt es sich bei dem Trägerelement bevorzugt um das Wachstumssubstrat der epitaktischen Halbleiterschichtenfolge. Das Wachstumssubstrat weist besonders bevorzugt Saphir oder Carbid auf oder besteht aus einem dieser beiden Materialien. Diese beiden Materialien sind mit Vorteil in der Regel durchlässig für blaues Licht, das in der Regel in einem aktiven Bereich einer epitaktischen Halbleiterschichtenfolge basierend auf einem Nitrid- Verbindungshalbleitermaterial erzeugt wird.
Beispielsweise basiert die epitaktische
Halbleiterschichtenfolge des strahlungsemittierenden Halbeleiterchips in Flip-Chip-Bauweise auf einem Phosphid- Verbindungshalbleitermaterial . In diesem Fall ist das
Trägerelement bevorzugt von dem Wachstumssubstrat der epitaktischen Halbleiterschichtenfolge verschieden. Das Wachstumssubstrat weist besonders bevorzugt GaAs auf oder besteht aus diesem Material, während das Trägerelement des Flip-Chips bevorzugt Saphir oder Carbid aufweist oder aus Saphir oder Carbid gebildet ist. Diese beiden Materialien sind mit Vorteil in der Regel durchlässig für grünes bis rotes Licht, das in der Regel in einem aktiven Bereich einer epitaktischen Halbleiterschichtenfolge basierend auf einem Phosphid-Verbindungshalbleitermaterial erzeugt wird.
Gemäß einer weiteren Ausführungsform des Verfahrens ist der Halbleiterchip ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise. Bei dieser Ausführungsform wird der Halbleiterchip vor dem Einbringen in das formbare Substrat mit der ersten Hauptfläche des Trägerelements auf die erste Hauptfläche des formbaren Substrats aufgebracht. Nach dem Einbringen in das formbare Substrat schließen die
elektrischen Kontakte des Halbleiterchips mit der ersten Hauptfläche des formbaren Substrats besonders bevorzugt bündig ab. Besonders bevorzugt ist das formbare Substrat bei dieser Ausführungsform durchlässig für elektromagnetische Strahlung zumindest des aktiven Bereichs ausgebildet.
Beispielsweise transmittiert das formbare Substrat 90 %, bevorzugt 95 % der elektromagnetischen Strahlung des aktiven Bereichs .
Gemäß einer weiteren Ausführungsform wird der Halbleiterchip durch Aufdrücken mit einer Platte oder einer Rolle in das formbare Substrat eingebracht. Hierzu wird der Halbleiterchip zunächst auf die erste Hauptfläche des formbaren Substrats aufgebracht. Besonders bevorzugt werden mehrere
Halbleiterchips beabstandet nebeneinander auf die erste
Hauptfläche des formbaren Substrats aufgebracht. Bei der Verwendung einer Platte, beispielsweise einer Metallplatte wird diese entlang der ersten Hauptfläche über den
Halbleiterchips angeordnet und auf die Halbleiterchips mit einem möglichst gleichmäßigen Druck aufgepresst, so dass die Halbleiterchips in das formbare Substrat gedrückt werden. Mittels der Platte können die Halbleiterchips besonders bevorzugt möglichst gleichmäßig und gleichzeitig in das formbare Substrat eingebracht werden.
Bei der Verwendung einer Rolle wird diese mit einem möglichst gleichmäßigen Druck über die Halbleiterchips gerollt, so dass die Halbleiterchips in das formbare Substrat gedrückt werden. Auch die Rolle ermöglicht in der Regel eine möglichst
gleichmäßige Einbringung der Halbleiterchips in das formbare Substrat .
Gemäß einer weiteren Ausführungsform des Verfahrens weist die Rolle und/oder die Platte eine Strukturierung auf. Mit der Strukturierung können mit Vorteil Höhenunterschiede
ausgeglichen werden.
Gemäß einer weiteren Ausführungsform des Verfahrens wird ein Träger mit mindestens einer elektrischen Anschlussstelle auf einer ersten Hauptfläche bereitgestellt. Der Träger wird nach dem Einbringen des Halbleiterchips in das formbare Substrat auf die erste Hauptfläche des formbaren Substrats
aufgebracht, sodass zumindest ein elektrischer Kontakt des Halbleiterchips mit der elektrischen Anschlussstelle
elektrisch kontaktiert wird. Besonders bevorzugt steht die elektrische Anschlussstelle des Trägers mit dem elektrischen Kontakt des Halbleiterchips in direktem Kontakt.
Beispielsweise handelt es sich bei dem Träger um einen
Leiterrahmen, der die mindestens eine elektrische
Anschlussstelle umfasst. Bevorzugt sind die elektrische
Anschlussstelle und der Leiterrahmen einstückig ausgebildet. Der Leiterrahmen weist beispielsweise ein Metall auf oder ist aus einem Metall gebildet. Beispielsweise weist der
Leiterrahmen Kupfer auf oder ist aus Kupfer gebildet.
Weiterhin ist es auch möglich, dass der Leiterrahmen einen Kern aus Kupfer aufweist, der ganz oder teilweise mit Silber beschichtet ist.
Weiterhin kann es sich bei dem Träger um eine gedruckte
Leiterplatte handeln, die die mindestens eine elektrische Anschlussstelle umfasst. In der Regel umfasst die gedruckte Leiterplatte neben der elektrischen Anschlussstelle auch mindestens eine Leiterbahn.
Gemäß einer weiteren Aus führungs form des Verfahrens wird der Träger ausgehend von der ersten Hauptfläche in das formbare Substrat gedrückt. Insbesondere, wenn es sich bei dem Träger um einen Leiterrahmen oder eine gedruckte Leiterplatte handelt, wird der Träger bevorzugt in das formbare Substrat gedrückt. Bevorzugt handelt es sich bei dieser
Aus führungs form bei dem formbaren Substrat um eine
teilvernetzte oder eine unvernetzte Polymerfolie . Nachdem der Träger in das formbare Substrat gedrückt wurde, wird die teilvernetzte oder unvernetzte Polymerfolie besonders bevorzugt vollständig vernetzt, sodass der Träger und das formbare Substrat mechanisch stabil miteinander verbunden werden . Gemäß einer weiteren Ausführungsform kann es sich bei dem Träger ebenfalls um eine unvernetzte oder teilvernetzte Polymerfolie handeln. Die Polymerfolie, die als Träger verwendet wird, kann hierbei durchlässig für
elektromagnetische Strahlung, insbesondere des
Halbleiterchips, sein. Weiterhin ist es auch möglich, dass die Polymerfolie, die als Träger verwendet wird,
undurchlässig für elektromagnetische Strahlung, insbesondere des Halbleiterchips, ist. Beispielsweise ist die
Polymerfolie, die als Träger verwendet wird, schwarz
ausgebildet. Besonders bevorzugt handelt es sich bei dem formbaren Substrat und bei dem Träger um eine unvernetzte oder eine teilvernetzte Polymerfolie, beispielsweise eine unvernetzte oder eine teilvernetzte Silikonfolie. Die beiden unvernetzten oder teilvernetzten Polymerfolien werden bei dieser Ausführungsform des Verfahrens besonders bevorzugt durch vollständiges Vernetzen mechanisch stabil miteinander verbunden. Auf diese Art und Weise kann auf einfache Art und Weise ein flexibles, strahlungsdurchlässiges Bauelement erzeugt werden, dass sehr geringe Abmessungen aufweist.
Gemäß einer weiteren Ausführungsform des Verfahrens wird ein elektrisches Kontaktelement durch die Polymerfolie gedrückt, die als Träger verwendet wird, wobei das elektrische
Kontaktelement von außen frei zugänglich ist. Hierbei kann die Polymerfolie, die als Träger verwendet wird, unvernetzt, teilvernetzt oder vollständig vernetzt vorliegen.
Gemäß einer weiteren Ausführungsform des Verfahrens wird zwischen das formbare Substrat und den Träger ein Klebstoff aufgebracht. Auf diese Art und Weise kann die mechanische Verbindung zwischen dem formbaren Substrat und dem Träger mit Vorteil erhöht werden.
Gemäß einer weiteren Ausführungsform des Verfahrens wird zwischen die elektrische Anschlussstelle und das formbare Substrat ein Klebstoff aufgebracht und der Träger wieder entfernt, wobei die elektrische Anschlussstelle auf dem formbaren Substrat verbleibt. Hierbei handelt es sich bei dem Träger beispielsweise um eine Folie oder um einen Glasträger. Der Träger ist besonders bevorzugt mit Teflon beschichtet, um das Entfernen zu erleichtern. Bei dem Klebstoff handelt es sich bei dieser Ausführungsform besonders bevorzugt um einen anisotrop elektrisch leitenden Klebstoff.
Weiterhin ist es auch möglich, dass eine elektrische
Anschlussstelle mittels einer Fotolackmaske auf die erste Hauptfläche des Substrats aufgebracht wird, sodass zumindest ein elektrischer Kontakt des Halbleiterchips mit der
elektrischen Anschlussstelle elektrisch kontaktiert wird. Bei dieser Ausführungsform wird das formbare Substrat bevorzugt zuerst ausgehärtet.
Dann wird eine Fotolackschicht vollflächig auf die erste Hauptfläche des Substrats aufgebracht und derart belichtet und entwickelt, dass eine Öffnung mit der gewünschten
Struktur der Anschlussstelle in der Fotolackschicht entsteht. Dann wird eine metallische Schicht auf die strukturierte Fotolackschicht, die als Fotolackmaske dient, aufgedampft und die Fotolackmaske wieder entfernt, so dass die
Anschlussstelle auf der ersten Hauptfläche des Substrats entsteht. Die metallische Schicht weist beispielsweise Gold oder Kupfer auf oder ist aus einem dieser Materialien
gebildet. Insbesondere durch die Verwendung einer Fotolackmaske können sehr kleine Halbleiterchips einfach und genau elektrisch kontaktiert werden.
Gemäß einer weiteren Ausführungsform des Verfahrens wird das formbare Substrat gehärtet, so dass das Substrat mechanisch stabile Eigenschaften aufweist. Insbesondere weist das
Substrat nach dem Härten keine oder nur sehr geringe formbare Eigenschaften auf. Bevorzugt erfolgt das Härten am Ende des Verfahrens. Bevorzugt wird eine unvernetzte oder
teilvernetzte Polymerfolie als formbares Substrat verwendet. Die unvernetzte oder teilvernetzte Polymerfolie wird in der Regel durch vollständiges Vernetzen ausgehärtet. Gemäß einer Ausführungsform des Verfahrens wird die unvernetzte oder teilvernetzte Polymerfolie durch UV-Licht und/oder Wärme vollständig vernetzt.
Das vorliegend beschriebene Verfahren ist mit Vorteil dazu geeignet, Halbleiterchips, insbesondere
strahlungsemittierende Halbleiterchips, einfach zu verkapseln und mechanisch zu stabilisieren. Außerdem werden verschiedene Möglichkeiten zur einfachen elektrische Kontaktierung
angegeben. Das Verfahren ist vereinfacht und weist daher nur geringe Kosten auf.
Mit dem hier beschriebenen Verfahren ist es möglich, ein elektronisches Bauelement herzustellen. Das elektronische Bauelement wird im Folgenden näher beschrieben. Merkmale und Ausführungsformen, die vorliegend lediglich in Verbindung mit dem Verfahren offenbart sind, können auch bei dem
elektronischen Bauelement ausgebildet sein und umgekehrt.
Gemäß einer Ausführungsform umfasst das elektronische
Bauelement einen oder mehrere Halbleiterchips. Besonders bevorzugt umfasst das elektronische Bauelement einen oder mehrere strahlungsemittierende Halbleiterchips.
Beispielsweise umfasst das elektronische Bauelement zumindest einen rot emittierenden Halbleiterchip, zumindest einen grün emittierenden Halbleiterchip und zumindest einen blau
emittierenden Halbleiterchip.
Gemäß einer weiteren Ausführungsform umfasst das
elektronische Bauelement ein Substrat, das als eine
vollständig vernetzte Polymerfolie ausgebildet ist. Besonders bevorzugt handelt es sich bei der vollständig vernetzten Polymerfolie um eine vollständig vernetzte Silikonfolie.
Gemäß einer weiteren Ausführungsform des elektronischen
Bauelements ist der Halbleiterchip ausgehend von einer ersten Hauptfläche des Substrats in das Substrat eingebettet, wobei zumindest ein elektrischer Kontakt des Halbleiterchips von außen frei zugänglich ist.
Gemäß einer bevorzugten Ausführungsform des elektronischen Bauelements ist der Halbleiterchip ein
strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise. Der strahlungsemittierende Halbleiterchip sendet
elektromagnetische Strahlung von einer
Strahlungsaustrittsfläche aus, die von den elektrischen
Kontakten abgewandt ist. Besonders bevorzugt schließen die elektrischen Kontakte des Halbleiterchips mit der ersten Hauptfläche des Substrats bündig ab.
Gemäß einer bevorzugten Ausführungsform des elektronischen Bauelements ist der Halbleiterchip ein
strahlungsemittierender Flip-Chip und die Strahlungsaustrittsfläche des Flip-Chips ist frei von elektrischen Kontakten.
Gemäß einer weiteren Ausführungsform des elektronischen Bauelements ist zumindest eine elektrische Anschlussstelle auf der ersten Hauptfläche des Substrats angeordnet, sodass zumindest ein elektrischer Kontakt des Halbleiterchips mit der elektrischen Anschlussstelle elektrisch kontaktiert ist.
Gemäß einer weiteren Ausführungsform des elektronischen Bauelements ist die erste Hauptfläche des Substrats
mechanisch stabil mit einem Träger verbunden. Beispielsweise handelt es sich bei dem Träger um eine vollständig vernetzte Polymerfolie . Bei dem Träger kann es sich auch um eine gedruckte Leiterplatte oder einen Leiterrahmen handeln.
Weitere vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des elektronischen Bauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen .
Die Figuren 1 und 3 bis 6 zeigen schematische
Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem Ausführungsbeispiel .
Figur 2 zeigt eine schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips in Flip-Chip- Bauweise .
Figur 7 zeigt eine schematische Schnittdarstellung eines elektronischen Bauelements gemäß einem Ausführungsbeispiel. Die Figuren 8 bis 9 zeigen schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren
Ausführungsbeispiel .
Die Figuren 10 bis 13 zeigen schematische
Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel.
Die schematische Schnittdarstellung der Figur 14 zeigt ein elektronisches Bauelement gemäß einem weiteren
Ausführungsbeispiel .
Die Figuren 15 bis 17 zeigen schematische
Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 6 wird in einem ersten Schritt ein formbares Substrat 1 bereitgestellt. Beispielsweise handelt es sich bei dem formbaren Substrat 1 um eine unvernetzte oder eine
teilvernetzte Polymerfolie, besonders bevorzugt um eine unvernetzte oder eine teilvernetzte Silikonfolie. Auf eine erste Hauptfläche 2 des formbaren Substrats 1 wird eine Vielzahl an Halbleiterchips 3 beabstandet zueinander aufgebracht (Figur 1), wobei vorliegend aus Gründen der
Übersichtlichkeit nur zwei Halbleiterchips 3 dargestellt sind. Bei den Halbleiterchips 3 kann es sich beispielsweise um elektronische Halbleiterchips oder um optoelektronische Halbleiterchips handeln. Vorliegend handelt es sich bei den Halbleiterchips 3 um strahlungsemittierende Halbleiterchips in Flip-Chip-Bauweise.
Der strahlungsemittierende Halbleiterchip 3 in Flip-Chip- Bauweise weist eine epitaktische Halbleiterschichtenfolge 4 auf, die auf einem Wachstumssubstrat epitaktisch gewachsen ist (Figur 2) . Das Wachstumssubstrat dient als Trägerelement 5 für die epitaktische Halbleiterschichtenfolge 4 und
stabilisiert die epitaktische Halbleiterschichtenfolge 4 mechanisch. Die epitaktische Halbleiterschichtenfolge 4 weist einen aktiven Bereich 6 auf, der im Betrieb des
Halbleiterchips 3 elektromagnetische Strahlung erzeugt. Die epitaktische Halbleiterschichtenfolge 4 basiert vorliegend auf einem Nitrid-Verbindungshalbleitermaterial und erzeugt sichtbares Licht aus dem blauen Spektralbereich.
Das Trägerelement 5 basiert vorliegend auf Saphir oder Carbid und ist durchlässig für die in dem aktiven Bereich 6 erzeugte blaue Strahlung. Der Halbleiterchip 3 sendet die im Betrieb erzeugte blaue Strahlung von den freiliegenden Oberflächen des Trägerelements 5 aus, also von einer Hauptfläche, die von der epitaktischen Halbleiterschichtenfolge 4 abgewandt ist, und den Seitenflächen. Elektrische Kontakte 7 des
Halbleiterchips 3 sind an der epitaktischen
Halbleiterschichtenfolge 4 angeordnet, während eine Strahlungsaustrittsfläche 20 des Halbleiterchips 3 frei ist von elektrischen Kontakten 7.
Weiterhin ist es auch möglich, dass der
strahlungsemittierende Halbleiterchip 3 in Flip-Chip-Bauweise eine epitaktische Halbleiterschichtenfolge 4 aufweist, die auf einem Phosphid-Verbindungshalbleitermaterial basiert und sichtbares Licht aus dem roten bis grünen Spektralbereich erzeugt. In diesem Fall weist das Trägerelement 5 ebenfalls bevorzugt Saphir oder Carbid auf. Allerdings handelt es sich bei dem Trägerelement 5 in der Regel nicht um das
Wachstumssubstrat .
Die strahlungsemittierenden Halbleiterchips 3 in Flip-Chip- Bauweise werden mit ihren ersten Hauptflächen 9 auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht.
Elektrische Kontakte 7 der Halbleiterchips 3 weisen hierbei von der ersten Hauptfläche 9 des formbaren Substrats 1 weg ( Figur 1 ) .
In einem nächsten Schritt werden die Halbleiterchips 3 mit einer Platte 8, beispielsweise einer Metallplatte, in das formbare Substrat 1 eingedrückt. Hierbei wird besonders bevorzugt eine möglichst konstante Kraft F auf die
Metallplatte ausgeübt, sodass die strahlungsemittierenden Halbleiterchips 3 gleichmäßig und gleichzeitig in das formbare Substrat 1 eingedrückt werden (Figur 3) .
Danach sind die Halbleiterchips 3 in das formbare Substrat 1 eingebettet, wobei die elektrischen Kontakte 7 der
Halbleiterchips 3 von außen frei zugänglich sind. Die
elektrischen Kontakte 7 der Halbleiterchips 3 schließen vorliegend bündig mit dem formbaren Substrat 1 ab (siehe Figur 4) . Bereiche der Oberfläche zwischen den elektrischen Kontakten 7 sind in der Regel ebenfalls frei von dem
formbaren Substrat 1. Die Halbleiterchips 3 sind an der restlichen Oberfläche jeweils formschlüssig von dem formbaren Substrat 1 umgeben.
In einem weiteren Schritt wird nun ein Träger 10 auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht (Figur 5) . Beispielsweise handelt es sich bei dem Träger 10 um eine Glasplatte, die mit Teflon beschichtet ist. Auf einer ersten Hauptfläche 11 des Trägers 10, die vorliegend mit dem Teflon beschichtet ist, sind elektrische Anschlussstellen 12 und/oder Leiterbahnen aufgebracht. Der Träger 10 wird derart auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht, dass mindestens eine elektrische Anschlussstelle 12 des Trägers 10 hierbei einen elektrischen Kontakt 7 der Halbleiterchips 3 elektrisch kontaktiert (Figur 6) .
In einem nächsten Schritt wird bei dem vorliegenden
Ausführungsbeispiel der Träger 10 wieder entfernt. Dies wird durch die Teflonbeschichtung erleichtert. Dann wird das formbare Substrat 1 ausgehärtet. In einem nachfolgenden
Schritt wird der entstandene Verbund aus Substrat 1 und
Halbleiterchips 3 in der Regel zu mehreren elektronischen Bauelementen vereinzelt.
Bei dem Verfahren gemäß diesem Ausführungsbeispiel kann auch eine KlebstoffSchicht 13 zwischen die elektrischen
Anschlussstellen 12 auf dem Träger 10 und die erste
Hauptfläche 2 des formbaren Substrats 1 aufgebracht werden.
Das elektronische Bauelement gemäß dem Ausführungsbeispiel der Figur 7 weist zwei Halbleiterchips 3 auf, die in ein Substrat 1 eingebettet sind. Als Halbleiterchips 3 sind strahlungsemittierende Halbleiterchips in Flip-Chip-Bauweise verwendet. Ein entsprechender strahlungsemittierender
Halbleiterchip 3 in Flip-Chip-Bauweise ist beispielsweise anhand der Figur 2 bereits beschrieben.
Bei dem Substrat 1 handelt es sich vorliegend um eine
vollständig vernetzte Polymerfolie, insbesondere um eine vollständig vernetzte Silikonfolie. Die Halbleiterchips 3 sind ausgehend von einer ersten Hauptfläche 2 des Substrats 1 in das Substrat 1 eingebettet. Die rückseitigen elektrischen Kontakte 7 der Halbleiterchips 3 sind mit elektrischen
Anschlussstellen 12 elektrisch leitend verbunden, über die der Halbleiterchip 3 im Betrieb mit Strom beaufschlagt werden kann .
Im Betrieb erzeugt der strahlungsemittierende Halbleiterchip 3 elektromagnetische Strahlung, wie beispielsweise blaues Licht, die über die Strahlungsaustrittsfläche 20 in die vollständig vernetzte Polymerfolie ausgesandt wird. Die vollständig vernetzte Polymerfolie ist durchlässig für die elektromagnetische Strahlung, beispielsweise für das blaue Licht der Halbleiterchips 3, so dass das Bauelement das Licht von einer Oberfläche der Polymerfolie aussendet.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 8 und 9 werden zunächst die Verfahrensschritte durchgeführt, die anhand der Figuren 1 bis 3 bereits beschrieben wurden.
In einem nächsten Schritt wird ein Träger 10 bereitgestellt, bei dem es sich ebenfalls um eine unvernetzte oder
teilvernetzte Polymerfolie, insbesondere um eine unvernetzte oder teilvernetzte Silikonfolie, handelt. Auf einer ersten Hauptfläche 11 der unvernetzten oder teilvernetzten Polymerfolie, die als Träger 10 verwendet wird, sind
elektrische Anschlussstellen 12 und Leiterbahnen aufgebracht.
Die unvernetzte oder teilvernetzte Polymerfolie wird mit der ersten Hauptfläche 11 auf die erste Hauptfläche 2 des
formbaren Substrats 1 aufgebracht (Figur 8) . Dann werden die beiden Polymerfolien vollständig vernetzt. Hierbei verbinden sich die beiden Polymerfolien mechanisch stabil miteinander. Die beiden Polymerfolien sind vorliegend durchlässig für elektromagnetische Strahlung, die in den aktiven Bereichen der Halbleiterchips 3 erzeugt werden. Es ist auch möglich, dass die Polymerfolie, die als Träger 10 verwendet wird, strahlungsundurchlässig ausgebildet ist.
In einem nächsten Schritt, der schematisch in Figur 9
dargestellt ist, wird ein elektrisches Kontaktelement 14, vorliegend ein Metallstift, durch die nun vollständig
vernetzte Polymerfolie, die als Träger 10 dient,
hindurchgedrückt, sodass eine elektrische Leiterbahn auf der Polymerfolie, die als Träger 10 dient, elektrisch kontaktiert wird. Das elektrische Kontaktelement 14 weist eine
Kontaktfläche 15 auf, die auf einer Deckfläche der
Polymerfolie, die als Träger 10 verwendet wird, angeordnet ist. Über die Kontaktfläche 15 kann das fertige elektronische Bauelement elektrisch kontaktiert werden.
Das elektrische Kontaktelement 14 kann auch vor dem
vollständigen Vernetzen der beiden Polymerfolien in die unvernetzte oder teilvernetzte Polymerfolie, die als Träger 10 verwendet wird, eingebracht werden. Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 10 bis 13 werden zunächst die Verfahrensschritte
durchgeführt, wie sie bereits anhand der Figuren 1 bis 3 beschrieben wurden. Dann wird das formbare Substrat 1
ausgehärtet (Figur 10) .
Zur Erzeugung von elektrischen Kontaktstrukturen, die
mindestens eine elektrische Anschlussstelle 12 umfassen, wird eine Fotolackschicht 16 zunächst vollflächig auf die erste Hauptfläche 2 des Substrats 1 aufgebracht und durch eine Maske (nicht dargestellt) belichtet (Figur 11) .
Dann wird die Fotolackschicht 16 entwickelt, so dass Bereiche zwischen den elektrischen Kontakten 7 der als Flip-Chips ausgebildeten Halbleiterchips 3 mit der Fotolackschicht 16 bedeckt sind, während die restliche erste Hauptfläche 2 des Substrats 1 frei ist von der Fotolackschicht 16 (Figur 12) . Die strukturierte Fotolackschicht dient als Fotolackmaske 16.
In einem nächsten Schritt wird zunächst vollflächig eine metallische Schicht 17 auf der strukturierten Fotolackschicht 16 abgeschieden, beispielsweise durch Sputtern (Figur 13) .
Die metallische Schicht 17 weist beispielsweise Gold oder Kupfer auf oder ist aus einem dieser Materialien gebildet.
Dann wird die Fotolackmaske 16 wieder entfernt, sodass elektrische Anschlussstellen 12 und/oder Leiterbahnen auf der ersten Hauptfläche 2 des Substrats 1 ausgebildet werden. In einem nächsten Schritt werden die elektrischen
Anschlussstellen 12 und/oder Leiterbahnen durch galvanisches Abscheiden einer weiteren metallischen Schicht 18 mechanisch verstärkt . Das elektronische Bauelement gemäß dem Ausführungsbeispiel der Figur 14 kann mit dem Verfahren hergestellt werden, das anhand der Figuren 10 bis 13 bereits beschrieben wurde.
Das elektronische Bauelement gemäß dem Ausführungsbeispiel der Figur 14 weist zwei strahlungsemittierende
Halbleiterchips 3 in Flip-Chip-Bauweise auf, wie sie bereits exemplarisch anhand der Figur 2 beschrieben wurden. Die rückseitigen elektrischen Kontakte 7 der Halbleiterchips 3 sind mit elektrischen Anschlussstellen 12 und/oder
Leiterbahnen elektrisch leitend verbunden. Die elektrischen Anschlussstellen 12 und/oder Leiterbahnen sind vorliegend durch eine galvanisch abgeschiedene weitere metallische
Schicht 18 mechanisch verstärkt.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 15 bis 17 werden wiederum die Verfahrensschritte
durchgeführt, wie sie bereits anhand der Figuren 1 bis 3 bereits beschrieben wurden (Figur 15) .
In einem nächsten Schritt wird ein Klebstoff 13 in Form einer dünnen Schicht auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht (Figur 16) .
In einem nächsten Schritt wird nun ein Leiterrahmen 19 auf die erste Hauptfläche 2 des formbaren Substrats 1, die mit dem Klebstoff 13 versehen ist, aufgebracht. Dann wird der Leiterrahmen 19 in das formbare Substrat 1 hineingedrückt.
In einem nächsten Schritt wird die unvernetzte oder
teilvernetzte Polymerfolie, die als formbares Substrat 1 verwendet wird, ausgehärtet, indem sie vollständig vernetzt wird. Auch der Klebstoff 13 wird ausgehärtet. Auf diese Art und Weise wird der Leiterrahmen 19 formschlüssig und
mechanisch stabil mit dem Substrat 1 verbunden (Figur 17) .
Das Verfahren gemäß dem Ausführungsbeispiel der Figuren 15 bis 17 kann auch ohne die KlebstoffSchicht 13 ausgeführt werden. In diesem Fall wird der Leiterrahmen 19 direkt in die erste Hauptfläche 2 des formbaren Substrats 1 gedrückt und durch vollständiges Vernetzen der Polymerfolie mechanisch stabil mit dieser verbunden.
Anstelle des Leiterrahmens 19 kann bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 15 bis 16 auch eine gedruckte Leiterpatte verwendet werden. Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 102019120717.7, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 (formbares) Substrat
2 erste Hauptfläche des (formbaren) Substrats 3 Halbleiterchip
4 epitaktische Halbleiterschichtenfolge
5 Trägerelernent
6 aktiver Bereich
7 elektrischer Kontakt
8 Platte
9 erste Hauptfläche des Halbleiterchips
10 Träger
11 erste Hauptfläche des Trägers
12 elektrische Anschlussstelle
13 KlebstoffSchicht
14 elektrisches Kontaktelement
15 Kontaktfläche
1 6 Fotolackschicht
17 metallische Schicht
1 8 weitere metallische Schicht
1 9 Leiterrahmen
20 Strahlungsaustrittsfläche

Claims

Patentansprüche
1. Verfahren zur Herstellung eines elektronischen Bauelements mit den folgenden Schritten:
- Bereitstellen eines formbaren Substrats (1),
- Aufbringen zumindest eines Halbleiterchips (3) auf eine erste Hauptfläche (2) des formbaren Substrats (1),
- Einbringen des Halbleiterchips (3) in das formbare Substrat (1) durch Verformen des formbaren Substrats (1), sodass der Halbleiterchip (3) in das formbare Substrat (1) ausgehend von der ersten Hauptfläche (2) eingebettet wird, wobei zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) von außen frei zugänglich ist, wobei der Halbleiterchip ein strahlungsemittierender Flip-Chip ist und eine
Strahlungsaustrittsfläche (20) des Flip-Chips (3) frei ist von elektrischen Kontakten.
2. Verfahren nach dem vorherigen Anspruch,
bei dem das formbare Substrat (1) eine unvernetzte oder eine teilvernetzte Polymerfolie ist.
3. Verfahren nach einem der obigen Ansprüche, bei dem
- der Halbleiterchip (3) vor dem Einbringen in das formbare Substrat (1) mit einer ersten Hauptfläche (9) auf die erste Hauptfläche (2) des formbaren Substrats (1) aufgebracht wird, und
- die elektrischen Kontakte (7) des Halbleiterchips (3) nach dem Einbringen in das formbare Substrat (1) mit der ersten Hauptfläche (2) des formbaren Substrats (1) bündig
abschließen .
4. Verfahren nach einem der obigen Ansprüche, bei dem der Halbleiterchip (3) durch Aufdrücken mit einer Platte (8) oder einer Rolle in das formbare Substrat (1) eingebracht wird.
5. Verfahren nach einem der obigen Ansprüche, bei dem
- ein Träger (10) mit mindestens einer elektrischen
Anschlussstelle (12) auf einer ersten Hauptfläche (11) bereitgestellt wird, und
- der Träger (10) nach dem Einbringen des Halbleiterchips (3) in das formbare Substrat (1) auf die erste Hauptfläche (2) des formbaren Substrats (1) aufgebracht wird, so dass
zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) mit der elektrischen Anschlussstelle (12) elektrisch kontaktiert wird.
6. Verfahren nach Anspruch 5, bei dem
- der Träger (10) ein Leiterrahmen (19) oder eine gedruckte Leiterplatte ist, die die mindestens eine elektrische
Anschlussstelle (12) umfasst, und
- der Träger (10) in das formbare Substrat (1) gedrückt wird.
7. Verfahren nach einem der Ansprüche 5 bis 6, bei dem
- das formbare Substrat (1) eine unvernetzte oder
teilvernetzte Polymerfolie ist, und
- der Träger (10) und das formbare Substrat (1) durch
vollständiges Vernetzen mechanisch stabil miteinander
verbunden werden.
8. Verfahren nach Anspruch 5,
bei dem das formbare Substrat (1) und der Träger (10) jeweils eine unvernetzte oder teilvernetzte Polymerfolie sind, die durch vollständiges Vernetzen mechanisch stabil miteinander verbunden werden.
9. Verfahren nach dem vorherigen Anspruch,
bei dem ein elektrisches Kontaktelement (14) durch die
Polymerfolie gedrückt wird, die als Träger (10) verwendet wird, so dass das elektrische Kontaktelement (14) von außen frei zugänglich ist.
10. Verfahren nach einem der Ansprüche 5 bis 9,
bei dem zwischen das formbare Substrat (1) und dem Träger (10) ein Klebstoff (13) aufgebracht wird.
11. Verfahren nach Anspruch 5, bei dem
- zwischen die elektrische Anschlussstelle (12) und das formbare Substrat (1) ein Klebstoff (13) aufgebracht wird, und
- der Träger (10) wieder entfernt wird, wobei die elektrische Anschlussstelle (12) auf dem formbaren Substrat (1)
verbleibt .
12. Verfahren nach einem der Ansprüche 1 bis 4,
bei dem eine elektrische Anschlussstelle (12) mittels einer Fotolackmaske (16) auf die erste Hauptfläche (2) des
Substrats (1) aufgebracht wird, so dass zumindest der frei zugängliche elektrische Kontakt (7) des Halbleiterchips (3) mit der elektrischen Anschlussstelle (12) elektrisch
kontaktiert wird.
13. Elektronisches Bauelement mit:
- einem Halbleiterchip (3), und
- einem Substrat (1), das als eine vollständig vernetzte Polymerfolie ausgebildet ist, wobei
- der Halbleiterchip (3) ausgehend von einer ersten
Hauptfläche (2) des Substrats (1) in das Substrat (1) eingebettet ist, wobei zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) von außen frei zugänglich ist,_wobei der Halbleiterchip ein strahlungsemittierender Flip-Chip ist und eine Strahlungsaustrittsfläche (20) des Flip-Chips (3) frei ist von elektrischen Kontakten.
14. Elektronisches Bauelement nach dem vorherigen Anspruch, bei dem
die elektrischen Kontakte (7) des Halbleiterchips (3) mit der ersten Hauptfläche (2) des Substrats (1) bündig abschließen.
15. Elektronisches Bauelement nach einem der Ansprüche 13 bis
14,
bei dem zumindest eine elektrische Anschlussstelle (12) auf der ersten Hauptfläche (2) des Substrats (1) angeordnet ist, so dass zumindest ein elektrischer Kontakt (7) des
Halbleiterchips (3) mit der elektrischen Anschlussstelle (12) elektrisch kontaktiert ist.
16. Elektronisches Bauelement nach einem der Ansprüche 13 bis
15,
bei dem die erste Hauptfläche (2) des Substrats (1)
mechanisch stabil mit einem Träger (10) verbunden ist.
17. Elektronisches Bauelement nach dem vorherigen Anspruch, bei dem der Träger (10) eine vollständig vernetzte
Polymerfolie ist.
PCT/EP2020/070812 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement WO2021018727A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112020003641.3T DE112020003641A5 (de) 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
CN202080054947.4A CN114175284A (zh) 2019-07-31 2020-07-23 制造电子器件的方法及电子器件
US17/630,109 US20220367422A1 (en) 2019-07-31 2020-07-23 Method for Producing an Electronic Component, and Electronic Component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019120717.7 2019-07-31
DE102019120717.7A DE102019120717A1 (de) 2019-07-31 2019-07-31 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Publications (1)

Publication Number Publication Date
WO2021018727A1 true WO2021018727A1 (de) 2021-02-04

Family

ID=72039560

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/070812 WO2021018727A1 (de) 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Country Status (4)

Country Link
US (1) US20220367422A1 (de)
CN (1) CN114175284A (de)
DE (2) DE102019120717A1 (de)
WO (1) WO2021018727A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023148107A1 (de) * 2022-02-02 2023-08-10 Ams-Osram International Gmbh Optoelektronisches bauelementepackage und verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2535954A1 (de) * 2010-02-09 2012-12-19 Nichia Corporation Lichtemittierende vorrichtung und verfahren zur herstellung einer lichtemittierenden vorrichtung
EP2674993A2 (de) * 2012-06-11 2013-12-18 Nitto Denko Corporation Verkapselungsschicht, lichtemittierende Diodenvorrichtung und korrespondierendes Herstellungsverfahren
US20140231850A1 (en) * 2013-02-19 2014-08-21 Michael A. Tischler Engineered-phosphor led packages and related methods
EP2902432A1 (de) * 2012-09-28 2015-08-05 Sharp Kabushiki Kaisha Herstellungsverfahren für ein dichtungsmaterial mit einem fluoreszierenden körper, dichtungsmaterial mit dem fluoreszierenden körper, herstellungsverfahren für eine lichtemittierende vorrichtung und spender
EP3022779A1 (de) * 2013-07-19 2016-05-25 Koninklijke Philips N.V. Pc-led mit optischem element und ohne substratträger

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10487987B2 (en) * 2015-08-17 2019-11-26 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament
EP2812929B1 (de) * 2012-02-10 2020-03-11 Lumileds Holding B.V. Geformte linse, die ein chip-scale-led gehäuse bildet und herstellungsverfahren dafür
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
DE102016105211A1 (de) * 2016-03-21 2017-09-21 Osram Opto Semiconductors Gmbh Filament und dessen Herstellung sowie Leuchtmittel mit Filamenten
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher
JP2022542583A (ja) * 2019-07-30 2022-10-05 シグニファイ ホールディング ビー ヴィ 色制御可能なｌｅｄフィラメント及びそのようなフィラメントを有するランプ
WO2021063889A1 (en) * 2019-10-03 2021-04-08 Signify Holding B.V. Led filament lighting device
US20220390074A1 (en) * 2019-11-15 2022-12-08 Signify Holding B.V. Led filament and led filament lamp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2535954A1 (de) * 2010-02-09 2012-12-19 Nichia Corporation Lichtemittierende vorrichtung und verfahren zur herstellung einer lichtemittierenden vorrichtung
EP2674993A2 (de) * 2012-06-11 2013-12-18 Nitto Denko Corporation Verkapselungsschicht, lichtemittierende Diodenvorrichtung und korrespondierendes Herstellungsverfahren
EP2902432A1 (de) * 2012-09-28 2015-08-05 Sharp Kabushiki Kaisha Herstellungsverfahren für ein dichtungsmaterial mit einem fluoreszierenden körper, dichtungsmaterial mit dem fluoreszierenden körper, herstellungsverfahren für eine lichtemittierende vorrichtung und spender
US20140231850A1 (en) * 2013-02-19 2014-08-21 Michael A. Tischler Engineered-phosphor led packages and related methods
EP3022779A1 (de) * 2013-07-19 2016-05-25 Koninklijke Philips N.V. Pc-led mit optischem element und ohne substratträger

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023148107A1 (de) * 2022-02-02 2023-08-10 Ams-Osram International Gmbh Optoelektronisches bauelementepackage und verfahren

Also Published As

Publication number Publication date
US20220367422A1 (en) 2022-11-17
CN114175284A (zh) 2022-03-11
DE102019120717A1 (de) 2021-02-04
DE112020003641A5 (de) 2022-04-14

Similar Documents

Publication Publication Date Title
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE102012216738A1 (de) Optoelektronisches bauelement
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
EP1527479A1 (de) VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
WO2022033926A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
DE10297818T5 (de) Anbringen von Flipchips an Substraten
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2021018727A1 (de) Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
DE102007004301A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
WO2024041882A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente und strahlungsemittierendes bauelement
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE102019124237A1 (de) Heterogene antenne im fan-out-package
DE112018007262T5 (de) Leuchtstofffolie, verfahren zur herstellung einer leuchtstofffolie, optoelektronisches bauelement, verfahren zur herstellung eines optoelektronischen bauelements
EP2304816A1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE19640006A1 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE102017115656A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102018200020A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes, Halbleiterbauelement und Träger
DE10257664A1 (de) Verfahren zum Herstellen einer Leuchtdioden-Lichtquelle mit Lumineszenz-Konversionselement
DE102016102588B4 (de) Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2022028893A1 (de) Strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und modul mit einem strahlungsemittierenden bauelement
DE102015107742A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20753890

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020003641

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20753890

Country of ref document: EP

Kind code of ref document: A1