DE102017115656A1 - Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement - Google Patents

Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102017115656A1
DE102017115656A1 DE102017115656.9A DE102017115656A DE102017115656A1 DE 102017115656 A1 DE102017115656 A1 DE 102017115656A1 DE 102017115656 A DE102017115656 A DE 102017115656A DE 102017115656 A1 DE102017115656 A1 DE 102017115656A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
pedestal
support surface
joining material
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017115656.9A
Other languages
English (en)
Inventor
Ivar Tångring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017115656.9A priority Critical patent/DE102017115656A1/de
Priority to PCT/EP2018/068550 priority patent/WO2019011863A1/de
Priority to US16/627,616 priority patent/US11121287B2/en
Priority to DE112018003537.9T priority patent/DE112018003537A5/de
Publication of DE102017115656A1 publication Critical patent/DE102017115656A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements mit den folgenden Schritten angegeben:
- Bereitstellen eines Trägers (1) mit einem Podest (4), das eine Auflagefläche aufweist,
- Aufbringen eines flüssigen Fügestoffs (6) mit Füllstoffpartikeln auf die Auflagefläche des Podests (4), und
- Aufbringen eines strahlungsemittierenden Halbleiterchips (7) mit einer Montagefläche, die größer ist als die Auflagefläche des Podests (4), auf den flüssigen Fügestoff (6) derart, dass der Fügestoff (6) eine Fügeschicht (12) zwischen der Auflagefläche des Podests (4) und der Montagefläche des Halbleiterchips (7) ausbildet und der Fügestoff (6) nur eine Ausnehmung (13), die durch den über die Auflagefläche ragenden Teil der Montagefläche begrenzt wird, zumindest teilweise befüllt.
Weiterhin wird ein optoelektronisches Bauelement angegeben.

Description

  • Es werden ein Verfahren zur Herstellung eines optoelektronischen Bauelements und ein optoelektronisches Bauelement angegeben.
  • Ein optoelektronisches Bauelement ist beispielsweise in der Druckschrift DE 102016121510 beschrieben.
  • Vorliegend soll ein Bauelement angegeben werden, das eine erhöhte Lichtauskopplung aufweist. Weiterhin soll ein Verfahren zur Herstellung eines optoelektronischen Bauelements mit erhöhter Lichtauskopplung angegeben werden.
  • Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 und durch ein optoelektronisches Bauelement mit den Merkmalen des Patentanspruchs 12 gelöst.
  • Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des optoelektronischen Bauelements sind Gegenstand der jeweils abhängigen Ansprüche.
  • Gemäß einer Ausführungsform des Verfahrens wird ein Träger mit einem Podest bereitgestellt, das eine Auflagefläche aufweist. Auf die Auflagefläche des Podests wird gemäß einer Ausführungsform des Verfahrens ein flüssiger Fügestoff mit Füllstoffpartikeln aufgebracht. Beispielsweise handelt es sich bei dem Fügestoff um einen Klebstoff.
  • Der Fügestoff bildet bevorzugt einen Tropfen auf der Auflagefläche aus. Besonders bevorzugt benetzt der Fügestoff nur die Auflagefläche des Podests, während Seitenflächen des Podests frei bleiben von dem Fügestoff. Besonders bevorzugt wird die Auflagefläche vollständig von dem Fügestoff benetzt.
  • Gemäß einer weiteren Ausführungsform des Verfahren wird in einem nächsten Schritt ein strahlungsemittierender Halbleiterchip mit einer Montagefläche, die größer ist als die Auflagefläche des Podests, auf den flüssigen Fügestoff derart aufgebracht, beispielsweise durch Absenken, dass der Fügestoff eine Fügeschicht zwischen der Auflagefläche des Podests und der Montagefläche des Halbleiterchips ausbildet.
  • Ist der Halbleiterchip auf die Auflagefläche aufgebracht, so bilden die Seitenflächen des Podests, der die Auflagefläche des Podests überragende Teil der Montagefläche und eine Oberfläche des Trägers unterhalb des Halbleiterchips bevorzugt eine Ausnehmung aus. Der Fügestoff füllt bei dem Aufbringen des Halbleiterchips auf die Auflagefläche bevorzugt nur die Ausnehmung zumindest teilweise. Die übrige Oberfläche des Trägers, die nicht von dem Halbleiterchip überragt wird, bleibt besonders bevorzugt frei von dem Fügestoff. Besonders bevorzugt wird also nur die Oberfläche des Trägers unterhalb der Montagefläche des Halbleiterchips mit dem Fügestoff bedeckt, während der Rest der Oberfläche des Trägers frei bleibt von dem Fügestoff.
  • Beim Aufbringen des Halbleiterchips auf den flüssigen Fügestoff auf der Auflagefläche des Podests wird der Fügestoff teilweise verdrängt und es bildet sich die Fügeschicht zwischen der Auflagefläche des Podests und der Montagefläche des Halbleiterchips aus. Weiterhin läuft ein Teil des verdrängten Fügestoffs über die Seitenflächen des Podests auf die Bodenfläche des Trägers unterhalb des Halbleiterchips herunter.
  • Besonders bevorzugt sind die Seitenflächen des Halbleiterchips frei von dem Fügestoff. Auf diese Art und Weise wird die Lichtauskopplung aus dem Halbleiterchip und damit die Helligkeit des optoelektronischen Bauelements erhöht.
  • Besonders bevorzugt wird der Halbleiterchip durch Absenken derart auf die Auflagefläche aufgebracht, dass der Fügestoff vor dem Befüllen der Ausnehmung die Montagefläche des Halbleiterchips zunächst vollständig benetzt.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird der Fügestoff ausgehärtet, bevorzugt nach dem Aufbringen des Halbleiterchips. Beim Aushärten des Fügestoffs entsteht bevorzugt eine stoffschlüssige Verbindung zwischen der Auflagefläche des Podests und der Montagefläche des Halbleiterchips aufgrund der ausgehärteten Fügeschicht. Auch der Fügestoff in der Ausnehmung, die durch den über die Auflagefläche ragenden Teil der Montagefläche begrenzt wird, wird ausgehärtet, sodass eine mechanisch stabile Unterfüllung aus ausgehärtetem Fügestoff unter dem Halbleiterchip entsteht. Die Unterfüllung unter dem Halbleiterchip verbessert mit Vorteil die thermische Anbindung des Halbleiterchips an den Träger.
  • Besonders bevorzugt weist die Fügeschicht eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 5 Mikrometer auf. Eine derart dünne Fügeschicht erlaubt insbesondere eine gute thermische Anbindung des Halbleiterchips an den Träger.
  • Dies führt zu einer guten Wärmeabfuhr von dem Halbleiterchip im Betrieb des Bauelements.
  • Beispielsweise umfasst der Träger einen Leiterrahmen. Der Leiterrahmen kann aus Metall gebildet sein. Bevorzugt ist die Oberfläche des Leiterrahmens durch Silber gebildet. Der Leiterrahmen kann in einen Gehäusekörper eingebracht sein, der eine Kavität aufweist. Der Leiterrahmen kann stellenweise in dem Gehäusekörper frei zugänglich sein. Beispielsweise bildet der Leiterrahmen stellenweise eine Bodenfläche einer Kavität aus, in die der Halbleiterchip montiert ist. Bevorzugt ist das Podest Teil des Leiterrahmens und folglich metallisch ausgebildet. Über das metallische Podest kann mit Vorteil Wärme von dem Halbleiterchip effektiv abgeführt werden.
  • Bevorzugt umfasst der strahlungsemittierende Halbleiterchip eine epitaktische Halbleiterschichtenfolge mit einer aktiven Zone, die dazu geeignet ist, elektromagnetische Strahlung eines ersten Wellenlängenbereichs zu erzeugen. Bevorzugt ist die aktive Zone dazu geeignet, blaues Licht zu erzeugen. Weiterhin weist der Halbleiterchip bevorzugt ein Substrat auf, das für elektromagnetische Strahlung der aktiven Zone, wie blaues Licht, durchlässig ist. Beispielsweise weist das Substrat Saphir auf oder ist aus Saphir gebildet, während die epitaktische Halbleiterschichtenfolge auf einem Nitrid-Verbindungshalbleitermaterial basiert. Nitrid-Verbindungshalbleitermaterialien sind Verbindungshalbleitermaterialien, die Stickstoff enthalten, wie die Materialien aus dem System InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1.
  • Beispielsweise ist die epitaktische Halbleiterschichtenfolge auf einer ersten Hauptfläche des Substrats epitaktisch aufgewachsen. Der ersten Hauptfläche des Substrats liegt eine zweite Hauptfläche gegenüber, die eine Montagefläche des Halbleiterchips ausbilden kann. Bevorzugt sind zwischen der ersten Hauptfläche des Substrats und der zweiten Hauptfläche des Substrats Seitenflächen des Substrats angeordnet. Ist das Substrat durchlässig für Strahlung der aktiven Zone ausgebildet, so wird elektromagnetische Strahlung bevorzugt auch über die Seitenflächen des Substrats von dem Halbleiterchip im Betrieb ausgesandt. Weiterhin weist der Halbleiterchip zwei elektrische Kontakte auf, die bevorzugt auf einer Vorderseite des Halbleiterchips angeordnet sind, die der Montagefläche des Halbleiterchips gegenüberliegt.
  • Beispielsweise weist der Fügestoff ein Silikon auf, in das die Füllstoffpartikel eingebracht sind. Der Fügestoff kann auch aus einem Silikon mit Füllstoffpartikeln gebildet sein.
  • Gemäß einer Ausführungsform sind die Füllstoffpartikel reflektierend, zumindest für die elektromagnetische Strahlung der aktiven Zone, ausgebildet. Besonders bevorzugt sind die Füllstoffpartikel diffus reflektierend zumindest für die Strahlung der aktiven Zone ausgebildet. Bei diffus reflektierenden Füllstoffpartikeln kann es sich beispielsweise um Titandioxidpartikel handeln. Ist der Fügestoff mit diffus reflektierenden Füllstoffpartikeln versehen, so ist der ausgehärtete Fügestoff in der Regel ebenfalls diffus reflektierend und somit weiß ausgebildet. Ist die Unterfüllung reflektierend ausgebildet, so wird die Lichtausbeute aus dem Bauelement und somit dessen Helligkeit mit Vorteil erhöht, da Strahlung, die rückseitig über das Substrat ausgesandt wird, zu einer Strahlungsaustrittsfläche des Bauelements reflektiert wird.
  • Weiterhin können die Füllstoffpartikel auch wellenlängenkonvertierend ausgebildet sein. Die wellenlängenkonvertierenden Füllstoffpartikel sind bevorzugt dazu geeignet, elektromagnetische Strahlung des ersten Wellenlängenbereichs, die in der aktiven Zone erzeugt wird, in elektromagnetische Strahlung eines zweiten Wellenlängenbereichs umzuwandeln, der von dem ersten Wellenlängenbereich verschieden ist. Besonders bevorzugt sind die wellenlängenkonvertierenden Füllstoffpartikel dazu geeignet, blaues Licht in rotes Licht umzuwandeln.
  • Sind die Füllstoffpartikel wellenlängenkonvertierend ausgebildet, so tragen die wellenlängenkonvertierenden Füllstoffpartikel mit Vorteil zur Wärmeabfuhr von dem Halbleiterchip bei. Auf diese Art und Weise werden die Lebensdauer und die Effizienz des Bauelements mit Vorteil erhöht.
  • Sind die Füllstoffpartikel wellenlängenkonvertierend ausgebildet, so weisen sie bevorzugt einen Durchmesser zwischen einschließlich 0,5 Mikrometer und einschließlich 1,5 Mikrometer auf.
  • Sind die Füllstoffpartikel reflektierend ausgebildet, so weisen sie bevorzugt einen Durchmesser zwischen einschließlich 150 Nanometer und einschließlich 250 Nanometer auf.
  • Gemäß einer weiteren Ausführungsform des Verfahrens bildet eine Oberfläche des Trägers zumindest teilweise eine Bodenfläche einer Kavität aus, in der der Halbleiterchip angeordnet ist. Die Kavität wird bevorzugt mit einem Verguss gefüllt, in den Leuchtstoffpartikel eingebracht sind. Die Leuchtstoffpartikel wandeln Strahlung des ersten Wellenlängenbereichs zumindest teilweise in Strahlung eines dritten Wellenlängenbereichs um. Der erste Wellenlängenbereich, der zweiten Wellenlängenbereich und der dritte Wellenlängenbereich sind bevorzugt jeweils voneinander verschieden. Besonders bevorzugt wandeln die Leuchtstoffpartikel blaues Licht in grünes Licht um.
  • Mit dem hier beschriebenen Verfahren kann ein optoelektronisches Bauelement hergestellt werden. Merkmale und Ausführungsformen, die vorliegend lediglich in Zusammenhang mit dem Verfahren beschrieben sind, können ebenso bei dem optoelektronischen Bauelement ausgebildet sein und umgekehrt.
  • Gemäß einer Ausführungsform umfasst das optoelektronische Bauelement einen Träger mit einem Podest. Das Podest weist eine Auflagefläche auf.
  • Gemäß einer weiteren Ausführungsform umfasst das optoelektronische Bauelement einen strahlungsemittierenden Halbleiterchip mit einer Montagefläche, die größer ist als die Auflagefläche des Podests. Der über die Auflagefläche des Podests ragende Teil der Montagefläche begrenzt eine Ausnehmung. Die Ausnehmung ist weiterhin bevorzugt durch Seitenflächen des Podests und Teile einer Oberfläche des Trägers begrenzt, über die der Halbleiterchip hinausragt. Bevorzugt ist der Halbleiterchip auf der Auflagefläche des Podests zentriert angeordnet.
  • Bevorzugt ist der Halbleiterchip über eine Fügeschicht mit seiner Montagefläche stoffschlüssig auf die Auflagefläche des Podests aufgebracht. Die Fügeschicht ist bevorzugt aus einem Fügestoff mit Füllstoffpartikeln gebildet.
  • Die Ausnehmung ist besonders bevorzugt zumindest teilweise mit dem ausgehärteten Fügestoff mit Füllstoffpartikeln gefüllt. Der ausgehärtete Fügestoff bildet bevorzugt eine mechanisch stabile Unterfüllung unter dem Halbleiterchip aus. Ein Bereich einer Oberfläche des Trägers, der nicht von dem Halbleiterchip überragt wird, ist besonders bevorzugt frei von der Unterfüllung. Mit anderen Worten ist die Unterfüllung bevorzugt nur in der Ausnehmung unter dem Halbleiterchip angeordnet, während die restliche Oberfläche des Trägers frei ist von der Unterfüllung. Besonders bevorzugt sind auch die Seitenflächen des Halbleiterchips frei von dem Fügestoff.
  • Gemäß einer Ausführungsform des Bauelements ist der Halbleiterchip in einer Kavität angeordnet, die mit einem wellenlängenkonvertierenden Verguss gefüllt ist. Beispielsweise sendet der Halbleiterchip blaues Licht aus und ist mit einer Unterfüllung versehen, die wellenlängenkonvertierende Füllstoffpartikel aufweist. Die wellenlängenkonvertierenden Füllstoffpartikel sind bevorzugt dazu geeignet, blaues Licht in rotes Licht umzuwandeln, während die Leuchtstoffpartikel des Vergusses bevorzugt dazu geeignet sind, blaues Licht in grünes Licht umzuwandeln. Das Bauelement sendet in diesem Fall bevorzugt mischfarbiges Licht aus, das sich aus unkonvertierter blauer Strahlung des Halbleiterchips, konvertierter roter Strahlung der Unterfüllung und konvertierter grüner Strahlung des Vergusses zusammensetzt. Bevorzugt weist das mischfarbige Licht des Bauelements einen Farbort im weißen Bereich auf.
  • Gemäß einer weiteren Ausführungsform des Bauelements weist der Träger ein einziges Podest auf. Der Halbleiterchip ist hierbei bevorzugt mittig auf der Auflagefläche des Podests aufgebracht. Die Ausnehmung, die durch den über den Träger ragenden Teil der Montagefläche des Halbleiterchips ausgebildet ist, ist bevorzugt vollständig umlaufend um das Podest ausgebildet.
  • Gemäß einer weiteren Ausführungsform des Bauelements weist das Podest einen Durchbruch oder eine Einbuchtung auf, die von der Auflagefläche begrenzt wird. Mit anderen Worten kann das Podest als Rahmen ausgebildet sein, der einen Durchbruch begrenzt. Außerdem ist es möglich, dass das Podest ein rahmenartiges Element begrenzt, das eine Einbuchtung begrenzt. Der Rahmen oder das rahmenartige Element weisen die Auflagefläche auf, auf der der Halbleiterchip mit seiner Montagefläche aufgebracht wird. Ist das Podest als Rahmen ausgebildet, der einen Durchbruch begrenzt, so ist bevorzugt die Ausnehmung, die durch die Montagefläche über dem Durchbruch und die Oberfläche des Trägers begrenzt wird, bevorzugt mit der Unterfüllung gefüllt.
  • Gemäß einer weiteren Ausführungsform des Bauelements weist der der Halbleiterchip zwei elektrische Kontakte an seiner Vorderseite auf. Bevorzugt umfasst der Träger zwei Podeste, von denen jedes unterhalb eines elektrischen Kontakts des Halbleiterchips angeordnet ist. Mit anderen Worten, stützen die Podeste den Halbleiterchip unterhalb den elektrischen Kontakten ab, während die Bereiche zwischen den Podesten zu der Ausnehmung beitragen. Diese Ausführungsform weist den Vorteil auf, dass Bonddrähte auf die elektrischen Kontakte besonders einfach gesetzt werden können ohne dass der Halbleiterchip kippt.
  • Das Bauelement beruht unter anderem auf der Idee, den Halbleiterchip auf einem metallischen Podest eines Leiterrahmens anzuordnen, um eine gute Wärmeabfuhr von dem Halbleiterchip im Betrieb zu ermöglichen. Gleichzeitig ist die Montagefläche des Halbleiterchips bevorzugt größer ausgebildet als die Auflagefläche des Podests, um den Anteil an Strahlung des Halbleiterchips, die von dem metallischen Leiterrahmen absorbiert wird, zu minimieren. Die Ausnehmung, die so unter dem Halbleiterchip entsteht, wird bevorzugt mit einer Unterfüllung gefüllt, die reflektierend und/oder wellenlängenkonvertierend ausgebildet sein kann. Unabhängig von ihren optischen Eigenschaften verbessert die Unterfüllung die Wärmeabfuhr vom Halbleiterchip. Eine reflektierende Unterfüllung erhöht mit Vorteil die Helligkeit des Bauteils, während eine wellenlängenkonvertierende Unterfüllung mit Vorteil außerdem die Lebensdauer des Bauelements erhöhen kann. Zudem trifft bei einer wellenlängenkonvertierenden Unterfüllung mit Vorteil in der Regel weniger Strahlung des ersten Wellenlängenbereichs auf die Oberfläche des Trägers, die beispielsweise Silber aufweisen kann.
  • Das Bauelement kann mit Vorteil mit einem hier beschriebenen Verfahren gefertigt werden, bei dem die Fügeschicht der Befestigung des Halbleiterchips auf dem Podest und die Unterfüllung gleichzeitig aus einem Tropfen flüssigen Fügestoffs gebildet wird, indem der Halbleiterchip langsam und kontrolliert auf die mit flüssigem Fügestoff bedeckte Auflagefläche des Podest abgesenkt wird. Wichtig ist hierbei, dass der flüssige Fügestoff zunächst die Montagefläche des Halbleiterchips möglichst vollständig bedeckt und dann erst die Seitenflächen des Podests hinabläuft. Weiterhin soll nur der Bereich unterhalb des Halbleiterchips mit dem Fügestoff bedeckt werden. Hierzu ist die genaue Einstellung der Fügestoffmenge notwendig.
  • Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Anhand der schematischen Schnittdarstellungen der 1 bis 7 wird ein Verfahren gemäß einem Ausführungsbeispiel näher erläutert.
  • Anhand der schematischen Schnittdarstellungen der 8 bis 11 wird ein weiteres Ausführungsbeispiel eines Verfahrens näher erläutert.
  • Die schematischen Schnittdarstellungen der 12 und 13 zeigen ein optoelektronisches Bauelement gemäß jeweils einem Ausführungsbeispiel.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel der 1 bis 7 wird in einem ersten Schritt ein Träger 1 bereitgestellt (1). Der Träger 1 umfasst vorliegend einen metallischen Leiterrahmen 2 und einen Gehäusekörper 3. Der Leiterrahmen 2 ist in den Gehäusekörper 3 eingebracht und bildet stellenweise eine Oberfläche des Trägers 1 aus. Der Leiterrahmen 2 weist ein Podest 4 mit einer Auflagefläche auf. Der Gehäusekörper 3 bildet vorliegend eine Kavität 5 mit einer Bodenfläche aus, wobei die Bodenfläche der Kavität 5 stellenweise durch die Oberfläche des Leiterrahmens 2 gebildet ist. Weiterhin ist das Podest 4 in der Kavität 5 von außen frei zugänglich.
  • In einem nächsten Schritt wird ein Tropfen flüssigen Fügestoffs 6 auf die Auflagefläche des Podests 4 aufgebracht. Der Fügestoff 6 weist vorliegend reflektierende Füllstoffpartikel auf. Der flüssige Fügestoff 6 benetzt die Auflagefläche vollständig, während die Seitenflächen des Podests 4 und die restliche Oberfläche des Trägers 1 frei sind von dem Fügestoff 6. Dann wird ein strahlungsemittierender Halbleiterchip 7, beispielsweise in einem Pick-and-Place-Verfahren, über dem Podest 4 mit dem Fügestoff 6 positioniert (2).
  • Der Halbleiterchip 7 weist eine epitaktische Halbleiterschichtenfolge 8 mit einer aktiven Zone 9 auf, die dazu geeignet ist, blaues Licht zu erzeugen. Die epitaktische Halbleiterschichtenfolge 8 ist auf einer ersten Hauptfläche eines Substrats 10 epitaktisch gewachsen. Bei dem Substrat handelt es sich vorliegend um ein Saphirsubstrat, das für das blaue Licht der aktiven Zone 9 durchlässig ist. Der ersten Hauptfläche des Substrats 10 liegt eine zweite Hauptfläche des Substrats 10 gegenüber, die vorliegend die Montagefläche des Halbleiterchips 7 ausbildet. Der Halbleiterchip 7 sendet das von in der aktiven Zone 9 erzeugte Licht über seine Strahlungsaustrittsfläche aus, die der Montagefläche gegenüberliegt. Weiterhin umfasst der Halbleiterchip 7 zwei vorderseitige elektrische Kontakte 11.
  • In einem nächsten Schritt wird der Halbleiterchip 7 auf den Fügestoff 6 abgesenkt, so dass der Fügestoff 6 neben der Auflagefläche des Podests 4 auch die Montagefläche des Halbleiterchips 7 vollständig benetzt (3).
  • In den Fügestoff 6 sind vorliegend Füllstoffpartikel eingebracht. Bei dem Fügestoff 6 handelt es sich beispielsweise um ein Silikon. Die Füllstoffpartikel sind bei dem vorliegenden Ausführungsbeispiel reflektierend ausgebildet. Beispielsweise handelt es sich bei den Füllstoffpartikeln um Titandioxidpartikel.
  • In einem nächsten Schritt, der schematisch in 4 dargestellt ist, wird der strahlungsemittierende Halbleiterchip 7 derart auf das Podest 4 abgesenkt, dass eine Fügeschicht 12 aus Fügestoff 6 zwischen der Auflagefläche des Podests 4 und der Montagefläche des Halbleiterchips 7 ausgebildet wird. Weiterhin füllt der Fügestoff 6 eine Ausnehmung 13, die durch den über die Auflagefläche ragenden Teil der Montagefläche begrenzt wird, teilweise aus. Die Ausnehmung 13 wird weiterhin durch die Seitenflächen des Podests 4 und Teile der Oberfläche des Trägers 1 begrenzt, die von dem Halbleiterchip 7 überragt werden. Vorliegend wird nur die Ausnehmung 13 teilweise mit dem Fügestoff 6 befüllt, während der Rest der Oberfläche, die nicht von dem Halbleiterchip 7 überragt wird, frei bleibt von dem Fügestoff 6. Auch die Seitenflächen des Halbleiterchips 7 bleiben mit Vorteil frei von dem Fügestoff 6. Dann wird der Fügestoff 6 ausgehärtet, so dass eine mechanisch stabile Fügeschicht 12, die eine stoffschlüssige Verbindung zwischen der Auflagefläche des Podests 4 und der Montagefläche des Halbleiterchips 7 herstellt, erzielt wird. Weiterhin entsteht beim Aushärten eine mechanisch stabile, reflektierende Unterfüllung des Halbleiterchips 7 aus dem ausgehärteten Fügestoff in der Ausnehmung 13 (5).
  • In einem nächsten Schritt, der schematisch in 6 dargestellt ist, wird der Halbleiterchip 7 elektrisch kontaktiert, in dem zwei elektrische Kontakte 11 des Halbleiterchips 7, die auf einer Vorderseite des Halbleiterchips 7 angeordnet sind, mit elektrischen Anschlussstellen des Leiterrahmens 2 durch einen Bonddraht 14 elektrisch leitend verbunden werden (6). Die Vorderseite des Halbleiterchips 7 liegt hierbei der Montagefläche des Halbleiterchips 7 gegenüber.
  • Dann wird die Ausnehmung 13 des Gehäusekörpers 3 mit einem Verguss 15 gefüllt, in den Leuchtstoffpartikel eingebracht sind. Die Leuchtstoffpartikel sind vorliegend dazu geeignet, blaues Licht des Halbleiterchips 7 in gelbes Licht umzuwandeln.
  • Bei dem Verfahren gemäß dem vorliegenden Ausführungsbeispiel sedimentieren die Leuchtstoffpartikel in dem Verguss 15 und bilden eine wellenlängenkonvertierende Schicht 16 auf der Oberfläche des Trägers 1 und auf der Oberfläche des Halbleiterchips 7 aus. Dann wird der Verguss 15 ausgehärtet (7).
  • Bei dem Verfahren gemäß den 8 bis 11 wird zuerst wiederum ein Träger 1 bereitgestellt, wie er bereits anhand von 1 beschrieben wurde (8).
  • Dann werden die Verfahrensschritte durchgeführt, wie bereits anhand der 2 bis 4 beschrieben, wobei jedoch die Füllstoffpartikel in dem Fügestoff 6 nicht reflektierend, sondern wellenlängenkonvertierend ausgebildet sind. Die Füllstoffpartikel sind vorliegend dazu geeignet, blaues Licht der aktiven Zone in rotes Licht umzuwandeln.
  • Der Halbleiterchip 7 ist auf der Auflagefläche des Podests 4 durch eine Fügeschicht 12 mechanisch stabil befestigt, in der wellenlängenkonvertierende Füllstoffpartikel eingebracht sind. Weiterhin ist die Ausnehmung 13, die durch den über die Auflagefläche ragenden Teil der Montagefläche des Halbleiterchips 7, die Seitenflächen des Podests 4 sowie die Oberfläche des Trägers 1 unterhalb des Halbleiterchips 7 begrenzt wird, mit dem Fügestoff 6 befüllt, der wellenlängenkonvertierende Füllstoffpartikel aufweist ( 9). Unterhalb des Halbleiterchips 7 ist also eine wellenlängenkonvertierende Unterfüllung angeordnet.
  • In einem nächsten Schritt wird der Halbleiterchip 7 wiederum elektrisch kontaktiert, wie bereits anhand der 6 beschrieben (10).
  • Dann wird wiederum ein wellenlängenkonvertierender Verguss 15 in die Kavität 5 des Gehäusekörpers 3 eingebracht, der Leuchtstoffpartikel aufweist. Im Unterschied zu dem Ausführungsbeispiel gemäß der 1 bis 7 sind die Leuchtstoffpartikel dazu geeignet, blaues Licht der aktiven Zone in grünes Licht umzuwandeln. Die Leuchtstoffpartikel sedimentieren in einer wellenlängenkonvertierenden Schicht 16 auf der Oberfläche des Halbleiterchips 7. Nach dem Sedimentieren der Leuchtstoffpartikel wird der Verguss 15 ausgehärtet (11).
  • 12 zeigt einen Ausschnitt eines optoelektronischen Bauelements, wie es mit dem Verfahren gemäß der 1 bis 7 erzeugt werden kann.
  • Das optoelektronische Bauelement gemäß dem Ausführungsbeispiel der 12 weist einen Träger 1 mit einem Podest 4 auf. Auf die Auflagefläche des Podests 4 ist ein Halbleiterchip 7 mit seiner Montagefläche aufgebracht. Hierbei ragt die Montagefläche seitlich über das Podest 4 hinaus und bildet mit den Seitenflächen des Podests 4 sowie der Oberfläche des Trägers 1, die von dem Halbleiterchip 7 überragt wird, eine Ausnehmung 13 aus. Die Ausnehmung 13 ist mit einer Unterfüllung eines ausgehärteten Fügestoffs 6 ausgefüllt, in den reflektierende Füllstoffpartikel, beispielsweise Titandioxidpartikel, eingebracht sind. Der Halbleiterchip 7 ist über die Fügeschicht 12, die aus ausgehärtetem Fügestoff 6 gebildet ist, mit dem Podest 4 mechanisch stabil verbunden. Der Halbleiterchip 7 ist vorderseitig über zwei elektrische Kontakte 11 mit Bonddrähten 14 elektrisch kontaktiert.
  • Weiterhin ist der Halbleiterchip 7 von einer wellenlängenkonvertierenden Schicht 16 umgeben, die dazu geeignet ist, blaues Licht des Halbleiterchips 7 in gelbes Licht umzuwandeln. Das Bauelement gemäß dem Ausführungsbeispiel der 12 sendet mischfarbiges Licht aus, das sich aus unkonvertiertem blauen Licht des Halbleiterchips 7 und gelbem konvertiertem Licht der wellenlängenkonvertierenden Schicht 16 zu weißem Licht zusammensetzt.
  • 13 zeigt einen Ausschnitt eines optoelektronischen Bauelements wie es mit dem Verfahren gemäß der 8 bis 11 erzeugt werden kann.
  • Bei dem optoelektronischen Bauelement gemäß dem Ausführungsbeispiel der 13 ist der ausgehärtete Fügestoff 6 der Unterfüllung nicht mit reflektierenden Füllstoffpartikeln, sondern mit wellenlängenkonvertierenden Füllstoffpartikeln gefüllt. Die wellenlängenkonvertierenden Füllstoffpartikel sind dazu geeignet, blaues Licht des Halbleiterchips 7 in rotes Licht umzuwandeln. Weiterhin ist die wellenlängenkonvertierende Schicht 16 bei dem Bauelement gemäß dem Ausführungsbeispiel der 13 mit Leuchtstoffpartikeln versehen, die blaues Licht in grünes Licht umwandeln. Das Bauelement gemäß dem Ausführungsbeispiel der 13 sendet mischfarbiges Licht aus, das sich aus blauem Licht des Halbleiterchips 7, rotem Licht der wellenlängenkonvertierenden Füllstoffpartikel und grünem Licht der wellenlängenkonvertierenden Schicht 16 zusammensetzt.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Träger
    2
    Leiterrahmen
    3
    Gehäusekörper
    4
    Podest
    5
    Kavität
    6
    Fügestoff
    7
    Halbleiterchip
    8
    epitaktische Halbleiterschichtenfolge
    9
    aktive Zone
    10
    Substrat
    11
    elektrischer Kontakt
    12
    Fügeschicht
    13
    Ausnehmung
    14
    Bonddraht
    15
    Verguss
    16
    wellenlängenkonvertierende Schicht
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102016121510 [0002]

Claims (18)

  1. Verfahren zur Herstellung eines optoelektronischen Bauelements mit den folgenden Schritten: - Bereitstellen eines Trägers (1) mit einem Podest (4), das eine Auflagefläche aufweist, - Aufbringen eines flüssigen Fügestoffs (6) mit Füllstoffpartikeln auf die Auflagefläche des Podests (4), und - Aufbringen eines strahlungsemittierenden Halbleiterchips (7) mit einer Montagefläche, die größer ist als die Auflagefläche des Podests (4), auf den flüssigen Fügestoff (6) derart, dass der Fügestoff (6) eine Fügeschicht (12) zwischen der Auflagefläche des Podests (4) und der Montagefläche des Halbleiterchips (7) ausbildet und der Fügestoff (6) nur eine Ausnehmung (13), die durch den über die Auflagefläche ragenden Teil der Montagefläche begrenzt wird, zumindest teilweise befüllt.
  2. Verfahren nach dem vorherigen Anspruch, bei dem eine Oberfläche des Trägers (1) nur unterhalb der Montagefläche des Halbleiterchips (7) mit dem Fügestoff (6) bedeckt wird, während der Rest der Oberfläche des Trägers (1) frei bleibt von dem Fügestoff (6).
  3. Verfahren nach einem der obigen Ansprüche, bei dem der Halbleiterchip (7) durch Absenken derart auf die Auflagefläche aufgebracht wird, dass der Fügestoff (6) vor dem Befüllen der Ausnehmung (13) die Montagefläche des Halbleiterchips (7) vollständig benetzt.
  4. Verfahren nach einem der obigen Ansprüche, bei dem der Träger (1) einen Leiterrahmen (2) umfasst.
  5. Verfahren nach einem der obigen Ansprüche, bei dem der Halbleiterchip (7) umfasst: - eine epitaktische Halbleiterschichtenfolge (8) mit einer aktiven Zone (9), die dazu geeignet ist, elektromagnetische Strahlung eines ersten Wellenlängenbereichs zu erzeugen, und - ein Substrat (10), das für elektromagnetische Strahlung der aktiven Zone (9) durchlässig ist.
  6. Verfahren nach einem der obigen Ansprüche, bei dem die Füllstoffpartikel reflektierend oder wellenlängenkonvertierend ausgebildet sind.
  7. Verfahren nach einem der obigen Ansprüche, bei dem die Füllstoffpartikel wellenlängenkonvertierend ausgebildet sind und dazu geeignet, blaues Licht in rotes Licht umzuwandeln.
  8. Verfahren nach einem der obigen Ansprüche, bei dem die Fügeschicht (12) eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 5 Mikrometer aufweist.
  9. Verfahren nach einem der obigen Ansprüche, bei dem die Füllstoffpartikel wellenlängenkonvertierend ausgebildet sind und einen Durchmesser zwischen einschließlich 0,5 Mikrometer und einschließlich 1,5 Mikrometer aufweisen.
  10. Verfahren nach einem der obigen Ansprüche, bei dem die Füllstoffpartikel reflektierend ausgebildet sind und einen Durchmesser zwischen einschließlich 150 Nanometer und einschließlich 250 Nanometer aufweisen.
  11. Verfahren nach einem der obigen Ansprüche, bei dem - eine Oberfläche des Trägers (1) zumindest teilweise eine Bodenfläche einer Kavität (5) ausbildet, in der der Halbleiterchip (7) angeordnet ist, und - die Kavität (5) mit einem Verguss (15) gefüllt wird, in den Leuchtstoffpartikel eingebracht sind, die Strahlung des ersten Wellenlängenbereichs in Strahlung eines dritten Wellenlängenbereichs umwandeln.
  12. Optoelektronisches Bauelement mit: - einem Träger (1) umfassend ein Podest (4) mit einer Auflagefläche, - einem strahlungsemittierenden Halbleiterchip (7), der eine Montagefläche aufweist, die größer ist als die Auflagefläche des Podests (4), so dass eine Ausnehmung (13) durch den über die Auflagefläche ragenden Teil der Montagefläche begrenzt wird, - einer Fügeschicht (12), die aus einem Fügestoff (6) mit Füllstoffpartikeln gebildet ist und die die Montagefläche des Halbleiterchips (1) und die Auflagefläche des Podests (4) stoffschlüssig miteinander verbindet, und - einer Unterfüllung, die aus dem Fügestoff (6) mit den Füllstoffpartikeln gebildet ist und die nur in der Ausnehmung (13) angeordnet ist, während ein Bereich einer Oberfläche des Trägers (1), der nicht von dem Halbleiterchip (7) überragt wird, frei ist von der Unterfüllung.
  13. Optoelektronisches Bauelement nach dem vorherigen Anspruch, bei dem die Füllstoffpartikel reflektierend oder wellenlängenkonvertierend ausgebildet sind.
  14. Optoelektronisches Bauelement nach einem der Ansprüche 12 bis 13, bei dem die Seitenflächen des Halbleiterchips (7) frei sind von dem Fügestoff (6).
  15. Optoelektronisches Bauelement nach einem der Ansprüche 12 bis 14, das warmweißes Licht aussendet.
  16. Optoelektronisches Bauelement nach einem der Ansprüche 12 bis 15, bei dem der Träger (1) ein einziges Podest (4) aufweist und der Halbleiterchip (7) mittig auf der Auflagefläche des Podests (4) aufgebracht ist, so dass die Ausnehmung (13) vollständig umlaufend um das Podest (4) ausgebildet ist.
  17. Optoelektronisches Bauelement nach einem der Ansprüche 12 bis 15, bei dem das Podest (4) einen Durchbruch oder eine Einbuchtung aufweist, die von der Auflagefläche begrenzt wird.
  18. Optoelektronisches Bauelement nach einem der Ansprüche 12 bis 15, bei dem der Halbleiterchip (7) zwei elektrische Kontakte an einer Vorderseite des Halbeiterchips (4) aufweist, und der Träger (1) zwei Podeste (4) aufweist, von denen jedes unterhalb eines elektrischen Kontakts des Halbleiterchips (7) angeordnet ist.
DE102017115656.9A 2017-07-12 2017-07-12 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Withdrawn DE102017115656A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017115656.9A DE102017115656A1 (de) 2017-07-12 2017-07-12 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
PCT/EP2018/068550 WO2019011863A1 (de) 2017-07-12 2018-07-09 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
US16/627,616 US11121287B2 (en) 2017-07-12 2018-07-09 Method for producing an optoelectronic component, and optoelectronic component
DE112018003537.9T DE112018003537A5 (de) 2017-07-12 2018-07-09 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017115656.9A DE102017115656A1 (de) 2017-07-12 2017-07-12 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
DE102017115656A1 true DE102017115656A1 (de) 2019-01-17

Family

ID=62904454

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102017115656.9A Withdrawn DE102017115656A1 (de) 2017-07-12 2017-07-12 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE112018003537.9T Ceased DE112018003537A5 (de) 2017-07-12 2018-07-09 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112018003537.9T Ceased DE112018003537A5 (de) 2017-07-12 2018-07-09 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Country Status (3)

Country Link
US (1) US11121287B2 (de)
DE (2) DE102017115656A1 (de)
WO (1) WO2019011863A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114930523A (zh) * 2020-01-13 2022-08-19 欧司朗光电半导体有限公司 壳体、光电子半导体器件和制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089087B2 (en) * 2008-11-18 2012-01-03 Lg Innotek Co., Ltd. Light emitting device package
US8203218B2 (en) * 2008-06-23 2012-06-19 Lg Innotek Co., Ltd. Semiconductor device package including a paste member
US20150014720A1 (en) * 2013-07-10 2015-01-15 Lextar Electronics Corporation Light emitting diode package structure
DE102016121510A1 (de) 2016-11-10 2018-05-17 Osram Opto Semiconductors Gmbh Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219919A1 (en) * 2002-05-23 2003-11-27 Wang Der-Nan Package method for enhancing the brightness of LED
KR100567559B1 (ko) * 2002-07-25 2006-04-05 마츠시다 덴코 가부시키가이샤 광전소자부품
US7075233B2 (en) * 2003-07-10 2006-07-11 Kee Yean Ng Die attach for light emitting diode
US7391153B2 (en) * 2003-07-17 2008-06-24 Toyoda Gosei Co., Ltd. Light emitting device provided with a submount assembly for improved thermal dissipation
JP4773048B2 (ja) * 2003-09-30 2011-09-14 シチズン電子株式会社 発光ダイオード
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
JP2006093672A (ja) * 2004-08-26 2006-04-06 Toshiba Corp 半導体発光装置
US20110156090A1 (en) 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
CN103918093B (zh) * 2012-06-18 2017-02-22 夏普株式会社 半导体发光装置
DE102017111426A1 (de) 2017-05-24 2018-11-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203218B2 (en) * 2008-06-23 2012-06-19 Lg Innotek Co., Ltd. Semiconductor device package including a paste member
US8089087B2 (en) * 2008-11-18 2012-01-03 Lg Innotek Co., Ltd. Light emitting device package
US20150014720A1 (en) * 2013-07-10 2015-01-15 Lextar Electronics Corporation Light emitting diode package structure
DE102016121510A1 (de) 2016-11-10 2018-05-17 Osram Opto Semiconductors Gmbh Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements

Also Published As

Publication number Publication date
WO2019011863A1 (de) 2019-01-17
DE112018003537A5 (de) 2020-04-02
US11121287B2 (en) 2021-09-14
US20200152838A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
DE102010053362B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips, strahlungsemittierender Halbleiterchip und strahlungsemittierendes Bauelement
EP1592074B1 (de) Leuchtdiodenanordnung und Verfahren zur dessen Herstellung
EP1917686B1 (de) Verfahren zum herstellen eines lumineszenzdiodenchips und lumineszenzdiodenchip
DE102012209325B4 (de) Optoelektronisches Modul
DE102010009456A1 (de) Strahlungsemittierendes Bauelement mit einem Halbleiterchip und einem Konversionselement und Verfahren zu dessen Herstellung
DE102012102847A1 (de) Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
DE102008021402A1 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
WO2019179769A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP2345074A1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
DE102010048159A1 (de) Leuchtdiodenchip
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
DE102013100711A1 (de) Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2021018964A1 (de) Strahlungsemittierendes bauelement und dessen herstellungsverfahren
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE202004005228U1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement
DE102017104144A1 (de) Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode
DE102010035490A1 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102017115656A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2017012956A1 (de) Optoelektronisches bauelement, verbund von optoelektronischen bauelementen und verfahren zur herstellung eines optoelektronischen bauelements
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102021113592A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102017107226A1 (de) Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterbauelemente und strahlungsemittierendes Halbleiterbauelement

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority