DE102019120717A1 - Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement - Google Patents

Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement Download PDF

Info

Publication number
DE102019120717A1
DE102019120717A1 DE102019120717.7A DE102019120717A DE102019120717A1 DE 102019120717 A1 DE102019120717 A1 DE 102019120717A1 DE 102019120717 A DE102019120717 A DE 102019120717A DE 102019120717 A1 DE102019120717 A1 DE 102019120717A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
substrate
carrier
moldable substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019120717.7A
Other languages
English (en)
Inventor
Gunnar Petersen
Daniel Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102019120717.7A priority Critical patent/DE102019120717A1/de
Priority to DE112020003641.3T priority patent/DE112020003641A5/de
Priority to PCT/EP2020/070812 priority patent/WO2021018727A1/de
Priority to CN202080054947.4A priority patent/CN114175284A/zh
Priority to US17/630,109 priority patent/US20220367422A1/en
Publication of DE102019120717A1 publication Critical patent/DE102019120717A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines elektronischen Bauelements mit den folgenden Schritten angegeben: - Bereitstellen eines formbaren Substrats (1),- Aufbringen zumindest eines Halbleiterchips (3) auf eine erste Hauptfläche (2) des formbaren Substrats (1),- Einbringen des Halbleiterchips (3) in das formbare Substrat (1) durch Verformen des formbaren Substrats (1), sodass der Halbleiterchip (3) in das formbare Substrat (1) ausgehend von der ersten Hauptfläche (2) eingebettet wird, wobei zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) von außen frei zugänglich ist.Außerdem wird ein elektronisches Bauelement angegeben.

Description

  • Es werden ein Verfahren zur Herstellung eines elektronischen Bauelements und ein elektronisches Bauelement angegeben.
  • Es soll ein vereinfachtes Herstellungsverfahren für ein elektronisches Bauelement bereitgestellt werden. Außerdem soll ein elektronisches Bauelement bereitgestellt werden, das besonders einfach herzustellen ist. Schließlich soll das elektronische Bauelement besonders kleine Abmessungen haben und/oder zumindest teilweise flexibel ausgebildet sein.
  • Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 und durch ein elektronisches Bauelement mit den Merkmalen des Patentanspruchs 14 gelöst.
  • Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens zur Herstellung eines elektronischen Bauelements und des elektronischen Bauelements sind in den jeweils abhängigen Ansprüchen angegeben.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines elektronischen Bauelements wird ein formbares Substrat bereitgestellt. Bevorzugt ist das formbare Substrat als dünne formbare Schicht oder als dünne formbare Folie ausgestaltet. Das formbare Substrat weist besonders bevorzugt eine Haupterstreckungsebene auf. Parallel zur Haupterstreckungsebene des formbaren Substrats ist eine erste Hauptfläche des Substrats angeordnet. Der ersten Hauptfläche des Substrats liegt bevorzugt eine zweite Hauptfläche gegenüber.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird zumindest ein Halbleiterchip auf die erste Hauptfläche des formbaren Substrats aufgebracht. Besonders bevorzugt wird eine Vielzahl an Halbleiterchips beabstandet nebeneinander auf die erste Hauptfläche des formbaren Substrats aufgebracht.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird der Halbleiterchip in das formbare Substrat durch Verformen des formbaren Substrats eingebracht, sodass der Halbleiterchip in das formbare Substrat ausgehend von der ersten Hauptfläche eingebettet wird. Hierbei ist zumindest ein elektrischer Kontakt des Halbleiterchips von außen frei zugänglich.
  • Besonders bevorzugt ist die Außenfläche des Halbleiterchips bis auf die Hauptfläche, an der der zumindest eine elektrische Kontakt angeordnet ist, von dem Material des formbaren Substrats formschlüssig umgeben. Die Hauptfläche des Halbleiterchips, an der der zumindest eine elektrische Kontakt des Halbleiterchips angeordnet ist, liegt bevorzugt an der ersten Hauptfläche des formbaren Substrats frei.
  • Gemäß einer besonders bevorzugten Ausführungsform des Verfahrens ist das formbare Substrat eine unvernetzte oder eine teilvernetzte Polymerfolie. Besonders bevorzugt handelt es sich bei dem formbaren Substrat um eine unvernetzte oder eine teilvernetzte Silikonfolie.
  • Die unvernetzte oder teilvernetzte Polymerfolie umfasst eine Vielzahl an Monomeren. Im unvernetzten Zustand der Polymerfolie sind die Monomere nicht durch chemische Bindungen miteinander verbunden. Bei einer Polymerisation der Monomere, die beispielsweise durch UV-Licht oder Wärme initiiert wird, reagieren die Monomere chemisch miteinander und bilden chemische Bindungen untereinander aus. Der Begriff „teilvernetzt“ bedeutet vorliegend, dass die Monomere der Polymerfolie nicht vollständig miteinander polymerisiert sind. Die Polymerisation der Monomere der Polymerfolie führt zur mechanischen Stabilität der Polymerfolie. In der Regel erhöht sich die mechanische Stabilität der Polymerfolie mit dem Anteil an miteinander vernetzten Monomeren. Mit anderen Worten ist die Polymerfolie umso leichter formbar je weniger Monomere miteinander vernetzt werden.
  • Wenn eine Polymerisation der Monomere der Polymerfolie weiter fortschreitet, wird ein überwiegender Teil der Monomere durch chemische Bedingungen miteinander verbunden. Dieser Zustand der Polymerfolie wird im Folgenden als „vollständig vernetzt“ bezeichnet.
  • Gemäß einer bevorzugten Ausführungsform des Verfahrens ist der Halbleiterchip ein optoelektronischer, bevorzugt strahlungsemittierender Halbleiterchip, besonders bevorzugt in Flip-Chip-Bauweise. Besonders bevorzugt handelt es sich bei dem strahlungsemittierenden Halbleiterchip um einen Leuchtdiodenchip. Ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise wird hier und im Folgenden auch als „Flip-Chip“ bezeichnet.
  • Der strahlungsemittierende Halbleiterchip umfasst besonders bevorzugt eine epitaktische Halbleiterschichtenfolge mit einem aktiven Bereich, der dazu geeignet ist, im Betrieb elektromagnetische Strahlung zu erzeugen. Beispielsweise basiert die epitaktische Halbleiterschichtenfolge des strahlungsemittierenden Halbeleiterchips auf einem Nitrid-Verbindungshalbleitermaterial. Nitrid-Verbindungshalbleitermaterialien sind Verbindungshalbleitermaterialien, die Stickstoff enthalten, wie die Materialien aus dem System InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y < 1. Eine solche epitaktische Halbleiterschichtenfolge weist in der Regel einen aktiven Bereich auf, der elektromagnetische Strahlung aus dem ultravioletten bis blauen Spektralbereich erzeugt.
  • Weiterhin ist es auch möglich, dass die epitaktische Halbleiterschichtenfolge des strahlungsemittierenden Halbeleiterchips auf einem Phosphid-Verbindungshalbleitermaterial basiert. Phosphid-Verbindungshalbleitermaterialien sind Verbindungshalbleitermaterialien, die Phosphor enthalten, wie die Materialien aus dem System InxAlyGa1-x-yP mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1. Eine solche epitaktische Halbleiterschichtenfolge weist in der Regel einen aktiven Bereich auf, der elektromagnetische Strahlung aus dem grünen bis roten Spektralbereich erzeugt.
  • In der Regel ist die epitaktische Halbleiterschichtenfolge auf einem Wachstumssubstrat epitaktisch gewachsen. Die epitaktische Halbleiterschichtenfolge ist in der Regel auf einem Trägerelement zur mechanischen Stabilisierung angeordnet. Beispielsweise ist das Wachstumssubstrat als Trägerelement verwendet. Weiterhin ist es auch möglich, dass die epitaktische Halbleiterschichtenfolge von dem Wachstumssubstrat auf ein Trägerelement übertragen ist.
  • Bevorzugt ist das Trägerelement durchlässig zumindest für die elektromagnetische Strahlung, die in dem aktiven Bereich der epitaktischen Halbleiterschichtenfolge erzeugt wird. Der strahlungsemittierende Halbleiterchip in Flip-Chip-Bauweise sendet die elektromagnetische Strahlung, die in dem aktiven Bereich erzeugt wird, bevorzugt über eine Hauptfläche des Trägerelements sowie Seitenflächen des Trägerelements aus. Mit anderen Worten bilden die Hauptfläche des Trägerelements sowie Seitenflächen des Trägerelements eine Strahlungsaustrittsfläche des Flip-Chips aus.
  • Die Strahlungsaustrittsfläche des Flip-Chips ist besonders bevorzugt frei von elektrischen Kontakten. Die elektrischen Kontakte des strahlungsemittierenden Halbleiterchips in Flip-Chip-Bauweise sind bevorzugt an einer Hauptfläche der epitaktischen Halbleiterschichtenfolge angeordnet, die von dem Trägerelement abgewandt ist.
  • Beispielsweise basiert die epitaktische Halbleiterschichtenfolge des strahlungsemittierenden Halbeleiterchips in Flip-Chip-Bauweise auf einem Nitrid-Verbindungshalbleitermaterial. In diesem Fall handelt es sich bei dem Trägerelement bevorzugt um das Wachstumssubstrat der epitaktischen Halbleiterschichtenfolge. Das Wachstumssubstrat weist besonders bevorzugt Saphir oder Carbid auf oder besteht aus einem dieser beiden Materialien. Diese beiden Materialien sind mit Vorteil in der Regel durchlässig für blaues Licht, das in der Regel in einem aktiven Bereich einer epitaktischen Halbleiterschichtenfolge basierend auf einem Nitrid-Verbindungshalbleitermaterial erzeugt wird.
  • Beispielsweise basiert die epitaktische Halbleiterschichtenfolge des strahlungsemittierenden
  • Halbeleiterchips in Flip-Chip-Bauweise auf einem Phosphid-Verbindungshalbleitermaterial. In diesem Fall ist das Trägerelement bevorzugt von dem Wachstumssubstrat der epitaktischen Halbleiterschichtenfolge verschieden. Das Wachstumssubstrat weist besonders bevorzugt GaAs auf oder besteht aus diesem Material, während das Trägerelement des Flip-Chips bevorzugt Saphir oder Carbid aufweist oder aus Saphir oder Carbid gebildet ist. Diese beiden Materialien sind mit Vorteil in der Regel durchlässig für grünes bis rotes Licht, das in der Regel in einem aktiven Bereich einer epitaktischen Halbleiterschichtenfolge basierend auf einem Phosphid-Verbindungshalbleitermaterial erzeugt wird.
  • Gemäß einer weiteren Ausführungsform des Verfahrens ist der Halbleiterchip ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise. Bei dieser Ausführungsform wird der Halbleiterchip vor dem Einbringen in das formbare Substrat mit der ersten Hauptfläche des Trägerelements auf die erste Hauptfläche des formbaren Substrats aufgebracht. Nach dem Einbringen in das formbare Substrat schließen die elektrischen Kontakte des Halbleiterchips mit der ersten Hauptfläche des formbaren Substrats besonders bevorzugt bündig ab. Besonders bevorzugt ist das formbare Substrat bei dieser Ausführungsform durchlässig für elektromagnetische Strahlung zumindest des aktiven Bereichs ausgebildet. Beispielsweise transmittiert das formbare Substrat 90 %, bevorzugt 95 % der elektromagnetischen Strahlung des aktiven Bereichs.
  • Gemäß einer weiteren Ausführungsform wird der Halbleiterchip durch Aufdrücken mit einer Platte oder einer Rolle in das formbare Substrat eingebracht. Hierzu wird der Halbleiterchip zunächst auf die erste Hauptfläche des formbaren Substrats aufgebracht. Besonders bevorzugt werden mehrere Halbleiterchips beabstandet nebeneinander auf die erste Hauptfläche des formbaren Substrats aufgebracht. Bei der Verwendung einer Platte, beispielsweise einer Metallplatte wird diese entlang der ersten Hauptfläche über den Halbleiterchips angeordnet und auf die Halbleiterchips mit einem möglichst gleichmäßigen Druck aufgepresst, so dass die Halbleiterchips in das formbare Substrat gedrückt werden. Mittels der Platte können die Halbleiterchips besonders bevorzugt möglichst gleichmäßig und gleichzeitig in das formbare Substrat eingebracht werden.
  • Bei der Verwendung einer Rolle wird diese mit einem möglichst gleichmäßigem Druck über die Halbleiterchips gerollt, so dass die Halbleiterchips in das formbare Substrat gedrückt werden. Auch die Rolle ermöglicht in der Regel eine möglichst gleichmäßige Einbringung der Halbleiterchips in das formbare Substrat.
  • Gemäß einer weiteren Ausführungsform des Verfahrens weist die Rolle und/oder die Platte eine Strukturierung auf. Mit der Strukturierung können mit Vorteil Höhenunterschiede ausgeglichen werden.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird ein Träger mit mindestens einer elektrischen Anschlussstelle auf einer ersten Hauptfläche bereitgestellt. Der Träger wird nach dem Einbringen des Halbleiterchips in das formbare Substrat auf die erste Hauptfläche des formbaren Substrats aufgebracht, sodass zumindest ein elektrischer Kontakt des Halbleiterchips mit der elektrischen Anschlussstelle elektrisch kontaktiert wird. Besonders bevorzugt steht die elektrische Anschlussstelle des Trägers mit dem elektrischen Kontakt des Halbleiterchips in direktem Kontakt.
  • Beispielsweise handelt es sich bei dem Träger um einen Leiterrahmen, der die mindestens eine elektrische Anschlussstelle umfasst. Bevorzugt sind die elektrische Anschlussstelle und der Leiterrahmen einstückig ausgebildet. Der Leiterrahmen weist beispielsweise ein Metall auf oder ist aus einem Metall gebildet. Beispielsweise weist der Leiterrahmen Kupfer auf oder ist aus Kupfer gebildet. Weiterhin ist es auch möglich, dass der Leiterrahmen einen Kern aus Kupfer aufweist, der ganz oder teilweise mit Silber beschichtet ist.
  • Weiterhin kann es sich bei dem Träger um eine gedruckte Leiterplatte handeln, die die mindestens eine elektrische Anschlussstelle umfasst. In der Regel umfasst die gedruckte Leiterplatte neben der elektrischen Anschlussstelle auch mindestens eine Leiterbahn.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird der Träger ausgehend von der ersten Hauptfläche in das formbare Substrat gedrückt. Insbesondere, wenn es sich bei dem Träger um einen Leiterrahmen oder eine gedruckte Leiterplatte handelt, wird der Träger bevorzugt in das formbare Substrat gedrückt. Bevorzugt handelt es sich bei dieser Ausführungsform bei dem formbaren Substrat um eine teilvernetzte oder eine unvernetzte Polymerfolie. Nachdem der Träger in das formbare Substrat gedrückt wurde, wird die teilvernetzte oder unvernetzte Polymerfolie besonders bevorzugt vollständig vernetzt, sodass der Träger und das formbare Substrat mechanisch stabil miteinander verbunden werden.
  • Gemäß einer weiteren Ausführungsform kann es sich bei dem Träger ebenfalls um eine unvernetzte oder teilvernetzte Polymerfolie handeln. Die Polymerfolie, die als Träger verwendet wird, kann hierbei durchlässig für elektromagnetische Strahlung, insbesondere des Halbleiterchips, sein. Weiterhin ist es auch möglich, dass die Polymerfolie, die als Träger verwendet wird, undurchlässig für elektromagnetische Strahlung, insbesondere des Halbleiterchips, ist. Beispielsweise ist die Polymerfolie, die als Träger verwendet wird, schwarz ausgebildet. Besonders bevorzugt handelt es sich bei dem formbaren Substrat und bei dem Träger um eine unvernetzte oder eine teilvernetzte Polymerfolie, beispielsweise eine unvernetzte oder eine teilvernetzte Silikonfolie. Die beiden unvernetzten oder teilvernetzten Polymerfolien werden bei dieser Ausführungsform des Verfahrens besonders bevorzugt durch vollständiges Vernetzen mechanisch stabil miteinander verbunden. Auf diese Art und Weise kann auf einfache Art und Weise ein flexibles, strahlungsdurchlässiges Bauelement erzeugt werden, dass sehr geringe Abmessungen aufweist.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird ein elektrisches Kontaktelement durch die Polymerfolie gedrückt, die als Träger verwendet wird, wobei das elektrische Kontaktelement von außen frei zugänglich ist. Hierbei kann die Polymerfolie, die als Träger verwendet wird, unvernetzt, teilvernetzt oder vollständig vernetzt vorliegen.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird zwischen das formbare Substrat und den Träger ein Klebstoff aufgebracht. Auf diese Art und Weise kann die mechanische Verbindung zwischen dem formbaren Substrat und dem Träger mit Vorteil erhöht werden.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird zwischen die elektrische Anschlussstelle und das formbare Substrat ein Klebstoff aufgebracht und der Träger wieder entfernt, wobei die elektrische Anschlussstelle auf dem formbaren Substrat verbleibt. Hierbei handelt es sich bei dem Träger beispielsweise um eine Folie oder um einen Glasträger. Der Träger ist besonders bevorzugt mit Teflon beschichtet, um das Entfernen zu erleichtern. Bei dem Klebstoff handelt es sich bei dieser Ausführungsform besonders bevorzugt um einen anisotrop elektrisch leitenden Klebstoff.
  • Weiterhin ist es auch möglich, dass eine elektrische Anschlussstelle mittels einer Fotolackmaske auf die erste Hauptfläche des Substrats aufgebracht wird, sodass zumindest ein elektrischer Kontakt des Halbleiterchips mit der elektrischen Anschlussstelle elektrisch kontaktiert wird. Bei dieser Ausführungsform wird das formbare Substrat bevorzugt zuerst ausgehärtet.
  • Dann wird eine Fotolackschicht vollflächig auf die erste Hauptfläche des Substrats aufgebracht und derart belichtet und entwickelt, dass eine Öffnung mit der gewünschten Struktur der Anschlussstelle in der Fotolackschicht entsteht. Dann wird eine metallische Schicht auf die strukturierte Fotolackschicht, die als Fotolackmaske dient, aufgedampft und die Fotolackmaske wieder entfernt, so dass die Anschlussstelle auf der ersten Hauptfläche des Substrats entsteht. Die metallische Schicht weist beispielsweise Gold oder Kupfer auf oder ist aus einem dieser Materialien gebildet. Insbesondere durch die Verwendung einer Fotolackmaske können sehr kleine Halbleiterchips einfach und genau elektrisch kontaktiert werden.
  • Gemäß einer weiteren Ausführungsform des Verfahrens wird das formbare Substrat gehärtet, so dass das Substrat mechanisch stabile Eigenschaften aufweist. Insbesondere weist das Substrat nach dem Härten keine oder nur sehr geringe formbare Eigenschaften auf. Bevorzugt erfolgt das Härten am Ende des Verfahrens. Bevorzugt wird eine unvernetzte oder teilvernetzte Polymerfolie als formbares Substrat verwendet. Die unvernetzte oder teilvernetzte Polymerfolie wird in der Regel durch vollständiges Vernetzen ausgehärtet.
  • Das vorliegend beschriebene Verfahren ist mit Vorteil dazu geeignet, Halbleiterchips, insbesondere strahlungsemittierende Halbleiterchips, einfach zu verkapseln und mechanisch zu stabilisieren. Außerdem werden verschiedene Möglichkeiten zur einfachen elektrische Kontaktierung angegeben. Das Verfahren ist vereinfacht und weist daher nur geringe Kosten auf.
  • Mit dem hier beschriebenen Verfahren ist es möglich, ein elektronisches Bauelement herzustellen. Das elektronische Bauelement wird im Folgenden näher beschrieben. Merkmale und Ausführungsformen, die vorliegend lediglich in Verbindung mit dem Verfahren offenbart sind, können auch bei dem elektronischen Bauelement ausgebildet sein und umgekehrt.
  • Gemäß einer Ausführungsform umfasst das elektronische Bauelement einen oder mehrere Halbleiterchips. Besonders bevorzugt umfasst das elektronische Bauelement einen oder mehrere strahlungsemittierende Halbleiterchips. Beispielsweise umfasst das elektronische Bauelement zumindest einen rot emittierenden Halbleiterchip, zumindest einen grün emittierenden Halbleiterchip und zumindest einen blau emittierenden Halbleiterchip.
  • Gemäß einer weiteren Ausführungsform umfasst das elektronische Bauelement ein Substrat, das als eine vollständig vernetzte Polymerfolie ausgebildet ist. Besonders bevorzugt handelt es sich bei der vollständig vernetzten Polymerfolie um eine vollständig vernetzte Silikonfolie.
  • Gemäß einer weiteren Ausführungsform des elektronischen Bauelements ist der Halbleiterchip ausgehend von einer ersten Hauptfläche des Substrats in das Substrat eingebettet, wobei zumindest ein elektrischer Kontakt des Halbleiterchips von außen frei zugänglich ist.
  • Gemäß einer bevorzugten Ausführungsform des elektronischen Bauelements ist der Halbleiterchip ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise. Der strahlungsemittierende Halbleiterchip sendet elektromagnetische Strahlung von einer Strahlungsaustrittsfläche aus, die von den elektrischen Kontakten abgewandt ist. Besonders bevorzugt schließen die elektrischen Kontakte des Halbleiterchips mit der ersten Hauptfläche des Substrats bündig ab.
  • Gemäß einer weiteren Ausführungsform des elektronischen Bauelements ist zumindest eine elektrische Anschlussstelle auf der ersten Hauptfläche des Substrats angeordnet, sodass zumindest ein elektrischer Kontakt des Halbleiterchips mit der elektrischen Anschlussstelle elektrisch kontaktiert ist.
  • Gemäß einer weiteren Ausführungsform des elektronischen Bauelements ist die erste Hauptfläche des Substrats mechanisch stabil mit einem Träger verbunden. Beispielsweise handelt es sich bei dem Träger um eine vollständig vernetzte Polymerfolie. Bei dem Träger kann es sich auch um eine gedruckte Leiterplatte oder einen Leiterrahmen handeln.
  • Weitere vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des elektronischen Bauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Die 1 und 3 bis 6 zeigen schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem Ausführungsbeispiel.
  • 2 zeigt eine schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips in Flip-Chip-Bauweise.
  • 7 zeigt eine schematische Schnittdarstellung eines elektronischen Bauelements gemäß einem Ausführungsbeispiel.
  • Die 8 bis 9 zeigen schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel.
  • Die 10 bis 13 zeigen schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel.
  • Die schematische Schnittdarstellung der 14 zeigt ein elektronisches Bauelement gemäß einem weiteren Ausführungsbeispiel.
  • Die 15 bis 17 zeigen schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel der 1 bis 6 wird in einem ersten Schritt ein formbares Substrat 1 bereitgestellt. Beispielsweise handelt es sich bei dem formbaren Substrat 1 um eine unvernetzte oder eine teilvernetzte Polymerfolie, besonders bevorzugt um eine unvernetzte oder eine teilvernetzte Silikonfolie.
  • Auf eine erste Hauptfläche 2 des formbaren Substrats 1 wird eine Vielzahl an Halbleiterchips 3 beabstandet zueinander aufgebracht (1), wobei vorliegend aus Gründen der Übersichtlichkeit nur zwei Halbleiterchips 3 dargestellt sind. Bei den Halbleiterchips 3 kann es sich beispielsweise um elektronische Halbleiterchips oder um optoelektronische Halbleiterchips handeln. Vorliegend handelt es sich bei den Halbleiterchips 3 um strahlungsemittierende Halbleiterchips in Flip-Chip-Bauweise.
  • Der strahlungsemittierende Halbleiterchip 3 in Flip-Chip-Bauweise weist eine epitaktische Halbleiterschichtenfolge 4 auf, die auf einem Wachstumssubstrat epitaktisch gewachsen ist (2). Das Wachstumssubstrat dient als Trägerelement 5 für die epitaktische Halbleiterschichtenfolge 4 und stabilisiert die epitaktische Halbleiterschichtenfolge 4 mechanisch. Die epitaktische Halbleiterschichtenfolge 4 weist einen aktiven Bereich 6 auf, der im Betrieb des Halbleiterchips 3 elektromagnetische Strahlung erzeugt. Die epitaktische Halbleiterschichtenfolge 4 basiert vorliegend auf einem Nitrid-Verbindungshalbleitermaterial und erzeugt sichtbares Licht aus dem blauen Spektralbereich.
  • Das Trägerelement 5 basiert vorliegend auf Saphir oder Carbid und ist durchlässig für die in dem aktiven Bereich 6 erzeugte blaue Strahlung. Der Halbleiterchip 3 sendet die im Betrieb erzeugte blaue Strahlung von den freiliegenden Oberflächen des Trägerelements 5 aus, also von einer Hauptfläche, die von der epitaktischen Halbleiterschichtenfolge 4 abgewandt ist, und den Seitenflächen. Elektrische Kontakte 7 des Halbleiterchips 3 sind an der epitaktischen Halbleiterschichtenfolge 4 angeordnet, während eine Strahlungsaustrittsfläche des Halbleiterchips 3 frei ist von elektrischen Kontakten 7.
  • Weiterhin ist es auch möglich, dass der strahlungsemittierende Halbleiterchip 3 in Flip-Chip-Bauweise eine epitaktische Halbleiterschichtenfolge 4 aufweist, die auf einem Phosphid-Verbindungshalbleitermaterial basiert und sichtbares Licht aus dem roten bis grünen Spektralbereich erzeugt. In diesem Fall weist das Trägerelement 5 ebenfalls bevorzugt Saphir oder Carbid auf. Allerdings handelt es sich bei dem Trägerelement 5 in der Regel nicht um das Wachstumssubstrat.
  • Die strahlungsemittierenden Halbleiterchips 3 in Flip-Chip-Bauweise werden mit ihren ersten Hauptflächen 9 auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht. Elektrische Kontakte 7 der Halbleiterchips 3 weisen hierbei von der ersten Hauptfläche 9 des formbaren Substrats 1 weg (1).
  • In einem nächsten Schritt werden die Halbleiterchips 3 mit einer Platte 8, beispielsweise einer Metallplatte, in das formbare Substrat 1 eingedrückt. Hierbei wird besonders bevorzugt eine möglichst konstante Kraft F auf die Metallplatte ausgeübt, sodass die strahlungsemittierenden Halbleiterchips 3 gleichmäßig und gleichzeitig in das formbare Substrat 1 eingedrückt werden (3).
  • Danach sind die Halbleiterchips 3 in das formbare Substrat 1 eingebettet, wobei die elektrischen Kontakte 7 der Halbleiterchips 3 von außen frei zugänglich sind. Die elektrischen Kontakte 7 der Halbleiterchips 3 schließen vorliegend bündig mit dem formbaren Substrat 1 ab (siehe 4). Bereiche der Oberfläche zwischen den elektrischen Kontakten 7 sind in der Regel ebenfalls frei von dem formbaren Substrat 1. Die Halbleiterchips 3 sind an der restlichen Oberfläche jeweils formschlüssig von dem formbaren Substrat 1 umgeben.
  • In einem weiteren Schritt wird nun ein Träger 10 auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht (5). Beispielsweise handelt es sich bei dem Träger 10 um eine Glasplatte, die mit Teflon beschichtet ist. Auf einer ersten Hauptfläche 11 des Trägers 10, die vorliegend mit dem Teflon beschichtet ist, sind elektrische Anschlussstellen 12 und/oder Leiterbahnen aufgebracht. Der Träger 10 wird derart auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht, dass mindestens eine elektrische Anschlussstelle 12 des Trägers 10 hierbei einen elektrischen Kontakt 7 der Halbleiterchips 3 elektrisch kontaktiert (6).
  • In einem nächsten Schritt wird bei dem vorliegenden Ausführungsbeispiel der Träger 10 wieder entfernt. Dies wird durch die Teflonbeschichtung erleichtert. Dann wird das formbare Substrat 1 ausgehärtet. In einem nachfolgenden Schritt wird der entstandene Verbund aus Substrat 1 und Halbleiterchips 3 in der Regel zu mehreren elektronischen Bauelementen vereinzelt.
  • Bei dem Verfahren gemäß diesem Ausführungsbeispiel kann auch eine Klebstoffschicht 13 zwischen die elektrischen Anschlussstellen 12 auf dem Träger 10 und die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht werden.
  • Das elektronische Bauelement gemäß dem Ausführungsbeispiel der 7 weist zwei Halbleiterchips 3 auf, die in ein Substrat 1 eingebettet sind. Als Halbleiterchips 3 sind strahlungsemittierende Halbleiterchips in Flip-Chip-Bauweise verwendet. Ein entsprechender strahlungsemittierender Halbleiterchip 3 in Flip-Chip-Bauweise ist beispielsweise anhand der 2 bereits beschrieben.
  • Bei dem Substrat 1 handelt es sich vorliegend um eine vollständig vernetzte Polymerfolie, insbesondere um eine vollständig vernetzte Silikonfolie. Die Halbleiterchips 3 sind ausgehend von einer ersten Hauptfläche 2 des Substrats 1 in das Substrat 1 eingebettet. Die rückseitigen elektrischen Kontakte 7 der Halbleiterchips 3 sind mit elektrischen Anschlussstellen 12 elektrisch leitend verbunden, über die der Halbleiterchip 3 im Betrieb mit Strom beaufschlagt werden kann.
  • Im Betrieb erzeugt der strahlungsemittierende Halbleiterchip 3 elektromagnetische Strahlung, wie beispielsweise blaues Licht, die über die Strahlungsaustrittsfläche in die vollständig vernetzte Polymerfolie ausgesandt wird. Die vollständig vernetzte Polymerfolie ist durchlässig für die elektromagnetische Strahlung, beispielsweise für das blaue Licht der Halbleiterchips 3, so dass das Bauelement das Licht von einer Oberfläche der Polymerfolie aussendet.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel der 8 und 9 werden zunächst die Verfahrensschritte durchgeführt, die anhand der 1 bis 3 bereits beschrieben wurden.
  • In einem nächsten Schritt wird ein Träger 10 bereitgestellt, bei dem es sich ebenfalls um eine unvernetzte oder teilvernetzte Polymerfolie, insbesondere um eine unvernetzte oder teilvernetzte Silikonfolie, handelt. Auf einer ersten Hauptfläche 11 der unvernetzten oder teilvernetzten Polymerfolie, die als Träger 10 verwendet wird, sind elektrische Anschlussstellen 12 und Leiterbahnen aufgebracht.
  • Die unvernetzte oder teilvernetzte Polymerfolie wird mit der ersten Hauptfläche 11 auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht (8). Dann werden die beiden Polymerfolien vollständig vernetzt. Hierbei verbinden sich die beiden Polymerfolien mechanisch stabil miteinander. Die beiden Polymerfolien sind vorliegend durchlässig für elektromagnetische Strahlung, die in den aktiven Bereichen der Halbleiterchips 3 erzeugt werden. Es ist auch möglich, dass die Polymerfolie, die als Träger 10 verwendet wird, strahlungsundurchlässig ausgebildet ist.
  • In einem nächsten Schritt, der schematisch in 9 dargestellt ist, wird ein elektrisches Kontaktelement 14, vorliegend ein Metallstift, durch die nun vollständig vernetzte Polymerfolie, die als Träger 10 dient, hindurchgedrückt, sodass eine elektrische Leiterbahn auf der Polymerfolie, die als Träger 10 dient, elektrisch kontaktiert wird. Das elektrische Kontaktelement 14 weist eine Kontaktfläche 15 auf, die auf einer Deckfläche der Polymerfolie, die als Träger 10 verwendet wird, angeordnet ist. Über die Kontaktfläche 15 kann das fertige elektronische Bauelement elektrisch kontaktiert werden.
  • Das elektrische Kontaktelement 14 kann auch vor dem vollständigen Vernetzen der beiden Polymerfolien in die unvernetzte oder teilvernetzte Polymerfolie, die als Träger 10 verwendet wird, eingebracht werden.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel der 10 bis 13 werden zunächst die Verfahrensschritte durchgeführt, wie sie bereits anhand der 1 bis 3 beschrieben wurden. Dann wird das formbare Substrat 1 ausgehärtet (10).
  • Zur Erzeugung von elektrischen Kontaktstrukturen, die mindestens eine elektrische Anschlussstelle 12 umfassen, wird eine Fotolackschicht 16 zunächst vollflächig auf die erste Hauptfläche 2 des Substrats 1 aufgebracht und durch eine Maske (nicht dargestellt) belichtet (11).
  • Dann wird die Fotolackschicht 16 entwickelt, so dass Bereiche zwischen den elektrischen Kontakten 7 der als Flip-Chips ausgebildeten Halbleiterchips 3 mit der Fotolackschicht 16 bedeckt sind, während die restliche erste Hauptfläche 2 des Substrats 1 frei ist von der Fotolackschicht 16 (12). Die strukturierte Fotolackschicht dient als Fotolackmaske 16.
  • In einem nächsten Schritt wird zunächst vollflächig eine metallische Schicht 17 auf der strukturierten Fotolackschicht 16 abgeschieden, beispielsweise durch Sputtern (13). Die metallische Schicht 17 weist beispielsweise Gold oder Kupfer auf oder ist aus einem dieser Materialien gebildet.
  • Dann wird die Fotolackmaske 16 wieder entfernt, sodass elektrische Anschlussstellen 12 und/oder Leiterbahnen auf der ersten Hauptfläche 2 des Substrats 1 ausgebildet werden. In einem nächsten Schritt werden die elektrischen Anschlussstellen 12 und/oder Leiterbahnen durch galvanisches Abscheiden einer weiteren metallischen Schicht 18 mechanisch verstärkt.
  • Das elektronische Bauelement gemäß dem Ausführungsbeispiel der 14 kann mit dem Verfahren hergestellt werden, das anhand der 10 bis 13 bereits beschrieben wurde.
  • Das elektronische Bauelement gemäß dem Ausführungsbeispiel der 14 weist zwei strahlungsemittierende Halbleiterchips 3 in Flip-Chip-Bauweise auf, wie sie bereits exemplarisch anhand der 2 beschrieben wurden. Die rückseitigen elektrischen Kontakte 7 der Halbleiterchips 3 sind mit elektrischen Anschlussstellen 12 und/oder Leiterbahnen elektrisch leitend verbunden. Die elektrischen Anschlussstellen 12 und/oder Leiterbahnen sind vorliegend durch eine galvanisch abgeschiedene weitere metallische Schicht 18 mechanisch verstärkt.
  • Bei dem Verfahren gemäß dem Ausführungsbeispiel der 15 bis 17 werden wiederum die Verfahrensschritte durchgeführt, wie sie bereits anhand der 1 bis 3 bereits beschrieben wurden (15).
  • In einem nächsten Schritt wird ein Klebstoff 13 in Form einer dünnen Schicht auf die erste Hauptfläche 2 des formbaren Substrats 1 aufgebracht (16).
  • In einem nächsten Schritt wird nun ein Leiterrahmen 19 auf die erste Hauptfläche 2 des formbaren Substrats 1, die mit dem Klebstoff 13 versehen ist, aufgebracht. Dann wird der Leiterrahmen 19 in das formbare Substrat 1 hineingedrückt.
  • In einem nächsten Schritt wird die unvernetzte oder teilvernetzte Polymerfolie, die als formbares Substrat 1 verwendet wird, ausgehärtet, indem sie vollständig vernetzt wird. Auch der Klebstoff 13 wird ausgehärtet. Auf diese Art und Weise wird der Leiterrahmen 19 formschlüssig und mechanisch stabil mit dem Substrat 1 verbunden (17).
  • Das Verfahren gemäß dem Ausführungsbeispiel der 15 bis 17 kann auch ohne die Klebstoffschicht 13 ausgeführt werden. In diesem Fall wird der Leiterrahmen 19 direkt in die erste Hauptfläche 2 des formbaren Substrats 1 gedrückt und durch vollständiges Vernetzen der Polymerfolie mechanisch stabil mit dieser verbunden.
  • Anstelle des Leiterrahmens 19 kann bei dem Verfahren gemäß dem Ausführungsbeispiel der 15 bis 16 auch eine gedruckte Leiterpatte verwendet werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    (formbares) Substrat
    2
    erste Hauptfläche des (formbaren) Substrats
    3
    Halbleiterchip
    4
    epitaktische Halbleiterschichtenfolge
    5
    Trägerelement
    6
    aktiver Bereich
    7
    elektrischer Kontakt
    8
    Platte
    9
    erste Hauptfläche des Halbleiterchips
    10
    Träger
    11
    erste Hauptfläche des Trägers
    12
    elektrische Anschlussstelle
    13
    Klebstoffschicht
    14
    elektrisches Kontaktelement
    15
    Kontaktfläche
    16
    Fotolackschicht
    17
    metallische Schicht
    18
    weitere metallische Schicht
    19
    Leiterrahmen

Claims (18)

  1. Verfahren zur Herstellung eines elektronischen Bauelements mit den folgenden Schritten: - Bereitstellen eines formbaren Substrats (1), - Aufbringen zumindest eines Halbleiterchips (3) auf eine erste Hauptfläche (2) des formbaren Substrats (1), - Einbringen des Halbleiterchips (3) in das formbare Substrat (1) durch Verformen des formbaren Substrats (1), sodass der Halbleiterchip (3) in das formbare Substrat (1) ausgehend von der ersten Hauptfläche (2) eingebettet wird, wobei zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) von außen frei zugänglich ist.
  2. Verfahren nach dem vorherigen Anspruch, bei dem das formbare Substrat (1) eine unvernetzte oder eine teilvernetzte Polymerfolie ist.
  3. Verfahren nach einem der obigen Ansprüche, bei dem der Halbleiterchip (3) ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise ist.
  4. Verfahren nach einem der obigen Ansprüche, bei dem - der Halbleiterchip (3) ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise ist, - der Halbleiterchip (3) vor dem Einbringen in das formbare Substrat (1) mit einer ersten Hauptfläche (9) auf die erste Hauptfläche (2) des formbaren Substrats (1) aufgebracht wird, und - die elektrischen Kontakte (7) des Halbleiterchips (3) nach dem Einbringen in das formbare Substrat (1) mit der ersten Hauptfläche (2) des formbaren Substrats (1) bündig abschließen.
  5. Verfahren nach einem der obigen Ansprüche, bei dem der Halbleiterchip (3) durch Aufdrücken mit einer Platte (8) oder einer Rolle in das formbare Substrat (1) eingebracht wird.
  6. Verfahren nach einem der obigen Ansprüche, bei dem - ein Träger (10) mit mindestens einer elektrischen Anschlussstelle (12) auf einer ersten Hauptfläche (11) bereitgestellt wird, und - der Träger (10) nach dem Einbringen des Halbleiterchips (3) in das formbare Substrat (1) auf die erste Hauptfläche (2) des formbaren Substrats (1) aufgebracht wird, so dass zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) mit der elektrischen Anschlussstelle (12) elektrisch kontaktiert wird.
  7. Verfahren nach Anspruch 6, bei dem - der Träger (10) ein Leiterrahmen (19) oder eine gedruckte Leiterplatte ist, die die mindestens eine elektrische Anschlussstelle (12) umfasst, und - der Träger (10) in das formbare Substrat (1) gedrückt wird.
  8. Verfahren nach einem der Ansprüche 6 bis 7, bei dem - das formbare Substrat (1) eine unvernetzte oder teilvernetzte Polymerfolie ist, und - der Träger (10) und das formbare Substrat (1) durch vollständiges Vernetzen mechanisch stabil miteinander verbunden werden.
  9. Verfahren nach Anspruch 6, bei dem das formbare Substrat (1) und der Träger (10) jeweils eine unvernetzte oder teilvernetzte Polymerfolie sind, die durch vollständiges Vernetzen mechanisch stabil miteinander verbunden werden.
  10. Verfahren nach dem vorherigen Anspruch, bei dem ein elektrisches Kontaktelement (14) durch die Polymerfolie gedrückt wird, die als Träger (10) verwendet wird, so dass das elektrische Kontaktelement (14) von außen frei zugänglich ist.
  11. Verfahren nach einem der Ansprüche 6 bis 10, bei dem zwischen das formbare Substrat (1) und dem Träger (10) ein Klebstoff (13) aufgebracht wird.
  12. Verfahren nach Anspruch 6, bei dem - zwischen die elektrische Anschlussstelle (12) und das formbare Substrat (1) ein Klebstoff (13) aufgebracht wird, und - der Träger (10) wieder entfernt wird, wobei die elektrische Anschlussstelle (12) auf dem formbaren Substrat (1) verbleibt.
  13. Verfahren nach einem der Ansprüche 1 bis 5, bei dem eine elektrische Anschlussstelle (12) mittels einer Fotolackmaske (16) auf die erste Hauptfläche (2) des Substrats (1) aufgebracht wird, so dass zumindest der frei zugängliche elektrische Kontakt (7) des Halbleiterchips (3) mit der elektrischen Anschlussstelle (12) elektrisch kontaktiert wird.
  14. Elektronisches Bauelement mit: - einem Halbleiterchip (3), und - einem Substrat (1), das als eine vollständig vernetzte Polymerfolie ausgebildet ist, wobei - der Halbleiterchip (3) ausgehend von einer ersten Hauptfläche (2) des Substrats (1) in das Substrat (1) eingebettet ist, wobei zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) von außen frei zugänglich ist.
  15. Elektronisches Bauelement nach dem vorherigen Anspruch, bei dem - der Halbleiterchip (3) ein strahlungsemittierender Halbleiterchip in Flip-Chip-Bauweise ist, der elektromagnetische Strahlung von einer Strahlungsaustrittsfläche aussendet, und - die elektrischen Kontakte (7) des Halbleiterchips (3) mit der ersten Hauptfläche (2) des Substrats (1) bündig abschließen.
  16. Elektronisches Bauelement nach einem der Ansprüche 14 bis 15, bei dem zumindest eine elektrische Anschlussstelle (12) auf der ersten Hauptfläche (2) des Substrats (1) angeordnet ist, so dass zumindest ein elektrischer Kontakt (7) des Halbleiterchips (3) mit der elektrischen Anschlussstelle (12) elektrisch kontaktiert ist.
  17. Elektronisches Bauelement nach einem der Ansprüche 14 bis 16, bei dem die erste Hauptfläche (2) des Substrats (1) mechanisch stabil mit einem Träger (10) verbunden ist.
  18. Elektronisches Bauelement nach dem vorherigen Anspruch, bei dem der Träger (10) eine vollständig vernetzte Polymerfolie ist.
DE102019120717.7A 2019-07-31 2019-07-31 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement Withdrawn DE102019120717A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102019120717.7A DE102019120717A1 (de) 2019-07-31 2019-07-31 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
DE112020003641.3T DE112020003641A5 (de) 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
PCT/EP2020/070812 WO2021018727A1 (de) 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
CN202080054947.4A CN114175284A (zh) 2019-07-31 2020-07-23 制造电子器件的方法及电子器件
US17/630,109 US20220367422A1 (en) 2019-07-31 2020-07-23 Method for Producing an Electronic Component, and Electronic Component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019120717.7A DE102019120717A1 (de) 2019-07-31 2019-07-31 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Publications (1)

Publication Number Publication Date
DE102019120717A1 true DE102019120717A1 (de) 2021-02-04

Family

ID=72039560

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102019120717.7A Withdrawn DE102019120717A1 (de) 2019-07-31 2019-07-31 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
DE112020003641.3T Pending DE112020003641A5 (de) 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112020003641.3T Pending DE112020003641A5 (de) 2019-07-31 2020-07-23 Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement

Country Status (4)

Country Link
US (1) US20220367422A1 (de)
CN (1) CN114175284A (de)
DE (2) DE102019120717A1 (de)
WO (1) WO2021018727A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022102494A1 (de) * 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementepackage und verfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10487987B2 (en) * 2015-08-17 2019-11-26 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament
US9196805B2 (en) * 2010-02-09 2015-11-24 Nichia Corporation Light emitting device and method for manufacturing light emitting device
WO2013118002A1 (en) * 2012-02-10 2013-08-15 Koninklijke Philips N.V. Molded lens forming a chip scale led package and method of manufacturing the same
JP2013258209A (ja) * 2012-06-11 2013-12-26 Nitto Denko Corp 封止シート、発光ダイオード装置およびその製造方法
EP2902432B1 (de) * 2012-09-28 2017-05-31 Sharp Kabushiki Kaisha Herstellungsverfahren für ein dichtungsmaterial mit einem fluoreszierenden körper, dichtungsmaterial mit dem fluoreszierenden körper, und für eine lichtemittierende vorrichtung
US8933478B2 (en) * 2013-02-19 2015-01-13 Cooledge Lighting Inc. Engineered-phosphor LED packages and related methods
US20160172554A1 (en) * 2013-07-19 2016-06-16 Koninklijke Philips N.V. Pc led with optical element and without ssubstrate carrier
DE102016105211A1 (de) * 2016-03-21 2017-09-21 Osram Opto Semiconductors Gmbh Filament und dessen Herstellung sowie Leuchtmittel mit Filamenten
US11808412B2 (en) * 2019-07-30 2023-11-07 Signify Holding B.V. Color controllable LED filament and lamp with such a filament
EP4038310A1 (de) * 2019-10-03 2022-08-10 Signify Holding B.V. Led-filament-beleuchtungsvorrichtung
WO2021094257A1 (en) * 2019-11-15 2021-05-20 Signify Holding B.V. Led filament and led filament lamp

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013210668A1 (de) * 2013-06-07 2014-12-11 Würth Elektronik GmbH & Co. KG Verfahren zur Herstellung eines optischen Moduls
DE102017113745A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterdisplay, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung solcher

Also Published As

Publication number Publication date
WO2021018727A1 (de) 2021-02-04
US20220367422A1 (en) 2022-11-17
CN114175284A (zh) 2022-03-11
DE112020003641A5 (de) 2022-04-14

Similar Documents

Publication Publication Date Title
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE102010031945A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102012216738A1 (de) Optoelektronisches bauelement
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
WO2022033926A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2018184843A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterbauelemente und strahlungsemittierendes halbleiterbauelement
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102009060759A1 (de) Strahlungsemittierende Vorrichtung, Modul mit einer strahlungsemittierenden Vorrichtung und Verfahren zur Herstellung einer strahlungsemittierenden Vorrichtung
DE102019120717A1 (de) Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
WO2024041882A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente und strahlungsemittierendes bauelement
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
DE112018007262T5 (de) Leuchtstofffolie, verfahren zur herstellung einer leuchtstofffolie, optoelektronisches bauelement, verfahren zur herstellung eines optoelektronischen bauelements
WO2020052973A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2018215268A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017120385B4 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
DE102017115656A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2020083692A1 (de) Optoelektronisches bauteil, dessen herstellungsverfahren und beleuchtungsvorrichtung
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: GHARAIBEH, MOHANNAD, DIPL.-ING., DE

R118 Application deemed withdrawn due to claim for domestic priority