KR20160003739A - 발광 장치를 위한 측면 상호접속부 - Google Patents

발광 장치를 위한 측면 상호접속부 Download PDF

Info

Publication number
KR20160003739A
KR20160003739A KR1020157033216A KR20157033216A KR20160003739A KR 20160003739 A KR20160003739 A KR 20160003739A KR 1020157033216 A KR1020157033216 A KR 1020157033216A KR 20157033216 A KR20157033216 A KR 20157033216A KR 20160003739 A KR20160003739 A KR 20160003739A
Authority
KR
South Korea
Prior art keywords
contact
interconnect
light emitting
semiconductor structure
disposed
Prior art date
Application number
KR1020157033216A
Other languages
English (en)
Other versions
KR102145891B1 (ko
Inventor
토니 로페즈
마크 멜빈 버터워스
데오도로스 미호풀로스
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20160003739A publication Critical patent/KR20160003739A/ko
Application granted granted Critical
Publication of KR102145891B1 publication Critical patent/KR102145891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시 형태들은 n-형 영역과 p-형 영역 사이에 배치된 발광 층을 포함하는 반도체 구조물을 포함한다. 금속 n-콘택트가 n-형 영역에 접속된다. 금속 p-콘택트가 p-형 영역과 직접 접촉한다. 상호접속부가 n-콘택트와 p-콘택트 중 하나에 전기적으로 접속된다. 상호접속부는 반도체 구조물에 인접하여 배치된다.

Description

발광 장치를 위한 측면 상호접속부{SIDE INTERCONNECT FOR LIGHT EMITTING DEVICE}
본 발명은 적어도 하나의 상호접속부가 반도체 구조물 아래보다 오히려 반도체 구조물에 인접하여 배치된 반도체 발광 장치와 관련된다.
현재 사용 가능한 가장 효율적인 광원들 중에는 발광 다이오드(LED)들, 공진 공동 발광 다이오드(RCLED)들, 수직 공동 레이저 다이오드(VCSEL)들, 및 에지 발광 레이저들을 포함하는 반도체 발광 장치들이 있다. 가시 스펙트럼(visible spectrum)에 걸쳐 동작이 가능한 고휘도(high-brightness) 발광 장치들의 제조에서 현재 관심 있는 물질계들은 III-V족 반도체들, 구체적으로는 갈륨, 알루미늄, 인듐, 및 질소의 2원(binary), 3원(ternary), 및 4원(quaternary) 합금들(alloys)을 포함하며, 이들은 또한 III-질화물 물질들로 지칭된다. 통상적으로, III족 질화물 발광 장치들은, 금속 유기 화학 증착(metal-organic chemical vapor deposition: MOCVD), 분자 빔 에피택시(molecular beam epitaxy: MBE), 또는 다른 에피택셜(epitaxial) 기술들에 의해 사파이어, 탄화 규소, III족 질화물, 또는 다른 적절한 기판 위에, 상이한 조성들 및 도펀트 농도들의 반도체 층들의 적층(stack)을 에피택셜 성장시킴으로써 제조된다. 스택은 종종, 기판 위에 형성되고 예를 들어 Si로 도핑된 하나 이상의 n-형 층들, n-형 층 또는 층들 위에 형성된 활성 영역 내의 하나 이상의 발광층들, 및 활성 영역 위에 형성되고 예를 들어 Mg로 도핑된 하나 이상의 p-형 층들을 포함한다. 전기적 콘택트들이 n- 및 p-형 영역들 위에 형성된다.
도 1은 미국 특허 제7,348,212호에 설명된 장치를 도시한다. 도 1은 마운트에 연결된 플립 칩 발광 장치를 도시한다. 플립 칩 장치는 n-형 영역 및 p-형 영역 사이에 배치된 적어도 하나의 발광 또는 활성 층을 포함하는 층들인 반도체 장치 층들(74)에 연결된 기판(73)을 포함한다. n-형 콘택트(71)와 p-형 콘택트(72)는 반도체 구조물(74)의 n-형과 p-형 영역들에 전기적으로 접속되어 있다. 반도체 구조물(74)은 콘택트들(71과 72)을 통해 마운트(70)에 접속된다. 마운트(70)에 반도체 구조물(74)을 접속시키기 위한 금속-금속 상호접속부는 마운트(70) 위에 박막 금속층들(76b와 77b)과 콘택트들(71과 72) 위에 박막 금속층들(76a와 77a)을 먼저 형성한 다음, 박막 금속 영역들이 바람직한 형상으로 만들어지게 하는 바람직한 배열로 박막 금속층들을 리소그래피 패터닝함으로써 형성된다. 박막 금속 영역들(76a, 77a, 76b, 및 77b)을 패터닝한 다음, 두꺼운 연성 금속 층들(78과 79)은 마운트(70) 또는 콘택트들(71과 72) 위에, 따라서 영역들(76a와 77a) 또는 영역들(76b와 77b) 위에 도금된다(plated). 금속 층들(78과 79)은 연성이 되도록 선택되고, 높은 열 전도성 및 전기 전도성을 가지며, 산화에 상당히 강하다. 반도체 장치는 그리고 나서 마운트(70) 위에 배치되고 장치와 마운트는 박막 금속 막들(76a, 77a, 76b 및 77b)과 두꺼운 금속 층들(78과 79) 사이의 상호 확산(interdiffusion)을 야기하는 임의의 프로세스에 의해 결합된다. 적절한 프로세스들의 예들은 열초음파 본딩과 열 압착 본딩을 포함하는데, 여기에서 장치와 마운트는 예를 들어, 150 내지 600℃, 종종 300 내지 600℃의 온도로 가열되고, 예를 들어, 상호접속부 영역의 10 내지 200 N/mm2 사이의 압력으로 함께 압착된다.
본 발명의 목적은 반도체 구조물의 하부보다는 오히려, 반도체 구조물에 인접하여 배치된 상호접속부를 가진 발광 장치를 제공하기 위한 것이다.
본 발명의 실시 형태들은 n-형 영역과 p-형 영역 사이에 배치된 발광 층을 포함하는 반도체 구조물을 포함한다. 금속 n-콘택트가 n-형 영역에 접속된다. 금속 p-콘택트는 p-형 영역과 직접 접촉되어 있다. 상호접속부가 n-콘택트와 p-콘택트 중 하나에 전기적으로 접속된다. 상호접속부는 반도체 구조물에 인접하여 배치된다.
본 발명의 실시 형태들은 n-형 영역과 p-형 영역 사이에 배치된 발광 층을 포함하는 반도체 구조물을 포함한다. 금속 n-콘택트가 n-형 영역과 직접 접촉한다. 금속 p-콘택트가 p-형 영역과 직접 접촉한다. 제1 상호접속부가 n-콘택트와 p-콘택트 중 하나에 전기적으로 접속된다. 제2 상호접속부가 n-콘택트와 p-콘택트 중 다른 하나에 전기적으로 접속된다. 반도체 구조물은 제1 상호접속부 위에 배치된다. 반도체 구조물의 어떠한 부분도 제2 상호접속부 위에 배치되지 않는다.
도 1은 대면적 금 상호접속부들을 갖는 발광 장치를 설명한다.
도 2는 측면 상호접속부를 가진 발광 장치의 하면도이다.
도 3은 도 2에 도시된 장치의 단면도이다.
도 4는 도 2와 3에 도시된 장치의 일부의 단면도이다.
도 5와 6은 측면 상호접속부들을 위한 대안적인 배치들을 설명한다.
도 7은 전도성 기판과 측면 상호접속부를 가진 장치의 일부의 단면도이다.
도 8은 부분적으로 도 7의 단면도에 도시된 측면 상호접속부를 가진 발광 장치의 하면도이다.
도 9는 도 8에 도시된 장치의 상면도이다.
상이한 도면들에서 동일한 참조 번호로 라벨이 붙여진 유사한 구조들은 동일한 기능을 서빙하는 동일한 구조 또는 구조들일 수 있다.
도 1에 도시된 장치에서, 상호접속부들(78과 79)은 둘 다 반도체 구조물(74)의 아래에 배치된다. 상호접속부들(78과 79)은 일반적으로 갭 또는 채널에 의해 서로 전기적으로 분리된다. 특히 성장 기판(73)이 제거된 장치들에서, 갭은 종종 기계적으로 반도체 구조물(74)을 지지하기 위해서, 에폭시와 같은 절연 물질로 채워진다. 그와 같은 충전 물질들은 종종, 장치 효율을 감소시키거나 심지어 장치 장애의 원인이 될 수 있는 핫 스폿들을 야기할 수 있는, 상호접속부 구조의 전체 열 전도를 제한하고, 상호접속부 구조에서 측면 열 확산의 양을 제한하는 매우 부족한 열 도전율을 가지고 있다. 예를 들어, 일부 장치들에서, 열-기계적 유도 균열과 다른 신뢰성 문제들이 채널에서 발생한다.
본 발명의 실시 형태들에서, 상호접속부들 중 적어도 하나는 반도체 구조물의 하부보다는 오히려, 반도체 구조물에 인접해서 또는 측면에 배치된다.
아래의 예들에서, 반도체 발광 장치는 청색 또는 UV 광을 방출하는 III족 질화물 LED들이지만, 레이저 다이오드들과 같은 LED들 이외의 반도체 발광 장치들, 그리고 다른 III-V족 물질들, III족 인화물, III족 비화물, II-VI족 물질들, ZnO, 또는 Si계 물질들과 같은 다른 물질계들로부터 만들어진 반도체 발광 장치들이 사용될 수 있다.
도 2는 본 발명의 실시 형태들에 따른 장치의 하면도를 도시한다. 도 3은 하면도에 평행한 도 2의 장치의 단면도를 도시한다. 도 4는 하면도에 수직인 도 2와 3에 도시된 장치의 일부의 단면도이다.
도 2는 LED와 같은 발광 장치의 바닥면에 배열된 상호접속부들을 도시한다. n-상호접속부(14)는 도 4에 도시되고 아래에 설명된 것과 같이 n-콘택트를 통해 n-형 영역에 전기적으로 접속된다. n-상호접속부(14)는 반도체 구조물의 아래에 배치된다. 2개의 p-상호접속부(16)들은 n-상호접속부(14)의 어느 한 측면에 배치된다. 종종 유전체 물질로 채워진 갭(12)은, 전기적으로 p-상호접속부(16)를 n-상호접속부(14)와 분리시킨다. 발광 영역을 포함하는 반도체 구조물은 p-상호접속부(16)의 영역으로부터 제거되거나 영역 내에 형성되지 않는다.
도 3은 상단을 통하여 본 도 2의 장치를 도시한다. 장치의 일부일 수 있고 도 4에 설명되는 파장 변환 물질과 성장 기판은 단순성을 위해 도 3에 포함되지 않는다. 반도체 구조물(22)은 장치의 중심에서 직사각형이다. 반도체 구조물(22)의 어느 한 측에 있는 2개의 영역들(24)에서, 반도체 구조물은 제거되거나 형성되지 않는다. 반도체 물질 없는 영역들(24)은 구조물의 하부에서 갭(12) 및 p-상호접속부(16)와 정렬된다.
도 3에 도시된 장치는 플립 칩 장치이고, 즉, n-콘택트와 p-콘택트 모두는 반도체 구조물의 한 측에 형성되고 광의 대부분은 반도체 구조물의 다른 측을 통하여 추출된다. 다수의 비아들(26)은 도 3의 반도체 구조물 내에 도시된다. 비아들(26)은 n-콘택트가 형성될 수 있는 n-형 영역의 일부를 노출시키기 위해 반도체 구조물을 통하여 에칭된다. p-콘택트는 비아들(26)을 둘러싸고 있는 반도체 영역들 상에 형성된다. 도 3이 n-콘택트 비아들의 6×10 어레이를 설명할지라도, n-콘택트와 p-콘택트의 임의의 적절한 배열은 n-콘택트 비아들의 어레이보다 오히려 단일의 n-콘택트를 포함하여, 만들어질 수 있다. 또한, n-콘택트 영역들(26)은 예시된 바와 같이 타원일 필요는 없고 그리고 예를 들어, 정사각형, 직사각형 또는 원형을 포함하는 임의의 적절한 형상일 수 있다.
도 4는 도 2와 3에 도시된 장치의 일부의 단면도이다. 도 4에 도시된 구조들은 반드시 일정한 비례로 되어 있지는 않다. 예를 들어, 반도체 구조물(35), p-금속 층들(40과 42), 및 n-금속 층(46)과 같은 구조들은 도시된 것보다 p-상호접속부(16)와 n-상호접속부(14)에 비해 더 얇아질 수 있다. 또한, 비아(26)의 깊이는 도시된 것보다 p-상호접속부(16)와 n-상호접속부(14)에 비해 더 작아질 수 있다. 상술한 바와 같이, 도 2는 도 4의 장치의 바닥면(10)을 도시한다. 도 3은 도 4의 비아(들)(26)의 레벨에서 취해진 단면도이다.
도 2, 3 및 4에 도시된 장치는 본 분야에 공지된 바와 같이, 성장 기판(30) 위에 반도체 구조물(35)을 성장시킴으로써 형성된다. 성장 기판(30)은 예를 들어, 사파이어, SiC, Si, GaN, 또는 복합 기판(composite substrate)과 같은 임의의 적절한 기판일 수 있다. 일부 실시 형태들에서, 성장 기판(30)의 두께는 전체 다이 영역의 제곱근에 비례한다(후술된 측면 상호접속부 영역들을 포함하여). 1 mm2 다이에 대해서, 기판 두께는 일부 실시 형태들에서 최소한 200㎛일 수 있다. 일부 실시 형태들에서, 반도체 구조물이 성장되는 기판(30)의 표면은 성장 이전에 거칠게 만들어지거나 패턴화되어, 장치로부터의 광 추출을 향상시킬 수 있다. 반도체 구조물은 n- 및 p-형 영역들 사이에 개재된 발광 또는 활성 영역을 포함한다. n-형 영역(32)이 먼저 성장되고, 예를 들어, 버퍼 층들 또는 핵 생성 층(nucleation layer)들과 같은 준비 층들, 및/또는 n-형 또는 의도적으로 도핑되지 않을 수 있는 성장 기판의 제거를 용이하게 하기 위해 설계된 층들, 및 발광 영역이 효율적으로 광을 방출하는 데에 바람직한 특정의 광학적, 물질적 또는 전기적 특성들을 위해 설계된 n-형 또는 심지어 p-형 소자 층들을 포함하는 상이한 조성들 및 도펀트 농도의 다중 층을 포함할 수 있다. n-형 영역 위에는 발광 또는 활성 영역(34)이 성장된다. 적합한 발광 영역들의 예들은 단일의 두껍거나 얇은 발광 층, 또는 장벽 층들(barrier layers)에 의해 분리된 다수의 얇거나 두꺼운 발광 층들을 포함하는 다중 양자 우물 발광 영역을 포함한다. 이어서, 발광 영역 위에는 p-형 영역(36)이 성장될 수 있다. n-형 영역과 같이, p-형 영역은 의도적으로 도핑되지 않은 층들, 또는 n-형 층들을 포함하는, 상이한 조성, 두께 및 도펀트 농도의 복수의 층을 포함할 수 있다. 도 4의 구조는 반도체 구조물의 성장 방향에 대하여 뒤집힌 것으로 도시된다.
반도체 구조물의 성장 후에, 장치의 에지에 있는 영역(24)에서, 반도체 구조물의 전체 두께는 성장 기판(30)을 나타내기 위해 에칭 제거된다. 실리콘 또는 다른 임의의 적절한 물질의 산화물 또는 질화물과 같은 유전체(38)는 에칭된 영역의 에지를 전기적으로 분리시키도록 형성되고 패턴화된다. (도 4는 절연성 기판을 갖는 장치를 도시하고 따라서 반도체 구조물(35)의 에지만을 분리시키는 유전체(38)를 도시한다. 유전체(38)는 반도체 구조물(35)의 전체 에지를 커버할 수 있거나 그것은 활성 영역을 포함하는 에지의 일부 위로 확장될 수 있다. 전도성 기판을 가진 장치에 있어서, 영역(24)에서, 유전체(38)는 p-상호접속부(16)가 기판(30)을 통하여 장치를 단락시키는 것을 방지하게 하기 위해, 기판(30)과 반사 p-금속(40) 사이에 확장된다). 영역들(24)와 비아들(26)은 아래 설명된 것처럼, 별도의 에칭 단계들에서 형성될 수 있고, 또는 그들은 동일한 에칭 단계에서 형성될 수 있다. 유전체(38)를 형성한 후, p-콘택트는 영역(24)에 있어서 반도체 구조물(35) 위에, 유전체(38) 위에, 그리고 성장 기판(30)의 노출면 위에 형성된다. 도 4에 설명된 바와 같이, p-콘택트는 p-형 영역(36) 위에 형성된 반사 금속(40)을 포함한다. 반사 금속(40)은 보통 은(silver)이지만, 임의의 적절한 금속 또는 다중-층 스택일 수 있다. 가드 금속(42)은 반사 금속(40) 위에 배치될 수 있다. 가드 금속(42)은 반사 금속(40)의 일렉트로마이그레이션(electromigration)을 방지하거나 감소시킨다. 가드 금속(42)은 반사 금속(40)을 캡슐화하기 위해서 도 4에 설명된 바와 같이 반사 금속(40)의 에지 위로 확장될 수 있다. 반사 금속(40)은 반도체 구조물(35)의 측벽을 커버하고, 따라서 장치로부터의 광 추출을 향상시킬 수 있다.
p-콘택트가 형성된 후, 비아들(26)은 n-형 영역(32)의 일부를 노출시키기 위해 p-콘택트 금속들, p-형 영역(36) 및 활성 영역(34)을 통하여 에칭된다. 비아들(26)의 측벽들은 활성 영역(34)의 단락을 방지하기 위해 유전체(44)를 따라 라이닝될 수 있다. 유전체(44)는 실리콘 또는 다른 임의의 적절한 물질의 산화물 또는 질화물일 수 있다. n-콘택트 금속(46)은 유전체(44) 위에 그리고 n-형 영역(32)과 직접 접촉하여 형성된다. n-형 영역(32)에의 n-콘택트 금속의 전기적 접속은 비아들(26)의 하부에서 그리고 그 내부에 있을 수 있다. n-콘택트 금속(46)은 임의의 적절한 금속 또는 다중-층 스택이 사용될 수 있을지라도 보통은 알루미늄이다.
n-상호접속부(14) 및 p-상호접속부(16)를 형성하는 두꺼운 금속 층은 n-콘택트 금속(46) 뒤의 구조물 상에 배치된다. 상호접속부들(14와 16)은 다중-층을 포함하는 금, 구리 또는 다른 임의의 적절한 금속일 수 있다. 일부 실시 형태들에서, 상호접속부들(14와 16)은 반사성이다. 예를 들어, 상호접속부들(14와 16)은 상호접속부들의 측벽들의 반사율을 증가시키기 위해서 반사성으로 만들어질 수 있다. 기판(30)에 근접한 상호접속부(16)의 최상면은 매우 높은 반사 물질(40)(반사 p-콘택트 금속)과 가드 금속(42)으로 코팅된다. 반사 금속(40)은 기판 내부의 광의 반사율을 증가시킬 수 있다.
두꺼운 금속 층은 n-상호접속부(14)를 p-상호접속부(16)로부터 전기적으로 분리시키는 갭(12)을 개방시키도록 패턴화된다. 갭(12)은 실리콘, 에폭시, 폴리머, 유기 물질, 벤조사이클로부텐(BCB), 또는 임의의 다른 적절한 물질과 같은 유전체로 채워질 수 있다. 일부 실시 형태들에서, 갭(12)은 열-기계적 문제들로 인한 균열 및 다른 신뢰성 관련 이슈들을 회피하는 BCB와 같은 유전체로 채워진다. n-상호접속부(14)는 n-콘택트 금속(46)과 전기적으로 접촉되어 있고, 유전 층(44)에 의해 p-금속들(40과 42)로부터 전기적으로 분리된다. p-상호접속부(16)는 p-금속들(40과 42)과 전기적으로 접촉되어 있고, 갭(12)에 의해 n-콘택트 금속(46)으로부터 전기적으로 분리된다. 측면 상호접속부 또는 상호접속부들(도 2-4의 장치에서 p-상호접속부들(16))은 일부 실시 형태들에서 폭이 최소한 300㎛일 수 있고 일부 실시 형태들에서는 폭이 500㎛ 이하일 수 있다. 갭(12)은 일부 실시 형태들에서 폭이 최소한 100㎛일 수 있고 일부 실시 형태들에서는 폭이 300㎛ 이하일 수 있다. 상호접속부들(14와 16)은 인쇄회로기판 또는 다른 임의의 적절한 구조물과 같은 외부 구조물에 LED를 전기적으로 접속하는데 사용된다. 일부 실시 형태들에서, 상호접속부들(14와 16)의 극성은 측면 상호접속부(16)가 n-형 영역에 전기적으로 접속되고 다른 상호접속부(14)가 p-형 영역에 전기적으로 접속되도록 반전된다. 상호접속부들(14와 16)의 극성은 적절하게 유전체들(38과 44) 및 갭(12)을 패턴화함으로써 도 4에 도시된 배열로부터 반전될 수 있다. 하나 이상의 추가적 유전체 및/또는 금속층들이 요구될 수 있다. 설명되고 도시된 에칭 단계는 수정될 수 있고, 또는 하나 이상의 추가적 에칭 단계들이 포함될 수 있다. 도 4에 도시된 배열로부터 반전된 상호접속부들(14와 16)의 극성을 가진 장치의 한 예는 도 7에 도시된다.
예를 들어, 파장 변환 물질, 필터, 및 렌즈들과 같은 광학 구조물들 중 하나 이상을 포함할 수 있는 구조물(50)은 성장 기판(30) 위에 배치될 수 있다. 일부 실시형태에서, 성장 기판(30)은 최종 장치의 일부로 남는다. 다른 실시 형태들에서, 성장 기판(30)은 얇아지거나 전적으로 반도체 구조물(35)에서 제거된다.
도 4에 설명된 바와 같이, 반도체 구조물(35)은 n-상호접속부(14)와 성장 기판(30) 사이에, 또는 n-상호접속부(14)와 파장 변환 물질(50) 사이에 배치되고, 여기서 성장 기판(30)은 제거된다. 어떠한 반도체 구조물도, p-상호접속부(16)와 성장 기판(30) 사이에, 또는 p-상호접속부(16)와 파장 변환 물질(50) 사이에 배치되지 않는다. p-상호접속부(16)는 반도체 물질을 갖지 않은 영역에 한정된다.
상호접속부들은 도 2에 도시된 배열로 제한되지 않는다. 도 5와 6은 상호접속부들의 대안적인 배열들을 갖는 장치들의 바닥부들을 도시한다. 도 5에 설명된 장치에서, 반도체 구조물은 장치의 중심에서 사각형(80) 내에 배치된다. p-상호접속부(16)는 반도체 구조물의 3개의 측면들에 배치되고, 본질적으로는 반도체 구조물을 둘러싼다. n-상호접속부(14)는 반도체 구조물의 한 측면에 배치된다. n-상호접속부(14)는 필요하지 않더라도, 도 5에 도시된 배열에서 전체 반도체 구조물(80)의 하부로 확장한다.
도 6에 도시된 장치에서, 반도체 구조물은 장치의 중심에서 직사각형(82) 내에 배치된다. n-상호접속부(14)는 반도체 구조물의 한 측면에 배치되고 p-상호접속부(16)는 반도체 구조물의 다른 측면에 배치된다. 반도체 구조물의 바로 밑의 영역(82)은 히트 싱킹(heat sinking)에 사용될 수 있고, 전기적으로 장치에 관련되지 않을 수 있다.
도 5와 6에 도시된 상호접속부 배열들은 적절하게 유전체들(38과 44)과 갭(12)을 패턴화함으로써 만들어질 수 있다. 설명되고 도시된 에칭 단계들은 수정될 수 있고, 또는 하나 이상의 추가적 에칭 단계들이 포함될 수 있다. 일부 실시 형태들에서, 하나 이상의 추가적 유전체 또는 금속 층들은 p-상호접속부와 n-상호접속부를 원하는 대로 배열하기 위해서 사용될 수 있다.
도 8은 본 발명의 실시 형태들에 따라, 전도성 기판을 갖는 장치의 하면도를 도시한다. 도 9는 도 8의 렌즈의 상면도이다. 도 7은 도 8과 9에 도시된 장치의 일부의 단면도이다.
도 8에 설명된 바와 같이, n-상호접속부(14)는 영역(24) 내에 배치되고, 이 영역은 반도체 구조물(35)이 기판(30)에서 제거된 영역이다. p-상호접속부(16)는 도 9에 도시된, 영역(22)에서 반도체 구조물(35)의 아래에 배치된다. n- 및 p-상호접속부들(14 및 16)은 상술한 바와 같이 유전체로 채워질 수 있는 갭(12)에 의해 서로 전기적으로 분리된다.
도 7에 도시된 구조물은 도 4에 도시된 구조물과 유사한 방식으로 형성된다. p-콘택트 반사 금속(40)과 가드 금속(42)은 p-형 영역(36) 위에 형성된다. 유전 층(38)은 반도체 구조물(35)의 에칭된 에지를 분리시키기 위해 형성된다. 유전체(38)는 반도체 구조물(35)이 제거된 영역(24)에서 성장 기판(30)의 일부를 따라 확장된다.
n-콘택트 금속(46)은 전도성 기판(30)과 직접 접촉하여, 영역(24) 내에 형성된다. n-콘택트 금속(46)은 유전체(38)에 의해 p-콘택트 금속들(40과 42)로부터 전기적으로 분리된다. 장치가 순방향 바이어스될 때, 전자들은 n-상호접속부(14)로부터 n-콘택트(46)를 통하여, 전도성 기판(30)을 통하여, n-형 영역(32)을 통하여, 발광 영역(34)으로 흐른다. 홀들은 p-상호접속부(16)로부터 p-콘택트 금속들(40과 42)을 통하여, p-형 영역(36)을 통하여 발광 영역(34)으로 흐른다. 도 9에 설명된 바와 같이, 어떠한 비아들도 필요하지 않다. 따라서, 도 7에 도시된 장치는 도 4에 설명된 바와 같이, n-콘택트 금속들을 수용하기 위해 형성된 비아들을 가진 유사한 크기의 장치보다 더 큰 발광 영역 면적을 가질 수 있다.
여기에서 설명된 일부 실시 형태들에서, LED의 반사율은 측면 상호접속부들 없이 종래의 장치들과 비교하여 향상된다. 예를 들어, 기판(30)(도 4에 도시됨)에 인접한 반사 물질(40)이 매우 반사성이기 때문에, 도 3의 영역들(24)은 높은 반사성이고, 일부 실시 형태들에서 영역(22)보다 훨씬 더 반사성이다. 영역들(24)의 반사율은 반사 물질(40)과 기판(30) 사이에 분포 브래그 반사기(distributed Bragg reflector: DBR)를 배치함으로써 더 향상될 수 있다. DBR을 형성하기 위해, 본 분야에 알려진 것처럼 상이한 굴절률들의 층들의 교번 스택이 반사 물질(40)과 기판(30) 사이에 배치된다. DBR은 예를 들어 기판(30)으로부터 주위로 또는 구조물(50) 내로의 광 추출을 개선하기 위해 특별한 방향들로 광을 반사하고 및/또는 광을 향하게 하기 위해 조정될 수 있다.
여기에서 설명된 측면 상호접속부들은 여러 장점들을 가질 수 있다. 반도체 구조물 밑의 모두 또는 거의 모든 공간이 상호접속부 또는 다른 열 전도성 구조에 의해 점유되기 때문에, 장치는 반도체 구조물의 밑에 전기적으로 상호접속부들을 분리시키기 위한 갭을 포함하는 도 1의 장치와 같은 장치보다 더 낮은 열저항을 가질 수 있다. 측면 열 확산은 개선될 수 있고 핫 스폿들은 감소되거나 제거될 수 있다. 반도체 구조물이 기판에서 제거된 영역의 반사 p-콘택트 금속은 예를 들어 파장 변환 층에 의해 후방 산란(backscattered)되는 광을 반사함으로써 장치로부터의 광 추출을 향상시킬 수 있다. 성장 기판 및/또는 반도체 구조물 밑의 상호접속부는 지지되지 않는 반도체 구조물과 관련된 고장 메커니즘들의 발생을 방지하거나 감소시킬 수 있는 갭들이 전혀 없이 반도체 구조물을 기계적으로 지지할 수 있다. 또한, 기껏해야 단지 하나의 상호접속부는 반도체 구조물의 아래에 배치되고, n-콘택트 디자인은 플렉서블하고, n-층(예를 들어 도 3에 도시된 바와 같이 수많은 작은 콘택트 비아들을 가진)을 통한 전류 확산에 대해 최적화될 수 있다.
발명을 상세하게 설명하였으므로, 본 기술분야의 통상의 기술자는 본 개시가 주어지면, 본원에 설명된 발명의 개념의 사상으로부터 벗어나지 않고 본 발명에 수정들이 만들어질 수 있다는 것을 이해할 것이다. 그러므로, 본 발명의 범위는 도시되고 설명된 특정한 실시 형태들에 한정되는 것으로 의도되지 않는다.

Claims (15)

  1. 발광 장치로서,
    n-형 영역과 p-형 영역 사이에 배치된 발광층을 포함하는 반도체 구조물;
    상기 n-형 영역에 접속된 금속 n-콘택트와 상기 p-형 영역과 직접 접촉하는 금속 p-콘택트; 및
    상기 n-콘택트와 상기 p-콘택트 중 하나와 직접 접촉하는 상호접속부를 포함하며, 상기 상호접속부는 상기 반도체 구조물에 인접하여 배치되는, 발광 장치.
  2. 제1항에 있어서, 상기 상호접속부와 상기 반도체 구조물을 덮고 있는 성장 기판을 더 포함하는, 발광 장치.
  3. 제2항에 있어서, 상기 상호접속부와 상기 성장 기판 사이에는 어떠한 반도체 물질도 배치되지 않는, 발광 장치.
  4. 제2항에 있어서, 상기 상호접속부는 제1 상호접속부이고, 상기 장치는 상기 n-콘택트와 상기 p-콘택트 중 다른 하나에 전기적으로 접속된 제2 상호접속부를 더 포함하며, 상기 반도체 구조물은 상기 제2 상호접속부와 상기 성장 기판 사이에 배치되는, 발광 장치.
  5. 제4항에 있어서, 상기 제1 상호접속부는 전기적으로 상기 p-콘택트에 접속되고 상기 제2 상호접속부는 전기적으로 상기 n-콘택트에 접속되는, 발광 장치.
  6. 제2항에 있어서, 상기 상호접속부는 제1 상호접속부이고, 상기 장치는 상기 n-콘택트와 상기 p-콘택트 중 다른 하나에 전기적으로 접속된 제2 상호접속부를 더 포함하며, 상기 제2 상호접속부는 상기 반도체 구조물에 인접하여 배치되는, 발광 장치.
  7. 제2항에 있어서, 상기 p-콘택트는 상기 상호접속부와 상기 성장 기판 사이에 배치되는, 발광 장치.
  8. 제2항에 있어서, 상기 성장 기판은 전도성이고, 상기 금속 n-콘택트는 상기 성장 기판과 상기 성장 기판과 직접 접촉하는 상기 상호접속부 사이에 배치되는, 발광 장치.
  9. 제1항에 있어서, 상기 p-콘택트는 상기 반도체 구조물의 측벽 위에 그리고 상기 상호접속부 위에 배치되는, 발광 장치.
  10. 제9항에 있어서, 상기 p-콘택트는 분포 브래그 반사기와 상기 상호접속부 사이에 배치되는, 발광 장치.
  11. 반도체 발광 장치로서,
    n-형 영역과 p-형 영역 사이에 배치된 발광층을 포함하는 반도체 구조물;
    상기 n-형 영역과 직접 접촉하는 금속 n-콘택트와 상기 p-형 영역과 직접 접촉하는 금속 p-콘택트; 및
    상기 n-콘택트와 상기 p-콘택트 중 하나에 전기적으로 접속된 제1 상호접속부와 상기 n-콘택트와 상기 p-콘택트 중 다른 하나에 전기적으로 접속된 제2 상호접속부를 포함하며, 상기 반도체 구조물은 상기 제1 상호접속부 위에 배치되고 제2 상호접속부 위에는 어떠한 반도체 구조물도 배치되지 않는, 반도체 발광 장치.
  12. 제11항에 있어서, 상기 반도체 구조물과 상기 제2 상호접속부 위에 배치된 성장 기판을 더 포함하는, 반도체 발광 장치.
  13. 제12항에 있어서, 상기 성장 기판 위에 배치된 파장 변환 물질을 더 포함하는, 반도체 발광 장치.
  14. 제11항에 있어서, 상기 p-콘택트는 상기 반도체 구조물의 측벽 위에 그리고 상기 제2 상호접속부 위에 배치되는, 반도체 발광 장치.
  15. 제14항에 있어서, 상기 p-콘택트는 분포 브래그 반사기와 상기 제2 상호접속부 사이에 배치되는, 반도체 발광 장치.
KR1020157033216A 2013-04-23 2014-04-10 발광 장치를 위한 측면 상호접속부 KR102145891B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361814940P 2013-04-23 2013-04-23
US61/814,940 2013-04-23
PCT/IB2014/060617 WO2014174400A1 (en) 2013-04-23 2014-04-10 Side interconnect for light emitting device

Publications (2)

Publication Number Publication Date
KR20160003739A true KR20160003739A (ko) 2016-01-11
KR102145891B1 KR102145891B1 (ko) 2020-08-20

Family

ID=50639825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033216A KR102145891B1 (ko) 2013-04-23 2014-04-10 발광 장치를 위한 측면 상호접속부

Country Status (7)

Country Link
US (2) US9577151B2 (ko)
EP (1) EP2989664B1 (ko)
JP (1) JP6464147B2 (ko)
KR (1) KR102145891B1 (ko)
CN (1) CN105122478B (ko)
TW (1) TWI609509B (ko)
WO (1) WO2014174400A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015114590B4 (de) 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
US9704839B2 (en) 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof
US11695093B2 (en) 2018-11-21 2023-07-04 Analog Devices, Inc. Superlattice photodetector/light emitting diode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353504A (ja) * 2001-05-09 2002-12-06 Lumileds Lighting Us Llc メサ上に高反射誘電被覆が施された半導体ｌｅｄフリップチップ
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
KR20120027318A (ko) * 2009-05-11 2012-03-21 크리 인코포레이티드 반사 구조를 갖는 반도체 발광 다이오드 및 그 제조 방법
KR20120031342A (ko) * 2010-09-24 2012-04-03 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US20120126276A1 (en) * 2009-08-06 2012-05-24 Atsuhiro Hori Light emitting element and light emitting device
KR20120134020A (ko) * 2011-05-30 2012-12-11 에버라이트 일렉트로닉스 컴패니 리미티드 발광 다이오드
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
WO2014048988A1 (de) * 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925512B2 (ja) * 2001-02-16 2012-04-25 スタンレー電気株式会社 波長変換型半導体素子
CN100595938C (zh) * 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
US7348212B2 (en) 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
TWI411136B (zh) * 2011-05-10 2013-10-01 Lextar Electronics Corp 半導體發光結構
WO2013051326A1 (ja) * 2011-10-05 2013-04-11 シャープ株式会社 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
CN102646769B (zh) * 2012-03-30 2015-08-05 达亮电子（苏州）有限公司 发光二极管组件、发光二极管封装结构及其制造方法
DE112013003931T5 (de) * 2012-08-07 2015-06-03 Seoul Viosys Co., Ltd. Leuchtdiodenarray auf Wafer-Ebene und Verfahren zu dessen Herstellung
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353504A (ja) * 2001-05-09 2002-12-06 Lumileds Lighting Us Llc メサ上に高反射誘電被覆が施された半導体ｌｅｄフリップチップ
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
KR20120027318A (ko) * 2009-05-11 2012-03-21 크리 인코포레이티드 반사 구조를 갖는 반도체 발광 다이오드 및 그 제조 방법
US20120126276A1 (en) * 2009-08-06 2012-05-24 Atsuhiro Hori Light emitting element and light emitting device
KR20120031342A (ko) * 2010-09-24 2012-04-03 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20120134020A (ko) * 2011-05-30 2012-12-11 에버라이트 일렉트로닉스 컴패니 리미티드 발광 다이오드
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
WO2014048988A1 (de) * 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements

Also Published As

Publication number Publication date
US9768368B2 (en) 2017-09-19
TW201448291A (zh) 2014-12-16
US20160093775A1 (en) 2016-03-31
KR102145891B1 (ko) 2020-08-20
JP6464147B2 (ja) 2019-02-06
WO2014174400A1 (en) 2014-10-30
EP2989664B1 (en) 2019-06-12
US9577151B2 (en) 2017-02-21
JP2016522571A (ja) 2016-07-28
US20170040517A1 (en) 2017-02-09
CN105122478A (zh) 2015-12-02
CN105122478B (zh) 2018-01-23
EP2989664A1 (en) 2016-03-02
TWI609509B (zh) 2017-12-21

Similar Documents

Publication Publication Date Title
US10950758B2 (en) Light-emitting device with reflective layer
US8946760B2 (en) Semiconductor light emitting device and fabrication method thereof
JP7361810B2 (ja) 反射層を伴うマウント上の発光デバイス
KR20130079477A (ko) 반도체 발광 디바이스에 대한 패시베이션
KR102129146B1 (ko) 밀봉된 반도체 발광 장치
US9768368B2 (en) Side interconnect for light emitting device
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
JP6832282B2 (ja) 複数の積み重ねられた発光デバイスを有するデバイス
CN115295695A (zh) 发光二极管及其制备方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant