JP2015530755A - オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント - Google Patents

オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント Download PDF

Info

Publication number
JP2015530755A
JP2015530755A JP2015533571A JP2015533571A JP2015530755A JP 2015530755 A JP2015530755 A JP 2015530755A JP 2015533571 A JP2015533571 A JP 2015533571A JP 2015533571 A JP2015533571 A JP 2015533571A JP 2015530755 A JP2015530755 A JP 2015530755A
Authority
JP
Japan
Prior art keywords
layer
carrier
semiconductor layer
notch
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015533571A
Other languages
English (en)
Other versions
JP6099752B2 (ja
Inventor
ジークフリート ヘルマン
ジークフリート ヘルマン
マルム ノーヴィン フォン
マルム ノーヴィン フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015530755A publication Critical patent/JP2015530755A/ja
Application granted granted Critical
Publication of JP6099752B2 publication Critical patent/JP6099752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本発明は、オプトエレクトロニクスコンポーネントおよびオプトエレクトロニクスコンポーネントの製造方法であって、光を発生させるための活性領域を有するプラスにドープされた半導体層(2または3)およびマイナスにドープされた半導体層(3または2)を含む層構造体と、ミラー層(4)とを成長基板上に成長させ、接続層(8)によってキャリア(10)の第1の面に層構造体を固定し、キャリア(10)の第2の面を介して層構造体用の電気コンタクト部を導入し、成長基板を除去する、オプトエレクトロニクスコンポーネントおよびオプトエレクトロニクスコンポーネントの製造方法に関する。【選択図】図16

Description

本発明は、オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネントに関する。
特許文献1は、オプトエレクトロニクスコンポーネントおよびその製造方法を開示する。
特許文献1の方法では、成長基板に光学活性層を成長させる。次いで、光学活性層を開放面(free side)においてパターニングする。この開放面には、電気コンタクト部が組込まれる。電気コンタクト部は、プラスにドープされた層およびマイナスにドープされた層に接続される。パターニング完了後、コンポーネントをキャリア上に取付ける。次いで、成長基板を除去する。
独国特許出願公開第102010025320号明細書
本発明の目的は、改良したオプトエレクトロニクスコンポーネントの製造方法および単純な手法で構成したオプトエレクトロニクスコンポーネントを提供することである。
本発明の目的は、本特許請求項1に記載の製造方法およびさらなる本特許独立請求項に記載のオプトエレクトロニクスコンポーネントを用いて実現される。
本明細書に記載の製造方法およびオプトエレクトロニクスコンポーネントの利点の1つは、キャリアがコンポーネントに組込まれることである。これにより、ビア形成ステップ、ビア充填ステップ、表面にボンディングパッドを形成するステップ等のキャリア製造に追加的に必要となる作業ステップが不要となる。
さらに、キャリアをオプトエレクトロニクスコンポーネントに組込むことで、キャリアの構造およびキャリアの大きさをコンポーネントに最適化することができる。
従属請求項において、本方法および本コンポーネントのさらなる有利な実施形態を特定する。
一実施形態において、使用される接続層は、電気絶縁材料であり、特に接着材料である。電気絶縁材料を接続層として用いると、キャリアとして導電性材料または半導電性材料も使用可能となる利点がある。特に、接着材料を用いる場合、層構造体とキャリアとの安定かつ堅固な接続を薄い層厚さで実現できる可能性がある。さらに、接着材料の使用することで費用を節約し得る。
さらなる実施形態において、使用されるキャリアは、半導電性または導電性の材料であり、特に膜の形態である。特に膜の形態のキャリアとして半導電性または導電性の材料を使用することにより、加工を容易に行うことができるという利点がもたらされる。さらに、オプトエレクトロニクスコンポーネントとして十分な安定性を呈する薄いキャリアを形成することができる。特に、薄いキャリアの場合、コンタクト部を形成するためのキャリア内の切欠き部を迅速に導入することができる。その結果、加工時間、したがって費用が節約される。
さらなる実施形態において、一般的な方法ステップで各コンタクト部を個別にまたは一体的に形成する。特にコンタクト部はいずれも、切欠き部を完全に充填し、切欠き部はキャリア内および特に追加的には半導体層内まで延在する。半導体層を電気的に接続するためのコンタクト部は、例えばキャリアと接続すべき半導体層との間(両端層を含む)で連続的に具現化され得る。このことは、コンタクト部が継ぎ目なく具現化され、はんだ層または接着層等の接続層を有しないことを意味する。特に、コンタクト部は、金属または金属合金であり得る導電材料を含むのみである。一例として、コンタクト部は、1つの方法ステップの一部分として製造される。
さらなる実施形態において、反射特性を向上させるために電気コンタクト部にミラー層を設ける。
さらなる実施形態において、コンポーネントのキャリア側の反射特性を向上させるために、コンポーネントが出射する光に対して略透過性の接続材料を用いる。さらに、キャリアの面が接続層と対向し、かつ、鏡面反射性を有するように形成されたキャリアを使用する。活性領域がキャリア方向に出射する光は、したがって、キャリアの鏡面反射面で反射される。その結果、発光面を介して発せられる光束は増加する。
さらなる実施形態において、マイナスにドープされた半導体層と対向する面において第1のコンタクト部が鏡面反射性を有するように、第1のコンタクト部は具現化される。このことによっても、出射光の発光面方向への反射が増大する。
さらなる実施形態において、異質物を含有する充填材料を用いる。充填材料は、例えば感光性材料を含む。このように容易な加工を実現し得る。さらに、コンタクト部を導入するため、DRIE処理等によって迅速かつ容易に充填材料を除去することができる。
一例として、レーザーアブレーションによって接続層内に切欠き部を形成することができ、キャリアにおける開口(opening)はこの場合、開口部(aperture)として機能し得る。このことによっても、迅速かつ容易な加工が可能となる。
本発明の上記性質、特徴、および利点、ならびにそれらの実現方法は、図面に関連して詳細に説明される例示的な実施形態の下記記述に関連してさらに明らかとなり、またさらに明確に理解される。
第1方法ステップを示す図である。 第1方法ステップを示す図である。 第1方法ステップを示す図である。 第2方法ステップを示す図である。 第3方法ステップを示す図である。 第3方法ステップを示す図である。 第4方法ステップを示す図である。 第4方法ステップを示す図である。 第5方法ステップを示す図である。 第5方法ステップを示す図である。 第6方法ステップを示す図である。 図11に示す第1実施形態のキャリアの平面図を示す図である。 第6方法ステップに記載の第2実施形態のキャリアの平面図を示す図である。 第3実施形態のキャリアの図を示す図である。 第4処理区間を示す図である。 第4処理区間を示す図である。 第4処理区間を示す図である。 薄膜化ウェハを示す図である。 薄膜化ウェハをキャリアとして使用した光学コンポーネントの模式図を示す図である。 コンバータおよびレンズを有するコンポーネントを示す図である。 キャリア構造体を有するコンポーネントを示す図である。
図1は、第1方法ステップを示しており、成長基板1上にマイナスにドープされた半導体層2を成長させる。マイナスにドープされた半導体層2上にプラスにドープされた半導体層3を成長させる。活性領域は、マイナスにドープされた半導体層2とプラスにドープされた半導体層3との間に設けられ、この活性領域は光を発生させるように設計される。マイナスにドープされた半導体層2は以下第1の半導体層2といい、またプラスにドープされた半導体層3は以下第2の半導体層3という。あるいは、第1の半導体層2はp型ドープということもでき、第2の半導体層はn型ドープということができる。第1および第2の半導体層2,3は、例えば薄膜ダイオードを形成する。第1および第2の半導体層2,3は、層構造体を形成する。
成長基板1は、サファイアまたは結晶シリコンの形態で具現化することができる。さらに、成長基板1は、炭化ケイ素または窒化ガリウムから構成することができる。成長基板1上に第1および第2の半導体層2,3をエピタキシャル成長させる。選択される実施形態に応じて、成長基板1上に中間層を設けることもできる。この中間層は、成長させる層構造体と略同一の格子構造を有する。これにより、第1の半導体層2の成長を改良することができ、その結果、成長中の第1の半導体層2の格子構造にほとんどまたはまったく欠陥が生じない。
次いで、図2に示すように、第2の半導体層3上にミラー層4を設ける。ミラー層4は、銀および/またはチタン等の反射率の高い金属を含むことができる。さらに、図2に示すように、ミラー層4を設けた後に開口部5の領域においてプラスにドープされた半導体層3の表面が露出するように、ミラー層4に開口部5を設ける。開口部5の形成は、ミラー層4を設ける時と同時でもよいし、後からミラー層4内に導入してもよい。図3に示す次の方法ステップでは、ミラー層4上に導電層6を設ける。選択される実施形態に応じて導電層6を不要とすることもできる。導電層6は、ミラー層4と同様に開口部5を有する。この開口部5は、ミラー層4内の開口部とは別に形成することも、一緒に形成することもできる。したがって、2つの層4および6内の開口部5には、同じ切欠き部が形成されてもよくまたは異なる切欠き部が形成されてもよい。
第1および第2の半導体層2,3は、エピタキシャル層積層体、すなわちエピタキシャル成長させた層構造体として具現化することができる。この場合、半導体層2,3は例えばInGaAlNをベースとして具現化することができる。InGaAlNをベースとする層構造体としては、特に、III−V族化合物半導体材料系InxAlyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)の材料を含む少なくとも1層の個別層を有するさまざまな個別層で構成される積層体を一般的に含む、エピタキシャル成長により形成された層構造体が含まれる。InGaAlNをベースとする少なくとも1層の活性層または活性領域を含む層構造体は、例えば、好ましくは紫外線波長から緑色波長の範囲の電磁放射を出射する。
代替または追加として、半導体層2,3または半導体チップをInGaAlPベースとすることもできる。すなわち、層構造体は、さまざまな個別層を含むことが可能であり、個別層のうちの少なくとも1層はIII−V族化合物半導体材料系InxAlyGa1−x−yP(0≦x≦1、0≦y≦1、x+y≦1)の材料を含む。InGaAlPをベースとする少なくとも1層の活性層または活性領域を含む層構造体は、例えば、好ましくは緑色波長から赤色波長の範囲内で1種または複数種のスペクトル成分を有する電磁放射を出射することができる。
代替または追加として、半導体層2,3は他のIII−V族化合物半導体材料系、例えばAlGaAsをベースとする材料、またはII−VI族化合物半導体材料系を含むこともできる。特に、AlGaAsをベースとする材料を含む活性層は、赤色波長から赤外線波長の範囲で1種または複数種のスペクトル成分を有する電磁放射を出射することに適し得る。
II−VI族化合物半導体材料系は、Be、Mg、Ca、Sr等の第II族のうちの少なくとも1種類の元素、およびO、S、Se等の第VI族のうちの元素を含み得る。特に、II−VI族化合物半導体材料系は、第II族の少なくとも1種類の元素および第VI族の少なくとも1種類の元素を含む二元化合物、三元化合物、または四元化合物を含む。さらに、このような二元化合物、三元化合物、および四元化合物は、1種または複数種のドーパントおよび追加構成要素を含み得る。一例として、II−VI族化合物半導体材料系としては、ZnSe、ZnTe、ZnO、ZnMgO、ZnS、CdS、ZnCdS、MgBeOが挙げられる。
この場合、成長基板1は、上述の化合物半導体材料系等の半導体材料を含み得る。特に、成長基板1は、サファイア、GaAs、GaP、GaN、InP、SiC、Si、および/またはGeを含むことができ、また同材料で構成され得る。
半導体層2,3は、活性領域として、例えば従来のpn接合、ダブルヘテロ構造、単一量子井戸構造(SQW構造)、または多重量子井戸構造(MQW構造)を有し得る。本特許出願においては、量子井戸構造の用語は、閉じ込めによって電荷キャリアのエネルギ状態が量子化され得る任意の構造を包摂する。特に量子井戸構造の用語は、量子化の次元についての指定を含まない。したがって、量子井戸構造には、特に、量子井戸、量子細線、および量子ドットと、これらの構造の任意の組合せとが含まれる。半導体層2,3は活性領域に加えて、p型またはn型ドープ電荷キャリア輸送層(すなわち電子またはホール輸送層);非ドープまたはp型あるいはn型にドープされた閉じ込め層、クラッディング層、または導波層;障壁層;平坦化層;緩衝層;保護層;コンタクト層および/または電極;ならびにこれらの組合せ等のさらなる機能層および機能領域を含むことができる。活性領域またはさらなる機能層および機能領域に関する上記のような構造は、特に構成、機能、および構造について、当業者に知られており、したがって本明細書中では詳細に説明しない。
図4に示す次の方法ステップでは、溝7を第1および第2の半導体層2,3内に導入する。この溝は、第1および第2の半導体層2,3からなる層構造体の一部分と層構造体の残部とを分離する。溝7は、層構造体2,3の一部分の周囲に形成されかつ成長基板1まで達している。
選択される実施形態に応じて、より広い面積の成長基板1上に図1〜図3の方法ステップを行う。この時、図2および図3の方法ステップにおいて、複数のオプトエレクトロニクスコンポーネント用として、広い面積の第1および第2の半導体層2,3上に複数のコンポーネントに対応する互いに離間するミラー層4と互いに離間する導電層6とを設ける。図4に示す方法ステップにおいて、広い面積の層構造体の領域にコンポーネントごとの個別の部分領域のパターンを形成する。
図5は、反転させた図4に基づく配置体を示す。図5に示す配置体を接続層8によってキャリア10の上面9に固定する。開口部5の領域にも接続層の材料を充填する。選択された実施形態に応じて、開口部5をさらなる充填材料11で充填してもよい。図6および図7では、開口部5は完全に充填材料11で充填されている。この場合、充填材料は、第2の半導体層3、導電層6、およびミラー層4と接する。第1の切欠き部14を形成するために、充填材料および第2の半導体層3を局所的に除去し、第1の切欠き部14において第1の半導体層2を露出させる。特に、残りの充填材料11は、横方向において第1の切欠き部14を包囲する。この場合、残りの充填材料11は、横方向において第1の切欠き部14とミラー層3との間に位置している。充填材料11は、反射性を有するように具現化することができる。一例として、充填材料は、酸化チタン粒子等の反射性を高める粒子を含む。ミラー層4および導電層6を有する第1および第2の半導体層2,3を、接続層8を用いてキャリア10の上面9に固定する。一実施形態では、空隙および/またはフィラーおよび/または散乱粒子等の異質物を有する充填材料11を用いる。さらに、充填材料11を例えば感光性材料として具現化することができる。これにより、容易な加工を実現することができる。
接続層8を接着性材料から形成することができ、例えば非導電性の接着剤として具現化することができる。さらなる実施形態では、接続層8を、例えば金属で構成される導電材料として具現化することもでき、この接続層の場合、半導体層2,3は、はんだ接続を用いてキャリア10の上面9に固定する。
以下の材料は、接着剤としての接続層の実施に適している:サーモプラスチック(Brewer Science社製Waferbond等)、二液型ポリウレタン(DELO-PUR 9604)、二液型エポキシ樹脂(ビスフェノールA、ノボラック等をベースとするジエポキシドまたはポリエポキシド、硬化剤であるポリアミン、メルカプタン)、ポリイミド(Dupont/HD Microsystems社製Adhesives HD 3007/HD 7010)、アクリレート、シリコーン(ジメチルシリコーン)。
図6に示す接着剤による接合工程は、膜ボンダ(membrane bonder)で行う。選択される実施形態に応じて、キャリア10の上面と、開放ミラー層の開放上面または導電層6の開放上面との間の接続層について、層厚さを10μm未満の範囲とすることができる。また、接続層8の厚さは、例えば1μm未満とすることもできる。
非導電性の接続層8を用いることによって、金属(Mo、W、C、CuW、AlSi、AlSiC)等の導電性材料またはSi、Ge、GaAs等の半導電性材料をキャリア10として用いることもできる。キャリア10は膜の形態で具現化することもでき、その層厚さを例えば100μmの範囲内とすることもでき、また10μmの範囲内まで薄くすることもできる。金属で構成されるキャリア10の実施形態では、ALDプロセス、CVDプロセス、またはPVDプロセス等を用いてキャリアに電気絶縁層を設けることができる。また、キャリア10は特に膜の形態、例えばプラスチック膜の形態で、電気絶縁層として具現化することもできる。
さらに、接着剤による接合工程前に、開口部5を充填材料11で充填することができる。適した充填材料11は、例えば感光性材料(ProTEK(R))、またはDRIE処理を用いて再度除去可能な被覆材である。
キャリア10を膜形態、特に金属膜形態で設けることにより、図6に示す接続工程時にロールツーロール方式の製造を用いることができる。さらに、本工程順序により、キャリア10と半導体層2,3との接続を平坦に、非常に薄く、かつ均一に具現化することができる。さらに、例えばキャリアの下面のコンタクトパッド間にESDダイオードをシステム内に直接組込むことができる。シリコンの形態でキャリア10を実施する場合、ESDダイオードをシリコン内に直接組込むことができる。これは、局所的埋設によって行うことができ、接続はボンディングパッドメタライゼーションまたはボンディングパッドメタライゼーションに接続される再分散配線面によって行われる。
不動態化されたシリコン製キャリア10に、接続層としてはんだ接続を用いる場合、溝7によるパターン形成(メサ状パターン形成)を成長基板1の剥離後に行う。不動態化は、ミラー層4のエッチバック後に例えばALD法によって行われる。
図7に示す次の方法ステップでは、ミラー層4の開口部5の領域においてキャリア10の下面13から第1の切欠き部14を導入する。さらに、ミラー層の領域において第2の切欠き部15を導入する。第1および第2の切欠き部14,15は、キャリア10の材料に応じた方法により導入する。半導体材料のキャリア10の実施形態の場合、例えばエッチングを用いることができる。金属のキャリア10の実施形態の場合、レーザーアブレーション等の金属除去法を用いることができる。この工程の状態を図7に示す。
次いで、次の方法ステップでは、切欠き部14が活性領域16上方のマイナスにドープされた半導体層2に接するように、第1の切欠き部14上方の接続層8と、適当な場合は充填材料11とを除去する。さらに、第2の切欠き部15が導電層6まで、または導電層6がない場合はミラー層4まで達するように、第2の切欠き部15の領域において接続層8を除去する。この工程の状態を図8に示す。
充填材料11および接続層8の種類に応じて、接続層8および充填材料11を除去するために例えばDRIE処理を用いることができる。また、充填材料11および接続層8は、例えばレーザーアブレーション法によって除去することができる。この場合、キャリア10に既に設けられている第1および/または第2の切欠き部14,15は開口として用いられる。
図9に示す次の方法ステップでは、下面13および第1および第2の切欠き部14,15の側壁に絶縁層17を設ける。選択される実施形態に応じて、切欠き部14の側壁の絶縁層17は、ミラー層の形態で具現化することができる。絶縁層17を設けて絶縁層17のパターン形成を行った後、第1の切欠き部14は依然として第1の半導体層2に直接接している。また、第2の切欠き部15は導電層6に、または導電層6がない場合はミラー層4に接している。絶縁層17は、ALD法またはTEOSベースのCVD法等を用いて堆積させることができる。さらなる実施形態において、第1のコンタクト部を形成するための導電性材料導入前に、第1の切欠き部14の領域におけるマイナスにドープされた半導体層2の開放領域および絶縁層17の開放領域に導電性かつ鏡面反射性の金属層を形成する。
次の方法ステップでは、めっき法を用いて第1および第2の切欠き部14,15に金属等の導電性材料を充填し、次いで第1および第2のコンタクトパッド18,19それぞれを絶縁層17の下面に形成する。キャリア10の実施形態に応じて、コンタクトパッド18,19を設ける前または設けた後にCMP等による平坦化ステップを行うことができる。この工程の状態を図10に示す。
第1の切欠き部14内に第1のコンタクト部32を形成する。第2の切欠き部15内に第2のコンタクト部33を形成することができる。第1のコンタクト部32または第2のコンタクト部33の導入は、例えば、特にめっき法を用いて導電材料を切欠き部14または15に充填することによって1回の方法ステップで行うことができる。
第1のコンタクト部32は、キャリア10、接続層8、ミラー層4、および第2の半導体層3を通り第1の半導体層2内に延在する。したがって、キャリア10内と第2の半導体層3内とに同時に、第1の半導体層2を電気的に接続するための第1のコンタクト部32を形成する。第1の切欠き部14内において、第1のコンタクト部32を、特に第1の半導体層2と第1のコンタクトパッド18との間に連続的に形成する。これは、第1の切欠き部内の第1のコンタクト部32が、第1の半導体層2と第1のコンタクトパッド18との間に略一体化して形成されることを意味する。一例として、第1のコンタクト部32は、第1の半導体層2と第1のコンタクトパッド18との間の第1の切欠き部14を充填する方法ステップで用いられる導電材料のみを含む。具体的には、キャリア10によって横方向に囲まれるコンタクト部32の第1の部分と、第2の半導体層3によって横方向において囲まれるコンタクト部32のさらなる部分とを接続するような接続層であって、コンタクト部32の第1の部分またはさらなる部分とは異なる材料を含むような接続層は、コンタクト部32には存在しない。
第2のコンタクト部33は、キャリア10および接続層8を通り延在する。特に第2の切欠き部15内において、第2のコンタクト部33を連続的に形成する。一例として、第2のコンタクト部33は、第2の切欠き部15を充填する方法ステップにおいて用いられる導電材料のみを含む。図10では、第2のコンタクト部33は、ミラー層4および導電層6によって第2の半導体層3に電気的に接続される。派生形態として、第2のコンタクト部33を第2の半導体層3と直接電気的に接続してもよい。
さらに、例えばシリコンウェハの形態で半導体材料から構成されるキャリアを用いる場合、絶縁層17は二酸化ケイ素層として具現化することができる。
次いで、成長基板1を除去する。この目的のために、成長基板1を例えばレーザーリフトオフ法によって剥離するかまたはCMP法によって除去することができる。次いで、第1の半導体層2の上側表面20を粗面化する。この工程の状態を図11に示す。図11では、第1の半導体層2の厚さは拡大されて示されている。さらに、個々のコンポーネントを個片化する。
図12は、第1のコンポーネント21の第1および第2のコンタクトパッド18,19の平面図を示す。第1および第2のコンタクトパッド18,19は、第2の溝22によって電気的に絶縁される。さらに、図示の実施形態では複数の第1および第2の切欠き部14,15が設けられ、この切欠き部は導電材料で充填され、それぞれ第1および第2の電気コンタクト部32,33を構成する。マイナスにドープされた半導体層2用の第1の電気コンタクト部は、4×4の配列で配置される。プラスにドープされた半導体層3用の第2の電気コンタクト部は、4つの第2の電気コンタクト部を1列に配置する。
図13は、第2のコンポーネント34の実施形態を示しており、この実施形態では、4つの角領域に配置される第2のコンタクトパッド19が提供される。第2のコンタクトパッド19はいずれも、第2の溝22によって第1のコンタクトパッド18と離間する。第2のコンタクトパッド19の配置と同様に、第2の電気コンタクト部33も四角形の角領域に配置される。第1のコンタクトパッド18の実施形態と同様に、第1の電気コンタクト部32は、第1のコンタクトパッド18のエリア一面に均一に分布させて配置する。
図14は、第3のコンポーネント35の一実施形態を示しており、この実施形態では、ただ1つの第2のコンタクトパッド19を角領域に配置する。この第2のコンタクトパッドは、略正方形に具現化される第1のコンタクトパッドから第2の溝22によって電気的に絶縁される。第2のコンタクトパッド19と同様に、プラスにドープされた半導体層3との接続のための1つのみの第2の電気コンタクト部33が設けられる。さらに、第1の電気コンタクト部32は、第1のコンタクトパッド18のエリア一面に均一に分布させる。
図12〜図14に示した実施形態は、第1および第2のコンタクトパッド18,19、ならびに対応する第1および第2の電気コンタクト部32,33の可能な分割の例示にすぎない。
図15は、さらなる実施形態を示す。この実施形態は図11に従ってほぼ構成されるが、第1のコンタクトパッド18の第2のコンタクトパッド19との隣接領域に部分的に、追加絶縁層23が設けられる。さらに、第2のコンタクトパッド19は、追加絶縁層23を横方向に越えて形成される。また、第1のコンタクトパッド18は、2層の形態で具現化され、第1の層は絶縁層17上にあり、第2の層は第1の層およびさらなる絶縁層23上にある。追加絶縁層23は、第1の切欠き部14の領域に凹部(depression)を有しており、このくぼみ部は平坦化工程を行わない結果生じる。同様に、第1のコンタクトパッド18は、第2の層の領域においてくぼみ部24を有する。このようなくぼみ部は、切欠き部15の領域においても生じ得る。次いで、第1および第2のコンタクトパッド18,19は、その構造が図16に示すようになるように、平坦化され得る。
図17は、第1および第2のコンタクトパッド18,19の図を示す。追加絶縁層23が設けられることにより、第1および第2のコンタクトパッド18,19の幾何学配置をより柔軟に変形することができ、第1および第2のコンタクトパッド18,19を第1および第2のコンタクト部の実際の配置とは切り離すことができる。
図18は、半導体ウェハの形態のキャリア10を示し、キャリア10は、中心領域36よりも厚くかつリング状に周囲に延在する縁部24を有する。一例として、当該ウェハは、シリコンウェハとして具現化される。この形態のキャリアは、ウェハの内側領域を薄層化し、より厚い周囲縁部領域が残存することにより実現される。これにより、ウェハの機械的安定性が維持される。図18に示すキャリアは、例えばDisco社のTaiko法によって製造される。シリコンウェハの厚さは、中心領域36において例えば10μmである。
図18に示すキャリアは、図6に示すキャリア10として用いられる。次いで、対応するパターン形成を行う。図19は、図8に対応する工程の状態を示す。図19に示される配置と同様に、多数のコンポーネントを図19に示すキャリア上に形成することができる。
図20は、図16に示すコンポーネントの2つがキャリア10に配置されている工程の状態を示しており、ここでは、フレームの形態の外周部の分離構造25が各コンポーネント21間に例えばフォトレジストを用いて設けられている。さらに、フレーム内のマイナスにドープされた半導体層2上に変換層26およびレンズ27を設けた。
フレームの形態の分離構造25は、例えばフォトレジストプロセスを用いて形成される。フレーム構造は、ベンゾシクロブテン等のプラスチックから形成され得る。変換層26は、例えばシリコンを含み、シリコンにはYAG:Ce等のルミネセンス変換物質または他の物質が埋め込まれている。
図20では、適当なドーピングによってキャリア10に設けたESDダイオード28が模式的に示される。さらに、ESDダイオードは、コンタクトパッド18,19間等のキャリア10の下面に導入することもできる。
次いで、図20に示すコンポーネントを、図21の模式的な断面図に示すとおり、ビア30およびさらなるコンタクト部31を備えるさらなるキャリア構造体29に設置する。さらなるコンタクト部31は、キャリア構造体29の下面に配置され、コンポーネント21はキャリア構造体29の上面に配置される。
さらなるコンタクト部は、キャリア構造体29の下面に配置され、ビア30によってコンポーネントの各コンタクトパッド18,19に接続される。
好ましい例示的な実施形態に基づき本発明をより詳細に例示し、記述してきたが、本発明は開示した例に限定されることはなく、当業者によって、他の変化形態が本発明の保護範囲から逸脱することなく、開示した例から派生し得る。
本特許出願は、独国特許出願第102012217533.4号の優先権を主張し、この開示内容は参照によって本明細書に援用される。
1 成長基板
2 マイナスにドープされた半導体層
3 プラスにドープされた半導体層
4 ミラー層
5 開口部
6 導電層
7 溝
8 接続層
9 上面
10 キャリア
11 充填材料
13 下面
14 第1の切欠き部
15 第2の切欠き部
16 活性領域
17 絶縁層
18 第1のコンタクトパッド
19 第2のコンタクトパッド
20 上面
21 第1のコンポーネント
22 第2の溝
23 追加絶縁層
24 縁部
25 分離構造
26 変換層
27 レンズ
28 ESDダイオード
29 キャリア構造体
30 ビア
31 さらなるコンタクト部
32 第1の電気コンタクト部
33 第2の電気コンタクト部
34 第2のコンポーネント
35 第3のコンポーネント
36 中心領域

Claims (18)

  1. 第1の半導体層(2)、第2の半導体層(3)、および光を発生させる活性領域(16)を有する層構造体を成長基板(1)上に成長させ、
    前記第1の半導体層の前記成長基板とは反対側にミラー層(4)を形成し、
    キャリア(10)の第1の面に接続層(8)によって前記層構造体を固定し、
    前記キャリアの第2の面を介して前記層構造体用の電気コンタクト部を導入し、
    成長基板を除去する、
    オプトエレクトロニクスコンポーネントの製造方法。
  2. 前記第1の切欠き部が前記第1の半導体層(2)に隣接するように、前記キャリア(10)、前記接続層(8)、および第2の半導体層(3)内に第1の切欠き部(14)を導入し、
    前記第1の半導体層(2)を電気的に接続するための第1のコンタクト部(32)を前記切欠き部内に導入する、
    請求項1に記載の製造方法。
  3. 前記第1のコンタクト部(32)を設けるステップは、前記第1のコンタクト部が前記キャリア(10)、前記接続層(8)、および前記第2の半導体層(3)を通って前記第1の半導体層(2)内まで延在するように1回の方法ステップで行われる、
    請求項2に記載の製造方法。
  4. 切欠き部が、前記接続層(8)、前記キャリア(10)、および前記第2の半導体層(3)内に導入され、
    前記切欠き部は、第1の半導体層(2)に隣接し、
    前記切欠き部の側面を絶縁層で被覆し、
    前記第1の半導体層を接続するための第1の電気コンタクト部(32)を前記切欠き部内に導入し、
    第2の切欠き部が、前記キャリア内に導入され、
    前記第2の切欠き部は、前記ミラー層または前記ミラー層を被覆する導電層に隣接し、
    前記第2の切欠き部の側面をさらなる絶縁層で被覆し、
    第2の半導体層(3)を接続するための第2の電気コンタクト部(33)を前記第2の切欠き部内に導入する、
    請求項1に記載の製造方法。
  5. a.前記第1および/または前記第2のコンタクト部を導入する前記工程前に、さらなるミラー層を前記第1および/または前記第2の切欠き部の前記側面に形成するか、または、
    b.前記活性領域(16)によって発せられる前記光に対して略透過性の接続材料を用い、かつ用いられる前記キャリアが前記接続層に対向する面で鏡面反射性を有するように具現化されるキャリア(10)であるか、または、
    c.前記第1のコンタクト部(32)が、前記第1の半導体層に対向する面で鏡面反射性を有するように具現化される、
    請求項4に記載の方法。
  6. 第3の絶縁層が、前記キャリアに形成され、
    導電性第1のコンタクトパッド(コンタクトエリア)(18)が、前記第3の絶縁層に形成されかつ前記第1のコンタクト部(32)に接続され、
    導電性第2のコンタクトパッド(19)が、前記第3の絶縁層に形成されかつ前記第2のコンタクト部(33)に接続され、
    前記第1および第2のコンタクトパッドは、互いに電気的に絶縁し、
    第4絶縁層が、前記第1のコンタクトパッドに形成され、
    前記第2のコンタクトパッドは、少なくとも部分的に前記第4絶縁層に設けられる、
    請求項4または5に記載の方法。
  7. 前記接続層(8)は、電気絶縁材料から、特に接着材料から形成される、
    請求項1〜6のいずれか一項に記載の方法。
  8. 用いられる前記キャリア(10)は、半導電性または導電性材料であり、特に膜の形態である、
    請求項1〜7のいずれか一項に記載の方法。
  9. 前記成長基板は、前記第1の半導体層の表面から除去され、
    前記第1の半導体層の前記成長基板を除去した露出後の前記表面は粗面化される、
    請求項1〜8のいずれか一項に記載の方法。
  10. 用いられる前記キャリアは、ウェハ、特に厚みのある縁部領域を有する薄層化ウェハである、
    請求項1〜9のいずれか一項に記載の方法。
  11. 光を発生させる活性領域を有する第2の半導体層(3)および第1の半導体層(2)を含む層構造体と、ミラー層(4)とを備えるキャリア(10)を含むオプトエレクトロニクスコンポーネントであって、
    前記層構造体(2,3)は、接続層(8)を介して前記キャリア(10)の第1の面に接続され、
    前記層構造体(2,3)を接続するための第1の電気コンタクト部(32)および第2の電気コンタクト部(33)は、前記キャリア(10)に設けられ、
    前記コンタクト部(32,33)は、前記キャリア(10)の前記第1の面から反対側の第2の面に通じ、
    前記接続層(8)は、電気絶縁材料から形成される、特に請求項1〜10のいずれか一項に記載の方法で製造するオプトエレクトロニクスコンポーネント(21,34,35)。
  12. キャリア(10)と、第1の半導体層(2)、第2の半導体層(3)、および光を発生させる活性領域(16)を有する層構造体とを含む、オプトエレクトロニクスコンポーネントであって、
    前記層構造体は、接続層(8)を介して前記キャリアの第1の面に接続され、
    前記接続層(8)は、電気絶縁材料から形成され、
    前記コンポーネントは、前記層構造体を電気的に接続するための第1のコンタクト部(32)および第2のコンタクト部(33)を有し、
    前記第1の半導体層(2)を電気的に接続するための前記第1のコンタクト部(32)は、局所的に前記キャリア(10)の裏面から切欠き部(14)を通り前記第1の半導体層(2)まで延在し、
    前記切欠き部は、前記キャリア(10)、前記接続層(8)、および前記第2の半導体層(3)内に形成され、
    前記第1のコンタクト部(32)は、前記切欠き部内に連続的に具現化される、
    オプトエレクトロニクスコンポーネント(21,34,35)。
  13. 前記オプトエレクトロニクスコンポーネントのミラー層(4)、前記接続層(8)、前記第2の半導体層(3)、および前記キャリア(10)には、前記切欠き部(14)を存在し、
    前記切欠き部(14)は、前記第1の半導体層(2)に隣接し、
    前記第2の半導体層(3)は、前記第1の半導体層(2)と前記キャリア(10)との間に配置され、
    前記切欠き部(14)の側面は、絶縁層(17)で被覆され、
    前記第1のコンタクト部(32)は、前記切欠き部(14)内に配置され、
    さらなる切欠き部(15)が、前記キャリア(10)に導入され、
    前記さらなる切欠き部(15)は、前記ミラー層(4)または前記ミラー層を被覆する導電層(6)に隣接し、
    前記さらなる切欠き部(15)の側面は、絶縁層(17)で被覆され、
    前記第2の電気コンタクト部(33)は、前記さらなる切欠き部(15)内に配置される、
    請求項12に記載のオプトエレクトロニクスコンポーネント。
  14. 絶縁層(17)が、前記キャリア(10)に形成され、
    導電性第1のコンタクトパッド(コンタクトエリア)(18)が、前記絶縁層(17)に形成されかつ前記第1のコンタクト部(32)に接続され、
    導電性第2のコンタクトパッド(19)が、前記絶縁層(17)に形成されかつ前記第2のコンタクト部(33)に接続され、
    前記第1および第2のコンタクトパッド(18,19)は、互いに電気的に絶縁し、
    さらなる絶縁層(23)は、前記第1のコンタクトパッドに形成され、
    前記第2のコンタクトパッド(19)は、部分的に前記さらなる絶縁層(23)にも形成される、
    請求項11または12に記載のオプトエレクトロニクスコンポーネント。
  15. 前記キャリア(10)は、半導電性または導電性材料、特に金属から形成される、
    請求項11〜14のいずれか一項に記載のオプトエレクトロニクスコンポーネント。
  16. 前記キャリア(10)は、金属または半導体材料から構成される膜の形態で具現化される、
    請求項11〜15のいずれか一項に記載のオプトエレクトロニクスコンポーネント。
  17. 前記接続層(8)の層厚さは、10μm未満、特に1μm未満であり、
    前記キャリア(10)の層厚さは、100μm未満、特に10μm未満である、
    請求項11〜16のいずれか一項に記載のオプトエレクトロニクスコンポーネント。
  18. 前記活性領域から発せられる前記光に対して略透過性の前記接続材料が提供され、
    用いられる前記キャリアは、前記接続層に対向する面で鏡面反射性を有するように具現化されるキャリアである、
    請求項11〜16のいずれか一項に記載のオプトエレクトロニクスコンポーネント。
JP2015533571A 2012-09-27 2013-09-25 オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント Active JP6099752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012217533.4 2012-09-27
DE102012217533.4A DE102012217533A1 (de) 2012-09-27 2012-09-27 Verfahren zur Herstellung eines optoelektronischen Bauelements
PCT/EP2013/069966 WO2014048988A1 (de) 2012-09-27 2013-09-25 Verfahren zur herstellung eines optoelektronischen bauelements

Publications (2)

Publication Number Publication Date
JP2015530755A true JP2015530755A (ja) 2015-10-15
JP6099752B2 JP6099752B2 (ja) 2017-03-22

Family

ID=49253295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533571A Active JP6099752B2 (ja) 2012-09-27 2013-09-25 オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント

Country Status (5)

Country Link
US (1) US20150255685A1 (ja)
JP (1) JP6099752B2 (ja)
KR (1) KR20150058504A (ja)
DE (1) DE102012217533A1 (ja)
WO (1) WO2014048988A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6384937B1 (ja) * 2017-08-18 2018-09-05 ルーメンス カンパニー リミテッド 発光素子及びその製造方法
US10388824B2 (en) 2017-08-31 2019-08-20 Toyoda Gosei Co., Ltd. Method for producing light-emitting device

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device
DE102013111496A1 (de) 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102013111977A1 (de) * 2013-10-30 2015-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
DE102014103828A1 (de) 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
KR102019914B1 (ko) 2014-06-11 2019-11-04 엘지이노텍 주식회사 발광 소자
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014116935A1 (de) * 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015100578A1 (de) * 2015-01-15 2016-07-21 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016101652A1 (de) 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Seitenkontakten
DE102016111113A1 (de) * 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102016113274B4 (de) 2016-07-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102016114550B4 (de) 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen
KR101892227B1 (ko) * 2016-12-22 2018-08-27 주식회사 포스코 무방향성 전기강판 적층체 및 그 제조방법
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102017115794A1 (de) * 2017-07-13 2019-01-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017125105A1 (de) 2017-10-26 2019-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102018101815A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102018122568A1 (de) 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018123930A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
DE102018125281A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102018128692A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung
DE102019106938A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit isolierender Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
DE102019108216A1 (de) * 2019-03-29 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit dielektrischer Schicht und transparenter leitfähiger Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
KR102170219B1 (ko) * 2019-09-03 2020-10-26 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
DE102021202026A1 (de) 2021-03-03 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102021123996A1 (de) 2021-09-16 2023-03-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektornisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157850A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2010525585A (ja) * 2007-04-26 2010-07-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体ボディおよびその製造方法
JP2010272724A (ja) * 2009-05-22 2010-12-02 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ、並びに照明装置
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050191584A1 (en) * 2004-02-27 2005-09-01 Kevin Shea Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor
US20070207611A1 (en) * 2006-03-03 2007-09-06 Lavoie Adrien R Noble metal precursors for copper barrier and seed layer
DE102008021403A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157850A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2010525585A (ja) * 2007-04-26 2010-07-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体ボディおよびその製造方法
JP2010272724A (ja) * 2009-05-22 2010-12-02 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ、並びに照明装置
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6384937B1 (ja) * 2017-08-18 2018-09-05 ルーメンス カンパニー リミテッド 発光素子及びその製造方法
JP2019036699A (ja) * 2017-08-18 2019-03-07 ルーメンス カンパニー リミテッド 発光素子及びその製造方法
US10388824B2 (en) 2017-08-31 2019-08-20 Toyoda Gosei Co., Ltd. Method for producing light-emitting device

Also Published As

Publication number Publication date
KR20150058504A (ko) 2015-05-28
CN104704642A (zh) 2015-06-10
JP6099752B2 (ja) 2017-03-22
WO2014048988A1 (de) 2014-04-03
US20150255685A1 (en) 2015-09-10
DE102012217533A1 (de) 2014-03-27

Similar Documents

Publication Publication Date Title
JP6099752B2 (ja) オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
US10770506B2 (en) Method for producing a light-emitting diode display and light-emitting diode display
JP6680670B2 (ja) トップエミッション型半導体発光デバイス
KR101193740B1 (ko) 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
US9099632B2 (en) Light emitting diode emitter substrate with highly reflective metal bonding
US7977686B2 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
CN106575693B (zh) 具有小源尺寸的波长转换发光设备
TWI413277B (zh) 發光半導體元件之製造技術
JP2011522427A (ja) オプトエレクトロニクス部品およびその製造方法
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
CN106159073B (zh) 发光元件及其制造方法
JP5471805B2 (ja) 発光素子及びその製造方法
US20210305476A1 (en) Optoelectronic semiconductor component with contact elements and method for producing the same
CN105122478B (zh) 用于发光器件的侧面互连
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
US20220247152A1 (en) Method of fabricating a vcsel device and vcsel device
US20160276559A1 (en) Light-Emitting Diode Package With Substantially In-Plane Light Emitting Surface and Fabrication Method
US20160276541A1 (en) Light Emitting Diodes With Current Injection Enhancement From The Periphery
KR102504008B1 (ko) 다수의 적층된 발광 디바이스를 갖는 디바이스
KR20070002935A (ko) 수직형 반도체 발광 소자의 제조 방법
US12034098B2 (en) Optoelectronic component having a dielectric reflective layer and production method for same
CN104704642B (zh) 用于制造光电子器件的方法
US20220190222A1 (en) Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device
JP2016004995A (ja) 発光ダイオード装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170221

R150 Certificate of patent or registration of utility model

Ref document number: 6099752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250