JP2007157850A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2007157850A
JP2007157850A JP2005348273A JP2005348273A JP2007157850A JP 2007157850 A JP2007157850 A JP 2007157850A JP 2005348273 A JP2005348273 A JP 2005348273A JP 2005348273 A JP2005348273 A JP 2005348273A JP 2007157850 A JP2007157850 A JP 2007157850A
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005348273A
Other languages
English (en)
Other versions
JP4777757B2 (ja
Inventor
Shinichi Tanaka
進一 田中
Tadashi Horio
直史 堀尾
Munehiro Kato
宗弘 加藤
Satoshi Tanaka
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2005348273A priority Critical patent/JP4777757B2/ja
Priority to US11/606,379 priority patent/US7939838B2/en
Publication of JP2007157850A publication Critical patent/JP2007157850A/ja
Application granted granted Critical
Publication of JP4777757B2 publication Critical patent/JP4777757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 光取り出し効率の高い半導体発光素子を提供する。
【解決手段】 基板と、基板上に形成された半導体部であって、基板上に形成された第１半導体層と、第１半導体層上に形成された発光層と、発光層上に形成された第２半導体層を含み、第２半導体層と発光層とを貫通し、第１半導体層に至るループ状凹部によって、その内側に画定された発光領域と、凹部を介して発光領域と隣接し凹部と反対側の端部が、第２半導体層、発光層、及び第１半導体層の少なくとも一部において基板の法線方向から傾いて形成された非発光領域とを備えた半導体部と、凹部に充填された絶縁性透明部材と、非発光領域において凹部と反対側の端部のうち基板法線方向から傾いて形成された部分上に形成され、第１半導体層と電気的に接続された第１電極と、発光領域において第２半導体層上に形成された第２電極を有し、発光層で発せられた光が基板側から取り出される半導体発光素子を提供する。
【選択図】 図３

Description

本発明は、半導体発光素子及びその製造方法に関する。
高出力化に伴い、ＬＥＤ(light emittingdiode)の利用分野は、機器のインジケータランプから屋外表示灯、液晶の背面照明、また室内照明へと日々拡大している。しかしながら、市場では、ＬＥＤの更なる高出力化が望まれている。
ＬＥＤの高出力化は、内部量子効率の向上、光取り出し効率の向上、パッケージ損失の低減、素子の放熱性向上などにより実現されてきた。
現在、白色ＬＥＤの高出力化が強く望まれている。しかしその光源となるＩｎＧａＮ系ＬＥＤの内部量子効率は７０％まで到達し改善にも限界が来つつある。そこで光取り出し効率を向上させる研究が盛んに行われている。
図９（Ａ）及び（Ｂ）は、フリップチップ構造（ＬＥＤ発光層が形成された基板面の反対側より光を取出す構造）のＬＥＤを示す概略的な断面図である。
図９（Ａ）を参照する。サファイア基板２０上に、たとえばＩｎＧａＮを含んで構成される半導体発光層である、窒化物半導体層２１が形成される。窒化物半導体層２１上には、窒化物半導体層２１に電子を供給するｎ側電極２２、及び、ホールを供給するｐ側電極２３が形成される。両電極２２、２３のそれぞれを囲むように、絶縁性の保護膜２４が形成される。
ｎ側電極２２及びｐ側電極２３は、それぞれ導電性の接続部材３３を介して、ｎ側引出し電極３４及びｐ側引出し電極３２に接続されている。両引出し電極３２、３４は、支持基板３０上に形成された絶縁膜３１上に形成される。
ｐ側電極２３は、Ａｇなどの光反射率の高い材料で形成され、窒化物半導体層２１から放出された光を直接または間接に反射する。反射された光は、サファイア基板２０側から取り出される。
サファイア基板２０は、窒化物半導体層２１で発光された光に透光性を有する。光吸収ロスが僅かであるため、良好な窓材として使用される。
なお、支持基板３０をサブマウント、フレーム、ステム、ヒートシンク、配線基板などと接合することにより、放熱性を高めることができる。また、大電流・高出力動作が可能となる。
図９（Ｂ）を参照する。図９（Ｂ）は、図９（Ａ）の９Ｂ−９Ｂ線に沿った断面図である。
ｐ側電極２３は、ＬＥＤのほぼ中央に配置され、窒化物半導体層２１からの光を効率的に反射する。
図１０に、図９（Ａ）及び（Ｂ）に示すフリップチップ構造のＬＥＤから放出される光の放出経路を示す。
図１０においては、説明の都合上、窒化物半導体層２１の構造を、図９（Ａ）に示すそれよりも詳細に示した。窒化物半導体層２１は、ホールと電子との再結合によって、発光が行われる発光層４１、発光層４１を挟むように形成されたｎ型及びｐ型窒化物半導体層４０、４２を含む。ｎ型窒化物半導体層４０はｎ側電極と電気的に接続され、ｐ型窒化物半導体層４２はｐ側電極２３と電気的に接続される。
放出経路は、発光層４１から直接サファイア基板２０面側へ放出される直接光、ｐ側電極２３に反射されてサファイア基板２０面側へ放出される反射光（上記２つを正面放出光という。）、サファイア基板２０の端面から放出される基板端面放出光、窒化物半導体層２１の端面から放出される窒化物半導体層端面放出光の４種類に分類される。
窒化物半導体層２１は、ＧａＮ結晶を含む。発光波長４７０ｎｍ（真空中）前後におけるＧａＮ結晶の屈折率は約２．４、サファイアの屈折率は約１．７７である。したがって、発光層４１から発せられた光がＧａＮ層からサファイア基板２０へ進行するときの全反射角は、約４７．５°となる。ここでｐ側電極２３の光反射率を１００％、窒化物半導体層２１での光吸収率を０％、発光層４１のある１点から放出された光が全方向に対して等しい強度で放出されると仮定すると、サファイア基板２０へ侵入できる光は、約３２．４％、サファイア基板２０と化物半導体層２１との界面で反射される光は６７．６％と計算される。即ちサファイア基板２０へ進入できなかった光が、窒化物半導体層２１内を伝搬（導波）する光（以下「伝搬光」という。）となる。そして伝搬光は、前述の「窒化物半導体層端面放出光」となる。
伝搬光は、ｐ型窒化物半導体層４２とｐ側電極２３との界面、サファイア基板２０とｎ型窒化物半導体層４０との界面で反射され、その間に発光層４１を通過して伝搬する。このとき伝搬光は、反射面での光反射ロス、窒化物半導体層２１でのバンド間光吸収のために減衰する。また、その他の原因による光吸収（窒化物半導体結晶自体の非発光センター、結晶欠陥などによる光吸収）によっても、伝搬光は減衰する。
図９（Ａ）及び（Ｂ）に示した構造のＬＥＤを、約１ｍｍ２サイズで製作した場合、光取り出し効率の低下、不均一発光、電力効率の低下、発熱量の増加などの問題が発生する。
光取り出し効率の低下は、たとえば発光層で放射された光が窒化物半導体層内を伝搬する過程における、窒化物半導体層内部の結晶欠陥による光吸収（後述の緩衝層がある場合には、緩衝層での光吸収を含む）、ｐ側電極とｐ型窒化物半導体層界面での反射損失、発光層での再吸収などで減衰し、窒化物半導体層端面からの放出光が減少することにより生じる。
不均一発光は、素子サイズの大型化によりｎ側電極から供給された電流が、ｎ型窒化物半導体層に均一に拡散せず、電極付近に多く流れることにより生じる。
電力効率の低下は、たとえばｎ側電極から供給された電流が、ｎ型窒化物半導体層内を流れる距離が長くなることによる電力損失（送電ロス）による。また電力損失分が熱になるため発熱量が増加する。なお、電力損失は、相対的電極面積の低下による抵抗成分の増大、電流の不均一分布による発光効率の低下などによっても発生する。
図１１は、ＬＥＤランプの概略を示す断面図である。本図に示すＬＥＤランプは、図９（Ａ）及び（Ｂ）に断面図を示した半導体発光素子３００を含んで構成される。
半導体発光素子３００は、ランプ基板３０３上に載置される。半導体発光素子３００のｐ側、及びｎ側引出し電極は、それぞれｐ側、及び ｎ側ランプ引出し電極３０４、３０５に接続され、外部の電源から電力の供給を受ける。
ランプ基板３０３上には、半導体発光素子３００の周囲に反射ホーン３０１が配置される。半導体発光素子３００及び反射ホーン３０１は、ランプ基板３０３上の透光性樹脂３０２で覆われる。
図１０を参照して行った説明から理解されるように、半導体発光素子３００の内部で発せられた光は、半導体発光素子３００のサファイア基板面、及び半導体発光素子３００端面より放出される。出力向上のために、たとえばＬＥＤランプでは、反射ホーン３０１を用いて、半導体発光素子３００端面より放出される光をランプ上面に誘導する。
そのため、ＬＥＤランプにおいては、出力および配光が、反射ホーン３０１の形状によって大きく左右される、反射ホーン３０１を配置するため、ＬＥＤランプのサイズや形状に制約が発生する、などの問題が生じる。また、ｎ型窒化物半導体層の電極側の面より放出された光、発光層とｐ型窒化物半導体層の端面より放出された光が、迷光となりＬＥＤランプの出力向上に寄与しないなどの問題も生じる。
フリップチップの光取り出し効率を向上させるために、発光領域の端面に多層反射膜を設ける構造（たとえば、特許文献１参照）、半導体層から透光性基板の端面に反射層を設ける構造（たとえば、特許文献２参照）、傾斜面に反射層を有する構造（たとえば、特許文献３参照）などが提案されている。
また、ＬＥＤ動作効率を向上させるために、ｎ側電極を、ｎ型窒化物層上面と側面に、発光領域を取り囲むように形成する構造（たとえば、特許文献４参照）が提案されている。
特許文献１には、基板に対して−１０°から３０°までの入射光のメサ壁での損失を最小限にして、取出し効率を向上させるＬＥＤの構造が開示されているが、効果が得られる入射光の入射角に制限がある。
特許文献２には、ｎ型窒化物半導体層からサファイア基板にかかる傾斜面に反射電極を配置し、発光層で放射された光を前記反射電極で基板側に反射させる構造を備える発光素子の発明が開示されている。この発光素子においては、反射電極が、ｎ型半導体層とサファイア基板だけに形成されているため、発光層とｐ型半導体層の端面より光が漏れる。
特許文献３には、半導体内部に閉じ込められている光を傾斜面に配置した反射層によって正面方向に取り出す構造の半導体発光素子の発明が開示されている。この構造の半導体発光素子においては、反射層とｎ側電極を別々に形成するため、ｎ側電極と反射層の間に隙間があり、漏れる光がある。
特許文献４には、電流が発光層に均一に注入される、発光効率の高い窒化物半導体素子の発明が開示されている。半導体層と電極との接触面積を大面積化することで発光効率を向上させたものであり、光取出し効率を改善させたものではない。
特開２００２−３５３５０４号公報 特許第３５４０６０５号公報 特開２００５−３９１９７号公報 特開平１１−１５０３００号公報
本発明の目的は、光取り出し効率の高い半導体発光素子を提供することである。
また、本発明の他の目的は、光取り出し効率の高い半導体発光素子の製造方法を提供することである。
本発明の一観点によれば、透光性を備えた基板と、前記基板上に形成された半導体部であって、前記基板上に形成された第１導電型の第１の半導体層と、前記第１の半導体層上に形成された発光層と、前記発光層上に形成された第２導電型の第２の半導体層とを含み、前記第２の半導体層と前記発光層とを貫通し、前記第１の半導体層に至るループ状の凹部によって、その内側に画定された発光領域と、前記凹部を介して前記発光領域と隣接し、前記凹部と反対側の端部が、前記第２の半導体層、前記発光層、及び前記第１の半導体層の少なくとも一部において、前記基板に近づくに従って幅が広がるように、前記基板の法線方向から傾いて形成された非発光領域とを備えた半導体部と、前記凹部に充填された絶縁性の透明部材と、前記非発光領域において、前記凹部と反対側の端部のうち、前記基板の法線方向から傾いて形成された部分上に形成され、前記第１の半導体層と電気的に接続された第１の電極と、前記発光領域において、前記第２の半導体層上に形成された第２の電極とを有し、前記発光層で発せられた光が前記基板側から取り出される半導体発光素子が提供される。
また、本発明の他の観点によれば、（ａ）透光性基板と、前記透光性基板上に形成された半導体部であって、前記透光性基板上に形成された第１導電型の第１の半導体層と、前記第１の半導体層上に形成された発光層と、前記発光層上に形成された第２導電型の第２の半導体層とを含む半導体部とを有する素子基板を準備する工程と、（ｂ）前記第２の半導体層上に画定される第１の閉曲線に沿って、前記第２の半導体層と前記発光層とを貫通し、前記第１の半導体層に至る凹部を形成するとともに、前記第１の閉曲線を囲むように、前記第２の半導体層上に画定される第２の閉曲線に沿って、前記第２の半導体層、前記発光層、及び前記第１の半導体層の少なくとも一部において、前記透光性基板に近づくに従って幅が広がるように、前記透光性基板の法線方向から傾いている傾斜面を形成する工程と、（ｃ）前記傾斜面上に、前記第１の半導体層と電気的に接続された第１の電極を形成し、前記第１の閉曲線の内部の前記第２の半導体層上に第２の電極を形成するとともに、前記凹部及びその近傍の前記第２の半導体層上に、透明部材層を形成する工程とを有する半導体発光素子の製造方法が提供される。
本発明によれば、光取り出し効率の高い半導体発光素子を提供することができる。
また、本発明によれば、光取り出し効率の高い半導体発光素子の製造方法を提供することができる。
図１（Ａ）〜（Ｋ）は、第１の実施例による半導体発光素子の製造方法を説明するための概略図である。
第１の実施例による半導体発光素子は、半導体積層をＶ字状の傾斜面を備える区画溝によって複数の島状領域に分割し、各島状領域内に、発光層より深いループ状の分離溝を形成し、その内側を通電領域（発光領域）、外側を非通電領域（非発光領域）とする。分離溝内は、透明材料を充填し、界面での光反射を低減する。傾斜面上には、一方の電極を形成し、光反射を増強する。他方の電極は、通電領域（発光領域）上に形成する。
第１の実施例による半導体発光素子の製造方法は、大きく、発光素子部を形成する工程（図１（Ａ）〜（Ｆ）を参照して説明。）、支持基板部（サブマウント部）を形成する工程（図１（Ｇ）及び（Ｈ）を参照して説明。）、両者を接着して半導体発光素子を作製する工程（図１（Ｉ）〜（Ｋ）を参照して説明。）に分けられる。
最初に発光素子部を形成する工程について説明する。
図１（Ａ）を参照する。図１（Ａ）は、窒化物半導体ウエハの概略を示す断面図である。まず、本図に示すような、たとえば、ＭＯＶＰＥ法（有機金属気相エピタキシャル成長法）またはＭＢＥ法（分子線エピタキシャル成長法）により、透明なサファイア基板２００上に少なくともｎ型窒化物半導体層２０１、発光層２０２、ｐ型窒化物半導体層２０３を含んで構成された半導体ウエハを用意する。
窒化物半導体ウエハは、たとえば多重量子井戸構造を備え、注入されたホールと電子との結合によって、発光が行われる発光層２０２、発光層２０２を挟むように形成されたｎ型窒化物半導体層２０１、及びｐ型窒化物半導体層２０３を含んで構成される。ｎ型窒化物半導体層２０１、発光層２０２、及びｐ型窒化物半導体層２０３からなる積層構造を窒化物半導体層１９８と呼ぶ。窒化物半導体層１９８は、（ｎ型窒化物半導体層２０１は、）たとえばサファイア基板である透光性基板２００上に直接、または緩衝層１９９を介して形成される。なお、ｐ型窒化物半導体層２０３と発光層２０２との合計厚みは、たとえば０．３５μｍである。
ｎ型窒化物半導体層２０１は、発光層２０２に電子を供給する層であり、発光層２０２上に形成されたｎ型クラッド層２０１ａと、その上に形成されたｎ型コンタクト層２０１ｂとを含む。ｐ型窒化物半導体層２０３は、発光層２０２にホールを供給する層であり、発光層２０２上に形成されたｐ型クラッド層２０３ａと、その上に形成されたｐ型コンタクト層２０３ｂとを含む。
図１（Ｂ）を参照する。以下、説明するように、まず、窒化物半導体ウエハに、複数、たとえば９つの発光領域１９６を備える発光素子部１９５を多数形成する。
図１（Ｃ）を参照する。準備した半導体ウエハに、図示するような溝を形成する。図１（Ｃ）は、後に１つの発光素子となる部分（発光素子部１９５）を示した平面図である。
発光素子部は、平面視上、たとえば長方形状に画定される。輪郭溝２２０は、長方形の４つの角の近傍に、長方形の外周に沿って形成された溝である。長方形の外周の各辺の中央付近には、たとえば輪郭溝２２０の端部に、外周枠切り欠き部２２４が形成される。
長方形状の発光素子部の中央部（非外周部）に、長方形の隣り合う二辺を行方向、列方向とする３×３の行列状に、矩形部２２６が形成される。矩形部２２６上には、後工程でｐ側電極が形成され、発光領域となる。
各矩形部２２６の周囲には、電極分離溝２２５が形成される。電極分離溝２２５の周囲には、順テーパ状の側面形状（基板２００に近づくに従って幅が広がる側面形状）を備える溝（Ｖ字形状溝）が形成され、その内側に島状領域が画定される。Ｖ字形状溝のうち、隣接する矩形部２２６の間に形成された部分を矩形部区画溝２２３と呼ぶ。また、この溝のうち、輪郭溝２２０と並行する位置に形成された部分を外周枠区画溝２２２と呼ぶ。
島状領域のうち、矩形部２２６が発光領域（通電領域）となり、電極分離溝２２５とＶ字形状溝との間に画定される領域が、非発光領域（非通電領域）となる。
輪郭溝２２０、外周枠区画溝２２２、及び外周枠切り欠き部２２４によって、長方形の四隅にＬ字状の外周枠２２１が画定される。外周枠２２１上には、後工程でｎ側電極露出部が形成される。また、外周枠２２１は、支持部としても機能する。外周枠切り欠き部２２４は、配線が通過する領域でもある。
図１（Ｄ）は、図１（Ｃ）の１Ｄ−１Ｄ線に沿った断面図である。図１（Ｄ）を参照して、図１（Ｃ）に示した各部の形成工程を説明する。
まず大まかに見ると、溝の形成は２段階で行う。第１段階で、輪郭溝２２０と電極分離溝２２５とを形成し、第２段階で、外周枠区画溝２２２、矩形部区画溝２２３、及び外周枠切欠き部２２４を、ｎ型窒化物半導体層が少し残る深さまで傾斜をつけて形成する。
以下、詳細に説明する。
まず、準備した窒化物半導体ウエハ上に、フォトリソグラフィー技術を用いて、輪郭溝２２０と電極分離溝２２５となる部分が開口したレジストマスクを形成する。次にドライエッチング技術を用いて、開口部のｐ型窒化物層半導体層２０３と発光層２０２、さらにｎ型窒化物半導体層２０１の一部をエッチングして取除く。最後にレジストを洗浄除去し、ｎ型窒化物半導体層２０１が露出する深さの輪郭溝２２０、電極分離溝２２５を形成する。
電極分離溝２２５の深さは、たとえば０．６５μｍである。これは、ｐ型窒化物半導体層２０３と発光層２０２との合計厚みが、たとえば０．３５μｍであるためである。電極分離溝２２５は、発光層２０２とｎ型窒化物半導体層２０１の界面から、ｎ型窒化物半導体層２０１に０．１μｍ以上、たとえば０．３μｍ程度の深さに形成する。したがってウエハ表面からの深さは、用いる窒化物半導体ウエハの積層構造（厚み）に合わせて調整することになる。電極分離溝２２５の幅は、用いるマスクアライナーの露光精度より２μｍとした。
次に、上述の輪郭溝２２０及び電極分離溝２２５形成工程と同様にして、外周枠区画溝２２２、矩形部区画溝２２３、及び外周枠切り欠き部２２４が開口し、開口部の端が傾斜した形状のレジストマスクを形成し、開口内各部をｎ型窒化物半導体層２０１を一部残す深さに形成する。
傾斜面の角度制御は以下のように行う。レジストマスク材料を所定温度以下のポストエクスポージャーベイク(post exposure bake:PEB)と現像後の所定温度におけるポストベーク収縮により、レジストマスクの端面に傾斜を形成する。その後、このレジストマスクの上からドライエッチングを行うことで、傾斜した端面形状が窒化物半導体層に転写される。また、ドライエッチングの圧力条件、ガス種、ＲＦ出力によって、窒化物半導体層／レジストマスクのエッチング選択比を制御可能であり、これらの複合的な組み合わせによって角度を制御する。
各部の傾斜角度は、発光層２０２の位置において、基板２００面を基準としてたとえば４３°である。窒化物半導体層１９８内を伝搬（導波）する光が、基板２００を透過し素子外に放出されやすくするためには、各部の傾斜角度は、基板２００面を基準に３５°〜５０°であることが望ましい。
なお、電極分離溝２２５とＶ字形状区画溝（外周枠区画溝２２２及び矩形部区画溝２２３）の開口部（ｐ型窒化物半導体層２０３表面）のクリアランスは、後工程のｎ型電極形成精度を考慮して、たとえば５μｍとする。
本図を参照して説明した電極分離溝２２５はアスペクト比（深さ０．６５／幅２＝０．３２５）が小さい。またＶ字形状に形成された各区画溝は、薬液や洗浄液の侵液性が良好である。このため、製造過程において、薬液の除去ムラや洗浄ムラが発生しにくい。
続いて、ｐ側及びｎ側電極の形成、及び、透光性絶縁部材の充填等を行う。
図１（Ｅ）を参照する。まず、矩形部２２６上に、ｐ側電極２０５を形成する。ｐ側電極２０５は、たとえば発光層２０２から発せられ、ｐ側電極２０５に垂直に入射する光の８０％以上を反射する材料で形成する。
フォトリソグラフィー技術を用いて、３×３構成の矩形部２２６に、ｐ側電極２０５の形状に開口したレジストマスクを形成する。次に、電子ビーム蒸着にてＰｔ（プラチナ）/Ａｇ（銀）/Ｔｉ（チタニウム）/Ｐｔ/Ａｕ（金）/Ｐｔ/Ａｕを１ｎｍ/２００ｎｍ/１００ｎｍ/１００ｎｍ/１００ｎｍ/１００ｎｍ/２００ｎｍの厚みで堆積し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去し、ｐ側電極２０５を形成する。ここで電極分離溝２２５とｐ側電極２０５のクリアランスは、ｐ側電極２０５の形成精度を考慮して、たとえば５μｍ設ける。なお、本明細書においては、電極を構成する層を、Ａ/Ｂ/Ｃと表記している場合、半導体結晶側からＡ層、Ｂ層、Ｃ層の順に積層されていることを意味する。
ｐ側電極材料層は、上述した構成に限らず、たとえば第２層をＲｈ（ロジウム）で形成してもよい。また、第１層と第２層をＲｈ/Ａｇの積層構造で形成することもできる。発光層２０２から放射された光に対して反射率が高く、ｐ型窒化物半導体層とオーミック接合する材料で形成することが好ましい。
ｐ側電極材料層は、合金化を行わなくても十分なオーミックコンタクトが得ることができる。また、合金化を行った場合であっても、良好なオーミックコンタクト及び光反射率を保つことができる。
第４層以降の /Ｐｔ/Ａｕ/Ｐｔ/Ａｕの膜厚は、用いる窒化物半導体ウエハの表面状態や、後述する支持基板との接着性などを考慮した膜厚とすることが望ましい。ｐ側電極層の総厚を変える場合は、たとえばＰｔ層に挟まれたＡｕ層の厚みを調整する。接続部材との接着性を調整する場合には、たとえば最表面のＡｕ層の厚みを調整すればよい。
次に、外周枠区画溝２２２と矩形部区画溝２２３の側壁と底面、及び外周枠２２１上に、ｎ側電極２０４を形成する。なお、外周枠２２１上に形成されるｎ側電極２０４は、図１（Ｅ）においては、ｎ側電極露出部２０８と表記している。ｎ側電極２０４は、たとえば発光層２０２から発せられ、ｎ側電極２０４に垂直に入射する光の６０％以上を反射する材料で形成する。
外周枠２２１、外周枠区画溝２２２、及び矩形部区画溝２２３に、ｎ側電極２０４の形状に開口したレジストマスクを、フォトリソグラフィー技術を用いて形成する。続いて、電子ビーム蒸着にてＡｌ（アルミニウム）/Ｒｈ/Ｔｉ/Ｐｔ/Ａｕ/Ｐｔ/Ａｕを３ｎｍ/１００ｎｍ/１００ｎｍ/１００ｎｍ/１００ｎｍ/１００ｎｍ/２００ｎｍの厚みで堆積し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去し、ｎ側電極層２０４を形成する。
なお、第２層の材料として、Ｐｔ、Ｉｒ、Ｐｄ等を用いても良好なオーミックコンタクトを得ることができる。
第１層及び第２層の電極材料は、合金化を行わなくても十分なオーミックコンタクトを得ることができる。このため、合金化を行うことによる反射率低下を防ぐことができる。なお、両層の材料とも反射率が高く、合金化後の反射率の低下は僅かであるため、合金化を行ってもよい。
第４層以降の /Ｐｔ/Ａｕ/Ｐｔ/Ａｕは、ｐ型オーミック電極形成の場合と同様に、膜厚調整することができる。ｎ側電極露出部２０８は、後述する支持基板部との接着性を考慮して、ｐ側電極２０５と同じ高さに形成することが望ましい。
最後に透光性絶縁部材を電極分離溝に充填する。
まず、たとえばＯ２を１％含んだＮ２雰囲気中でＲＦスパッタリングを行い、全面に酸化ケイ素（ＳｉＯ２）膜を５００〜１０００ｎｍ、たとえば７００ｎｍの厚みで堆積する。プラズマＣＶＤ、熱ＣＶＤを用いて堆積してもよい。その後、フォトリソグラフィー技術を用いて、外周枠２２１上のｎ側電極露出部２０８とｐ側電極層２０５の部分が開口した形状のレジストマスクを形成する。そしてウエットエッチングにて、開口部のＳｉＯ２膜を除去する。最後に洗浄にてレジストマスクを除去し透光性絶縁部材２０７を電極分離溝２２５に充填する。
ｐ側電極２０５、ｎ側電極２０４の最表面層にＴｉを前もって１〜３ｎｍ前後蒸着しておくと、ＳｉＯ２で形成した透光性絶縁部材２０７との密着性を高くすることができる。この場合、Ｔｉ層はＳｉＯ２膜ウエットエッチング工程の際にエッチングされるので、開口部の表面にはＡｕ層が露出する。
透光性絶縁部材２０７は、酸化ケイ素（ＳｉＯ２）に限らず、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ）、酸化クロム（Ｃｒ２Ｏ３）を用いて形成することもできる。窒化物半導体層１９８と同じ屈折率の材料を用いると、反射をなくして、透光性絶縁部材２０７の機能を最大限発揮させることができる。また、透光性絶縁部材２０７と窒化物半導体層１９８との屈折率差が１．１程度までなら、発光層２０２で放射された光は、透光性絶縁部材２０７の充填された電極分離溝２２５を効率良く透過する。
上記工程まで終了した窒化物半導体ウエハ裏面に研削・研磨を施して、厚みを１００μｍ程度まで薄くする。その後スクライブ、溝形成、ブレーキングにて、個々の発光素子部に分離する。
スクライブ溝は、サファイア基板２００面側から、輪郭溝２２０と対応させて形成する。そして、ブレーキング装置のナイフエッジを、窒化物半導体層１９８に設けた輪郭溝２２０に押し当て、個々の素子に分離する。なお、この時、輪郭溝２２０の幅をナイフエッジの幅より多少広い程度に設計しておくと、スクライブラインとナイフエッジの先端が一致し、適切に壁開が行われる。
図１（Ｆ）に、完成した発光素子部の概略的な平面図を示す。図１（Ｅ）に示した断面図は、本図の１Ｅ−１Ｅ線に沿った図である。
発光素子部を形成した後、支持基板部（サブマウント部）を形成する。
図１（Ｇ）は、支持基板部を示す概略的な平面図である。
たとえば単結晶または多結晶シリコン基板である支持基板上に形成された絶縁膜上に、ｎ側引出し電極層２１２、及びｐ側引出し電極層２１４が形成される。ｎ側引出し電極層２１２上には、ｎ側接続部材層２１３が形成される。また、ｐ側引出し電極層２１４上には、ｐ側接続部材層２１５が形成される。
ｎ側接続部材層２１３は、後工程で発光素子部の外周枠２２１上に形成されたｎ側電極露出部２０８と接続されるため、ｎ側電極露出部２０８に対応する位置及び形状に形成される。また、ｐ側接続部材層２１３は、後工程で発光素子部に形成されたｐ側電極２０５と接続されるため、ｐ側電極２０５に対応する位置及び形状に形成される。
図１（Ｈ）は、図１（Ｇ）の１Ｈ−１Ｈ線に沿った概略的な断面図である。図１（Ｈ）を参照して、支持基板部の作製工程について説明する。
まず、単結晶または多結晶シリコン基板である支持基板２１０を洗浄して表面を清浄化し、スパッタリングにて、全面に絶縁膜２１１としてたとえば厚さ３００ｎｍのＳｉＯ２膜を堆積する。
なお、支持基板２１０としてＳｉＯ２酸化膜付きのシリコン基板を用いれば、成膜工程を省くことができる。また、支持基板２１０としてＡｌＮ、アルミナなどの絶縁性基板を用いた場合も、絶縁膜の成膜工程は不要である。
次に、フォトリソグラフィー技術を用いて、ｐ側引出し電極層２１４、ｎ側引出し電極層２１２の形状に開口したレジストマスクを形成する。その後、電子ビーム蒸着にて、たとえばＴｉ/Ａｕを１０ｎｍ/１０００ｎｍの厚みで形成する。最後に、リフトオフ法にてレジストマスク開口部以外の電極層材料を除去して、ｐ側引出し電極層２１４とｎ側引出し電極層２１２を形成する。
ｐ側引出し電極層２１４、ｎ側引出し電極層２１２は、Ｔｉ/Ａｕに限らず、Ｎｉ/Ａｕ、Ｔｉ/Ａｇ、Ｎｉ/Ａｇ、Ｔｉ/Ｃｕ/Ａｇ、Ｎｉ/Ｃｕ/Ａｇ等の層構成で形成してもよい。
絶縁膜の形成、引き出し電極層の形成に続けて、共晶材料を含む接続部材層を以下のように形成する。
フォトリソグラフィー技術を用いて、ｎ側及びｐ側接続部材層２１３、２１５の形状に開口したレジストマスクを形成する。その後、電子ビーム蒸着にて、Ｎｉ/Ａｕ/Ｐｔ/（Ａｕ/Ｓｎ）ｎ/Ａｕをそれぞれ１０ｎｍ/１００ｎｍ/１００ｎｍ/（５０ｎｍ〜２００ｎｍ/５０ｎｍ〜２００ｎｍ）ｎ/５０ｎｍ〜２００ｎｍを堆積する。
接合部材層２１３、２１５の層構成は、共晶温度と共晶過程を考慮して決定する。ここで「（Ａｕ/Ｓｎ）ｎ」という表記は、Ａｕ層とＳｎ層をｎ回繰り返して形成することを意味する。たとえば厚さ７５．６ｎｍのＡｕ層と、厚さ１０９．３ｎｍのＳｎ層とを、５回繰返して形成する。
ＡｕとＳｎを積層する場合には、積層回数に従いＳｎの割合を増加することが好ましい。接続部材層の表面側の溶解温度が低くなるため、発光素子部に形成した電極パッドとの接着性を向上させることができる。なお、共晶金属を蒸着源に用いＡｕＳｎ合金層を形成してもよいが、（Ａｕ/Ｓｎ）ｎ/Ａｕ積層構造とした方が安定した共晶接着を得ることができる。
最後に、リフトオフ法を用いて開口部以外の材料を除去しｎ側接合部材層２１３及びｐ側接合部材層２１５を形成する。
引出し電極層２１２、２１４、接続部材層２１３、２１５の形成が終了した支持基板２１０は、電極が形成されていない面を研削・研磨して厚さ１００μｍ程度まで薄くする。その後、スクライブ、溝形成、ブレーキング工程を経て、分離し支持基板部（サブマウント部）とする。
なお、次工程の接着工程の後に完成する半導体発光素子（フリップチップ）は、フレーム、配線基板、ヒートシンク、ステム等に接合して使用される。接合に用いられる接着剤は、Ａｇペースト、半田、及びＡｕ/Ｓｎ共晶などの硬質半田等である。支持基板２１０の研削・研磨に関しては、良好な接着性が確保されるように、接着剤に合わせて支持基板２１０の研磨面の粗さを調整することが望ましい。
たとえば、Ａｇペーストで接着する場合、支持基板２１０の研削・研磨面側は少々荒れている方が接着性が良い。また半田や共晶で接着する場合には、研削・研磨面にＣｕ、Ａｇ、Ａｕ、Ｓｎ層を形成するため、鏡面とすることが好ましい。
完成された発光素子部と支持基板部（サブマウント部）とを接着して半導体発光素子を作製する工程について説明する。
図１（Ｉ）は、発光素子部と支持基板部とを接着して作製された半導体発光素子の概略的な平面図である。図１（Ｆ）に示した発光素子部と図１（Ｇ）に示した支持基板部との位置あわせについて平面視的に示した。なお、次図の断面図で明らかなように、図１（Ｆ）に示した発光素子部は、透明基板を上（図１（Ｉ）においては、図面手前）に向けて、図１（Ｇ）に示した支持基板部に接着されている。
図１（Ｊ）及び（Ｋ）は、それぞれ図１（Ｈ）の１Ｊ−１Ｊ線、及び１Ｋ−１Ｋ線に沿った概略的な断面図である。
図１（Ｊ）を参照する。発光素子部と支持基板部とは、発光素子部のｐ側電極２０５と支持基板部のｐ側接続部材層２１５とを位置合わせして接着（接合）される。
図１（Ｋ）を参照する。発光素子部と支持基板部とは、ｐ側電極２０５とｐ側接続部材層２１５とが位置合わせされて接着（接合）されるほか、発光素子部のｎ側電極露出部２０８と支持基板部のｎ側接続部材層２１３とが位置合わせして接着（接合）される。
発光素子部と支持基板部の接着は、共晶ボンディング装置を用いて行う。発光素子部と支持基板部の電極パターンの位置合わせをし、共晶に適した圧力で圧接し、その後、適切な共晶温度プロファイルで加熱、保持、冷却を行って接着する。なお接続部材の平均共晶組成が、たとえばＡｕ/２０Ｓｎ（ｗｔ％）（Ａｕに対し、２０ｗｔ％のＳｎを混合した組成）である場合、２８０℃〜３３０℃で共晶接着を行う。
図１（Ｋ）に示す半導体発光素子は、発光層２０２から発せられた光を、透明基板２００側から取り出す構造の半導体発光素子（フリップチップ）である。後に詳述するように、発光層２０２からの光は、たとえば直接透明基板２００を透過して（直接光）、ｐ型窒化物半導体層２０３とｐ側電極２０５との界面で反射した後、透明基板２００を透過して（反射光）、または、区画溝に形成されたｎ側電極２０４等で反射された後、透明基板２００を透過して（側面反射光）、外部に取り出される。
発光素子部と支持基板部の接着の際には、両者の接着面が水平に当たり、均等な圧力で圧接されることが望ましい。不均一に圧接された場合、９箇所の発光領域（ｐ側電極２０５に対応して画定され、透光性絶縁部材２０７で分離された発光領域）のいずれかで未接着の部分が発生することがある。また全数接着されたとしても、接着が不十分な個所ができ、動作中に点灯不良を発生することがある。
発光素子部の４隅には、外周枠が配置されている。外周枠は、ｎ側電極接続部であると同時に、圧接・接着の工程において発光素子部と支持基板部を水平にし、９箇所の発光領域に加わる圧力を均等に近づける機能を有する。外周枠を設けることにより、接着歩留まりを向上させ、また動作中の不点灯不良を大幅に低減することができる。
なお、第１の実施例においては、支持基板部に接続部材層を設けたが、発光素子部に接続部材層を設けることもできる。また、支持基板部と発光素子部の両方に接続部材層を設けてもよい。
更に、発光素子部は、支持基板部と接着して半導体発光素子とする以外に、直接フレーム、ステム、配線基板、ヒートシンク等に接着して使用することもできる。
なお、図１（Ａ）〜（Ｋ）を用いて説明した製造方法においては、発光素子部と支持基板部とをチップ化後接着したが、接着後、チップに分離してもよい。
図２は、第２の実施例による半導体発光素子を示す概略的な断面図である。
第１の実施例による半導体発光素子には９箇所の発光領域があったが、第２の実施例による半導体発光素子には発光領域が１箇所しかない点において、両者は異なっている。また、第２の実施例による半導体発光素子には、第１の実施例によるそれの外周枠に当たる部分がなく、ｎ側電極露出部に当たる部分がサファイア基板２００上に形成される。
第２の実施例による半導体発光素子の製造方法は、第１の実施例による半導体発光素子の製造方法と類似している。異なる点は、図１（Ｄ）を参照して説明した溝等形成工程の代わりに、電極分離溝２２５を形成し、次に窒化物半導体層１９８（ｐ型窒化物半導体層、発光層、ｎ型窒化物半導体層）の端面が傾斜した構造を形成する点である。これらは、たとえば以下のように行う。
まず、フォトリソグラフィー技術を用いて、電極分離溝２２５となる部分が開口したレジストマスクを形成する。次にドライエッチング技術を用いて、開口部のｐ型窒化物層半導体層と発光層、さらにｎ型窒化物半導体層の一部をエッチングして取り除く。その後、レジストを洗浄除去し、ｎ型窒化物半導体層が露出する深さの電極分離溝２２５を形成する。
次に、同様に、素子端面の傾斜部にあたる部分が開口し、開口部の端が傾斜した形状のレジストマスクを形成する。エッチングにてサファイア基板２００が露出するまで窒化物半導体層１９８を取除き傾斜状の端面を形成する。
また、第２の実施例による半導体発光素子の製造方法は、第１の実施例による半導体発光素子の製造方法と以下の点においても異なっている。上述のように、第２の実施例による半導体発光素子には、第１の実施例によるそれの外周枠に当たる部分がなく、ｎ側電極露出部に当たる部分がサファイア基板２００上に形成される。
このため、図１（Ｇ）を参照して説明した支持基板部の形成工程において、ｐ側接続部材層２１５とｎ側接続部材層２１３を別々に形成し、発光素子部と支持基板部の接着工程で、ｐ側接続部材層２１５がｐ側電極２０５と、ｎ側接続部材層２１３がｎ側電極２０４と、それぞれ密着する高さとする。
図３は、第１及び第２の実施例による半導体発光素子に共通する特徴的部分を示す概略的な断面図である。
第１及び第２の実施例による半導体発光素子は、窒化物半導体層１９８内を伝播（導波）する光が、透光性絶縁部材２０７を充填した電極分離溝２２５を透過し、発光領域端面（素子端面を含む。）に形成したｎ側電極２０４で反射され、基板２００側より放射される構造に特徴を有する。本図を参照して、特徴的構造の詳細とその効果を説明する。
第１及び第２の実施例による半導体発光素子においては、まず、発光領域の端部に、ｐ型窒化物半導体層２０３と発光層２０２とを貫通し、ｎ型窒化物半導体層２０１まで到達する電極分離溝２２５が形成される。また、電極分離溝２２５には、透光性絶縁部材２０７が充填される。
電極分離溝２２５を形成することで、ｐ側電極２０５側領域とｎ側電極２０４側領域を簡便に電気的に分離することが可能となる。さらに電極分離溝２２５に透光性絶縁部材２０７を充填することで、窒化物半導体層１９８内を伝搬（導波）してきた光を、そのまま伝搬させやすくなる。この構造によって、後述する端面反射電極（ｎ側電極２０４）に、より多くの光を導くことができる。
電極分離溝２２５は、ｎ型窒化物半導体層２０１には、ｐ側電極２０５側領域とｎ側電極２０４側領域との電気的分離が実現される範囲で、できる限り浅く形成されることが望ましい。これは、ｎ型窒化物半導体層２０１を伝播（導波）してくる光の進行を妨げることを少なくするためである。また、電極分離溝２２５の幅は、溝に透光性絶縁部材２０７が充填可能な限り、狭いことが望ましい。
電極分離溝２２５は、ｐ側電極２０５とｎ側電極２０４より供給されたホールと電子が、それぞれｐ型窒化物半導体層２０３、ｎ型窒化物半導体層２０１を通って発光層２０２へ注入され発光が行われるように、ｐ型窒化物半導体層２０３と発光層２０２とが、発光領域側と、電極分離溝２２５をはさんだ発光領域の外側とで、電気的に完全分離される深さに形成される必要がある。本願発明者らの検討によれば、リアクティブ・イオン・エッチング(reactive ion etching ; RIE)法を用いたエッチングでは、発光層２０２とｎ型窒化物半導体層２０１の境界面から０．１〜０．３μｍ程度の深さまでｎ型半導体層２０１を取除けば、電気的分離が完全に実現されることが確認された。
なお、本願発明者らは、深さが１．５μｍ程度までであれば、深さ方向に０．１μｍ以下の誤差の範囲内でエッチング可能な精度でエッチングを行い、実施例１及び２による半導体発光素子を作製した。このため、ｐ型窒化物半導体層２０３と発光層２０２の合算厚みが１．２μｍ程度までであれば、加工に当たって問題は生じなかった。
電極分離溝２２５の幅は、電極分離溝２２５に透光性絶縁部材２０７を充填可能である広さであることに加えて、フォトリソグラフィー工程で形成するレジストマスクの限界パターン幅より広いことが要求される。レジストマスクのパターン幅は、１〜１．５μｍ以上であれば製作することができた。歩留まりを考慮すると、たとえば深さが０．５μｍの場合、幅２〜３μｍに形成することが適当であろうと考えられる。
次に透光性絶縁部材２０７について詳細に説明を行う。透光性絶縁部材２０７を電極分離溝２２５に充填することで、半導体結晶内を伝搬（導波）してきた光が、電極分離溝２２５の壁面で反射されたり、透過光が屈折により電極分離溝２２５から外に放射されることを防止することが可能である。反射・屈折を抑えるには、たとえば屈折率が窒化物半導体結晶と一致する、または近似する値をもつ酸化物材料を充填すればよい。
以下、電極分離溝２２５に窒化物半導体層１９８と屈折率が一致する、または近似する透光性絶縁部材２０７を充填することにより、電極分離溝２２５における透過率低下を防ぐことができる理由を簡単に説明する。
光は、一方の媒質（媒質１）から他方の媒質（媒質２）へ入射する際に、一部が反射され媒質１に戻り、残りが透過し媒質２へ進入する。垂直入射以外の光は屈折し進路を変える。
反射率の算出は、媒質１と媒質２の界面に対して垂直電界（Ｐ波）および垂直磁界（Ｓ波）の２種類の光として扱うフレネルの公式（Fresnel formula）で求めることができ、屈折光の進路は、スネル（Snell）の公式より求めることができる。
ここで、垂直入射のみを考えるならば、垂直電界光の反射率と垂直磁界光の反射率は等しく、次式（１）で与えられる。

Figure 2007157850

ここで、ＲＥは垂直電解の反射率、ＲＨは垂直磁場の反射率、ｎ１は媒質１の屈折率、ｎ２は媒質２の屈折率を示す。
窒化物半導体結晶（媒質１）の屈折率は２．５である。透光性絶縁部材２０７を充填しない場合、媒質２は空気（屈折率は１．０）となる。また、酸化ケイ素、及び酸化チタンの屈折率はそれぞれ１．５、及び２．５である。したがって、透光性絶縁部材２０７を充填しない場合、透光性絶縁部材２０７として酸化ケイ素を用いた場合、透光性絶縁部材２０７として酸化チタンを用いた場合、伝搬（導波）光は、それぞれ界面で１８．４％、６．３％、０％の割合で反射される。
また、本願発明者らの計算によると、上記３通りの場合の界面における光の透過率は、それぞれ６６．６％、８７．９％、１００％となる。以上より、電極分離溝２２５に屈折率が窒化物半導体層１９８と一致する、または近似する値の透光性絶縁部材２０７を充填すると、溝部に入射する光の透過率低下を防ぐことができる。なお、電極分離溝２２５に屈折率１．４以上の材料を充填することで透過率を８５％以上とすることができる。このように窒化物半導体層１９８の屈折率と、屈折率の差が１．１以下の材料を充填することが望ましい。
透光性絶縁部材２０７に適した材料は酸化チタン、酸化ケイ素のほか、酸化クロム、酸化ジルコニウムなどがある。これらは、たとえば酸素アシスト・スパッタリング法を用いて簡便に成膜することができる。
透光性絶縁部材２０７の充填は、ｐ型窒化物半導体層２０３と発光層２０２との界面、及び、ｎ型窒化物半導体層２０１と発光層２０２との界面を保護する効果もある。透光性絶縁部材２０７を充填することで、共晶工程、パッケージ工程、または実装工程の際に、溝部へ進入する汚れや、埃などの付着を防止することができる。このため歩留まりの向上にも役立つ。
また、半導体発光素子を長期間使用することにより発生する電極材料のエレクトロマイグレーションや、水分の存在下で引き起こされる電気化学的マイグレーションに起因する、電極材料の溝部端面への付着を防止することができるため、半導体発光素子の性能低下を防ぐこともできる。さらに、半導体発光素子を部品として使用した完成品においては、他の部品より放出されるガスや金属枌などからも電極分離溝２２５端面を保護することができる。
続いて、ｎ側電極２０４（端面反射電極）の詳細な構造と効果について説明する。ｎ側電極２０４は、電極分離溝２２５でｐ側電極２０５側（発光領域側）と電気的に絶縁された窒化物半導体層１９８（ｐ型窒化物半導体層２０３、発光層２０２、及びｎ型窒化物半導体層２０１）側、具体的には、たとえばｐ型窒化物半導体層２０３上部からｎ型窒化物半導体層２０１下部に至る傾斜面に連続的に配置される。ｎ側電極２０４の反射面（窒化物半導体層１９８の傾斜面）の角度は、伝搬（導波）光の有効入射角が約±４０°であることから、基板２００平面から３５°〜５０°傾いていることが望ましく、４０°〜４５°傾いていることが一層望ましい。このような角度で反射面を形成することにより、ｎ側電極２０４に入射する光の入射角によらず、効果的に基板２００側に光を反射することができる。
ｎ側電極２０４が、ｐ型窒化物半導体層２０３上、及び発光層２０２上に形成されていることについては、これらが、発光領域におけるそれらとは、電極分離溝２２５で絶縁されているために、ショート等の問題は生じない。
透光性絶縁部材２０７の充填された電極分離溝２２５によって、ｎ側電極２０４形成領域（発光領域の外部）に残されたｐ型窒化物半導体層２０３、及び発光層２０２は、ｎ型窒化物半導体層２０１とともに、ｐ側電極２０５側（発光領域側）の窒化物半導体層１９８からの光の伝搬路（導波路）となる。このため、発光領域の窒化物半導体層１９８から素子端面側に伝搬（導波）してくる光が、透光性絶縁部材２０７を介して、または介さずしてｎ側電極２０４に入射する。入射した光は、ｎ側電極２０４によって、効果的に基板２００側に反射される。透光性絶縁部材２０７の存在によって、ｎ側電極２０４への入射光、及び、基板２００側に反射され、基板２００側から外部に取り出される光の量を多くすることができる。
たとえばｎ型窒化物半導体層２０１上にのみｎ側電極２０４を設ける構造の半導体発光素子においては、ｐ型窒化物半導体層２０３端面、及び発光層２０２端面から放出される光を反射により利用すること、さらに基板２００面側へ伝搬（導波）光を導くことが困難である。しかしながら、第１及び第２の実施例による半導体発光素子においては、ｎ側電極２０４が、ｐ型窒化物半導体層２０３、発光層２０２、ｎ型窒化物半導体層２０１に渡る傾斜面上を含む領域に形成されているため、そのような困難性はない。
前述のように、発光層２０２から放射された光の多くは、窒化物半導体層１９８内を伝搬（導波）する。このことからも、伝搬（導波）光をより多く窒化物半導体層１９８端面に導く構造（透光性絶縁部材２０７を電極分離溝２２５に充填する構造）、及び、窒化物半導体層１９８端面により広く、入射角に依存しない反射電極を設ける構造を備える、第１及び第２の実施例による半導体発光素子が、優れた外部への光取り出し効率を有する半導体発光素子であることが理解される。
なお、本願発明者らが研究を重ねた結果、反射面（ｎ側電極２０４）はｐ型窒化物半導体層２０３表面から基板２００面まで連続的に形成する必要はなく、基板２００面からｎ型窒化物半導体層２０１に至る部分を一部残しても良いことがわかった。ｎ型窒化物半導体層２０１の厚みが６〜１２μｍ程度であれば１〜３μｍ、３〜６μｍ程度であれば１〜１．５μｍ残しても、半導体発光素子の出力にはほとんど変化は見られなかった。したがって、斜面形成のエッチング時間を考慮したとき、ｎ型窒化物半導体層２０１に傾斜面を形成しない領域を一部残した方が有利である場合も多いであろう。
図４は、第３の実施例による半導体発光素子を示す概略的な断面図である。
第３の実施例による半導体発光素子は、隙間被覆層２１６が透光性絶縁部材２０７上に形成される点において、第２の実施例による半導体発光素子と異なる。隙間被覆層２１６は、窒化物半導体層１９８内を伝播（導波）する光が、透光性絶縁部材２０７を充填した電極分離溝２２５から外部に漏れる透過屈折光を遮蔽する機能を有する。
第３の実施例による半導体発光素子は、第２の実施例による半導体発光素子の製造方法に、隙間被覆層２１６の形成工程を付加して製造することができる。隙間被覆層２１６の成膜は、図１（Ｅ）を参照して説明した透光性絶縁部材２０７の充填工程の後に、以下のようにして行われる。
フォトリソグラフィー技術を用いて、透光性絶縁部材２０７上にｎ側電極２０４、ｐ側電極２０５の間に位置するように隙間被覆層２１６の形状に開口したレジストマスクを形成する。次に、電子ビーム蒸着にてＲｈを１００ｎｍの厚みで堆積し、その後リフトオフ法にてマスク開口部以外の蒸着材料を除去し、隙間被覆層２１６を形成する。透光性絶縁部材２０７との密着性を向上させるために、透光性絶縁部材２０７上に、たとえば３〜１０ｎｍのＴｉまたはＮｉの層を形成し、その上に隙間被覆層２１６を形成してもよい。
隙間被覆層２１６は、Ｒｈに限らず、Ｐｔ、Ｐｄなど、発光層２０２から放出した光に対して反射率の高い材料で好ましく形成される。なお、エレクトロマイグレーション、電気化学的マイグレーションを生じない安定な金属材料を用いることが望ましい。エレクトロマイグレーションは、電気的に接続されない限り生じない。ただし、隙間被覆層２１６は、Ａｕ／Ｓｎ等接続部材が流れ出して電気的に接触してしまう可能性のある位置にあるため、エレクトロマイグレーションを生じない安定な金属材料で形成することが望ましい。
隙間被覆層２１６は、たとえば放射光が半導体素子部と支持基板部の接合隙間に漏れることを防止することができる。たとえば図８（Ｂ）を用いて後述するようなＬＥＤランプにおいては、半導体素子部と支持基板部の接合隙間にアンダーフィルという樹脂を充填することがある。ｐ側電極とｎ側電極の間より、半導体素子部と支持基板部の接合隙間に洩れる光は、素子全体の光量に対する割合は多くはないが、単位面積当たりの光密度は高く、樹脂（アンダーフィル）を劣化させやすい。隙間被覆層２１６は樹脂（アンダーフィル）劣化の防止にも寄与する。
このため第３の実施例による半導体発光素子は、図８（Ｂ）を用いて後述するように、素子の接合部を密閉することができるため、アンダーフィル、サイドフィルを利用して、超小型のＬＥＤランプの作製を可能とする。
図５は、第３の実施例による半導体発光素子の特徴的部分を示す概略的な断面図である。
第３の実施例による半導体発光素子は、図３を参照して説明した第１及び第２の実施例による半導体発光素子の特徴的構造に加え、透光性絶縁部材２０７上の一部に隙間被覆層２１６を形成した構造に特徴を有する。隙間被覆層２１６は、たとえば発光層２０２から発せられ、隙間被覆層２１６に垂直に入射する光の６０％以上を反射する材料で形成する。本図を参照して、特徴的構造の詳細とその効果を説明する。
隙間被覆層２１６は、電極分離溝２２５上方を含むｐ側電極２０５、及びｎ側電極２０４の一部上方に重なる位置（ｐ側電極２０５とｎ側電極２０４の間の領域）の透光性絶縁部材２０７上に、たとえば発光層２０２から発せられた光に対して高い反射率を有する材料で形成される。
隙間被覆層２１６は、セラミック、金属等で好ましく形成される。セラミック材料で形成する場合には、光反射率の高いセラミック材料を用いることが望ましい。たとえば積分球の反射材として用いられる、硫酸バリウム（ＢａＳＯ４）または耐候性の高いアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）、窒化ホウ素（ＢＮ）などを使用することが好ましい。
隙間被覆層２１６を金属材料で形成する場合には、エレクトロマイグレーションや電気化学的マイグレーションを起こしにくく、光を反射する金属材料を用いることが望ましい。また、支持基板との接着の際に溶解しにくい材料であることが望まれる。このような条件を考慮すると、プラチナ（Ｐｔ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）等で好ましく形成することができる。発光層２０２から発せられる光の波長によっては、金（Ａｕ）を用いることもできる。
透光性絶縁部材２０７との接着性を高めるには、たとえば隙間被覆層２１６を２層構造とし、第１層をニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等で形成してもよい。透光性絶縁部材２０７形成後、さらにその上に保護膜を設ける場合は、隙間被覆層２１６を２層以上の多層構造とし、最終層をＮｉ、Ｔｉ、Ａｌで形成してもよい。なお、Ｎｉ、Ｔｉ、Ａｌはマイグレーションを起こす場合もあるが、３〜３０ｎｍ程度の厚みで用いる分には問題ない。
隙間被覆層２１６を形成することにより、ｐ側電極２０５とｎ側電極２０４の間の領域に進行する光を基板２００側に反射させ、放射光が透光性絶縁部材２０７を透過して外部（図中上側）に洩れるのを防ぐとともに、半導体発光素子の出力を増加させることができる。
図６（Ａ）及び（Ｂ）は、それぞれ第３に実施例による半導体発光素子の変形例を示す概略的な断面図である。両図に示した変形例においては、ともに隙間被覆層２１６が形成されていない点において共通する。
図６（Ａ）を参照する。図６（Ａ）に示す変形例においては、ｐ側電極２０５が、透光性絶縁部材２０７上にも、ｎ側電極２０４の上方の位置まで形成され、隙間被覆層２１６と同様の機能を果たす。
図６（Ｂ）を参照する。図６（Ｂ）に示す変形例においては、ｎ側電極２０４が、透光性絶縁部材２０７上にも、ｐ側電極２０５の上方の位置まで形成され、隙間被覆層２１６と同様の機能を果たす。
図６（Ａ）及び（Ｂ）に示す構造を備える半導体発光素子は、隙間被覆層２１６を形成しないため、少工程数で作製が可能である。
本願発明者らは、第１〜第３の実施例による半導体発光素子を作製し、比較例による半導体発光素子と特性の比較を行った。
図７は、第１〜第３の実施例による半導体発光素子と、比較例による半導体発光素子の特性を示す表である。
表中の「比較ＬＥＤ１」とは、図９（Ａ）及び（Ｂ）に断面を示した構造の、発光エリア数が１のＬＥＤを指す。ダイサイズを０．３ｍｍ×０．３ｍｍに形成し、２０ｍＡの電流を流して、発光を行った。
第２及び第３の実施例による半導体発光素子（表中にはそれぞれ「実施例２のＬＥＤ」、「実施例３のＬＥＤ」と記載。）は、「比較ＬＥＤ１」と同じダイサイズに作製し、同じ値（２０ｍＡ）の電流を流すことによって発光を行った。
表中の「比較ＬＥＤ２」とは、図９（Ａ）及び（Ｂ）に断面を示した構造の発光エリアが、第１の実施例のように９箇所形成されているＬＥＤを指す。ダイサイズを１．０ｍｍ×１．０ｍｍに形成し、３５０ｍＡの電流を流して、発光を行った。
第１の実施例による半導体発光素子（表中には「実施例１のＬＥＤ」と記載。）は、「比較ＬＥＤ２」と同じダイサイズに作製し、同じ値（３５０ｍＡ）の電流を流すことによって発光を行った。
なお、ダイサイズは、呼び寸で示してある。また、「比較ＬＥＤ１」、「実施例２のＬＥＤ」、及び「実施例３のＬＥＤ」は、各々発光面積が等しくなるように作製した。さらに、「比較ＬＥＤ２」と「実施例１のＬＥＤ」についても発光面積（分離溝の内側の発光領域の面積）が等しくなるように作製した。
「全光束」の段を参照する。「全光束」とは、ＬＥＤから発せられる全光量（出力）を指す。本段においては、「実施例２のＬＥＤ」及び「実施例３のＬＥＤ」の値は、「比較ＬＥＤ１」の値を１００％とし、規格化して示してある。また、「実施例１のＬＥＤ」の値は、「比較ＬＥＤ２」の値を１００％とし、規格化して示してある。
「実施例２のＬＥＤ」及び「実施例３のＬＥＤ」の値は、「比較ＬＥＤ１」の値の１．１倍である。また、「実施例１のＬＥＤ」の値は、「比較ＬＥＤ２」の値の１．３倍である。第１〜第３の実施例による半導体発光素子においては、素子外部に取り出される光量が増加していることがわかる。
「前面光束比」の段を参照する。前面光束比は、（前面光束／全光束）×１００ で定義され、単位は「％」である。ここで、前面光束とは、サファイア基板表面から発せられるＬＥＤの光量（出力）を指す。
「比較ＬＥＤ１」の前面光束比が５５％、「比較ＬＥＤ２」の前面光束比が６５％であるのに対し、第１〜第３の実施例による半導体発光素子のそれは８５％であることが確認された。素子外部に取り出される光量が増加しているだけではなく、サファイア基板表面から取り出される光の割合も増加していることがわかる。
「駆動電圧」の段を参照する。「実施例２のＬＥＤ」、及び「実施例３のＬＥＤ」を駆動するのに必要な電圧（３．２Ｖ）は、「比較ＬＥＤ１」の駆動に必要な電圧（３．２Ｖ）と変わらない。すなわち同じ電力量の供給で、高出力が実現されている。また、「実施例１のＬＥＤ」の駆動は、「比較ＬＥＤ１」の必要駆動電圧（３．３Ｖ）よりも低い電圧（３．２Ｖ）で行うことができる。すなわち、低電力、高出力が実現されていることがわかる。
「実施例１のＬＥＤ」は、「比較ＬＥＤ２」と比較したとき、全光束、前面光束比、駆動電圧のすべてにおいて、性能の向上が見られる。全光束については３割増、前面光束については約７割増の改善が見られる。このことから、第１の実施例による半導体発光素子の有する構造は、０．３ｍｍ×０．３ｍｍのレギュラーサイズ素子においてよりも、大電流・高出力タイプＬＥＤである１ｍｍ×１ｍｍ素子において、高い効果を奏するということが可能である。
大型素子では、伝搬（導波）光の減衰量が大きい。光取り出し効率の向上（全光束の増加）は、伝搬（導波）光の伝搬路を区切るようにｎ側反射電極を格子状に配置し、減衰前に伝搬光が基板側に取出される構造としたことに主に起因すると考えられる。
また、配光性の向上（前面光束比の増加）は、ｎ側反射電極の反射面の角度を、基板面を基準にして３５°〜５０°、望ましくは４０°〜４５°に形成することにより、ｎ側反射電極に入射する光の入射角によらず、効果的に基板側に光を反射することができたことが主たる理由であると考えられる。
さらに、ｎ側反射電極を格子状に配置した結果、素子面内に隈なく電流が拡散され、発光出力を高く、駆動電圧を低く抑えることができたものと考えられる。
図８（Ａ）及び（Ｂ）は、実施例による半導体発光素子を含んで構成されるＬＥＤランプの概略を示す断面図である。
図８（Ａ）を参照する。図８（Ａ）には、第２の実施例による半導体発光素子を含んで構成されるＬＥＤランプの一例を示した。
半導体発光素子３０６は、ランプ基板３０３上に載置される。半導体発光素子３０６のｐ側、及びｎ側引出し電極は、それぞれｐ側、及びｎ側ランプ引出し電極３０４、３０５に接続され、外部の電源から電力の供給を受ける。半導体発光素子３０６は、保護のため、透光性樹脂３０２で覆われる。
実施例による半導体発光素子においては、ｎ型反射電極をＬＥＤ動作層中に、発光領域を囲む閉じた曲線上の少なくとも一部に形成された傾斜面に配置し、発光領域から発せられた光を、基板側に反射する構造を採用しているため、反射ホーンはとりたてて必要ではない。
図８（Ｂ）を参照する。図８（Ｂ）には、第３の実施例による半導体発光素子を含んで構成されるＬＥＤランプの一例を示した。
本図に示すＬＥＤランプにおいては、半導体発光素子３１０のｐ側、及びｎ側引出し電極を、支持基板の裏面側まで延長し、延長された引出し電極を外部回路との接合部とする。このため、図８（Ａ）に示したＬＥＤランプと比較すると、ランプ基板が不要である。
また、図８（Ｂ）に示したＬＥＤランプは、透光性樹脂で半導体発光素子全体を覆う構造ではなく、アンダーフィル３０７で、サファイア基板と支持基板との間を覆う構造を採用している。
このようにすることで、図８（Ｂ）に示すような超小型ＬＥＤランプ(chip size package : CSP チップサイズパッケージ)を製作することも可能である。なお、アンダーフィル、またはサイドフィルは、発光素子部と支持基板部の密着性を向上させ、ダイシェア強度や熱伝導性を高める機能も有する。
アンダーフィル、またはサイドフィルについて、説明を追加する。図８（Ａ）に示すＬＥＤランプには、耐光性の高い樹脂（透光性樹脂３０２）を使用することができるが、図８（Ｂ）に示す超小型ＬＥＤランプを製作する場合、発光素子部と支持基板部の隙間が非常に狭いため耐光性の高い樹脂を使用することが難しい。このような狭い隙間を埋めるには、アンダーフィル、サイドフィルと呼ばれる浸透性の高い樹脂が用いられる。
ところが、一般的なアンダーフィル、サイドフィルは、短波長の光（青色領域〜紫外領域の光）に対する耐光性が低く、劣化が生じやすく、このため接着部の密閉性が低下しやすい。第３の実施例による半導体発光素子は、隙間被覆層によって光洩れが防止されているため、サイドフィル、アンダーフィルの劣化を防止することができ、長期間密閉性を持続させることができる。したがって、第３の実施例による半導体発光素子は、たとえば超小型化されたＬＥＤランプに用いるのに適当である。
本願発明者らは、ＬＥＤに用いられるアンダーフィルの耐光性についても、実験を行った。比較の対象としたのは、図９（Ａ）及び（Ｂ）に示した従来のＬＥＤの発光素子部と支持基板部の隙間にアンダーフィルを充填したもの（比較ＬＥＤと呼ぶ。）、第２の実施例による半導体発光素子の発光素子部と支持基板部の隙間にアンダーフィルを充填したもの（第２ＬＥＤと呼ぶ。）、及び、第３の実施例による半導体発光素子の発光素子部と支持基板部の隙間にアンダーフィルを充填したもの（第３ＬＥＤと呼ぶ。）の３つである。
実験は、上記３つのＬＥＤに、２０ｍＡの電流を流し、大気中で１０００時間発光させ、アンダーフィルの変化を肉眼で調べることにより行った。実験の結果、比較ＬＥＤは、ｎ側電極周辺が茶色に変化した。第２ＬＥＤは、電極分離溝の部分のみ黄色に変化した。これに対して第３ＬＥＤには、変化が見られなかった。
この実験結果からも、第３の実施例による半導体発光素子は、ｐ側及びｎ側電極間の光漏れを防ぎ、アンダーフィルの劣化を防止することができるため、超小型化ＬＥＤランプ等に好ましく用いられることがわかる。
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。
たとえば、実施例による半導体発光素子の構造は、ＬＳＩ作製に使用するステッパ技術などを用いれば、電極分離溝の幅、電極形成余白などを狭く形成することが可能である。また、発光層から発光される光の波長は特に限定されない。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
半導体発光素子、及び半導体発光素子を用いる種々の製品に利用可能である。
（Ａ）〜（Ｋ）は、第１の実施例による半導体発光素子の製造方法を説明するための概略図である。 第２の実施例による半導体発光素子を示す概略的な断面図である。 第１及び第２の実施例による半導体発光素子に共通する特徴的部分を示す概略的な断面図である。 第３の実施例による半導体発光素子を示す概略的な断面図である。 第３の実施例による半導体発光素子の特徴的部分を示す概略的な断面図である。 （Ａ）及び（Ｂ）は、それぞれ第３に実施例による半導体発光素子の変形例を示す概略的な断面図である。 第１〜第３の実施例による半導体発光素子と、比較例による半導体発光素子の特性を示す表である。 （Ａ）及び（Ｂ）は、実施例による半導体発光素子を含んで構成されるＬＥＤランプの概略を示す断面図である。 （Ａ）及び（Ｂ）は、フリップチップ構造（ＬＥＤ発光層が形成された基板面の反対側より光を取出す構造）のＬＥＤを示す概略的な断面図である。 図９（Ａ）及び（Ｂ）に示すフリップチップ構造のＬＥＤから放出される光の放出経路を示す。 ＬＥＤランプの概略を示す断面図である。
符号の説明
２０ サファイア基板
２１ 窒化物半導体層
２２ ｎ側電極
２３ ｐ側電極
２４ 保護膜
３０ 支持基板
３１ 絶縁膜
３２ ｐ側引出し電極
３３ 接続部材
３４ ｎ側引出し電極
４０ ｎ型窒化物半導体層
４１ 発光層
４２ ｐ型窒化物半導体層
１９５ 発光素子部
１９６ 発光領域
１９８ 窒化物半導体層
１９９ 緩衝層
２００ 基板
２０１ ｎ型窒化物半導体層
２０１ａ ｎ型クラッド層
２０１ｂ ｎ型コンタクト層
２０２ 発光層
２０３ ｐ型窒化物半導体層
２０３ａ ｐ型クラッド層
２０３ｂ ｐ型コンタクト層
２０４ ｎ側電極
２０５ ｐ側電極
２０７ 透光性絶縁部材
２０８ ｎ側電極露出部
２１０ 支持基板
２１１ 絶縁膜
２１２ ｎ側引出し電極層
２１３ ｎ側接続部材層
２１４ ｐ側引出し電極層
２１５ ｐ側接続部材層
２１６ 隙間被覆層
２２０ 輪郭溝
２２１ 外周枠
２２２ 外周枠区画溝
２２３ 矩形部区画溝
２２４ 外周枠切欠き部
２２５ 電極分離溝
２２６ 矩形部
３００ 半導体発光素子
３０１ 反射ホーン
３０２ 透光性樹脂
３０３ ランプ基板
３０４ ｐ側ランプ引出し電極
３０５ ｎ側ランプ引出し電極
３０６ 半導体発光素子
３０７ アンダーフィル
３１０ 半導体発光素子

Claims (17)

  1. 透光性を備えた基板と、
    前記基板上に形成された半導体部であって、前記基板上に形成された第１導電型の第１の半導体層と、前記第１の半導体層上に形成された発光層と、前記発光層上に形成された第２導電型の第２の半導体層とを含み、前記第２の半導体層と前記発光層とを貫通し、前記第１の半導体層に至るループ状の凹部によって、その内側に画定された発光領域と、前記凹部を介して前記発光領域と隣接し、前記凹部と反対側の端部が、前記第２の半導体層、前記発光層、及び前記第１の半導体層の少なくとも一部において、前記基板に近づくに従って幅が広がるように、前記基板の法線方向から傾いて形成された非発光領域とを備えた半導体部と、
    前記凹部に充填された絶縁性の透明部材と、
    前記非発光領域において、前記凹部と反対側の端部のうち、前記基板の法線方向から傾いて形成された部分上に形成され、前記第１の半導体層と電気的に接続された第１の電極と、
    前記発光領域において、前記第２の半導体層上に形成された第２の電極と
    を有し、
    前記発光層で発せられた光が前記基板側から取り出される半導体発光素子。
  2. 前記第１の電極は、前記非発光領域において、前記第２の半導体上にも形成されている請求項１に記載の半導体発光素子。
  3. 前記透明部材は、前記第２の半導体層上及び前記第１の電極上にも延在し、前記第２の電極は、前記凹部の上方から前記第１の電極の上方に至る領域の前記透明部材上にも形成されている請求項１または２に記載の半導体発光素子。
  4. 前記透明部材は、前記第２の半導体層上及び前記第２の電極上にも延在し、前記第１の電極は、前記凹部の上方から前記第２の電極の上方に至る領域の前記透明部材上にも形成されている請求項１または２に記載の半導体発光素子。
  5. 前記透明部材は、前記第２の半導体層上、前記第１の電極上、及び、前記第２の電極上にも延在し、更に、前記第１の電極の上方、前記凹部の上方、及び前記第２の電極の上方に渡る領域の前記透明部材上に形成された非透明部材を有する請求項１または２に記載の半導体発光素子。
  6. 前記凹部は、前記発光層と前記第１の半導体層との界面から、前記第１の半導体層に０．１μｍ以上の深さに形成された請求項１〜５のいずれか１項に記載の半導体発光素子。
  7. 前記半導体部の屈折率と、前記透明部材の屈折率との差が１．１以下である請求項１〜６のいずれか１項に記載の半導体発光素子。
  8. 前記非発光領域の前記凹部と反対側の端部が、前記第２の半導体層、前記発光層、及び前記第１の半導体層の少なくとも一部において、前記基板面から３５°〜５０°傾いて形成されている請求項１〜７のいずれか１項に記載の半導体発光素子。
  9. 前記非発光領域の前記凹部と反対側の端部が、前記第２の半導体層、前記発光層、及び前記第１の半導体層の少なくとも一部において、前記基板面から４０°〜４５°傾いて形成されている請求項１〜７のいずれか１項に記載の半導体発光素子。
  10. 前記第１の電極は、前記発光層から発せられた光を６０％以上の垂直入射反射率で反射する材料で形成されている請求項１〜９のいずれか１項に記載の半導体発光素子。
  11. 前記第２の電極は、前記発光層から発せられた光を８０％以上の垂直入射反射率で反射する材料で形成されている請求項１〜１０のいずれか１項に記載の半導体発光素子。
  12. 前記非透明部材は、前記発光層から発せられた光を６０％以上の垂直入射反射率で反射する材料で形成されている請求項１〜１１のいずれか１項に記載の半導体発光素子。
  13. 前記第１導電型がｎ型である請求項１〜１２のいずれか１項に記載の半導体発光素子。
  14. （ａ）透光性基板と、前記透光性基板上に形成された半導体部であって、前記透光性基板上に形成された第１導電型の第１の半導体層と、前記第１の半導体層上に形成された発光層と、前記発光層上に形成された第２導電型の第２の半導体層とを含む半導体部とを有する素子基板を準備する工程と、
    （ｂ）前記第２の半導体層上に画定される第１の閉曲線に沿って、前記第２の半導体層と前記発光層とを貫通し、前記第１の半導体層に至る凹部を形成するとともに、前記第１の閉曲線を囲むように、前記第２の半導体層上に画定される第２の閉曲線に沿って、前記第２の半導体層、前記発光層、及び前記第１の半導体層の少なくとも一部において、前記透光性基板に近づくに従って幅が広がるように、前記透光性基板の法線方向から傾いている傾斜面を形成する工程と、
    （ｃ）前記傾斜面上に、前記第１の半導体層と電気的に接続された第１の電極を形成し、前記第１の閉曲線の内部の前記第２の半導体層上に第２の電極を形成するとともに、前記凹部及びその近傍の前記第２の半導体層上に、透明部材層を形成する工程と
    を有する半導体発光素子の製造方法。
  15. 前記工程（ｃ）において、前記透明部材層を、前記第１の電極上、及び、前記第２の電極上にも形成し、更に、前記工程（ｃ）が、前記第１の電極の上方、前記凹部の上方、及び前記第２の電極の上方に渡る領域の前記透明部材層上に非透明部材層を形成する工程を含む請求項１４に記載の半導体発光素子の製造方法。
  16. 前記工程（ｃ）において、前記透明部材層を、前記第１の電極上にも形成し、前記第２の電極を、前記凹部の上方から前記第１の電極の上方に至る領域の前記透明部材層上にも形成する請求項１４に記載の半導体発光素子の製造方法。
  17. 前記工程（ｃ）において、前記透明部材層を、前記第２の電極上にも形成し、前記第１の電極を、前記凹部の上方から前記第２の電極の上方に至る領域の前記透明部材層上にも形成する請求項１４に記載の半導体発光素子の製造方法。
JP2005348273A 2005-12-01 2005-12-01 半導体発光素子及びその製造方法 Expired - Fee Related JP4777757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005348273A JP4777757B2 (ja) 2005-12-01 2005-12-01 半導体発光素子及びその製造方法
US11/606,379 US7939838B2 (en) 2005-12-01 2006-11-30 Semiconductor light emitting device with transparent substrate and reflective slope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348273A JP4777757B2 (ja) 2005-12-01 2005-12-01 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007157850A true JP2007157850A (ja) 2007-06-21
JP4777757B2 JP4777757B2 (ja) 2011-09-21

Family

ID=38241856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348273A Expired - Fee Related JP4777757B2 (ja) 2005-12-01 2005-12-01 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US7939838B2 (ja)
JP (1) JP4777757B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049266A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2009188370A (ja) * 2008-02-01 2009-08-20 Seoul Opto Devices Co Ltd 発光ダイオード及びその製造方法
JP2010067984A (ja) * 2008-09-10 2010-03-25 Samsung Electronics Co Ltd 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP2012069909A (ja) * 2010-08-27 2012-04-05 Toyoda Gosei Co Ltd 発光素子
JP2012099700A (ja) * 2010-11-04 2012-05-24 Sanken Electric Co Ltd 半導体発光装置
JP2012227560A (ja) * 2012-08-24 2012-11-15 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2013122943A (ja) * 2011-12-09 2013-06-20 Stanley Electric Co Ltd 半導体素子とその製造方法
JP2014067894A (ja) * 2012-09-26 2014-04-17 Sharp Corp 半導体発光素子及びその製造方法
JP2015530755A (ja) * 2012-09-27 2015-10-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 高反射フリップチップｌｅｄダイ

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
CN102197551A (zh) * 2008-09-04 2011-09-21 3M创新有限公司 由gan ld光泵的散热器上式ⅱ-ⅵ族mqw vcsel
CN102197500A (zh) * 2008-09-04 2011-09-21 3M创新有限公司 具有高纵横比的单色光源
JP2012502472A (ja) * 2008-09-04 2012-01-26 スリーエム イノベイティブ プロパティズ カンパニー 単色光源
WO2010027650A1 (en) * 2008-09-04 2010-03-11 3M Innovative Properties Company Light source with improved monochromaticity
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101592201B1 (ko) * 2008-11-06 2016-02-05 삼성전자 주식회사 발광 장치 및 그 제조 방법
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
US8471282B2 (en) * 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
JP2014013818A (ja) * 2012-07-04 2014-01-23 Sony Corp デバイスおよび電子装置
KR101973395B1 (ko) * 2012-08-09 2019-04-29 엘지이노텍 주식회사 발광 모듈
JP5900284B2 (ja) * 2012-10-25 2016-04-06 豊田合成株式会社 半導体発光素子および発光装置
JP5915504B2 (ja) * 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
JP5971090B2 (ja) * 2012-11-14 2016-08-17 豊田合成株式会社 半導体発光素子および発光装置
JP6110217B2 (ja) 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN105489722B (zh) * 2014-10-08 2018-10-26 展晶科技(深圳)有限公司 发光二极管封装结构、发光二极管晶粒及其制造方法
JP2016081562A (ja) 2014-10-09 2016-05-16 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
CN105679770B (zh) * 2016-01-28 2019-02-26 京东方科技集团股份有限公司 阵列基板及其制造方法
JP2017162940A (ja) * 2016-03-08 2017-09-14 パナソニックＩｐマネジメント株式会社 発光装置及び照明装置
CN109564956B (zh) * 2016-07-20 2022-06-21 苏州乐琻半导体有限公司 半导体器件
JP2018146511A (ja) * 2017-03-08 2018-09-20 トヨタ自動車株式会社 膜厚測定方法及び自動車の製造方法
DE102017117645A1 (de) 2017-08-03 2019-02-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102456882B1 (ko) * 2017-11-24 2022-10-21 주식회사 루멘스 고효율 마이크로 엘이디 모듈의 제조방법
KR20200079122A (ko) * 2018-12-24 2020-07-02 삼성전자주식회사 마이크로 led 소자 및 마이크로 led 제조 방법
KR102346212B1 (ko) * 2018-12-31 2022-01-03 주식회사 나노엑스 양면 발광 led 칩

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160437A (ja) * 1991-12-09 1993-06-25 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH07106631A (ja) * 1993-09-29 1995-04-21 Sanken Electric Co Ltd 半導体発光素子
JPH11150298A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化ガリウム系半導体発光素子と受光素子
JP2002026384A (ja) * 2000-07-05 2002-01-25 Nichia Chem Ind Ltd 集積型窒化物半導体発光素子
JP2002528898A (ja) * 1998-10-21 2002-09-03 サーノフ コーポレイション 発光ダイオードを有する蛍光体を用いての波長変換実行方法および装置
JP2003017739A (ja) * 2001-04-23 2003-01-17 Sanyo Electric Co Ltd 発光ダイオードアレイ
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
JP2003101074A (ja) * 2001-09-26 2003-04-04 Stanley Electric Co Ltd 発光装置
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
JP2005302747A (ja) * 2004-03-29 2005-10-27 Stanley Electric Co Ltd 半導体発光素子
JP2005322847A (ja) * 2004-05-11 2005-11-17 Stanley Electric Co Ltd 半導体発光装置とその製造方法
JP2006005215A (ja) * 2004-06-18 2006-01-05 Stanley Electric Co Ltd 半導体発光素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556080B2 (ja) * 1997-11-14 2004-08-18 日亜化学工業株式会社 窒化物半導体素子
JP3540605B2 (ja) * 1998-05-15 2004-07-07 三洋電機株式会社 発光素子
US6630689B2 (en) * 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
JP3818297B2 (ja) * 2003-05-27 2006-09-06 松下電工株式会社 半導体発光素子
JP5082504B2 (ja) * 2006-03-31 2012-11-28 日亜化学工業株式会社 発光素子及び発光素子の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160437A (ja) * 1991-12-09 1993-06-25 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JPH07106631A (ja) * 1993-09-29 1995-04-21 Sanken Electric Co Ltd 半導体発光素子
JPH11150298A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化ガリウム系半導体発光素子と受光素子
JP2002528898A (ja) * 1998-10-21 2002-09-03 サーノフ コーポレイション 発光ダイオードを有する蛍光体を用いての波長変換実行方法および装置
JP2002026384A (ja) * 2000-07-05 2002-01-25 Nichia Chem Ind Ltd 集積型窒化物半導体発光素子
JP2003017739A (ja) * 2001-04-23 2003-01-17 Sanyo Electric Co Ltd 発光ダイオードアレイ
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
JP2003101074A (ja) * 2001-09-26 2003-04-04 Stanley Electric Co Ltd 発光装置
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
JP2005302747A (ja) * 2004-03-29 2005-10-27 Stanley Electric Co Ltd 半導体発光素子
JP2005322847A (ja) * 2004-05-11 2005-11-17 Stanley Electric Co Ltd 半導体発光装置とその製造方法
JP2006005215A (ja) * 2004-06-18 2006-01-05 Stanley Electric Co Ltd 半導体発光素子及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049266A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2009188370A (ja) * 2008-02-01 2009-08-20 Seoul Opto Devices Co Ltd 発光ダイオード及びその製造方法
JP2010067984A (ja) * 2008-09-10 2010-03-25 Samsung Electronics Co Ltd 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置
WO2011093405A1 (ja) * 2010-02-01 2011-08-04 有限会社Ｍｔｅｃ チップサイズパッケージの光半導体装置
JP2012069909A (ja) * 2010-08-27 2012-04-05 Toyoda Gosei Co Ltd 発光素子
JP2012099700A (ja) * 2010-11-04 2012-05-24 Sanken Electric Co Ltd 半導体発光装置
JP2013122943A (ja) * 2011-12-09 2013-06-20 Stanley Electric Co Ltd 半導体素子とその製造方法
JP2012227560A (ja) * 2012-08-24 2012-11-15 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2014067894A (ja) * 2012-09-26 2014-04-17 Sharp Corp 半導体発光素子及びその製造方法
JP2015530755A (ja) * 2012-09-27 2015-10-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 高反射フリップチップｌｅｄダイ
JP2019179927A (ja) * 2013-07-18 2019-10-17 ルミレッズ ホールディング ベーフェー 高反射フリップチップｌｅｄダイ

Also Published As

Publication number Publication date
US7939838B2 (en) 2011-05-10
JP4777757B2 (ja) 2011-09-21
US20070176188A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP4777757B2 (ja) 半導体発光素子及びその製造方法
US10784406B2 (en) Light emitting diode, method of fabricating the same and led module having the same
US10074767B2 (en) Light-emitting element
US9799808B2 (en) Light emitting element and light emitting element package
US20070145381A1 (en) Semiconductor light-emitting device
JP2006253298A (ja) 半導体発光素子及び半導体発光装置
KR101983774B1 (ko) 발광 소자
US9691944B2 (en) Semiconductor light-emitting device and method for manufacturing the same
JP7252597B2 (ja) 発光素子パッケージ
KR20120024489A (ko) 반도체 발광다이오드 칩, 발광장치 및 그 제조방법
US9437784B2 (en) Light emitting device
JP2008288552A (ja) 発光装置
US6809345B2 (en) Semiconductor light emitting element and semiconductor light emitting device
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP2011066453A (ja) 半導体発光素子及び半導体発光装置
JP2020021964A (ja) 発光素子および発光素子パッケージ
KR101378950B1 (ko) 반도체 발광소자
KR101762325B1 (ko) 발광 소자
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101700306B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Ref document number: 4777757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees