JP2009188370A - 発光ダイオード及びその製造方法 - Google Patents

発光ダイオード及びその製造方法 Download PDF

Info

Publication number
JP2009188370A
JP2009188370A JP2008188716A JP2008188716A JP2009188370A JP 2009188370 A JP2009188370 A JP 2009188370A JP 2008188716 A JP2008188716 A JP 2008188716A JP 2008188716 A JP2008188716 A JP 2008188716A JP 2009188370 A JP2009188370 A JP 2009188370A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
type semiconductor
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008188716A
Other languages
English (en)
Other versions
JP5575378B2 (ja
JP2009188370A5 (ja
Inventor
Yeo Jin Yoon
ヨジン ユン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Publication of JP2009188370A publication Critical patent/JP2009188370A/ja
Publication of JP2009188370A5 publication Critical patent/JP2009188370A5/ja
Application granted granted Critical
Publication of JP5575378B2 publication Critical patent/JP5575378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

【課題】ツェナーダイオードの利用なしにも外部から流入可能な静電気から発光ダイオードを保護するために、発光ダイオードの活性層と並列に接続される電流通路を提供する。
【解決手段】基板上にｎ型半導体層を形成する段階と；前記ｎ型半導体層上に活性層を形成する段階と；前記活性層上にｐ型半導体層を形成する段階と；前記ｎ型半導体層をエッチングする段階と；前記ｐ型半導体層上にｐ-電極を形成する段階と；エッチングされた前記ｎ型半導体層とｐ-電極が形成されていない前記ｐ型半導体層の一部にかけてｎ-電極を形成する段階とを含んで発光ダイオードの製造方法を構成する。
【選択図】図２

Description

本発明は、高い静電気放電衝撃に対する保護機能が強化された発光ダイオードに関するもので、発光ダイオードの活性層と電気的に並列に接続される漏洩電流通路を設置し、静電気が発光ダイオードに印加されるとき、並列に接続された漏洩電流通路を通して静電気をバイパス（ｂｙｐａｓｓｉｎｇ）させることで、発光ダイオード活性層を保護し、静電気に対する高い信頼性を有する発光ダイオードに関するものである。
発光ダイオードは、活性層に順方向に注入される電流を光に変換する素子である。インジウムリン（ＩｎＰ）、ガリウム砒素（ＧａＡｓ）、ガリウムリン（ＧａＰ）などの化合物半導体が赤外線及び赤色などの光を放出する発光ダイオードの材料として使用されており、紫外線、青色及び緑色の光を放出する発光ダイオードの材料として、窒化ガリウム（ＧａＮ）系列の化合物半導体が開発されて使用されている。
一般的に、ＧａＮ系列の化合物半導体は、結晶欠陥の発生を減らすために、類似した結晶構造及び格子常数を有するサファイア基板上にエピタキシャル成長される。サファイアが絶縁物質であるので、発光ダイオードの各電極パッドは、エピ層の成長面上に形成される。しかしながら、サファイアなどの絶縁物質の基板を使用する場合、外部から流入した静電気による静電放電を防止することが難しいので、ダイオードの損傷が容易に誘発され、素子の信頼性を低下させる。したがって、発光ダイオードをパッケージするとき、静電放電を防止するために別個のツェナーダイオードを発光ダイオードと一緒に装着して使用する。
図１Ａは、ＥＳＤ損傷を防止するために、サブマウント内にツェナーダイオードを形成したフリップチップＬＥＤの構成を概略的に示した断面図で、図１Ｂは、これに対する等価回路図である。図１Ａを参照すると、半導体発光素子は、ＬＥＤ１２５と、ＬＥＤ１２５と並列に連結されてサブマウント１５１に形成されるツェナーダイオード１５５とを含む。ＬＥＤ１２５は、サファイア基板１０１上に順次的に積層されたｎ型半導体層（例えばｎ-ＧａＮ）１０３と、活性層１０５と、ｐ型半導体層（例えば、ｐ-ＧａＮ）１０７と、ｎ型半導体層１０３上に積層されるｎ-電極１１１と、ｐ型半導体層１０７上に積層されるｐ-電極１０９とを含む。ツェナーダイオード１５５は、例えば、ｎ型シリコン基板などのサブマウント１５１の一部分にｐ型シリコン領域１５３を形成するために、例えば、ｐ型イオン注入によって形成される。ＬＥＤ１２５のｎ-電極１１１が第１導電性バンプ１１３を通してｐ型シリコン領域１５３に連結され、ｐ-電極１０９が第２導電性バンプ１１５を通してｎ型シリコン基板などのサブマウント１５１に連結されることで、フリップチップボンディングが行われる。図１Ａに示した半導体発光素子の入出力端子（図示せず）を通してＥＳＤ電圧が印加されると、ほとんどの放電電流は、ＬＥＤ１２５に並列に連結されるツェナーダイオード１５５を通して流れる。このような構造によって、予期していなかったＥＳＤ電圧の印加からＬＥＤ１２５を保護することができる。
図１Ａに示した半導体発光素子の場合、サブマウントにツェナーダイオードを製作するために高価のイオン注入工程を実施するか、または、制御に困難さがある拡散工程を含むようになり、サブマウント製造工程が複雑になるだけでなく、それによって費用が増加するという問題点があった。
上記のような問題点をフリップチップＬＥＤに対して記述したが、一般的な表面放出ＬＥＤにツェナーダイオードを結合してパッケージングする場合にも、ツェナーダイオードを実装する工程の追加によって発光ダイオードパッケージ工程数及び製造費用が増加するだけでなく、パッケージング内のＬＥＤとツェナーダイオードの空間配置に問題が発生しうる。
本発明は、ツェナーダイオードの利用なしにも外部から流入可能な静電気から発光ダイオードを保護するためになされたもので、発光ダイオードの活性層と並列に接続される電流通路を提供することを目的とする。
本発明の他の目的は、発光ダイオードの製造時に電極位置を変更することで、簡単に発光ダイオードの活性層と並列に接続される電流通路を提供し、電極が形成される部分の半導体表面抵抗と接触面積を変更することで、発光ダイオードの最適な駆動条件と静電気に対する信頼性を同時に確保することにある。
上記のような技術的課題を解決するための本発明の発光ダイオードは、基板、ｎ型窒化物層、活性層、ｐ型窒化物、エッチングによってオープンされたｎ型窒化物層でｐ型窒化物層の一部分上に延長形成されるｎ-電極を含むことで、発光ダイオードの活性層と並列関係にある電流通路を形成することを特徴とする。
発光ダイオード動作と静電気に対する信頼性を同時に維持するために、プラズマ表面処理を通して前記ｐ型窒化物層の一部分の表面抵抗を変更し、前記ｎ-電極と接触されるｐ型窒化物層の面積を変更することで、発光ダイオードの活性層と並列に形成される電流通路の電気抵抗を制御することを特徴とする。
本発明は、別途のツェナーダイオードを使用せずに電流通路を発光ダイオードの活性層と並列に設置することで、発光素子を製作するためのパッケージ工程数及び製造費用を減少できるとともに、外部から流入した静電気による静電放電を防止し、逆電流によるダイオードの損傷を防止できるので、発光素子の信頼性を向上させることができる。
また、プラズマ表面処理及び接触面積の変更によって前記電流通路の電気抵抗を変更することができ、高い静電気放電特性を有するとともに、正常的な発光ダイオードの動作が可能になる。
このような技術的課題を達成するための本発明の一側面によると、サファイア基板上にｎ型半導体層を形成する段階と、前記ｎ型半導体層上に活性層を形成する段階と、前記活性層上にｐ型半導体層を形成する段階と、エッチングによって前記ｎ型半導体層の一部を除去してオープンする段階と、前記ｐ型半導体上にｐ-電極を形成する段階と、オープンされた前記ｎ型半導体層と前記ｐ-電極が形成されていないｐ型半導体層の一部にかけてｎ-電極を形成する段階とから構成される、活性層と並列に接続される電流通路を有する発光ダイオードの製造方法を提供する。
前記エッチングによってｎ型半導体層の一部を除去してオープンする段階は、フォトレジストによってパターンを形成する段階と、加熱によってフォトレジストパターンを再形成化（ｔｈｅｒｍａｌ ｒｅｆｌｏｗ）する段階と、円形に再形成化されたフォトレジストパターンをエッチングマスクとして用いて乾式エッチングによってｎ型半導体層の一部を除去し、活性層を含むエッチング面を傾斜面に形成する段階とをさらに含むことができる。
前記エッチングによってｎ型半導体層の一部を除去した後、オープンされたｎ型半導体層、エッチング面によって露出された側面活性層、ｐ-電極が形成されていないｐ型半導体層上にプラズマ処理を実施する段階をさらに含むことができる。
前記ｎ-電極を形成する段階は、前記ｎ-電極と接触される前記ｎ型半導体層の接触面積の大きさを変更する段階と、前記ｎ-電極と接触される前記ｐ型半導体層の接触面積の大きさを変更する段階とをさらに含むことができる。
また、サファイア基板上にｎ型半導体層を形成する段階と、前記ｎ型半導体層上に活性層を形成する段階と、前記活性層上にｐ型半導体層を形成する段階と、エッチングによって前記ｎ型半導体層の一部を除去してオープンする段階と、前記ｐ型半導体上にｐ-電極を形成する段階と、前記ｐ-電極上に反射板を形成する段階と、オープンされた前記ｎ型半導体層と前記ｐ-電極が形成されていない前記ｐ型半導体層の一部にかけてｎ-電極を形成する段階とを経て完成された発光ダイオードのｎ-電極とｐ-電極をサブマウントに付着し、フリップチップ形態の発光ダイオードに製作することができる。
本発明の他の側面によると、サファイア基板上にｐ型半導体層を形成する段階と、前記ｐ型半導体層上に活性層を形成する段階と、前記活性層上にｎ型半導体層を形成する段階と、エッチングによって前記ｐ型半導体層の一部を除去してオープンする段階と、前記ｎ型半導体層上にｎ-電極を形成する段階と、オープンされた前記ｐ型半導体層と前記ｎ-電極が形成されていない前記ｎ型半導体層の一部にかけてｐ-電極を形成する段階とから構成される活性層と並列に接続される電流通路を有する発光ダイオードの製造方法を提供する。
前記エッチングによって前記ｐ型半導体層の一部を除去してオープンする段階は、フォトレジストによってパターンを形成する段階と、加熱によって前記フォトレジストパターンを再形成化する段階と、円形に再形成化されたフォトレジストパターンをエッチングマスクとして用いて乾式エッチングによってｐ型半導体層の一部を除去し、活性層を含むエッチング面を傾斜面に形成する段階とをさらに含むことができる。
前記エッチングによって前記ｐ型半導体層の一部を除去した後、オープンされた前記ｐ型半導体層、エッチング面によって露出された側面活性層、前記ｎ-電極が形成されていないｎ型半導体層上にプラズマ処理を実施する段階をさらに含むことができる。
前記ｐ-電極を形成する段階は、前記ｐ-電極と接触される前記ｐ型半導体層の接触面積の大きさを変更する段階と、前記ｐ-電極と接触される前記ｎ型半導体層の接触面積の大きさを変更する段階とをさらに含むことができる。
また、サファイア基板上にｐ型半導体層を形成する段階と、前記ｐ型半導体層上に活性層を形成する段階と、前記活性層上にｎ型半導体層を形成する段階と、エッチングによって前記ｐ型半導体層の一部を除去してオープンする段階と、前記ｎ型半導体層上にｎ-電極を形成する段階と、前記ｎ-電極上に反射板を形成する段階と、オープンされた前記ｐ型半導体と前記ｎ-電極が形成されていない前記ｎ型半導体層の一部にかけてｐ-電極を形成する段階とを経て完成された発光ダイオードのｎ-電極とｐ-電極をサブマウントに付着し、フリップチップ形態の発光ダイオードに製作することができる。
本発明の他の側面によると、発光ダイオードは、サファイア基板上に形成されたｎ型半導体層と、前記ｎ型半導体層上に形成された活性層と、前記活性層上に形成されたｐ型半導体層と、ｐ型半導体層上に形成されたｐ-電極と、エッチングによってオープンされたｎ型半導体層とｐ-電極が形成されていないｐ型半導体層にかけて形成されたｎ-電極とを含むことで、活性層と並列に接続される電流通路を有する発光ダイオードを提供する。
前記ｎ-電極は、ｎ型半導体層とｐ型半導体層との間の傾斜したエッチング面を含み、ｎ型半導体層とｐ-電極が形成されていないｐ型半導体層にかけて形成される。
前記ｎ-電極は、ｎ型半導体層、エッチング面によって露出された側面活性層、ｐ-電極が形成されていないｐ型半導体層上に、接触面の電気抵抗が変形されるようにプラズマ処理によって形成される。
前記ｎ-電極は、ｎ-電極と接触されるｎ型半導体層の接触面積の大きさを変更し、ｎ-電極と接触されるｐ型半導体層の接触面積の大きさを変更することで形成される。
前記活性層と並列に接続される電流通路を有する発光ダイオードのｎ-電極及びｐ-電極をサブマウントに付着し、フリップチップ形態の発光ダイオードを提供することができる。
本発明の他の側面によると、発光ダイオードは、サファイア基板上に形成されたｐ型半導体層と、前記ｐ型半導体層上に形成された活性層と、前記活性層上に形成されたｎ型半導体層と、前記ｎ型半導体層上に形成されたｎ-電極と、エッチングによってオープンされた前記ｐ型半導体層と前記ｎ-電極が形成されていない前記ｎ型半導体層にかけて形成されたｐ-電極とを含むことで、活性層と並列に接続される電流通路を有する発光ダイオードを提供する。
前記ｐ-電極は、前記ｐ型半導体層と前記ｎ型半導体層との間の傾斜したエッチング面を含み、前記ｐ型半導体層と前記ｎ-電極が形成されていないｎ型半導体層にかけて形成される。
前記ｐ-電極は、ｐ型半導体層、エッチング面によって露出された側面活性層、ｎ-電極が形成されていないｎ型半導体層上に、接触面の電気抵抗が変形されるようにプラズマ処理によって形成される。
前記ｐ-電極は、ｐ-電極と接触されるｐ型半導体層の接触面積の大きさを変更し、ｐ-電極と接触されるｎ型半導体層の接触面積大きさを変更することで形成される。
前記活性層と並列に接続される電流通路を有する発光ダイオードのｎ-電極及びｐ-電極をサブマウントに付着し、フリップチップ形態の発光ダイオードを提供することができる。
以下、添付した図面を参照して本発明の実施例を詳細に説明する。以下で紹介される実施例は、当業者に本発明の思想を充分に伝達するための例として提供するものである。したがって、本発明は、以下で説明される実施例に限定されることなく、他の形態で具体化されることもある。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張されて表現される。明細書の全体にかけて、同一の参照番号は同一の構成要素を示している。
図２は、本発明の一実施例に係る発光ダイオードを説明するための断面図である。
図２を参照すると、サファイア基板２０１上にｎ型窒化物層２０３、活性層２０５、ｐ型窒化物層２０７、ｐ-電極２０９から構成された発光ダイオードにおいて、露出されたｎ型窒化物層とｐ-電極が形成されていないｐ型窒化物層上にかけてｎ-電極２１１が形成される（ｐ型パッドは図示せず。)。
前記ｎ-電極２１１は、ｎ型窒化物層２０７とｐ型窒化物層２０９の一部にかけて形成されることで、発光ダイオードの活性層２０５と電気的に並列に接続された電流通路を有するようになる。
発光ダイオードに逆方向に静電気が印加された場合、発光ダイオードの接触電位差によって形成される内部抵抗よりも並列に接続された電流通路の電気抵抗が小さく設計されており、印加された静電気は、並列に接続された電流通路を通して流れるようになり、発光ダイオードの活性層を効果的に保護できるようになる。
ｎ-電極２１１の形成前に、プラズマ表面処理を通してｎ-電極が形成される窒化物層に対する電気抵抗を変形することができ、特に、ｐ型窒化物層に対するプラズマ表面処理は、電気抵抗を急速に増加させることができる。
プラズマ表面処理は、ＲＩＥ、ＩＣＰ、ＥＣＲなどのプラズマを発生可能な全ての真空チャンバーで行うことができ、プラズマガスは、Ｎ、ＮＯ、ＮＨ、Ｈｅ、Ｎｅ、Ａｒからなるグループから選択された何れか一つまたは二つ以上の組み合わせで構成され、プラズマ発生のために１Ｗ乃至２００Ｗ範囲のパワーが印加され、１０分以下の時間で窒化物層をプラズマ処理することができる。
特に、活性層を下部に置いているｐ型窒化物層２０９の表面プラズマ処理においては、プラズマ処理による活性層の損傷を防止するために、窒素プラズマを２５Ｗのパワーで６０秒未満に処理し、ｐ型窒化物層２０９表面のみにプラズマ処理を実施することが好ましい。
プラズマ処理時、プラズマ発生パワーと時間に比例して窒化物半導体の電気抵抗が増加することを確認したし、プラズマ処理された窒化物層上に接触される前記ｎ-電極２１１は、窒化物半導体の接触面で接触抵抗が増加するので、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて形成されたｎ-電極２１１によって発生する電流通路の電気特性を制御できるようになる。
したがって、発光ダイオードの活性層と並列に接続される電流通路を通して流れる漏洩電流を防止しながら、素子の電気的駆動特性を正常的に維持させるとともに、外部から流入可能な静電気に対してバイパスを提供することで、静電気に対して高い信頼性を有する発光ダイオードを提供するようになる。
窒化物半導体に対するプラズマ処理の代わりに、ｎ-電極と接触されるｎ型窒化物層、活性層を含むメサ側面、ｐ型窒化物層上にＳｉＯ２膜またはＳｉＮ膜などの絶縁体を挿入することによっても、窒化物層に接触されるｎ-電極の接触抵抗を変化させることができる。
プラズマ処理後に、ｎ-電極と接触されるｎ型窒化物層、活性層を含むメサ側面、ｐ型窒化物層上にＳｉＯ２膜またはＳｉＮ膜などの絶縁体を追加的に挿入することによっても、窒化物層に接触されるｎ-電極の接触抵抗を変化させることができる。
また、ｎ-電極が形成される接触面に対するプラズマ処理と一緒に、窒化物層と接触するｎ-電極の面積を変化させることで接触抵抗を変形することができ、特に、ｐ型窒化物と接触される接触面積の変化は、接触抵抗変化に多くの影響を及ぼすようになる。
窒化物層と接触されるｎ-電極の面積を減少させることで電極の接触抵抗が増加するので、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて形成されたｎ-電極２１１によって発生する電流通路の電気特性を制御できるようになる。
前記ｐ-電極２０９は、酸化伝導膜またはＮｉ／Ａｕなどの透明金属膜で形成され、ｎ-電極２１１は、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｒ、Ｆｅ、Ｃｕ、Ｍｏを含むグループから選択された何れか一つまたは二つ以上の組み合わせで具現される。
図３は、本発明の一実施例に係る発光ダイオードを説明するための断面図である。
図３を参照すると、サファイア基板２０１上にｎ型窒化物層２０３、活性層２０５、ｐ型窒化物層２０７、ｐ-電極２０９で構成された発光ダイオード構造が開示されており（ｐ型パッドは図示せず)、エッチングによってｎ型窒化物層２０７を露出させるとき、加熱によって円形に再形成されたフォトレジストをエッチングマスクとして用いて乾式エッチングさせることで、図３のように傾斜型メサ構造を有する発光ダイオードを製作できるようになる。
ｎ-電極２２１は、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて形成される。
前記ｐ-電極２０９は、酸化伝導膜またはＮｉ／Ａｕなどの透明金属膜で形成され、ｎ-電極２２１は、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｒ、Ｆｅ、Ｃｕ、Ｍｏを含むグループから選択された何れか一つまたは二つ以上の組み合わせで具現される。
前記ｎ-電極２２１は、ｎ型窒化物層２０７とｐ型窒化物層２０９の一部にかけて形成されることで、発光ダイオードの活性層２０５と電気的に並列に接続された電流通路を有するようになる。
ｎ-電極２２１の形成前に、プラズマ表面処理を通してｎ-電極が形成される窒化物層に対する電気抵抗を変形することができ、特に、ｐ型窒化物層に対するプラズマ表面処理は、電気抵抗を急速に増加させることができる。
プラズマ表面処理は、ＲＩＥ、ＩＣＰ、ＥＣＲなどのプラズマを発生可能な全ての真空チャンバーで行うことができ、プラズマガスは、Ｎ、ＮＯ、ＮＨ、Ｈｅ、Ｎｅ、Ａｒからなるグループから選択された何れか一つまたは二つ以上の組み合わせで構成され、プラズマ発生のために１Ｗ乃至２００Ｗ範囲のパワーが印加され、１０分以下の時間で窒化物層をプラズマ処理することができる。
特に、活性層を下部に置いているｐ型窒化物層２０９の表面プラズマ処理においては、プラズマ処理による活性層の損傷を防止するために、窒素プラズマを２５Ｗのパワーで６０秒未満に処理し、ｐ型窒化物層２０９表面のみにプラズマ処理を実施することが好ましい。
プラズマ処理時、プラズマ発生パワーと時間に比例して窒化物半導体の電気抵抗が増加することを確認したし、プラズマ処理された窒化物層上に接触される前記ｎ-電極２２１は、窒化物半導体の接触面で接触抵抗が増加するので、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて形成されたｎ-電極２２１によって発生する電流通路の電気特性を制御できるようになる。
したがって、発光ダイオードの活性層と並列に接続される電流通路を通して流れる漏洩電流を防止しながら、素子の電気的駆動特性を正常的に維持させるとともに、外部から流入可能な静電気に対してバイパスを提供することで、静電気に対して高い信頼性を有する発光ダイオードを提供するようになる。
窒化物半導体に対するプラズマ処理の代わりに、ｎ-電極と接触されるｎ型窒化物層、活性層を含むメサ側面、ｐ型窒化物層上にＳｉＯ２膜またはＳｉＮ膜などの絶縁体を挿入することによっても、窒化物層に接触されるｎ-電極の接触抵抗を変化させることができる。
プラズマ処理後に、ｎ-電極と接触されるｎ型窒化物層、活性層を含むメサ側面、ｐ型窒化物層上にＳｉＯ２膜またはＳｉＮ膜などの絶縁体を追加的に挿入することによっても、窒化物層に接触されるｎ-電極の接触抵抗を変化させることができる。
また、ｎ-電極が形成される接触面に対するプラズマ処理と一緒に、窒化物層と接触するｎ-電極の面積を変化させることで接触抵抗を変形することができ、特に、ｐ型窒化物と接触される接触面積の変化は、接触抵抗変化に多くの影響を及ぼすようになる。
窒化物層と接触されるｎ-電極の面積を減少させることで電極の接触抵抗が増加するので、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて形成されたｎ-電極２２１によって発生する電流通路の電気特性を制御できるようになる。
特に、図３に示すように、傾斜型メサ構造の発光ダイオードは、活性層が素子の上面に露出されており、プラズマ処理時、垂直型メサ構造に比べて効果的に活性層の露出面を絶縁化させることで、ｎ-電極との直接的な電気的接触を防止することができ、長時間の間素子を駆動するときに素子の信頼性を増進させることができ、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて形成されたｎ-電極２２１が緩慢な傾斜度を有するエッチング面上に形成されることで、電極形成時のステップカバレッジ問題を解消することができ、フリップチップ形態で素子を製作する場合に光抽出効率を増加させることで、発光効率をより一層改善させることができる。
図４は、図２及び図３の発光ダイオードの等価回路図である。
図４を参照すると、発光ダイオード２２５に直列に接続された抵抗２３５は、発光ダイオード活性層の接合電位差を含む内部抵抗と半導体-金属間の接触抵抗を全て含む抵抗成分を示したもので、発光ダイオード２２５と並列に接続された抵抗２５５は、露出されたｎ型窒化物層２０３とｐ-電極が形成されていないｐ型窒化物層２０７上にかけて接触されたｎ-電極２１１または２２１によって形成される電流通路の抵抗に該当する。
前記電流通路の抵抗２５５は、窒化物半導体層に対するプラズマ処理と接触される電極面の大きさによって決定され、前記電流通路抵抗２５５の大きさ変化によって、製作された発光ダイオード駆動の電気的特性と静電気放電限界が決定される。
図２及び図３に開示された発光ダイオードは、ｎ-電極が素子の左側面のみに形成された場合を記載しているが、素子の左側だけでなく、右側にも対称的な構造でｎ-電極を形成することができ、素子を完全に取り囲む形態でｎ-電極を形成することもできる。図２及び図３では、サファイア上にｎ型窒化物層、活性層、ｐ型窒化物層が順次形成された窒化物発光ダイオードに対して説明したが、サファイア上にｐ型窒化物層、活性層、ｎ型窒化物層が積層された窒化物発光ダイオードも本発明の同一の技術的思想に基づいて具体化されることは自明である。
一般的なフリップチップ形態の発光ダイオードの断面図である。 図１Ａのフリップチップ形態の発光ダイオードの等価回路図である。 本発明の一実施例に係る発光ダイオードの断面図である。 本発明の他の実施例に係る発光ダイオードの断面図である。 図2及び図3の発光ダイオードの断面図である。
符号の説明
１０１，２０１…基板、１０３，２０３…ｎ型半導体層、１０５，２０５…活性層、１０７，２０７…ｐ型半導体層、１０９，２０９…ｐ-電極、１１１，２１１，２２１…ｎ-電極、１２５，２２５…発光ダイオード、１５５…ツェナーダイオード、２３５，２５５…抵抗。

Claims (27)

  1. 基板上にｎ型半導体層を形成する段階と；
    前記ｎ型半導体層上に活性層を形成する段階と；
    前記活性層上にｐ型半導体層を形成する段階と；
    前記ｎ型半導体層をエッチングする段階と；
    前記ｐ型半導体層上にｐ-電極を形成する段階と；
    エッチングされた前記ｎ型半導体層とｐ-電極が形成されていない前記ｐ型半導体層の一部にかけてｎ-電極を形成する段階と；
    を含むことを特徴とする発光ダイオードの製造方法。
  2. 前記エッチング段階は、加熱によって円形に再形成化（ｔｈｅｒｍａｌ ｒｅｆｌｏｗ）されたフォトレジストをエッチングマスクとして用いて乾式エッチングすることで、エッチング面が傾斜面に形成されることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  3. 前記ｎ-電極が形成される前に、プラズマ処理を通して半導体層の電気的特性を変化させるプラズマ処理段階をさらに含むことを特徴とする請求項１に記載の発光ダイオードの製造方法。
  4. 前記ｎ-電極が形成される前に、ｎ-電極が形成されるｎ型半導体層、活性層を含む傾斜面、ｐ型半導体層の一部に絶縁膜を形成する段階をさらに含むことを特徴とする請求項１に記載の発光ダイオードの製造方法。
  5. 前記プラズマ処理する段階後に、前記ｎ-電極が形成されるｎ型半導体層、活性層を含む傾斜面、ｐ型半導体層の一部に絶縁膜を形成する段階をさらに含むことを特徴とする請求項３に記載の発光ダイオードの製造方法。
  6. 前記ｎ型半導体層、前記活性層及び前記ｐ型半導体層は、窒化物系半導体で構成されることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  7. 前記プラズマ処理段階のガスは、Ｎ、ＮＯ、ＮＨ、Ｈｅ、Ｎｅ、Ａｒからなるグループから選択された何れか一つまたは二つ以上の組み合わせで構成されたことを特徴とする請求項３に記載の発光ダイオードの製造方法。
  8. 前記プラズマ処理段階中に印加されるプラズマパワーによって、表面処理された半導体層の電気特性が変わることを特徴とする請求項３に記載の発光ダイオードの製造方法。
  9. 前記プラズマ処理段階中のプラズマ処理時間によって、表面処理された半導体層の電気特性が変わることを特徴とする請求項３に記載の発光ダイオードの製造方法。
  10. 前記プラズマ処理段階中に印加されるプラズマパワーと処理時間によって、表面処理された半導体層の電気特性が変わることを特徴とする請求項３に記載の発光ダイオードの製造方法。
  11. 前記ｎ-電極は、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｒ、Ｆｅ、Ｃｕ、Ｍｏを含むグループから選択された何れか一つまたは二つ以上の組み合わせであることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  12. 前記ｎ-電極の形成によって、前記活性層と並列に接続される電流通路を形成することを特徴とする請求項１に記載の発光ダイオードの製造方法。
  13. 前記ｎ-電極を形成する段階以後に、前記ｐ-電極上に反射板を形成し、前記反射板と前記ｎ-電極をサブマウントに付着してフリップチップ形態で構成することを特徴とする請求項３に記載の発光ダイオードの製造方法。
  14. 半導体層と接触される前記ｎ-電極の接触面積の大きさを変化させ、前記ｎ-電極と半導体層との接触抵抗を変化させる段階をさらに含むことを特徴とする請求項１に記載の発光ダイオードの製造方法。
  15. 基板と；
    前記基板上に形成されたｎ型半導体層と；
    前記ｎ型半導体層上に形成された活性層と；
    前記活性層上に形成されたｐ型半導体層と；
    前記ｐ型半導体層上に形成されたｐ-電極と；
    エッチングで露出された前記ｎ型半導体層と前記ｐ型半導体層の一部にかけて形成されたｎ-電極と；を含むことを特徴とする発光ダイオード。
  16. 前記露出されたｎ型半導体層と前記ｐ型半導体層は、エッチング傾斜面を有し、前記傾斜面に活性層が露出されたことを特徴とする請求項１５に記載の発光ダイオード。
  17. 前記ｎ-電極は、プラズマ処理され、電気的特性が変化された半導体層上に形成されたことを特徴とする請求項１５に記載の発光ダイオード。
  18. 前記ｎ-電極は、ｎ型半導体層、活性層を含む傾斜面、ｐ型半導体層の一部の間に絶縁膜を含むことを特徴とする請求項１５に記載の発光ダイオード。
  19. 前記ｎ型半導体層、前記活性層及び前記ｐ型半導体層は、窒化物系半導体であることを特徴とする請求項１５に記載の発光ダイオード。
  20. 前記プラズマ処理のガスは、Ｎ、ＮＯ、ＮＨ、Ｈｅ、Ｎｅ、Ａｒからなるグループから選択された何れか一つまたは二つ以上の組み合わせであることを特徴とする請求項１７に記載の発光ダイオード。
  21. 前記プラズマ処理は、プラズマパワーによって表面処理された半導体層の電気特性が変わることを特徴とする請求項１７に記載の発光ダイオード。
  22. 前記プラズマ処理は、プラズマ処理時間によって表面処理された半導体層の電気特性が変わることを特徴とする請求項１７に記載の発光ダイオード。
  23. 前記プラズマ処理は、プラズマパワーと処理時間によって表面処理された半導体層の電気特性が変わることを特徴とする請求項１７に記載の発光ダイオード。
  24. 前記ｎ-電極は、Ｔｉ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｒ、Ｆｅ、Ｃｕ、Ｍｏを含むグループから選択された何れか一つまたは二つ以上の組み合わせで構成されることを特徴とする請求項１５に記載の発光ダイオード。
  25. 前記ｎ-電極の形成によって、前記活性層と並列に接続される電流通路が形成されることを特徴とする請求項１５に記載の発光ダイオード。
  26. 前記ｐ-電極上に反射板をさらに含み、前記反射板と前記ｎ-電極をサブマウントに付着することを特徴とする請求項１７に記載の発光ダイオード。
  27. 半導体層と接触される前記ｎ-電極の接触面積の大きさによって、前記ｎ-電極と半導体層との接触抵抗が決定されることを特徴とする請求項１５に記載の発光ダイオード。
JP2008188716A 2008-02-01 2008-07-22 発光ダイオード及びその製造方法 Expired - Fee Related JP5575378B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0010784 2008-02-01
KR1020080010784A KR101457204B1 (ko) 2008-02-01 2008-02-01 발광 다이오드 및 그 제조방법

Publications (3)

Publication Number Publication Date
JP2009188370A true JP2009188370A (ja) 2009-08-20
JP2009188370A5 JP2009188370A5 (ja) 2011-09-08
JP5575378B2 JP5575378B2 (ja) 2014-08-20

Family

ID=40930793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188716A Expired - Fee Related JP5575378B2 (ja) 2008-02-01 2008-07-22 発光ダイオード及びその製造方法

Country Status (4)

Country Link
US (1) US8049229B2 (ja)
JP (1) JP5575378B2 (ja)
KR (1) KR101457204B1 (ja)
TW (1) TWI381552B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004911A (ja) * 2018-06-29 2020-01-09 日亜化学工業株式会社 半導体素子の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR101497953B1 (ko) 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
KR101139915B1 (ko) * 2010-06-08 2012-04-30 부경대학교 산학협력단 내정전성 발광소자 및 그 제조방법
TWI515923B (zh) * 2011-08-30 2016-01-01 晶元光電股份有限公司 發光元件
TWI578565B (zh) * 2013-09-17 2017-04-11 隆達電子股份有限公司 發光二極體
KR102188993B1 (ko) 2013-11-15 2020-12-10 삼성디스플레이 주식회사 광원 유닛 및 이를 포함하는 백라이트 어셈블리

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236827A (ja) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk 選択エツチング方法
JPH0766280A (ja) * 1993-08-30 1995-03-10 Toshiba Corp 半導体装置の製造方法
JPH10223930A (ja) * 1997-02-04 1998-08-21 Rohm Co Ltd 半導体発光素子
JP2002043633A (ja) * 2000-07-25 2002-02-08 Stanley Electric Co Ltd 白色発光ダイオ−ド
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2005039197A (ja) * 2003-05-27 2005-02-10 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2006245232A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
JP2006324511A (ja) * 2005-05-19 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2007080899A (ja) * 2005-09-12 2007-03-29 Showa Denko Kk 窒化ガリウム系半導体発光素子およびその製造方法
JP2007157850A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2007173349A (ja) * 2005-12-20 2007-07-05 Sanyo Electric Co Ltd 光半導体素子およびその製造方法
JP2007227820A (ja) * 2006-02-27 2007-09-06 Stanley Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331110A (ja) * 1996-06-12 1997-12-22 Mitsubishi Electric Corp 光半導体装置、および光半導体装置の製造方法
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
JP2005045162A (ja) * 2003-07-25 2005-02-17 Mitsubishi Electric Corp 半導体素子およびその製造方法
TWI244748B (en) * 2004-10-08 2005-12-01 Epistar Corp A light-emitting device with a protecting structure
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR100631976B1 (ko) * 2005-03-30 2006-10-11 삼성전기주식회사 ３족 질화물 발광 소자
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
JP4353232B2 (ja) * 2006-10-24 2009-10-28 ソニー株式会社 発光素子

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236827A (ja) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk 選択エツチング方法
JPH0766280A (ja) * 1993-08-30 1995-03-10 Toshiba Corp 半導体装置の製造方法
JPH10223930A (ja) * 1997-02-04 1998-08-21 Rohm Co Ltd 半導体発光素子
JP2002043633A (ja) * 2000-07-25 2002-02-08 Stanley Electric Co Ltd 白色発光ダイオ−ド
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2005039197A (ja) * 2003-05-27 2005-02-10 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2006245232A (ja) * 2005-03-02 2006-09-14 Nichia Chem Ind Ltd 半導体発光素子
JP2006324511A (ja) * 2005-05-19 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2007080899A (ja) * 2005-09-12 2007-03-29 Showa Denko Kk 窒化ガリウム系半導体発光素子およびその製造方法
JP2007157850A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP2007173349A (ja) * 2005-12-20 2007-07-05 Sanyo Electric Co Ltd 光半導体素子およびその製造方法
JP2007227820A (ja) * 2006-02-27 2007-09-06 Stanley Electric Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004911A (ja) * 2018-06-29 2020-01-09 日亜化学工業株式会社 半導体素子の製造方法
JP7161096B2 (ja) 2018-06-29 2022-10-26 日亜化学工業株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
US8049229B2 (en) 2011-11-01
JP5575378B2 (ja) 2014-08-20
KR20090084540A (ko) 2009-08-05
TWI381552B (zh) 2013-01-01
US20090194779A1 (en) 2009-08-06
TW200935626A (en) 2009-08-16
KR101457204B1 (ko) 2014-11-03

Similar Documents

Publication Publication Date Title
JP5575378B2 (ja) 発光ダイオード及びその製造方法
US8242509B2 (en) Light emitting device
US9590137B2 (en) Light-emitting diode
US9219197B1 (en) Micro-light-emitting diode
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
US9231153B2 (en) Micro-light-emitting diode
US20060163604A1 (en) Gallium nitride-based light emitting device having light emitting diode for protecting electrostatic discharge, and melthod for manufacturing the same
CN106711301B (zh) 发光二极管与其制作方法
EP3096363A1 (en) Micro-light-emitting diode
US8680560B2 (en) LED and LED package
KR100986440B1 (ko) 발광소자 및 그 제조방법
KR100986556B1 (ko) 발광소자 및 그 제조방법
US20100308339A1 (en) Light emitting device, light emitting device package and lighting system including the same
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR101544974B1 (ko) 발광 다이오드 및 그 제조방법
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
US20130092955A1 (en) Light emitting diode and fabricating method thereof
KR101090178B1 (ko) 반도체 발광소자
KR20080000784A (ko) 제너 다이오드를 구비하는 발광소자 및 그 제조 방법
KR100730754B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR20160115217A (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102237137B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR102486036B1 (ko) 자외선 발광소자, 자외선 발광소자 제조방법 및 발광소자 패키지
KR102299735B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140702

R150 Certificate of patent or registration of utility model

Ref document number: 5575378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees