TWI381552B - 發光二極體以及其製造方法 - Google Patents

發光二極體以及其製造方法 Download PDF

Info

Publication number
TWI381552B
TWI381552B TW097129539A TW97129539A TWI381552B TW I381552 B TWI381552 B TW I381552B TW 097129539 A TW097129539 A TW 097129539A TW 97129539 A TW97129539 A TW 97129539A TW I381552 B TWI381552 B TW I381552B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor layer
emitting diode
light
type semiconductor
Prior art date
Application number
TW097129539A
Other languages
English (en)
Other versions
TW200935626A (en
Inventor
Yeo-Jin Yoon
Original Assignee
Seoul Opto Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Opto Device Co Ltd filed Critical Seoul Opto Device Co Ltd
Publication of TW200935626A publication Critical patent/TW200935626A/zh
Application granted granted Critical
Publication of TWI381552B publication Critical patent/TWI381552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

發光二極體以及其製造方法
本發明有關於一種對靜電放電影響(electrostatic discharge impact)具有改良的保護功能之發光二極體。更特定而言，本發明有關於一種發光二極體，該發光二極體具有與活性層電性並聯(electrically connected in parallel)的電流泄漏通路(current leakage passage)以旁路(bypass)施加到發光二極體的靜電來保護發光二極體免於靜電的影響且確保一種抗靜電效能有較高的可靠性。
發光二極體(Light emitting diode，LED)是在電流向前輸入到裝置的活性層內時將電流轉換成光的裝置。爲了發出紅外綫、紅光等，發光二極體由諸如InP、GaAs、GaP等化合物形成。而且，GaN為主的半導體已發展爲用於發出紫外綫、藍光或綠光之發光二極體的材料。
爲了防止產生晶體缺陷(crystal defect)，通常藉由磊晶製程(epitaxy process)在藍寶石基板上生長GaN為主的半導體，藍寶石基板具有與半導體之晶體結構和晶格常數類似的晶體結構與晶格常數(lattice constant)。由於藍寶石爲絕緣體，因此，發光二極體之電極墊形成於磊晶層的生長表面上。然而，對於由諸如藍寶石之絕緣體所製成之基板，難於防止自外部所注入之靜電造成的靜電放電(electrostatic discharge，ESD)。結果，發光二極體容易因靜電放電而損壞，靜電放電降低了發光二極體的可靠性。 因此，當封裝發光二極體時，與發光二極體一起安裝單獨的Zenor二極體以防止ESD。
圖1A是在基座(sub-mount)上帶有用以防止ESD損壞之Zenor二極體的覆晶LED的橫截面圖，且圖1B是圖1A所示之覆晶LED之等效電路圖。參看圖1A，半導體發光裝置包括LED 125和Zenor二極體155，Zenor二極體155與LED 125並聯且Zenor二極體155形成於基座151上。 LED 125包括在藍寶石基板101上之n型半導體層(例如，n-GaN)103、在n型半導體層103上之活性層105，在活性層105上之p型半導體層(例如，p-GaN)107、在n型半導體層103上之n電極111以及在p型半導體層107上之p電極109。可藉由向諸如n型矽基板之基座151之一部份內注入(例如)p型離子來在其內形成p型矽區域153。在LED 125中，n電極111經由第一導電凸塊113而連接至p型矽區域153，且p電極109經由第二導電凸塊115而連接至諸如n型矽基板之基座151，之後進行覆晶結合(flip chip bonding)。當透過圖1a所示之半導體發光裝置之輸入/輸出端子(未圖示)而施加ESD電壓時，大部份放電電流透過與LED 125並聯的Zenor二極體155而流動。利用此組態，LED 125可防止ESD電壓的不經意施加(inadvertent application)。
對於圖1a所示之發光裝置，在基座上形成Zenor二極體需要昂貴的離子注入過程(ion-injection process)和難以控制的擴散過程，藉此導致在製造基座方面的複雜過程和 增加的成本。
不僅是在如上文所述之覆晶LED中而且還在一般表面發射LED的情況下，添加Zenor二極體增加了封裝LED與Zenor二極體之過程數目和製造成本，且還伴有在封裝中沈積LED和Zenor二極體之困難。
構想出本發明以解决如上文所述之習知技術的問題，且本發明的一方面在於提供一種發光二極體，該發光二極體具有與活性層電性並聯之電流通路以保護發光二極體免於受靜電損壞而無需使用Zenor二極體，靜電可自外部施加到發光二極體。
本發明之另一方面在於提供一種發光二極體，該發光二極體具有藉由形成電極而建立之電流通路且該電流通路與活性層電性並聯，其中改變電極與半導體層之間的接觸電阻和接觸面積，藉此確保最佳的驅動條件和可靠的抗靜電功能。
根據本發明，發光二極體包括基板、n型氮化物層；活性層、p型氮化物層以及自藉由蝕刻而暴露之n型氮化物層延伸至p型氮化物層之一部份的n電極以形成與活性層並聯之電流通路。
爲了確保發光二極體之最佳操作和可靠的防靜電功能，執行電漿表面處理(plasma surface treatment)以改變接觸p型氮化物層之該部份的n電極之表面電阻和接觸面積從而可控制與活性層並聯之電流通路之電阻。
根據本發明之一方面，發光二極體之製造方法包括：在藍寶石基板上形成n型半導體層；在n型半導體層上形成活性層；在活性層上形成p型半導體層；藉由蝕刻來移除n型半導體層之一部份以暴露n型半導體層；在p型半導體層上形成p電極；以及形成自暴露的n型半導體延伸至其中未形成p電極的p型半導體之一部份之n電極，以形成與活性層並聯之電流通路。
移除n型半導體之一部份可包括形成光阻圖案；藉由加熱以回焊(reflowing)該光阻圖案而達成圓形；以及利用該圓形光阻圖案作爲蝕刻遮罩藉由乾式蝕刻(dry etching)來移除n型半導體層之一部份使得該n型半導體層之蝕刻表面形成到包括活性層之傾斜表面內。
該方法還可包括對暴露的n型半導體層、透過蝕刻表面而暴露的活性層以及其中未形成p電極之p型半導體層之部份執行電漿處理。
n電極之形成可包括改變接觸n電極之n型半導體層之接觸面積和改變接觸n電極之p型半導體層之接觸面積。
或者，可藉由將發光二極體的n電極與p電極附著到基座來提供覆晶發光二極體(flip chip light emitting diode)，其中該發光二極體藉由以下步驟來製造：在藍寶石基板上形成n型半導體層；在n型半導體層上形成活性層；在活性層上形成p型半導體層；藉由蝕刻來移除n型半導體層之一部份；在p型半導體層上形成p電極；在p電極上形成反射板(reflection plate)；以及形成自暴露的n 型半導體延伸至其中未形成p電極之p型半導體之一部份的n電極。
根據本發明之另一方面，發光二極體之製造方法包括：在藍寶石基板上形成p型半導體層；在p型半導體層上形成活性層；在活性層上形成n型半導體層；藉由蝕刻來移除p型半導體層之一部份以暴露p型半導體層；在n型半導體層上形成n電極；以及形成自暴露的p型半導體層延伸至其中未形成n電極之n型半導體之一部份之p電極，以形成與活性層並聯之電流路徑。
移除p型半導體之一部份可包括形成光阻圖案；藉由加熱將該光阻圖案回焊成圓形；以及利用圓形光阻圖案作爲蝕刻遮罩藉由乾式蝕刻來移除p型半導體層之一部份使得p型半導體層之蝕刻表面形成到包括活性層之傾斜表面內。
該方法還可包括對暴露的p型半導體層、透過蝕刻表面而暴露之活性層以及其中未形成n電極之n型半導體層之該部份執行電漿處理。
形成p電極可包括改變接觸p電極之p型半導體層之接觸面積和改變接觸p電極之n型半導體層之接觸面積。
或者，可藉由將發光二極體之n電極與p電極附著至基座而提供覆晶發光二極體，其中該發光二極體藉由以下步驟而製造：在藍寶石基板上形成p型半導體層；在p型半導體層上形成活性層；在活性層上形成n型半導體層；藉由蝕刻來移除p型半導體層之一部份而暴露p型半導體 層；在n型半導體層上形成n電極；在n電極上形成反射板；以及形成自暴露的p型半導體延伸至其中未形成n電極之n型半導體的一部份之p電極。
根據本發明之再一方面，發光二極體包括：在藍寶石基板上之n型半導體層；在n型半導體層上之活性層；在活性層上之p型半導體層；在p型半導體層上之p電極；以及自藉由蝕刻所暴露之n型半導體層延伸至其中未形成p電極之p型半導體層之一部份之n電極，以形成與活性層並聯之電路通路。
n電極可包括在n型半導體層與p型半導體層之間的傾斜的蝕刻表面且可自n型半導體層延伸至其中未形成p電極的p型半導體層之該部份。
n電極可藉由對n型半導體層、透過蝕刻表面而暴露之活性層以及其中未形成p電極之p型半導體層之該部份執行電漿處理而形成，從而可改變接觸n電極之n型半導體層和p型半導體層之接觸面積的電阻。
n電極可藉由改變n型半導體層與n電極之接觸面積和改變p型半導體層與n電極之接觸面積而形成。
或者，可藉由將具有與活性層並聯之電流通路的發光二極體的n電極與p電極附著至基座而提供覆晶發光二極體。
根據本發明之又一方面，發光二極體包括：在藍寶石基板上之p型半導體層；在p型半導體層上之活性層；在活性層上之n型半導體層；在n型半導體層上之n電極； 以及自藉由蝕刻而暴露之p型半導體層延伸至其中未形成n電極之n型半導體層之一部份的p電極，以形成與活性層並聯之電路通路。
p電極可包括在p型半導體層與n型半導體層之間的傾斜的蝕刻表面，且自p型半導體層延伸至其中未形成n電極之n型半導體層之部份。
p電極可藉由對p型半導體層、透過蝕刻表面而暴露之活性層以及其中未形成n電極之n型半導體層之部份執行電漿處理而形成，從而可改變接觸p電極之n型半導體層與p型半導體層之接觸面積的電阻。
p電極可藉由改變p型半導體層與p電極之接觸面積和改變n型半導體層與p電極之接觸面積而形成。
或者，可藉由將具有與活性層並聯之電流通路之發光二極體的n電極和p電極附著至基座而提供覆晶發光二極體。
將在下文中參看附圖來詳細地描述本發明之示範性實施例。以舉例說明之方式給出該等實施例以使得熟習此項技術者全面地瞭解本發明。因此，本發明並不限於此等實施例且可實現為各種形式。再者，爲了描述之方便起見，在圖式中，元件的寬度、長度和厚度並不按照比例繪製。在整個說明書中類似的元件用類似的元件符號表示。
圖2是根據本發明之一實施例的發光二極體之橫截面圖。
參看圖2，根據該實施例之發光二極體包括藍寶石基板201、n型氮化物層203、活性層205、p型氮化物層207、p電極209以及n電極211(p型墊未圖示)。n電極211由n型氮化物層之暴露部份形成，此暴露部份暴露至其中未形成p電極之p型氮化物層之一部份上。
即，n電極211自n型氮化物層207的一部份延伸到p型氮化物層209的一部份，因此發光二極體具有與活性層205電性並聯之電流通路。
當向後向發光二極體施加靜電時，所施加的靜電透過與活性層並聯的電流通路而流動，因爲電流通路的電阻經設定低於藉由發光二極體的接觸電位差所建立的內阻，藉此有效地保護發光二極體的活性層免於受靜電損壞。
在形成n電極211之前，可對氮化物層執行電漿表面處理以改變其中將形成n電極之氮化物層之電阻。特定而言，在p型氮化物層上之電漿表面處理可造成電阻的迅速增加。
可在能够產生電漿的任何真空腔室，諸如反應性離子蝕刻(reactive ion etching，RIE)腔室、感應耦合電漿(inductively coupled plasma，ICP)腔室、電子回旋加速器共振(electron cyclotron resonance，ECR)腔室等中執行電漿表面處理。電漿氣體包括自N、NO、NH、He、Ne、Ar或其之組合所組成的群組中選出的至少一者。藉由施加範圍在1~200W的功率以產生電漿來對氮化物層執行10分鐘或更短時間的電漿表面處理。
特定而言，當對安置於活性層上方的p型氮化物層209執行電漿處理時，需要藉由氮為主的電漿(nitrogen-based plasma)以25W僅使p型氮化物層209的表面經受少於60秒的電漿處理來防止活性層由於電漿處理而損壞。
在電漿處理中，氮化物半導體的電阻與電漿處理的功率和持續時間成比例。而且，與氮化物層的電漿處理表面相接觸的n電極211在n電極211與氮化物半導體層的接觸表面上具有增加的接觸電阻。因此，可控制藉由形成自n型氮化物層203的暴露部份延伸至其中未形成p電極之p型氮化物層207的該部份的n電極211所建立的電流通路的電性特徵(electric characteristics)。
利用與發光二極體的活性層並聯的電流通路，發光二極體可防止電流泄漏，正常地維持二極體的電驅動特徵(electrical drive characteristics)且提供旁路(bypass)以用於自外部施加的靜電，藉此確保高度可靠的抗靜電功能。
可藉由在n型氮化物層、包括活性層之臺面(mesa)側以及將接觸n電極之p型氮化物層上安置諸如SiO2 膜或SiN膜的絕緣膜，而不是對氮化物半導體層執行電漿處理來改變接觸氮化物層之n電極的接觸電阻。
亦可在對氮化物半導體層執行電漿處理後藉由在n型氮化物層、包括活性層的臺面側以及將接觸n電極的p型氮化物層上安置諸如SiO2 膜或SiN膜的絕緣膜來改變接觸氮化物層之n電極的接觸電阻。
而且，亦可藉由改變n電極與氮化物層的接觸面積以 及對其中將形成n電極的氮化物層的接觸表面執行電漿處理來改變接觸氮化物層之n電極的接觸電阻。特定而言，n電極與p型氮化物之接觸面積的改變將在很大程度上影響接觸電阻的改變。
由於n電極與氮化物層之接觸面積的减小而造成n電極的接觸電阻的增加，因此可能控制藉由形成自n型氮化物層203的暴露部份延伸至其中未形成p電極的p型氮化物層207的該部份的n電極211所建立的電流通路的電性特徵。
p電極209可由導電氧化物膜或諸如Ni/Au的透明金屬膜形成，且n電極211可由自Ti、Al、Pt、Pd、Au、Cr、Fe、Cu、Mo和其組合所構成的群組中選出的材料形成。
圖3是示出根據本發明之另一實施例的發光二極體的橫截面圖。
參看圖3，根據該實施例之發光二極體包括藍寶石基板201、n型氮化物層203、活性層205、p型氮化物層207、p電極209以及n電極221(p型墊未圖示)。此處，使用光阻作爲蝕刻遮罩藉由蝕刻(具體而言，藉由乾式蝕刻)來暴露n型氮化物層207而向發光二極體提供臺面結構，如圖3所示。此時，光阻經受熱回焊過程來達成圓形。
n電極221自n型氮化物層203的暴露部份至其中未形成p電極的p型氮化物層207的一部份來形成。
p電極209可由導電氧化物膜或諸如Ni/Au的透明金屬膜形成，且n電極221可由自Ti、Al、Pt、Pd、Au、Cr、 Fe、Cu、Mo和其組合所組成的群組中選出的材料來形成。
同樣，n電極221自n型氮化物層207延伸至p型氮化物層209的該部份，使得發光二極體具有與活性層205電性並聯的電流通路。
在形成n電極221之前，可對氮化物層執行電漿表面處理以改變其中將形成n電極之氮化物層之電阻。特定而言，對p型氮化物層所執行的電漿表面處理可造成電阻的迅速增加。
可在能够產生電漿的任何真空腔室，諸如反應性離子蝕刻(RIE)腔室、感應耦合電漿(ICP)腔室、電子回旋加速器共振(ECR)腔室等中執行電漿表面處理。電漿氣體包括自N、NO、NH、He、Ne、Ar或其組合所組成的群組中選出的至少一者。藉由施加範圍在1~200W的功率而產生電漿來對氮化物層執行10分鐘或更短時間的電漿表面處理。
特定而言，當對安置於活性層上方的p型氮化物層209執行電漿處理時，需要藉由氮為主的電漿以25W僅使p型氮化物層的表面經受少於60秒的電漿處理來防止活性層由於電漿處理而損壞。
在電漿處理中，氮化物半導體之電阻與電漿處理的功率和持續時間成比例。而且，與氮化物層之電漿處理表面相接觸的n電極221在n電極221與氮化物半導體層之接觸表面上具有增加的接觸電阻。因此，可控制藉由形成n電極221所建立的電流通路的電性特徵，此n電極221自n型氮化物層203的暴露部份延伸至其中未形成p電極的p 型氮化物層207的部份。
利用與發光二極體的活性層並聯之電流通路，可防止發光二極體電流泄漏，正常地維持二極體的電性驅動特徵，且提供旁路以用於自外部施加的靜電，藉此確保高度可靠的抗靜電功能。
可藉由在n型氮化物層、包括活性層之臺面側以及將接觸n電極之p型氮化物層上安置諸如SiO2 膜或SiN膜之絕緣膜，而不是對氮化物半導體層執行電漿處理來改變接觸氮化物層之n電極的接觸電阻。
亦可在對氮化物半導體層執行電漿處理之後藉由在n型氮化物層上、包括活性層之臺面側以及將接觸n電極之p型氮化物層上安置諸如SiO2 膜或SiN膜之絕緣膜來改變接觸氮化物層之n電極的接觸電阻。
而且，亦可藉由改變n電極與氮化物層之接觸面積以及對其中將形成n電極之氮化物層的接觸表面執行電漿處理來改變接觸氮化物層之n電極的接觸電阻。特定而言，n電極與p型氮化物的接觸面積的改變將在很大程度上影響接觸電阻的改變。
由於n電極與氮化物層的接觸面積减小而造成n電極的接觸電阻增加，因此可控制藉由形成n電極221所建立的電流通路的電性特徵，此n電極221自n型氮化物層203的暴露部份延伸至其中未形成p電極的p型氮化物層207的部份。
對於如圖3所示之具有斜坡臺面結構之發光二極體， 朝向發光二極體之上表面暴露活性層。因此，活性層的暴露的表面在電漿處理期間可比垂直的臺面結構更有效地絕緣且可防止直接接觸n電極，藉此來改良發光二極體的可靠性，即使在發光二極體被長時期驅動時。而且，當形成自n型氮化物層203至其中未形成p電極之p型氮化物層207的該部份的n電極221時，n電極221形成於具有緩坡之蝕刻表面上，藉此在形成電極時防止階梯覆蓋(step coverage)，同時在製造覆晶型發光二極體的情况下可改良光的提取效率和發光效率。
圖4是圖2和圖3所示之發光二極體的等效電路圖。
參看圖4，與發光二極體225串聯之電阻235表示包括諸如活性層之接面(junction)電位差的內阻和在半導體與金屬之間的接觸電阻之電阻元件。與發光二極體225並聯之電阻255表示藉由n電極211或221所建立的電流通路的電阻，n電極211或221自n型氮化物層203的暴露部份至其中未形成p電極的p型氮化物層之該部份而形成。
可由氮化物半導體層之電漿處理和接觸氮化物半導體層之電極的接觸面積來决定電流通路之電阻225。電流通路之電阻225决定發光二極體的電性特徵和靜電放電限制。
雖然在圖2和圖3所示實施例中n電極被說明爲僅安置於發光二極體的左側上，但本發明並不限於此組態。n電極可以對稱的方式提供於發光二極體上，或者可被提供爲整個地包圍發光二極體。而且，雖然圖2和圖3所示之 發光二極體中之每一者被說明爲具有在藍寶石基板上按照以下次序而依序形成之n型氮化物層、活性層以及p型氮化物層，但本發明並不限於此組態。本發明還可適用於具有在藍寶石基板上依序形成之p型氮化物層、活性層以及n型氮化物層之發光二極體。
自上文之描述顯而易見，根據本發明，發光二極體包括與活性層並聯的電流通路而無需單獨的Zenor二極體。因此，根據本發明之發光二極體允許减少封裝過程之數目且减少製造成本，並且可防止靜電放電，靜電放電可能由自外部所感應之靜電造成，藉此，藉由反向電流(reverse current)而防止損壞發光二極體同時改良發光二極體的可靠性。
而且，電漿處理和電極的接觸面積的改變導致電流通路的電阻的改變，藉此確保高度可靠的抗靜電功能和發光二極體的最佳操作。
雖然參考實施例和附圖描述了本發明，但本發明並不限於該等實施例和附圖。應瞭解在不偏離所附申請專利範圍所界定之本發明的精神和範疇的情況下可由熟習此項技術者對本發明做出各種修改和變化。
101‧‧‧藍寶石基板
103‧‧‧n型半導體層
105‧‧‧活性層
107‧‧‧p型半導體層
109‧‧‧p電極
111‧‧‧n電極
113‧‧‧第一導電凸塊
115‧‧‧第二導電凸塊
125‧‧‧LED
151‧‧‧基座
153‧‧‧p型矽區域
155‧‧‧Zenor二極體
201‧‧‧藍寶石基板
203‧‧‧n型氮化物層
205‧‧‧活性層
207‧‧‧p型氮化物層
209‧‧‧p電極
211‧‧‧n電極
221‧‧‧n電極
225‧‧‧發光二極體
235‧‧‧電阻
255‧‧‧電阻
自結合附圖所給出的示範性實施例之詳細描述，本發明的上述和其它目的、特徵和優點將變得顯而易見。
圖1A是示出帶有形成於基座上用以防止ESD損壞之Zenor二極體的覆晶LED的橫截面圖。
圖1B是圖1A所示之覆晶LED的等效電路圖。
圖2是根據本發明之一實施例的發光二極體的橫截面圖。
圖3是根據本發明之另一實施例的發光二極體的橫截面圖。
圖4是圖2和圖3所示之發光二極體的等效電路圖。
201‧‧‧藍寶石基板
203‧‧‧n型氮化物層
205‧‧‧活性層
207‧‧‧p型氮化物層
209‧‧‧p電極
211‧‧‧n電極

Claims (27)

  1. 一種發光二極體之製造方法，包括：在基板上形成n型半導體層；在所述n型半導體層上形成活性層；在所述活性層上形成p型半導體層；蝕刻所述n型半導體層；在所述p型半導體層上形成p電極；以及形成n電極，所述n電極自所述蝕刻的n型半導體延伸至其中未形成所述p電極的所述p型半導體的一部份，且所述n電極接觸於所述p型半導體之所述部份。
  2. 如申請專利範圍第1項所述之發光二極體之製造方法，其中所述n型半導體層之所述蝕刻包括使用光阻作為蝕刻遮罩來乾式蝕刻所述n型半導體層，使得所述n型半導體層具有傾斜的蝕刻表面，所述光阻經受熱回焊以達成圓形。
  3. 如申請專利範圍第1項所述之發光二極體之製造方法，還包括：在形成n電極之前執行電漿處理以改變所述半導體層之電性特徵。
  4. 如申請專利範圍第1項所述之發光二極體之製造方法，還包括：在形成n電極之前，在所述n型氮化物層、包括所述活性層之傾斜表面以及將形成有n電極之所述p型氮化物層之一部份上形成絕緣膜。
  5. 如申請專利範圍第3項所述之發光二極體之製造方法，還包括：在所述電漿處理後，在所述n型氮化物層、 包括所述活性層之傾斜表面以及將形成有所述n電極之所述p型氮化物層的所述部份上形成絕緣膜。
  6. 如申請專利範圍第1項所述之發光二極體之製造方法，其中所述n型半導體層、所述活性層以及所述p型半導體層包括氮化物為主的半導體材料。
  7. 如申請專利範圍第3項所述之發光二極體之製造方法，其中使用包括自N、NO、NH、He、Ne、Ar和其組合所構成的群組中選出的一者的氣體來執行所述電漿處理。
  8. 如申請專利範圍第3項所述之發光二極體之製造方法，其中經受所述電漿處理之所述半導體層之所述電性特徵依照所述電漿處理之施加的功率而改變。
  9. 如申請專利範圍第3項所述之發光二極體之製造方法，其中經受所述電漿處理之所述半導體層之所述電性特徵依照所述電漿處理之處理持續時間而改變。
  10. 如申請專利範圍第3項所述之發光二極體之製造方法，其中所述半導體層之所述電性特徵依照所述電漿處理之處理持續時間和施加的功率而改變。
  11. 如申請專利範圍第1項所述之發光二極體之製造方法，其中所述n電極是由自Ti、Al、Pt、Pd、Au、Cr、Fe、Cu、Mo或其組合所組成的群組選出的材料來形成。
  12. 如申請專利範圍第1項所述之發光二極體之製造方法，其中所述n電極的形成建立了與所述活性層並聯之電流通路。
  13. 如申請專利範圍第3項所述之發光二極體之製造 方法，還包括：在所述形成n電極之後在所述p電極上形成反射板；以及將所述反射板與所述n電極附著到基座以使所述發光二極體構成覆晶型發光二極體。
  14. 如申請專利範圍第1項所述之發光二極體之製造方法，還包括：改變所述n電極與所述半導體層之接觸面積以改變所述n電極與所述半導體層之接觸電阻。
  15. 一種發光二極體，包括：基板；在所述基板上之n型氮化物半導體層；在所述n型氮化物半導體層上之活性層；在所述活性層上之p型半導體層；在所述p型半導體層上之p電極；以及n電極，自藉由蝕刻而暴露之所述n型半導體層延伸至所述p型半導體層之一部份，且所述n電極接觸於所述p型半導體層之所述部份。
  16. 如申請專利範圍第15項所述之發光二極體，其中所述暴露的n型半導體層和所述p型半導體層包括傾斜的蝕刻表面且所述活性層向所述傾斜的蝕刻表面暴露。
  17. 如申請專利範圍第15項所述之發光二極體，其中所述n電極形成於經受電漿處理以改變所述半導體層之電性特徵之所述半導體層上。
  18. 如申請專利範圍第15項所述之發光二極體，其中 所述n電極包括形成於所述n型半導體層上之絕緣膜、含有所述活性層之傾斜表面以及所述p型半導體層之所述部份。
  19. 如申請專利範圍第15項所述之發光二極體，其中所述n型半導體層、所述活性層以及所述p型半導體層包括氮化物為主的半導體材料。
  20. 如申請專利範圍第17項所述之發光二極體，其中使用包括自N、NO、NH、He、Ne、Ar和其組合所構成的群組中選出的一者的氣體來執行所述電漿處理。
  21. 如申請專利範圍第17項所述之發光二極體，其中經受所述電漿處理之所述半導體層之所述電性特徵依照所述電漿處理之施加的功率而改變。
  22. 如申請專利範圍第17項所述之發光二極體，其中經受所述電漿處理之所述半導體層之所述電性特徵依照所述電漿處理之處理持續時間而改變。
  23. 如申請專利範圍第17項所述之發光二極體，其中經受所述電漿處理之所述半導體層之所述電性特徵依照所述電漿處理之處理持續時間和施加的功率而改變。
  24. 如申請專利範圍第15項所述之發光二極體，其中所述n電極是由自Ti、Al、Pt、Pd、Au、Cr、Fe、Cu、Mo或其組合所組成的群組選出的材料來形成。
  25. 如申請專利範圍第15項所述之發光二極體，其中所述n電極的形成建立了與所述活性層並聯之電流通路。
  26. 如申請專利範圍第17項所述之發光二極體，還包 括：在形成n電極之後在所述p電極上之反射板，其中所述反射板與所述n電極附著至基座以使所述發光二極體構成覆晶型發光二極體。
  27. 如申請專利範圍第15項所述之發光二極體，其中所述n電極與所述半導體層之間的接觸電阻由所述n電極與所述半導體層之間的接觸面積來决定。
TW097129539A 2008-02-01 2008-08-04 發光二極體以及其製造方法 TWI381552B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080010784A KR101457204B1 (ko) 2008-02-01 2008-02-01 발광 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW200935626A TW200935626A (en) 2009-08-16
TWI381552B true TWI381552B (zh) 2013-01-01

Family

ID=40930793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129539A TWI381552B (zh) 2008-02-01 2008-08-04 發光二極體以及其製造方法

Country Status (4)

Country Link
US (1) US8049229B2 (zh)
JP (1) JP5575378B2 (zh)
KR (1) KR101457204B1 (zh)
TW (1) TWI381552B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
KR101497953B1 (ko) 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
KR101139915B1 (ko) * 2010-06-08 2012-04-30 부경대학교 산학협력단 내정전성 발광소자 및 그 제조방법
TWI515923B (zh) * 2011-08-30 2016-01-01 晶元光電股份有限公司 發光元件
TWI578565B (zh) * 2013-09-17 2017-04-11 隆達電子股份有限公司 發光二極體
KR102188993B1 (ko) 2013-11-15 2020-12-10 삼성디스플레이 주식회사 광원 유닛 및 이를 포함하는 백라이트 어셈블리
JP7161096B2 (ja) * 2018-06-29 2022-10-26 日亜化学工業株式会社 半導体素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024460A1 (en) * 1997-02-21 2001-09-27 Masahiro Yamamoto Semiconductor light-emitting device
US20060157718A1 (en) * 2005-01-19 2006-07-20 Samsung Electro-Mechanics Co., Ltd. Gallium nitride-based light emitting device having ESD protection capacity and method for manufacturing the same
US20060220057A1 (en) * 2005-03-30 2006-10-05 Samsung Electro-Mechanics Co., Ltd. Group III-nitride light emitting device
US20070145391A1 (en) * 2005-12-26 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Vertical type nitride semiconductor light emitting device and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236827A (ja) * 1985-08-10 1987-02-17 Nippon Gakki Seizo Kk 選択エツチング方法
JPH0766280A (ja) * 1993-08-30 1995-03-10 Toshiba Corp 半導体装置の製造方法
JPH09331110A (ja) * 1996-06-12 1997-12-22 Mitsubishi Electric Corp 光半導体装置、および光半導体装置の製造方法
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
JP3752339B2 (ja) * 1997-02-04 2006-03-08 ローム株式会社 半導体発光素子
JP2002043633A (ja) * 2000-07-25 2002-02-08 Stanley Electric Co Ltd 白色発光ダイオ−ド
JP2002261326A (ja) * 2001-03-02 2002-09-13 Nagoya Kogyo Univ 窒化ガリウム系化合物半導体素子の製造方法
JP4123830B2 (ja) * 2002-05-28 2008-07-23 松下電工株式会社 Ｌｅｄチップ
KR101095753B1 (ko) * 2002-08-01 2011-12-21 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP3818297B2 (ja) * 2003-05-27 2006-09-06 松下電工株式会社 半導体発光素子
JP2005045162A (ja) * 2003-07-25 2005-02-17 Mitsubishi Electric Corp 半導体素子およびその製造方法
TWI244748B (en) * 2004-10-08 2005-12-01 Epistar Corp A light-emitting device with a protecting structure
JP5008263B2 (ja) * 2005-03-02 2012-08-22 日亜化学工業株式会社 半導体発光素子
JP5138873B2 (ja) * 2005-05-19 2013-02-06 日亜化学工業株式会社 窒化物半導体素子
JP4819453B2 (ja) * 2005-09-12 2011-11-24 昭和電工株式会社 窒化ガリウム系半導体発光素子およびその製造方法
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP4994656B2 (ja) * 2005-12-20 2012-08-08 三洋電機株式会社 光半導体素子の製造方法
JP4901241B2 (ja) * 2006-02-27 2012-03-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP4353232B2 (ja) * 2006-10-24 2009-10-28 ソニー株式会社 発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010024460A1 (en) * 1997-02-21 2001-09-27 Masahiro Yamamoto Semiconductor light-emitting device
US20060157718A1 (en) * 2005-01-19 2006-07-20 Samsung Electro-Mechanics Co., Ltd. Gallium nitride-based light emitting device having ESD protection capacity and method for manufacturing the same
US20060220057A1 (en) * 2005-03-30 2006-10-05 Samsung Electro-Mechanics Co., Ltd. Group III-nitride light emitting device
US20070145391A1 (en) * 2005-12-26 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Vertical type nitride semiconductor light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
TW200935626A (en) 2009-08-16
JP5575378B2 (ja) 2014-08-20
KR20090084540A (ko) 2009-08-05
US8049229B2 (en) 2011-11-01
US20090194779A1 (en) 2009-08-06
KR101457204B1 (ko) 2014-11-03
JP2009188370A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
TWI381552B (zh) 發光二極體以及其製造方法
US8242509B2 (en) Light emitting device
US5369289A (en) Gallium nitride-based compound semiconductor light-emitting device and method for making the same
JP5709778B2 (ja) 発光素子
US11489087B2 (en) Light emitting device
US20100133567A1 (en) Semiconductor light emitting device and method of manufacturing the same
US8680560B2 (en) LED and LED package
KR101393745B1 (ko) 반도체 발광소자 및 그 제조방법
US20230044446A1 (en) Light emitting device
JP2003017757A (ja) フリップチップ形半導体発光素子
TWI437737B (zh) 發光二極體結構及其製造方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
KR101114592B1 (ko) 발광 디바이스 패키지 및 그 제조방법
CN111052409B (zh) 发光二极管装置及制造发光二极管装置的方法
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
KR101544974B1 (ko) 발광 다이오드 및 그 제조방법
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR100969128B1 (ko) 발광 소자 및 그 제조방법
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus
JP2591521B2 (ja) 窒化ガリウム系化合物半導体素子
KR102181404B1 (ko) 발광소자 및 조명시스템
KR102181429B1 (ko) 발광소자 및 조명시스템
TWI756602B (zh) 發光二極體
KR20110116453A (ko) 반도체 발광소자 및 발광소자 패키지
KR102299735B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees