JP4091049B2 - 静電気放電防止機能を有する窒化物半導体発光素子 - Google Patents

静電気放電防止機能を有する窒化物半導体発光素子 Download PDF

Info

Publication number
JP4091049B2
JP4091049B2 JP2005014518A JP2005014518A JP4091049B2 JP 4091049 B2 JP4091049 B2 JP 4091049B2 JP 2005014518 A JP2005014518 A JP 2005014518A JP 2005014518 A JP2005014518 A JP 2005014518A JP 4091049 B2 JP4091049 B2 JP 4091049B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
light emitting
emitting device
type nitride
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005014518A
Other languages
English (en)
Other versions
JP2006086489A (ja
Inventor
奎 翰 李
賢 烱 金
制 遠 金
東 俊 金
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2006086489A publication Critical patent/JP2006086489A/ja
Application granted granted Critical
Publication of JP4091049B2 publication Critical patent/JP4091049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は窒化物半導体発光素子に関するものであって、より詳しくは単一基板上に形成された発光素子とダイオードを含み上記発光素子とダイオードが共通の電極を使用することにより静電気による破損を防止でき、素子の大きさ及び電極の個数を減少させた窒化物半導体発光素子に関するものである。
近頃GaNを始め窒化物を用いた窒化物半導体はその優れた物理、化学的特性から現在光電材料及び電子素子の核心素材として脚光を浴びている。とりわけ、窒化物半導体発光素子は緑色、青色及び紫外領域までの光を生成することができ、技術発展によりその輝度が飛躍的に向上されるにつれて総天然色電光板、照明装置などの分野にも適用されてきている。
一般に窒化物半導体発光素子はGaPまたはGaAlAsのような他化合物半導体に比して静電気に大変弱いという欠点を有する。例えば、窒化物半導体発光素子は順方向へ約数百ボルト(100V以上)の静電圧により破壊されかねなく、逆方向へは約数十ボルト(30V以上)の静電圧により破壊されかねない。このように耐静電圧特性はかなり脆弱であり窒化物半導体発光素子の取扱いの際半導体 発光素子を破損させる原因となる。したがって、窒化物半導体発光素子の静電気に脆弱な欠点を克服するために様々な研究が重ねられてきたが、これに係わる従来の技術としては、米国特許6,593,597号(名称:静電気放電保護機能を有するIII-Ｖ族系LED(Group III-Ｖ Element-based LED Having ESD Protection Capacity)、出願人:South Epitaxy Corporation)に単一基板上に窒化物半導体発光素子とダイオードを同時に具現した窒化物半導体発光素子が開示されている。
図1は上記米国特許6,593,597号に開示されるLEDを示す。図1のように、従来の静電気防止LED(10)は単一基板上にLED部(A)とダイオード部(B)を各々形成する。LED部(A)は一般の窒化物半導体LEDの構造である基板(11)上にバッファ層(12)、n型窒化物半導体層(13a)、活性層(14)、p型窒化物半導体層(15)が順次に形成されp型窒化物半導体層(15)上にp側電極(16a)が形成され、露出したn型窒化物半導体層(13a)上にn側電極(16n)が形成された構造を有する。また、ダイオード部(B)はn型窒化物半導体層(13b)上に二つの電極(17a、17b)を形成し一つの電極(17a)がn型窒化物半導体層とショットキ(Schottky)接触を形成してショットキダイオードを具現した構造を有する。
このような従来の静電気防止LED(10)は単に一つの基板(11)上にLED部(A)とダイオード部(B)を各々具現するので全体素子の大きさが一般の窒化物半導体発光素子の体積より増大する問題がある。
また、電気的連結のためにLED部(A)とダイオード部(B)が各々二つ電極(16a及び16b,17a及び17b)を要するので総四つの電極の使用により電極の個数が増加し、これにより外部回路と電気的連結の際各電極に全てワイヤボンディングを施さなければならない問題がある。実際、窒化物半導体発光素子の大きさが大変微小なので各電極にワイヤボンディングを施すことはかなり困難な工程で、狭い面積に四つのワイヤボンディングを施すので各ワイヤ同士に短絡が生じる問題がある。
また、フリップチップ構造の発光装置に用いる場合に、各端子と各々連結される四つのリードパターンを支持体用基板に全て形成しなければならない問題がある。
本発明は上記従来の技術の問題を解決するために案出されたもので、その目的は窒化物半導体発光素子が静電気に脆弱であるとの欠点を解決するために単一基板上に発光素子とダイオードを共に具現しながらも発光素子の全体積及び電極の個数を最小化できる窒化物半導体発光素子を提供することにある。
上記目的を成し遂げるために本発明は、基板上に形成されたn型窒化物半導体層と、上記n型窒化物半導体層上に順次に形成され、絶縁性アイソレーションにより第1領域と第2領域とに分離された活性層及びp型窒化物半導体層と、上記第1領域のp型窒化物半導体層上に形成されたオーミックコンタクト層と、上記オーミックコンタクト層上に形成され上記第2領域のp型窒化物半導体層上に延長されたp側電極と、上記p側電極と離隔され上記第2領域のp型窒化物半導体上に形成され、上記第2領域のp型窒化物半導体層と活性層を貫通して上記n型窒化物半導体層に接続されたn側電極と、を含む窒化物半導体発光素子を提供する。
上記p側電極と上記第2領域に形成されたp型窒化物半導体層は相互ショットキ(Schottky)接合を形成してショットキダイオードとして動作する。ショットキ接合を形成するために上記p側電極の仕事関数は上記p型窒化物半導体層の仕事関数より小さいことが好ましい。p型窒化物半導体層の仕事関数より小さい仕事関数を有し上記p側電極に使用可能な代表物質としてはTi、Cr、Al、Cu及びAuなどが挙げられる。
本発明の一実施形態において、窒化物半導体発光素子は上記第2領域のp型窒化物半導体層と上記p側電極との間に追加的に形成されたn型窒化物半導体層を含むことができる。このような構造において、追加的に形成されたn型窒化物半導体層と上記第2領域のp型窒化物半導体層とはpn接合を形成しpnダイオードとして動作する。この実施形態において、n型窒化物半導体層は50nmないし200nmの厚さを有することが好ましい。
また、本発明の窒化物半導体発光素子はフリップチップ構造の発光装置に適用されるのに適した構造を有する。本発明による窒化物半導体発光素子がフリップチップ構造の発光装置に用いられるために、上記オーミックコンタクト層は70%以上の反射率を有する高反射性オーミックコンタクト層であることが好ましい。上記オーミックコンタクト層が70%以上の反射率を有するために、上記オーミックコンタクト層はAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au及びその組合の群から選ばれた物質から成る少なくとも一つの層を含むことが好ましい。
上述したように本発明によると、素子の大きさを増加させることなく単一基板上に窒化物半導体発光素子とダイオードを同時に具現して、静電気による発光素子の破損を防止できる効果がある。
さらに、本発明によると、単一基板上に具現された発光素子とダイオードが共通電極を使用することにより全体として二つの電極のみで動作が行われるので、追加的な電極の形成により外部回路などとの連結において発生する短絡などの問題を解決できる効果がある。とりわけ、フリップチップ構造に適用する際より容易に支持体用基板上のリードパターンと連結できる効果がある。
以下、本発明の様々な実施形態による窒化物半導体発光素子及びその製造方法について添付の図を参照しながらより詳しく説明する。
図2(a)は本発明の一実施形態による窒化物半導体発光素子の断面図で、図2(b)は平面図である。図2(a)及び図2(b)に示すように、本発明の一実施形態による窒化物半導体発光素子(20)は基板(21)上に形成されたバッファ層(22)と、上記バッファ層(22)上に形成されたn型窒化物半導体層(23)と、上記n型窒化物半導体層(23)上に順次に形成され、絶縁性アイソレーション(26)により第1領域(A)と第2領域(B)とに分離された活性層(24a、24b)及びp型窒化物半導体層(25a、25b)と、上記第1領域(A)のp型窒化物半導体層上に形成されたオーミックコンタクト層(27)と、上記オーミックコンタクト層(27)上に形成され上記第2領域(B)のp型窒化物半導体層(25b)上に延長されたp側電極(28a)及び上記p側電極(28a)と離隔され上記第2領域(B)のp型窒化物半導体(25b)上に形成され、上記第2領域(B)のp型窒化物半導体層(25b)と活性層(24b)を貫通して上記n型窒化物半導体層(23)に接続されたn側電極(28b)を含んで成る。
上記基板(21)は、その上に成長させられる窒化物半導体物質の結晶と結晶構造が同一でありながら格子整合を成す商用基板が存在しないので、格子整合を考慮すればサファイア基板、シリコンカーバイド(SiC)基板などが使用できる。とりわけ、フリップチップ構造の発光装置には透光性を有するサファイア基板がより適している。サファイア基板は六角ロンボ型(Hexa-Rhombo R3c)対称性を有する結晶体であって、c軸方向の格子定数が13.001Å、a軸方向には4.765Åの格子間距離を有し、サファイア面方向(orientation plane)ではC(0001)面、A(1120)面、R(1102)面などを有する特徴がある。こうしたサファイア基板のC面の場合、比較的GaN薄膜の成長が容易で、高温において安定しているので青色または緑色の発光素子用基板としてサファイア基板が主に用いられる。
一般に、基板(21)とn型窒化物半導体層(23)との間には格子不整合を緩和するためのバッファ層(22)が形成されることができる。このバッファ層(22)には、通常数十ｎｍの厚さを有するGaNまたはAlNなどの低温核成長層が使用される。
上記n型窒化物半導体層(23)はAlxInyGa(1-x-y)N組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦1である)を有するnドープされた半導体物質から成ることができ、代表的な窒化物半導体物質としてはGaN、AlGaN、GaInNがある。上記n型窒化物半導体層(23)のドーピングに使用される不純物としてはSi、Ge、Se、TeまたはCなどが使用されることができる。上記n型窒化物半導体層(23)は、上記半導体物質を有機金属気相蒸着法(Metal Organic Chemical Vapor Deposition : MOCVD)、分子ビーム成長法(Molecular Beam Epitaxy:MBE)またはハイブリッド気相蒸着法(Hybride Vapor Phase Epitaxy : HVPE)のような公知の蒸着工程を使用して上記基板(21)上に成長させることにより形成される。
本発明による窒化物半導体発光素子(20)は絶縁性アイソレーションに分離された第1領域(A)及び第2領域(B)に順次に形成された活性層(24a、24b)とp型窒化物半導体層(25a、25b)を有することを特徴とする。
上記第1領域(A)に形成された活性層(24a)は光を発光するための層であって、単一または多重量子井戸構造を有するGaNまたはInGaNなどの窒化物半導体層から成る。上記第1領域(A)に形成された活性層(24a)は上記n型窒化物半導体層(23)のような有機金属気相蒸着法、分子ビーム成長法またはハイブリッド気相蒸着法のような周知の蒸着工程を利用して上記n型窒化物半導体層(22)上に形成されることができる。
上記第2領域(B)に形成された活性層(24b)は上記第1領域(A)に形成された活性層(24a)と同一な物質から成り、同一な工程により形成される。実際、窒化物半導体発光素子の製造工程において上記二つの領域(A、B)に形成される活性層(24a、24b)とp型窒化物半導体層(25a、25b)は、上記n型窒化物半導体層(23)上に分離されない一つの層で各々形成され、以降エッチングなどの工程により二つの領域に区分されることに工程上の利点がある。
上記第1領域に形成されたp型窒化物半導体層(25a)は上記n型窒化物半導体層(23)と同様に、AlxInyGa(1-x-y)Nの組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦1である)を有するpドープされた半導体物質から成ることができ、代表的な窒化物半導体物質としてはGaN、AlGaN、GaInNがある。
上記第1領域に形成されたp型窒化物半導体層(25a)のドーピングに使用される不純物としてはMg、ZnまたはBeなどがある。上記p型窒化物半導体層(25a)は、上記半導体物質を有機金属気相蒸着法、分子ビーム成長法またはハイブリッド気相蒸着法のような公知の蒸着工程を使用して上記活性層(23)上に成長させることにより形成される。
上記第2領域に形成されたp型窒化物半導体層(25b)は上記第1領域に形成された窒化物半導体層(25a)と同一な物質から成り、同一な工程により形成される。先述したように、実際製造の工程において上記二つの領域(A、B)に形成される活性層(24a、24b)とp型窒化物半導体層(25a、25b)は、上記n型窒化物半導体層(23)上に分離されない一つの層で各々形成され、以後エッチングなどの工程により二つの領域に区分されることができる。
上記第1領域(A)及び第2領域(B)は絶縁性アイソレーション(26)により区分される。上記絶縁性アイソレーション(26)は第1領域(A)の活性層(24a)とp型窒化物半導体層(25a)及び第2領域(B)の活性層(25b)及びp型窒化物半導体層(25b)を電気的に絶縁する機能を果たす同時に、p側電極(28a)が形成される際、二つの領域に上記p側電極(28a)の物質が浸透するのを防止する機能を果たす。上記絶縁性アイソレーション(26)は電気的に絶縁性を有するSiO2のような酸化物を含む材料から成ることができる。
上記第1領域(A)のp型窒化物半導体層(25a)上にはオーミックコンタクト層(27)が形成される。上記オーミックコンタクト層(27)は比較的高いエネルギーバンドギャップを有するp型窒化物半導体層(25a)との接触抵抗を下げるのに適した物質から成る。とりわけ、フリップチップ構造の発光装置に使用される窒化物発光素子において上記オーミックコンタクト層(27)はp型窒化物半導体層(25a)との接触抵抗を下げるのに適しながら同時にフリップチップ用窒化物半導体発光素子の構造的な面を考慮して高い反射率を有する物質で形成される必要がある。こうした接触抵抗の改善と高反射率の条件を満足するために、上記オーミックコンタクト層(27)はAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au及びその組合の群から選ばれた物質から成る少なくとも一つの層から成ることができ、70%以上の反射率を有することが好ましい。上記オーミックコンタクト層は反射効率を改善するめに二層構造または三層構造で形成されることができる。上記オーミックコンタクト層(27)は化学気相蒸着法(Chemical Vapor Deposition : CVD)及び電子ビーム蒸発法(E-beam evaporator)のような周知の蒸着方法またはスパッタリング(sputtering)などの工程により形成されることができ、オーミックコンタクトの特性を向上させるために約400ないし900℃の温度で熱処理することができる。
上記p側電極(28a)は上記オーミックコンタクト層(27)の上面に形成され上記第2領域(B)のp型窒化物半導体層(25b)上の一部領域(S1)まで延長され形成されることを特徴とする。上記p側電極(28b)はフリップチップ構造において導電性バンプを通してリード上に搭載される最外郭電極層となる。
上記p側電極(28b)と第2領域(B)のp型窒化物半導体層(25b)とが接する領域(S1)において、電流-電圧特性が線形的でなく、ダイオードと類似な特性を有するショットキ(Schottky)接合が成される場合、第2領域(B)ではショットキ ダイオードを形成するようになる。即ち、p側電極(28a)-第2領域(B)のp型窒化物半導体層(25b)-n側電極(28b)が一つのショットキダイオードを形成するようになる。
上記p側電極(28b)と第2領域(B)のp型窒化物半導体層(25b)とが接する領域(S1)において、ショットキ 接合が形成されるために、上記p側電極(28b)の仕事関数は上記p型窒化物半導体層(25b)の仕事関数より小さくなければならず、こうした特性を満足させるp側電極(28b)の物質としてはTi、Cr、Al、Cu及びAuなどが挙げられる。上記p側電極は化学気相蒸着法及び電子ビーム蒸発法のような周知の蒸着方法またはスパッタリングなどの工程により形成することができる。
上記n側電極(28b)は上記p側電極(28a)と離隔し上記第2領域(B)のp型窒化物半導体(25b)上に形成され、上記第2領域(B)のp型窒化物半導体層(25b)と活性層(24b)を貫通して上記n型窒化物半導体層(23)に接続される形態で形成される。上記n側電極(26n)はTi、Cr、Al、Cu及びAuの群から選ばれた物質から成る単一層または複数層から成ることができ、化学気相蒸着法及び電子ビーム蒸発法のような周知の蒸着方法またはスパッタリングなどの工程により形成されることができる。n側電極(28b)を上記n型窒化物半導体層(23)と接続させるために、上記第2領域(B)の活性層(24b)及びp型窒化物半導体層(25b)の一部を除去して所定の領域のn型窒化物半導体層(23)を露出してから、露出領域にn側電極(28b)を形成して第2領域(B)のp型窒化物半導体層(25b)上まで延長し形成することができる。
また、本発明による窒化物半導体発光素子はp側電極(28a)がn側電極(28b)と近い領域まで延長され形成された構造を有するので両電極同士の短絡などを防止するために両電極間に絶縁物質から成るパッシべーション層(図示せず)を形成することが好ましい。
上記絶縁性アイソレーション(26)と同様に、上記パッシべーション層はSiO2のような絶縁性酸化物から成ることができる。
先述したように、本発明の主な特徴は活性層(24a、24b)及びp型窒化物半導体層(25a、25b)が二つの領域(A、B)に分離され、上記p側電極(28a)が上記オーミックコンタクト層(27)の上面から上記第2領域(B)のp型窒化物半導体層(25b)上の一部領域(S1)まで延長され形成されることである。上記p側電極(28a)とn側電極(28b)との間に適切な電圧が印加されると、上記p側電極(28a)からオーミックコンタクト層(27)、第1領域(A)のp型窒化物半導体層(25a)と活性層(24a)、n型窒化物半導体層(23)を介してn側電極(28b)へ電流が流れ上記第1領域(A)の活性層(24a)において光が生成される。即ち、第1領域は発光領域となる。一方、第2領域(B)ではp側電極(28a)とn側電極(28b)とが全て第2領域(B)のp型窒化物半導体層(25b)と接するので、第2領域(B)の活性層(24b)には電流が通過しないので、第2領域(B)の活性層(24b)は光を生成しない。即ち、第2領域は非発光領域となり、上記p側電極(28b)と第2領域(B)のp型窒化物半導体層(25b)とが接する領域(S1)において電流-電圧特性が線形的でなくダイオードと類似する特性を有するショットキ(Schottky)接合が形成されるショットキダイオードが設けられる。
このように、本発明による窒化物半導体発光素子は発光素子とダイオードが同時に具現された構造を有し、とりわけ発光素子とダイオードが共通電極を有する特徴がある。このような電極構造は全体素子の大きさを減少させることができ、発光素子に使用される二つの電極とダイオードに使用される二つの電極を別に具備し電極数を増加させるとの問題を解消することができる。電極数が減少するので、ワイヤボンディングの際短絡の恐れが減少し、とりわけフリップチップ構造の発光装置において導電性バンプを用いて窒化物半導体発光素子をサブマウントに接合する際要される端子の個数を減らすことができる利点がある。
また、図2(b)の平面図から分かるように、一般の窒化物半導体発光素子(ダイオードを含まない発光素子)のn側電極が形成される面積上に追加的にダイオードを具現できるので、窒化物半導体発光素子の全体的な大きさを増加させる必要が無い利点がある。
図2(a)及び図2(b)に基づき説明した窒化物半導体発光素子の等価回路を図2(c)に示してある。本実施形態による窒化物半導体発光素子は、図2(c)のようにp側電極(28a)とn側電極(28b)との間に発光素子(200a)とショットキダイオード(200b)とが相異する極性同士並列構造で連結された形態となる。このような回路構成を有する窒化物半導体発光素子の動作を説明すれば次のとおりである。
先ず、p側電極(28a)とn側電極(28b)との間に窒化物半導体発光素子が適切に動作可能な順方向電圧が印加される場合、ショットキダイオード(200b)には逆方向バイアスとなるので電流は発光素子(200a)側へ流れ発光素子(200a)が発光するようになる。このような電流の流れは図2(a)において一点鎖線の矢印で示す。
次に、本実施形態による窒化物半導体発光素子のp側電極(28a)とn側電極(28b)との間に順方向で数百ボルトの電圧が静電気により印加される場合にショットキダイオード(200b)の降伏電圧より絶対値が大きい逆方向電圧が印加されるのでショットキダイオード(200b)が短絡状態となり、ほぼ全ての電流がショットキダイオード(200b)を通して流れるようになる。一般に、窒化物半導体発光素子は順方向へ数百ボルトの静電圧により破壊され得るが、ショットキダイオードは数ボルトの逆方向電圧で降伏状態となるので、静電気による過剰な順方向電圧による発光素子の破損を防止できるようになる。
次に、p側電極(28a)とn側電極(28b)との間に逆方向電圧が印加される場合、ショットキダイオード(200b)には順方向へ電圧が印加された状態となるので、ほぼ全ての電流はショットキダイオード(200b)へ流れる。このような電流の流れは図2(a)において点線の矢印で示す。一般に、窒化物半導体発光素子は約数十ボルトの逆電圧により破壊され、ショットキダイオードは1V以上の順方向バイアス電圧で常に動作するので、発光素子に印加される殆どの逆電圧に対して安定性を確保することができる。
このように、本発明の一実施形態による窒化物半導体発光素子は静電気による過剰な順方向電圧及び逆方向電圧に対して発光素子へ流れる過電流を防止できるので、静電気による発光素子の破損を防止できるのである。
図3(a)及び図3(b)は本発明の他実施形態による窒化物半導体発光素子の断面図及び平面図である。本実施形態による窒化物半導体発光素子は図2(a)及び図2(b)に基づき説明した実施形態の窒化物半導体発光素子において、p側電極(38a)と第2領域(B)のp型窒化物半導体層(35b)との間に追加的に形成されたn型窒化物半導体層(39)をさらに具備した構造を有する。このような構造において第2領域(B)には追加的に形成されたn型窒化物半導体層(39)とp型窒化物半導体層(35b)とがpn接合を形成するpn接合ダイオードが具現される。この場合、追加的に形成されたn型窒化物半導体層(39)の厚さは、窒化物半導体発光素子の全体の大きさを考慮して50nmないし200nmであることが好ましい。
上記図2(a)及び図2(b)に説明された実施形態の窒化物発光素子において具現されたショットキダイオードは反応速度が速い特徴があるが漏洩電流がpn接合ダイオードより大きい欠点があるので、静電気防止効果の面で漏洩電流がより少ないpn接合ダイオードを使用した本実施形態がより好ましい。
実際の製造工程において、上記追加的に形成されたn型窒化物半導体層(39)は基板(31)上に形成されるn型窒化物半導体層(33)と同一な材料及び工程により第2領域(B)のp型窒化物半導体層(35b)上の一部領域に選択的に成長させることができる。上記追加的に形成されたn型窒化物半導体層(39)の選択的な成長のために周知のフォトリソグラフィー工程が使用されることができる。
上記追加的に形成されたn型窒化物半導体層(39)を形成するための他方法は次のとおりである。先ず、基板(31)上に形成されたn型窒化物半導体層(33)上に、活性層(34a、34b)とp型窒化物半導体層(35a、35b)と追加的なn型窒化物半導体層を各々区分されない一つの層に形成する。続いて、エッチングなどの工程を通して、第1領域(A)と第2領域(B)とに上記活性層(34a、 34b)とp型窒化物半導体層(35a、35b)と追加的なn型窒化物半導体層を分離する。最後に、第1領域上に形成された追加的なn型窒化物半導体層をエッチングにより除去し、第2領域(B)において形成したい位置の追加的なn型窒化物半導体層(39)を残した余りの追加的なn型窒化物半導体層をエッチングし除去する。このような工程を通して第2領域(B)のp型窒化物半導体層(35b)上の望む位置に追加的にn型窒化物半導体層(39)を形成することができる。
図3(a)及び図3(b)に示した本発明の一実施形態による窒化物半導体発光素子の等価回路を図3(c)に示してある。本実施形態による窒化物半導体発光素子は図3(c)のような発光素子(300a)とpn接合ダイオード(300b)とが相異する極性同士並列構造で連結された形態となる。
先述したように、一般の窒化物半導体発光素子は順方向バイアス電圧が数百ボルト以上の場合と逆方向バイアス電圧が数十ボルト以上の場合に素子が破壊される特性を有する。したがって、発光素子が動作可能な順方向バイアス電圧が印加される場合と、数百ボルト以上の順方向バイアス電圧が印加される場合と、逆方向バイアス電圧が印加される場合において本実施形態による窒化物半導体発光素子の動作を説明する。
先ず、p側電極(38a)とn側電極(38b)との間に窒化物半導体発光素子(300a)が適切に動作可能な順方向電圧が印加される場合、pn接合ダイオード(300b)には逆方向バイアス電圧が印加されるので、電流は発光素子(300a)側へ流れ発光素子(300a)が発光することになる。一般に、発光素子(300a)が動作する順方向バイアス電圧の大きさはpn接合ダイオードの降伏電圧の絶対値より大きくないので、ほぼ全ての電流が発光素子(300a)を通して流れる。このような電流の流れは図３(a)において一点鎖線の矢印で示してある。
次に、本実施形態による窒化物半導体発光素子のp側電極(38a)とn側電極(38b)との間に順方向へ数百ボルトの電圧が静電気により印加される場合にpn接合ダイオード(300b)の降伏電圧の絶対値より大きい逆方向電圧が印加されるのでpn接合ダイオード(300b)は降伏状態となりほぼ短絡された状態となる。したがって、ほぼ全ての電流がpn接合ダイオード(300b)を通して流れるので、静電気による過剰な順方向電圧により発生しかねない発光素子の破損を防止できるようになる。
次に、p側電極(38a)とn側電極(38b)との間に逆方向電圧が印加される場合、pn接合ダイオード(300b)には順方向へ電圧が印加された状態となるので、ほぼ全ての電流はショットキダイオードへ流れる。このような電流の流れは図3(a)において点線の矢印で示す。こうして発光素子に印加される殆どの逆電圧に対して安定性を確保できるようになる。
本発明による窒化物半導体発光素子は発光素子とダイオードを一基板上に共に具現して静電気による発光素子の破損を防止できる構造を有しながら、同時にフリップチップ構造の発光装置に適用するに適した形態の電極構造を有する。図4は本発明による窒化物半導体発光素子がフリップチップ構造の発光装置に適用された一例を示す。
一般に、窒化物半導体発光素子に使用される基板は電気的絶縁性基板なので、最終窒化物半導体発光素子はp側電極とn側電極が同一面上に形成された構造を有する。こうした構造的特徴は窒化物半導体発光素子がフリップチップ 構造に適したものにさせる。
本発明による窒化物半導体発光素子は一基板上に具現された発光素子とダイオードが共通電極を使用する電極構造を有する。したがって、図4に示したように、本発明による窒化物半導体発光素子(41)は一般の窒化物半導体発光素子(ダイオードを含まない単一発光素子)と同様に、支持体用基板(421)上に各電極(46p、46n)を導電性バンプ(423)を通して各リードパターン(422)上に融着させることにより搭載することができる。
従来のダイオードを含んだ 窒化物半導体発光素子が発光素子とダイオードに各々二つずつ電極を使い合わせて四つの電極を必要としていたのに比して、本発明による窒化物半導体発光素子は二つの電極を使用するので連結構造が簡素で、フリップチップ構造において支持体用基板上に形成さえたリードパターン構造を単純化させられる利点がある。
以上の説明において参照した図2(b)及び図3(b)には絶縁性アイソレーションが窒化物半導体発光素子の一辺から隣接した他の一辺へ延長された形態で示してあるが、これは本発明を限定するものではなく、絶縁性アイソレーションの形態はn側電極の形態や窒化物半導体発光素子の大きさによって多様に変更できることは当業者にとっては自明である。
本発明は上述した実施形態及び添付の図により限定されるわけではなく、本発明の請求範囲により限定されるもので、請求範囲に記載された本発明の技術的思想を外れない範囲内において多用な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者にとっては自明なことである。
図１は、従来の静電気放電防止機能を有する窒化物ＬＥＤの断面図である。 図２（ａ）は本発明の一実施形態による窒化物半導体発光素子の断面図であり、図２（ｂ）は図２（ａ）の窒化物半導体発光素子の平面図であり、図２（ｃ）は図２（ａ）の窒化物半導体発光素子の等価回路図である。 図３（ａ）は本発明の他実施形態による窒化物半導体発光素子の断面図であり、図３（ｂ）は図３（ａ）の窒化物半導体発光素子の平面図であり、図３（ｃ）は図３（ａ）の窒化物半導体発光素子の等価回路図である。 図４は、本発明の窒化物半導体発光素子が適用されたフリップチップ構造の発光装置の例示図である。
符号の説明
20、30 窒化物半導体発光素子
A 第1領域
B 第2領域
21、31 基板
23、33 n型窒化物半導体層
24a、24b、34a、34b 活性層
25a、25b、35a、35b p型窒化物半導体層
26、36 絶縁性アイソレーション
27、37 オーミックコンタクト層
28a、38a p側電極
28b、38b n側電極

Claims (7)

  1. 基板上に形成されたn型窒化物半導体層と、
    上記n型窒化物半導体層上に順次に形成され、絶縁性アイソレーションにより第1領域と第2領域とに分離された活性層及びp型窒化物半導体層と、
    上記第1領域のp型窒化物半導体層上に形成されたオーミックコンタクト層と、
    上記オーミックコンタクト層上に形成され上記第2領域のp型窒化物半導体層上に延長されたp側電極と、
    上記p側電極と離隔し上記第2領域のp型窒化物半導体上に形成され、上記第2領域のp型窒化物半導体層と活性層を貫通して上記n型窒化物半導体層に接続されたn側電極と、
    を含む窒化物半導体発光素子。
  2. 上記p側電極の仕事関数は上記p型窒化物半導体層の仕事関数より小さいことを特徴とする請求項1に記載の窒化物半導体発光素子。
  3. 上記p側電極はTi、Cr、Al、Cu及びAuの群から選ばれた物質であることを特徴とする請求項1または2に記載の窒化物半導体発光素子。
  4. 上記第2領域のp型窒化物半導体層と上記p側電極の間に追加的に形成されたn型窒化物半導体層をさらに含むことを特徴とする請求項1に記載の窒化物半導体発光素子。
  5. 上記追加的に形成されたn型窒化物半導体層は50nmないし200nmの厚さを有することを特徴とする請求項4に記載の窒化物半導体発光素子。
  6. 上記オーミックコンタクト層の反射率は70%以上であることを特徴とする請求項1に記載の窒化物半導体発光素子。
  7. 上記オーミックコンタクト層はAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au及びその組合の群から選ばれた物質から成る少なくとも一つの層を含むことを特徴とする請求項1に記載の窒化物半導体発光素子。
JP2005014518A 2004-09-17 2005-01-21 静電気放電防止機能を有する窒化物半導体発光素子 Active JP4091049B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040074656A KR100576872B1 (ko) 2004-09-17 2004-09-17 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자

Publications (2)

Publication Number Publication Date
JP2006086489A JP2006086489A (ja) 2006-03-30
JP4091049B2 true JP4091049B2 (ja) 2008-05-28

Family

ID=36073015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005014518A Active JP4091049B2 (ja) 2004-09-17 2005-01-21 静電気放電防止機能を有する窒化物半導体発光素子

Country Status (3)

Country Link
US (1) US7173288B2 (ja)
JP (1) JP4091049B2 (ja)
KR (1) KR100576872B1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6531600A (en) 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100044080A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7695644B2 (en) * 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US7825491B2 (en) * 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US20080035370A1 (en) * 1999-08-27 2008-02-14 Lex Kosowsky Device applications for voltage switchable dielectric material having conductive or semi-conductive organic material
KR20050034936A (ko) * 2003-10-10 2005-04-15 삼성전기주식회사 형광체를 이용한 파장변환형 발광 다이오드 패키지 및제조방법
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
US20100263200A1 (en) * 2005-11-22 2010-10-21 Lex Kosowsky Wireless communication device using voltage switchable dielectric material
US7923844B2 (en) * 2005-11-22 2011-04-12 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
US20080029405A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having conductive or semi-conductive organic material
US20080032049A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having high aspect ratio particles
US7968010B2 (en) 2006-07-29 2011-06-28 Shocking Technologies, Inc. Method for electroplating a substrate
JP2010521058A (ja) 2006-09-24 2010-06-17 ショッキング テクノロジーズ，インコーポレイテッド ステップ電圧応答を有する電圧切り換え可能な誘電体材料の組成及び該誘電体材料の製造方法
US20120119168A9 (en) * 2006-11-21 2012-05-17 Robert Fleming Voltage switchable dielectric materials with low band gap polymer binder or composite
KR100875128B1 (ko) * 2007-01-16 2008-12-22 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
KR20080089859A (ko) * 2007-04-02 2008-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US7793236B2 (en) * 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
JP5098482B2 (ja) 2007-07-25 2012-12-12 豊田合成株式会社 発光装置の製造方法及び発光装置
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8206614B2 (en) * 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US20100006864A1 (en) * 2008-07-11 2010-01-14 Philips Lumileds Lighting Company, Llc Implanted connectors in led submount for pec etching bias
DE102008034560B4 (de) * 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US20100047535A1 (en) * 2008-08-22 2010-02-25 Lex Kosowsky Core layer structure having voltage switchable dielectric material
JP5191837B2 (ja) * 2008-08-28 2013-05-08 株式会社東芝 半導体発光素子及び半導体発光装置
WO2010033635A1 (en) * 2008-09-17 2010-03-25 Shocking Technologies, Inc. Voltage switchable dielectric material containing boron compound
EP2342722A2 (en) * 2008-09-30 2011-07-13 Shocking Technologies Inc Voltage switchable dielectric material containing conductive core shelled particles
US9208931B2 (en) * 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
US8362871B2 (en) * 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
EP2412212A1 (en) 2009-03-26 2012-02-01 Shocking Technologies Inc Components having voltage switchable dielectric materials
US9053844B2 (en) * 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
KR101007139B1 (ko) * 2009-09-10 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101154750B1 (ko) * 2009-09-10 2012-06-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100986407B1 (ko) * 2009-10-22 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101047708B1 (ko) * 2009-10-28 2011-07-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101039896B1 (ko) 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
US20110198544A1 (en) * 2010-02-18 2011-08-18 Lex Kosowsky EMI Voltage Switchable Dielectric Materials Having Nanophase Materials
US9224728B2 (en) * 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9320135B2 (en) * 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
TWI470832B (zh) 2010-03-08 2015-01-21 Lg Innotek Co Ltd 發光裝置
KR101021005B1 (ko) * 2010-03-10 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101701507B1 (ko) * 2010-04-08 2017-02-01 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템
DE102010032813A1 (de) * 2010-07-30 2012-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN102130287A (zh) * 2010-12-22 2011-07-20 晶科电子（广州）有限公司 具有静电损伤保护功能的发光二极管器件及其制造方法
US20130001596A1 (en) * 2011-06-28 2013-01-03 Osram Sylvania Inc. Deposition of esd protection on printed circuit boards
US9000453B2 (en) * 2011-06-28 2015-04-07 Osram Sylvania Inc. Electrostatic discharge protection for electrical components, devices including such protection and methods for making the same
CN103999217B (zh) * 2011-09-21 2017-06-06 保险丝公司 用于esd保护的垂直切换的构造
WO2016043247A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI578576B (zh) * 2015-12-30 2017-04-11 隆達電子股份有限公司 發光二極體晶片
KR102075151B1 (ko) * 2018-09-19 2020-03-02 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI794380B (zh) * 2018-12-24 2023-03-01 晶元光電股份有限公司 半導體元件
KR102029876B1 (ko) * 2019-07-29 2019-10-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN113363359A (zh) * 2021-06-09 2021-09-07 泉州三安半导体科技有限公司 一种倒装发光二极管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914501A (en) * 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
JP2000208822A (ja) * 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
TW545698U (en) * 2001-12-28 2003-08-01 United Epitaxy Co Ltd LED packaging structure with a static charge protecting device
KR100497121B1 (ko) * 2002-07-18 2005-06-28 삼성전기주식회사 반도체 led 소자
TWI229463B (en) * 2004-02-02 2005-03-11 South Epitaxy Corp Light-emitting diode structure with electro-static discharge protection
KR100448350B1 (ko) * 2004-03-13 2004-09-14 에피밸리 주식회사 Ⅲ-질화물계 발광 다이오드 및 그 제조 방법
TWI260795B (en) * 2004-03-22 2006-08-21 South Epitaxy Corp Flip chip type- light emitting diode package
US7064353B2 (en) * 2004-05-26 2006-06-20 Philips Lumileds Lighting Company, Llc LED chip with integrated fast switching diode for ESD protection

Also Published As

Publication number Publication date
KR100576872B1 (ko) 2006-05-10
JP2006086489A (ja) 2006-03-30
KR20060025821A (ko) 2006-03-22
US20060060880A1 (en) 2006-03-23
US7173288B2 (en) 2007-02-06

Similar Documents

Publication Publication Date Title
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
US7705348B2 (en) Semiconductor light-emitting device with electrode for N-polar InGaAIN surface
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
JP4043461B2 (ja) フリップチップ用窒化物半導体発光素子
KR100631898B1 (ko) Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR100665120B1 (ko) 수직구조 질화물 반도체 발광소자
KR100631967B1 (ko) 플립칩용 질화물 반도체 발광소자
KR100993074B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP4484826B2 (ja) 窒化物半導体発光素子
KR101007087B1 (ko) 발광소자 및 그 제조방법
KR101134731B1 (ko) 발광소자 및 그 제조방법
TWI420698B (zh) 半導體發光元件之製造方法
KR20110052131A (ko) 발광소자 및 그 제조방법
WO2012091311A2 (en) High efficiency light emitting diode
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR100631842B1 (ko) 질화물 반도체 발광소자
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법
KR101755670B1 (ko) 발광소자 및 발광소자의 제조방법
KR100985720B1 (ko) 발광소자 패키지의 제조 방법
KR20150140938A (ko) 발광소자 및 발광 소자 패키지
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR20170027122A (ko) 발광소자 및 발광소자 패키지
KR20160109572A (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080227

R150 Certificate of patent or registration of utility model

Ref document number: 4091049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250