JP2010067984A - 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置 - Google Patents

発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置 Download PDF

Info

Publication number
JP2010067984A
JP2010067984A JP2009209589A JP2009209589A JP2010067984A JP 2010067984 A JP2010067984 A JP 2010067984A JP 2009209589 A JP2009209589 A JP 2009209589A JP 2009209589 A JP2009209589 A JP 2009209589A JP 2010067984 A JP2010067984 A JP 2010067984A
Authority
JP
Japan
Prior art keywords
pattern
light emitting
conductive
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009209589A
Other languages
English (en)
Inventor
Yu-Sik Kim
維植 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010067984A publication Critical patent/JP2010067984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02371Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701Structure
    • H01L2224/1703Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】光抽出効率が向上して欠陥が少なく、発光量が増加した発光素子の製造方法、発光装置の製造方法、発光素子、及び発光装置を提供する。
【解決手段】発光素子の製造方法は、基板100上にバッファ層108を形成し、バッファ層108上に光結晶パターン106(photonic crystal pattern)とパッドパターン107を形成し、光結晶パターン106とパッドパターン107は、各々金属物質を含み互いに物理的に接続され、光結晶パターン106とパッドパターン107が形成されたバッファ層108上に順次に積層された第1導電型の第1導電パターン112、発光パターン114、第2導電型の第2導電パターン116を含む発光構造体110を形成し、第1導電パターン112と電気的に接続された第1電極140と、第2導電パターン116と電気的に接続された第2電極150を形成することを含む。
【選択図】図7

Description

本発明は、発光素子の製造方法、および発光装置の製造方法に関する。また、発光素子の製造方法を利用して製造した発光素子、及び発光装置の製造方法を利用して製造した発光装置に関するものである。
LED(Light Emitting Diode)のような発光素子は、電子とホールの結合によって光を発散する。発光素子は、消費電力が少なく、寿命が長く、狹小空間でも設置可能であり、振動に強い特性を有する。
韓国特許第0669142号明細書(第6−7ページ、図4)
このような発光素子は、n型GaNパターン、発光パターン、p型GaNパターンが積層された発光構造体を含むことができ、発光パターンではn型GaNパターンのキャリア(電子)とp型GaNパターンのキャリア(ホール)が結合して光が発生する。
発光素子の開発において重要な一つは、光抽出効率(light extraction efficiency)を改善することである。光抽出効率は、発光構造体で発生した光のうち外部(すなわち、空気、または発光構造体を囲んだ透明樹脂)に放出される光の比率を意味する。発光構造体の光屈折率(optical refractive index)は例えば、約2.2〜3.8であり得、空気の光屈折率は1であり、透明樹脂の光屈折率は約1.5であり得る。例えば、発光構造体の光屈折率が3.4である場合、発光構造体内部で生成された光が空気に放出されたときの臨界角(critical angle)は約17°であり、透明樹脂に放出されたときの臨界角は約26°であり得る。このような場合、発光構造体内部で生成された光が空気に放出される光抽出効率は約2.2%であり、透明樹脂に放出される光抽出効率は約4%である。残りの光は、表面で反射して発光構造体内部に閉じ込められる。
一方、発光構造体は、InxAlyGa(1-x-y)N(0≦x≦1、0≦y≦1)を含む物質を利用して製造することができるが、InxAlyGa(1-x-y)Nを利用した発光素子の開発において重要な一つは、低欠陥(low defect densities)InxAlyGa(1-x-y)Nを形成することである。例えば、サファイア基板上にInxAlyGa(1-x-y)Nを成長させることができるが、サファイア基板に欠陥がある場合、成長したInxAlyGa(1-x-y)Nにも同様に欠陥が生じる。
また、発光素子のデザインによって発光パターンの全領域がもれなく使用されるのではなく、発光パターンの一部領域のみが使用され得る。すなわち、発光パターンの一部領域にのみ電流が流れるようになって電流が流れる一部の領域でのみ光が発散することができる。このような場合、発光量が減るようになる。
本発明が解決しようとする課題は、光抽出効率が向上して欠陥が少なく、発光量が増加した発光素子および発光装置の製造方法を提供するものである。
本発明が解決しようとする他の課題は、光抽出効率が向上して欠陥が少なく、発光量が増加した発光素子および発光装置を提供するものである。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は、次の記載から当業者に明確に理解されるであろう。
上述の課題を達成するために、本発明の技術手段は次の通りである。
本発明の請求項1に対応する解決手段1によると、発光素子の製造方法は、基板上にバッファ層を形成し、バッファ層上に光結晶パターン(photonic crystal pattern)とパッドパターンを形成し、光結晶パターンと前記パッドパターンは、各々金属物質を含み互いに物理的に接続され、光結晶パターンと前記パッドパターンが形成されたバッファ層上に順次に積層された第1導電型の第1導電パターン、発光パターン、第2導電型の第2導電パターンを含む発光構造体を形成し、第1導電パターンと電気的に接続された第1電極と、第2導電パターンと電気的に接続された第2電極を形成することを含む。
請求項2に対応する解決手段2によると、光結晶パターンとパッドパターンは、実質的に同一のレベルに形成される。
請求項3に対応する解決手段3によると、光結晶パターンは、複数の反復的なパターンを含み、発光構造体で発生する光の波長がλであるとき、複数の反復的なパターンのうち互いに隣接したパターンの間の間隔はλ/4である
請求項4に対応する解決手段4によると、光結晶パターンは、ライン形態またはメッシュ形態である。
請求項5に対応する解決手段5によると、パッドパターンの幅は、約40≡以下である。
請求項6に対応する解決手段6によると、第2電極は、発光構造体の上部または側壁に形成される
請求項7に対応する解決手段7によると、発光構造体を形成することは、光結晶パターンとパッドパターンが形成されたバッファ層上に順次に第1導電型の第1導電層、発光層、第2導電型の第2導電層を形成し、第2導電層、発光層、第1導電層をパターニングし、第2導電パターン、発光パターン、第1導電パターンを含む発光構造体を完成し、第1導電パターンの幅が第2導電パターンの幅および発光パターンの幅より広いため、第1導電パターンが側方向に突出され、第1導電パターンの突出された領域の下にはパッドパターンが位置することを含む。
また、解決手段8によると、解決手段7で第1電極を形成することは、第1導電パターンの突出した領域の一部をパターニングし、パッドパターンを露出させて、露出したパッドパターン上にオーム層を形成し、オーム層上に前記第1電極を形成する。
さらに、解決手段9によると、解決手段7で発光構造体を形成した後、発光構造体の上面および側壁に絶縁層を形成することをさらに含み、第1電極を形成することは、パッドパターン上に位置する絶縁層の一部をエッチングし、絶縁層を貫通する第1ホールを形成し、パッドパターン上に位置する第1導電パターンの一部をエッチングし、第1導電パターンを貫通する第2ホールを形成し、第2ホールの幅は、第1ホールの幅より狭く、第1ホールおよび第2ホールの少なくとも一部を埋めたてるオーム層を形成し、オーム層上に前記第1電極を形成する。
解決手段10によると、解決手段9で第1ホールを形成することは、湿式エッチングを利用し、第2ホールを形成することは、乾式エッチングを利用する。
請求項8に対応する解決手段11によると、第1電極と第2電極を形成することは、発光構造体を形成した後、発光構造体上に第2電極を形成し、基板と導電基板をボンディングし、第2電極が基板と導電基板の間に配置されるようにボンディングし、基板を除去し、バッファ層上に第1電極を形成することを含む。
解決手段12によると、解決手段11でバッファ層上に第1電極を形成することは、パッドパターンの少なくとも一部が露出するようにバッファ層の一部をエッチングし、パッドパターンの露出した領域上にオーム層を形成し、第1電極は、オーム層上に形成されることを含む。
解決手段13によると、解決手段11の導電基板は、基板より大きい。
請求項9に対応する解決手段14によると、発光装置の製造方法は、解決手段1ないし解決手段13のうち何れか一つの発光素子の製造方法を利用する。
請求項10に対応する解決手段15によると、発光素子は、基板上に形成されたバッファ層と、バッファ層上に形成され、各々金属物質を含み互いに物理的に接続された光結晶パターンとパッドパターンと、光結晶パターンおよびパッドパターンが形成されたバッファ層上に順次に形成された第1導電型の第1導電パターン、発光パターン、第2導電型の第2導電パターンを含む発光構造体と、第1導電パターンと電気的に接続された第1電極、および第2導電パターンと電気的に接続された第2電極を含む。
請求項11に対応する解決手段16によると、発光素子は、導電基板と、導電基板上に形成された第2電極と、第2電極上に順次に形成されて第2導電型の第2導電パターン、発光パターン、第1導電型の第1導電パターンを含む発光構造体と、第1導電パターン上に形成されて各々金属物質を含み互いに物理的に接続される光結晶パターンとパッドパターンと、光結晶パターンとパッドパターンが形成された第1導電パターン上に形成されて前記パッドパターンの少なくとも一部を露出させるバッファ層、および露出したパッドパターン上に形成された第1電極を含む。
解決手段17によると、解決手段15又は解決手段16の光結晶パターンとパッドパターンは、実質的に同一のレベルに形成される。
解決手段18によると、解決手段15又は解決手段16の光結晶パターンは、複数の反復的なパターンを含み、発光構造体で発生する光の波長がλであるとき、複数の反復的なパターンのうち互いに隣接したパターンの間の間隔はλ/4である第15項または請求項16に記載の発光素子。
解決手段19によると、解決手段15又は解決手段16のパッドパターンの幅は、約40≡以下である。
解決手段20によると、解決手段15の第1導電パターンの幅は、第2導電パターンの幅および発光パターンの幅より広いため、第1導電パターンが側方向に突出され、第1導電パターンの突出した領域の下にはパッドパターンが位置する。
解決手段21によると、解決手段20の発光素子は、第1導電パターンの突出した領域に形成されてパッドパターンを露出させるホールと、露出したパッドパターン上に形成されたオーム層をさらに含み、第1電極は、オーム層上に形成される。
解決手段22によると、解決手段20の発光素子は、発光構造体の上面および側壁に形成された絶縁層と、パッドパターン上に位置する絶縁層を貫通する第1ホールと、パッドパターン上に位置する第1導電パターンを貫通し、第1ホールの幅より細幅第2ホールと、第1ホールおよび第2ホールの少なくとも一部を埋めたてるオーム層をさらに含み、第1電極は、オーム層上に形成される。
解決手段23によると、解決手段16の第2電極はボウル(bowl)形態を有し、発光構造体は、第2電極を埋めるように形成される。
解決手段24によると、解決手段23の第2電極には突起が形成されており、発光構造体は、突起によって一側とタ側に区分され、第1電極の光結晶パターンは、発光構造体の一側上に配置され、第1電極のパッドパターンは、発光構造体のタ側上に配置される。
請求項12に対応する解決手段25によると、発光装置は解決手段15または解決手段16の発光素子を含む。
前記他の課題を達成するための本発明の発光装置の解決手段は、前述した発光素子を含む。
その他解決手段の具体的な内容は詳細な説明および図面に記載されている。
本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第2実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第2実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第2実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第2実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第2実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第3実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第3実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第3実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第3実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第3実施形態による発光素子の製造方法を説明するための中間段階図である。 本発明の第4実施形態による発光素子を説明するための図である。 本発明の第1実施形態による発光装置を説明するための図である。 本発明の第2実施形態による発光装置を説明するための図である。 本発明の第3実施形態による発光装置を説明するための図である。 本発明の第4実施形態による発光装置を説明するための図である。 本発明の第5実施形態による発光装置を説明するための図である。 本発明の第6実施形態による発光装置を説明するための図である。 本発明の第7実施形態による発光装置を説明するための図である。 本発明の第8実施形態による発光装置を説明するための図である。 本発明の第8実施形態による発光装置を説明するための図である。 本発明の第8実施形態による発光装置を説明するための図である。 本発明の第9実施形態による発光装置を説明するための図である。 本発明の第10〜13実施形態による発光装置を説明するための図である。 本発明の第10〜13実施形態による発光装置を説明するための図である。 本発明の第10〜13実施形態による発光装置を説明するための図である。 本発明の第10〜13実施形態による発光装置を説明するための図である。
本発明の利点、特徴、およびそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指すものとする。
(第1実施形態)
図1〜図9は、本発明の第1実施形態による発光素子の製造方法を説明するための中間段階図である。この中、図2、図3は、図1に示す光結晶パターン(photonic crystal pattern)の例示的形態を示す図である。図8および図9は、本発明の第1実施形態の発光素子の動作を説明するための図である。一方、本発明の第1実施形態による発光素子としては、ラテラルタイプ(lateral type)またはフリップチップタイプ(flipchip type)を例にあげた。
先ず図1を参照すると、基板100上にバッファ層108を形成する。
具体的に、バッファ層108は後述する第1導電層112a、発光層114a、第2発光層116aを作るためのシード層として使用することができる。また、バッファ層108は、基板100と後述する発光構造体(図5の110)の間の格子不整合(lattice mismatch)を防止するために使用される。したがって、バッファ層108は、発光構造体(図5の110)の膜質特性を良くする。
バッファ層108としては、シード層の役割を果たすことができる物質であれば、如何なるものでも可能であり、例えば、InxAlyGa(1-x-y)N(0≦x≦1、 0≦y≦1)、Sixy(1-x-y)(0≦x≦1、0≦y≦1)を含み得る。
バッファ層108は、基板100上にMOCVD(metal organic chemical vapor deposition)、液相{えきそう}エピタキシー(liquid phase epitaxy)、ハイドライド気相エピタキシー(hydride vapor phase epitaxy)、分子線エピタキシー(Molecular beam epitaxy)、MOVPE(metal organic vapor phase epitaxy)などを利用して成長させることができる。
次いで、バッファ層108上に光結晶パターン(photonic crystal pattern)106とパッドパターン107を形成する。
光結晶パターン106は、発光構造体(図5の110)で発生した光が外部に旨く放出できるようにする。すなわち、光結晶パターン106は、光抽出効率を上げる役割を果たすことができる。
このような光結晶パターン106は、複数の反復的な(または周期的な)パターンを含むように実現することができる。例えば、光結晶パターン106は、様々な形態が可能であるが、例えば、ライン形態(図2参照)であり得、メッシュ形態(図3参照)であり得る。光結晶パターン106の複数のパターンは、所定間隔(a)を有して配置されるが、発光構造体で発生した光の波長がλであるとき、隣接したパターンの間の間隔(a)はλ/4であり得る。もちろん、隣接したパターンの間の間隔(a)は、必要によってλ/4を中心に多少調節することもできる(すなわち、λ/4より多少大きいか、λ/4より多少小さくてもよい)。
パッドパターン107は、後述する第1電極(図7の140)から電源を伝達されるために使用される部分である。パッドパターン107のサイズが大き過ぎる、第1導電層(図4の112a)、発光層(図4の114a)、第2導電層(図4の116a)を成長させ難い。すなわち、液相{えきそう}エピタキシー、ハイドライド気相エピタキシー、分子線エピタキシーのような成長法を利用して第1導電層112aなどを成長させるとき、第1導電層112aがパッドパターン107の上面を全て覆うように成長しないことがある。したがって、パッドパターン107のサイズは適切に調節しなければならないが、例えば、パッドパターン107の幅は約40≡以下であり得る。
図1〜図3に図示されたように光結晶パターン106とパッドパターン107は実質的に同一のレベルで形成することができる。光結晶パターン106とパッドパターン107が同時に形成することができるために、光結晶パターン106とパッドパターン107が同一のレベルで形成することができる。
光結晶パターン106とパッドパターン107は、互いに物理的に接続されていることもできる。したがって、第1電極140によりパッドパターン107に電源が印加されると、光結晶パターン106にまで電源が印加されるようになる。このように光結晶パターン106にまで電源が印加されるため、バイアス(例えば、電流)の流れを適切に調節することができる。これについては図9を参照して後述する。
光結晶パターン106とパッドパターン107の物理的接続方式は、図2および図3に示すものに限定されない。図示していない他の方式で光結晶パターン106とパッドパターン107が接続していることもある。また光結晶パターン106は、図示するパターンに限定されるものではない。
また、光結晶パターン106とパッドパターン107は、金属物質から成り得るが、例えば、透明度の高い金属物質であるか、反射度の高い金属物質を含み得る。透明度の高い金属物質としては、ITO(Indium Tin Oxide)、ZnO (Zinc Oxide)などを例にあげることができ、反射度の高い金属物質としては、Ag、Al、Rh、NiAu、Pd、TiPtなどを例にあげることができる。
一方、基板100は、バッファ層、第1導電層、発光層、第2導電層を成長させることができる材質であれば如何なるものでも可能である。例えば、基板100は、サファイア(Al23)、ジンクオキサイド(ZnO)などの絶縁性基板であり得、シリコーン(Si)、シリコーンカーバイド(SiC)、窒化ガリウム(GaN)などの導電性基板であり得る。
図4を参照すると、光結晶パターン106とパッドパターン107が形成されたバッファ層108上に、第1導電層112a、発光層114a、第2導電層116aを順次に形成する。
具体的に、第1導電層112a、発光層114a、第2導電層116aは、InxAlyGa(1-x-y)N (0≦x≦1、0≦y≦1)を含み得る。すなわち、第1導電層112a、発光層114a、第2導電層116aは例えば、AlGaNであり得、InGaNでもあり得る。
このような第1導電層112a、発光層114a、第2導電層116aは、MOCVD(metal organic chemical vapor deposition)、液相エピタキシー(liquid phase epitaxy)、ハイドライド気相エピタキシー(hydride vapor phase epitaxy)、分子線エピタキシー(Molecular beam epitaxy)、MOVPE(metal organic vapor phase epitaxy)などを利用して順次に形成することができる。
各階について具体的に説明すると、第1導電層112aは、第1導電型(例えば、n型)であり、第2導電層116aは第2導電型(例えば、p型)であり得るが、設計方式によって第1導電層112aが第2導電型(p型)であり、第2導電層116aが第1導電型(n型)であり得る。
発光層114aは、第1導電層112aのキャリア(例えば、電子)と第2導電層116aのキャリア(例えば、ホール)が結合するとき光を発生する領域である。発光層114aは、図面に正確に示していないが、井戸層と障壁層から成り得るが、井戸層は、障壁層よりバンドギャップが小さいため、井戸層にキャリア(電子、ホール)が集まって結合するようになる。このような発光層114aは、井戸層の個数によって単一量子井戸(Single Quantum Well:SQW)構造、多重量子井戸(Multiple Quantum Well:MQW)構造に区分することができる。単一量子井戸構造は、一つの井戸層を含み、多重量子井戸構造は、多層の井戸層を含む。発光特性を調節するために井戸層、障壁層のうち少なくとも何れか1つに、B、P、Si、Mg、Zn、Se、Alのうち少なくとも一つをドーピングすることができる。
一方、第2導電層116aを形成した後に、第2導電層116aを活性化するためにアニーリングすることができる。例えば、約400℃程度でアニーリングすることができる。具体的に、第2導電層116aが例えば、MgがドーピングされているInxAlyGa(1-x-y)Nであれば、アニーリングによりMgと結合しているHを落とすことによって第2導電層116aがp型の特性を確実に表すことができるようにする。
一方、第1導電層112aは、光結晶パターン106の間に位置する垂直(vertical)導電層112bと、光結晶パターン106上に位置する水平(lateral)導電層112cを含み得る。ここで、「垂直(vertical)」は、基板100の表面と実質的に垂直方向を意味し、「水平(lateral)」は、基板100の表面と実質的に平行方向を意味する。
垂直導電層112bは、光結晶パターン106の間に露出した基板100から成長するようになり、水平導電層112cは、垂直導電層112bから光結晶パターン106上に延長されて形成される。水平導電層112cは、過度成長(over−growth)した領域(または側面成長(lateral−growth)した領域)に該当する。しかし、水平導電層112cは、垂直導電層112bに比べて相対的に少ない欠陥を有する。例えば、水平導電層112cの欠陥数は104cm-2であり得る。
光結晶パターン106は、前述したように光抽出効率を上げることに使用され得、少ない欠陥を有する第1導電層112a、発光層114a、第2発光層116aを形成させることに使用され得る。欠陥が少ない第1導電層112aから成長した発光層114a、第2発光層114aも欠陥が少なくなるからである。
次いで、第2導電層116a上に第2オーム層132を形成する。オーム層132は例えば、ITO(Indium Tin Oxide)、ジンク(Zn)、ジンクオキサイド(ZnO)、銀(Ag)、チタン(Ti)、アルミニウム(Al)、金(Au)、ニッケル(Ni)、インジウムオキサイド(In2O3)、酸化スズ(SnO2)、銅(Cu)、タングステン(W)、白金(Pt)のうち少なくとも一つを含み得る。
図5を参照すると、第2導電層116a、発光層114a、第1導電層112aをパターニングし、第1導電パターン112、発光パターン114、第2導電パターン116を含む発光構造体110を形成することができる。図示していないが、発光構造体110は下側の幅が上側の幅より広いため、発光構造体110の側壁は傾斜し得る。また、第1導電パターン112の幅を第2導電パターン116の幅および発光パターン114の幅より広くし、第1導電パターン112が側方向に突出され得る。第1導電パターン112の突出した領域の下にはパッドパターン107が位置することができる。
次いで、発光構造体110の上面、側壁に絶縁層120を形成する。
次いで、パッドパターン107上に位置する絶縁層120の一部をエッチングし、絶縁層120を貫通する第1ホール(h1)を形成する。また、パッドパターン107上に位置する第1導電パターン112の一部をエッチングし、第1導電パターン112を貫通する第2ホール(h2)を形成する。
ここで、第1ホール(h1)を形成することには湿式エッチングを利用することができ、第2ホール(h2)を形成することには乾式エッチングを利用することができる。第1ホール(h1)を形成する湿式エッチングと第2ホール(h2)を形成する乾式エッチングは同一のマスク(例えば、フォトレジストパターン)を利用して形成することができる。同一のマスクを使用しても湿式エッチングはアンダーカット(undercut)が生じるため、第2ホール(h2)の幅(w2)は第1ホール(h1)の幅(w1)より狭くてもよい。
図6を参照すると、第1ホール(h1)および第2ホール(h2)の少なくとも一部を埋めたてる第1オーム層131を形成することができる。
具体的に、第1オーム層131は、例えば、ITO(Indium Tin Oxide)、ジンク(Zn)、ジンクオキサイド(ZnO)、銀(Ag)、チタン(Ti)、アルミニウム(Al)、金(Au)、ニッケル(Ni)、インジウムオキサイド(In2O3)、酸化スズ(SnO2)、銅(Cu)、タングステン(W)、白金(Pt)のうち少なくとも一つを含み得る。
次いで、第1オーム層131を活性化させるために第1オーム層131が形成された基板100をアニーリングすることができる。例えば、約400℃程度でアニーリングする ことができる。
前述したように、第1ホール(h1)の幅は、第2ホール(h2)の幅より広くてもよい。したがって、第1ホール(h1)および第2ホール(h2)を埋めたてる第1オーム層131は第1ホールの幅と第2ホールの幅が同一である場合、第1ホールおよび第2ホールを埋めたてる第1オーム層より第1導電パターン112との接触面積が広くなる。このように、第1オーム層131と第1導電パターン112の接触面積が広くなると、第1電極(図7の140)から印加される電源が第1導電パターン112に旨く伝達され得る。
図7を参照すると、絶縁層120をエッチングして第2オーム層132を露出させる。次いで、第2オーム層132上に第2電極150を形成して第1オーム層131上には第1電極140を形成する。
ここで、本発明の第1実施形態による発光素子1をフリップチップタイプで製造するとき、第2電極150は反射率が高い物質を使用することができる。第2電極150は例えば、銀(Ag)、アルミニウム(Al)を使用することができる。発光構造体110で発生した光が第2電極150に反射して光結晶パターン106側に進むようにするためである。このような反射特性を極大化するために、第2電極150の面積は例えば、第2導電パターン116の上面の面積の少なくとも1/2以上であり得る。第2電極150の面積が広くなるほど第2電極150に反射する光の量が増加され得る。
反面、本発明の第1実施形態による発光素子1をラテラルタイプで製造するときは、第2電極150は透明度が高い物質を使用することができる。例えば、ITO(Indium Tin Oxide)を使用することができる。発光構造体110で発生した光は第2電極150を通過して外に放出されるからである。このような透過特性を極大化するために、第2電極150の面積を最小化することができるが、例えば、ワイパーボンディングが可能な面積(直径50μm)まで最小化することができる。
ここで、図7を参照して本発明の第1実施形態による発光素子1について詳しく説明する。本発明の第1実施形態による発光素子1は、図1〜図6を利用して説明した製造方法によって製造される。
図7を参照すると、本発明の第1実施形態による発光素子1は、基板100上に形成されたバッファ層108、バッファ層108上に形成されて各々金属物質を含み互いに物理的に接続された光結晶パターン106とパッドパターン107、光結晶パターン106およびパッドパターン107が形成されたバッファ層108上に順次に形成された第1導電型の第1導電パターン112、発光パターン114、第2導電型の第2導電パターン116を含む発光構造体110、第1導電パターン112と電気的に接続された第1電極140、第2導電パターン116と電気的に接続された第2電極150を含む。
特に、光結晶パターン106の反復的なパターン間の間隔(a)は、発光構造体110で発生する可視光の波長がλであるとき、隣接したパターンの間の間隔(a)はλ/4であり得る。隣接したパターンの間の間隔(a)は、必要によってλ/4を中心に多少調節することもできる(すなわち、λ/4より大きくなるか、λ/4より小さくなってもよい)。このように配置された光結晶パターン106は、光の進路に影響を及ぼし、光が外部に容易に放出されるようにして光抽出効率を上げる。
具体的に説明すると、発光構造体110ではUV光および/または可視光を発生させることができる。例えば、発光構造体110で可視光が発生して可視光の波長が400〜800nmであれば、光結晶パターン106の反復的なパターン間の間隔(a)は100〜400nmであり得る。
本発明の第1実施形態による発光素子1の動作を説明すると次のとおりである。
図8を参考にすると、第1導電パターン112がn型であり、第2導電パターン116がp形である場合、第1バイアス(BIAS(−))は、第1電極140、第1オーム層131、パッドパターン107、光結晶パターン106を通して第1導電パターン112に印加されて、第2バイアス(BIAS(+))は、第2電極150、第2オーム層132を通して第2導電パターン116に印加される。第2導電パターン116がn型であり、第1導電パターン112がp形である場合、第2バイアス(BIAS(+))は、第1電極140、第1オーム層131、パッドパターン107、光結晶パターン106を通して第1導電パターン112に印加されて第1バイアス(BIAS(−))は第2電極150、第2オーム層132を通して第2導電パターン116に印加される。
このようにバイアスを印加するとき、発光構造体110には順方向バイアスがかかる。順方向バイアスによって発光パターン114から光(L)が発生する。図示していないが、発生した光(L)は第2電極150に反射するか、そのまま光結晶パターン106へ向かうことができる。光(L)は、光結晶パターン106を通して外に容易に放出される。光結晶パターン106は光(L)の進路を誘導するため、光(L)が外部に容易に放出されるようにすることができる。すなわち、光抽出効率が増加する。
図9を参照すると、第1電極140に印加された電源が物理的に接続された光結晶パターン106とパッドパターン107に伝達されるため、第1電極140と第2電極150との間のバイアス(例えば、電流)の流れを適切に調節することができる。
具体的に、光結晶パターン106は、第1導電パターン112と基板100との間に広く分布しており、光結晶パターン106にも第1バイアス(BIAS(−))が印加されている。したがって、図示するように、第2電極150から第1電極140に流れる電流(I)は発光構造体110のほぼ全領域に行き渡る。すなわち、発光構造体110の発光パターン114のほぼ全領域で光が発散され得る。したがって、発光量が増加することができる。
(第2実施形態)
図10〜図14は、本発明の第2実施形態による発光素子の製造方法を説明するための中間段階図である。本発明の第2実施形態による発光素子としてはフリップチップタイプ(flipchip type)を例にあげた。
先ず図1のように、基板100上にバッファ層108を形成する。次いで、バッファ層108上に光結晶パターン(photonic crystal pattern)106とパッドパターン107を形成する。
次いで、図4のように、光結晶パターン(photonic crystal pattern)106とパッドパターン107が形成されたバッファ層108上に第1導電層112a、発光層114a、第2導電層116aを順次に形成する。
次いで、図10を参照すると、第2導電層116a、発光層114a、第1導電層112aをパターニングし、第1導電パターン112、発光パターン114、第2導電パターン116を含む発光構造体110を形成することができる。特に、図示するように発光構造体110は下側の幅が上の幅より広くてもよい。すなわち、発光構造体110の側壁は傾斜し得る。また、第1導電パターン112の幅を第2導電パターン116の幅および発光パターン114の幅より広くすることで、第1導電パターン112が側方向に突出することができる。第1導電パターン112の突出した領域の下にはパッドパターン107が位置することができる。
図11を参照すると、発光構造体110の上面と側面に絶縁層120を形成する。絶縁層120は、シリコーン酸化膜、シリコーン窒化膜、アルミニウム酸化膜(Al23)またはアルミニウム窒化膜(AlN)を含み得る。絶縁層120は例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)、熱酸化(thermal oxidation)、電子ビーム蒸着などを利用して形成することができる。
次いで、絶縁層120の一部をエッチングして第2導電パターン116の上面一部を露出させる。
図12を参照すると、露出された第2導電パターン116上に第2オーム層132を形成する。
次いで、絶縁層120、第2オーム層132上に第2電極150を形成する。すなわち、発光構造体110の上面と側面、第1導電パターン112の突出された領域の上面にも第2電極150が形成される。第2電極150は、発光構造体110を覆うボウル(bowl)形態であり得る。
図示していないが、第2電極150は発光旧初め制110の上面にのみ形成されることもできる。
第2電極150は、反射率が高い物質を使用することができる。第2電極150は例えば、銀(Ag)、アルミニウム(Al)を使用することができる。発光構造体110で発生した光が第2電極150に反射して光結晶パターン106側に進むようにするためである。
図13を参照すると、絶縁層120および第2電極150の一部をエッチングし、パッドパターン107上に位置する絶縁層120を貫通する第1ホール(h1)を形成する。
次いで、第1導電パターン112の突出した領域の一部をエッチングしてパッドパターン107上に位置する第1導電パターン112の一部を貫通する第2ホール(h2)を形成する。ここで、第2ホール(h2)の幅は第1ホール(h1)の幅より狭くても良い。前述したように、第1ホール(h1)を形成することには湿式エッチングを利用することができ、第2ホール(h2)を形成することには乾式エッチングを利用することができる。第1ホール(h1)を形成する湿式エッチングと第2ホール(h2)を形成する乾式エッチングは同一のマスク(例えば、フォトレジストパターン)を利用して形成することができる。
図14を参照すると、第1ホール(h1)と第2ホール(h2)の少なくとも一部を埋めたてる第1オーム層131を形成する。次いで、第1オーム層131上に第1電極140を形成して本発明の第2実施形態による発光素子2を完成する。
ここで、図14を参照して本発明の第2実施形態による発光素子2について詳しく説明する。
本発明の第2実施形態による発光素子2が本発明の第1実施形態による発光素子1と異なる点は、第2電極150が発光構造体110の上部だけでなく、発光構造体110の側壁にも形成されているという点である。すなわち、第2電極150は発光構造体110を覆うボウル(bowl)形態であり得る。
第2電極150が発光構造体110の側面に形成されていても(第2電極150が発光構造体110を囲んでいても)、第2電極150と発光構造体110との間には絶縁層120が形成されているため、第2電極150が第1導電パターン112と第2導電パターン116を電気的に接続させない(すなわち、ショート(short)させない)。すなわち、絶縁層120が漏洩電流を防止することができる。
また、発光構造体110の側壁は傾斜しているため、発光構造体110で発生した光は発光構造体110を囲んでいる第2電極150に反射して光結晶パターン106側に容易に放出される。すなわち、側壁が傾斜している発光構造体110と、発光構造体110のプロファイルに沿って傾斜しており反射率が高い第2電極150は光抽出効率をさらに高める。
(第3実施形態)
図15〜図19は、本発明の第3実施形態による発光素子の製造方法を説明するための中間段階図である。本発明の第3実施形態による発光素子としてはバーチカルタイプ(vertical type)を例にあげた。
図15を参照すると、基板100上に犠牲層102、バッファ層108、光結晶パターン106、パッドパターン107を順次に形成する。
具体的に、犠牲層102は後述するように、LLO(Laser Lift Off)方法を用いて基板100を分離するとき、除去される層である。このような犠牲層102は例えば、GaN層を使用することができる。
バッファ層108は、LLO方法を用いるとき光結晶パターン106が損傷を受けることを防止して第1導電層、発光層、第2導電層を順次に形成するとき(成長させるとき)シード層(seed layer)の役割を果たす。また、バッファ層108は、基板100と第1導電層、発光層、第2発光層の間の格子不整合(lattice mismatch)を防止するために用いられる。
光結晶パターン106は、前述したように、光抽出効率を増加させて側面成長を誘導して小さい欠陥を有する第1導電層、発光層、第2導電層を形成することに使用される。光結晶パターン106は、複数の反復的な(または周期的な)パターンを含むように実現することができる。光結晶パターン106の複数のパターンは、所定の間隔を有して配置され得るが、発光構造体で発生した光の波長がλであるとき、隣接したパターンの間の間隔はλ/4であり得る。もちろん、隣接したパターンの間の間隔は必要によってλ/4を中心に多少調節することもできる(すなわち、λ/4より多少大きくなるか、λ/4より多少小さくなってもよい。)。
光結晶パターン106とパッドパターン107は、前述したように、各々金属物質を含み、互いに物理的に接続することができる。また、光結晶パターン106とパッドパターン107は実質的に同一のレベルに形成することができる。
図16を参照すると、光結晶パターン106、パッドパターン107が形成されている基板100上に第1導電層、発光層、第2導電層を順次に成長させる。
次いで、第2導電層、発光層、第1導電層をパターニングして第1導電パターン112、発光パターン114、第2導電パターン116を含む発光構造体110を形成する。このとき、発光構造体110は下側の幅が上側の幅より広く、発光構造体110の側壁は傾斜し得る。
次いで、発光構造体110の上面と側面上に絶縁層120を形成する。
次いで、絶縁層120の一部をエッチングして第2導電パターン116の上面一部を露出させる。
次いで、露出された第2導電パターン116上に第2オーム層132を形成する。
次いで、発光構造体110の上面および側面に第2電極150を形成する。すなわち、第2オーム層132および絶縁層120上にコンフォーマルに第2電極150を形成する。したがって、第2電極150は発光構造体110を覆うボウル(bowl)形態であり得る。
図17を参照すると、導電基板200上に基板100をボンディングする。このとき、導電基板200と基板100との間に第2電極150が配置されるようにボンディングする。
具体的に、導電基板200は例えば、シリコーン、ストレインドシリコン(strained Si)、シリコーン アルミニウム(Si−Al)、シリコーン合金、SOI(Silicon−On−Insulator)、シリコーンカーバイド(SiC)、シリコーンゲルマニウム(SiGe)、シリコーンゲルマニウムカーバイド(SiGeC)、ゲルマニウム、ゲルマニウム合金、ヒ化ガリウム(GaAs)、ヒ化インジウム(InAs)およびIII−V半導体、II−VI半導体のうち一つであり得る。
基板100または導電基板200は、実質的に平たい方が良い(substantially flat)。基板100または導電基板200が曲がっていれば、ボンディングし難いからである。後述するが、基板100と導電基板200との間に中間物質層210が配置されるため(特に、中間物質層210が充分な厚さを有する場合)、中間物質層210が基板100または導電基板200が少し曲がっている程度は補償(compensation)することができる。
例えば、導電基板200と複数の基板100は、接着ボンディング(adhesive bonding)方式によりボンディングすることができるが、具体的に説明すると次のとおりである。
先ず、導電基板200と複数の基板100を清潔に洗浄する。導電基板200のボンディング面と、基板100のボンディング面は清潔である方が良い。
導電基板200と基板100表面に付いている様々な不純物(例えば、パーティクル(particle)、ホコリ(dust)など)は汚染ソース(contamination source)となり得るからである。すなわち、導電基板200と基板100を互いにボンディングしたとき、導電基板200と基板100との間に前述した不純物があれば、ボンディングエネルギ(bonding energy)を弱化させ得る。ボンディングエネルギが弱ければ、導電基板200と基板100が簡単に分離され得る。
次いで、導電基板200のボンディング面または、基板100のボンディング面に中間物質層210を形成する。図17では説明の便宜上導電基板200のボンディング面に中間物質層210が形成されていることを図示する。図示していないが、基板100の第2電極150のプロファイルによってコンフォーマルに中間物質層210をさらに形成するか、発光構造体110の第2電極150上面に中間物質層210を形成した後導電基板200とボンディングすることもできる。
中間物質層210は、導電性物質例えば、金属層であり得る。中間物質層210が金属層である場合、金属層は例えば、Au、Ag、Pt、Ni、Cu、Sn、Al、Pb、Cr、Tiのうち少なくとも一つを含み得る。すなわち、金属層はAu、Ag、Pt、Ni、Cu、Sn、Al、Pb、Cr、Tiの単一層であり得、これらの積層物であり得、これらの組み合わせであり得る。例えば、金属層は、Auの単一層であり得、Au−Sn二重層であり得、AuとSnを交互に数回積層したマルチ層でもあり得る。このような中間物質層210は、第2電極150に比べて反射率は低い物質であり得る。
図示していないが、第2電極150と中間物質層210との間にベリーオ層が形成されていることもできる。ベリーオ層は、光の反射役割を果たす第2電極150が損傷しないようにする。このようなベリーオ層は、Pt、Ni、Cu、Al、Cr、Ti、Wの単一層であり得、これらの積層物であり得、これらの組み合わせであり得る。例えば、TiWとPtを交互に数回積層したマルチ層でもあり得る。
次いで、基板100に形成された第2電極150と導電基板200のボンディング面が対向するようにする。
次いで、導電基板200と基板100を熱処理してボンディングする。熱処理をしながら導電基板200と基板100を圧搾してボンディングすることもできる。
中間物質層210としてAuの単一層を使用する場合、熱圧搾が例えば、約200℃〜450℃の温度で行うことができるが、この温度は当業者によって適切に調節され得る。
しかし、スループット(throughput)を高めるために、図18で示すように、基板100と導電基板200をボンディングするとき、一つの導電基板200に複数の基板100をボンディングすることもできる。具体的に、導電基板200は基板100より大きい。すなわち、導電基板200と基板100を重なっておいたとき、前にある導電基板200に遮られて基板100が見えないことを意味する。例えば、導電基板200と基板100が円形の場合には、導電基板200の直径が基板100の直径より大きい。例えば、導電基板200の直径は6インチ(約150mm)以上であり、基板100の直径は6インチ未満であり得る。導電基板200と基板100が四角形の場合には、導電基板200の対角線の長さが基板100の対角線の長さより大きくてもよい。複数の基板100各々に形成された第2電極150と、導電基板200のボンディング面が対向するようにする。
スループットが問題にならなければ、基板100と導電基板200のサイズが類似し、一つの導電基板200に一つの基板100のみをボンディングしてもよい。
図19を参照すると、犠牲層102を除去することによって基板100を除去する。
具体的に、基板100を除去することにはLLO(Laser Lift Off)工程またはCLO(Chemical Lift−off)工程を利用することができる。
LLO工程を例にあげれば次のとおりである。
レーザは基板100側から照射されて、相対的に小さい面積を有しているため、相対的に広い面積の基板100をスキャンする。レーザを利用して犠牲層102を除去する。そうすると、レーザが照射される部分から順次に基板100が分離し始める。
一方、レーザリフトオフ工程によって発光素子が損傷を受けることを防止するためにLLO工程前に基板100の厚さを薄くすることができる。前述したように、レーザが照射される部分から順次に基板100が分離されるため、基板100が分離されるときの物理的力によって発光構造体110が割れるか損傷され得る。しかし、CMP(Chemical Mechanical Polishing)工程などにより、基板100の厚さをあらかじめ薄くすると、基板100が分離されるときの物理的な力が減少するため発光構造体110の損傷を減らすことができる。
また、バッファ層108は、第1電極140がLLO工程で損傷することを防止する。
図19を参照すると、基板100が除去された後露出されたバッファ層108の一部をエッチングしてパッドパターン107を露出させる。
次いで、パッドパターン107の少なくとも一部が露出するようにバッファ層108の一部をエッチングする。
次いで、パッドパターン107の露出された領域上に第1オーム層131を形成する。
次いで、第1電極140を第1オーム層131上に形成して本発明の第3実施形態による発光素子3を完成する。
このように完成された本発明の第3実施形態による発光素子3は、導電基板200上に形成されたボウル(bowl)形態の第2電極150、第2電極150上に順次に形成され、第2導電パターン116、発光パターン114、第1導電パターン112を含む発光構造体110、第1導電パターン112上に形成される光結晶パターン106とパッドパターン107を含む。光結晶パターン106とパッドパターン107は、各々金属物質を含み、実質的に同一のレベルに形成されて互いに物理的に接続することができる。
また、バッファ層108は、光結晶パターン106とパッドパターン107が形成された第1導電パターン112上に形成されてパッドパターン107の少なくとも一部を露出させる。パッドパターン107の露出された領域上には第1オーム層131が形成されて第1電極140は第1オーム層131上に形成される。すなわち、第1電極140と第1導電パターン112は第1オーム層131により電気的に接続する。
バッファ層108は、第1導電パターン112に比べて抵抗が高くてもよい。なぜなら、第1導電パターン112は、第1導電型のドーパント(dopant)でドーピングされているが、バッファ層108はそうでないこともあり得るからである。したがって、第1電極140に印加される電源のレベルを大幅落とさず、パッドパターン107および第1導電パターン112に伝達するため、第1電極140とパッドパターン107は第1オーム層131により電気的に接続することができる。
(第4実施形態)
図20は、本発明の第4実施形態による発光素子を説明するための図である。
図20を参照すると、本発明の第4実施形態による発光素子4が第3実施形態と異なる点は、ボウル(bowl)形態の第2電極150に突起151が形成されており、このような突起によって第2電極150内に形成されている発光構造体110内にはフォーム118が形成されるという点である。
このような突起151またはフォーム118を基準として発光構造体110は一側(例えば、図20の左側)と他側(例えば、図20の右側)に区分することができる。第1電極140のパッドパターンは、発光構造体110のタ側上に配置され、第1電極140の光結晶パターン106は発光構造体110の一側上に配置され得る。
このように配置されても、パッドパターン107と光結晶パターン106は、物理的に接続しており、第1電極140に印加された電源がパッドパターン107を経て光結晶パターン106まで伝達される。第1電極140と第2電極150との間の電流の流れは適切に調節することができ、したがって、光発散効率が増加することができる。
以下では前述した発光素子(1〜4)を利用して製造した発光装置を説明する。説明の便宜のために本発明の第1実施形態による発光素子1を利用した発光装置を図示したが、本発明の権利範囲がこれに限定されるものではない。本発明が属する技術における当業者は発光素子(2〜4)を利用しても類似に発光装置を構築できることは自明である。
(第1実施形態)
図21Aは、本発明の第1実施形態による発光装置を説明するための図である。
図21Aを参照すると、本発明の第1実施形態による発光装置11は回路基板300と、回路基板300上に配置された発光素子1を含む。発光素子1は、サブマウント(submount)250により回路基板300と接続することができる。
回路基板300は、互いに電気的に分離された第1導電領域310、第2導電領域320を含む。第1導電領域310および第2導電領域320は回路基板300の一面に配置されている。
サブマウント250も互いに電気的に分離された第3導電領域260、第4導電領域270を含む。第3導電領域260および第4導電領域270はサブマウント250の一面に配置されている。
発光素子1の第2電極150は、サブマウント250の第3導電領域260と導電性ソルダ280により接続され、第3導電領域260は、第1導電領域310とワイヤー332により接続され得る。発光素子1の第1電極140は、サブマウント250の第4導電領域270と導電性ソルダ280により接続され、第4導電領域270は第2導電領域320とワイヤー332により接続され得る。図21Aに図示する接続方式は本発明が属する技術の当業者によって変更できることは自明である。
(第2実施形態)
図21Bは、本発明の第2実施形態による発光装置を説明するための図である。
図21Bを参照すると、本発明の第2実施形態による発光装置12が第1実施形態と異なる点は、回路基板300が貫通ビア(Through Via)316、326を具備するという点である。
具体的に、回路基板300の一面には互いに電気的に分離された第1導電領域310および第2導電領域320が形成されており、回路基板300の他面には互いに電気的に分離された第5導電領域312および第6導電領域322が形成されている。第1導電領域310と第5導電領域312は、第1貫通ビア316により接続され、第2導電領域320と第6導電領域322は第2貫通ビア326により接続される。
一方、図面に図示していないが、発光素子1の第2電極150は回路基板300の第1導電領域310と導電性ソルダ280により接続され、発光素子1の第1電極140は回路基板300の第2導電領域320と導電性ソルダ280により接続され、第1導電領域310と第5導電領域312は第1貫通ビア316により接続され、第2導電領域320と第6導電領域322は第2貫通ビア326により接続され得る。
(第3実施形態)
図21Cは、本発明の第3実施形態による発光装置を説明するための図である。
図21Cを参照すると、本発明の第3実施形態による発光装置13が第1実施形態と異なる点は、サブマウント250が導電性基板からなっているという点である。
したがって、第3導電領域260とショート(short)しないために第4導電領域270とサブマウント250との間には絶縁膜271が介在している。
また、サブマウント250が導電性基板であるため、第1導電領域310と第3導電領域260はワイヤーなしに導電性基板を通して電気的に接続することができる。反面、第2導電領域320と第4導電領域270はワイヤー332により接続される。
(第4実施形態)
図22は、本発明の第4実施形態による発光装置を説明するための図である。
図22を参照すると、本発明の第4実施形態による発光装置14が第1実施形態と異なる点は、発光素子1を囲む蛍光層340と、蛍光層340を囲む第2透明樹脂350を含むという点である。
蛍光層340は、第1透明樹脂342と蛍光体(phosphor)344を混合したものであり得る。蛍光層340内に分散された蛍光体344が発光素子1から出た光を吸収して他の波長の光に波長変換するため、蛍光体の分布が良いほど発光特性が良くなり得る。このようになる場合、蛍光体344による波長変換、混色効果などが改善される。図示するように、ワイヤー332を保護するために蛍光層340はワイヤー332より高く形成され得る。
例えば、発光装置14が白色を作るために蛍光層340を形成することができる。発光素子1が青(blue)波長の光を放出する場合、蛍光体344は黄色(yellow)蛍光体を含むことができ、演色評価数(Color Rendering Index、CRI)特性を高めるために赤(red)蛍光体も含み得る。または、発光素子1がUV波長の光を放出する場合、蛍光体344はRGB(Red、Green、Blue)すべてを含み得る。
第1透明樹脂342は、蛍光体344を安定的に分散可能な材料であれば、特別に限定しなくても良い。例えば、エポキシ樹脂、シリコーン樹脂、硬質シリコーン樹脂、変性シリコーン樹脂、ウレタン樹脂、オキセタン樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリイミド樹脂などの樹脂を利用することができる。
蛍光体344は、発光構造体110から光を吸収して他の波長の光に波長変換する物質であれば良い。例えば、Eu、Ceなどのランタノイド系元素によって主に活力を受ける窒化物系/酸窒化物系蛍光体、Euなどのランタノイド系、Mnなどの遷移金属系の元素によって主に活力を受けるアルカリ土類ハロゲンアパタイト蛍光体、アルカリ土類金属ほう酸ハロゲン蛍光体、アルカリ土類金属アルミン酸塩蛍光体、アルカリ土類ケイ酸塩、アルカリ土類硫化物、アルカリ土類チオガレート、アルカリ土類窒化ケイ素、ゲルマン酸塩、またはCeなどのランタノイド系元素によって主に活力を受ける希土類アルミン酸塩、希土類ケイ酸塩またはEuなどのランタノイド系元素によって主に活力を受ける有機および有機錯体などから選択される少なくとも何れか一つ以上であることが好ましい。具体的な例として次のような蛍光体を用いることができるが、これに限定されない。
Eu、Ceなどのランタノイド系元素によって主に活力を受ける窒化物系蛍光体は、M2Si58:Eu(MはSr、Ca、Ba、Mg、Znから選択される少なくとも一つ)などがある。また、M2Si58:Eu他、MSi710:Eu、 M1.8Si50.28:Eu、 M0.9Si70.110:Eu(MはSr、Ca、Ba、Mg、Znから選択される少なくとも一つ)などもある。
Eu、Ceなどのランタノイド系元素によって主に活力を受ける酸窒化物系蛍光体は、MSi222:Eu(MはSr、Ca、Ba、Mg、Znから選択される少なくとも一つ)などがある。
Euなどのランタノイド系、Mnなどの遷移金属界の元素によって主に活力を受けるアルカリ土類ハロゲンアパタイト蛍光体にはM5(PO43 X:R(MはSr、Ca、Ba、Mg、Znから選択される少なくとも一つ、XはF、Cl、Br、Iから選択される少なくとも一つ、RはEu、Mn、Euから選択される少なくとも一つ)などがある。
アルカリ土類金属ほう酸ハロゲン蛍光体にはM259X:R(MはSr、Ca、Ba、Mg、Znから選択される少なくとも一つ、XはF、Cl、Br、Iから選択される少なくとも一つ、RはEu、Mn、Euで選択される少なくとも一つ)などがある。
アルカリ土類金属アルミン酸塩蛍光体にはSrAl24:R、 Sr4Al1425:R、 CaAl24:R、 BaMg2Al1627:R、 BaMg2Al1612:R、 BaMgAl1017:R(RはEu、Mn、Euから選択される何れか一つ)などがある。
アルカリ土類乳化物蛍光体にはLa22S:Eu、 Y22S:Eu、 Gd22S:Euなどがある。
Ceなどのランタノイド系元素によって主に活力を受ける希土類アルミン酸塩蛍光体にはY3Al512:Ce、(Y0.8Gd0.23Al512:Ce、Y3(Al0.8Ga0.2512:Ce、 (Y、Gd)3 (Al、Ga)512の助成式で示すYAG系蛍光体などがある。また、Yの一部あるいは全部をTb、Luなどで置換したTb3Al512:Ce、Lu3Al512:Ceなどもある。
アルカリ土類ケイ酸塩蛍光体にはシリケート(silicate)で構成され得、代表的な蛍光体として(SrBa)2SiO4:Euなどがある。
その他の蛍光体にはZnS:Eu、Zn2GeO4:Mn、MGa24:Eu(MはSr、Ca、Ba、Mg、Znから選択される少なくとも一つ、XはF、Cl、Br、Iから選択される少なくとも一つ)などがある。
前述した蛍光体は、必要によってEuの代わりにするか、またはEuに加えてTb、Cu、Ag、Au、Cr、Nd、Dy、Co、Ni、Tiから選択される1種以上を含有させることもできる。
また、前述した蛍光体以外の蛍光体として、同一の性能、効果を有する蛍光体も使用することができる。
第2透明樹脂350は、レンズ形態を有して発光素子1から出た光を拡散する役割を果たす。第2透明樹脂350の曲律、平坦度(flatness)を調節することによって拡散/抽出特性を調節することができる。また、第2透明樹脂350は蛍光層340を囲むように形成されて蛍光層340を保護する役割を果たす。蛍光体342は湿気などに接触する場合特性が悪化することができるからである。
第2透明樹脂350は、光を透過する材料であれば、如何なるものでも可能である。例えば、エポキシ樹脂、シリコーン樹脂、硬質シリコーン樹脂、変性シリコーン樹脂、ウレタン樹脂、オキセタン樹脂、アクリル、ポリカーボネート、ポリイミドなどを利用することができる。
(第5実施形態)
図23は、本発明の第5実施形態による発光装置を説明するための図である。図23を参照すると、蛍光体344が発光素子1、回路基板300のプロファイルに沿って形成されている。
このような場合、蛍光体344は、別途の第1透明樹脂(図22の342参照)なしに塗布されることもできる。
別途の第1透明樹脂なしに蛍光体344が塗布された場合であれば、発光素子1を囲む透明樹脂は単一層になる(すなわち、342なしで350が単一層になる)。
(第6実施形態)
図24は、本発明の第6実施形態による発光装置を説明するための図である。
図24を参照すると、本発明の第6実施形態による発光装置16が第3実施形態と異なる点は、発光素子1を囲む第1透明樹脂342、第1透明樹脂342上に形成された蛍光体344、蛍光体344上に形成された第2透明樹脂350を含むという点である。
すなわち、第1透明樹脂342と蛍光体344を混ぜて塗布せず、別々に塗布したため、蛍光体344は第1透明樹脂342の表面に沿ってコンフォーマルに薄く形成することができる。
(第7実施形態)
図25は、本発明の第7実施形態による発光装置を説明するための図である。本発明の第7実施形態による発光装置は、トップビュータイプ発光パッケージを図示しているが、これに限定されるものではない。
図25を参照すると、発光素子1がマウントされたサブマウント250がパッケージ本体210上に配置されている。具体的に、パッケージ本体210内部にスロット(slot)212が形成されており、発光素子1がマウントされたサブマウント250がスロット212内に配置され得る。特に、スロット(slot)212は側壁が傾斜し得る。発光素子1で発生した光は側壁に反射して前に進むことができる。発光素子1で発生した光がスロット212の側壁に反射する程度、反射角度、スロット212を満たす透明樹脂層の種類、蛍光体の種類などを考慮してスロット212のサイズを決定した方がよい。また、サブマウント250がスロット212の中に置かれた方がよい。発光素子1と側壁までの距離が同一になれば、色度の不均一を容易防止することができる。
このようなパッケージ本体210は、耐光性が優れたシリコーン樹脂、エポキシ樹脂、アクリル樹脂、ユリア樹脂、フッ素樹脂、イミド樹脂などの有機物質やガラス、シリカゲルなどの耐光性が優れた無機物質を利用することができる。また、製造工程時の熱で樹脂が溶融しないように熱強化性樹脂を使用することができる。また、樹脂の熱応力を緩和させるために窒化アルミニウム、酸化アルミニウムおよびこのような複合混合物などの各種フィラーを混入してもよい。また、パッケージ本体210は、樹脂に限定されない。パッケージ本体210の一部(例えば、側壁)、または全部に金属材料やセラミックス材料を使用することもできる。例えば、パッケージ本体210全部に金属材料を使用する場合、発光素子1で発生した熱を外部に放出することが容易である。
また、パッケージ本体210には発光素子1と電気的に接続されたリード214a、214bが設置される。発光素子1は、サブマウント250と電気的に接続し、サブマウント250とリード214a、214bはビアにより接続することができる。一方、リード214a、214bは熱伝導性が高い物質を使用した方がよい。発光素子1で発生した熱がリード214a、214bにより直接外部に放出されることができるからである。
図示していないが、スロットの少なくとも一部は透明樹脂層で満たすことができる。また、透明樹脂層上に蛍光体が形成されていることもできる。または透明樹脂層と蛍光体が混ざっていてもよい。
例えば、白色を作るために蛍光体を使用する場合は次のとおりにすることができる。発光素子1がブルー(blue)波長の光を放出する場合、蛍光体264は黄色(yellow)蛍光体を含み得、演色評価数(Color Rendering Index、CRI)特性を高めるために赤(red)蛍光体も含み得る。または、発光素子1がUV波長の光を放出する場合、蛍光体はRGB(Red、Green、Blue)すべてを含み得る。
(第8実施形態)
図26〜図28は、本発明の第8実施形態による発光装置を説明するための図である。具体的に、図26〜図28は、複数の発光素子が回路基板に配列された発光素子アレイを説明するための図である。特に、図27および図28は、発光素子アレイ上に蛍光層340と第2透明樹脂350が形成された形態を例示的に示すものである。
先ず図26を参照すると、回路基板300上に第1導電領域310と第2導電領域320が並ぶように一方向に延長されている。発光素子1は、第1および第2導電領域310、320の延長方向に沿って一列に配置される。前述したように、発光素子1の第2電極150はサブマウント250、ワイヤー332により第1導電領域310と接続することができ、発光素子1の第1電極140はサブマウント250、ワイヤー332により第2導電領域320と接続することができる。
第1導電領域310および第2導電領域320に適切なバイアスが印加されれば、発光素子1内部の発光構造体(図示せず)に順方向バイアスがかかると、発光素子1は光を発散する。
ここで、図27を参照すると、蛍光層340と第2透明樹脂350は、ラインタイプで形成することができる。例えば、図27のように発光素子1が第1導電領域310の延長方向に沿って配置された場合、蛍光層340と第2透明樹脂350も第1導電領域310の延長方向に沿って配置され得る。また、蛍光層340と第2透明樹脂350は、第1導電領域310と第2導電領域320をすべて囲むように形成することができる。
図28を参照すると、蛍光層340と第2透明樹脂350はドットタイプで形成することができる。各蛍光層340と各第2透明樹脂350は、対応する発光素子1のみを囲むように形成することができる。
(第9実施形態)
図29は、本発明の第9実施形態による発光装置を説明するための図である。
本発明の第9実施形態による発光装置は最終製品(end product)であることを図29に示す。図29の発光装置は、照明装置、表示装置、モバイル装置(携帯電話、MP3プレーヤ、ナビゲーション(Navigation)など)のような様々な装置に適用され得る。図29に示す例示的装置は、液晶表示装置(LCD)で使用するエッジ型(edge type)バックライトユニット(Back Light Unit:BLU)である。液晶表示装置は、自体光源がないため、バックライトユニットが光源として使用され、バックライトユニットは主に液晶パネルの後方から照明する。
図29を参照すると、バックライトユニットは発光素子1、導光板410、反射板412、拡散シート414、一対のプリズムシート416を含む。
発光素子1は光を提供する役割を果たす。ここで、使用される発光素子1はサイドビュータイプであり得る。
導光板410は液晶パネル450に提供される光を案内する役割を果たす。導光板410はアクリルのようなプラスチック系列の透明な物質のパネルで形成されて、発光装置11から発生した光が導光板410の上部に配置された液晶パネル450側に進むようにする。したがって、導光板410の背面には導光板410内部に入射した光の進行方向を液晶パネル450側に変換させるための各種パターン412aが印刷されている。
反射板412は導光板410の下部面に設置されて導光板410の下部に放出される光を上部に反射する。反射板412は、導光板410背面の各種パターン412aにより反射されない光を再び導光板410の出射面側に反射させる。このようにすることで、光損失を減らすと共に導光板410の出射面に透過する光の均一度を向上させる。
拡散シート414は導光板410から出た光を分散させることによって光が部分的に密集することを防止する。
プリズムシート416上部面に三角柱形状のプリズムが一定の配列を有して形成されており、通常2枚のシートで構成されて各々のプリズム配列が互いに所定の角度で交錯するように配置されて拡散シート414で拡散された光を液晶パネル450に垂直方向に進むようにする。
(他の実施形態)
図30〜図33は、本発明の第10〜13の実施形態による発光装置を説明するための図である。
図30〜図33では、前述した発光装置が適用された例示的な装置(最終製品、end product)を示す。図30は、プロジェクタを、図31は、自動車のヘッドライトを、図32は、街灯を、図33は、照明灯を図示した。図30〜図33で使用される発光素子1はトップビュータイプであり得る。
図30を参照すると、光源410から出た光はコンデンスレンズ(condensing lens)420、カラーフィルタ430、シャープニングレンズ(sharpening lens)440を通過してDMD(digital micromirror device)450に反射してプロジェクションレンズ(projection lens)480を通過してスクリーン490に到達する。光源410内には本願発明の発光素子が装着されている。
以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施され得ることを理解することができる。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。
1〜4:発光素子、106:光結晶パターン、107:パッドパターン、110:発光構造体、112:第1導電パターン、114:発光パターン、116:第2導電パターン、140:第1電極、150:第2電極。

Claims (12)

  1. 基板上にバッファ層を形成するステップと、
    前記バッファ層上に光結晶パターンとパッドパターンを形成し、前記光結晶パターンと前記パッドパターンは、各々金属物質を含み、互いに物理的に接続されるステップと、
    前記光結晶パターンと前記パッドパターンが形成されたバッファ層上に順次に積層された第1導電型の第1導電パターン、発光パターン、第2導電型の第2導電パターンを含む発光構造体を形成するステップと、
    前記第1導電パターンと電気的に接続された第1電極と、前記第2導電パターンと電気的に接続された第2電極を形成するステップと、
    を含む発光素子の製造方法。
  2. 前記光結晶パターンと前記パッドパターンは、実質的に同一のレベルに形成される請求項1に記載の発光素子の製造方法。
  3. 前記光結晶パターンは、複数の反復的なパターンを含み、
    前記発光構造体で発生する光の波長がλであるとき、前記複数の反復的なパターンのうち互いに隣接したパターンの間の間隔はλ/4である請求項1に記載の発光素子の製造方法。
  4. 前記光結晶パターンは、ライン形態またはメッシュ形態である請求項1に記載の発光素子の製造方法。
  5. 前記パッドパターンの幅は、約40≡以下である請求項1に記載の発光素子の製造方法。
  6. 前記第2電極は、前記発光構造体の上部または側壁に形成される請求項1に記載の発光素子の製造方法。
  7. 前記発光構造体を形成するステップは、
    前記光結晶パターンと前記パッドパターンが形成されたバッファ層上に順次に第1導電型の第1導電層、発光層、第2導電型の第2導電層を形成し、
    前記第2導電層、発光層、第1導電層をパターニングし、前記第2導電パターン、前記発光パターン、前記第1導電パターンを含む発光構造体を完成し、前記第1導電パターンの幅が前記第2導電パターンの幅および前記発光パターンの幅より広いため、前記第1導電パターンが側方向に突出され、前記第1導電パターンの突出された領域の下には前記パッドパターンが位置することを特徴とする請求項1に記載の発光素子の製造方法。
  8. 前記第1電極と前記第2電極を形成するステップは、
    前記発光構造体を形成した後、前記発光構造体上に第2電極を形成するステップと、
    前記基板と導電基板をボンディングし、前記第2電極が前記基板と前記導電基板の間に配置されるようにボンディングするステップと、
    前記基板を除去するステップと、
    前記バッファ層上に第1電極を形成するステップと、
    を含む請求項1に記載の発光素子の製造方法。
  9. 請求項1ないし請求項8のうち何れか一項の発光素子の製造方法を利用する発光装置の製造方法。
  10. 基板上に形成されたバッファ層と、
    前記バッファ層上に形成され、各々金属物質を含み互いに物理的に接続された光結晶パターンとパッドパターンと、
    前記光結晶パターンおよびパッドパターンが形成されたバッファ層上に順次に形成された第1導電型の第1導電パターン、発光パターン、第2導電型の第2導電パターンを含む発光構造体と、
    前記第1導電パターンと電気的に接続された第1電極と、
    前記第2導電パターンと電気的に接続された第2電極とを含む発光素子。
  11. 導電基板と、
    前記導電基板上に形成された第2電極と、
    前記第2電極上に順次に形成されて第2導電型の第2導電パターン、発光パターン、第1導電型の第1導電パターンを含む発光構造体と、
    前記第1導電パターン上に形成されて各々金属物質を含み互いに物理的に接続される光結晶パターンとパッドパターンと、
    前記光結晶パターンとパッドパターンが形成された第1導電パターン上に形成されて前記パッドパターンの少なくとも一部を露出させるバッファ層と、
    前記露出したパッドパターン上に形成された第1電極とを含む発光素子。
  12. 請求項10または請求項11の発光素子を含む発光装置。
JP2009209589A 2008-09-10 2009-09-10 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置 Pending JP2010067984A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080089441A KR20100030472A (ko) 2008-09-10 2008-09-10 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치

Publications (1)

Publication Number Publication Date
JP2010067984A true JP2010067984A (ja) 2010-03-25

Family

ID=41799633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009209589A Pending JP2010067984A (ja) 2008-09-10 2009-09-10 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置

Country Status (4)

Country Link
US (2) US7960196B2 (ja)
JP (1) JP2010067984A (ja)
KR (1) KR20100030472A (ja)
TW (1) TWI460884B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233893A (ja) * 2010-04-23 2011-11-17 Lg Innotek Co Ltd 発光素子、発光素子パッケージ、及び照明システム
JP2011238913A (ja) * 2010-04-22 2011-11-24 Imec 発光ダイオードの製造方法
JP2012124330A (ja) * 2010-12-08 2012-06-28 Stanley Electric Co Ltd 半導体発光素子
JP2012169435A (ja) * 2011-02-14 2012-09-06 Stanley Electric Co Ltd 光半導体素子
WO2014006763A1 (ja) * 2012-07-04 2014-01-09 ウェーブスクエア,インコーポレイテッド Iii族窒化物半導体発光素子およびその製造方法
JP2014103314A (ja) * 2012-11-21 2014-06-05 Ichikoh Ind Ltd Ledチップ、車両用灯具の半導体型光源、車両用灯具
JP2015032809A (ja) * 2013-08-07 2015-02-16 ソニー株式会社 発光素子、発光素子ウェーハ及び電子機器
US9627588B2 (en) 2010-06-17 2017-04-18 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
JP2019129176A (ja) * 2018-01-22 2019-08-01 パナソニックIpマネジメント株式会社 発光装置の製造方法、及び、発光装置
CN113711370A (zh) * 2019-04-22 2021-11-26 亮锐有限责任公司 具有设置在由嵌入式纳米结构层和反射器限定的光学腔内的有源区的led

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
KR101081166B1 (ko) * 2009-09-23 2011-11-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20110052131A (ko) * 2009-11-12 2011-05-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101039988B1 (ko) * 2010-03-09 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TWI417478B (zh) * 2010-08-19 2013-12-01 Delta Electronics Inc 燈具模組
TWI492423B (zh) * 2010-10-18 2015-07-11 Advanced Optoelectronic Tech 覆晶式led封裝結構
TWI458129B (zh) * 2010-12-21 2014-10-21 Lextar Electronics Corp 發光二極體晶片結構及其製造方法
KR101890457B1 (ko) * 2011-08-10 2018-08-21 헵타곤 마이크로 옵틱스 피티이. 리미티드 광전자 모듈 및 그것을 제조하기 위한 방법
KR101804408B1 (ko) 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
KR101233234B1 (ko) * 2011-09-08 2013-02-14 전북대학교산학협력단 내재전극에 메탈 콜로이드가 채워진 발광다이오드 및 그 제조방법
CN102361053B (zh) * 2011-11-01 2013-05-01 东南大学 一种光子晶体结构发光二极管
KR101279073B1 (ko) * 2011-11-21 2013-06-26 포항공과대학교 산학협력단 발광 다이오드 및 그 제조방법
GB2500232B (en) * 2012-03-14 2015-07-22 Lamda Guard Technologies Ltd An optical device
KR101233063B1 (ko) * 2012-04-19 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
US8796693B2 (en) * 2012-12-26 2014-08-05 Seoul Semiconductor Co., Ltd. Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
US9698053B2 (en) 2013-11-25 2017-07-04 The Board Of Trustees Of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures
US10168450B2 (en) * 2013-12-27 2019-01-01 Sunasic Technologies, Inc. Silicon wafer having colored top side
CN106489204B (zh) * 2014-07-18 2020-12-22 亮锐控股有限公司 光源
KR102255305B1 (ko) * 2014-10-14 2021-05-24 삼성전자주식회사 수직형 반도체 발광소자 및 그 제조 방법
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
CN111293199A (zh) * 2017-01-20 2020-06-16 光宝光电(常州)有限公司 发光二极管封装结构、发光二极管封装模块
CN108878605B (zh) * 2018-05-04 2020-01-14 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
KR20210000351A (ko) 2019-06-24 2021-01-05 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
TWI730460B (zh) * 2019-10-18 2021-06-11 進化光學有限公司 高出光效率的背接觸式全彩led顯示面板及其製造方法
US20230154968A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures
CN115207182B (zh) * 2022-09-15 2022-12-13 南昌凯捷半导体科技有限公司 具有P面薄膜导电层的红光mini LED及其制备方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058918A (ja) * 1998-08-07 2000-02-25 Murata Mfg Co Ltd 半導体発光素子
JP2003142732A (ja) * 2001-10-31 2003-05-16 Sharp Corp オーミック電極、n型電極、窒化物系化合物半導体発光素子およびその製造方法
JP2004521509A (ja) * 2001-04-26 2004-07-15 サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク 光取り出し手段を持つ電界発光素子
JP2005064475A (ja) * 2003-07-25 2005-03-10 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP3108273U (ja) * 2004-06-18 2005-04-14 炬▲きん▼科技股▲ふん▼有限公司 白光発光ダイオードの垂直電極構造
JP2006295124A (ja) * 2005-03-18 2006-10-26 Sharp Corp 窒化物半導体素子およびその製造方法
JP2006339656A (ja) * 2005-06-02 2006-12-14 Samsung Electro Mech Co Ltd 発光ダイオード
WO2007049939A1 (en) * 2005-10-29 2007-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2007157850A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
WO2007089089A1 (en) * 2006-02-02 2007-08-09 Seoul Opto Device Co., Ltd. Nitride semiconductor light emitting diode and method of fabricating the same
JP2007214576A (ja) * 2006-02-10 2007-08-23 Samsung Electro Mech Co Ltd 窒化物半導体発光素子およびその製造方法
JP2007258700A (ja) * 2006-03-21 2007-10-04 Lg Electronics Inc 垂直型発光素子及びその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
JP2008053425A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2008133180A (ja) * 2006-11-07 2008-06-12 Siltron Inc 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
JP2008187059A (ja) * 2007-01-31 2008-08-14 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
US20060273324A1 (en) * 2003-07-28 2006-12-07 Makoto Asai Light-emitting diode and process for producing the same
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
KR100568300B1 (ko) 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100669142B1 (ko) 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
US7173289B1 (en) * 2005-09-08 2007-02-06 Formosa Epitaxy Incorporation Light emitting diode structure having photonic crystals
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
US20080128734A1 (en) * 2006-01-06 2008-06-05 Epistar Corporation Light-emitting device
KR100858923B1 (ko) 2006-09-29 2008-09-17 고려대학교 산학협력단 질화갈륨 박막 제조용 단결정 기판, 질화갈륨 박막제조방법 및 질화갈륨 박막 제조용 단결정 기판으로 제조된질화갈륨 박막을 포함하는 발광다이오드 및레이저다이오드
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
TWI322522B (en) * 2006-12-18 2010-03-21 Delta Electronics Inc Electroluminescent device, and fabrication method thereof
US7576364B2 (en) * 2007-02-15 2009-08-18 Chi Mei Optoelectronics Corp. Display device and method of manufacturing the same
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058918A (ja) * 1998-08-07 2000-02-25 Murata Mfg Co Ltd 半導体発光素子
JP2004521509A (ja) * 2001-04-26 2004-07-15 サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク 光取り出し手段を持つ電界発光素子
JP2003142732A (ja) * 2001-10-31 2003-05-16 Sharp Corp オーミック電極、n型電極、窒化物系化合物半導体発光素子およびその製造方法
JP2005064475A (ja) * 2003-07-25 2005-03-10 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP3108273U (ja) * 2004-06-18 2005-04-14 炬▲きん▼科技股▲ふん▼有限公司 白光発光ダイオードの垂直電極構造
JP2006295124A (ja) * 2005-03-18 2006-10-26 Sharp Corp 窒化物半導体素子およびその製造方法
JP2006339656A (ja) * 2005-06-02 2006-12-14 Samsung Electro Mech Co Ltd 発光ダイオード
WO2007049939A1 (en) * 2005-10-29 2007-05-03 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP2007157850A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
WO2007089089A1 (en) * 2006-02-02 2007-08-09 Seoul Opto Device Co., Ltd. Nitride semiconductor light emitting diode and method of fabricating the same
JP2007214576A (ja) * 2006-02-10 2007-08-23 Samsung Electro Mech Co Ltd 窒化物半導体発光素子およびその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2007258700A (ja) * 2006-03-21 2007-10-04 Lg Electronics Inc 垂直型発光素子及びその製造方法
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子
JP2008053425A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
JP2008133180A (ja) * 2006-11-07 2008-06-12 Siltron Inc 金属層上に成長した化合物半導体基板、その製造方法、及びそれを用いた化合物半導体素子
JP2008187059A (ja) * 2007-01-31 2008-08-14 Nichia Chem Ind Ltd 半導体発光素子

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238913A (ja) * 2010-04-22 2011-11-24 Imec 発光ダイオードの製造方法
JP2011233893A (ja) * 2010-04-23 2011-11-17 Lg Innotek Co Ltd 発光素子、発光素子パッケージ、及び照明システム
US9627588B2 (en) 2010-06-17 2017-04-18 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
JP2012124330A (ja) * 2010-12-08 2012-06-28 Stanley Electric Co Ltd 半導体発光素子
JP2012169435A (ja) * 2011-02-14 2012-09-06 Stanley Electric Co Ltd 光半導体素子
WO2014006763A1 (ja) * 2012-07-04 2014-01-09 ウェーブスクエア,インコーポレイテッド Iii族窒化物半導体発光素子およびその製造方法
JPWO2014006763A1 (ja) * 2012-07-04 2016-06-02 ビービーエスエイ リミテッドBBSA Limited Iii族窒化物半導体発光素子およびその製造方法
JP2014103314A (ja) * 2012-11-21 2014-06-05 Ichikoh Ind Ltd Ledチップ、車両用灯具の半導体型光源、車両用灯具
JP2015032809A (ja) * 2013-08-07 2015-02-16 ソニー株式会社 発光素子、発光素子ウェーハ及び電子機器
US9716127B2 (en) 2013-08-07 2017-07-25 Sony Semiconductor Solutions Corporation Light-emitting element having an optical function film including a reflection layer
JP2019129176A (ja) * 2018-01-22 2019-08-01 パナソニックIpマネジメント株式会社 発光装置の製造方法、及び、発光装置
CN113711370A (zh) * 2019-04-22 2021-11-26 亮锐有限责任公司 具有设置在由嵌入式纳米结构层和反射器限定的光学腔内的有源区的led
JP2022526801A (ja) * 2019-04-22 2022-05-26 ルミレッズ リミテッド ライアビリティ カンパニー 埋設ナノ構造化層および反射器により定められた光キャビティ内に配置された活性領域を有するled
US11942571B2 (en) 2019-04-22 2024-03-26 Lumileds Llc LED with active region disposed within an optical cavity defined by an embedded nanostructured layer and a reflector

Also Published As

Publication number Publication date
US8288755B2 (en) 2012-10-16
US7960196B2 (en) 2011-06-14
US20100062554A1 (en) 2010-03-11
KR20100030472A (ko) 2010-03-18
TW201017936A (en) 2010-05-01
TWI460884B (zh) 2014-11-11
US20110204325A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
JP2010067984A (ja) 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置
KR101530876B1 (ko) 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
JP5461887B2 (ja) 発光素子および発光装置の製造方法
US8704260B2 (en) Light emitting device and light-emitting system including the same
KR101332794B1 (ko) 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US8889448B2 (en) Method of fabricating a light-emitting element
KR20100024231A (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101539246B1 (ko) 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
KR101497953B1 (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR20100003321A (ko) 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
KR101592201B1 (ko) 발광 장치 및 그 제조 방법
US20100176415A1 (en) Light emitting device with improved light extraction efficiency
US8330183B2 (en) Light emitting element and fabricating method thereof
KR20100109210A (ko) 발광 장치
KR20100008656A (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 제조 방법에의해 제조된 발광 소자 및 발광 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909