TWI460884B - 發光裝置，發光元件及其製造方法 - Google Patents

發光裝置，發光元件及其製造方法 Download PDF

Info

Publication number
TWI460884B
TWI460884B TW098129268A TW98129268A TWI460884B TW I460884 B TWI460884 B TW I460884B TW 098129268 A TW098129268 A TW 098129268A TW 98129268 A TW98129268 A TW 98129268A TW I460884 B TWI460884 B TW I460884B
Authority
TW
Taiwan
Prior art keywords
pattern
conductive
light
electrode
layer
Prior art date
Application number
TW098129268A
Other languages
English (en)
Other versions
TW201017936A (en
Inventor
Yu-Sik Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201017936A publication Critical patent/TW201017936A/zh
Application granted granted Critical
Publication of TWI460884B publication Critical patent/TWI460884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

發光裝置，發光元件及其製造方法
本發明係關於發光元件、發光裝置，及其製造方法。
本申請案主張2008年9月10日向韓國智慧財產局申請之韓國專利申請案第10-2008-0089441號之優先權，該申請案之揭示內容以全文引用之方式併入本文中。
諸如發光二極體(LED)之發光元件在電子與電洞結合時發光。發光元件消耗低功率、具有長使用壽命、可安裝於有限空間中且抗振。
發光元件可包括其中堆疊有n型GaN圖案、發光圖案及p型GaN圖案之發光結構。當n型GaN圖案之載流子(例如，電子)與p型GaN圖案之載流子(例如，電洞)結合時，發光圖案中產生光。
發光元件之發展中之主要挑戰為改良光提取效率。光提取效率表示自發光結構發出(射入，例如，圍繞發光結構之空氣或透明樹脂)之光在發光元件內所產生之光中所占的比例。發光結構之光學折射率可為約2.2至3.8，空氣之光學折射率可為1且透明樹脂之光學折射率可為約1.5。
舉例而言，當發光結構之光學折射率為3.4時，在發光結構內產生之光的一部分可自發光結構以約17度之臨界角射入空氣且以約26度之臨界角射入透明樹脂。
在此情況下，當在發光結構內產生之光的一部分自發光結構射入空氣時，發光結構之光提取效率為約2.2%，且當在發光結構內產生之光的一部分自發光結構射入透明樹脂時，發光結構之光提取效率為約4%。光的其他部分被發光結構之表面反射且在發光結構中被截獲。
發光結構可由含有之材料製成。為了發展使用Inx Aly Ga(1-x-y) N之發光元件，重要的為形成具有低缺陷密度之Inx Aly Ga(1-x-y) N。舉例而言，可在藍寶石基板上生長Inx Aly Ga(1-x-y) N。然而，當藍寶石基板有缺陷時，自藍寶石基板生長之Inx Aly Ga(1-x-y) N可能亦有缺陷。
此外，可能並非始終均等地使用發光圖案之全部區域。亦即，視發光元件之設計而定，可能僅使用發光圖案的部分。因此，電流可僅在發光圖案之特定區域中流動，且可僅自其中有電流流動之特定區域發射光。因此，發光量可能降低。
根據本發明之態樣，提供製造具有改良之光提取效率、降低之缺陷密度且可發射增加量之光的發光元件及發光裝置的方法。
本發明之態樣亦提供具有改良之光提取效率、降低之缺陷密度且可發射增加量之光的發光元件及發光裝置。
然而，本發明之態樣並不侷限於本文中闡述者。藉由參考以下提供之例示性實施例之詳細描述，本發明之以上及其他態樣將對一般熟習本發明所屬之技術者更加顯而易見。
根據本發明之態樣，提供製造發光元件之方法。該方法包括：在基板上形成緩衝層；在緩衝層上形成光子晶體圖案及襯墊圖案，襯墊圖案及光子晶體圖案中之每一者由金屬材料製成，包括將襯墊圖案實體連接至光子晶體圖案；形成發光結構，包括在緩衝層上依序堆疊第一導電類型之第一導電圖案、發光圖案及第二導電類型之第二導電圖案；及形成第一電極且將該第一電極電連接至第一導電圖案，及形成第二電極且將該第二電極電連接至第二導電圖案。
該方法可包括在與襯墊圖案實質上相同之水平面處形成光子晶體圖案。
光子晶體圖案可為複數個重複形成之圖案，且該等重複圖案中的每兩個相鄰者之間的間隔為λ/4且由發光結構產生之光之波長可為λ。
光子晶體圖案可為線形圖案或網狀圖案。
襯墊圖案可具有約40μm或更小之寬度。
可在發光結構之上表面及側壁上形成第二電極。
形成發光結構可包含：在緩衝層上依序形成第一導電類型之第一導電層、發光層及第二導電類型之第二導電層；及圖案化第二導電層、發光層及第一導電層以完成包含第二導電圖案、發光圖案及第一導電圖案之發光結構。第一導電圖案可比第二導電圖案及發光圖案寬，且第一導電圖案可具有沿橫向方向延伸之突出部分，且襯墊圖案可安置於第一導電圖案之突出部分下方。
形成第一電極可包含：圖案化第一導電圖案之突出部分之部分以曝露襯墊圖案；在曝露之襯墊圖案上形成歐姆層；及在歐姆層上形成第一電極。
該方法可進一步包含：在形成發光結構後在發光結構之上表面及側壁上形成絕緣層。形成第一電極可包含：蝕刻絕緣層之一部分以形成穿透絕緣層之第一開口；蝕刻第一導電圖案之一部分以形成穿透第一導電圖案之第二開口，第二開口比第一開口窄；形成至少部分地填充第一開口及第二開口之歐姆層；及在歐姆層上形成第一電極。
該方法可包括濕式蝕刻絕緣層之部分以形成第一開口，及乾式蝕刻第一導電圖案之部分以形成第二開口。
形成第一電極及第二電極可包含：在形成發光結構後在發光結構上形成第二電極；將基板結合至導電基板使得第二電極安置於基板與導電基板之間；移除基板；及在緩衝層上形成第一電極。
在緩衝層上形成第一電極可包含：蝕刻緩衝層之一部分以曝露襯墊圖案之至少部分；在襯墊圖案之曝露部分上形成歐姆層；及在歐姆層上形成第一電極。
導電基板與基板相比可具有較大表面面積。
根據本發明之態樣，亦提供藉由使用以上方法製造發光裝置之方法。
根據本發明之另一態樣，提供發光元件，其包括：形成於基板上之緩衝層；形成於緩衝層上之光子晶體圖案及襯墊圖案，其中襯墊圖案及光子晶體圖案中之每一者由金屬材料製成，且襯墊圖案實體連接至光子晶體圖案；發光結構包括在緩衝層上依序堆疊之第一導電類型之第一導電圖案、發光圖案及第二導電類型之第二導電圖案；電連接至第一導電圖案之第一電極；及電連接至第二導電圖案之第二電極。
可在與襯墊圖案實質上相同之水平面處形成光子晶體圖案。
根據本發明之另一態樣，提供發光元件，其包括：導電基板；形成於導電基板上之第二電極；包括在第二電極上依序堆疊之第一導電類型之第一導電圖案、發光圖案及第二導電類型之第二導電圖案的發光結構；形成於第一導電圖案上之光子晶體圖案及襯墊圖案，其中襯墊圖案及光子晶體圖案中之每一者由金屬材料製成，且襯墊圖案實體連接至光子晶體圖案；形成於第一導電圖案上之緩衝層，該緩衝層具有曝露襯墊圖案之至少部分之開口；及形成於襯墊圖案之曝露部分上的第一電極。
可在與襯墊圖案實質上相同之水平面處形成光子晶體圖案。
光子晶體圖案可為複數個重複圖案，且當由發光結構產生之光之波長為λ時，該等重複圖案中的每兩個相鄰者之間的間隔可為λ/4。
襯墊圖案可具有約40μm或更小之寬度。
第一導電圖案可比第二導電圖案及發光圖案寬且第一導電圖案可具有沿橫向方向延伸之突出部分，且襯墊圖案可安置於第一導電圖案之突出部分下方。
發光元件可進一步包含：形成於第一導電圖案之突出部分中的開口，其曝露襯墊圖案；及形成於曝露之襯墊圖案上的歐姆層，其中第一電極形成於歐姆層上。
發光元件可進一步包含：形成於發光結構之上表面及側壁上的絕緣層；穿透絕緣層之第一開口；穿透第一導電圖案且比第一開口窄的第二開口；及至少部分地填充第一開口及第二開口之歐姆層，其中第一電極可形成於歐姆層上。
第二電極可為碗狀，且發光結構可安置於第二電極內。
第二電極可具有突起，突起可將發光結構分為第一側及第二側，第一電極之光子晶體圖案可接著安置於發光結構之第一側上，且第一電極之襯墊圖案可接著安置於發光結構之第二側上。
根據本發明之態樣，提供包括以上發光元件中的任一者之各種發光裝置。
藉由參考隨附圖式詳細描述本發明之例示性實施例，本發明之以上及其他態樣及特徵將變得更加顯而易見。
藉由參考根據本發明之例示性實施例之以下詳細描述及隨附圖式可更容易地理解本發明。然而本發明可以許多不同形式具體化且不應視為限於本文中所闡述之實施例。遍及本說明書，相同參考數字指代相同元件。在圖式中，為了清楚起見，誇示層及區域之大小及相對大小。
應理解，當元件或層被稱為在另一元件或層「上」時，該元件或層可直接在另一元件或層上或存在介入元件或層。相對照地，當將元件或層稱為「直接在另一元件或層上」時，不存在介入元件或層。如本文中所使用，術語「及/或」包括相關聯之所列項目中之一或多者的任一及所有組合。
諸如「在......之下」、「在......下」、「下部」、「在......上方」、「上部」及其類似者之空間相對術語可出於描述簡易性之目的而在本文中用於描述圖中所說明之一元件或組件與另一元件或組件的關係。應理解，除圖中所描述之取向之外，該等空間相對術語意欲包含使用或操作中之裝置的不同取向。遍及本說明書，圖式中的相同參考數字表示相同元件，且因此將省略其描述。
本文關於平面圖及橫截面圖描述根據本發明之實施例，該等平面圖及橫截面圖為理想化實施例之示意圖。由此，可預期由於(例如)製造技術及/或公差而產生的圖示形狀變化。因此，實施例不應被解釋為限於本文中所說明之區域之特定形狀，而應包括因(例如)製造而產生之形狀偏差。因此，圖中所說明之區域實質上係示意性的且其形狀並非意欲說明元件之區域之實際形狀且並非意欲限制本發明之範疇。
圖1至9為用於解釋製造根據本發明之態樣之發光元件1(參看圖7)之方法之第一例示性實施例中所包括之過程的視圖。詳言之，圖2及3展示圖1之光子晶體圖案106之實例。此外，圖8及9為用於解釋根據第一例示性實施例之發光元件1之操作的視圖。根據第一例示性實施例之發光元件1可為橫向型或覆晶型。
參看圖1，在基板100上形成緩衝層108。特定地，緩衝層108可用作用於形成第一導電層112a、發光層114a及第二導電層116a之晶種層，其將於下文中描述。此外，緩衝層108用以防止基板100與發光結構110(參看圖5)之間的晶格失配，此亦將於下文中描述。因此，緩衝層108改良發光結構110(參看圖5)之膜性質。
緩衝層108可由可使得緩衝層108充當晶種層之任何材料製成。舉例而言，緩衝層108可由 或製成。
可藉由金屬有機化學氣相沈積(MOCVD)、液相磊晶、氫化物氣相磊晶、分子束磊晶、金屬有機氣相磊晶(MOVPE)或其類似者在基板100上生長緩衝層108。
接著，在緩衝層108上形成光子晶體圖案106及襯墊圖案107。
光子晶體圖案106使由發光結構110(參看圖5)產生之光易於自發光元件1射出。亦即，光子晶體圖案106可改良發光元件1之光提取效率。
光子晶體圖案106可為複數個重複(或週期性)圖案。光子晶體圖案106可具有各種形狀。舉例而言，光子晶體圖案106可為線形圖案(參看圖2)或可為網狀圖案(參看圖3)。可以由「a」表示之預定間隔排列光子晶體圖案106。當由發光結構110產生之光之波長為λ時，光子晶體圖案106中的每兩個相鄰者之間的間隔「a」可為λ/4。此處，可基於λ/4控制光子晶體圖案106中的每兩個相鄰者之間的間隔「a」，亦即，可將間隔「a」控制為實質上λ/4(可容許小的變化)。
襯墊圖案107用以自第一電極140(參看圖7)接收電力，此將於下文中描述。當襯墊圖案107過大時，難以生長第一導電層112a(參看圖4)、發光層114a(參看圖4)及第二導電層116a(參看圖4)。亦即，當(例如)藉由液相磊晶、氫化物氣相磊晶、分子束磊晶或其類似者生長第一導電層112a時，第一導電層112a可能無法充分生長以完全覆蓋襯墊圖案107之上表面。因此，襯墊圖案107必須被適當地設定大小。舉例而言，襯墊圖案107之寬度可為約40μm或更小。
如圖1至3所示，可在與襯墊圖案107實質上相同之水平面處形成光子晶體圖案106。在一些實施例中，此為可能的，因為可同時形成光子晶體圖案106及襯墊圖案107。
光子晶體圖案106可實體連接至襯墊圖案107。因此，當經由第一電極140將電力施加至襯墊圖案107時，其亦傳遞至光子晶體圖案106。因為以此方式將電力施加至光子晶體圖案106，所以可適當地調整偏壓電流(例如，電流)之流動，此將於下文中參看圖9詳細描述。
如圖2及圖3所示，光子晶體圖案106可實體連接至襯墊圖案107。然而，本發明並不受此限制。亦即，光子晶體圖案106可以不同於圖2及圖3中所展示之方式的方式實體連接至襯墊圖案107。此外，光子晶體圖案106可為不同於圖2及圖3中所展示之圖案的圖案。
襯墊圖案107及光子晶體圖案106中之每一者可由金屬材料製成，諸如具有高透明度之金屬材料或具有高反射率之金屬材料。具有高透明度之金屬材料之實例可包括氧化銦錫(ITO)及氧化鋅(ZnO)，而具有高反射率之金屬材料之實例可包括銀(Ag)、鋁(Al)、銠(Rh)、鎳-金(NiAu)、鈀(Pd)及鈦-鉑(TiPt)。
基板100可由緩衝層108、第一導電層112a、發光層114a及第二導電層116a可在上面生長的任何材料製成。舉例而言，基板100可為由藍寶石(Al2 O3 )或ZnO製成之絕緣基板或可為由矽(Si)、碳化矽(SiC)或氮化鎵(GaN)製成之導電基板。
參看圖4，在具有光子晶體圖案106及襯墊圖案107之緩衝層108上依序堆疊第一導電層112a、發光層114a及第二導電層116a。
特定地，第一導電層112a、發光層114a及第二導電層116a中之每一者可包括。舉例而言，第一導電層112a、發光層114a及第二導電層116a中之每一者可為AlGaN或InGaN。
可藉由MOCVD、液相磊晶、氫化物氣相磊晶、分子束磊晶、MOVPE或其類似者依序形成第一導電層112a、發光層114a及第二導電層116a。
特定地，第一導電層112a可具有第一導電類型(例如，n型)，且第二導電層116a可具有第二導電類型(例如，p型)。相反，視發光元件1之實施例而定，第一導電層112a可為第二導電類型(p型)，且第二導電層116a可為第一導電類型(n型)。
發光層114a為當第一導電層112a之載流子(例如，電子)與第二導電層116a之載流子(例如，電洞)結合時產生光之區域。儘管圖式中未特定展示，發光層114a可包括井層及障壁層。因為井層與障壁層相比具有較小能帶隙，所以載流子(電子及電洞)在井層中聚集且結合在一起。視發光層114a中所包括之井層之數目而定，發光層114a可具有單一量子井(SQW)結構或多量子井(MQW)結構。SQW結構僅包括一個井層而MQW結構包括複數個井層。為了控制發光性質，可用硼(B)、磷(P)、Si、鎂(Mg)、鋅(Zn)、硒(Se)及Al中之至少一者摻雜井層及障壁層中之至少一者。
在形成第二導電層116a後，可將具有第二導電層116a之基板100退火以活化第二導電層116a。可在(例如)約400℃之溫度下將基板100退火。特定地，當第二導電層116a為經Mg摻雜之Inx Aly Ga(1-x-y) N時，若具有第二導電層116a之基板100經退火，則與Mg結合之氫(H)減少。結果，第二導電層116a更明顯地展示p型性質。
第一導電層112a可包括安置於光子晶體圖案106中的每兩個相鄰者之間的垂直導電層112b及安置於每一光子晶體圖案106上的橫向導電層112c。此處，術語「垂直」表示實質上垂直於基板100之表面的方向，且術語「橫向」表示實質上與基板100之表面平行的方向。
垂直導電層112b係自光子晶體圖案106中的每兩個相鄰者之間曝露的基板100之部分生長。水平導電層112c自垂直導電層112b延伸至每一光子晶體圖案106上。橫向導電層112c對應於過生長(over-growth)區域(或橫向生長區域)。橫向導電層112c與垂直導電層112b相比具有相對較低缺陷密度。舉例而言，橫向導電層112c可具有104 cm-2 之缺陷密度。
光子晶體圖案106可用以改良如上文所描述之光提取效率或可用以形成具有低缺陷密度之第一導電層112a、發光層114a及第二導電層116a。因為發光層114a及第二導電層116a係自具有低缺陷密度之第一導電層112a生長，所以其亦具有低缺陷密度。
在第二導電層116a上形成第二歐姆層132。第二歐姆層132可包括ITO、Zn、ZnO、Ag、Ti、Al、Au、Ni、氧化銦(In2 O3 )、氧化錫(SnO2 )、銅(Cu)、鎢(W)及Pt中之至少一者。
參看圖5，第二導電層116a、發光層114a及第一導電層112a經圖案化以形成包括第一導電圖案112、發光圖案114及第二導電圖案116之發光結構110。儘管圖式中未展示，但發光結構110之下部部分可比其上部部分寬。因此，發光結構110可具有傾斜側壁。此外，第一導電圖案112可比第二導電圖案116及發光圖案114寬。因此，第一導電圖案112可具有在橫向方向上之突出部分。可在第一導電圖案112之突出部分下方安置襯墊圖案107。
接著，在發光結構110之上表面及側壁上形成絕緣層120。接著，蝕刻安置於襯墊圖案107上的絕緣層120之一部分以形成穿透絕緣層120之第一開口op1。此外，蝕刻安置於襯墊圖案107上的第一導電圖案112之一部分以形成穿透第一導電圖案112之第二開口op2。
特定地，可濕式蝕刻絕緣層120之部分以形成第一開口op1，且可乾式蝕刻第一導電圖案112之部分以形成第二開口op2。此處，可藉由使用相同遮罩(例如，光阻圖案)執行濕式蝕刻製程及乾式蝕刻製程。儘管使用相同遮罩執行濕式蝕刻製程及乾式蝕刻製程，但因為在濕式蝕刻製程中形成底切，所以第二開口op2之寬度W2可小於第一開口op1之寬度w1。
參看圖6，可形成第一歐姆層131以至少部分地填充第一開口op1及第二開口op2。特定地，第一歐姆層131可包括ITO、Zn、ZnO、Ag、Ti、Al、Au、Ni、In2 O3 、SnO2 、Cu、W及Pt中之至少一者。為了活化第一歐姆層131，可在(例如)約400℃之溫度下退火具有第一歐姆層131之基板100。
如上文所描述，第一開口op1之寬度W1可大於第二開口op2之寬度w2。在此情況下，填充第一開口op1及第二開口op2之第一歐姆層131接觸第一導電圖案112所在之區域增加(亦即，與第一開口op1之寬度w1等於第二開口op2之寬度w2時相比更寬)。當如上文所描述填充第一開口op1及第二開口op2之第一歐姆層131接觸第一導電圖案112所在之區域增加時，自第一電極140(參看圖7)接收之電力可更好地傳遞至第一導電圖案112。
參看圖7，蝕刻絕緣層120以曝露第二歐姆層132。接著，在曝露之第二歐姆層132上形成第二電極150，且在第一歐姆層131上形成第一電極140。
當根據第一例示性實施例之發光元件1製造為覆晶型時，第二電極150可由具有高反射率之材料製成。舉例而言，第二電極150可由Ag或Al製成以反射由發光結構110產生之光，使得光可繼續射向光子晶體圖案106。為了最大化第二電極150之反射性質，第二電極150之面積可大於第二導電圖案116之上表面的面積的至少一半。隨著第二電極150之面積增加，由第二電極150反射之光的量可增加。
當根據第一例示性實施例之發光元件1製造為橫向型時，第二電極150可由具有高透明度之材料製成。舉例而言，第二電極150可由ITO製成，使得由發光結構110產生之光可穿過第二電極150自發光元件1射出。為了最大化第二電極150之透射性質，可將第二電極150之面積最小化至(例如)允許實現導線結合之面積(直徑為50μm)。
現將參看圖7更詳細地描述根據本發明之第一例示性實施例之發光元件1。可藉由使用上文關於圖1至6描述之方法製造根據第一例示性實施例之發光元件1。
參看圖7，根據第一例示性實施例之發光元件1包括緩衝層108、光子晶體圖案106、襯墊圖案107、發光結構110、第一電極140及第二電極150。在基板100上形成緩衝層108。由金屬材料製成之光子晶體圖案106及襯墊圖案107形成於緩衝層108上且彼此實體連接。發光結構110包括依序堆疊於緩衝層108上之第一導電類型之第一導電圖案112、發光圖案114及第二導電類型之第二導電圖案116。緩衝層亦具有安置於其上之光子晶體圖案106及襯墊圖案107。第一電極140電連接至第一導電圖案112，且第二電極150電連接至第二導電圖案116。
詳言之，當由發光結構110產生之可見光具有波長λ時，光子晶體圖案106中的每兩個相鄰者之間的間隔「a」可為λ/4。此處，可基於λ/4控制光子晶體圖案106中的每兩個相鄰者之間的間隔「a」，亦即，可實質上為λ/4(可容許小的變化)。因為光子晶體圖案106影響光徑，其可經排列使得光可易於自發光元件1射出，藉此改良發光元件1之光提取效率。
特定地，可由發光結構110產生紫外線(UV)光及/或可見光。舉例而言，當發光結構110產生具有400至800nm之波長的可見光時，光子晶體圖案106中的每兩個相鄰者之間的間隔「a」可為(例如)100至400nm。
現將描述根據第一例示性實施例之發光元件1之操作。
參看圖8，當第一導電圖案112為n型且當第二導電圖案116為p型時，將第一偏壓BIAS(-)經由第一電極140、第一歐姆層131、襯墊圖案107及光子晶體圖案106施加至第一導電圖案112，且將第二偏壓BIAS(+)經由第二電極150及第二歐姆層132施加至第二導電圖案116。相反，儘管圖8中未展示，但當第一導電圖案112為p型且當第二導電圖案116為n型時，將第二偏壓BIAS(+)經由第一電極140、第一歐姆層131、襯墊圖案107及光子晶體圖案106施加至第一導電圖案112，且將第一偏壓BIAS(-)經由第二電極150及第二歐姆層132施加至第二導電圖案116。
因此，此實施例中發光結構110為正向偏壓的。正向偏壓引起發光圖案114產生光L。儘管圖式中未展示，所產生之光L可由第二電極150反射或可向光子晶體圖案106行進。光L可經由光子晶體圖案106容易地自發光元件1射出。特定地，因為光子晶體圖案106誘導光L之路徑，所以光可易於自發光元件1射出，此又改良發光元件1之光提取效率。
參看圖9，施加至第一電極140之電力被傳遞至光子晶體圖案106及襯墊圖案107，光子晶體圖案106及襯墊圖案107彼此實體連接。因此，可選擇性地及適當地調整第一電極140與第二電極150之間的偏壓(例如，電流)之流動。
特定地，光子晶體圖案106廣泛分布在第一導電圖案112與基板100之間，且第一偏壓BIAS(-)亦施加至光子晶體圖案106。因此，如圖9所示，電流I(其自第二電極150流至第一電極140)可在發光結構110之幾乎全部區域中均勻流動。亦即，可自發光結構110之發光圖案114之幾乎全部區域發射光。因此，自發光元件1發射之光的量可增加。
圖10至14為用於解釋製造根據本發明之態樣之發光元件2(參看圖14)之方法之第二例示性實施例中所包括之過程的視圖。根據本發明之第二例示性實施例之發光元件2可為覆晶型。
如圖1所示，在基板100上形成緩衝層108。接著，在緩衝層108上形成光子晶體圖案106及襯墊圖案107。接著，如圖4所示，在上面亦形成有光子晶體圖案106及襯墊圖案107的緩衝層108上依序形成第一導電層112a、發光層114a及第二導電層116a。
參看圖10，第二導電層116a、發光層114a及第一導電層112a經圖案化以形成包括第一導電圖案112、發光圖案114及第二導電圖案116之發光結構110。如圖式中所示，發光結構110之下部部分可比其上部部分寬。因此，發光結構110可具有傾斜側壁。此外，第一導電圖案112可比第二導電圖案116及發光圖案114寬。因此，第一導電圖案112可具有在橫向方向上之突出部分。可在第一導電圖案112之突出部分下方安置襯墊圖案107。
參看圖11，在發光結構110之上表面及側表面上形成絕緣層120。絕緣層120可包括氧化矽膜、氮化矽膜、氧化鋁(Al2 O3 )膜或氮化鋁(AlN)膜。可藉由電漿增強化學氣相沈積(PECVD)、熱氧化、電子束蒸鍍或其類似者形成絕緣層120。
接著，蝕刻絕緣層120之一部分以曝露第二導電圖案116之上表面的一部分。
參看圖12，在第二導電圖案116之曝露部分上形成第二歐姆層132。接著，在絕緣層120及第二歐姆層132上形成第二電極150。亦即，在發光結構110之上表面及側表面以及第一導電圖案112之突出部分之上表面上形成第二電極150。第二電極150可具有至少一覆蓋發光結構110之碗狀部分(其被倒置地展示)。
儘管圖式中未展示，但可僅在發光結構110之上表面上形成第二電極150。
第二電極150可由具有高反射率之材料製成。舉例而言，第二電極150可由Ag或Al製成以反射由發光結構110產生之光，使得光可繼續射向光子晶體圖案106。
參看圖13，蝕刻絕緣層120之一部分及第二電極150之一部分以形成第一開口op1。第一開口op1穿透安置於襯墊圖案107上之絕緣層120。
接著，部分蝕刻第一導電圖案112之突出部分以形成第二開口op2。第二開口op2穿透第一導電圖案112之安置於襯墊圖案107上之部分。此處，第二開口op2可比第一開口op1窄。如上文所描述，可濕式蝕刻絕緣層120之部分及第二電極150之部分以形成第一開口op1，且可乾式蝕刻第一導電圖案112之突出部分之部分以形成第二開口op2。此處，可藉由使用相同遮罩(例如，光阻圖案)執行濕式蝕刻製程及乾式蝕刻製程。
參看圖14，可形成第一歐姆層131以至少部分地填充第一開口op1及第二開口op2。接著，在第一歐姆層131上形成第一電極140以完成根據第二例示性實施例之發光元件2。
現將更詳細地描述根據本發明之第二例示性實施例之發光元件2。
根據第二例示性實施例之發光元件2與根據第一例示性實施例之發光元件1之不同之處在於不僅在發光結構110之上表面上而且在發光結構110之側壁上形成第二電極150。亦即，第二電極150可具有至少一覆蓋發光結構110之碗狀部分(其被倒置地展示)。
即使當在發光結構110之側表面上形成第二電極150(圍繞發光結構110)時，其不電連接第一導電圖案112與第二導電圖案116(亦即，不在第一導電圖案112與第二導電圖案116之間引起短路)，因為絕緣層120形成於第二電極150與發光結構110之間。亦即，絕緣層120可防止洩漏電流。
因為發光結構110具有傾斜側壁，所以自發光結構110發射之光由圍繞發光結構110之第二電極150反射且接著經由光子晶體圖案106容易地自發光元件2射出。亦即，具有傾斜側壁之發光結構110及沿發光結構110之輪廓傾斜且具有高反射率之第二電極150可改良光提取效率。
圖15至19為用於解釋製造根據本發明之態樣之發光元件3(參看圖19)之方法之第三例示性實施例中所包括之過程的視圖。根據本發明之第三例示性實施例之發光元件3可為垂直型。
參看圖15，在複數個基板100中之每一者上依序形成犧牲層102、緩衝層108、光子晶體圖案106及襯墊圖案107。
如下文將描述，在藉由雷射起離(LLO)製程移除每一基板100時移除犧牲層102。犧牲層102可為(例如)GaN層。
緩衝層108使光子晶體圖案106在LLO製程期間免受損害，且被用作用於依序形成(生長)第一導電層、發光層及第二導電層之晶種層。此外，緩衝層108用以防止每一基板100與第一導電層、發光層及第二導電層之間的晶格失配。
如上文所描述，光子晶體圖案106改良光提取效率且誘導橫向生長。因此，將光子晶體圖案106用以形成具有低缺陷密度之第一導電層、發光層及第二導電層。光子晶體圖案106可包括複數個重複(或週期性)光子晶體圖案。可以預定間隔「a」排列光子晶體圖案106。當由發光結構110(參看圖16)產生之光具有波長λ時，光子晶體圖案106中的每兩個相鄰者之間的間隔「a」可為λ/4。此處，可基於λ/4控制光子晶體圖案106中的每兩個相鄰者之間的間隔「a」，亦即，可實質上為λ/4(可容許小的變化)。
如上文所描述，光子晶體圖案106及襯墊圖案107可由金屬材料製成且彼此實體連接。此外，可在與襯墊圖案107實質上相同之水平面處形成光子晶體圖案106。
參看圖16，在上面形成有光子晶體圖案106及襯墊圖案107之每一基板100上依序生長第一導電層、發光層及第二導電層。
接著，圖案化第二導電層、發光層及第一導電層以形成包括第一導電圖案112、發光圖案114及第二導電圖案116之發光結構110。發光結構110之下部部分可比其上部部分寬。因此，發光結構110可具有傾斜側壁。
接著，在發光結構110之上表面及側表面上形成絕緣層120。
接著，蝕刻絕緣層120之一部分以曝露第二導電圖案116之上表面的一部分。
在第二導電圖案116之曝露部分上形成第二歐姆層132。
在發光結構110之上表面及側表面上形成第二電極150。亦即，在第二歐姆層132及絕緣層120上共形地形成第二電極150。因此，第二電極150可具有至少一覆蓋發光結構110之碗狀部分(其被倒置地展示)。
參看圖17，每一基板100均結合至導電基板200。此處，第二電極150安置於導電基板200與每一基板100之間。
特定地，導電基板200可由(例如)Si、應變矽、Si-Al、矽合金、絕緣體上矽(SOI)、SiC、矽鍺(SiGe)、碳化矽鍺(SiGeC)、鍺(Ge)、鍺合金、砷化鎵(GaAs)、砷化銦(InAs)、III-V半導體及II-VI半導體中之一者製成。
較佳地，在此實施例中，基板100或導電基板200或兩者可為實質上平坦的，因為當基板100中的每一者或導電基板200不平坦(例如，彎曲)時，難以充分地結合基板100與200。如下文將描述，因為在基板100中的每一者與導電基板200之間安置中間材料層210，所以中間材料層210(詳言之，當中間材料層210具有足夠厚度時)可補償基板100中的每一者或導電基板200之輕微彎曲。
舉例而言，導電基板200可黏著性地結合至基板100。較佳在結合前洗滌導電基板200及基板100。基板100及200之結合表面需要為清潔的，因為基板200及100之結合表面上的各種雜質(諸如微粒及粉塵)可變為污染源。亦即，當導電基板200結合至基板100時，若在基板200與100之間存在以上雜質，則結合能(bonding energy)降低。結果，可易於將基板200及100自彼此分離。
接著，在導電基板200之結合表面或每一基板100之結合表面上形成中間材料層210。圖17中，中間材料層210形成於導電基板200之結合表面上。儘管圖式中未展示，但可沿每一基板100之第二電極150之輪廓共形地形成中間材料層210。或者，在發光結構110之第二電極150之上表面上形成中間材料層210後，可將每一基板100結合至導電基板200。
中間材料層210可為導電材料，例如，金屬層。當中間材料層210為金屬層時，該金屬層可包括Au、Ag、Pt、Ni、Cu、Sn、Al、Pb、Cr及Ti中之至少一者。亦即，金屬層可為由Au、Ag、Pt、Ni、Cu、Sn、Al、Pb、Cr及Ti中之一者製成之單層，該等金屬之堆疊或該等金屬之組合。舉例而言，金屬層可為Au層(單層)、Au-Sn層(雙層)或具有交替堆疊若干次之Au及Sn的多層。中間材料層210可由具有比第二電極150之反射率低的反射率的材料製成。
儘管圖式中未展示，但可在第二電極150與中間材料層210之間形成障壁層。障壁層使第二電極150(其反射光)免受損害。障壁層可為由Pt、Ni、Cu、Al、Cr、Ti及W中之一者製成之單層，該等金屬之堆疊或該等金屬之組合。舉例而言，障壁層可為具有交替堆疊若干次之TiW及Pt的多層。
接著，如圖17所示，使得形成於每一基板100上之第二電極150面向導電基板200之結合表面，中間材料層210安置於第二電極150與導電基板200之間。
接著，熱處理基板200及100且因此將其結合在一起。或者，在熱處理基板200及100時，其可被相對於彼此擠壓且因此結合在一起。
當中間材料層210為Au層時，可在約200℃至450℃之溫度下將基板200及100相對於彼此擠壓。無需過度實驗，一般熟習本發明所屬之技術者可確定所使用之溫度。
為了增加處理量，基板100可結合至一種如圖18中所展示的導電基板200。特定地，導電基板200大於每一基板100，亦即，具有足以安裝複數個基板100之大表面面積。亦即，當放置於每一基板100之頂部時，導電基板200完全遮蔽每一基板100。當基板100及200為圓形時，導電基板200之直徑可大於每一基板100之直徑。舉例而言，導電基板200之直徑可為約6英吋(約150mm)或更大，且每一基板100之直徑可小於約6英吋。當基板100及200為正方形時，導電基板200之對角線長度可大於每一基板100之對角線長度。此處，使形成於每一基板100上之第二電極150面向導電基板200之結合表面。
當不考慮處理量時，每一基板100與導電基板200可為實質上相同大小。亦即，基板100中的一者可結合至導電基板200。
參看圖19，藉由移除犧牲層102移除每一基板100。特定地，可藉由LLO製程或化學起離(CLO)製程移除每一基板100。
在LLO製程的情況下，雷射束自每一基板100之側輻射。當藉由使用雷射束移除犧牲層102時，依序移除每一基板100之各部分，自雷射束輻射至之部分開始。
為了防止發光元件3在LLO製程期間受損，在執行LLO製程前可降低每一基板100之厚度。如上文所描述，可自雷射束輻射至之部分開始依序移除每一基板100之各部分。因此，發光結構110可被移除每一基板100時施加之物理力破壞或損傷。然而，若預先藉由(例如)化學機械拋光(CMP)降低每一基板100之厚度，則可防止發光結構110受損害，因為減小了移除每一基板100時施加之物理力。
緩衝層108防止第一電極140在LLO製程期間受損害。
參看圖19，蝕刻在移除每一基板100後曝露之緩衝層108之一部分以曝露襯墊圖案107。此處，蝕刻緩衝層108之部分以曝露襯墊圖案107之至少部分。
接著，在襯墊圖案107之曝露部分上形成第一歐姆層131。
接著，在第一歐姆層131上形成第一電極140以完成根據第三例示性實施例之發光元件3。
根據第三例示性實施例之發光元件3包括第二電極150、發光結構110、光子晶體圖案106及襯墊圖案107。第二電極150形成於導電基板200上且為碗狀。發光結構110包括依序形成於第二電極150上之第二導電圖案116、發光圖案114及第一導電圖案112。在第一導電圖案112上形成光子晶體圖案106及襯墊圖案107。如上文所描述，光子晶體圖案106及襯墊圖案107可由金屬材料製成且彼此實體連接。此外，可在與襯墊圖案107實質上相同之水平面處形成光子晶體圖案106。
在具有光子晶體圖案106及襯墊圖案107的第一導電圖案112上形成緩衝層108且曝露襯墊圖案107之至少部分。在襯墊圖案107之曝露部分上形成第一歐姆層131，且在第一歐姆層131上形成第一電極140。亦即，藉由第一歐姆層131將第一電極140電連接至第一導電圖案112。
緩衝層108與第一導電圖案112相比電阻可較高，因為第一導電圖案112可經第一導電類型之摻雜劑摻雜而緩衝層108可不經摻雜。因此，第一電極140可藉由第一歐姆層131電連接至襯墊圖案107，使得施加至第一電極140之電力可在無顯著電力位準降低之情況下傳遞至襯墊圖案107及第一導電圖案112。
圖20為用於解釋根據本發明之態樣之發光元件4之第四例示性實施例的視圖。
參看圖20，根據第四例示性實施例之發光元件4與根據第三例示性實施例之發光元件3的不同之處在於在碗狀第二電極150上形成突起151且突起151在形成於第二電極150中之發光結構110中建立凹槽118。
發光結構110可由突起151或凹槽118劃分為第一側(例如，圖式之左側)及第二側(例如，圖式之右側)。可在發光結構110之第二側上形成襯墊圖案107，且可在發光結構110之第一側上形成光子晶體圖案106。
甚至在此組態中，襯墊圖案107實體連接至光子晶體圖案106，且施加至第一電極140之電力經由襯墊圖案107傳遞至光子晶體圖案106。可適當地調整第一電極140與第二電極150之間的電流流動，藉此改良發光效率。
以下將詳細描述藉由使用發光元件1至4中之一者製造之發光裝置。為簡單起見，圖式中展示使用根據第一例示性實施例之發光元件1的發光裝置。然而，本發明之範疇不受此限制。一般熟習本發明所屬之技術者將顯而易見，在具有本揭示案之優點的情況下，可藉由使用發光元件2至4中之任一者實施與使用發光元件1之發光裝置類似的發光裝置。
圖21A為用於解釋根據本發明之態樣之發光裝置11之第一例示性實施例的視圖。
參看圖21A，根據第一例示性實施例之發光裝置11包括電路板300及安置於電路板300上的根據第一例示性實施例之發光元件1。發光元件1可藉由子基板250連接至電路板300。
電路板300包括彼此電絕緣之第一導電區域310及第二導電區域320。第一導電區域310及第二導電區域320安置於電路板300之表面上。
子基板250包括彼此電絕緣之第三導電區域260及第四導電區域270。第三導電區域260及第四導電區域270安置於子基板250之表面上。
發光元件1之第二電極150可藉由導電焊接280中的一者連接至子基板250之第三導電區域260，且第三導電區域260可藉由導線330連接至第一導電區域310。發光元件1之第一電極140可藉由導電焊接280中的另一者連接至子基板250之第四導電區域270，且第四導電區域270可藉由導線332連接至第二導電區域320。然而，一般熟習本發明所屬之技術者將顯而易見，在具有本揭示案之益處的情況下，可以不同於圖21A中所展示之方式的方式連接以上組件。
圖21B為用於解釋根據本發明之態樣之發光裝置12之第二例示性實施例的視圖。參看圖21B，根據第二例示性實施例之發光裝置12與根據第一例示性實施例之發光裝置11的不同之處在於電路基板300包括第一通孔316及第二通孔326。
特定地，在電路板300之表面上形成彼此電絕緣之第一導電區域310及第二導電區域320，且在電路板300之另一表面上形成彼此電絕緣之第五導電區域312及第六導電區域322。第一導電區域310藉由第一通孔316連接至第五導電區域312，且第二導電區域320藉由第二通孔326連接至第六導電區域322。
儘管圖式中未展示，根據第一例示性實施例之發光元件1之第二電極150藉由導電焊接280中的一者連接至電路板300之第一導電區域310。發光元件1之第一電極140藉由導電焊接280中的另一者連接至電路板300之第二導電區域320。第一導電區域310可藉由第一通孔316連接至第五導電區域312，且第二導電區域320可藉由第二通孔326連接至第六導電區域322。
圖21C為用於解釋根據本發明之態樣之發光裝置13之第三例示性實施例的視圖。參看圖21C，根據第三例示性實施例之發光裝置13與根據第一例示性實施例之發光裝置11的不同之處在於子基板251為導電基板。
因此，為了防止第三導電區域260與第四導電區域270之間短路，在第四導電區域270與子基板251之間插入絕緣膜271。
因為子基板251為導電基板，所以第一導電區域310可藉由導電基板電連接至第三導電區域260而無需導線。另一方面，第二導電區域320藉由導線332連接至第四導電區域270。
圖22為用於解釋根據本發明之態樣之發光裝置14之第四例示性實施例的視圖。參看圖22，根據第四例示性實施例之發光裝置14與根據第一例示性實施例之發光裝置11的不同之處在於其包括圍繞根據第一例示性實施例之發光元件1的磷光體層340及圍繞磷光體層340之第二透明樹脂350。
磷光體層340可為第一透明樹脂342與磷光體344之混合物。散布於磷光體層340內之磷光體344吸收自發光元件1發射之光且轉換光之波長。因此，當更均勻地散布磷光體344時，可改良發光裝置14之發光性質。當磷光體344更均勻地散布時，其可更好地轉換光之波長且產生更好的混色。如圖式中所示，可形成磷光體層340使得其高於導線332以便保護導線332，因為導線由磷光體層340圍繞。
舉例而言，發光裝置14可包括經形成以產生白色之磷光體層340。當發光元件1發射具有藍色波長之光時，磷光體344可包括黃色磷光體。為了增加演色指數(CRI)，磷光體344亦可包括紅色磷光體。或者，當發光元件1發射具有UV波長之光時，磷光體344可包括全部紅色、綠色及藍色磷光體。
第一透明樹脂342可為任何可以穩定方式散布磷光體344之材料。舉例而言，第一透明樹脂342可為環氧樹脂、矽樹脂、硬矽樹脂、變性矽樹脂、胺基甲酸酯樹脂、環氧丙烷樹脂、丙烯酸樹脂、聚碳酸酯樹脂或聚醯亞胺樹脂。
磷光體344可為任何可吸收來自發光結構110之光且轉換所吸收光之波長的材料。舉例而言，磷光體344可為以下中之至少一者：主要由諸如銪(Eu)或鈰(Ce)之類鑭元素活化之基於氮化物或基於氮氧化合物之磷光體；主要由諸如Eu之類鑭元素或諸如錳(Mn)之過渡金屬元素活化之鹼土鹵素磷灰石磷光體；鹼土金屬鹵素硼酸鹽磷光體；鹼土金屬鋁酸鹽磷光體；鹼土矽酸鹽磷光體；鹼土硫化物磷光體；鹼土硫代鎵酸鹽磷光體；鹼土氮化矽磷光體；鍺酸鹽磷光體；主要由諸如Ce之類鑭元素活化之稀土鋁酸鹽磷光體；稀土矽酸鹽磷光體；及主要由諸如Eu之類鑭元素活化之有機或有機複合物磷光體。特定地，可使用以下列舉之磷光體。然而，磷光體344不限於以下磷光體。
主要由諸如Eu或Ce之類鑭元素活化之基於氮化物之磷光體之實例包括M2 Si5 N8 :Eu(M為Sr、Ca、Ba、Mg及Zn中之至少一者)、MSi7 N10 :Eu、M1.8 Si5 O0.2 N8 :Eu及M0.9 Si7 O0.1 N10 :Eu(M為Sr、Ca、Ba、Mg及Zn中之至少一者)。
主要由諸如Eu或Ce之類鑭元素活化之基於氮氧化合物之磷光體之實例包括MSi2 O2 N2 :Eu(M為Sr、Ca、Ba、Mg及Zn中之至少一者)。
主要由諸如Eu之類鑭元素或諸如Mn之過渡金屬元素活化之鹼土鹵素磷灰石磷光體之實例包括M5 (PO4 )3 X:R(M為Sr、Ca、Ba、Mg及Zn中之至少一者，X為F、Cl、Br及I中之至少一者，且R為Eu及Mn中之至少一者)。
鹼土金屬鹵素硼酸鹽磷光體之實例包括M2 B5 O9 X:R(M為Sr、Ca、Ba、Mg及Zn中之至少一者，X為F、Cl、Br及I中之至少一者，且R為Eu及Mn中之至少一者)。
鹼土金屬鋁酸鹽磷光體之實例包括SrAl2 O4 :R、Sr4 Al14 O25 :R、CaAl2 O4 :R、BaMg2 Al16 O27 :R、BaMg2 Al16 O12 :R及BaMgAl10 O17 :R(R為Eu及Mn中之至少一者)。
鹼土硫化物磷光體之實例包括La2 O2 S:Eu、Y2 O2 S:Eu及Gd2 O2 S:Eu。
主要由諸如Ce之類鑭元素活化之稀土鋁酸鹽磷光體之實例包括由諸如Y3 Al5 O12 :Ce、(Y0.8 Gd0.2 )3 Al5 O12 :Ce、Y3 (Al0.8 Ga0.2 )5 O12 :Ce及(Y,Gd)3 (Al,Ga)5 O12 之成份式表示的YAG磷光體。其他實例包括其中部分或所有Y已經Tb、Lu或其類似者置換之諸如Tb3 Al5 O12 :Ce及Lu3 Al5 O12 :Ce之磷光體。
稀土矽酸鹽磷光體含有矽酸鹽，且稀土矽酸鹽磷光體之主要實例包括(SrBa)2 SiO4 :Eu。
其他磷光體之實例包括ZnS:Eu、Zn2 GeO4 :Mn及MGa2 S4 :Eu(M為Sr、Ca、Ba、Mg及Zn中之至少一者，且X為F、Cl、Br及I中之至少一者)。
替代Eu或除Eu之外，以上磷光體亦可包括Tb、Cu、Ag、Au、Cr、Nd、Dy、Co、Ni及Ti中之至少一者。此外，亦可使用與以上列舉之磷光體提供類似之效能及效應的其他磷光體。
第二透明樹脂350為透鏡狀且漫射自發光元件1發射之光。可調整第二透明樹脂350之曲率及平度以控制第二透明樹脂350之光漫射/提取性質。第二透明樹脂350圍繞磷光體層340以保護磷光體層340。亦即，第二透明樹脂350圍繞磷光體層340，因為當磷光體層340接觸(例如)濕氣時其性質可惡化。
第二透明樹脂350可為光可透過其傳遞之任何材料。舉例而言，第二透明樹脂350可為環氧樹脂、矽樹脂、硬矽樹脂、變性矽樹脂、胺基甲酸酯樹脂、環氧丙烷樹脂、丙烯酸樹脂、聚碳酸酯樹脂或聚醯亞胺樹脂。
圖23為用於解釋根據本發明之態樣之發光裝置15之第五例示性實施例的視圖。參看圖23，沿根據第一例示性實施例之發光元件1之輪廓及電路板300之輪廓形成磷光體344。此處，可在無需第一透明樹脂(圖22中由參考數字342指示)的情況下在發光元件1及電路板300上塗布磷光體344。
若在無需第一透明樹脂的情況下在發光元件1及電路板300上塗布磷光體344，則發光元件1由透明樹脂單層350圍繞。
圖24為用於解釋根據本發明之態樣之發光裝置16之第六例示性實施例的視圖。參看圖16，根據第六例示性實施例之發光裝置16與根據第三例示性實施例之發光裝置13的不同之處在於其包括圍繞根據第一例示性實施例之發光元件1的第一透明樹脂342、形成於第一透明樹脂342上之磷光體344及形成於磷光體344上之第二透明樹脂350。亦即，因為第一透明樹脂342及磷光體344係在彼此不相混合的情況下獨立塗布，所以可沿第一透明樹脂342之表面薄薄地且共形地形成磷光體344。
圖25為用於解釋根據本發明之態樣之發光裝置17之第七例示性實施例的視圖。圖25中展示之發光裝置17為俯視型發光封裝。然而，本發明不受此限制。
參看圖25，上面安裝有根據第一例示性實施例之發光元件1的子基板250安置於封裝體210上。特定地，在封裝體210中形成開口212，且將上面安裝有發光元件1之子基板250安置於開口212中。開口212可具有傾斜側壁。因此，自發光元件1發射之光可由側壁反射且接著繼續前進。可考慮由發光元件1產生之光被開口212之側壁反射之程度、開口212之側壁反射光之角度、填充開口212之透明樹脂之類型、磷光體之類型及其類似者來確定開口212之大小。較佳將子基板250置於開口212中央，因為當發光元件1與開口212之側壁等距離時可易於防止色彩不均勻性。
封裝體210可由尤其耐光之有機材料製成，諸如矽樹脂、環氧樹脂、丙烯酸樹脂、尿素樹脂、氟樹脂或醯亞胺樹脂，或可由尤其耐光之無機材料製成，諸如玻璃或矽膠。此外，可使用熱固性樹脂以防止封裝體210在製造發光裝置17時歸因於熱而熔化。可將各種填充劑(諸如氮化鋁、氧化鋁及其化合物)添加至樹脂以緩解樹脂之熱應力。封裝體210亦可由不同於樹脂的材料製成。舉例而言，封裝體210的部分(例如，側壁)或整個封裝體210可由金屬材料或陶瓷材料製成。當整個封裝體210由金屬材料製成時，發光元件1產生之熱可易於散逸出封裝體210。
在封裝體210中形成引線214a及214b且其電連接至發光元件1。發光元件1可電連接至子基板250，且子基板250可藉由通道連接至引線214a及214b。引線214a及214b可由高導熱材料製成，因為當引線214a及214b由高導熱材料製成時，由發光元件1產生之熱可經由引線214a及214b直接散逸出封裝體210。
儘管圖式中未展示，可使用透明樹脂層填充開口212之至少部分。此外，可在透明樹脂層上形成磷光體。或者，透明樹脂層可與磷光體混合。
舉例而言，可按如下使用磷光體以產生白色。當發光元件1發射具有藍色波長之光時，磷光體可包括黃色磷光體。為了增加CRI，磷光體亦可包括紅色磷光體。或者，當發光元件1發射具有UV波長之光時，磷光體可包括全部紅色、綠色及藍色磷光體。
圖26至28為用於解釋根據本發明之態樣之發光裝置18之第八例示性實施例的視圖。特定地，圖26至28為用於解釋安置於電路板300上之根據第一例示性實施例之發光元件1之陣列的視圖。詳言之，圖27及28展示形成於發光元件1的陣列上之磷光體層340及第二透明樹脂350。
參看圖26，第一導電區域310及第二導電區域320形成於電路板300上且沿彼此平行之方向延伸。發光元件1沿第一導電區域310及第二導電區域320延伸於之方向排列成行。如上文所描述，每一發光元件1之第二電極150可藉由子基板250及導線330連接至第一導電區域310，且每一發光元件1之第一電極140可藉由子基板250及導線332連接至第二導電區域320。
當施加適當偏壓至第一導電區域310及第二導電區域320時，每一發光元件1之發光結構110(參看圖1)可被正向偏壓。因此，每一發光元件1均可發光。
參看圖27，可以線性方式形成磷光體層340及第二透明樹脂350。舉例而言，當發光元件1沿第一導電區域310延伸於之方向排列時，磷光體層340及第二透明樹脂350亦可沿第一導電區域310延伸於之方向延伸。此外，磷光體340及第二透明樹脂350可完全圍繞第一導電區域310及第二導電區域320。
參看圖28，可以多點(dotted)方式形成磷光體層340及第二透明樹脂350。在此情況下，每一磷光體層340及每一第二透明樹脂350可圍繞元件1中的一相應者。
圖29為用於解釋根據本發明之態樣之發光裝置之第九例示性實施例的視圖。特定地，圖29中展示之發光裝置為最終產品。圖29之發光裝置可應用於各種裝置，諸如照明裝置、顯示裝置及行動裝置(行動電話、MP3播放機、導航等等)。圖29中展示之發光裝置為用於液晶顯示器(LCD)中之邊緣型背光單元(BLU)。因為LCD並非自發光的，所以其使用BLU作為其光源。通常，BLU安置於液晶面板後且向液晶面板提供光。
參看圖29，BLU包括根據第一例示性實施例之發光元件1、光導板410、反射板412、漫射片414及一對稜鏡片416。發光元件1提供光且可為側視型的。
光導板410將光導向液晶面板450。光導板410為由諸如丙烯(acryl)之透明塑料材料製成之面板，且將自發光裝置發射之光導向安置於光導板410上方之液晶面板450。因此，在光導板410背面印製各種圖案412a以將輸入至光導板410之光導向液晶面板450。
反射板412安置於光導板410之下表面上且因此向上反射自光導板410向下發射之光。亦即，反射板412朝光導板410之輸出表面反射不由印製於光導板410背面之各種圖案412a反射的光。藉此，反射板412減少光損失且改良自光導板410之輸出表面輸出之光的均勻性。
漫射片414將自光導板410輸出之光漫射，藉此防止光集中於特定區域中。
每一稜鏡片416在其上表面上具有三稜鏡之預定陣列。稜鏡片416通常由兩個薄片組成，且形成於兩個稜鏡片416中之一者上的三稜鏡陣列以預定角度與形成於兩個稜鏡片416中之另一者上的三稜鏡陣列交叉，使得由漫射片414漫射之光可沿垂直於液晶面板450之方向前進。
圖30至33為用於解釋根據本發明之態樣之發光裝置之第十至第十三例示性實施例的視圖。圖30至33展示可應用根據第十至第十三例示性實施例之發光裝置的例示性最終產品。特定地，圖30展示投影儀，圖31展示汽車前照燈，圖32展示街燈且圖33展示燈。用於圖30至33之發光元件1可為俯視型。
參看圖30，自光源410發射之光經過聚光鏡420、濾色器430及銳化鏡440。接著，光由數位微鏡面裝置450反射且經過投影透鏡480而到達螢幕490。圖30之光源410中包括根據本發明之發光元件。
圖31中，展示汽車前照燈之實施例，其中發光元件1可用於主光束燈(main beam light)、高光束燈(high beam light)及/或方向燈中。
圖32中，展示街燈之實施例，其中可使用發光元件1。發光元件1亦可用於其他形式之路燈或信號燈中，諸如交通信號燈、人行橫道信號燈等等。
圖33中，展示燈之實施例，其可用於多種環境。
儘管已特定地展示並描述了根據本發明之實施例，但一般熟習此項技術者應理解，可在不脫離如由以下申請專利範圍所界定的本發明之精神及範疇之情況下在本發明中進行形式及細節的各種變化。例示性實施例應僅視為說明性意義且非用於限制目的。
1．．．發光元件
2．．．發光元件
3．．．發光元件
4．．．發光元件
11．．．發光裝置
12．．．發光裝置
13．．．發光裝置
14．．．發光裝置
15．．．發光裝置
16．．．發光裝置
17．．．發光裝置
18．．．發光裝置
100．．．基板
102．．．犧牲層
106．．．光子晶體圖案
107．．．襯墊圖案
108．．．緩衝層
110．．．發光結構
112．．．第一導電圖案
112a．．．第一導電層
112b．．．垂直導電層
112c．．．橫向導電層
114．．．發光圖案
114a．．．發光層
116．．．第二導電圖案
116a．．．第二導電層
118．．．凹槽
120．．．絕緣層
131．．．第一歐姆層
132．．．第二歐姆層
140．．．第一電極
150．．．第二電極
151．．．突起
200．．．導電基板
210．．．中間材料層/封裝體
212．．．開口
214a．．．引線
214b．．．引線
250．．．子基板
251．．．子基板
260．．．第三導電區域
270．．．第四導電區域
271．．．絕緣膜
280．．．導電焊接
300．．．電路基板
310．．．第一導電區域
312．．．第五導電區域
316．．．第一通孔
320．．．第二導電區域
322．．．第六導電區域
326．．．第二通孔
330．．．導線
332．．．導線
340．．．磷光體層
342．．．第一透明樹脂
344．．．磷光體
350．．．第二透明樹脂
410．．．光導板
412．．．反射板
412a．．．圖案
414．．．漫射片
416．．．稜鏡片
420．．．聚光鏡
430．．．濾色器
440．．．銳化鏡
450．．．液晶面板
480．．．投影透鏡
490．．．螢幕
a．．．光子晶體圖案中的每兩個相鄰者之間的間隔
BIAS(-)．．．第一偏壓
BIAS(+)．．．第二偏壓
I．．．電流
L．．．光
op1．．．第一開口
op2．．．第二開口
w1．．．第一開口之寬度
w2．．．第二開口之寬度
圖1至9為用於解釋製造根據本發明之態樣之發光元件之方法中所包括之過程之第一例示性實施例的視圖；
圖10至14為用於解釋製造根據本發明之態樣之發光元件之方法中所包括之過程之第二例示性實施例的視圖；
圖15至19為用於解釋製造根據本發明之態樣之發光元件之方法中所包括之過程之第三例示性實施例的視圖；
圖20為用於解釋根據本發明之態樣之發光元件之第四例示性實施例的視圖；
圖21A為用於解釋根據本發明之態樣之發光裝置之第一例示性實施例的視圖；
圖21B為用於解釋根據本發明之態樣之發光裝置之第二例示性實施例的視圖；
圖21C為用於解釋根據本發明之態樣之發光裝置之第三例示性實施例的視圖；
圖22為用於解釋根據本發明之態樣之發光裝置之第四例示性實施例的視圖；
圖23為用於解釋根據本發明之態樣之發光裝置之第五例示性實施例的視圖；
圖24為用於解釋根據本發明之態樣之發光裝置之第六例示性實施例的視圖；
圖25為用於解釋根據本發明之態樣之發光裝置之第七例示性實施例的視圖；
圖26至28為用於解釋根據本發明之態樣之發光裝置之第八例示性實施例的視圖；
圖29為用於解釋根據本發明之態樣之發光裝置之第九例示性實施例的視圖；及
圖30至33為用於解釋根據本發明之態樣之發光裝置之第十至第十三例示性實施例的視圖。
1．．．發光元件
100．．．基板
106．．．光子晶體圖案
107．．．襯墊圖案
108．．．緩衝層
110．．．發光結構
112．．．第一導電圖案
114．．．發光圖案
116．．．第二導電圖案
120．．．絕緣層
131．．．第一歐姆層
132．．．第二歐姆層
140．．．第一電極
150．．．第二電極
a．．．光子晶體圖案中的每兩個相鄰者之間的間隔

Claims (17)

  1. 一種製造一發光元件之方法，該方法包含：在一基板上形成一緩衝層；在該緩衝層上形成若干光子晶體圖案及一襯墊圖案，該襯墊圖案及該等光子晶體圖案中之每一者由一金屬材料製成，包括將該襯墊圖案實體連接至該等光子晶體圖案；形成一發光結構，包括在該緩衝層上依序堆疊一第一導電類型之一第一導電圖案、一發光圖案及一第二導電類型之一第二導電圖案；及形成一第一電極且將該第一電極電連接至該第一導電圖案，及形成一第二電極且將該第二電極電連接至該第二導電圖案，其中該形成該第一電極及該第二電極包含：在形成該發光結構後在該發光結構上形成該第二電極；將該基板結合至一導電基板使得該第二電極安置於該基板與該導電基板之間；移除該基板；及在該緩衝層上形成該第一電極。
  2. 如請求項1之方法，包括在與該襯墊圖案實質上相同之水平面處形成該等光子晶體圖案。
  3. 如請求項1之方法，其中該等光子晶體圖案為複數個重複形成之圖案，且該等重複圖案中之每兩個相鄰圖案之 間的一間隔為λ/4且由該發光結構產生之光具有一波長λ。
  4. 如請求項1之方法，其中該等光子晶體圖案為線形圖案或網狀圖案。
  5. 如請求項1之方法，其中該第二電極形成於該發光結構之一上表面及若干側壁上。
  6. 如請求項1之方法，其中該形成該發光結構包含：在該緩衝層上依序形成該第一導電類型之一第一導電層、一發光層及該第二導電類型之一第二導電層；及圖案化該第二導電層、該發光層及該第一導電層以完成包含該第二導電圖案、該發光圖案及該第一導電圖案之該發光結構，其中該第一導電圖案比該第二導電圖案及該發光圖案寬且該第一導電圖案具有一沿一橫向方向延伸之突出部分，且該襯墊圖案安置於該第一導電圖案之該突出部分下方。
  7. 如請求項6之方法，其中該形成該第一電極包含：圖案化該第一導電圖案之該突出部分的部分以曝露該襯墊圖案；在該曝露之襯墊圖案上形成一歐姆層；及在該歐姆層上形成該第一電極。
  8. 如請求項1之方法，其中該在該緩衝層上形成該第一電極包含：蝕刻該緩衝層之一部分以曝露該襯墊圖案之至少部 分；在該襯墊圖案之該曝露部分上形成一歐姆層；及在該歐姆層上形成該第一電極。
  9. 如請求項1之方法，其中該導電基板具有之表面積大於該基板。
  10. 一種製造一發光元件之方法，該方法包含：在一基板上形成一緩衝層；在該緩衝層上形成若干光子晶體圖案及一襯墊圖案，該襯墊圖案及該等光子晶體圖案中之每一者由一金屬材料製成，包括將該襯墊圖案實體連接至該等光子晶體圖案；形成一發光結構，包括在該緩衝層上依序堆疊一第一導電類型之一第一導電圖案、一發光圖案及一第二導電類型之一第二導電圖案；及形成一第一電極且將該第一電極電連接至該第一導電圖案，及形成一第二電極且將該第二電極電連接至該第二導電圖案，在形成該發光結構後，在該發光結構之上表面及若干側壁上形成一絕緣層，其中該形成該第一電極包含：蝕刻該絕緣層之一部分以形成一穿透該絕緣層之第一開口；蝕刻該第一導電圖案之一部分以形成一穿透該第一導電圖案之第二開口，該第二開口比該第一開口窄；形成一至少部分地填充該第一開口及該第二開口之歐 姆層；及在該歐姆層上形成該第一電極，其中該形成該發光結構包含：在該緩衝層上依序形成該第一導電類型之一第一導電層、一發光層及該第二導電類型之一第二導電層；及圖案化該第二導電層、該發光層及該第一導電層以完成包含該第二導電圖案、該發光圖案及該第一導電圖案之該發光結構，其中該第一導電圖案比該第二導電圖案及該發光圖案寬且該第一導電圖案具有一沿一橫向方向延伸之突出部分，且該襯墊圖案安置於該第一導電圖案之該突出部分下方。
  11. 一種發光元件，其包含：一形成於一基板上的緩衝層；形成於該緩衝層上的若干光子晶體圖案及一襯墊圖案，其中該襯墊圖案及該等光子晶體圖案中之每一者由一金屬材料製成，且該襯墊圖案實體連接至該等光子晶體圖案；一發光結構，其包含依序堆疊於該緩衝層上之一第一導電類型之一第一導電圖案、一發光圖案及一第二導電類型之一第二導電圖案；一電連接至該第一導電圖案之第一電極；及一電連接至該第二導電圖案之第二電極，其中該第一導電圖案比該第二導電圖案及該發光圖案 寬且該第一導電圖案具有一沿一橫向方向延伸之突出部分，且該襯墊圖案安置於該第一導電圖案之該突出部分下方，並且該發光元件進一步包含：一形成於該第一導電圖案之該突出部分中的開口，其曝露該襯墊圖案；及一形成於該曝露襯墊圖案上之歐姆層，其中該第一電極形成於該歐姆層上。
  12. 一種發光元件，其包含：一導電基板；一形成於該導電基板上之第二電極；一發光結構，其包含依序堆疊於該第二電極上之一第一導電類型之一第一導電圖案、一發光圖案及一第二導電類型之一第二導電圖案；形成於該第一導電圖案上之若干光子晶體圖案及一襯墊圖案，其中該襯墊圖案及該等光子晶體圖案中之每一者由一金屬材料製成，且該襯墊圖案實體連接至該等光子晶體圖案；一形成於該第一導電圖案上之緩衝層，該緩衝層具有一曝露該襯墊圖案之至少部分之開口；及一形成於該襯墊圖案之該曝露部分上的第一電極，其中該第一導電圖案比該第二導電圖案及該發光圖案寬且該第一導電圖案具有一沿一橫向方向延伸之突出部分，且該襯墊圖案安置於該第一導電圖案之該突出部分 下方，並且該發光元件進一步包含：一形成於該第一導電圖案之該突出部分中的開口，其曝露該襯墊圖案；及一形成於該曝露襯墊圖案上之歐姆層，其中該第一電極形成於該歐姆層上。
  13. 如請求項12之元件，其中該等光子晶體圖案係在與該襯墊圖案實質上相同之水平面處形成。
  14. 如請求項12之元件，其中該等光子晶體圖案為複數個重複圖案，且當由該發光結構產生之光具有一波長λ時，該等重複圖案中之每兩個相鄰圖案之間的一間隔為λ/4。
  15. 如請求項12之元件，其中該第二電極為碗狀，且該發光結構安置於該第二電極內。
  16. 如請求項15之元件，其中該第二電極具有一突起，該發光結構被該突起分為一第一側及一第二側，該第一電極之該等光子晶體圖案安置於該發光結構之該第一側上，且該第一電極之該襯墊圖案安置於該發光結構之該第二側上。
  17. 一種發光元件，其包含：一導電基板；一形成於該導電基板上之第二電極；一發光結構，其包含依序堆疊於該第二電極上之一第一導電類型之一第一導電圖案、一發光圖案及一第二導電類型之一第二導電圖案； 形成於該第一導電圖案上之若干光子晶體圖案及一襯墊圖案，其中該襯墊圖案及該等光子晶體圖案中之每一者由一金屬材料製成，且該襯墊圖案實體連接至該等光子晶體圖案；一形成於該第一導電圖案上之緩衝層，該緩衝層具有一曝露該襯墊圖案之至少部分之開口；一形成於該襯墊圖案之該曝露部分上的第一電極；一形成於該發光結構之一上表面及若干側壁上的絕緣層；一穿透該絕緣層之第一開口；一穿透該第一導電圖案且比該第一開口窄的第二開口；及一至少部分地填充該第一開口及該第二開口之歐姆層，其中該第一電極形成於該歐姆層上，其中該第一導電圖案比該第二導電圖案及該發光圖案寬且該第一導電圖案具有一沿一橫向方向延伸之突出部分，且該襯墊圖案安置於該第一導電圖案之該突出部分下方。
TW098129268A 2008-09-10 2009-08-31 發光裝置，發光元件及其製造方法 TWI460884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080089441A KR20100030472A (ko) 2008-09-10 2008-09-10 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치

Publications (2)

Publication Number Publication Date
TW201017936A TW201017936A (en) 2010-05-01
TWI460884B true TWI460884B (zh) 2014-11-11

Family

ID=41799633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098129268A TWI460884B (zh) 2008-09-10 2009-08-31 發光裝置，發光元件及其製造方法

Country Status (4)

Country Link
US (2) US7960196B2 (zh)
JP (1) JP2010067984A (zh)
KR (1) KR20100030472A (zh)
TW (1) TWI460884B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
KR101081166B1 (ko) * 2009-09-23 2011-11-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20110052131A (ko) * 2009-11-12 2011-05-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101039988B1 (ko) * 2010-03-09 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
KR101047720B1 (ko) * 2010-04-23 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102010024079A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TWI417478B (zh) * 2010-08-19 2013-12-01 Delta Electronics Inc 燈具模組
TWI492423B (zh) * 2010-10-18 2015-07-11 Advanced Optoelectronic Tech 覆晶式led封裝結構
JP5669548B2 (ja) * 2010-12-08 2015-02-12 スタンレー電気株式会社 半導体発光素子
TWI458129B (zh) * 2010-12-21 2014-10-21 Lextar Electronics Corp 發光二極體晶片結構及其製造方法
JP5628064B2 (ja) * 2011-02-14 2014-11-19 スタンレー電気株式会社 光半導体素子
KR101890457B1 (ko) * 2011-08-10 2018-08-21 헵타곤 마이크로 옵틱스 피티이. 리미티드 광전자 모듈 및 그것을 제조하기 위한 방법
KR101804408B1 (ko) 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
KR101233234B1 (ko) * 2011-09-08 2013-02-14 전북대학교산학협력단 내재전극에 메탈 콜로이드가 채워진 발광다이오드 및 그 제조방법
CN102361053B (zh) * 2011-11-01 2013-05-01 东南大学 一种光子晶体结构发光二极管
KR101279073B1 (ko) * 2011-11-21 2013-06-26 포항공과대학교 산학협력단 발광 다이오드 및 그 제조방법
GB2500232B (en) * 2012-03-14 2015-07-22 Lamda Guard Technologies Ltd An optical device
KR101233063B1 (ko) * 2012-04-19 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
WO2014006763A1 (ja) * 2012-07-04 2014-01-09 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体発光素子およびその製造方法
JP6155608B2 (ja) * 2012-11-21 2017-07-05 市光工業株式会社 車両用灯具
US8796693B2 (en) * 2012-12-26 2014-08-05 Seoul Semiconductor Co., Ltd. Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
JP2015050256A (ja) * 2013-08-30 2015-03-16 株式会社東芝 窒化物半導体発光装置
US9698053B2 (en) 2013-11-25 2017-07-04 The Board Of Trustees Of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures
US10168450B2 (en) * 2013-12-27 2019-01-01 Sunasic Technologies, Inc. Silicon wafer having colored top side
CN106489204B (zh) * 2014-07-18 2020-12-22 亮锐控股有限公司 光源
KR102255305B1 (ko) * 2014-10-14 2021-05-24 삼성전자주식회사 수직형 반도체 발광소자 및 그 제조 방법
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
CN111293199A (zh) * 2017-01-20 2020-06-16 光宝光电(常州)有限公司 发光二极管封装结构、发光二极管封装模块
JP2019129176A (ja) * 2018-01-22 2019-08-01 パナソニックＩｐマネジメント株式会社 発光装置の製造方法、及び、発光装置
CN108878605B (zh) * 2018-05-04 2020-01-14 厦门三安光电有限公司 发光元件、发光元件阵列及其发光装置
US11942571B2 (en) 2019-04-22 2024-03-26 Lumileds Llc LED with active region disposed within an optical cavity defined by an embedded nanostructured layer and a reflector
KR20210000351A (ko) 2019-06-24 2021-01-05 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
TWI730460B (zh) * 2019-10-18 2021-06-11 進化光學有限公司 高出光效率的背接觸式全彩ｌｅｄ顯示面板及其製造方法
US20230154968A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures
CN115207182B (zh) * 2022-09-15 2022-12-13 南昌凯捷半导体科技有限公司 具有P面薄膜导电层的红光mini LED及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050179130A1 (en) * 2003-08-19 2005-08-18 Hisanori Tanaka Semiconductor device
US20060273324A1 (en) * 2003-07-28 2006-12-07 Makoto Asai Light-emitting diode and process for producing the same
US20070221907A1 (en) * 2006-03-21 2007-09-27 Lg Electronics Inc. Light emitting device having vertical structure and mehod for manufacturing the same
US20080142824A1 (en) * 2006-12-18 2008-06-19 Shih-Peng Chen Electroluminescent device and fabrication method thereof
US20080197342A1 (en) * 2007-02-15 2008-08-21 Chi Mei El Corp. Display device and method of manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP2000058918A (ja) * 1998-08-07 2000-02-25 Murata Mfg Co Ltd 半導体発光素子
FR2824228B1 (fr) * 2001-04-26 2003-08-01 Centre Nat Rech Scient Dispositif electroluminescent a extracteur de lumiere
JP2003142732A (ja) * 2001-10-31 2003-05-16 Sharp Corp オーミック電極、ｎ型電極、窒化物系化合物半導体発光素子およびその製造方法
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
KR100568300B1 (ko) 2004-03-31 2006-04-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
TWM277111U (en) * 2004-06-18 2005-10-01 Super Nova Optoelectronics Cor Vertical electrode structure for white-light LED
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
KR100669142B1 (ko) 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
KR100862516B1 (ko) * 2005-06-02 2008-10-08 삼성전기주식회사 발광 다이오드
US7173289B1 (en) * 2005-09-08 2007-02-06 Formosa Epitaxy Incorporation Light emitting diode structure having photonic crystals
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
CN101882657A (zh) * 2005-10-29 2010-11-10 三星电子株式会社 半导体器件及其制造方法
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
US20080128734A1 (en) * 2006-01-06 2008-06-05 Epistar Corporation Light-emitting device
KR20070079528A (ko) * 2006-02-02 2007-08-07 서울옵토디바이스주식회사 질화물 반도체 발광 다이오드 및 이의 제조 방법
KR20070081184A (ko) * 2006-02-10 2007-08-16 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2008041866A (ja) * 2006-08-04 2008-02-21 Nichia Chem Ind Ltd 窒化物半導体素子
JP2008053425A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
KR100858923B1 (ko) 2006-09-29 2008-09-17 고려대학교 산학협력단 질화갈륨 박막 제조용 단결정 기판, 질화갈륨 박막제조방법 및 질화갈륨 박막 제조용 단결정 기판으로 제조된질화갈륨 박막을 포함하는 발광다이오드 및레이저다이오드
KR100831843B1 (ko) * 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
US20080121903A1 (en) * 2006-11-24 2008-05-29 Sony Corporation Method for manufacturing light-emitting diode, light-emitting diode, lightsource cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, and electronic apparatus
JP5151166B2 (ja) * 2007-01-31 2013-02-27 日亜化学工業株式会社 半導体発光素子
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273324A1 (en) * 2003-07-28 2006-12-07 Makoto Asai Light-emitting diode and process for producing the same
US20050179130A1 (en) * 2003-08-19 2005-08-18 Hisanori Tanaka Semiconductor device
US20070221907A1 (en) * 2006-03-21 2007-09-27 Lg Electronics Inc. Light emitting device having vertical structure and mehod for manufacturing the same
US20080142824A1 (en) * 2006-12-18 2008-06-19 Shih-Peng Chen Electroluminescent device and fabrication method thereof
US20080197342A1 (en) * 2007-02-15 2008-08-21 Chi Mei El Corp. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US8288755B2 (en) 2012-10-16
JP2010067984A (ja) 2010-03-25
US7960196B2 (en) 2011-06-14
US20100062554A1 (en) 2010-03-11
KR20100030472A (ko) 2010-03-18
TW201017936A (en) 2010-05-01
US20110204325A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
TWI460884B (zh) 發光裝置，發光元件及其製造方法
KR101530876B1 (ko) 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
TWI443860B (zh) 發光元件、發光裝置、製造發光元件之方法，以及製造發光裝置之方法
KR101332794B1 (ko) 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US8889448B2 (en) Method of fabricating a light-emitting element
US7968356B2 (en) Light-emitting element with improved light extraction efficiency, light-emitting device including the same, and methods of fabricating light-emitting element and light-emitting device
KR101539246B1 (ko) 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
US9620691B2 (en) Light emitting device package
US20150014713A1 (en) Light emitting device and lighting apparatus including the same
KR101592201B1 (ko) 발광 장치 및 그 제조 방법
KR20100003321A (ko) 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및발광 장치의 제조 방법
KR20100037381A (ko) 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US20110198991A1 (en) Light emitting device, method of manufacturing the same, light emitting device package, and illumination system
KR101585102B1 (ko) 발광 소자 및 그 제조 방법
KR20100008656A (ko) 발광 소자 및 발광 장치의 제조 방법, 상기 제조 방법에의해 제조된 발광 소자 및 발광 장치
KR20130139017A (ko) 발광 소자
KR20170020074A (ko) 발광소자 패키지
KR20120050089A (ko) 발광소자 및 그 제조방법
KR101991033B1 (ko) 발광소자 패키지