JPWO2014006763A1 - Iii族窒化物半導体発光素子およびその製造方法 - Google Patents

Iii族窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JPWO2014006763A1
JPWO2014006763A1 JP2014523543A JP2014523543A JPWO2014006763A1 JP WO2014006763 A1 JPWO2014006763 A1 JP WO2014006763A1 JP 2014523543 A JP2014523543 A JP 2014523543A JP 2014523543 A JP2014523543 A JP 2014523543A JP WO2014006763 A1 JPWO2014006763 A1 JP WO2014006763A1
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014523543A
Other languages
English (en)
Other versions
JP5918367B2 (ja
Inventor
明煥 ▲チョ▼
明煥 ▲チョ▼
錫雨 李
錫雨 李
弼國 張
弼國 張
會永 梁
會永 梁
眞熙 金
眞熙 金
虎均 盧
虎均 盧
細榮 文
細榮 文
鳥羽 隆一
隆一 鳥羽
嘉孝 門脇
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bbsa Ltd
Original Assignee
Bbsa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bbsa Ltd filed Critical Bbsa Ltd
Application granted granted Critical
Publication of JP5918367B2 publication Critical patent/JP5918367B2/ja
Publication of JPWO2014006763A1 publication Critical patent/JPWO2014006763A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

発光出力を向上させたIII族窒化物半導体発光素子およびその製造方法を提供する。本発明のIII族窒化物半導体発光素子100は、i層106、n層108、発光層110およびp層112をこの順に有する半導体構造部114と、p層112および発光層110を貫通する凹部117の底でn層108上に設けられたn側コンタクト層118と、p層112上に設けられたp側コンタクト層120と、を有する。第2サポート体138は、半導体構造部114のp層112側に設けられ、p側コンタクト層120と接触して第2電極として機能するとともに、支持体の一部となる。第1サポート体136も、半導体構造部114のp層112側に設けられ、n側コンタクト層118と電気的に接続する第1電極として機能する。そして、素子100はi層106が光取り出し面となることを特徴とする。

Description

本発明は、III族窒化物半導体発光素子およびその製造方法に関する。
半導体素子には、電界効果トランジスタ(FET)、発光ダイオード(LED)などの各種デバイスがある。これらには、例えば、III族元素とV族元素との化合物からなるIII−V族半導体が用いられる。
III族元素としてAl,Ga,Inなどを用い、V族元素としてNを用いたIII族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れない。そのため近年、サファイア基板などの成長用基板上に、発光層を含むIII族窒化物半導体層を形成し、このIII族窒化物半導体層上に、別途支持体を貼合せた後、サファイア基板を剥離(リフトオフ)して、III族窒化物半導体層が支持体に支持された縦型構造のLEDチップなどを作製する方法が研究されている。
この方法で作製されるLEDチップの一態様として、図15に示す構造が知られている。図14のIII族窒化物半導体LEDチップ400は、n型III族窒化物半導体層(n層)401、発光層402およびp型III族窒化物半導体層(p層)403をこの順に有する半導体構造部404が、サブマウント基板410に支持された構造を有する。p層403および発光層402を貫通する凹部の底のn層401上にn側コンタクト層405が設けられ、p層403上にはp側コンタクト層406が設けられる。そして、n側コンタクト層405とp側コンタクト層406とを絶縁する絶縁層407が、両者の間に形成されている。n側コンタクト層と導通するAuバンプ408Aとp側コンタクト層と導通するAuバンプ408Bとが、ともに半導体構造部404の同じ側に延びている。サブマウント基板410には、n層用配線410Aおよびp層用配線410Bが設けられている。そして、Auバンプ408Aとn層用配線410Aとが接合し、Auバンプ408Bとp層用配線410Bとが接合する。Auバンプ408A,408Bの間は、エポキシ樹脂からなるアンダーフィル409が充填されている。支持体410の裏面にはn層用配線410Aおよびp層用配線410Bと導通するハンダ411が設けられ、LEDチップ400は、このハンダ411を介してパッケージ基材やプリント配線板(図示せず)などに実装される。LEDチップ400では、n層201の表面が光取り出し面となる。
このようなLEDチップ400は、例えば以下のようなリフトオフ法により製造される。まず、サファイア基板などの成長用基板(図示せず)上に、n層401、発光層402、p層403をエピタキシャル成長させる。その後、エッチング、蒸着、メッキ、パターニングなどの公知の成膜技術を用いて、n側コンタクト層405、p側コンタクト層406、絶縁層407、Auバンプ408A,408Bを形成する。その後、Auバンプ408Aとn層用配線410Aとが接合し、Auバンプ408Bとp層用配線410Bとが接合するように、支持体410に対して成長用基板を位置あわせして押しつける。その後、アンダーフィル409を注入し、最後に、成長用基板をリフトオフして、LEDチップ400を得る。このような製造方法は、特許文献1および特許文献2に記載されている。
特表2010−533374号公報 特表2006−128710号公報
サファイア基板上にバッファ層としてi型III族窒化物半導体層(i層、図示せず)を形成してから、n層401、発光層402、p層403をエピタキシャル成長させることもある。
従来、バッファ層としてi層を形成する場合でも、i層は基本的に必要最小限の厚み(例えば2μm程度)で形成し、リフトオフ後に露出したi層は除去して、n層を露出させ、n層表面を光取り出し面としていた。後に除去しなければならないi層を厚くエピ成長することは無駄であると考えられていた。しかしながら、本発明者らの検討によれば、このような従来のLEDチップには発光出力に改善の余地があることが判明した。
そこで本発明は、上記課題に鑑み、発光出力を向上させたIII族窒化物半導体発光素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
(1)i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層をこの順に有する半導体構造部と、
前記第2導電型III族窒化物半導体層および前記発光層を貫通する凹部の底で前記第1導電型III族窒化物半導体層上に設けられた第1コンタクト層と、
前記第2導電型III族窒化物半導体層上に設けられた第2コンタクト層と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側に設けられ、前記第2コンタクト層と接触して第2電極として機能するとともに、支持体の少なくとも一部となる第2サポート体と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記i型III族窒化物半導体層上に設けられた、前記第1コンタクト層と電気的に接続する第1電極と、
を有し、前記i型III族窒化物半導体層が光取り出し面となることを特徴とするIII族窒化物半導体発光素子。
(2)前記第1電極は、前記半導体構造部の前記第2導電型III族窒化物半導体層側に設けられ、前記凹部を介して前記第1コンタクト層と接触するとともに、前記支持体の一部となる第1サポート体である上記(1)に記載のIII族窒化物半導体発光素子。
(3)前記第1電極は、前記i型III族窒化物半導体層および前記第1導電型III族窒化物半導体層の一部に形成された、前記第1コンタクト層へと連通する穴と、前記i型III族窒化物半導体層上とに設けられている上記(1)に記載のIII族窒化物半導体発光素子。
(4)前記i型III族窒化物半導体層の表面が凹凸を有する上記(1)〜(3)のいずれか1項に記載のIII族窒化物半導体発光素子。
(5)前記i型III族窒化物半導体層の表面が、第1の凹凸と、該第1の凹凸表面に形成された、前記第1の凹凸よりも微細な第2の凹凸とを含む2段階凹凸表面である上記(4)に記載のIII族窒化物半導体発光素子。
(6)成鳥用基板の上に、i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層を順次積層してなる半導体構造部を形成する工程と、
前記第2導電型III族窒化物半導体層および前記発光層の一部を除去して、前記半導体構造部に凹部を形成し、前記第1導電型III族窒化物半導体層の一部を露出させる工程と、
前記凹部の底の前記第1導電型III族窒化物半導体層の露出部の上に第1コンタクト層を形成し、前記第2導電型III族窒化物半導体層上に第2コンタクト層を形成する工程と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側に、前記第2コンタクト層と接触して第2電極として機能するとともに、支持体の少なくとも一部となる第2サポート体を形成する工程と、
リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記i型III族窒化物半導体層上に、前記第1コンタクト層と電気的に接続する第1電極を形成する工程と、
を有し、露出した前記i型III族窒化物半導体層を光取り出し面として残存させることを特徴とするIII族窒化物半導体発光素子の製造方法。
(7)前記第1電極を形成する工程は、前記半導体構造部の前記第2導電型III族窒化物半導体層側に、前記凹部を介して前記第1コンタクト層と接触するとともに、前記支持体の一部となる前記第1電極としての第1サポート体を形成する工程を含む上記(6)に記載のIII族窒化物半導体発光素子の製造方法。
(8)前記第1電極を形成する工程は、前記リフトオフ工程により露出した前記i型III族窒化物半導体層および前記第1導電型III族窒化物半導体層の一部に、前記第1コンタクト層へと連通する穴を形成する工程と、前記穴を介して前記第1コンタクト層と接触する前記第1電極を前記穴および前記i型III族窒化物半導体層上に形成する工程と、を含む上記(6)に記載のIII族窒化物半導体発光素子の製造方法。
(9)露出した前記i型III族窒化物半導体層に対してエッチング処理を施し凹凸を形成する工程をさらに有する上記(6)〜(8)のいずれか1項に記載のIII族窒化物半導体発光素子の製造方法。
(10)前記凹凸を形成する工程は、マスクを用いたドライエッチングにより前記マスクの形状に対応した第1の凹凸を形成する工程と、アルカリ溶液によるウェットエッチングにより前記第1の凹凸表面に前記第1の凹凸よりも微細な第2の凹凸を形成する工程と、を含む上記(9)に記載のIII族窒化物半導体発光素子の製造方法。
本発明によれば、発光出力を向上させたIII族窒化物半導体発光素子およびその製造方法を提供することができる。
(A),(B)は、本発明の一実施形態にかかるIII族窒化物半導体発光素子100の製造方法の工程の一部を模式側面断面図で示したものである。 (A),(B)は、図1(B)に引き続く工程を模式側面断面図で示したものである。 (A),(B)は、図2(B)に引き続く工程を模式側面断面図で示したものである。 図3(B)に引き続く工程を模式側面断面図で示したものである。 図4に引き続く工程を模式側面断面図で示したものである。 図5に引き続く工程を模式側面断面図で示したものである。 図6に引き続く工程を模式側面断面図で示したものである。 (A)および(B)は、それぞれ図1(B)および図2(A)の模式上面図である。 (A)および(B)は、それぞれ図2(B)および図3(B)の模式上面図である。 本発明の他の実施形態にかかるIII族窒化物半導体発光素子200の模式側断面図である。 (A)〜(C)は、本発明の他の実施形態にかかるIII族窒化物半導体発光素子300の製造方法の工程の一部を模式側面断面図で示したものである。 (A)〜(C)は、図11(C)に引き続く工程を模式側面断面図で示したものである。 (A)および(B)は、それぞれ図11(A)および図12(C)の模式上面図である。 (A)〜(C)は、それぞれ実施例1,3,4におけるi型GaN層表面のSEM画像である。 従来のIII族窒化物半導体LEDチップの模式側面断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。
(実施形態1:III族窒化物半導体発光素子100の製造方法)
まず、図1〜図9を参照して、本発明の一実施形態にかかるIII族窒化物半導体発光素子100の製造方法を、ケミカルリフトオフ法を用いた場合を例として説明する。まず、図1〜図7の断面図と図8,9の上面図との対応関係を先に説明する。図8(A)は図1(B)に対応する上面図であり、図8(A)のI−I断面が図1(B)に対応する。なお、図1(B)以外の断面図も同様の位置でのものである。図8(B)は図2(A)に対応する上面図である。図9(A)は図2(B)に対応する上面図である。図9(B)は図3(B)に対応する上面図である。
まず、図1(A)に示すように、成長用基板102の上にリフトオフ層104を形成する。リフトオフ層104の上に、バッファ層としてi型III族窒化物半導体層106(以後、「i層」という。)を形成し、さらに、第1導電型であるn型III族窒化物半導体層108(以後、「n層」という。)、発光層110および第2導電型であるp型III族窒化物半導体層112(以後、「p層」という。)を順次積層させる。なお、i型III族窒化物半導体層とは、特定の不純物を意図的に添加していない層(アンドープ層)のことをいう。理想的には不純物を全く含まない半導体とするのが好ましいが、電気的にp型またはn型として機能しない半導体とすればよく、キャリア濃度が小さいもの(例えば5×1016/cm未満のもの)をi型と称することができる。
次に、図1(B)および図8(A)に示すように、p層112、発光層110、n層108およびi層106の一部を除去して、成長用基板102の一部が底部で露出する溝116を格子状に形成することで、横断面形状が四角形の縦横に整列したi層106、n層108、発光層110およびp層112からなる半導体構造部114を複数個形成する。成長用基板102上に形成され、溝116により区画される構造体を、以後、素子単位115と呼称する。素子単位115が最終的にそれぞれのIII族窒化物半導体発光素子となる。また、成長用基板102とこの上に形成される全ての構造物を含めたものは「ウェハ」と呼ぶ。
引き続き図1(B)および図8(A)に示すように、各素子単位115において、p層112および発光層110の一部を除去して、半導体構造部114に凹部117を形成し、n層108の一部を露出させる工程を行う。本実施形態では、n層の露出部108Aは円形で、各半導体構造部114中に複数(4箇所)形成される。ただし、半導体構造部114の層構成による電流の広がり長(Current Spreading Length)およびチップサイズを考慮して、配置位置や配置個数などは適宜設定することができる。
次に、図2(A)および図8(B)に示すように、各素子単位115において、凹部117の底のn層の露出部108Aの上に第1コンタクト層としての円形のn側コンタクト層118を形成し、p層112のほぼ全面の上に第2コンタクト層としてのp側コンタクト層120を形成する工程を行う。
次に、図2(B)および図9(A)に示すように、各素子単位115において、絶縁層122を形成する工程を行う。絶縁層122は、素子単位115の露出表面上、具体的には半導体構造部114の露出している部位、n側コンタクト層118の上、およびp側コンタクト層120の上に形成される。ただし、これらの図中にも示すように、n側コンタクト層118の一部およびp側コンタクト層120の一部には絶縁層122を形成せず、露出させる。本実施形態では、n側コンタクト層の露出部118Aは、n型コンタクト層118の中心部分で円形をなし、p型コンタクト層の露出部120Aは、上面図(図9(A))において、p層112の端部112Aと該端部から最も近いn層の露出部108Aとの間で直線状に延在する。図9(A)では、n層の露出部108A、n側コンタクト層118およびp側コンタクト層120が絶縁層122で覆われている部分を破線で示している。なお、n型コンタクト層形成のための露出部108Aの形状は円形でなくともよく、同心状、櫛形状などであっても良い、
引き続き図2(B)および図9(A)に示すように、格子状の溝116を縦方向に1列おきに第1樹脂124で塞ぐ。これにより、各素子単位115において1つの側面のみが第1樹脂124に覆われる。なお、この第1樹脂124は後の工程で除去される。
次に、図3(A)に示すように、ウェハの表側露出表面のほぼ全面にメッキシード層126を形成する。このとき、各素子単位115において、pコンタクト層の露出部120Aとnコンタクト層の露出部118Aとの間の絶縁層122上に、pコンタクト層の露出部120Aとほぼ平行な直線状に、メッキシード層126を形成せず、絶縁層122の一部を露出させる。
引き続き図3(A)に示すように、各素子単位115において、絶縁層122の一部の上に、具体的には、メッキシード層126の形成されていない絶縁層122の露出部を覆うように、絶縁体からなり各素子単位115の露出表面を横断する第1構造物128を形成する工程を行う。この第1構造物128により、各素子単位115の露出表面は、n側コンタクト層の露出部118Aがある第1露出表面130と、p側コンタクト層の露出部120Aがある第2露出表面132とに分離される。なお、第1および第2の露出表面130,132はメッキシード層126を除いた露出表面と定義する。図3(A)では、各素子単位115において第1構造物128の左側が第1露出表面130、右側が第2露出表面132となる。
引き続き図3(A)に示すように、第1樹脂124の上に、メッキシード層126を介して第2樹脂134を第1構造物128と同じ高さまで形成する。この第2樹脂134も後の工程で除去される。
次に、第1および第2露出表面130,132からそれぞれメッキ層を成長させるメッキ工程を行う。本実施形態では、メッキ工程は、図3(B)および図9(B)に示す第1メッキ工程と、図4に示す第2構造物形成工程と、図5に示す第2メッキ工程とを含む。
まず、第1メッキ工程では、図3(B)および図9(B)に示すように、第1露出表面130上に、第1サポート体の第1層136Aを形成し、第2露出表面132上に、第2サポート体の第1層138Aをメッキ成長させる。メッキ成長は、第1層136A,138A同士が合体しない段階で止める。図9(B)に示すように、第1サポート体の第1層136Aは、n側コンタクト層の露出部118A(図中破線)と接触し、第2サポート体の第1層138Aはp側コンタクト層の露出部120A(図中破線)と接触している。第1構造物128は、第1および第2サポート体の第1層136A,138Aの間に位置する。
続いて、図4に示すように、第1サポート体の第1層136Aの上に、第1構造物128と連結した、絶縁体からなる第2構造物140を形成する。本実施形態では、第1構造物128よりも幅広に第2構造物140を直線状に形成する。合わせて、第2樹脂134上に、これと連結した第3樹脂142を直線状に形成する。
続いて、第2メッキ工程では、図5に示すように、露出した第1サポート体の第1層136Aおよび第2サポート体の第1層138Aから、それぞれ第1サポート体の第2層136Bおよび第2サポート体の第2層138Bをさらにメッキ成長させる。メッキ成長は、第2層136B,138B同士が合体しない段階で止める。第2構造物140は、第1および第2サポート体の第2層136B,138Bの間に位置する。
このようにして、第1露出表面130上に、凹部117を介してn側コンタクト層の露出部118Aと接触して第1電極であるn側電極として機能する第1サポート体136を形成し、第2露出表面132上に、第2コンタクト層の露出部120Aと接触して第2電極であるp側電極として機能する第2サポート体138を形成することができる。このとき、図5から明らかなように、第2構造物140の配置に起因して、第1メッキ工程後の第2サポート体の第1層138Aの上面積よりも、第2サポート体の第2層138Bの上面積が大きくなる。
引き続き図5に示すように、第1樹脂124、第2樹脂134および第3樹脂142を除去することにより、成長用基板102および各素子単位115のリフトオフ層104に連通する空隙144を形成する。
次に、図6に示すように、空隙144にエッチング液を供給して、ケミカルリフトオフ法を用いてリフトオフ層104を除去することで、成長用基板102を各素子単位115の半導体構造部114から剥離する工程を行う。本実施形態では、各素子単位115では4つの側面のうち1つの側面のみが空隙144となっている。そのため、リフトオフ層104の除去は、空隙144となっている側面から一方向(図6中矢印方向)に進行する。レーザーリフトオフ法により成長用基板102を各素子単位115から剥離する方法でもよい。
最後に、図7に示すように、リフトオフ層104の除去によって露出したi層106表面をさらにエッチングし、i層106表面に凹凸を形成する。本実施形態では、i層106を完全に除去してn層108を露出させるのではなく、i層106を光取り出し面として残存させる点が特徴である。さらに、第1サポート体136および第2サポート体138を切断し、各素子単位115を個片化する。図7中の破線が切断箇所となる。
このようにして、第1および第2サポート体136,138ならびに第1および第2構造物128,140を含む支持体146に半導体構造部114が支持された複数個のIII族窒化物半導体発光素子100を作製することができる。本実施形態は、支持体の一部となるn側電極(第1サポート体136)を半導体構造部のp層112側に形成するタイプである。
(実施形態2:III族窒化物半導体発光素子200の製造方法)
図10を参照して、本発明の他の実施形態にかかるIII族窒化物半導体発光素子200の製造方法を説明する。本実施形態は、i層106表面に凹凸を形成する工程以外は、上記の素子100の製造方法と同じである。
本実施形態では、まず、マスク(図示せず)を用いたドライエッチングによりこのマスクの形状に対応した第1の凹凸を形成し、その後、アルカリ溶液によるウェットエッチングにより第1の凹凸表面に第1の凹凸よりも微細な第2の凹凸を形成する。このようにして得られたi層106の表面を模式的に図10に示す。
(III族窒化物半導体発光素子100)
図7を参照して、III族窒化物半導体発光素子100を説明する。III族窒化物半導体発光素子100は、i層106、n層108、発光層110およびp層112をこの順に有する半導体構造部114を含む。p層112および発光層110を貫通する凹部117の底にはn層108上にn側コンタクト層118が設けられている。また、p層112上にはp側コンタクト層120が設けられている。さらに、n側コンタクト層118とp側コンタクト層120とを絶縁するための絶縁層122が、n側コンタクト層118の一部、p側コンタクト層120の一部、およびn側コンタクト層118とp側コンタクト層120との間に位置する半導体構造部114の上に設けられている。この絶縁層122上には、単一の第1サポート体136、単一の第2サポート体138、および隣接する第1および第2サポート体136,138の間に位置する絶縁体からなる構造物128,140が設けられている。第1サポート体136は、凹部117を介して部分的にn側コンタクト層118と接触してn側電極として機能する。第2サポート体138は、部分的にp側コンタクト層120と接触してp側電極として機能する。そして、第1および第2サポート体136,138ならびに構造物128,140が、半導体構造部114を支持する支持体146となっている。III族窒化物半導体発光素子100では、i層106が光取り出し面となる。i層106の表面には、光取り出し効率を高めるための凹凸が形成されている。
III族窒化物半導体発光素子100では、半導体構造部114には複数箇所に凹部があり、n側コンタクト層118が複数箇所にある。このため、素子内を均等に電流が流れ、素子特性(LEDの場合は発光出力)が向上する。
また、第1および第2サポート体136,138は、それぞれ絶縁層120上に設けられた第1層136A,138Aと、該第1層136A,138A上に設けられた第2層136B,138Bとを含む。構造物128,140は、第1および第2サポート体の第1層136A,138Aの間に位置する第1構造物128と、第1構造物128と連結し、第1および第2サポート体の第2層136B,138Bの間に位置する第2構造物140とを含む。
ここで、第2サポート体の第1層138Aの上面積よりも第2サポート体の第2層138Bの上面積が大きい。この構造は、既述の2段階メッキにより作製できる。n側コンタクト層118を複数設ける場合、第2サポート体の第1層138Aは、どうしても第1サポート体の第1層136Aに比べてかなり小さくならざるを得ない。しかし、2段階メッキにより、第2サポート体の第1層138Aの上面積よりも第2サポート体の第2層138Bの上面積を大きくすることができる。この場合、III族窒化物半導体発光素子100を別途のプリント配線板などに実装する際の位置合わせが容易になるという効果がある。
(III族窒化物半導体発光素子200)
図10を参照して、III族窒化物半導体発光素子200を説明する。この素子200は、i層106の表面状態以外は上記の素子100と同じである。素子200では、i層106の表面が、第1の凹凸と、この第1の凹凸表面に形成された、第1の凹凸よりも微細な第2の凹凸とを含む2段階凹凸表面である。これにより、i層106(光取り出し面)からの光取り出し効率がさらに向上し、発光出力が向上する。
(実施形態3:III族窒化物半導体発光素子300の製造方法)
図11〜13を参照して、本発明の他の実施形態にかかるIII族窒化物半導体発光素子300の製造方法を説明する。まず、図11,12の断面図と図13の上面図との対応関係を先に説明する。図13(A)は図11(A)に対応する上面図であり、図13(A)のII−II断面が図11(A)に対応する。図13(B)は図12(C)に対応する上面図であり、図13(B)のIII−III断面が図12(C)に対応する。図11〜13では、実施形態1と異なり1つの素子単位のみ図示する。また、実施形態1と同じ工程は説明を省略または簡略化する。
図11(A)および図13(A)に示すように、まず、成長用基板102の上にリフトオフ層104を形成し、その上にi層106、n層108、発光層110およびp層112を順次積層させる。引き続き、溝116を形成して半導体構造部114を形成する。引き続き、p層112および発光層110の一部を除去して、半導体構造部114に凹部117を形成し、n層108の一部を露出させる工程を行う。引き続き、凹部117の底のn層の露出部108Aの上にn側コンタクト層118を形成し、p層112の上にp側コンタクト層120を形成する。ここまでの工程は、実施形態1と同様である。ただし、本実施形態では、凹部117の形状すなわちn側コンタクト層118の形状が実施形態1と異なり、図13(A)に示すように、上面視で四角環状になっている。
次に、図11(B)に示すように、凹部117を絶縁体150で埋める。絶縁体150は、n側コンタクト層118とp側コンタクト層120とを絶縁する役割を果たす。引き続き、実施形態1と同様に、溝116を第1樹脂124で塞ぐ。さらに、ウェハの表側露出表面にメッキシード層126を形成する。
次に、図11(C)に示すように、メッキシード層126から第2サポート体138をメッキ成長させる。
次に、図12(A)に示すように、実施形態1と同様に、第1樹脂124を除去してできた空隙からエッチング液を供給して、ケミカルリフトオフ法を用いてリフトオフ層104を除去することで、成長用基板102を半導体構造部114から剥離するリフトオフ工程を行う。その結果、i層106が露出する。レーザーリフトオフ法を用いても良いことは実施形態1と同様である。
次に、図12(B)の工程を説明する。図12(B)は、これまでの図面とは上下を反転させて描いた。ここでは、リフトオフ工程により露出したi層106およびn層108の一部に、n側コンタクト層118へと連通する穴152を形成する。
次に、図12(C)および図13(B)に示すように、穴152を介してn側コンタクト層118と接触するn側電極154を、穴152の中およびi層106の上に形成する。本実施形態では、図13(B)に示すように、四角環状に延在するn側コンタクト層118の対向する角部2箇所に穴152およびn側電極154を形成する。
i層106を光取り出し面として残存させることや、i層106表面に凹凸を形成することは、実施形態1,2と同様である。また、個片化工程も同様である。
このようにして、III族窒化物半導体発光素子300を作製することができる。第2サポート体138は、p側コンタクト層120と接触してp側電極として機能するとともに、半導体構造部114の支持体となる。また、本実施形態は、n側コンタクト層118をp層112および発光層110側から形成する点では実施形態1,2と共通するが、n側電極154をi層106側に形成する点で実施形態1,2と異なる。
III族窒化物半導体発光素子100〜300に共通する本発明の特徴は、既述のように、i層106が光取り出し面として残存している点である。理由は定かではないが、n層108を露出させてn層108表面に凹凸を形成するよりも、i層106表面に凹凸を形成する方が、出力を向上させる効果が高い。これにより、n層を露出させる場合に比べて、発光出力を向上させることができることを本発明者らは見出した。
以下、III族窒化物半導体発光素子100〜300についての好適な実施態様を説明する。
成長用基板102は、サファイア基板またはサファイア基板上にAlN膜を形成したAlNテンプレート基板を用いるのが好ましい。ケミカルリフトオフ法の場合は、形成するリフトオフ層の種類やIII族窒化物半導体層のAl、Ga、Inの組成、LEDチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層104は、ケミカルリフトオフ法ではCrNなどのIII族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やMOCVD法で成膜するのが好ましい。通常、リフトオフ層104の膜厚は2〜100nm程度とする。レーザーリフトオフの場合は必ずしも必要ではない。
i層106、n層108、発光層110、p層112は、GaN、AlGaNなどの任意のIII族窒化物半導体からなる。発光層110は、III族窒化物半導体の多重量子井戸(MQW)構造からなる。これらの層は、例えばMOCVD法により、リフトオフ層104上にエピタキシャル成長させることができる。なお、本実施形態では、第1導電型をn型、第2導電型をp型としたが、この逆であってもよいことは勿論である。
i層106は、3〜10μmの厚さで形成することが好ましく、5〜10μmの厚さで形成することがより好ましい。3μm以上の厚さでi層106を形成することにより、n層108を薄くしても、n層108の結晶性、ひいては発光層110の結晶性を良好にして、発光出力を向上させることができるからである。なお、i層106を厚くするほどn層108表面の結晶性を向上させることができ、7μmまでは厚くすることによる向上効果が顕著であるが、それ以降は向上の度合いが低下する。10μm以下の厚さでi層106を形成するのは、成長時間が長くなるため量産性に向かないからである。
リフトオフ後に残存させるi層106は厚さ1〜9μmであることが好ましく、2段階凹凸を形成するには3〜9μmであることがより好ましい。一方、n層108の厚さは、発光層110の直下で1〜9μmが可能であるが、この範囲でなるべく薄くすることが好ましい。その結果、発光層110の直下において、(n層の厚さ)/(n層+i層の厚さ)は、10〜90%となることが好ましい。既述のように、i層を厚く、n層を薄くすることで、n層の結晶性を向上できるからである。なお、本明細書において、凹凸があるi層の厚さは、凹凸断面を観察したときの(凸頂点の最大厚さ+凹底部の最小厚さ)/2で定義される。
また、発光層110およびp層112の厚さは、典型的にはそれぞれ1〜100nmおよび10〜1000nmである。
溝116の形成には、ドライエッチング法を用いるのが好ましい。これは、III族窒化物半導体層のエッチングの終点を再現性良く制御できるからである。本発明において半導体構造部114の横断面形状は略四角形であれば特に限定されないが、有効面積の観点から矩形であることが好ましい。この略四角形とは、四角形の他には例えば、コーナーに多少丸みや面取りを有する四角形などを含む。また、短辺と長辺の長さが異なる長方形や六角形などの多角形を基本とする横断面形状であってもよい。
半導体構造部114の1辺は通常250〜3000μmとする。また、溝116の最大幅は、40〜200μmの範囲内とすることが好ましく、60〜100μmの範囲内とすることがより好ましい。40μm以上とすることにより、溝116へのエッチング液の供給を十分に円滑に行うことができ、200μm以下とすることにより、発光面積のロスを最小限に抑えることができるからである。
p層112および発光層110の一部を除去して、n層108の一部を露出させる工程は、レジストをマスクとして、ドライエッチング法により行なうことが好ましい。n層108のエッチングの終点を再現性良く制御できるからである。
n側コンタクト層118は、レジストをマスクとしたリフトオフ法により形成する。電極材としてはAl、Cr、Ti、Ni、Ag、Auなどが用いられる。p側コンタクト層120は、レジストをマスクとしたリフトオフ法により形成する。電極材としてはNi、Ag、Ti、Pd、Cu、Au、Rh、Ru、Pt、Irなどが用いられる。
絶縁膜122は、例えばSiOやSiNなどからなり、PECVDにより0.5〜2.0μm成膜した後、レジストパターンをマスクとしてウェットエッチングまたはドライエッチングにより形成する。
実施形態3の絶縁体150は、SiOやSiN、MEMSなどで使用される永久膜用フォトレジスト(SU−8など)や、絶縁性エポキシやポリイミドなどの樹脂が用いられる。
第1樹脂124は、任意のレジスト材料を塗布し、任意のパターニング技術で形成すればよい。第2樹脂134および第3樹脂142も同様である。
第1構造物128および第2構造物140は、上記の第1樹脂124に用いる材料とは異なり、支持体として素子の一部となるものである。そのような絶縁性材料として、例えばエポキシ樹脂やポリイミドなどの樹脂、SiOやSiNなどの無機材料を用いることができる。任意のパターニング技術で形成すればよいが、MEMS(Micro Electro Mechanical System)などで使用される永久膜用フォトレジスト(SU−8など)であれば工程を簡略化できる。高さは10〜100μm、幅はそれぞれ10〜100μm、500〜900μmが望ましい。
第1サポート体136および第2サポート体138は、湿式メッキまたは乾式メッキのようなメッキ法により形成することができる。たとえばCuまたはAuの電気メッキでは、メッキシード層126の表面(導電性サポート体側)としてCu,Ni,Auなどを用いることができる。この場合、メッキシード層126の成長基板側(半導体構造部側)は、半導体構造部114および絶縁膜122との密着性が十分な金属、例えばTiまたはNiを用いるのが好ましい。メッキシード層126は、例えばスパッタ法により形成できる。メッキシード層126の厚さは2.0〜20μm、第1サポート体136および第2サポート体138の厚さは、10〜200μm程度とすることができる。
第1樹脂124、第2樹脂134および第3樹脂142は、例えばアセトン、アルコール類などの樹脂を溶解する溶液を用いて行なうことができる。このとき、第1樹脂124と第2樹脂134との間のメッキシード層126は、アセトンなどに溶解しないが、メッキシード層126は、第1樹脂124と第2樹脂134に比べて極めて薄い膜であるため、除去は容易である。機械的に除去しても良いし、金属エッチング等により除去しても良い。このとき、第1構造物128および第2構造物140は、除去されないようにする。
リフトオフ層104の除去は、一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行う。ケミカルリフトオフ法は、リフトオフ層をエッチングする方法であり、その中でも、エッチング中に紫外光などの光を照射し、リフトオフ層を活性化させながらエッチングを行う方法をフォトケミカルリフトオフ法という。使用可能なエッチング液としては、リフトオフ層がCrNの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がScNの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。なお、レーザーリフトオフ法や成長用基板自身の溶解・機械研磨除去法で成長用基板を除去することもできる。
リフトオフ層104の除去により露出したi層106の面は、ウェット洗浄で清浄化されるのが好ましい。
第1の凹凸を形成するためのドライエッチングは、例えば反応性イオンエッチング(RIE)であり、これは等方性エッチングである。RIEの場合、塩素、4塩化ケイ素、3塩化ホウ素などのガスを用いることができる。レジストをマスクとして、ドライエッチング法にて形成する。その結果、第1の凹凸は、凸部寸法が縦横それぞれ1〜10μm、凹部の幅が1〜10μm、深さが1〜10μm程度とすることができる。
第2の凹凸を形成するためのウェットエッチングは、例えば2.38質量%水酸化テトラメチルアンモニウム(TMAH)溶液、NaOH溶液やKOH溶液のようなアルカリ溶液により行なうことができる。その結果、第2の凹凸は、多角錐形状(例えば六角錐または六角錐の変形(角が丸いなど))となり、断面の高さ(深さ)は2.5μm以下とすることができる。
実施形態3の穴152の形成は、レジストをマスクとして、ドライエッチング法にて形成する。また、n側電極154の形成は、EB蒸着法またはスパッタ法により電極材料を蒸着した後、リフトオフ法により形成する。
第1サポート体136および第2サポート体138の切断は、例えばブレードダイサーやレーザーダイサーを用いることができる。
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
(実施例1)
図1(A)から図3(B)までを行い、その後2段階メッキを行なうことなく、ケミカルリフトオフ法によりLEDチップを作製した。具体的には、まず、図1(A)に示すように、サファイア基板上に、スパッタ法によりCr層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層(CrN層、厚さ:18nm)を形成後、i型GaN層(厚さ:7.0μm)、n型GaN層(厚さ:3.0μm)、発光層(AlInGaN系MQW層、厚さ:0.1μm)、p型GaN層(厚さ:0.2μm)をMOCVD法により順次エピタキシャル成長させた。
その後、図1(B)および図8(A)に示すように、p型GaN層、発光層、n型GaN層およびi型GaN層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面形状が正方形の縦横に整列した複数個の半導体構造部を形成した。半導体構造部の1辺は1500μmとし、溝の最大幅は100μmとした。
また、フォトレジストをマスクとして、ICP−RIEドライエッチングにより、p型GaN層および発光層の一部を除去して、n型GaN層の一部を露出させた。n型GaN層の露出部の配置は図8(A)では各素子単位で4箇所としたが、本実施例では16箇所とし、直径は60μmとした。
次に、図2(A)および図8(B)に示すように、フォトレジストをマスクとした後、EB蒸着法にて、n型GaN層の露出部の上に円形のn側コンタクト層(材質:Cr/Ni/Ag、厚さ:50nm/20nm/400nm)を形成し、フォトレジストをフォトレジスト上の蒸着金属と共に除去した。また、フォトレジストをマスクとした後、EB蒸着法にて、p型GaN層のほぼ全面の上にp側コンタクト層(材質:Ni/Ag/Ni/Ti、厚さ:5Å/200nm/25Å/25Å)を形成し、フォトレジストをフォトレジスト上の蒸着金属と共に除去した。
次に、図2(B)および図9(A)に示すように、絶縁層(SiO、厚さ:0.7μm)をPECVD法によりほぼ全面に成膜した後、レジストをマスクとしてBHFにより絶縁層の一部をウェットエッチングして、n側コンタクト層の一部およびp側コンタクト層の一部は露出させた。その後、フォトレジストを除去した。n側コンタクト層の露出部は直径30μmとし、p側コンタクト層の露出部は幅60μmとした。また、フォトリソグラフ法を用いて、格子状の溝を縦方向に1列おきにフォトレジスト(幅:100μm、高さ:10μm)で塞いだ。
次に、図3(A)に示すように、ウェハの表側露出表面のほぼ全面に、スパッタ法によりメッキシード層(Ti/Ni/Au、各厚さ:0.02μm/0.2μm/0.6μm)を形成した。フォトレジストをマスクとし、ウェットエッチングによって、図3(A)に示す位置のみ絶縁層を露出させた。絶縁層の露出部は幅50μmとした。これにより、メッキシード層を後述の第1サポート体を形成する領域と第2サポート体を形成する領域とに分け、電気的に分離した。
また、フォトリソグラフ法を用いて、絶縁層の露出部を覆うように、SU−8からなる第1構造物(幅:100μm、高さ:30μm)を形成した。同様にフォトリソグラフ法を用いて、溝に1列おきに形成したフォトレジスト上にさらにフォトレジスト(幅:550μm、高さ:30μm)を形成し、第1構造物と同じ高さにした。
次に、図3(B)および図9(B)に示すように、メッキ法によりメッキシード層からCuを形成し、第1および第2サポート体の第1層(p型GaN層上での厚さ:40μm)を形成した。メッキは硫酸銅系の電解液を用いた電気メッキであり、液温は25〜30℃の範囲で、成膜速度は35μm/hrであった。第1および第2サポート体の第1層の幅は、それぞれ1200μmおよび150μmであった。第1サポート体と第2サポート体とは、第1構造物により電気的に分離されている。
その後、溝に設けたフォトレジストのみをアセトンで除去し、サファイア基板およびリフトオフ層に連通する空隙を形成した。
この空隙にリフトオフ層の選択エッチング液を供給し、ケミカルリフトオフ法によりリフトオフ層を除去することで、サファイア基板を各素子単位から剥離した。
その後、リフトオフ層の除去によって露出したi型GaN層を、ICP−RIEドライエッチングにより約2μmエッチングした後、さらに6mol/LのKOH溶液を用いて60℃で10分間エッチングし、i型GaN層をさらに約2μmエッチングした。探針式表面段差計(Alpha−step)により測定したところ、i型GaN層は約4μmエッチングされ、リフトオフ後に残存させるi型GaN層の厚さは3.0μmとなった。電子顕微鏡(SEM)を用いてi型GaN層表面の断面を観察したところ、i型GaN層の表面には、平均深さ0.5μmの凹凸が形成されていた。図14(A)に、i型GaN層表面のSEM画像を示す。そして、レーザーダイサーにより第1サポート体および第2サポート体を切断し、実施例1にかかる600個のLEDチップを得た。
(実施例2)
図11〜図13に示した方法でLEDチップを作製した。具体的には、まず、サファイア基板上に、スパッタ法によりCr層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層(CrN層、厚さ:18nm)を形成後、i型GaN層(厚さ:7.0μm)、n型GaN層(厚さ:3.0μm)、発光層(AlInGaN系MQW層、厚さ:0.1μm)、p型GaN層(厚さ:0.2μm)をMOCVD法により順次エピタキシャル成長させた。
その後、p型GaN層、発光層、n型GaN層およびi型GaN層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面形状が正方形の縦横に整列した複数個の半導体構造部を形成した。半導体構造部の1辺は1500μmとし、溝の最大幅は100μmとした。
また、フォトレジストをマスクとして、ICP−RIEドライエッチングにより、p型GaN層および発光層の一部を除去して、半導体構造部に凹部を形成し、n型GaN層の一部を露出させた。凹部の形状は図13(A)に示すように四角環状(幅100μm)とした。フォトレジストをマスクとした後、EB蒸着法にて、n型GaN層の露出部の上にn側コンタクト層(材質:Cr/Ni/Ag)を形成し、フォトレジストをフォトレジスト上の蒸着金属と共に除去した。
次に、凹部を絶縁体(材質:SU−8)で埋め、n側コンタクト層を内封した。また、フォトリソグラフ法を用いて、格子状の溝を縦方向に1列おきにフォトレジスト(幅:100〜140μm、高さ:10〜20μm)で塞いだ。さらに、ウェハの表側露出表面に、スパッタ法によりメッキシード層(Ti/Ni/Au、各厚さ:0.02μm/0.2μm/0.6μm)を形成した。
次に、実施例1と同じ条件で、メッキシード層からCuをメッキ成長させ、第2サポート体(p型GaN層上での厚さ:200μm)を形成した。さらに、実施例1と同じ方法で、溝に設けたフォトレジストの除去と、ケミカルリフトオフ法によるサファイア基板の剥離、露出したi型GaN層へのエッチング処理を行った。
次に、フォトレジストをマスクとして、ICP−RIEドライエッチングにより、i型GaN層およびn型GaN層の一部に、n側コンタクト層へと連通する穴を形成した。穴は図13(B)に破線で示す2か所に形成した。
次に、フォトレジストをマスクとした後、EB蒸着法でTi/Ni/Agを蒸着し、フォトレジストをフォトレジスト上の蒸着金属と共に除去するリフトオフ法により、穴を介してn側コンタクト層と接触するn側電極を、穴の中およびi型GaN層の上に形成した。i型GaN層上でのn側電極の寸法(穴を含む)は、100×100μmとした。そして、レーザーダイサーにより第2サポート体を切断し、実施例2にかかる600個のLEDチップを得た。
(比較例1)
エピタキシャル成長で形成するi型GaN層の厚さを4.0μm、n型GaN層の厚さを6.0μmとし、リフトオフ層の除去によって露出したi型GaN層を全て除去して、n型GaN層を露出させて光取り出し面としたこと以外は、実施例1と同様の方法で比較例1にかかる600個のLEDチップを得た。なお、n型GaN層の表面には、平均深さ0.5μmの凹凸が形成されていた。
(実施例3)
リフトオフ層の除去後、ウェットエッチングの前に、i型GaN層にレジストマスクを用いてICP−RIEエッチングを施したこと以外は、実施例1と同様の方法で実施例3にかかる600個のLEDチップを得た。ICP−RIEエッチングの条件は、BCl:Cl=1:3、エッチング時間は300秒とした。i型GaN層の表面には、凸部寸法が縦横それぞれ2μm、凹部の幅が2μm、深さが1μmの凹凸が形成され、その凹凸の表面には、平均深さ0.5μmの凹凸がさらに形成されていた。図14(B)に、i型GaN層表面のSEM画像を示す。
(実施例4)
ICP−RIEエッチングの時間を600秒とした以外は、実施例3と同様の方法で実施例4にかかる600個のLEDチップを得た。i型GaN層の表面には、凸部寸法が縦横それぞれ2μm、凹部の幅が2μm、深さが2μmの凹凸が形成され、その凹凸の表面には、平均深さ0.5μmの凹凸がさらに形成されていた。図14(C)に、i型GaN層表面のSEM画像を示す。
<発光出力Poおよび順方向電圧Vfの評価>
得られたLEDチップに定電流電圧電源を用いて350mAの電流を流したときの順方向電圧Vfおよび積分球による発光出力Poを測定した。光出力は全光束分光測定システム(Labshere社製SLMS−1021−S)を用いて測定した。600個のLEDチップの平均値を表1に示す。
表1から明らかなように、実施例1,2は比較例1と比べて順方向電圧Vfは維持しつつ、発光出力Poを向上させることができた。また、2段階凹凸表面を形成した実施例3および4は、実施例1と比べて、発光出力Poをそれぞれさらに5%および10%向上させることができた。
本発明によれば、発光出力を向上させたIII族窒化物半導体発光素子およびその製造方法を提供することができる。
100 III族窒化物半導体発光素子
102 成長用基板
104 リフトオフ層
106 i型III族窒化物半導体層
108 n型III族窒化物半導体層
108A n型III族窒化物半導体層の露出部
110 発光層
112 p型III族窒化物半導体層
114 半導体構造部
115 素子単位
116 溝
117 凹部
118 n側コンタクト層(第1コンタクト層)
118A n側コンタクト層の露出部
120 p側コンタクト層(第2コンタクト層)
120A p側コンタクト層の露出部
122 絶縁層
124 第1樹脂
126 メッキシード層
128 第1構造物
130 第1露出表面
132 第2露出表面
134 第2樹脂
136 第1サポート体(n側電極)
136A 第1サポート体の第1層
136B 第1サポート体の第2層
138 第2サポート体(p側電極)
138A 第2サポート体の第1層
138B 第2サポート体の第2層
140 第2構造物
142 第3樹脂
144 空隙
146 支持体
150 絶縁体
152 穴
154 n側電極
(6)成用基板の上に、i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層を順次積層してなる半導体構造部を形成する工程と、
前記第2導電型III族窒化物半導体層および前記発光層の一部を除去して、前記半導体構造部に凹部を形成し、前記第1導電型III族窒化物半導体層の一部を露出させる工程と、
前記凹部の底の前記第1導電型III族窒化物半導体層の露出部の上に第1コンタクト層を形成し、前記第2導電型III族窒化物半導体層上に第2コンタクト層を形成する工程と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側に、前記第2コンタクト層と接触して第2電極として機能するとともに、支持体の少なくとも一部となる第2サポート体を形成する工程と、
リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記i型III族窒化物半導体層上に、前記第1コンタクト層と電気的に接続する第1電極を形成する工程と、
を有し、露出した前記i型III族窒化物半導体層を光取り出し面として残存させることを特徴とするIII族窒化物半導体発光素子の製造方法。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
(1)支持体と、
該支持体により支持される、i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層をこの順に有する半導体構造部と、
前記第2導電型III族窒化物半導体層および前記発光層を貫通する凹部の底で前記第1導電型III族窒化物半導体層上に設けられた第1コンタクト層と、
前記第2導電型III族窒化物半導体層上に設けられた第2コンタクト層と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側に設けられ、前記第2コンタクト層と接触して第2電極として機能するとともに、前記支持体の少なくとも一部となる第2サポート体と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記i型III族窒化物半導体層上に設けられた、前記第1コンタクト層と電気的に接続する第1電極と、
を有し、前記i型III族窒化物半導体層が光取り出し面となり、
前記半導体構造部の側面の一つでは、前記支持体により、前記発光層と、前記第2導電型III族窒化物半導体層と、前記第1導電型III族窒化物半導体層の一部とが覆われると共に、前記第1導電型III族窒化物半導体層の一部以外の部分と、前記i型III族窒化物半導体層とが露出することを特徴とするIII族窒化物半導体発光素子。
(6)成長用基板の上に、リフトオフ層ならびに、i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層を順次積層してなる半導体構造部を形成する工程と、 前記第2導電型III族窒化物半導体層および前記発光層の一部を除去して、前記半導体構造部に凹部を形成し、前記第1導電型III族窒化物半導体層の一部を露出させる工程と、
前記凹部の底の前記第1導電型III族窒化物半導体層の露出部の上に第1コンタクト層を形成し、前記第2導電型III族窒化物半導体層上に第2コンタクト層を形成する工程と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側に、前記第2コンタクト層と接触して第2電極として機能するとともに、支持体の少なくとも一部となる第2サポート体を形成する工程と、
リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記i型III族窒化物半導体層上に、前記第1コンタクト層と電気的に接続する第1電極を形成する工程と、
を有し、露出した前記i型III族窒化物半導体層を光取り出し面として残存させるIII族窒化物半導体発光素子の製造方法において、
前記リフトオフ工程に先立ち、前記リフトオフ層および前記半導体構造部の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成する工程と、
前記格子状の溝を1列おきに樹脂で塞ぐ工程と、
前記樹脂を除去し、前記リフトオフ層に連通する空隙を形成する工程と、を更に有し、
前記リフトオフ工程では、前記空隙にエッチング液を供給して、ケミカルリフトオフ法を用いて前記リフトオフ層を除去して、前記成長用基板を前記半導体構造部から剥離することを特徴とするIII族窒化物半導体発光素子の製造方法

Claims (10)

  1. i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層をこの順に有する半導体構造部と、
    前記第2導電型III族窒化物半導体層および前記発光層を貫通する凹部の底で前記第1導電型III族窒化物半導体層上に設けられた第1コンタクト層と、
    前記第2導電型III族窒化物半導体層上に設けられた第2コンタクト層と、
    前記半導体構造部の前記第2導電型III族窒化物半導体層側に設けられ、前記第2コンタクト層と接触して第2電極として機能するとともに、支持体の少なくとも一部となる第2サポート体と、
    前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記i型III族窒化物半導体層上に設けられた、前記第1コンタクト層と電気的に接続する第1電極と、
    を有し、前記i型III族窒化物半導体層が光取り出し面となることを特徴とするIII族窒化物半導体発光素子。
  2. 前記第1電極は、前記半導体構造部の前記第2導電型III族窒化物半導体層側に設けられ、前記凹部を介して前記第1コンタクト層と接触するとともに、前記支持体の一部となる第1サポート体である請求項1に記載のIII族窒化物半導体発光素子。
  3. 前記第1電極は、前記i型III族窒化物半導体層および前記第1導電型III族窒化物半導体層の一部に形成された、前記第1コンタクト層へと連通する穴と、前記i型III族窒化物半導体層上とに設けられている請求項1に記載のIII族窒化物半導体発光素子。
  4. 前記i型III族窒化物半導体層の表面が凹凸を有する請求項1〜3のいずれか1項に記載のIII族窒化物半導体発光素子。
  5. 前記i型III族窒化物半導体層の表面が、第1の凹凸と、該第1の凹凸表面に形成された、前記第1の凹凸よりも微細な第2の凹凸とを含む2段階凹凸表面である請求項4に記載のIII族窒化物半導体発光素子。
  6. 成鳥用基板の上に、i型III族窒化物半導体層、第1導電型III族窒化物半導体層、発光層および第2導電型III族窒化物半導体層を順次積層してなる半導体構造部を形成する工程と、
    前記第2導電型III族窒化物半導体層および前記発光層の一部を除去して、前記半導体構造部に凹部を形成し、前記第1導電型III族窒化物半導体層の一部を露出させる工程と、
    前記凹部の底の前記第1導電型III族窒化物半導体層の露出部の上に第1コンタクト層を形成し、前記第2導電型III族窒化物半導体層上に第2コンタクト層を形成する工程と、
    前記半導体構造部の前記第2導電型III族窒化物半導体層側に、前記第2コンタクト層と接触して第2電極として機能するとともに、支持体の少なくとも一部となる第2サポート体を形成する工程と、
    リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
    前記半導体構造部の前記第2導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記i型III族窒化物半導体層上に、前記第1コンタクト層と電気的に接続する第1電極を形成する工程と、
    を有し、露出した前記i型III族窒化物半導体層を光取り出し面として残存させることを特徴とするIII族窒化物半導体発光素子の製造方法。
  7. 前記第1電極を形成する工程は、前記半導体構造部の前記第2導電型III族窒化物半導体層側に、前記凹部を介して前記第1コンタクト層と接触するとともに、前記支持体の一部となる前記第1電極としての第1サポート体を形成する工程を含む請求項6に記載のIII族窒化物半導体発光素子の製造方法。
  8. 前記第1電極を形成する工程は、前記リフトオフ工程により露出した前記i型III族窒化物半導体層および前記第1導電型III族窒化物半導体層の一部に、前記第1コンタクト層へと連通する穴を形成する工程と、前記穴を介して前記第1コンタクト層と接触する前記第1電極を前記穴および前記i型III族窒化物半導体層上に形成する工程と、を含む請求項6に記載のIII族窒化物半導体発光素子の製造方法。
  9. 露出した前記i型III族窒化物半導体層に対してエッチング処理を施し凹凸を形成する工程をさらに有する請求項6〜8のいずれか1項に記載のIII族窒化物半導体発光素子の製造方法。
  10. 前記凹凸を形成する工程は、マスクを用いたドライエッチングにより前記マスクの形状に対応した第1の凹凸を形成する工程と、アルカリ溶液によるウェットエッチングにより前記第1の凹凸表面に前記第1の凹凸よりも微細な第2の凹凸を形成する工程と、を含む請求項9に記載のIII族窒化物半導体発光素子の製造方法。
JP2014523543A 2012-07-04 2012-07-04 Iii族窒化物半導体発光素子およびその製造方法 Active JP5918367B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/067632 WO2014006763A1 (ja) 2012-07-04 2012-07-04 Iii族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP5918367B2 JP5918367B2 (ja) 2016-05-18
JPWO2014006763A1 true JPWO2014006763A1 (ja) 2016-06-02

Family

ID=49881550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523543A Active JP5918367B2 (ja) 2012-07-04 2012-07-04 Iii族窒化物半導体発光素子およびその製造方法

Country Status (2)

Country Link
JP (1) JP5918367B2 (ja)
WO (1) WO2014006763A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711316B (zh) * 2015-11-18 2020-09-04 晶元光电股份有限公司 发光元件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005727A (ja) * 2001-11-19 2005-01-06 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2007511065A (ja) * 2003-11-04 2007-04-26 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法
JP2008047861A (ja) * 2006-08-14 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
WO2009039805A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement sowie verfahren zu dessen herstellung
JP2010067984A (ja) * 2008-09-10 2010-03-25 Samsung Electronics Co Ltd 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置
US20110012164A1 (en) * 2009-07-20 2011-01-20 Yu-Sik Kim Light-emitting element and method of fabricating the same
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005727A (ja) * 2001-11-19 2005-01-06 Sanyo Electric Co Ltd 化合物半導体発光素子
JP2007511065A (ja) * 2003-11-04 2007-04-26 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、および半導体発光装置の製造方法
JP2008047861A (ja) * 2006-08-14 2008-02-28 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
WO2009039805A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement sowie verfahren zu dessen herstellung
JP2010067984A (ja) * 2008-09-10 2010-03-25 Samsung Electronics Co Ltd 発光素子の製造方法、発光装置の製造方法、発光素子、および発光装置
US20110012164A1 (en) * 2009-07-20 2011-01-20 Yu-Sik Kim Light-emitting element and method of fabricating the same
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Also Published As

Publication number Publication date
JP5918367B2 (ja) 2016-05-18
WO2014006763A1 (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
CN101764185B (zh) 半导体器件以及半导体器件制造方法
JP5313651B2 (ja) 半導体素子の製造方法
WO2011055462A1 (ja) Iii族窒化物半導体縦型構造ledチップならびにその製造方法
US9172000B2 (en) Semiconductor light emitting device and method of manufacturing the same
CN101542758B (zh) 垂直发光二极管及其使用触止层制作垂直发光二极管的方法
JP6059238B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP5612516B2 (ja) 半導体素子の製造方法
US9184338B2 (en) Semiconductor device and method of manufacturing the same
TW201036210A (en) Quasi-vertical light emitting diode
JP5292456B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP5077224B2 (ja) Iii族窒化物半導体発光素子、およびその製造方法
JP5603812B2 (ja) 半導体素子の製造方法
US9048381B1 (en) Method for fabricating light-emitting diode device
KR101373398B1 (ko) 고효율 발광다이오드 제조방법
JP5918367B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP5281536B2 (ja) 半導体発光装置の製造方法
JP5934720B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP5914656B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP5514341B2 (ja) Iii族窒化物半導体素子の製造方法
KR20130117735A (ko) 고효율 발광다이오드 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5918367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250