JP5918367B2 - Ｉｉｉ族窒化物半導体発光素子およびその製造方法 - Google Patents
Ｉｉｉ族窒化物半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP5918367B2 JP5918367B2 JP2014523543A JP2014523543A JP5918367B2 JP 5918367 B2 JP5918367 B2 JP 5918367B2 JP 2014523543 A JP2014523543 A JP 2014523543A JP 2014523543 A JP2014523543 A JP 2014523543A JP 5918367 B2 JP5918367 B2 JP 5918367B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- iii nitride
- group iii
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 200
- 150000004767 nitrides Chemical class 0.000 title claims description 141
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 45
- 229920005989 resin Polymers 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 15
- 238000000605 extraction Methods 0.000 claims description 14
- 239000000243 solution Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000012670 alkaline solution Substances 0.000 claims description 4
- 239000011800 void material Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 229910052594 sapphire Inorganic materials 0.000 description 13
- 239000010980 sapphire Substances 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 235000005985 organic acids Nutrition 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
Description
本発明は、ＩＩＩ族窒化物半導体発光素子およびその製造方法に関する。
半導体素子には、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などの各種デバイスがある。これらには、例えば、ＩＩＩ族元素とＶ族元素との化合物からなるＩＩＩ−Ｖ族半導体が用いられる。
ＩＩＩ族元素としてＡｌ，Ｇａ，Ｉｎなどを用い、Ｖ族元素としてＮを用いたＩＩＩ族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れない。そのため近年、サファイア基板などの成長用基板上に、発光層を含むＩＩＩ族窒化物半導体層を形成し、このＩＩＩ族窒化物半導体層上に、別途支持体を貼合せた後、サファイア基板を剥離（リフトオフ）して、ＩＩＩ族窒化物半導体層が支持体に支持された縦型構造のＬＥＤチップなどを作製する方法が研究されている。
この方法で作製されるＬＥＤチップの一態様として、図１５に示す構造が知られている。図１４のＩＩＩ族窒化物半導体ＬＥＤチップ４００は、ｎ型ＩＩＩ族窒化物半導体層（ｎ層）４０１、発光層４０２およびｐ型ＩＩＩ族窒化物半導体層（ｐ層）４０３をこの順に有する半導体構造部４０４が、サブマウント基板４１０に支持された構造を有する。ｐ層４０３および発光層４０２を貫通する凹部の底のｎ層４０１上にｎ側コンタクト層４０５が設けられ、ｐ層４０３上にはｐ側コンタクト層４０６が設けられる。そして、ｎ側コンタクト層４０５とｐ側コンタクト層４０６とを絶縁する絶縁層４０７が、両者の間に形成されている。ｎ側コンタクト層と導通するＡｕバンプ４０８Ａとｐ側コンタクト層と導通するＡｕバンプ４０８Ｂとが、ともに半導体構造部４０４の同じ側に延びている。サブマウント基板４１０には、ｎ層用配線４１０Ａおよびｐ層用配線４１０Ｂが設けられている。そして、Ａｕバンプ４０８Ａとｎ層用配線４１０Ａとが接合し、Ａｕバンプ４０８Ｂとｐ層用配線４１０Ｂとが接合する。Ａｕバンプ４０８Ａ，４０８Ｂの間は、エポキシ樹脂からなるアンダーフィル４０９が充填されている。支持体４１０の裏面にはｎ層用配線４１０Ａおよびｐ層用配線４１０Ｂと導通するハンダ４１１が設けられ、ＬＥＤチップ４００は、このハンダ４１１を介してパッケージ基材やプリント配線板（図示せず）などに実装される。ＬＥＤチップ４００では、ｎ層２０１の表面が光取り出し面となる。
このようなＬＥＤチップ４００は、例えば以下のようなリフトオフ法により製造される。まず、サファイア基板などの成長用基板（図示せず）上に、ｎ層４０１、発光層４０２、ｐ層４０３をエピタキシャル成長させる。その後、エッチング、蒸着、メッキ、パターニングなどの公知の成膜技術を用いて、ｎ側コンタクト層４０５、ｐ側コンタクト層４０６、絶縁層４０７、Ａｕバンプ４０８Ａ，４０８Ｂを形成する。その後、Ａｕバンプ４０８Ａとｎ層用配線４１０Ａとが接合し、Ａｕバンプ４０８Ｂとｐ層用配線４１０Ｂとが接合するように、支持体４１０に対して成長用基板を位置あわせして押しつける。その後、アンダーフィル４０９を注入し、最後に、成長用基板をリフトオフして、ＬＥＤチップ４００を得る。このような製造方法は、特許文献１および特許文献２に記載されている。
サファイア基板上にバッファ層としてｉ型ＩＩＩ族窒化物半導体層（ｉ層、図示せず）を形成してから、ｎ層４０１、発光層４０２、ｐ層４０３をエピタキシャル成長させることもある。
従来、バッファ層としてｉ層を形成する場合でも、ｉ層は基本的に必要最小限の厚み（例えば２μｍ程度）で形成し、リフトオフ後に露出したｉ層は除去して、ｎ層を露出させ、ｎ層表面を光取り出し面としていた。後に除去しなければならないｉ層を厚くエピ成長することは無駄であると考えられていた。しかしながら、本発明者らの検討によれば、このような従来のＬＥＤチップには発光出力に改善の余地があることが判明した。
そこで本発明は、上記課題に鑑み、発光出力を向上させたＩＩＩ族窒化物半導体発光素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）支持体と、
該支持体により支持される、ｉ型III族窒化物半導体層、第１導電型III族窒化物半導体層、発光層および第２導電型III族窒化物半導体層をこの順に有する半導体構造部と、
前記第２導電型III族窒化物半導体層および前記発光層を貫通する凹部の底で前記第１導電型III族窒化物半導体層上に設けられた第１コンタクト層と、
前記第２導電型III族窒化物半導体層上に設けられた第２コンタクト層と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側に設けられ、前記第２コンタクト層と接触して第２電極として機能するとともに、前記支持体の少なくとも一部となる第２サポート体と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側、または、前記ｉ型III族窒化物半導体層上に設けられた、前記第１コンタクト層と電気的に接続する第１電極と、
を有し、前記ｉ型III族窒化物半導体層が光取り出し面となり、
前記半導体構造部の側面の一つでは、前記支持体により、前記発光層と、前記第２導電型III族窒化物半導体層と、前記第１導電型III族窒化物半導体層の一部とが覆われると共に、前記第１導電型III族窒化物半導体層の一部以外の部分と、前記ｉ型III族窒化物半導体層とが露出することを特徴とするIII族窒化物半導体発光素子。
（１）支持体と、
該支持体により支持される、ｉ型III族窒化物半導体層、第１導電型III族窒化物半導体層、発光層および第２導電型III族窒化物半導体層をこの順に有する半導体構造部と、
前記第２導電型III族窒化物半導体層および前記発光層を貫通する凹部の底で前記第１導電型III族窒化物半導体層上に設けられた第１コンタクト層と、
前記第２導電型III族窒化物半導体層上に設けられた第２コンタクト層と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側に設けられ、前記第２コンタクト層と接触して第２電極として機能するとともに、前記支持体の少なくとも一部となる第２サポート体と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側、または、前記ｉ型III族窒化物半導体層上に設けられた、前記第１コンタクト層と電気的に接続する第１電極と、
を有し、前記ｉ型III族窒化物半導体層が光取り出し面となり、
前記半導体構造部の側面の一つでは、前記支持体により、前記発光層と、前記第２導電型III族窒化物半導体層と、前記第１導電型III族窒化物半導体層の一部とが覆われると共に、前記第１導電型III族窒化物半導体層の一部以外の部分と、前記ｉ型III族窒化物半導体層とが露出することを特徴とするIII族窒化物半導体発光素子。
（２）前記第１電極は、前記半導体構造部の前記第２導電型ＩＩＩ族窒化物半導体層側に設けられ、前記凹部を介して前記第１コンタクト層と接触するとともに、前記支持体の一部となる第１サポート体である上記（１）に記載のＩＩＩ族窒化物半導体発光素子。
（３）前記第１電極は、前記ｉ型ＩＩＩ族窒化物半導体層および前記第１導電型ＩＩＩ族窒化物半導体層の一部に形成された、前記第１コンタクト層へと連通する穴と、前記ｉ型ＩＩＩ族窒化物半導体層上とに設けられている上記（１）に記載のＩＩＩ族窒化物半導体発光素子。
（４）前記ｉ型ＩＩＩ族窒化物半導体層の表面が凹凸を有する上記（１）〜（３）のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子。
（５）前記ｉ型ＩＩＩ族窒化物半導体層の表面が、第１の凹凸と、該第１の凹凸表面に形成された、前記第１の凹凸よりも微細な第２の凹凸とを含む２段階凹凸表面である上記（４）に記載のＩＩＩ族窒化物半導体発光素子。
（６）成長用基板の上に、リフトオフ層ならびに、ｉ型III族窒化物半導体層、第１導電型III族窒化物半導体層、発光層および第２導電型III族窒化物半導体層を順次積層してなる半導体構造部を形成する工程と、 前記第２導電型III族窒化物半導体層および前記発光層の一部を除去して、前記半導体構造部に凹部を形成し、前記第１導電型III族窒化物半導体層の一部を露出させる工程と、
前記凹部の底の前記第１導電型III族窒化物半導体層の露出部の上に第１コンタクト層を形成し、前記第２導電型III族窒化物半導体層上に第２コンタクト層を形成する工程と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側に、前記第２コンタクト層と接触して第２電極として機能するとともに、支持体の少なくとも一部となる第２サポート体を形成する工程と、
リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記ｉ型III族窒化物半導体層上に、前記第１コンタクト層と電気的に接続する第１電極を形成する工程と、
を有し、露出した前記ｉ型III族窒化物半導体層を光取り出し面として残存させるIII族窒化物半導体発光素子の製造方法において、
前記リフトオフ工程に先立ち、前記リフトオフ層および前記半導体構造部の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成する工程と、
前記格子状の溝を１列おきに樹脂で塞ぐ工程と、
前記樹脂を除去し、前記リフトオフ層に連通する空隙を形成する工程と、を更に有し、
前記リフトオフ工程では、前記空隙にエッチング液を供給して、ケミカルリフトオフ法を用いて前記リフトオフ層を除去して、前記成長用基板を前記半導体構造部から剥離することを特徴とするIII族窒化物半導体発光素子の製造方法。
前記凹部の底の前記第１導電型III族窒化物半導体層の露出部の上に第１コンタクト層を形成し、前記第２導電型III族窒化物半導体層上に第２コンタクト層を形成する工程と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側に、前記第２コンタクト層と接触して第２電極として機能するとともに、支持体の少なくとも一部となる第２サポート体を形成する工程と、
リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記ｉ型III族窒化物半導体層上に、前記第１コンタクト層と電気的に接続する第１電極を形成する工程と、
を有し、露出した前記ｉ型III族窒化物半導体層を光取り出し面として残存させるIII族窒化物半導体発光素子の製造方法において、
前記リフトオフ工程に先立ち、前記リフトオフ層および前記半導体構造部の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成する工程と、
前記格子状の溝を１列おきに樹脂で塞ぐ工程と、
前記樹脂を除去し、前記リフトオフ層に連通する空隙を形成する工程と、を更に有し、
前記リフトオフ工程では、前記空隙にエッチング液を供給して、ケミカルリフトオフ法を用いて前記リフトオフ層を除去して、前記成長用基板を前記半導体構造部から剥離することを特徴とするIII族窒化物半導体発光素子の製造方法。
（７）前記第１電極を形成する工程は、前記半導体構造部の前記第２導電型ＩＩＩ族窒化物半導体層側に、前記凹部を介して前記第１コンタクト層と接触するとともに、前記支持体の一部となる前記第１電極としての第１サポート体を形成する工程を含む上記（６）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（８）前記第１電極を形成する工程は、前記リフトオフ工程により露出した前記ｉ型ＩＩＩ族窒化物半導体層および前記第１導電型ＩＩＩ族窒化物半導体層の一部に、前記第１コンタクト層へと連通する穴を形成する工程と、前記穴を介して前記第１コンタクト層と接触する前記第１電極を前記穴および前記ｉ型ＩＩＩ族窒化物半導体層上に形成する工程と、を含む上記（６）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（９）露出した前記ｉ型ＩＩＩ族窒化物半導体層に対してエッチング処理を施し凹凸を形成する工程をさらに有する上記（６）〜（８）のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（１０）前記凹凸を形成する工程は、マスクを用いたドライエッチングにより前記マスクの形状に対応した第１の凹凸を形成する工程と、アルカリ溶液によるウェットエッチングにより前記第１の凹凸表面に前記第１の凹凸よりも微細な第２の凹凸を形成する工程と、を含む上記（９）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
本発明によれば、発光出力を向上させたＩＩＩ族窒化物半導体発光素子およびその製造方法を提供することができる。
以下、図面を参照しつつ本発明の実施形態を説明する。
（実施形態１：ＩＩＩ族窒化物半導体発光素子１００の製造方法）
まず、図１〜図９を参照して、本発明の一実施形態にかかるＩＩＩ族窒化物半導体発光素子１００の製造方法を、ケミカルリフトオフ法を用いた場合を例として説明する。まず、図１〜図７の断面図と図８，９の上面図との対応関係を先に説明する。図８（Ａ）は図１（Ｂ）に対応する上面図であり、図８（Ａ）のＩ−Ｉ断面が図１（Ｂ）に対応する。なお、図１（Ｂ）以外の断面図も同様の位置でのものである。図８（Ｂ）は図２（Ａ）に対応する上面図である。図９（Ａ）は図２（Ｂ）に対応する上面図である。図９（Ｂ）は図３（Ｂ）に対応する上面図である。
まず、図１〜図９を参照して、本発明の一実施形態にかかるＩＩＩ族窒化物半導体発光素子１００の製造方法を、ケミカルリフトオフ法を用いた場合を例として説明する。まず、図１〜図７の断面図と図８，９の上面図との対応関係を先に説明する。図８（Ａ）は図１（Ｂ）に対応する上面図であり、図８（Ａ）のＩ−Ｉ断面が図１（Ｂ）に対応する。なお、図１（Ｂ）以外の断面図も同様の位置でのものである。図８（Ｂ）は図２（Ａ）に対応する上面図である。図９（Ａ）は図２（Ｂ）に対応する上面図である。図９（Ｂ）は図３（Ｂ）に対応する上面図である。
まず、図１（Ａ）に示すように、成長用基板１０２の上にリフトオフ層１０４を形成する。リフトオフ層１０４の上に、バッファ層としてｉ型ＩＩＩ族窒化物半導体層１０６（以後、「ｉ層」という。）を形成し、さらに、第１導電型であるｎ型ＩＩＩ族窒化物半導体層１０８（以後、「ｎ層」という。）、発光層１１０および第２導電型であるｐ型ＩＩＩ族窒化物半導体層１１２（以後、「ｐ層」という。）を順次積層させる。なお、ｉ型ＩＩＩ族窒化物半導体層とは、特定の不純物を意図的に添加していない層（アンドープ層）のことをいう。理想的には不純物を全く含まない半導体とするのが好ましいが、電気的にｐ型またはｎ型として機能しない半導体とすればよく、キャリア濃度が小さいもの（例えば５×１０１６／ｃｍ３未満のもの）をｉ型と称することができる。
次に、図１（Ｂ）および図８（Ａ）に示すように、ｐ層１１２、発光層１１０、ｎ層１０８およびｉ層１０６の一部を除去して、成長用基板１０２の一部が底部で露出する溝１１６を格子状に形成することで、横断面形状が四角形の縦横に整列したｉ層１０６、ｎ層１０８、発光層１１０およびｐ層１１２からなる半導体構造部１１４を複数個形成する。成長用基板１０２上に形成され、溝１１６により区画される構造体を、以後、素子単位１１５と呼称する。素子単位１１５が最終的にそれぞれのＩＩＩ族窒化物半導体発光素子となる。また、成長用基板１０２とこの上に形成される全ての構造物を含めたものは「ウェハ」と呼ぶ。
引き続き図１（Ｂ）および図８（Ａ）に示すように、各素子単位１１５において、ｐ層１１２および発光層１１０の一部を除去して、半導体構造部１１４に凹部１１７を形成し、ｎ層１０８の一部を露出させる工程を行う。本実施形態では、ｎ層の露出部１０８Ａは円形で、各半導体構造部１１４中に複数（４箇所）形成される。ただし、半導体構造部１１４の層構成による電流の広がり長（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌｅｎｇｔｈ）およびチップサイズを考慮して、配置位置や配置個数などは適宜設定することができる。
次に、図２（Ａ）および図８（Ｂ）に示すように、各素子単位１１５において、凹部１１７の底のｎ層の露出部１０８Ａの上に第１コンタクト層としての円形のｎ側コンタクト層１１８を形成し、ｐ層１１２のほぼ全面の上に第２コンタクト層としてのｐ側コンタクト層１２０を形成する工程を行う。
次に、図２（Ｂ）および図９（Ａ）に示すように、各素子単位１１５において、絶縁層１２２を形成する工程を行う。絶縁層１２２は、素子単位１１５の露出表面上、具体的には半導体構造部１１４の露出している部位、ｎ側コンタクト層１１８の上、およびｐ側コンタクト層１２０の上に形成される。ただし、これらの図中にも示すように、ｎ側コンタクト層１１８の一部およびｐ側コンタクト層１２０の一部には絶縁層１２２を形成せず、露出させる。本実施形態では、ｎ側コンタクト層の露出部１１８Ａは、ｎ型コンタクト層１１８の中心部分で円形をなし、ｐ型コンタクト層の露出部１２０Ａは、上面図（図９（Ａ））において、ｐ層１１２の端部１１２Ａと該端部から最も近いｎ層の露出部１０８Ａとの間で直線状に延在する。図９（Ａ）では、ｎ層の露出部１０８Ａ、ｎ側コンタクト層１１８およびｐ側コンタクト層１２０が絶縁層１２２で覆われている部分を破線で示している。なお、ｎ型コンタクト層形成のための露出部１０８Ａの形状は円形でなくともよく、同心状、櫛形状などであっても良い、
引き続き図２（Ｂ）および図９（Ａ）に示すように、格子状の溝１１６を縦方向に１列おきに第１樹脂１２４で塞ぐ。これにより、各素子単位１１５において１つの側面のみが第１樹脂１２４に覆われる。なお、この第１樹脂１２４は後の工程で除去される。
次に、図３（Ａ）に示すように、ウェハの表側露出表面のほぼ全面にメッキシード層１２６を形成する。このとき、各素子単位１１５において、ｐコンタクト層の露出部１２０Ａとｎコンタクト層の露出部１１８Ａとの間の絶縁層１２２上に、ｐコンタクト層の露出部１２０Ａとほぼ平行な直線状に、メッキシード層１２６を形成せず、絶縁層１２２の一部を露出させる。
引き続き図３（Ａ）に示すように、各素子単位１１５において、絶縁層１２２の一部の上に、具体的には、メッキシード層１２６の形成されていない絶縁層１２２の露出部を覆うように、絶縁体からなり各素子単位１１５の露出表面を横断する第１構造物１２８を形成する工程を行う。この第１構造物１２８により、各素子単位１１５の露出表面は、ｎ側コンタクト層の露出部１１８Ａがある第１露出表面１３０と、ｐ側コンタクト層の露出部１２０Ａがある第２露出表面１３２とに分離される。なお、第１および第２の露出表面１３０，１３２はメッキシード層１２６を除いた露出表面と定義する。図３（Ａ）では、各素子単位１１５において第１構造物１２８の左側が第１露出表面１３０、右側が第２露出表面１３２となる。
引き続き図３（Ａ）に示すように、第１樹脂１２４の上に、メッキシード層１２６を介して第２樹脂１３４を第１構造物１２８と同じ高さまで形成する。この第２樹脂１３４も後の工程で除去される。
次に、第１および第２露出表面１３０，１３２からそれぞれメッキ層を成長させるメッキ工程を行う。本実施形態では、メッキ工程は、図３（Ｂ）および図９（Ｂ）に示す第１メッキ工程と、図４に示す第２構造物形成工程と、図５に示す第２メッキ工程とを含む。
まず、第１メッキ工程では、図３（Ｂ）および図９（Ｂ）に示すように、第１露出表面１３０上に、第１サポート体の第１層１３６Ａを形成し、第２露出表面１３２上に、第２サポート体の第１層１３８Ａをメッキ成長させる。メッキ成長は、第１層１３６Ａ，１３８Ａ同士が合体しない段階で止める。図９（Ｂ）に示すように、第１サポート体の第１層１３６Ａは、ｎ側コンタクト層の露出部１１８Ａ（図中破線）と接触し、第２サポート体の第１層１３８Ａはｐ側コンタクト層の露出部１２０Ａ（図中破線）と接触している。第１構造物１２８は、第１および第２サポート体の第１層１３６Ａ，１３８Ａの間に位置する。
続いて、図４に示すように、第１サポート体の第１層１３６Ａの上に、第１構造物１２８と連結した、絶縁体からなる第２構造物１４０を形成する。本実施形態では、第１構造物１２８よりも幅広に第２構造物１４０を直線状に形成する。合わせて、第２樹脂１３４上に、これと連結した第３樹脂１４２を直線状に形成する。
続いて、第２メッキ工程では、図５に示すように、露出した第１サポート体の第１層１３６Ａおよび第２サポート体の第１層１３８Ａから、それぞれ第１サポート体の第２層１３６Ｂおよび第２サポート体の第２層１３８Ｂをさらにメッキ成長させる。メッキ成長は、第２層１３６Ｂ，１３８Ｂ同士が合体しない段階で止める。第２構造物１４０は、第１および第２サポート体の第２層１３６Ｂ，１３８Ｂの間に位置する。
このようにして、第１露出表面１３０上に、凹部１１７を介してｎ側コンタクト層の露出部１１８Ａと接触して第１電極であるｎ側電極として機能する第１サポート体１３６を形成し、第２露出表面１３２上に、第２コンタクト層の露出部１２０Ａと接触して第２電極であるｐ側電極として機能する第２サポート体１３８を形成することができる。このとき、図５から明らかなように、第２構造物１４０の配置に起因して、第１メッキ工程後の第２サポート体の第１層１３８Ａの上面積よりも、第２サポート体の第２層１３８Ｂの上面積が大きくなる。
引き続き図５に示すように、第１樹脂１２４、第２樹脂１３４および第３樹脂１４２を除去することにより、成長用基板１０２および各素子単位１１５のリフトオフ層１０４に連通する空隙１４４を形成する。
次に、図６に示すように、空隙１４４にエッチング液を供給して、ケミカルリフトオフ法を用いてリフトオフ層１０４を除去することで、成長用基板１０２を各素子単位１１５の半導体構造部１１４から剥離する工程を行う。本実施形態では、各素子単位１１５では４つの側面のうち１つの側面のみが空隙１４４となっている。そのため、リフトオフ層１０４の除去は、空隙１４４となっている側面から一方向（図６中矢印方向）に進行する。レーザーリフトオフ法により成長用基板１０２を各素子単位１１５から剥離する方法でもよい。
最後に、図７に示すように、リフトオフ層１０４の除去によって露出したｉ層１０６表面をさらにエッチングし、ｉ層１０６表面に凹凸を形成する。本実施形態では、ｉ層１０６を完全に除去してｎ層１０８を露出させるのではなく、ｉ層１０６を光取り出し面として残存させる点が特徴である。さらに、第１サポート体１３６および第２サポート体１３８を切断し、各素子単位１１５を個片化する。図７中の破線が切断箇所となる。
このようにして、第１および第２サポート体１３６，１３８ならびに第１および第２構造物１２８，１４０を含む支持体１４６に半導体構造部１１４が支持された複数個のＩＩＩ族窒化物半導体発光素子１００を作製することができる。本実施形態は、支持体の一部となるｎ側電極（第１サポート体１３６）を半導体構造部のｐ層１１２側に形成するタイプである。
（実施形態２：ＩＩＩ族窒化物半導体発光素子２００の製造方法）
図１０を参照して、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体発光素子２００の製造方法を説明する。本実施形態は、ｉ層１０６表面に凹凸を形成する工程以外は、上記の素子１００の製造方法と同じである。
図１０を参照して、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体発光素子２００の製造方法を説明する。本実施形態は、ｉ層１０６表面に凹凸を形成する工程以外は、上記の素子１００の製造方法と同じである。
本実施形態では、まず、マスク（図示せず）を用いたドライエッチングによりこのマスクの形状に対応した第１の凹凸を形成し、その後、アルカリ溶液によるウェットエッチングにより第１の凹凸表面に第１の凹凸よりも微細な第２の凹凸を形成する。このようにして得られたｉ層１０６の表面を模式的に図１０に示す。
（ＩＩＩ族窒化物半導体発光素子１００）
図７を参照して、ＩＩＩ族窒化物半導体発光素子１００を説明する。ＩＩＩ族窒化物半導体発光素子１００は、ｉ層１０６、ｎ層１０８、発光層１１０およびｐ層１１２をこの順に有する半導体構造部１１４を含む。ｐ層１１２および発光層１１０を貫通する凹部１１７の底にはｎ層１０８上にｎ側コンタクト層１１８が設けられている。また、ｐ層１１２上にはｐ側コンタクト層１２０が設けられている。さらに、ｎ側コンタクト層１１８とｐ側コンタクト層１２０とを絶縁するための絶縁層１２２が、ｎ側コンタクト層１１８の一部、ｐ側コンタクト層１２０の一部、およびｎ側コンタクト層１１８とｐ側コンタクト層１２０との間に位置する半導体構造部１１４の上に設けられている。この絶縁層１２２上には、単一の第１サポート体１３６、単一の第２サポート体１３８、および隣接する第１および第２サポート体１３６，１３８の間に位置する絶縁体からなる構造物１２８，１４０が設けられている。第１サポート体１３６は、凹部１１７を介して部分的にｎ側コンタクト層１１８と接触してｎ側電極として機能する。第２サポート体１３８は、部分的にｐ側コンタクト層１２０と接触してｐ側電極として機能する。そして、第１および第２サポート体１３６，１３８ならびに構造物１２８，１４０が、半導体構造部１１４を支持する支持体１４６となっている。ＩＩＩ族窒化物半導体発光素子１００では、ｉ層１０６が光取り出し面となる。ｉ層１０６の表面には、光取り出し効率を高めるための凹凸が形成されている。
図７を参照して、ＩＩＩ族窒化物半導体発光素子１００を説明する。ＩＩＩ族窒化物半導体発光素子１００は、ｉ層１０６、ｎ層１０８、発光層１１０およびｐ層１１２をこの順に有する半導体構造部１１４を含む。ｐ層１１２および発光層１１０を貫通する凹部１１７の底にはｎ層１０８上にｎ側コンタクト層１１８が設けられている。また、ｐ層１１２上にはｐ側コンタクト層１２０が設けられている。さらに、ｎ側コンタクト層１１８とｐ側コンタクト層１２０とを絶縁するための絶縁層１２２が、ｎ側コンタクト層１１８の一部、ｐ側コンタクト層１２０の一部、およびｎ側コンタクト層１１８とｐ側コンタクト層１２０との間に位置する半導体構造部１１４の上に設けられている。この絶縁層１２２上には、単一の第１サポート体１３６、単一の第２サポート体１３８、および隣接する第１および第２サポート体１３６，１３８の間に位置する絶縁体からなる構造物１２８，１４０が設けられている。第１サポート体１３６は、凹部１１７を介して部分的にｎ側コンタクト層１１８と接触してｎ側電極として機能する。第２サポート体１３８は、部分的にｐ側コンタクト層１２０と接触してｐ側電極として機能する。そして、第１および第２サポート体１３６，１３８ならびに構造物１２８，１４０が、半導体構造部１１４を支持する支持体１４６となっている。ＩＩＩ族窒化物半導体発光素子１００では、ｉ層１０６が光取り出し面となる。ｉ層１０６の表面には、光取り出し効率を高めるための凹凸が形成されている。
ＩＩＩ族窒化物半導体発光素子１００では、半導体構造部１１４には複数箇所に凹部があり、ｎ側コンタクト層１１８が複数箇所にある。このため、素子内を均等に電流が流れ、素子特性（ＬＥＤの場合は発光出力）が向上する。
また、第１および第２サポート体１３６，１３８は、それぞれ絶縁層１２０上に設けられた第１層１３６Ａ，１３８Ａと、該第１層１３６Ａ，１３８Ａ上に設けられた第２層１３６Ｂ，１３８Ｂとを含む。構造物１２８，１４０は、第１および第２サポート体の第１層１３６Ａ，１３８Ａの間に位置する第１構造物１２８と、第１構造物１２８と連結し、第１および第２サポート体の第２層１３６Ｂ，１３８Ｂの間に位置する第２構造物１４０とを含む。
ここで、第２サポート体の第１層１３８Ａの上面積よりも第２サポート体の第２層１３８Ｂの上面積が大きい。この構造は、既述の２段階メッキにより作製できる。ｎ側コンタクト層１１８を複数設ける場合、第２サポート体の第１層１３８Ａは、どうしても第１サポート体の第１層１３６Ａに比べてかなり小さくならざるを得ない。しかし、２段階メッキにより、第２サポート体の第１層１３８Ａの上面積よりも第２サポート体の第２層１３８Ｂの上面積を大きくすることができる。この場合、ＩＩＩ族窒化物半導体発光素子１００を別途のプリント配線板などに実装する際の位置合わせが容易になるという効果がある。
（ＩＩＩ族窒化物半導体発光素子２００）
図１０を参照して、ＩＩＩ族窒化物半導体発光素子２００を説明する。この素子２００は、ｉ層１０６の表面状態以外は上記の素子１００と同じである。素子２００では、ｉ層１０６の表面が、第１の凹凸と、この第１の凹凸表面に形成された、第１の凹凸よりも微細な第２の凹凸とを含む２段階凹凸表面である。これにより、ｉ層１０６（光取り出し面）からの光取り出し効率がさらに向上し、発光出力が向上する。
図１０を参照して、ＩＩＩ族窒化物半導体発光素子２００を説明する。この素子２００は、ｉ層１０６の表面状態以外は上記の素子１００と同じである。素子２００では、ｉ層１０６の表面が、第１の凹凸と、この第１の凹凸表面に形成された、第１の凹凸よりも微細な第２の凹凸とを含む２段階凹凸表面である。これにより、ｉ層１０６（光取り出し面）からの光取り出し効率がさらに向上し、発光出力が向上する。
（実施形態３：ＩＩＩ族窒化物半導体発光素子３００の製造方法）
図１１〜１３を参照して、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体発光素子３００の製造方法を説明する。まず、図１１，１２の断面図と図１３の上面図との対応関係を先に説明する。図１３（Ａ）は図１１（Ａ）に対応する上面図であり、図１３（Ａ）のＩＩ−ＩＩ断面が図１１（Ａ）に対応する。図１３（Ｂ）は図１２（Ｃ）に対応する上面図であり、図１３（Ｂ）のＩＩＩ−ＩＩＩ断面が図１２（Ｃ）に対応する。図１１〜１３では、実施形態１と異なり１つの素子単位のみ図示する。また、実施形態１と同じ工程は説明を省略または簡略化する。
図１１〜１３を参照して、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体発光素子３００の製造方法を説明する。まず、図１１，１２の断面図と図１３の上面図との対応関係を先に説明する。図１３（Ａ）は図１１（Ａ）に対応する上面図であり、図１３（Ａ）のＩＩ−ＩＩ断面が図１１（Ａ）に対応する。図１３（Ｂ）は図１２（Ｃ）に対応する上面図であり、図１３（Ｂ）のＩＩＩ−ＩＩＩ断面が図１２（Ｃ）に対応する。図１１〜１３では、実施形態１と異なり１つの素子単位のみ図示する。また、実施形態１と同じ工程は説明を省略または簡略化する。
図１１（Ａ）および図１３（Ａ）に示すように、まず、成長用基板１０２の上にリフトオフ層１０４を形成し、その上にｉ層１０６、ｎ層１０８、発光層１１０およびｐ層１１２を順次積層させる。引き続き、溝１１６を形成して半導体構造部１１４を形成する。引き続き、ｐ層１１２および発光層１１０の一部を除去して、半導体構造部１１４に凹部１１７を形成し、ｎ層１０８の一部を露出させる工程を行う。引き続き、凹部１１７の底のｎ層の露出部１０８Ａの上にｎ側コンタクト層１１８を形成し、ｐ層１１２の上にｐ側コンタクト層１２０を形成する。ここまでの工程は、実施形態１と同様である。ただし、本実施形態では、凹部１１７の形状すなわちｎ側コンタクト層１１８の形状が実施形態１と異なり、図１３（Ａ）に示すように、上面視で四角環状になっている。
次に、図１１（Ｂ）に示すように、凹部１１７を絶縁体１５０で埋める。絶縁体１５０は、ｎ側コンタクト層１１８とｐ側コンタクト層１２０とを絶縁する役割を果たす。引き続き、実施形態１と同様に、溝１１６を第１樹脂１２４で塞ぐ。さらに、ウェハの表側露出表面にメッキシード層１２６を形成する。
次に、図１１（Ｃ）に示すように、メッキシード層１２６から第２サポート体１３８をメッキ成長させる。
次に、図１２（Ａ）に示すように、実施形態１と同様に、第１樹脂１２４を除去してできた空隙からエッチング液を供給して、ケミカルリフトオフ法を用いてリフトオフ層１０４を除去することで、成長用基板１０２を半導体構造部１１４から剥離するリフトオフ工程を行う。その結果、ｉ層１０６が露出する。レーザーリフトオフ法を用いても良いことは実施形態１と同様である。
次に、図１２（Ｂ）の工程を説明する。図１２（Ｂ）は、これまでの図面とは上下を反転させて描いた。ここでは、リフトオフ工程により露出したｉ層１０６およびｎ層１０８の一部に、ｎ側コンタクト層１１８へと連通する穴１５２を形成する。
次に、図１２（Ｃ）および図１３（Ｂ）に示すように、穴１５２を介してｎ側コンタクト層１１８と接触するｎ側電極１５４を、穴１５２の中およびｉ層１０６の上に形成する。本実施形態では、図１３（Ｂ）に示すように、四角環状に延在するｎ側コンタクト層１１８の対向する角部２箇所に穴１５２およびｎ側電極１５４を形成する。
ｉ層１０６を光取り出し面として残存させることや、ｉ層１０６表面に凹凸を形成することは、実施形態１，２と同様である。また、個片化工程も同様である。
このようにして、ＩＩＩ族窒化物半導体発光素子３００を作製することができる。第２サポート体１３８は、ｐ側コンタクト層１２０と接触してｐ側電極として機能するとともに、半導体構造部１１４の支持体となる。また、本実施形態は、ｎ側コンタクト層１１８をｐ層１１２および発光層１１０側から形成する点では実施形態１，２と共通するが、ｎ側電極１５４をｉ層１０６側に形成する点で実施形態１，２と異なる。
ＩＩＩ族窒化物半導体発光素子１００〜３００に共通する本発明の特徴は、既述のように、ｉ層１０６が光取り出し面として残存している点である。理由は定かではないが、ｎ層１０８を露出させてｎ層１０８表面に凹凸を形成するよりも、ｉ層１０６表面に凹凸を形成する方が、出力を向上させる効果が高い。これにより、ｎ層を露出させる場合に比べて、発光出力を向上させることができることを本発明者らは見出した。
以下、ＩＩＩ族窒化物半導体発光素子１００〜３００についての好適な実施態様を説明する。
成長用基板１０２は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。ケミカルリフトオフ法の場合は、形成するリフトオフ層の種類やＩＩＩ族窒化物半導体層のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層１０４は、ケミカルリフトオフ法ではＣｒＮなどのＩＩＩ族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜するのが好ましい。通常、リフトオフ層１０４の膜厚は２〜１００ｎｍ程度とする。レーザーリフトオフの場合は必ずしも必要ではない。
ｉ層１０６、ｎ層１０８、発光層１１０、ｐ層１１２は、ＧａＮ、ＡｌＧａＮなどの任意のＩＩＩ族窒化物半導体からなる。発光層１１０は、ＩＩＩ族窒化物半導体の多重量子井戸（ＭＱＷ）構造からなる。これらの層は、例えばＭＯＣＶＤ法により、リフトオフ層１０４上にエピタキシャル成長させることができる。なお、本実施形態では、第１導電型をｎ型、第２導電型をｐ型としたが、この逆であってもよいことは勿論である。
ｉ層１０６は、３〜１０μｍの厚さで形成することが好ましく、５〜１０μｍの厚さで形成することがより好ましい。３μｍ以上の厚さでｉ層１０６を形成することにより、ｎ層１０８を薄くしても、ｎ層１０８の結晶性、ひいては発光層１１０の結晶性を良好にして、発光出力を向上させることができるからである。なお、ｉ層１０６を厚くするほどｎ層１０８表面の結晶性を向上させることができ、７μｍまでは厚くすることによる向上効果が顕著であるが、それ以降は向上の度合いが低下する。１０μｍ以下の厚さでｉ層１０６を形成するのは、成長時間が長くなるため量産性に向かないからである。
リフトオフ後に残存させるｉ層１０６は厚さ１〜９μｍであることが好ましく、２段階凹凸を形成するには３〜９μｍであることがより好ましい。一方、ｎ層１０８の厚さは、発光層１１０の直下で１〜９μｍが可能であるが、この範囲でなるべく薄くすることが好ましい。その結果、発光層１１０の直下において、（ｎ層の厚さ）／（ｎ層＋ｉ層の厚さ）は、１０〜９０％となることが好ましい。既述のように、ｉ層を厚く、ｎ層を薄くすることで、ｎ層の結晶性を向上できるからである。なお、本明細書において、凹凸があるｉ層の厚さは、凹凸断面を観察したときの（凸頂点の最大厚さ＋凹底部の最小厚さ）／２で定義される。
また、発光層１１０およびｐ層１１２の厚さは、典型的にはそれぞれ１〜１００ｎｍおよび１０〜１０００ｎｍである。
溝１１６の形成には、ドライエッチング法を用いるのが好ましい。これは、ＩＩＩ族窒化物半導体層のエッチングの終点を再現性良く制御できるからである。本発明において半導体構造部１１４の横断面形状は略四角形であれば特に限定されないが、有効面積の観点から矩形であることが好ましい。この略四角形とは、四角形の他には例えば、コーナーに多少丸みや面取りを有する四角形などを含む。また、短辺と長辺の長さが異なる長方形や六角形などの多角形を基本とする横断面形状であってもよい。
半導体構造部１１４の１辺は通常２５０〜３０００μｍとする。また、溝１１６の最大幅は、４０〜２００μｍの範囲内とすることが好ましく、６０〜１００μｍの範囲内とすることがより好ましい。４０μｍ以上とすることにより、溝１１６へのエッチング液の供給を十分に円滑に行うことができ、２００μｍ以下とすることにより、発光面積のロスを最小限に抑えることができるからである。
ｐ層１１２および発光層１１０の一部を除去して、ｎ層１０８の一部を露出させる工程は、レジストをマスクとして、ドライエッチング法により行なうことが好ましい。ｎ層１０８のエッチングの終点を再現性良く制御できるからである。
ｎ側コンタクト層１１８は、レジストをマスクとしたリフトオフ法により形成する。電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ａｇ、Ａｕなどが用いられる。ｐ側コンタクト層１２０は、レジストをマスクとしたリフトオフ法により形成する。電極材としてはＮｉ、Ａｇ、Ｔｉ、Ｐｄ、Ｃｕ、Ａｕ、Ｒｈ、Ｒｕ、Ｐｔ、Ｉｒなどが用いられる。
絶縁膜１２２は、例えばＳｉＯ２やＳｉＮなどからなり、ＰＥＣＶＤにより０．５〜２．０μｍ成膜した後、レジストパターンをマスクとしてウェットエッチングまたはドライエッチングにより形成する。
実施形態３の絶縁体１５０は、ＳｉＯ２やＳｉＮ、ＭＥＭＳなどで使用される永久膜用フォトレジスト（ＳＵ−８など）や、絶縁性エポキシやポリイミドなどの樹脂が用いられる。
第１樹脂１２４は、任意のレジスト材料を塗布し、任意のパターニング技術で形成すればよい。第２樹脂１３４および第３樹脂１４２も同様である。
第１構造物１２８および第２構造物１４０は、上記の第１樹脂１２４に用いる材料とは異なり、支持体として素子の一部となるものである。そのような絶縁性材料として、例えばエポキシ樹脂やポリイミドなどの樹脂、ＳｉＯ２やＳｉＮなどの無機材料を用いることができる。任意のパターニング技術で形成すればよいが、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）などで使用される永久膜用フォトレジスト（ＳＵ−８など）であれば工程を簡略化できる。高さは１０〜１００μｍ、幅はそれぞれ１０〜１００μｍ、５００〜９００μｍが望ましい。
第１サポート体１３６および第２サポート体１３８は、湿式メッキまたは乾式メッキのようなメッキ法により形成することができる。たとえばＣｕまたはＡｕの電気メッキでは、メッキシード層１２６の表面（導電性サポート体側）としてＣｕ，Ｎｉ，Ａｕなどを用いることができる。この場合、メッキシード層１２６の成長基板側（半導体構造部側）は、半導体構造部１１４および絶縁膜１２２との密着性が十分な金属、例えばＴｉまたはＮｉを用いるのが好ましい。メッキシード層１２６は、例えばスパッタ法により形成できる。メッキシード層１２６の厚さは２．０〜２０μｍ、第１サポート体１３６および第２サポート体１３８の厚さは、１０〜２００μｍ程度とすることができる。
第１樹脂１２４、第２樹脂１３４および第３樹脂１４２は、例えばアセトン、アルコール類などの樹脂を溶解する溶液を用いて行なうことができる。このとき、第１樹脂１２４と第２樹脂１３４との間のメッキシード層１２６は、アセトンなどに溶解しないが、メッキシード層１２６は、第１樹脂１２４と第２樹脂１３４に比べて極めて薄い膜であるため、除去は容易である。機械的に除去しても良いし、金属エッチング等により除去しても良い。このとき、第１構造物１２８および第２構造物１４０は、除去されないようにする。
リフトオフ層１０４の除去は、一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行う。ケミカルリフトオフ法は、リフトオフ層をエッチングする方法であり、その中でも、エッチング中に紫外光などの光を照射し、リフトオフ層を活性化させながらエッチングを行う方法をフォトケミカルリフトオフ法という。使用可能なエッチング液としては、リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。なお、レーザーリフトオフ法や成長用基板自身の溶解・機械研磨除去法で成長用基板を除去することもできる。
リフトオフ層１０４の除去により露出したｉ層１０６の面は、ウェット洗浄で清浄化されるのが好ましい。
第１の凹凸を形成するためのドライエッチングは、例えば反応性イオンエッチング（ＲＩＥ）であり、これは等方性エッチングである。ＲＩＥの場合、塩素、４塩化ケイ素、３塩化ホウ素などのガスを用いることができる。レジストをマスクとして、ドライエッチング法にて形成する。その結果、第１の凹凸は、凸部寸法が縦横それぞれ１〜１０μｍ、凹部の幅が１〜１０μｍ、深さが１〜１０μｍ程度とすることができる。
第２の凹凸を形成するためのウェットエッチングは、例えば２．３８質量％水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液、ＮａＯＨ溶液やＫＯＨ溶液のようなアルカリ溶液により行なうことができる。その結果、第２の凹凸は、多角錐形状（例えば六角錐または六角錐の変形（角が丸いなど））となり、断面の高さ（深さ）は２．５μｍ以下とすることができる。
実施形態３の穴１５２の形成は、レジストをマスクとして、ドライエッチング法にて形成する。また、ｎ側電極１５４の形成は、ＥＢ蒸着法またはスパッタ法により電極材料を蒸着した後、リフトオフ法により形成する。
第１サポート体１３６および第２サポート体１３８の切断は、例えばブレードダイサーやレーザーダイサーを用いることができる。
以上は代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではなく、請求の範囲を逸脱しない範囲において適宜変更が可能である。
（実施例１）
図１（Ａ）から図３（Ｂ）までを行い、その後２段階メッキを行なうことなく、ケミカルリフトオフ法によりＬＥＤチップを作製した。具体的には、まず、図１（Ａ）に示すように、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｉ型ＧａＮ層（厚さ：７．０μｍ）、ｎ型ＧａＮ層（厚さ：３．０μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＧａＮ層（厚さ：０．２μｍ）をＭＯＣＶＤ法により順次エピタキシャル成長させた。
図１（Ａ）から図３（Ｂ）までを行い、その後２段階メッキを行なうことなく、ケミカルリフトオフ法によりＬＥＤチップを作製した。具体的には、まず、図１（Ａ）に示すように、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｉ型ＧａＮ層（厚さ：７．０μｍ）、ｎ型ＧａＮ層（厚さ：３．０μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＧａＮ層（厚さ：０．２μｍ）をＭＯＣＶＤ法により順次エピタキシャル成長させた。
その後、図１（Ｂ）および図８（Ａ）に示すように、ｐ型ＧａＮ層、発光層、ｎ型ＧａＮ層およびｉ型ＧａＮ層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面形状が正方形の縦横に整列した複数個の半導体構造部を形成した。半導体構造部の１辺は１５００μｍとし、溝の最大幅は１００μｍとした。
また、フォトレジストをマスクとして、ＩＣＰ−ＲＩＥドライエッチングにより、ｐ型ＧａＮ層および発光層の一部を除去して、ｎ型ＧａＮ層の一部を露出させた。ｎ型ＧａＮ層の露出部の配置は図８（Ａ）では各素子単位で４箇所としたが、本実施例では１６箇所とし、直径は６０μｍとした。
次に、図２（Ａ）および図８（Ｂ）に示すように、フォトレジストをマスクとした後、ＥＢ蒸着法にて、ｎ型ＧａＮ層の露出部の上に円形のｎ側コンタクト層（材質：Ｃｒ／Ｎｉ／Ａｇ、厚さ：５０ｎｍ／２０ｎｍ／４００ｎｍ）を形成し、フォトレジストをフォトレジスト上の蒸着金属と共に除去した。また、フォトレジストをマスクとした後、ＥＢ蒸着法にて、ｐ型ＧａＮ層のほぼ全面の上にｐ側コンタクト層（材質：Ｎｉ／Ａｇ／Ｎｉ／Ｔｉ、厚さ：５Å／２００ｎｍ／２５Å／２５Å）を形成し、フォトレジストをフォトレジスト上の蒸着金属と共に除去した。
次に、図２（Ｂ）および図９（Ａ）に示すように、絶縁層（ＳｉＯ２、厚さ：０．７μｍ）をＰＥＣＶＤ法によりほぼ全面に成膜した後、レジストをマスクとしてＢＨＦにより絶縁層の一部をウェットエッチングして、ｎ側コンタクト層の一部およびｐ側コンタクト層の一部は露出させた。その後、フォトレジストを除去した。ｎ側コンタクト層の露出部は直径３０μｍとし、ｐ側コンタクト層の露出部は幅６０μｍとした。また、フォトリソグラフ法を用いて、格子状の溝を縦方向に１列おきにフォトレジスト（幅：１００μｍ、高さ：１０μｍ）で塞いだ。
次に、図３（Ａ）に示すように、ウェハの表側露出表面のほぼ全面に、スパッタ法によりメッキシード層（Ｔｉ／Ｎｉ／Ａｕ、各厚さ：０．０２μｍ／０．２μｍ／０．６μｍ）を形成した。フォトレジストをマスクとし、ウェットエッチングによって、図３（Ａ）に示す位置のみ絶縁層を露出させた。絶縁層の露出部は幅５０μｍとした。これにより、メッキシード層を後述の第１サポート体を形成する領域と第２サポート体を形成する領域とに分け、電気的に分離した。
また、フォトリソグラフ法を用いて、絶縁層の露出部を覆うように、ＳＵ−８からなる第１構造物（幅：１００μｍ、高さ：３０μｍ）を形成した。同様にフォトリソグラフ法を用いて、溝に１列おきに形成したフォトレジスト上にさらにフォトレジスト（幅：５５０μｍ、高さ：３０μｍ）を形成し、第１構造物と同じ高さにした。
次に、図３（Ｂ）および図９（Ｂ）に示すように、メッキ法によりメッキシード層からＣｕを形成し、第１および第２サポート体の第１層（ｐ型ＧａＮ層上での厚さ：４０μｍ）を形成した。メッキは硫酸銅系の電解液を用いた電気メッキであり、液温は２５〜３０℃の範囲で、成膜速度は３５μｍ／ｈｒであった。第１および第２サポート体の第１層の幅は、それぞれ１２００μｍおよび１５０μｍであった。第１サポート体と第２サポート体とは、第１構造物により電気的に分離されている。
その後、溝に設けたフォトレジストのみをアセトンで除去し、サファイア基板およびリフトオフ層に連通する空隙を形成した。
この空隙にリフトオフ層の選択エッチング液を供給し、ケミカルリフトオフ法によりリフトオフ層を除去することで、サファイア基板を各素子単位から剥離した。
その後、リフトオフ層の除去によって露出したｉ型ＧａＮ層を、ＩＣＰ−ＲＩＥドライエッチングにより約２μｍエッチングした後、さらに６ｍｏｌ／ＬのＫＯＨ溶液を用いて６０℃で１０分間エッチングし、ｉ型ＧａＮ層をさらに約２μｍエッチングした。探針式表面段差計（Ａｌｐｈａ−ｓｔｅｐ）により測定したところ、ｉ型ＧａＮ層は約４μｍエッチングされ、リフトオフ後に残存させるｉ型ＧａＮ層の厚さは３．０μｍとなった。電子顕微鏡（ＳＥＭ）を用いてｉ型ＧａＮ層表面の断面を観察したところ、ｉ型ＧａＮ層の表面には、平均深さ０．５μｍの凹凸が形成されていた。図１４（Ａ）に、ｉ型ＧａＮ層表面のＳＥＭ画像を示す。そして、レーザーダイサーにより第１サポート体および第２サポート体を切断し、実施例１にかかる６００個のＬＥＤチップを得た。
（実施例２）
図１１〜図１３に示した方法でＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｉ型ＧａＮ層（厚さ：７．０μｍ）、ｎ型ＧａＮ層（厚さ：３．０μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＧａＮ層（厚さ：０．２μｍ）をＭＯＣＶＤ法により順次エピタキシャル成長させた。
図１１〜図１３に示した方法でＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｉ型ＧａＮ層（厚さ：７．０μｍ）、ｎ型ＧａＮ層（厚さ：３．０μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＧａＮ層（厚さ：０．２μｍ）をＭＯＣＶＤ法により順次エピタキシャル成長させた。
その後、ｐ型ＧａＮ層、発光層、ｎ型ＧａＮ層およびｉ型ＧａＮ層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面形状が正方形の縦横に整列した複数個の半導体構造部を形成した。半導体構造部の１辺は１５００μｍとし、溝の最大幅は１００μｍとした。
また、フォトレジストをマスクとして、ＩＣＰ−ＲＩＥドライエッチングにより、ｐ型ＧａＮ層および発光層の一部を除去して、半導体構造部に凹部を形成し、ｎ型ＧａＮ層の一部を露出させた。凹部の形状は図１３（Ａ）に示すように四角環状（幅１００μｍ）とした。フォトレジストをマスクとした後、ＥＢ蒸着法にて、ｎ型ＧａＮ層の露出部の上にｎ側コンタクト層（材質：Ｃｒ／Ｎｉ／Ａｇ）を形成し、フォトレジストをフォトレジスト上の蒸着金属と共に除去した。
次に、凹部を絶縁体（材質：ＳＵ−８）で埋め、ｎ側コンタクト層を内封した。また、フォトリソグラフ法を用いて、格子状の溝を縦方向に１列おきにフォトレジスト（幅：１００〜１４０μｍ、高さ：１０〜２０μｍ）で塞いだ。さらに、ウェハの表側露出表面に、スパッタ法によりメッキシード層（Ｔｉ／Ｎｉ／Ａｕ、各厚さ：０．０２μｍ／０．２μｍ／０．６μｍ）を形成した。
次に、実施例１と同じ条件で、メッキシード層からＣｕをメッキ成長させ、第２サポート体（ｐ型ＧａＮ層上での厚さ：２００μｍ）を形成した。さらに、実施例１と同じ方法で、溝に設けたフォトレジストの除去と、ケミカルリフトオフ法によるサファイア基板の剥離、露出したｉ型ＧａＮ層へのエッチング処理を行った。
次に、フォトレジストをマスクとして、ＩＣＰ−ＲＩＥドライエッチングにより、ｉ型ＧａＮ層およびｎ型ＧａＮ層の一部に、ｎ側コンタクト層へと連通する穴を形成した。穴は図１３（Ｂ）に破線で示す２か所に形成した。
次に、フォトレジストをマスクとした後、ＥＢ蒸着法でＴｉ／Ｎｉ／Ａｇを蒸着し、フォトレジストをフォトレジスト上の蒸着金属と共に除去するリフトオフ法により、穴を介してｎ側コンタクト層と接触するｎ側電極を、穴の中およびｉ型ＧａＮ層の上に形成した。ｉ型ＧａＮ層上でのｎ側電極の寸法（穴を含む）は、１００×１００μｍとした。そして、レーザーダイサーにより第２サポート体を切断し、実施例２にかかる６００個のＬＥＤチップを得た。
（比較例１）
エピタキシャル成長で形成するｉ型ＧａＮ層の厚さを４．０μｍ、ｎ型ＧａＮ層の厚さを６．０μｍとし、リフトオフ層の除去によって露出したｉ型ＧａＮ層を全て除去して、ｎ型ＧａＮ層を露出させて光取り出し面としたこと以外は、実施例１と同様の方法で比較例１にかかる６００個のＬＥＤチップを得た。なお、ｎ型ＧａＮ層の表面には、平均深さ０．５μｍの凹凸が形成されていた。
エピタキシャル成長で形成するｉ型ＧａＮ層の厚さを４．０μｍ、ｎ型ＧａＮ層の厚さを６．０μｍとし、リフトオフ層の除去によって露出したｉ型ＧａＮ層を全て除去して、ｎ型ＧａＮ層を露出させて光取り出し面としたこと以外は、実施例１と同様の方法で比較例１にかかる６００個のＬＥＤチップを得た。なお、ｎ型ＧａＮ層の表面には、平均深さ０．５μｍの凹凸が形成されていた。
（実施例３）
リフトオフ層の除去後、ウェットエッチングの前に、ｉ型ＧａＮ層にレジストマスクを用いてＩＣＰ−ＲＩＥエッチングを施したこと以外は、実施例１と同様の方法で実施例３にかかる６００個のＬＥＤチップを得た。ＩＣＰ−ＲＩＥエッチングの条件は、ＢＣｌ３：Ｃｌ２＝１：３、エッチング時間は３００秒とした。ｉ型ＧａＮ層の表面には、凸部寸法が縦横それぞれ２μｍ、凹部の幅が２μｍ、深さが１μｍの凹凸が形成され、その凹凸の表面には、平均深さ０．５μｍの凹凸がさらに形成されていた。図１４（Ｂ）に、ｉ型ＧａＮ層表面のＳＥＭ画像を示す。
リフトオフ層の除去後、ウェットエッチングの前に、ｉ型ＧａＮ層にレジストマスクを用いてＩＣＰ−ＲＩＥエッチングを施したこと以外は、実施例１と同様の方法で実施例３にかかる６００個のＬＥＤチップを得た。ＩＣＰ−ＲＩＥエッチングの条件は、ＢＣｌ３：Ｃｌ２＝１：３、エッチング時間は３００秒とした。ｉ型ＧａＮ層の表面には、凸部寸法が縦横それぞれ２μｍ、凹部の幅が２μｍ、深さが１μｍの凹凸が形成され、その凹凸の表面には、平均深さ０．５μｍの凹凸がさらに形成されていた。図１４（Ｂ）に、ｉ型ＧａＮ層表面のＳＥＭ画像を示す。
（実施例４）
ＩＣＰ−ＲＩＥエッチングの時間を６００秒とした以外は、実施例３と同様の方法で実施例４にかかる６００個のＬＥＤチップを得た。ｉ型ＧａＮ層の表面には、凸部寸法が縦横それぞれ２μｍ、凹部の幅が２μｍ、深さが２μｍの凹凸が形成され、その凹凸の表面には、平均深さ０．５μｍの凹凸がさらに形成されていた。図１４（Ｃ）に、ｉ型ＧａＮ層表面のＳＥＭ画像を示す。
ＩＣＰ−ＲＩＥエッチングの時間を６００秒とした以外は、実施例３と同様の方法で実施例４にかかる６００個のＬＥＤチップを得た。ｉ型ＧａＮ層の表面には、凸部寸法が縦横それぞれ２μｍ、凹部の幅が２μｍ、深さが２μｍの凹凸が形成され、その凹凸の表面には、平均深さ０．５μｍの凹凸がさらに形成されていた。図１４（Ｃ）に、ｉ型ＧａＮ層表面のＳＥＭ画像を示す。
＜発光出力Ｐｏおよび順方向電圧Ｖｆの評価＞
得られたＬＥＤチップに定電流電圧電源を用いて３５０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定した。光出力は全光束分光測定システム（Ｌａｂｓｈｅｒｅ社製ＳＬＭＳ−１０２１−Ｓ）を用いて測定した。６００個のＬＥＤチップの平均値を表１に示す。
得られたＬＥＤチップに定電流電圧電源を用いて３５０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定した。光出力は全光束分光測定システム（Ｌａｂｓｈｅｒｅ社製ＳＬＭＳ−１０２１−Ｓ）を用いて測定した。６００個のＬＥＤチップの平均値を表１に示す。
表１から明らかなように、実施例１，２は比較例１と比べて順方向電圧Ｖｆは維持しつつ、発光出力Ｐｏを向上させることができた。また、２段階凹凸表面を形成した実施例３および４は、実施例１と比べて、発光出力Ｐｏをそれぞれさらに５％および１０％向上させることができた。
本発明によれば、発光出力を向上させたＩＩＩ族窒化物半導体発光素子およびその製造方法を提供することができる。
１００ ＩＩＩ族窒化物半導体発光素子
１０２ 成長用基板
１０４ リフトオフ層
１０６ ｉ型ＩＩＩ族窒化物半導体層
１０８ ｎ型ＩＩＩ族窒化物半導体層
１０８Ａ ｎ型ＩＩＩ族窒化物半導体層の露出部
１１０ 発光層
１１２ ｐ型ＩＩＩ族窒化物半導体層
１１４ 半導体構造部
１１５ 素子単位
１１６ 溝
１１７ 凹部
１１８ ｎ側コンタクト層（第１コンタクト層）
１１８Ａ ｎ側コンタクト層の露出部
１２０ ｐ側コンタクト層（第２コンタクト層）
１２０Ａ ｐ側コンタクト層の露出部
１２２ 絶縁層
１２４ 第１樹脂
１２６ メッキシード層
１２８ 第１構造物
１３０ 第１露出表面
１３２ 第２露出表面
１３４ 第２樹脂
１３６ 第１サポート体（ｎ側電極）
１３６Ａ 第１サポート体の第１層
１３６Ｂ 第１サポート体の第２層
１３８ 第２サポート体（ｐ側電極）
１３８Ａ 第２サポート体の第１層
１３８Ｂ 第２サポート体の第２層
１４０ 第２構造物
１４２ 第３樹脂
１４４ 空隙
１４６ 支持体
１５０ 絶縁体
１５２ 穴
１５４ ｎ側電極
１０２ 成長用基板
１０４ リフトオフ層
１０６ ｉ型ＩＩＩ族窒化物半導体層
１０８ ｎ型ＩＩＩ族窒化物半導体層
１０８Ａ ｎ型ＩＩＩ族窒化物半導体層の露出部
１１０ 発光層
１１２ ｐ型ＩＩＩ族窒化物半導体層
１１４ 半導体構造部
１１５ 素子単位
１１６ 溝
１１７ 凹部
１１８ ｎ側コンタクト層（第１コンタクト層）
１１８Ａ ｎ側コンタクト層の露出部
１２０ ｐ側コンタクト層（第２コンタクト層）
１２０Ａ ｐ側コンタクト層の露出部
１２２ 絶縁層
１２４ 第１樹脂
１２６ メッキシード層
１２８ 第１構造物
１３０ 第１露出表面
１３２ 第２露出表面
１３４ 第２樹脂
１３６ 第１サポート体（ｎ側電極）
１３６Ａ 第１サポート体の第１層
１３６Ｂ 第１サポート体の第２層
１３８ 第２サポート体（ｐ側電極）
１３８Ａ 第２サポート体の第１層
１３８Ｂ 第２サポート体の第２層
１４０ 第２構造物
１４２ 第３樹脂
１４４ 空隙
１４６ 支持体
１５０ 絶縁体
１５２ 穴
１５４ ｎ側電極
Claims (10)
- 支持体と、
該支持体により支持される、ｉ型III族窒化物半導体層、第１導電型III族窒化物半導体層、発光層および第２導電型III族窒化物半導体層をこの順に有する半導体構造部と、
前記第２導電型III族窒化物半導体層および前記発光層を貫通する凹部の底で前記第１導電型III族窒化物半導体層上に設けられた第１コンタクト層と、
前記第２導電型III族窒化物半導体層上に設けられた第２コンタクト層と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側に設けられ、前記第２コンタクト層と接触して第２電極として機能するとともに、前記支持体の少なくとも一部となる第２サポート体と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側、または、前記ｉ型III族窒化物半導体層上に設けられた、前記第１コンタクト層と電気的に接続する第１電極と、
を有し、前記ｉ型III族窒化物半導体層が光取り出し面となり、
前記半導体構造部の側面の一つでは、前記支持体により、前記発光層と、前記第２導電型III族窒化物半導体層と、前記第１導電型III族窒化物半導体層の一部とが覆われると共に、前記第１導電型III族窒化物半導体層の一部以外の部分と、前記ｉ型III族窒化物半導体層とが露出することを特徴とするIII族窒化物半導体発光素子。 - 前記第１電極は、前記半導体構造部の前記第２導電型III族窒化物半導体層側に設けられ、前記凹部を介して前記第１コンタクト層と接触するとともに、前記支持体の一部となる第１サポート体である請求項１に記載のIII族窒化物半導体発光素子。
- 前記第１電極は、前記ｉ型III族窒化物半導体層および前記第１導電型III族窒化物半導体層の一部に形成された、前記第１コンタクト層へと連通する穴と、前記ｉ型III族窒化物半導体層上とに設けられている請求項１に記載のIII族窒化物半導体発光素子。
- 前記ｉ型III族窒化物半導体層の表面が凹凸を有する請求項１〜３のいずれか１項に記載のIII族窒化物半導体発光素子。
- 前記ｉ型III族窒化物半導体層の表面が、第１の凹凸と、該第１の凹凸表面に形成された、前記第１の凹凸よりも微細な第２の凹凸とを含む２段階凹凸表面である請求項４に記載のIII族窒化物半導体発光素子。
- 成長用基板の上に、リフトオフ層ならびに、ｉ型III族窒化物半導体層、第１導電型III族窒化物半導体層、発光層および第２導電型III族窒化物半導体層を順次積層してなる半導体構造部を形成する工程と、
前記第２導電型III族窒化物半導体層および前記発光層の一部を除去して、前記半導体構造部に凹部を形成し、前記第１導電型III族窒化物半導体層の一部を露出させる工程と、
前記凹部の底の前記第１導電型III族窒化物半導体層の露出部の上に第１コンタクト層を形成し、前記第２導電型III族窒化物半導体層上に第２コンタクト層を形成する工程と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側に、前記第２コンタクト層と接触して第２電極として機能するとともに、支持体の少なくとも一部となる第２サポート体を形成する工程と、
リフトオフ法を用いて前記成長用基板を前記半導体構造部から剥離するリフトオフ工程と、
前記半導体構造部の前記第２導電型III族窒化物半導体層側、または、前記リフトオフ工程により露出した前記ｉ型III族窒化物半導体層上に、前記第１コンタクト層と電気的に接続する第１電極を形成する工程と、
を有し、露出した前記ｉ型III族窒化物半導体層を光取り出し面として残存させるIII族窒化物半導体発光素子の製造方法において、
前記リフトオフ工程に先立ち、前記リフトオフ層および前記半導体構造部の一部を除去して、前記成長用基板の一部が底部で露出する溝を格子状に形成する工程と、
前記格子状の溝を１列おきに樹脂で塞ぐ工程と、
前記樹脂を除去し、前記リフトオフ層に連通する空隙を形成する工程と、を更に有し、
前記リフトオフ工程では、前記空隙にエッチング液を供給して、ケミカルリフトオフ法を用いて前記リフトオフ層を除去して、前記成長用基板を前記半導体構造部から剥離することを特徴とするIII族窒化物半導体発光素子の製造方法。 - 前記第１電極を形成する工程は、前記半導体構造部の前記第２導電型III族窒化物半導体層側に、前記凹部を介して前記第１コンタクト層と接触するとともに、前記支持体の一部となる前記第１電極としての第１サポート体を形成する工程を含む請求項６に記載のIII族窒化物半導体発光素子の製造方法。
- 前記第１電極を形成する工程は、前記リフトオフ工程により露出した前記ｉ型III族窒化物半導体層および前記第１導電型III族窒化物半導体層の一部に、前記第１コンタクト層へと連通する穴を形成する工程と、前記穴を介して前記第１コンタクト層と接触する前記第１電極を前記穴および前記ｉ型III族窒化物半導体層上に形成する工程と、を含む請求項６に記載のIII族窒化物半導体発光素子の製造方法。
- 露出した前記ｉ型III族窒化物半導体層に対してエッチング処理を施し凹凸を形成する工程をさらに有する請求項６〜８のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記凹凸を形成する工程は、マスクを用いたドライエッチングにより前記マスクの形状に対応した第１の凹凸を形成する工程と、アルカリ溶液によるウェットエッチングにより前記第１の凹凸表面に前記第１の凹凸よりも微細な第２の凹凸を形成する工程と、を含む請求項９に記載のIII族窒化物半導体発光素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/067632 WO2014006763A1 (ja) | 2012-07-04 | 2012-07-04 | Iii族窒化物半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5918367B2 true JP5918367B2 (ja) | 2016-05-18 |
| JPWO2014006763A1 JPWO2014006763A1 (ja) | 2016-06-02 |
Family
ID=49881550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014523543A Active JP5918367B2 (ja) | 2012-07-04 | 2012-07-04 | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5918367B2 (ja) |
| WO (1) | WO2014006763A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711316B (zh) * | 2015-11-18 | 2020-09-04 | 晶元光电股份有限公司 | 发光元件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| EP2400566B1 (en) * | 2003-11-04 | 2014-02-26 | Panasonic Corporation | Semiconductor light emitting device, lighting module, lighting apparatus |
| KR100816841B1 (ko) * | 2006-08-14 | 2008-03-26 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 |
| DE102007046743A1 (de) * | 2007-09-28 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung |
| KR20100030472A (ko) * | 2008-09-10 | 2010-03-18 | 삼성전자주식회사 | 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치 |
| KR20110008550A (ko) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | 발광 소자 및 그 제조 방법 |
| KR101252032B1 (ko) * | 2010-07-08 | 2013-04-10 | 삼성전자주식회사 | 반도체 발광소자 및 이의 제조방법 |
-
2012
- 2012-07-04 JP JP2014523543A patent/JP5918367B2/ja active Active
- 2012-07-04 WO PCT/JP2012/067632 patent/WO2014006763A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2014006763A1 (ja) | 2016-06-02 |
| WO2014006763A1 (ja) | 2014-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101764185B (zh) | 半导体器件以及半导体器件制造方法 | |
| JP5690738B2 (ja) | Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法 | |
| JP5313651B2 (ja) | 半導体素子の製造方法 | |
| CN101542758B (zh) | 垂直发光二极管及其使用触止层制作垂直发光二极管的方法 | |
| JP6059238B2 (ja) | Ｉｉｉ族窒化物半導体素子およびその製造方法 | |
| JP5612516B2 (ja) | 半導体素子の製造方法 | |
| TW201036210A (en) | Quasi-vertical light emitting diode | |
| JP5292456B2 (ja) | Ｉｉｉ族窒化物半導体素子およびその製造方法 | |
| US9184338B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5077224B2 (ja) | Ｉｉｉ族窒化物半導体発光素子、およびその製造方法 | |
| KR101373398B1 (ko) | 고효율 발광다이오드 제조방법 | |
| JP5603812B2 (ja) | 半導体素子の製造方法 | |
| US9048381B1 (en) | Method for fabricating light-emitting diode device | |
| JP5918367B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP5281536B2 (ja) | 半導体発光装置の製造方法 | |
| KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| JP5934720B2 (ja) | Ｉｉｉ族窒化物半導体素子およびその製造方法 | |
| JP5914656B2 (ja) | Ｉｉｉ族窒化物半導体素子およびその製造方法 | |
| JP5514341B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| KR20150016759A (ko) | 발광 소자 제조용 템플릿 재생 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160407 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5918367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |