WO2011055462A1 - Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法 Download PDF

Info

Publication number
WO2011055462A1
WO2011055462A1 PCT/JP2009/069230 JP2009069230W WO2011055462A1 WO 2011055462 A1 WO2011055462 A1 WO 2011055462A1 JP 2009069230 W JP2009069230 W JP 2009069230W WO 2011055462 A1 WO2011055462 A1 WO 2011055462A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
iii nitride
nitride semiconductor
group iii
emitting structure
Prior art date
Application number
PCT/JP2009/069230
Other languages
English (en)
French (fr)
Inventor
明煥 ▲チョ▼
錫雨 李
弼國 張
鳥羽　隆一
豊田　達憲
嘉孝 門脇
Original Assignee
ウェーブスクエア，インコーポレイテッド
Ｄｏｗａエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウェーブスクエア，インコーポレイテッド, Ｄｏｗａエレクトロニクス株式会社 filed Critical ウェーブスクエア，インコーポレイテッド
Priority to CN200980163264.6A priority Critical patent/CN102687288B/zh
Priority to PCT/JP2009/069230 priority patent/WO2011055462A1/ja
Priority to KR1020147028765A priority patent/KR101542026B1/ko
Priority to KR1020127012716A priority patent/KR20120094483A/ko
Priority to JP2011539246A priority patent/JP5690738B2/ja
Priority to EP09851114.0A priority patent/EP2498303A4/en
Priority to US13/503,582 priority patent/US8962362B2/en
Publication of WO2011055462A1 publication Critical patent/WO2011055462A1/ja
Priority to US14/017,889 priority patent/US9012935B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to a vertical structure LED chip in which group III nitride semiconductor layers are stacked and a method for manufacturing the same.
  • a group III-V semiconductor composed of a compound of a group III element and a group V element is widely used in devices such as light emitting diodes (LEDs).
  • a group III-V semiconductor LED such as GaP, GaAs, AlGaAs, and AlInGaP using Al, Ga, In as group III elements and P or As as group V elements
  • the same kind of single crystal substrate is used for lattice matching. Do growth on top.
  • a GaAs substrate is generally used because lattice matching with GaAs is almost achieved over the entire Al composition.
  • GaP and GaAs are industrially produced by adding impurities for controlling conduction during bulk single crystal growth to produce a high-quality, large-diameter (2 inch diameter or more) and inexpensive n-type or p-type conductive single crystal substrate.
  • a vertical structure in which a light emitting structure stacked body formed by stacking these conductive substrates and the III-V group semiconductor layer is sandwiched between a pair of electrodes and a current flows in the vertical direction can be employed.
  • a group III nitride semiconductor using Al, Ga, In or the like as a group III element and N as a group V element has a high melting point, a high dissociation pressure of nitrogen, and a bulk single crystal growth is difficult. In general, it is formed by growing on a different sapphire substrate because there is no cheap and conductive single crystal substrate.
  • the sapphire substrate is insulative and does not flow current
  • an n-type group III nitride semiconductor layer, an active layer (light emitting layer) and a p-type group III nitride that are sequentially grown on the sapphire substrate The n-type group III nitride semiconductor layer is exposed by removing a part of the light emitting structure laminate composed of the oxide semiconductor layer, and the exposed n-type group III nitride semiconductor layer and p-type group III nitride are exposed. It has been usual to employ a lateral structure in which an n-type electrode and a p-type electrode are respectively disposed on a semiconductor layer and a current flows laterally.
  • the n-electrode forming part removes the active layer, (1) the area of the light-emitting part is reduced, and it is necessary to flow a current laterally through an n-type thin layer of about 5 ⁇ m at the maximum. There is a problem that (2) the drive voltage increases and (3) the heat generation increases.
  • the sapphire substrate has a low thermal conductivity and does not sufficiently dissipate heat generated in the light emitting structure, which causes a problem of (4) thermal saturation of LED characteristics, which is disadvantageous for high output.
  • the light emitting structure laminate is supported by a conductive support portion, and then the sapphire substrate is lifted off to peel off the support portion and the light emitting structure laminate.
  • a technology for obtaining a LED chip having a vertical structure by sandwiching a body between a pair of electrodes has been extensively researched and developed.
  • Patent Document 1 in order to improve the light extraction effect through the side surface of the LED chip, prevent deterioration of the characteristics of the element due to heat generation, and extend its lifetime, the planar shape of the entire LED chip having a vertical structure is more than a pentagon.
  • a technique for forming a polygon or a circle is disclosed.
  • the light extraction effect through the side surface is limited to a case where the chip size is small. That is, the light emitting structure layer is usually 5 ⁇ m to 10 ⁇ m at most, and when the chip size is increased, the area ratio of the side surface to the area of the entire surface of the light emitting structure is decreased, and the ratio of light extraction from the inside of the chip through the side surface is decreased. It is to do.
  • Example 1 of Patent Document 2 in a horizontal structure instead of a vertical structure, when the light emitting structure is processed into a cylindrical shape with a radius of 60 to 140 ⁇ m, the smaller the radius of the cylinder, that is, the radius of curvature, is from the side. The light extraction efficiency is improved and the light emission output tends to increase. This is various theories under the condition of a small chip size of 350 ⁇ m or less, and there is a problem that it conflicts with the increase in output due to the increase in chip size.
  • Patent Document 1 is a light emitting structure in which a light emitting structure is formed of a group III nitride semiconductor or a reflective ohmic contact layer is formed on the entire surface thereof, and corresponds to individual LED chips.
  • Each support part is formed by a metal layer by plating, and the light emitting structure exposed between the chips is removed by dry etching method using the plated metal as a mask, and then the sapphire growth substrate is removed by laser lift-off method To do.
  • the sapphire substrate is removed in a state where the individual support portions and the light emitting structure portions are separated, the chip becomes disjoint, so that subsequent processes such as the fabrication of the n-type electrode become complicated and the yield may be lowered.
  • the support part of the LED chip generally requires a thickness of about 50 to 150 ⁇ m for the convenience of subsequent processes such as a mounting process, and the metal support layer formed by plating is difficult to maintain dimensional accuracy and shape.
  • Etching the light emitting structure using the mask as a mask makes it difficult to maintain dimensional accuracy and shape.
  • etching of the reflective ohmic metal is also performed using the mask, a metal residue adheres to the side surface of the light emitting structure laminate, and there is a concern that the LED chip characteristics such as short circuit and leakage current may be adversely affected.
  • the laser lift-off method in which the epitaxial layer is peeled off from the sapphire substrate with a laser or the metal buffer layer is etched to remove the epitaxial layer from the sapphire substrate.
  • a material layer capable of epitaxial growth of a nitride semiconductor is formed on a growth substrate in order to lift off the epitaxial layer, and after the nitride semiconductor is grown, the layer is dissolved by thermal decomposition or etching by laser.
  • the epitaxial layer is lifted off from the growth substrate. It may be expressed that the growth substrate is lifted off from the epitaxial layer.
  • FIG. 1A to FIG. 1C are diagrams for explaining an LED chip having a vertical structure obtained by using a lift-off method in a group III nitride semiconductor
  • FIG. FIG. 1B is a schematic side view of an individual LED chip that is singulated
  • FIG. 1B is a schematic plan view of one LED chip that is singulated
  • FIG. FIG. 2 is a schematic plan view of a wafer on which a plurality of light emitting structures are formed before being separated into LED chips.
  • the LED chip 200 having a vertical structure has a conductive support part 201, a light emitting structure part 202, and an upper electrode 203 in order, and usually the conductive support part 201 and the light emitting structure part 202.
  • the plane is formed in a square shape.
  • FIG. 1C when the plane of the light emitting structure 202 is a square shape, when cutting the individual LED chips 200 from the wafer on which the plurality of light emitting structures 202 are formed. This is because the processing productivity is high because it is sufficient to perform linear cutting in two perpendicular directions as shown by chain lines in the figure, and material loss due to processing margins is suppressed.
  • the lower electrode also serves as the conductive support portion.
  • the inventors of the present invention performed primary separation by performing groove processing to the sapphire substrate in a grid pattern by dry etching the light emitting structure laminated body formed of a group III nitride semiconductor formed on the sapphire substrate. Next, after forming the substrate-shaped conductive support body, lift-off was performed to peel off the sapphire substrate. The individual light emitting structure laminates after lift-off are integrally supported by the support body. It has been found that cracks are introduced at a significant rate in the individual light emitting structure laminates that have been lifted off. The crack appears to enter when the light emitting structure laminate supported by the support body is released from the bond with the sapphire substrate by lift-off.
  • FIG. 2 shows the situation where cracks are introduced, observed from above with an optical microscope. It can be seen that there is a crack band extending from the vicinity of the corner to the center. (It is a conventional example shown in Table 1 to be described later, and the occurrence rate of cracks was 95.5%.) If such a state is reached, it is treated as a defective product, and a major problem in terms of yield, cost, and productivity. It is.
  • An object of the present invention is to solve the above-described problems and provide a high-quality vertical LED chip having no cracks in the light emitting structure and a method for manufacturing the same.
  • the gist of the present invention is as follows. (1) Light emission by sequentially laminating a group III nitride semiconductor layer of a first conductivity type, a light emitting layer, and a group III nitride semiconductor layer of a second conductivity type different from the first conductivity type on a growth substrate.
  • a plurality of independent light emitting structure portions are formed by removing a part of the light emitting structure laminate so that a part of the growth substrate is exposed, and a light emitting structure laminate forming process for forming the structure laminate
  • the light emitting structure forming step, the step of forming an ohmic electrode layer and a connection layer for connecting to the conductive support body on the plurality of light emitting structure portions, and the lower electrode via the connection layer A step of forming a conductive support body, a peeling step of lifting off the growth substrate from the plurality of light emitting structure portions, and cutting the support body between the light emitting structure portions, each supporting the support portion.
  • the light emitting structure A light emitting structure forming step in which each plane of the plurality of light emitting structure portions has a round shape at a circle or a corner. (N is a positive integer)
  • a conductive support portion also serving as a lower electrode, a second conductivity type group III nitride semiconductor layer provided on the support portion, and light emission provided on the second conductivity type group III nitride semiconductor layer
  • a light emitting structure having a first conductivity type group III nitride semiconductor layer of a conductivity type different from the second conductivity type provided on the light emitting layer, and having a structure sandwiched between a pair of electrodes.
  • the plane of the light emitting structure is a 4n square shape (n is a positive integer) with rounded corners or corners, and the plane of the support is larger than the plane of the light emitting structure.
  • a group III nitride semiconductor vertical structure LED chip having different shapes.
  • a conductive support portion also serving as a lower electrode, a second conductivity type group III nitride semiconductor layer provided on the support portion, and a light emission provided on the second conductivity type group III nitride semiconductor layer
  • a light emitting structure having a first conductivity type group III nitride semiconductor layer of a conductivity type different from the second conductivity type provided on the light emitting layer, and having a structure sandwiched between a pair of electrodes.
  • the plane of the light emitting structure portion is a 4n square shape (n is a positive integer) with rounded corners or corners,
  • a group III nitride semiconductor vertical structure LED chip having a cut surface and a non-cut surface having a cut surface and a different surface shape at a part of a side surface of the conductive support portion.
  • the planar shape of the conductive support portion is basically composed of an octagon, and has a cut surface on four sides facing each other, and the other four sides facing each other are non-cut surfaces.
  • Group III nitride semiconductor vertical structure LED chip as described.
  • the plane of the light emitting structure is formed to have a 4n square shape with a round shape at a circle or a corner (n is a positive integer. In other words, 4n means a multiple of 4), and light is emitted.
  • n is a positive integer. In other words, 4n means a multiple of 4
  • the support side When the stress applied to the light emitting structure is dispersed and the stress applied to each light emitting structure laminate is reduced, the light emitting structure laminate supported by the support body is released from the bond with the sapphire substrate during lift-off.
  • the light emitting structure laminated body made of a group III nitride semiconductor on the sapphire substrate is subjected to primary separation according to the size of each LED chip, but since the support portion is connected after that, the growth substrate is lifted off. Even if it is removed, it is still in a wafer state, so that device processing can be performed in a later process.
  • FIG. 1 (a) to 1 (c) are respectively a schematic side view of one general LED chip, a schematic plan view of one LED chip, and an individual LED chip.
  • the top view of the wafer in which the several light emission structure part of the front was formed is shown.
  • FIG. 2 is a photograph showing a state of a crack generated in a conventional light emitting structure.
  • 3 (a) to 3 (f) schematically show a flow of a method for manufacturing a vertical LED chip according to the present invention.
  • FIG. 4 is a schematic plan view of the wafer before the vertical LEDs are singulated according to the present invention.
  • FIG. 5A shows a schematic plan view of a wafer before singulation of a vertical LED chip according to the present invention, and FIG.
  • FIG. 5B shows a vertical type after singulation according to the present invention.
  • 1 is a schematic side view of an LED chip.
  • FIG. 5C is a photograph of an actual vertical LED chip viewed from above.
  • FIG. 6A shows a schematic plan view of a wafer before singulation of a vertical LED chip according to the present invention
  • FIG. 6B shows a vertical type after singulation according to the present invention.
  • 1 is a schematic side view of an LED chip.
  • FIG. 6C is a photograph of an actual vertical LED chip viewed from the top.
  • FIG. 7 is a graph showing the rate of occurrence of cracks occurring in the light emitting structure of the LED chips of Experimental Examples 1-8.
  • FIG. 8 is a graph showing the rate of occurrence of cracks generated in the light emitting structures of the LED chips of Experimental Examples 9-14.
  • FIG. 9 is a graph showing the rate of occurrence of cracks occurring in the light emitting structure of the LED chips of Experimental Examples 15 to 22.
  • 10A to 10D are photographs showing the state of cracks generated in the light emitting structure.
  • FIG. 3 schematically shows a flow of a method for manufacturing a vertical LED according to the present invention, and the thickness direction is exaggerated for convenience of explanation.
  • the vertical LED manufacturing method according to the present invention is different from the first conductive group III nitride semiconductor layer 102, the light emitting layer 103, and the first conductive type on the growth substrate 101 as shown in FIG.
  • a light emitting structure laminated body forming step (FIG. 3A) in which the second conduction type group III nitride semiconductor layer 104 is sequentially laminated to form the light emitting structure laminated body 105, and a part of the growth substrate 101 is exposed.
  • a light emitting structure part forming step FIG.
  • FIG. 3B for forming a plurality of light emitting structure parts 106 independent in an island shape
  • a peeling step of lifting off the growth substrate 101 from the plurality of light emitting structures 106 (FIG. 3D).
  • support between the light emitting structure 106 By cutting the body 107 as shown in 107a (FIG. 3 (f)), comprising a cutting step, each of which plurality of LED chips 100 two pieces having a light emitting structure 106.
  • the process of forming the upper electrode 108 in the peeling surface side of a light emission structure part can be provided after a peeling process.
  • FIG. 3 is an observation of a light emitting structure having a square shape with a side of a plane of 1000 ⁇ m using an optical microscope. Such a crack extending toward the center portion is more prominently generated in a light emitting structure portion of a large chip size having a side of 500 ⁇ m or more.
  • the present inventors have conducted intensive studies on the form of such cracks. As a result, rather than relying on crystallographic smooth surfaces or cleaved surfaces, the cracks are not in the light emitting structure portion or the support portion. I found out that it was caused by the shape. In particular, it has been found that many cracks are likely to occur near the corner of the light emitting structure. This is related to the stress distribution in which when the growth substrate is peeled off from the light emitting structure, the stress between the growth substrate and the light emitting structure and the connected support is concentrated near the corner of the light emitting structure. Conceivable.
  • the light emitting structure portion forming step (FIG. 3B), as shown in FIG. It includes removing a part of the light emitting structure laminate 105 so as to have a 4n square shape (n is a positive integer) with rounded corners, and by having such a configuration, stress is applied to the light emitting structure 106. It is possible to provide a high-quality vertical LED chip that avoids concentration and has no cracks.
  • the vertical LED chip manufacturing method includes a plurality of through-grooves penetrating the support body in the support body positioned between the light emitting structures in the conductive support formation step (FIG. 3C).
  • a high-quality vertical LED chip that is provided with through holes to disperse stress from the support side applied to each light emitting structure, avoid stress concentration near the corner of the light emitting structure 106, and have no cracks Can be provided.
  • the growth substrate 101 is preferably a sapphire substrate or an AlN template substrate in which an AlN film is formed on a sapphire substrate. What is necessary is just to select suitably by the kind of lift-off layer to form, the composition of Al, Ga, In of the light emitting structure laminated body which consists of a group III nitride semiconductor, the quality of a LED chip, cost, etc.
  • the lift-off layer is preferable in that the GaN buffer layer can be thermally decomposed by laser and avoiding subsequent re-adhesion (because Ga has a low melting point of 29.7 ° C.) in the laser lift-off method, and CrN in the chemical lift-off method.
  • a metal buffer layer such as is preferable because it can be dissolved by chemical selective etching.
  • the former is preferably formed in an MOCVD apparatus to be described later, and the latter is formed by sputtering, vacuum deposition, ion plating, or MOCVD.
  • the light emitting structure laminate 105 may be configured such that the first conductivity type is n-type and the second conductivity type is p-type, or vice versa.
  • the first conductivity type group III nitride semiconductor layer 102, the light emitting layer 103, and the second conductivity type group III nitride semiconductor layer 104 can be epitaxially grown on the growth substrate 101, for example, by MOCVD.
  • the planar structure of the light emitting structure 106 manufactured by the vertical LED chip manufacturing method according to the present invention is a 4n square shape (n is a positive integer) with rounded corners or corners.
  • n is a positive integer
  • the inscribed polygon is symmetrical due to the polygon having a vertex that is a multiple of 4. Can be ensured, and the applied stress can be evenly dispersed.
  • the corner portion of the cross-sectional shape of the light emitting structure 106 is rounded, the stress applied to the light emitting structure 106 when the light emitting structure 106 is moved away from the growth substrate 101 and transferred to the support body 107 is increased. Dispersed and the generation of cracks can be further suppressed.
  • the light emitting structure forming step it is preferable to use a dry etching method for removing a part of the light emitting structure laminate 105. This is because the etching end point of the light emitting structure laminate 105 composed of the group III nitride semiconductor layer can be controlled with good reproducibility. Further, when the adjacent light emitting structures 106 are connected, for example, when the growth substrate 101 is peeled off by using a laser lift-off method, the escape path of the nitrogen gas generated when the above-described GaN layer or the like is thermally decomposed. When the chemical lift-off method or the photochemical lift-off method in which the above-described metal buffer layer is dissolved with a chemical etching solution is used, the etching solution is supplied to the metal layer. Since it is not liquidated and lift-off cannot be performed, this removal is performed until a part of the growth substrate 101 is exposed.
  • the plurality of light emitting structure portions 106 and the support body 107 are connected to the ohmic electrode layer in contact with each of the plurality of light emitting structure portions 106 and the connection in contact with the support body 107. It is preferable to form through layers. More preferably, a reflective layer is further formed between the ohmic electrode layer and the connection layer, or the ohmic electrode layer also functions as the reflective layer. For the formation of these layers, dry film forming methods such as vacuum deposition, ion plating, and sputtering can be used.
  • the ohmic electrode layer can be formed of a metal having a high work function, for example, a noble metal such as Pd, Pt, Rh, Au, or Co, Ni. Further, since the reflection layer has a high reflectance such as Rh, it can also be used as the ohmic electrode layer. However, when the light emitting region is from green to blue, an Ag or Al layer is used, and in the ultraviolet region, Rh or Ru is used. More preferably, a layer or the like is used. In addition, although the connection layer depends on the method of forming the support body 107, Au, Au—Sn, solder, or the like can be used when the support body 107 is bonded by a bonding method, for example, thermocompression bonding.
  • a bonding method for example, thermocompression bonding.
  • a conductive silicon substrate, a CuW alloy substrate, a Mo substrate, or the like is suitable in terms of thermal expansion coefficient and thermal conductivity.
  • the support body 107 can also be formed by wet or dry plating.
  • the connection layer can be used as the connection layer.
  • the plane of the conductive support portion 107a viewed from the upper surface is larger than the light emitting structure portion 106 and the end portion is exposed by 50 ⁇ m or more.
  • the shape of the cross section of the electroconductive support part 107a is a square or an octagon as a basic composition.
  • the basic configuration means that there may be depressions or protrusions on part of the sides or corners of the support part after dicing, and holes or grooves are formed in the conductive support body 107 before dicing. It means you can do it. That is, as shown in FIG. 5A and FIG.
  • a portion of the support body 107 located between the light emitting structure portions 106 has a plurality of through grooves 109 or penetrating through the support body 107.
  • a hole 110 is preferably provided.
  • the support body 107 is not limited to the groove 111 (etching channel) between the light emitting structure portions 106.
  • the through groove 109 and the through hole 110 it is possible to effectively supply and discharge the etchant and to produce a secondary effect that can improve the etching rate of the metal layer.
  • the through groove 109 and the through hole 110 of the support body 107 are masked with a thick film photoresist when formed by dry etching when a Si substrate is used, or Cu or Au plating, thereby forming a groove or hole.
  • a thick film photoresist when formed by dry etching when a Si substrate is used, or Cu or Au plating, thereby forming a groove or hole.
  • the lift-off layer is removed by a laser lift-off method, a chemical lift-off method, or a photochemical lift-off method, and the growth substrate 101 and the light emitting structure 106 are peeled off.
  • the surface of the light emitting structure 106 exposed by the peeling process is cleaned by wet cleaning.
  • a predetermined amount is removed by dry etching or wet etching, and an n-type ohmic electrode and a bonding pad electrode are formed by a lift-off method using a resist as a mask.
  • Al, Cr, Ti, Ni, Pt, Au, etc. are used as electrode materials, and Pt, Au, etc. are formed as a cover layer on ohmic electrodes and bonding pads to reduce wiring resistance and adhesion of wire bonds.
  • a protective film such as SiO 2 or SiN may be provided on the side surface and the surface of the light emitting structure 106.
  • the light emitting structure 106 is cut using, for example, a blade dicer or a laser dicer.
  • the light emitting structure 106 is generally conductive. Although it moves closer to the inner side than the outer periphery of the support portion 107a, it is usually about 10 to 30 ⁇ m.
  • the cutting process is performed so as to pass through the plurality of through grooves 109 or through holes 110. That is, in the vertical LED of the present invention, at least one side surface of the plurality of side surfaces of the support portion is a part of the wall portion of the through groove 109 or the through hole 110 using the above-described vertical LED manufacturing method.
  • 6 (b) and 7 (b) are schematic side views of the vertical LED after the cutting process. The shaded portion of the support portion 107 indicates the cut portion, and the other portions pass through the above-described portion. It shows that it is a part of the wall part of the groove
  • the separation surface after dicing is a part of the support part, and it is preferable that a part on the side surface side of the support part at the time of chipping includes a non-cut surface that does not have a cut surface.
  • the “cut surface” refers to a surface directly cut by a dicer or the like in the cutting process, for example, when the conductive support body 107 is cut so as to pass through the above-described through groove or through hole, The surfaces corresponding to the through grooves and the wall portions of the through holes are non-cut surfaces that are not touched by the blade or the laser. Therefore, the surface shape of the non-cut surface and the cut surface are different.
  • the cut surface is a blade cutting surface or a laser melting surface.
  • the non-cut surface is a surface after the dry etching surface and the resist mask are removed.
  • the non-cut surface may come into contact with the etchant during chemical lift-off or electrode formation, for example. Although it is difficult to define in general by roughness, it is possible to observe the difference in surface condition between the cut surface and the non-cut surface with an optical microscope or the like.
  • the vertical LED according to the present invention includes a support portion 107a, a second conductive group III nitride semiconductor layer provided on the support portion 107a, and a second conductive group III nitride.
  • the light emitting structure 106 has a structure sandwiched between a pair of electrodes, and the planar shape of the light emitting structure 106 is a 4n square shape with a rounded corner or a corner (n is a positive integer), and the plane of the support 107a is The light emitting structure 106 has a shape that is larger and different from the plane of the light emitting structure 106. By having such a configuration, the light emitting structure 106 has few cracks, and a high-quality vertical LED can be provided.
  • L 1 the length of the straight portion of one side of the 4n angle shape with rounded corners, preferably satisfy the following equation.
  • L 0 is the length of one side of the 4n square shape when the 4n square shape has no rounded corners.
  • the corner roundness of the present invention is preferably an arc having a radius of curvature R.
  • the lower limit value of R necessary for suppressing cracks differs depending on the LED chip size and the growth substrate, buffer layer, light emitting structure, and support structure.
  • the roundness of the corner is intentionally formed beyond the range of roundness formed by the chamfering amount or the dullness of the corner generated in the photolithography process.
  • the ratio L 1 / L 0 between the length L 0 of the polygonal side before chamfering and the length L 1 of the linear part of the side after chamfering is 0.8 or less, more preferably 0.7 or less.
  • the plane of the support portion 107a is larger than the light emitting structure portion 106 and the end portion is exposed by 50 ⁇ m or more.
  • the planar shape of the support portion 107a is preferably a quadrangle or octagon as a basic configuration.
  • the basic configuration means that the side of the support part 107 after the cutting process and a part of the corner part may have a depression or a protrusion, and the support body 107 before the cutting process has a through groove 109 or the like. This means that the through hole 110 may be formed. This is because by providing the support body 107 with the through groove 109 and the through hole 110, the through groove 109 and the through hole 110 of the support body 107 alleviate the stress applied to the semiconductor light emitting structure and contribute to the prevention of cracks. .
  • the length L 0 of one side of the front of the square imparting rounded corners, the curvature of the corner radius R, the ratio L 1 / L 0 of L 1 to the length L 1, L 0 of the straight portion of one side after rounding grant Table 1 shows.
  • Boron-doped p-type is formed by forming an ohmic electrode layer (Rh, thickness: 0.1 ⁇ m) and a connection layer (Au—Sn alloy, thickness: 1.5 ⁇ m) on each light emitting structure.
  • Ti / Pt ohmic contacts are formed on both sides of the conductive silicon substrate, and a connection layer (Au—Sn alloy layer, thickness: 1.0 ⁇ m) is formed on the side bonded to the light emitting structure. The two were bonded together by hot pressing.
  • the sapphire substrate was peeled off using a chemical lift method.
  • a ceric ammonium nitrate solution was used as an etching solution. This solution is suitable because only the metal layer can be etched without corroding the silicon substrate and the various metal layers described above.
  • an ohmic electrode layer (NiO and Ag) is formed on the p layer of the individual light emitting structure, and then a photoresist is embedded in the separation groove and the p-ohmic electrode layer of each light emitting structure was opened to form a connection layer (Ni / Au / Cu) for connection to the support body.
  • pillars were formed using a thick film resist. The formation position was set on the side of the square surrounding the light emitting structure as shown in FIG. 5A or at the intersection of the sides as shown in FIG. The connection layer at the pillar formation position was removed in advance by etching.
  • the through-groove 50 shown in FIG. 5A was formed on four sides with a width of 70 ⁇ m and a length of 900 ⁇ m.
  • the through-hole 60 shown in FIG. 6A has a quadrangular prism shape and the side length is 410 ⁇ m.
  • the metal layer was dissolved and removed with a selective etching solution, the growth sapphire substrate was separated, and the light emitting structure was transferred to the support body side.
  • Cu plating was performed on the entire surface without forming a separate pillar and without removing the connection layer at the pillar position.
  • Experimental Examples 2 to 8, 10 to 14 and 16 to 22 according to the present invention are from the corner toward the center as compared with Experimental Examples 1, 9 and 15 which are comparative examples. It can be seen that at least one of the generation of cracks along the corners and cracks along the corners can be suppressed.
  • disconnection location shown with the chain line in Fig.6 (a) was cut
  • the processing margin (kerfloss) was 11-18.
  • blade dicers it is impossible to change the cutting feed rate at the position of the through groove / hole, but the laser dicer can skip the upper and lower penetrating parts that do not need to be cut.
  • the cutting time could be shortened by 60% when the through grooves were formed at the positions of the sides of the mesh.
  • the support part of the LED chip includes an uncut part on the side surface as shown in the side view of FIG.
  • the support shape after the separation is a quadrilateral basic shape.
  • FIG. 6 shows the case of the through hole at the intersection, and the corner portion of the square support substrate is missing.
  • the shape of the through hole may be a columnar shape or a prismatic shape.
  • the later support shape is an octagonal basic shape. Also in this case, as shown in FIG.6 (b), it has a cutting part and a part which does not cut
  • Experimental Examples 2 to 8, 10 to 14, 16 to 22, and 24 to 25 according to the present invention are the conventional example and the experimental example 1 which is a comparative example. Compared with 9, 15, and 23, it is possible to effectively suppress one of the generation of a crack from the corner toward the center and a crack along the corner.
  • n 4 or more
  • the crossing angle is further widened and the corner is gradually rounded, and as a result, gradually approaches a circle.
  • the plane of the light emitting structure is formed to have a 4n square shape with rounded corners or corners (n is a positive integer), and the support positioned between the plurality of light emitting structures.
  • DESCRIPTION OF SYMBOLS 100 Vertical type LED chip 101 Growth substrate 102 1st conductivity type group III nitride semiconductor layer 103 Light emitting layer 104 2nd conductivity type group III nitride semiconductor layer 105 Light emitting structure laminated body 106 Light emitting structure part 107 It serves as a lower electrode Conductive support part 107a conductive support part 108 after cutting 108 upper electrode 109 through groove 110 through hole 111 groove (etching channel) DESCRIPTION OF SYMBOLS 200 Vertical type LED chip 201 The electroconductive support part which served as the lower electrode 202 The light emission structure part 203 Upper electrode

Abstract

　発光構造部にクラックの少ない、高品質の縦型ＬＥＤチップおよびその製造方法を提供する。　成長用基板の上に、第１伝導型のIII族窒化物半導体層、発光層および前記第１伝導型とは異なる第２伝導型のIII族窒化物半導体層を順次積層して発光構造積層体を形成する発光構造積層体形成工程と、前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する発光構造部形成工程と、前記複数個の発光構造部に導電性サポート部を接続するための接続層を形成する工程と、前記接続層を介して下部電極を兼ねる導電性サポート部を形成する工程と、前記成長用基板を前記複数個の発光構造部からリフトオフする剥離工程と、前記発光構造部間で前記サポート部を切断することにより、各々が前記発光構造部を有する複数個のＬＥＤチップに個片化する切断工程とを具え、前記発光構造部形成工程は、前記複数個の発光構造部の各々の平面が、円またはコーナーに丸みを有する４ｎ角形状(ｎは正の整数とする。)となるよう、前記発光構造積層体の一部を除去することを含むことを特徴とする。

Description

ＩＩＩ族窒化物半導体縦型構造ＬＥＤチップならびにその製造方法
　本発明は、ＩＩＩ族窒化物半導体層を積層した縦型構造ＬＥＤチップおよびその製造方法に関する。
　一般に、ＩＩＩ族元素とＶ族元素との化合物からなるＩＩＩ−Ｖ族半導体は、発光ダイオード（ＬＥＤ）等のデバイスに広く用いられている。
　ＩＩＩ族元素としてＡｌ、Ｇａ、Ｉｎを用い、Ｖ族元素としてＰやＡｓを用いたＧａＰ、ＧａＡｓ、ＡｌＧａＡｓ、ＡｌＩｎＧａＰ等のＩＩＩ−Ｖ族半導体のＬＥＤにおいては、格子整合のため同種の単結晶基板上に成長を行う。たとえばＡｌＧａＡｓのエピタキシャル成長の場合、Ａｌ組成全域に渡り、ほぼＧａＡｓに格子整合するのでＧａＡｓ基板を用いるのが一般的である。
　ＧａＰやＧａＡｓはバルク単結晶成長時に伝導制御用の不純物を添加することで、良質で大口径（２インチ口径以上）かつ安価なｎ型あるいはｐ型導電性単結晶基板が工業生産されている。これらの導電性基板ならびに前記ＩＩＩ−Ｖ族半導体層を積層して形成した発光構造積層体を一対の電極で挟み、電流を縦方向に流す縦型構造を採用することができる。
　一方、ＩＩＩ族元素としてＡｌ、Ｇａ、Ｉｎ等を用い、Ｖ族元素としてＮを用いたＩＩＩ族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、異種のサファイア基板上に成長させることにより形成するのが一般的である。
　しかしながら、サファイア基板は絶縁性であって電流が流れないため、従来は、サファイア基板上に順に成長させたｎ型のＩＩＩ族窒化物半導体層、活性層（発光層）およびｐ型のＩＩＩ族窒化物半導体層からなる発光構造積層体の一部を除去してｎ型のＩＩＩ族窒化物半導体層を露出させ、この露出させたｎ型のＩＩＩ族窒化物半導体層およびｐ型のＩＩＩ族窒化物半導体層の上にｎ型電極およびｐ型電極をそれぞれ配置して、電流を横方向に流す横型構造を採用するのが通常であった。
　この場合、ｎ電極形成部は活性層を除去するので、（１）発光部面積が減少してしまう、厚くても５μｍ程度のｎ型薄層を横方向に電流を流す必要があり直列抵抗が高くなり、（２）駆動電圧の上昇、（３）発熱の増大を招くという問題がある。また、サファイア基板は熱伝導率が低く、発光構造部で生じた熱の放熱が十分でなく、ＬＥＤ特性の（４）熱飽和の問題を生じ、高出力化には不利である。
　これに対し、近年、サファイア基板上に発光構造積層体を形成後、この発光構造積層体を導電性のサポート部で支持した後、サファイア基板をリフトオフして剥離し、これらサポート部と発光構造積層体を一対の電極で挟むことで、縦型構造のＬＥＤチップを得る技術がさかんに研究開発されている。
　特許文献１は、ＬＥＤチップの側面を通じた光抽出効果を向上させ、発熱による素子の特性劣化を防止しその寿命を延長させるために、縦型構造を有するＬＥＤチップ全体の平面形状を五角形以上の多角形または円形に形成する技術を開示している。
　しかしながら、特許文献１に記載された技術は、側面を通じた光抽出効果はチップサイズが小さい場合に限定されるものと考えられる。すなわち、発光構造物層は通常５μｍないし高々１０μｍであり、チップサイズが大型化すると発光構造物の全表面の面積に対する側面の面積比率が低下し、チップ内から側面を通じた光抽出の比率が低下するためである。
　その例として、縦型構造ではなく横型構造において、特許文献２の実施例１では、半径が６０から１４０μｍの円柱状に発光構造物を加工した際、円柱の半径すなわち曲率半径が小さいほうが側面からの光取り出し効率が向上し発光出力が大きくなる傾向があるとした。これは、３５０μｍ以下といった小型チップサイズ条件のもとでの各論的なものであり、チップサイズ大型化による高出力化とは相反するという問題がある。
　また、特許文献１に記載された技術は、発光構造部はＩＩＩ族窒化物半導体からなる発光構造積層体状あるいはその上全面に反射性オーミックコンタクト層を形成したもので、個々のＬＥＤチップに相当するサポート部を個々にめっきによる金属層で形成し、めっき金属をマスクにチップ間に露呈した発光構造部を乾式蝕刻法（ドライエッチング）で除去し、その後サファイア成長用基板をレーザーリフトオフ法で除去するものである。
　個々のサポート部および発光構造部が分離された状態でサファイア基板を除去すると、チップがバラバラとなるため、ｎ型電極の作製などのその後の工程が複雑になるとともに歩留まりの低下が懸念される。
　また、ＬＥＤチップのサポート部は後工程たとえば実装工程でのハンドリングの都合上、一般に５０から１５０μｍ程度の厚みが必要であり、めっきにより形成された金属サポート層は寸法精度、形状の維持が難しく、それをマスクとした発光構造部のエッチングは寸法精度や形状維持が困難なものとなる。さらには、反射性オーミック金属のエッチングも前記マスクを用いて行うので、発光構造積層体の側面に金属残渣が付着し、ショートやリーク電流の発生などＬＥＤチップ特性への悪影響も懸念される。
特開２００６−３０３４２９号公報 特開２００２−７６４３５号公報
　ＬＥＤなどの縦型構造の窒化物半導体チップを作製するには、前述のようにレーザーでサファイア基板からエピタキシャル層を剥離するレーザーリフトオフ法や、金属バッファ層などをエッチングすることでサファイア基板からエピタキシャル層を剥離するケミカルリフトオフ法や、フォトケミカルリフトオフ法がある。いずれの方法も、エピタキシャル層をリフトオフするため、かつ窒化物半導体のエピタキシャル成長可能な物質層を成長用基板上に形成し、窒化物半導体を成長後に当該層をレーザーによる熱分解またはエッチングによって溶解することにより成長用基板からエピタキシャル層をリフトオフする方法である。なお、エピタキシャル層から成長用基板をリフトオフするという表現でも良い。
　図１（ａ）~図１（ｃ）は、ＩＩＩ族窒化物半導体において、リフトオフ法を用いて得られた縦型構造のＬＥＤチップを説明するための図であり、図１（ａ）は、個片化された１つのＬＥＤチップの概略的な側面図を、図１（ｂ）は、個片化された１つのＬＥＤチップの概略的な平面図を、図１（ｃ）は、個別のＬＥＤチップに個片化する前の、複数の発光構造部が形成されたウエハの概略的な平面図を示したものである。
　図１（ａ）に示すように、縦型構造のＬＥＤチップ２００は、導電性サポート部２０１、発光構造部２０２および上部電極２０３を順に有し、通常、導電性サポート部２０１および発光構造部２０２は、図１（ｂ）に示すように、その平面が四角形状に形成される。これは、図１（ｃ）に示すように、発光構造部２０２の平面が四角形状であれば、複数の発光構造部２０２が形成された状態のウエハから個々のＬＥＤチップ２００に切断する際に、図中、鎖線で示されるような直角の二方向で直線的な切断を行えば良いため加工生産性が高く、また加工しろによる材料ロスが抑えられるためである。なお、この場合下部電極は導電性サポート部が兼ねている。
　本発明者らは、サファイア基板上に形成したＩＩＩ族窒化物半導体からなる発光構造積層体をドライエッチングにより碁盤の目状にサファイア基板まで溝加工を行い、一次分離を行った。次いで基板形状の導電性サポート体を形成後に、リフトオフを行いサファイア基板を剥離させた。リフトオフ後の個々の発光構造積層体は、サポート体に一体的に支持されている。リフトオフされた個々の発光構造積層体にかなりの比率でクラックが導入されることが分かった。クラックは、サポート体に支持された発光構造積層体が、リフトオフでサファイア基板との結合から開放される際に入るようである。
　図２はクラックが導入された状況を上面から光学顕微鏡にて観察したものである。コーナー近傍から中央部に伸展するクラック帯が生じているのが分かる。（後述の表１に示す従来例であり、クラックの発生率は９５．５％であった。）このような状態に至れば不良品として扱われ、歩留まり、コスト、生産性の面で大問題である。
　このようなクラック発生は研究開発途上ということもあり、特許文献や学術文献などによって公表はされていないが、縦型構造のＩＩＩ族窒化物半導体ＬＥＤチップの量産化のためには解決すべき重要課題である。
　本発明の目的は、上記問題を解決し、発光構造部にクラックのない、高品質の縦型ＬＥＤチップおよびその製造方法を提供することにある。
　上記目的を達成するため、本発明の要旨構成は以下の通りである。
　（１）成長用基板の上に、第１伝導型のＩＩＩ族窒化物半導体層、発光層および前記第１伝導型とは異なる第２伝導型のＩＩＩ族窒化物半導体層を順次積層して発光構造積層体を形成する発光構造積層体形成工程と、前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する発光構造部形成工程と、前記複数個の発光構造部上にオーミック電極層、および、導電性サポート体と接続するための接続層を形成する工程と、前記接続層を介して下部電極を兼ねる導電性サポート体を形成する工程と、前記成長用基板を前記複数個の発光構造部からリフトオフする剥離工程と、前記発光構造部間で前記サポート体を切断することにより、各々がサポート部に支持された前記発光構造部を有する複数個のＬＥＤチップに個片化する切断工程とを具え、前記発光構造部形成工程は、前記複数個の発光構造部の各々の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）となるよう、前記発光構造積層体の一部を除去することを含むことを特徴とするＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（２）前記発光構造部間に位置するサポート体に、該サポート体を貫通する複数の貫通溝または貫通孔が設けられる上記（１）に記載ＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（３）前記切断工程は、前記複数の貫通溝または貫通孔を通るよう行われる上記（２）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（４）前記剥離工程は、ケミカルリフトオフ法またはフォトケミカルリフトオフ法を用いて行われる上記（１）または（２）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（５）前記剥離工程は、レーザーリフトオフ法を用いて行われる上記（１）、（２）または（３）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（６）前記導電性サポート体の形成工程は、接合法、湿式成膜法、乾式成膜法を用いて行われる上記（１）~（５）のいずれか一に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
　（７）上記（１）~（６）のいずれか一に記載の方法により製造された縦型ＬＥＤチップであって、前記サポート部の複数の側面のうち少なくとも１つの側面が、前記貫通溝または貫通孔の壁部の一部であることを特徴とするＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　（８）下部電極を兼ねる導電性サポート部と、該サポート部上に設けられた第２伝導型ＩＩＩ族窒化物半導体層、該第２伝導型ＩＩＩ族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第２伝導型とは異なる伝導型の第１伝導型ＩＩＩ族窒化物半導体層を有する発光構造部とを一対の電極で挟んだ構造を有し、前記発光構造部の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）であり、かつ前記サポート部の平面は、前記発光構造部の平面よりも大きくかつ異なる形状を有することを特徴とするＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　（９）前記コーナーに丸みを有する４ｎ角形状の一辺の直線部の長さをＬ１が、下記の式を満たす上記（７）または（８）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　Ｌ１≦０．８Ｌ０
　但し、Ｌ０は、前記４ｎ角形状がコーナーに丸みを有さない場合の４ｎ角形状の一辺の長さとする。
　（１０）前記サポート部の平面の形状が左右上下対称な略四角形または略八角形である上記（７）、（８）または（９）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　（１１）下部電極を兼ねる導電性サポート部と、該サポート部上に設けられた第２伝導型ＩＩＩ族窒化物半導体層、該第２伝導型ＩＩＩ族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第２伝導型とは異なる伝導型の第１伝導型ＩＩＩ族窒化物半導体層を有する発光構造部とを一対の電極で挟んだ構造を有し、前記発光構造部の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）であり、
前記導電性サポート部の側面の一部に、切断面と、切断面と表面形状の異なる非切断面とを有するＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　（１２）前記導電性サポート部の側面の前記非切断面が、前記導電性サポート部の上下に及ぶ上記（１１）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　（１３）前記導電性サポート部の平面の形状が四角形を基本構成とし、四辺に凹部を有し、凹の頂部が前記切断面である上記（１１）または（１２）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　（１４）前記導電性サポート部の平面の形状が八角形を基本構成とし、対向する四辺に切断面を有し、他の対向する四辺は非切断面である上記（１１）または（１２）に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
　本発明は、発光構造部の平面を、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数である。つまり、４ｎとは４の倍数を意味する。）となるよう形成し、発光構造部に加わる応力を分散すること、および、サポート体に複数の貫通溝または貫通穴を形成して個々の発光構造積層体に関与するサポート体の範囲を擬似的に分割することで、サポート側から発光構造部に加わる応力の分散をはかり、個々の発光構造積層体に加わる応力を小さくすることにより、サポート体に支持された発光構造積層体がリフトオフ時にサファイア基板との結合から開放される際にクラックが入るのを回避し、クラック発生率を低減させて発光構造部にクラックのない、高品質の縦型ＬＥＤチップを歩留まりよく提供することができる。
　また、サファイア基板上のＩＩＩ族窒化物半導体からなる発光構造積層体を個々のＬＥＤチップサイズに合わせて１次分離を行うが、その後サポート部は連結された状態であるため、リフトオフにより成長基板を除去してもウエハ状態であるため後工程でのデバイス加工が実施できる。
図１（ａ）~（ｃ）は、それぞれ、一般的な個片化された１つのＬＥＤチップの概略的側面図、個片化された１つのＬＥＤチップの概略的平面図および個片化する前の複数の発光構造部が形成されたウエハの平面図を示したものである。 図２は、従来の発光構造部に生じたクラックの状態を示す写真である。 図３（ａ）~（ｆ）は、本発明に従う縦型ＬＥＤチップの製造方法のフローを模式的に示したものである。 図４は、本発明に従う縦型ＬＥＤの個片化前のウエハの概略的平面図を示したものである。 図５（ａ）は、本発明に従う縦型ＬＥＤチップの個片化前のウエハの概略的平面図を示したものであり、図５（ｂ）は、本発明に従う個片化後の縦型ＬＥＤチップの概略的側面図を示したものである。図５（ｃ）は、実際の縦型ＬＥＤチップを上面から見た写真である。 図６（ａ）は、本発明に従う縦型ＬＥＤチップの個片化前のウエハの概略的平面図を示したものであり、図６（ｂ）は、本発明に従う個片化後の縦型ＬＥＤチップの概略的側面図を示したものである。図６（ｃ）は、実際の縦型ＬＥＤチップを上面から見た写真である。 図７は、実験例１~８のＬＥＤチップの発光構造部に発生したクラックの発生率を示すグラフである。 図８は、実験例９~１４のＬＥＤチップの発光構造部に発生したクラックの発生率を示すグラフである。 図９は、実験例１５~２２のＬＥＤチップの発光構造部に発生したクラックの発生率を示すグラフである。 図１０（ａ）~（ｄ）は、発光構造部に生じたクラックの状態を示す写真である。
　次に、本発明に従う縦型ＬＥＤの製造方法の実施形態について図面を参照しながら説明する。図３は、本発明に従う縦型ＬＥＤの製造方法のフローを模式的に示したものであって、説明の便宜上、厚さ方向が誇張して描かれている。
　本発明に従う縦型ＬＥＤの製造方法は、図３に示すように、成長用基板１０１の上に、第１伝導型のＩＩＩ族窒化物半導体層１０２、発光層１０３および第１伝導型とは異なる第２伝導型のＩＩＩ族窒化物半導体層１０４を順次積層して発光構造積層体１０５を形成する発光構造積層体形成工程（図３（ａ））と、成長用基板１０１の一部が露出するよう、発光構造積層体１０５の一部を除去することで、例えば島状に独立した複数個の発光構造部１０６を形成する発光構造部形成工程（図３（ｂ））と、これら複数個の発光構造部１０６を、下部電極を兼ねるサポート体１０７を形成する工程（図３（ｃ））と、成長用基板１０１を複数個の発光構造部１０６からリフトオフする剥離工程（図３（ｄ））と、発光構造部１０６間でサポート体１０７を１０７ａのように切断（図３（ｆ））することにより、各々が発光構造部１０６を有する複数個のＬＥＤチップ１００に個片化する切断工程とを具える。なお、図３（ｅ）に示すように、剥離工程の後に、上部電極１０８を発光構造部の剥離面側に形成する工程を具えることができる。
　本発明者らは、発光構造部に生じるクラックについて観察すべく、図１（ｂ）に示すような、発光構造部の平面が正方形である縦型ＬＥＤ２００を形成したところ、発光構造部２０２には、図２に示すような多数のクラックが観察された。これらは、発光構造部２０２のコーナーの近傍から中央部へ向かって伸展していることがわかる。なお、図３は、平面の一辺が１０００μｍの四角形状である発光構造部について、光学顕微鏡を用いて観察したものである。このような中央部へ向かって伸展するクラックは、一辺が５００μｍ以上の大型チップサイズの発光構造部に、より顕著に発生する。
　本発明者らは、このようなクラックの発生形態について鋭意検討を行ったところ、クラックは、結晶学的なスベリ面やヘキ開面に依存するというよりも、むしろ、発光構造部やサポート部の形状に起因して発生するものであることを突き止めた。特に発光構造物のコーナー部近傍に多数のクラックが発生し易いことが判明した。これは、成長用基板を発光構造部から剥離する際に、成長用基板と発光構造部ならびに接続したサポート間の応力が発光構造部のコーナー部近傍に集中するといった応力分布に関係していると考えられる。
　したがって、本発明に従う縦型ＬＥＤチップの製造方法は、発光構造部形成工程（図３（ｂ））において、図４に示すように、複数個の発光構造部１０６の各々の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）となるよう、発光構造積層体１０５の一部を除去することを含み、かかる構成を有することにより、発光構造部１０６に応力集中することを避け、クラックのない、高品質の縦型ＬＥＤチップを提供することができるものである。
　また、本発明に従う縦型ＬＥＤチップの製造方法は、導電性サポート形成工程（図３（ｃ））において、発光構造部間に位置するサポート体に、該サポート体を貫通する複数の貫通溝または貫通孔を設けて、個々の発光構造物に加わるサポート側からの応力を分散させ、かつ、発光構造物１０６のコーナー近傍に応力集中することを避け、クラックのない、高品質の縦型ＬＥＤチップを提供することができるものである。
　成長用基板１０１は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やＩＩＩ族窒化物半導体からなる発光構造積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
　リフトオフ層は、レーザーリフトオフ法ではＧａＮバッファ層がレーザーでの熱分解およびその後の再固着の回避（Ｇａの融点が２９．７℃と低融点なため）ができる点で好ましく、ケミカルリフトオフ法ではＣｒＮなどの金属バッファ層が化学選択エッチングで溶解できるので好ましい。前者の形成は後述のＭＯＣＶＤ装置内で、後者はスパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜するのが好ましい。
　発光構造積層体１０５は、第１伝導型をｎ型とし、第２伝導型をｐ型としてもよいし、この逆であってもよい。第１伝導型のＩＩＩ族窒化物半導体層１０２、発光層１０３および第２伝導型のＩＩＩ族窒化物半導体層１０４は、ＭＯＣＶＤ法により例えば成長用基板１０１上にエピタキシャル成長させることができる。
　本発明に従う縦型ＬＥＤチップの製造方法により製造された発光構造部１０６は、その平面形状が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）とし、このように４の倍数の頂点を有する多角形であることにより、図４に鎖線で示されるように、導電性サポート体１０７を直交して切断することを想定した際に、内接した多角形が対称性を確保でき、加わる応力を均等に分散させることができる。さらに、発光構造部１０６の横断面の形状のコーナー部が丸みを有することで、発光構造部１０６が成長用基板１０１から離れサポート体１０７に移し替えられる際の、発光構造部１０６に加わる応力が分散され、クラックの発生をさらに抑制することができる。
　上記発光構造部形成工程において、発光構造積層体１０５の一部の除去には、ドライエッチング法を用いるのが好ましい。これは、ＩＩＩ族窒化物半導体層で構成される発光構造積層体１０５のエッチングの終点を再現性良く制御できるからである。また、隣接する発光構造部１０６が繋がった状態であると、例えばレーザーリフトオフ法を用いて成長用基板１０１を剥離する場合、上述したＧａＮ層等を熱分解させた際に発生する窒素ガスの逃げ道が無く、発光構造部１０６にクラックや破裂破壊が生じ、また、化学エッチング液で上述した金属バッファ層を溶解するケミカルリフトオフ法やフォトケミカルリフトオフ法を用いる場合には、エッチング液が金属層に給液されず、リフトオフができなくなってしまうため、この除去は、成長用基板１０１の一部が露出するまで行うものとする。
　図には示されないが、上記サポート体形成工程は、複数個の発光構造部１０６とサポート体１０７とを、複数個の発光構造部１０６の各々と接するオーミック電極層、およびサポート体１０７と接する接続層を介して形成するのが好ましい。また、オーミック電極層と接続層との間にさらに反射層を形成するか、オーミック電極層が反射層の機能を兼ねることがより好ましい。これらの層形成には、真空蒸着法、イオンプレーティング法、スパッタリング法などの乾式成膜法を用いることができる。
　上記オーミック電極層は、仕事関数の大きな金属、例えばＰｄ、Ｐｔ，Ｒｈ、Ａｕなどの貴金属やＣｏ，Ｎｉにより形成されることができる。
　また、反射層としては、Ｒｈ等の反射率が高いため、上記オーミック電極層との兼用も可能だが、発光領域が緑から青色の場合にはＡｇやＡｌ層等を、紫外線領域ではＲｈやＲｕ層等を用いるのがより好ましい。
　また、接続層は、サポート体１０７の形成方法にもよるが、接合法、例えば加熱圧着によりサポート体１０７を接合する場合、Ａｕ、Ａｕ−Ｓｎ、ハンダ等とすることができる。
　なお、サポート体１０７としては、導電性シリコン基板やＣｕＷ合金基板、Ｍｏ基板などが熱膨張係数、熱伝導率の面で適している。また、サポート体１０７は、湿式あるいは乾式めっきにより形成することもできる。たとえばＣｕまたはＡｕの電気めっきでは、接続層としてＣｕ、Ａｕなどを用いることができる。
　上面から見た導電性サポート部１０７ａの平面が発光構造部１０６よりも大きく端部が５０μｍ以上露呈していることが好ましい。また、導電性サポート部１０７ａの横断面の形状が四角形または八角形を基本構成とするのが好ましい。基本構成とするとは、ダイシング後のサポート部の辺やコーナー部の一部にくぼみや突起部を有していても良いという意味であり、ダイシング前の導電性サポート体１０７に孔や溝を形成しても良いことを意味している。
　すなわち、図５（ａ）および図６（ａ）に一例として示されるように、発光構造部１０６間に位置するサポート体１０７の部分には、サポート体１０７を貫通する複数の貫通溝１０９または貫通孔１１０が設けられるのが好ましい。サポート体に孔や溝を設けることにより、１つの発光構造部に関与するサポート体の領域を擬似的に分割し、発光構造部に加わるサポート部側からの応力を緩和、分散させることができるからである。
　また、ケミカルリフトオフ法やフォトケミカルリフトオフ法を用い、化学エッチング液で金属層を溶解してリフトオフを行う場合には、発光構造部１０６間の溝１１１（エッチングチャンネル）以外にも、サポート体１０７に貫通溝１０９や貫通孔１１０を形成することにより、エッチング液の給排液を効果的に行うことができ、金属層のエッチング速度を向上させることができる副次的な効果も生じる。
　なお、上記サポート体１０７の貫通溝１０９や貫通孔１１０は、Ｓｉ基板を用いた場合にはドライエッチング、ＣｕやＡｕめっきによって形成する場合には厚膜フォトレジストでマスクして溝や孔を形成したが、上記発光構造部１０６の間の分離溝と対向するのが当然好ましい。貫通溝１０９や貫通孔１１０が発光構造部１０６の下に位置してしまうと応力分布が均等でなくなり、クラック発生を助長したりサポート部が欠損したりするため放熱性を悪化させてしまうおそれがあるためである。
　上記剥離工程は、上記リフトオフ層をレーザーリフトオフ法、ケミカルリフトオフ法またはフォトケミカルリフトオフ法で除去し、成長用基板１０１と発光構造物１０６間の剥離を行うのが好ましい。
　また、剥離工程により露呈した発光構造部１０６の面は、ウエット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングまたは、およびウエットエッチングで所定量削り、レジストをマスクとしたリフトオフ法によりｎ型オーミック電極、ボンディングパッド電極を形成する。電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕなどが用いられ、オーミック電極、ボンディングパッドにはＰｔ、Ａｕなどをカバー層として成膜して、配線抵抗の低減とワイヤーボンドの密着性を向上させる。なお、発光構造部１０６の側面ならびに表面には、ＳｉＯ２やＳｉＮなどの保護膜を付与しても良い。
　上記切断工程では、発光構造部１０６間を例えばブレードダイサーやレーザーダイサーを用いて切断するが、発光構造部１０６に熱や破砕ダメージが入るのを防止するため、一般には発光構造部１０６は導電性サポート部１０７ａの平面外周よりも内側に寄せるが、通常１０から３０μｍ程度である。
　また、切断工程は、複数の貫通溝１０９または貫通孔１１０を通るよう行われるのが好ましい。すなわち、本発明の縦型ＬＥＤは、上述した縦型ＬＥＤの製造方法を用いて、サポート部の複数の側面のうち少なくとも１つの側面が、貫通溝１０９または貫通孔１１０の壁部の一部であるものとすることができる。図６（ｂ）および図７（ｂ）は、切断工程後の縦型ＬＥＤの概略的な側面図を示したものであり、サポート部１０７の斜線部は、切断部分を、それ以外は上記貫通溝１０９または貫通孔１１０の壁部の一部であることを示すものである。
　つまり、ダイシング後の分離面はサポート部の一部であり、チップ時のサポート部の側面側の一部に切断面を有しない非切断面が含まれる事が好ましい。ここで、上記「切断面」とは、切断工程においてダイサー等によって直接切断された面のことをいい、例えば上述した貫通溝や貫通孔を通るように導電性サポート体１０７が切断された場合、これら貫通溝や貫通孔の壁部に対応する面は、ブレードやレーザーが触れていない非切断面である。したがって、このような非切断面と、上記切断面とは、その表面形状が異なる。
　切断面はブレード切削面またはレーザーによる溶解面となる。非切断面はドライエッチング面やレジストマスクを除去した後の面である。非切断面は、たとえばケミカルリフトオフや電極形成時にエッチング液に接触する場合がある。粗さなどで一概に定義することは困難だが、光学顕微鏡等で切断面と非切断面との表面状態の差を観察することができる。
　次に、本発明に従う縦型ＬＥＤの実施形態について図面を参照しながら説明する。
　本発明に従う縦型ＬＥＤは、一例として図４に示されるように、サポート部１０７ａと、このサポート部１０７ａ上に設けられた第２伝導型ＩＩＩ族窒化物半導体層、第２伝導型ＩＩＩ族窒化物半導体層の上に設けられた発光層、および、発光層の上に設けられた第２伝導型とは異なる伝導型の第１伝導型ＩＩＩ族窒化物半導体層を有する発光構造部１０６とを一対の電極で挟んだ構造を有し、発光構造部１０６の平面形状が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）であり、かつサポート部１０７ａの平面は、発光構造部１０６の平面よりも大きくかつ異なる形状を有し、かかる構成を有することにより、発光構造部１０６にクラックが少なく、高品質の縦型ＬＥＤを提供することができるものである。
　なお、図および以下の説明は、便宜的に縦と横の辺の長さが等しい円や正方形などの正４ｎ角形を基準にしているが、縦と横の長さが異なる場合でも同様の効果がある。楕円や長方形などの場合は、アスペクト比が３：１を越えない範囲で、縦、横のそれぞれが以下に記載する条件を満たせばよい。
　コーナーに丸みを有する４ｎ角形状の一辺の直線部の長さをＬ１は、下記の式を満たすのが好ましい。
　Ｌ１≦０．８Ｌ０
　但し、Ｌ０は、４ｎ角形状がコーナーに丸みを有さない場合の４ｎ角形状の一辺の長さとする。
　ここで、本発明のコーナーの丸みとは曲率半径Ｒを持つ円弧であることが好ましい。ＬＥＤのチップサイズや成長用基板、バッファ層、発光構造部、サポート部の構造によって、クラックを抑制するために必要なＲの下限値が異なってくるが、本発明では、一般的なフォトマスク上の面取り量またはフォトリソグラフィー工程で発生するコーナー部の鈍りによって形成される丸みの範囲を超えて、意図してコーナーの丸みを形成する。
　ｎ角形が辺の長さＷの正方形に内接する場合、多角形の辺の長さＬ０は
　Ｌ０＝Ｗ×ｔａｎ（１８０°／Ｎ）
　であり、コーナーの丸みの曲率半径Ｒの円弧がコーナーで交わる辺に内接する場合、面取り後の辺（直線部）の長さＬ１は
　Ｌ１＝Ｌ０−２×Ｒ／ｔａｎ（（１８０°−３６０°／Ｎ）／２）
　であり、Ｌ１とＬ０の比率Ｌ１／Ｌ０は
　Ｌ１／Ｌ０＝１−２×Ｒ／Ｗ／ｔａｎ（（１８０°−３６０°／Ｎ）／２）／ｔａｎ（１８０°／Ｎ）
　　　　　　＝１−２×Ｒ／Ｗ／ｔａｎ（９０°−１８０°／Ｎ）／ｔａｎ（１８０°／Ｎ）
　　　　　　＝１−２×Ｒ／Ｗ
　となってＷとＲで決まり、Ｎにはよらないことになる。
　本発明は、面取り前の多角形の辺の長さＬ０と面取後の辺の直線部の長さＬ１の比率Ｌ１／Ｌ０が０．８以下さらに好ましくは０．７以下とすることで、クラック発生を大幅に抑制することができる。
　また、サポート部１０７ａの平面は、発光構造部１０６よりも大きく、かつ端部が５０μｍ以上露呈していることが好ましい。また、サポート部１０７ａの平面形状は、四角形または八角形を基本構成とするのが好ましい。基本構成とするとは、切断工程後のサポート部１０７の辺やコーナー部の一部にくぼみや突起部を有していても良いという意味であり、切断工程前のサポート体１０７に貫通溝１０９や貫通孔１１０を形成しても良いことを意味している。サポート体１０７に貫通溝１０９や貫通孔１１０を設けることにより、サポート体１０７の貫通溝１０９や貫通孔１１０が、半導体発光構造部に加わる応力を緩和させ、クラックの発生防止に寄与するためである。
　なお、図１~図６は、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。
［実験例］
　（実験例１~８）
　実験例１~８は、サファイア基板上に、リフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｎ型ＩＩＩ族窒化物半導体層（ＧａＮ層、厚さ：７μｍ）、発光層（ＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＩＩＩ族窒化物半導体層（ＧａＮ層、厚さ：０．２μｍ）を順次積層して発光構造積層体を形成し、その後、サファイア基板の一部が露出するよう、発光構造積層体の一部を除去することで、横断面の形状が、正方形、コーナーに丸みを有する正方形、または円となるよう、
島状に独立した複数個の発光構造部を形成した。コーナーに丸みを付与する前の正方形の一辺の長さＬ０、コーナーの曲率半径Ｒ、丸み付与後の一辺の直線部の長さＬ１、Ｌ０に対するＬ１の比率Ｌ１／Ｌ０は、表１に示す。
Figure JPOXMLDOC01-appb-T000001
　各々の発光構造部の上に、オーミック電極層（Ｒｈ，厚さ：０．１μｍ）、接続層（Ａｕ−Ｓｎ合金，厚さ：１．５μｍ）を形成し、また、貼り合わされるボロンドープｐ型導電性シリコン基板の両面に、Ｔｉ／Ｐｔのオーミックコンタクトを形成し、さらに、上記発光構造部と貼り合わされる側に、接続層（Ａｕ−Ｓｎ合金層，厚さ：１．０μｍ）を形成し、両者を加熱プレスすることで貼り合せた。
　その後、ケミカルリフト法を用いてサファイア基板を剥離した。なお、エッチング液として硝酸第二セリウムアンモン溶液を用いた。この溶液は、シリコン基板や上記の各種金属層は腐蝕せずに、金属層のみをエッチングすることができるので好適である。
　（実験例９~１４）
　発光構造積層体の一部を除去することで、横断面の形状が、正八角形、コーナーに丸みを有する正八角形、または円となるよう、島状に独立した複数個の発光構造部を形成したこと以外は、上記実験例と同様な方法によりサファイア基板を剥離した。
　（実験例１５~２２）
　発光構造積層体の一部を除去することで、横断面の形状が、正十二角形、コーナーに丸みを有する正十二角形、または円となるよう、島状に独立した複数個の発光構造部を形成したこと以外は、上記実験例と同様な方法によりサファイア基板を剥離した。
　（従来例ならびに実験例２３~２５）
　発光構造積層体の一部を除去することで、横断面の形状が、正方形（従来例）または円となるよう、島状に独立した複数個の発光構造部を形成した。発光構造部の幅Ｗは１０００μｍであり、コーナーに丸みを付与する前の正方形の一辺の長さＬ０、コーナーの曲率半径Ｒ、丸み付与後の一辺の直線部の長さＬ１、Ｌ０に対するＬ１の比率Ｌ１／Ｌ０は、表１に示す。また、個々の素子の配置は碁盤の目状の升目内とした。素子間のピッチは１２５０μｍである。
　実験例２４および２５について、個別の発光構造部のｐ層上にオーミック電極層（ＮｉＯならびにＡｇ）を形成し、次いで分離溝にフォトレジストを埋め込むとともに個々の発光構造物のｐ−オーミック電極層部は開口して、サポート体と接続するための接続層（Ｎｉ／Ａｕ／Ｃｕ）を形成した。次いで後述のＣｕめっきの際に成膜を防止するため厚膜レジストによるピラーの形成を行った。形成位置は図５（ａ）のように発光構造部を取り囲む升目の辺上または図６（ａ）のように辺の交差点位置とした。なおピラー形成位置の接続層はエッチングにより予め除去した。
　次いで、硫酸銅系の電解液を用いてＣｕを８０μｍ電気めっきしサポート体を形成した。液温は２５~３０℃の範囲で、成膜速度は２５μｍ／ｈｒであった。次いで、ピラー部ならびに分離溝に埋め込んだレジストを薬液洗浄により除去し、サポート体の上下に貫通する溝・孔を形成した。なお、図５（ａ）に示す貫通溝５０の幅は７０μｍ、長さを９００μｍとして四辺に形成した。図６（ａ）に示す貫通孔６０は四角柱状としその辺の長さは４１０μｍとした。その後、選択エッチング液により金属層を溶解除去して、成長用サファイア基板を分離して発光構造部をサポート体側に移し替えた。なお、従来例ならびに実験例２３については、別途ピラーを形成せず、ピラー位置の接続層の除去も行わないで、全面にＣｕめっきを行った。
　（評価）
　実験例１~２２について、サファイア基板を発光構造部から剥離することで露出した発光構造部の表面を光学顕微鏡観察し、クラックの発生状況ならびにウエハ面内でのクラック発生率を調べた。特徴として、クラックは、図１０（ａ）に示すような、コーナー周辺からチップ中央に向けて伸展する形態、または図１０（ｂ）に示すような、コーナー周辺近傍に発生する形態であり、直線状の辺の部分での発生はなかった。これらコーナー周辺からチップ中央に向かうクラックおよびコーナー周辺近傍のクラックの発生率を表１および図７~図９に示す。なお、図７は、実験例１~８の結果を、図８は実験例９~１４の結果を、図９は実験例１５~２２の結果をそれぞれ示したものである。
　表１および図７~９から分かるとおり、本発明に従う実験例２~８、１０~１４および１６~２２は、比較例である実験例１、９および１５と比較して、コーナーから中央方向へ向かうクラックおよびコーナーに沿ったクラックの発生の少なくとも一方を抑制することができていることがわかる。
　また、従来例ならびに実験例２３~２５についても、サファイア基板を剥離することで露出した発光構造部の表面を光学顕微鏡観察し、クラックの発生状況ならびにウエハ面内でのクラック発生率を調べた。これらコーナー周辺からチップ中央に向かうクラックおよびコーナー周辺近傍のクラックの発生率も表１に示す。
　上記の結果は、複数の発光構造部間に位置するサポート体に上下に貫通する貫通溝または貫通孔を設けることで、サファイア基板剥離時にサポート体から発光構造部へ加わる応力が分散されたことを示している。また、実験例２３~２５の試料において、金属層のエッチング所要時間は、上下貫通溝・孔が無い場合には３５時間であった。一方、上下貫通溝・孔を形成した場合には両者とも６時間であり、クラック発生の抑制面だけでなく、生産性向上面でも多大な効果が認められた。
　次に、サファイア基板を剥離することにより露出した発光構造部を清浄化し、ｎ型オーミック電極・ワイヤーボンディングパッド電極として、Ｔｉ／Ａｌ／Ｎｉ／Ａｕを真空蒸着法で形成し、図５（ａ）および図６（ａ）に鎖線で示した切断箇所をレーザーダイサーにより切断して個片化した。加工しろ（カーフロス）は１１~１８とした。ブレードダイサーの場合、貫通溝・孔の位置で切断送り速度を変更するのは現実不可能であるが、レーザーダイサーでは切断する必要がない上下貫通部はスキップさせることができるので、交点位置の貫通孔の場合５０％、升目の辺の位置に貫通溝を形成した場合には６０％切断時間を短縮することができた。
　これにより、ＬＥＤチップのサポート部は図５（ｂ）の側面図で示すように、未切断部を側面に含む。個片化後のサポート形状は、図５（ｃ）に示すように、四角形を基本形状としたものになる。また、図６は交点位置の貫通孔の場合であり、正方形の支持基板のコーナー部が欠損した状態であるが、貫通孔の形状は円柱状、角柱状とでしてもよく、個片化後のサポート形状は、図６（ｃ）に示すように、八角形を基本形状としたものになる。この場合も、図６（ｂ）に示すように側面に切断部および切断しない部分を有する。またこれらは、発光構造部の平面形状とサポート部の平面形形状が異なり、サポート部は発光構造部よりも端面が大きく露呈した好ましい構造である。
　したがって、表１および図７~図９からわかるように、本発明に従う実験例２~８、１０~１４、１６~２２、および２４~２５は、従来例ならびに、比較例である実験例１、９、１５、２３と比較して、コーナーから中央方向へ向かうクラックおよびコーナーに沿ったクラックの発生のいずれか一方を効果的に抑制することができる。
　以上、実施例実験例２~８、１０~１４、１６~２２、および２４~２５は、コーナーに丸みを有する４ｎ角形形状である横断面の、ｎ＝１、２、３の例を示した。ｎが４以上ではさらに交差角が広がりコーナーに丸みを施せばしだいに円に漸近することになり、実質的には円と考えても良い。
　本発明によれば、発光構造部の平面を、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）となるよう形成すること、複数の発光構造部間に位置するサポート体に上下に貫通する貫通溝または貫通孔を設けること、により、サファイア基板剥離時にサポート部から発光構造部へ加わる応力が分散され、歩留まりよく、発光構造部にクラックのない、高品質の縦型ＬＥＤチップを提供することができる。
　１００　　縦型ＬＥＤチップ
　１０１　　成長用基板
　１０２　　第１伝導型のＩＩＩ族窒化物半導体層
　１０３　　発光層
　１０４　　第２伝導型のＩＩＩ族窒化物半導体層
　１０５　　発光構造積層体
　１０６　　発光構造部
　１０７　　下部電極を兼ねた導電性サポート部
　１０７ａ　切断後の導電性サポート部
　１０８　　上部電極
　１０９　　貫通溝
　１１０　　貫通孔
　１１１　　溝（エッチングチャンネル）
　２００　　縦型ＬＥＤチップ
　２０１　　下部電極を兼ねた導電性サポート部
　２０２　　発光構造部
　２０３　　上部電極

Claims (14)

  1. 　成長用基板の上に、第１伝導型のＩＩＩ族窒化物半導体層、発光層および前記第１伝導型とは異なる第２伝導型のＩＩＩ族窒化物半導体層を順次積層して発光構造積層体を形成する発光構造積層体形成工程と、前記成長用基板の一部が露出するよう、前記発光構造積層体の一部を除去することで、独立した複数個の発光構造部を形成する発光構造部形成工程と、前記複数個の発光構造部上にオーミック電極層、および、導電性サポート体と接続するための接続層を形成する工程と、前記接続層を介して下部電極を兼ねる導電性サポート体を形成する工程と、前記成長用基板を前記複数個の発光構造部からリフトオフする剥離工程と、前記発光構造部間で前記サポート体を切断することにより、各々がサポート部に支持された前記発光構造部を有する複数個のＬＥＤチップに個片化する切断工程とを具え、前記発光構造部形成工程は、前記複数個の発光構造部の各々の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）となるよう、前記発光構造積層体の一部を除去することを含むことを特徴とするＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  2. 　前記発光構造部間に位置するサポート体に、該サポート体を貫通する複数の貫通溝または貫通孔が設けられる請求項１に記載ＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  3. 　前記切断工程は、前記複数の貫通溝または貫通孔を通るよう行われる請求項２に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  4. 　前記剥離工程は、ケミカルリフトオフ法またはフォトケミカルリフトオフ法を用いて行われる請求項１または２に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  5. 　前記剥離工程は、レーザーリフトオフ法を用いて行われる請求項１、２または３に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  6. 　前記導電性サポート体の形成工程は、接合法、湿式成膜法、乾式成膜法を用いて行われる請求項１~５のいずれか一項に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法。
  7. 　請求項１~６のいずれか一項に記載の方法により製造された縦型ＬＥＤチップであって、前記サポート部の複数の側面のうち少なくとも１つの側面が、前記貫通溝または貫通孔の壁部の一部であることを特徴とするＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
  8. 　下部電極を兼ねる導電性サポート部と、該サポート部上に設けられた第２伝導型ＩＩＩ族窒化物半導体層、該第２伝導型ＩＩＩ族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第２伝導型とは異なる伝導型の第１伝導型ＩＩＩ族窒化物半導体層を有する発光構造部とを一対の電極で挟んだ構造を有し、前記発光構造部の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）であり、かつ前記サポート部の平面は、前記発光構造部の平面よりも大きくかつ異なる形状を有することを特徴とするＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
  9. 　前記コーナーに丸みを有する４ｎ角形状の一辺の直線部の長さをＬ１が、下記の式を満たす請求項７または８に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
    　Ｌ１≦０．８Ｌ０
    　但し、Ｌ０は、前記４ｎ角形状がコーナーに丸みを有さない場合の４ｎ角形状の一辺の長さとする。
  10. 　前記サポート部の平面の形状が左右上下対称な略四角形または略八角形である請求項７、８または９に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
  11. 　下部電極を兼ねる導電性サポート部と、該サポート部上に設けられた第２伝導型ＩＩＩ族窒化物半導体層、該第２伝導型ＩＩＩ族窒化物半導体層の上に設けられた発光層、および、該発光層の上に設けられた前記第２伝導型とは異なる伝導型の第１伝導型ＩＩＩ族窒化物半導体層を有する発光構造部とを一対の電極で挟んだ構造を有し、前記発光構造部の平面が、円またはコーナーに丸みを有する４ｎ角形状（ｎは正の整数とする。）であり、
    前記導電性サポート部の側面の一部に、切断面と、切断面と表面形状の異なる非切断面とを有するＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
  12. 　前記導電性サポート部の側面の前記非切断面が、前記導電性サポート部の上下に及ぶ請求項１１に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
  13. 　前記導電性サポート部の平面の形状が四角形を基本構成とし、四辺に凹部を有し、凹の頂部が前記切断面である請求項１１または１２に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
  14. 　前記導電性サポート部の平面の形状が八角形を基本構成とし、対向する四辺に切断面を有し、他の対向する四辺は非切断面である請求項１１または１２に記載のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ。
PCT/JP2009/069230 2009-11-05 2009-11-05 Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法 WO2011055462A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN200980163264.6A CN102687288B (zh) 2009-11-05 2009-11-05 第iii族氮化物半导体纵向结构led芯片及其制造方法
PCT/JP2009/069230 WO2011055462A1 (ja) 2009-11-05 2009-11-05 Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
KR1020147028765A KR101542026B1 (ko) 2009-11-05 2009-11-05 Ⅲ족 질화물 반도체 수직형 구조 ｌｅｄ 칩 및 그 제조 방법
KR1020127012716A KR20120094483A (ko) 2009-11-05 2009-11-05 Ⅲ족 질화물 반도체 세로형 구조 ｌｅｄ 칩 및 그 제조 방법
JP2011539246A JP5690738B2 (ja) 2009-11-05 2009-11-05 Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
EP09851114.0A EP2498303A4 (en) 2009-11-05 2009-11-05 III NITRIDE SEMICONDUCTOR LED CHIP WITH VERTICAL STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF
US13/503,582 US8962362B2 (en) 2009-11-05 2009-11-05 Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
US14/017,889 US9012935B2 (en) 2009-11-05 2013-09-04 Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/069230 WO2011055462A1 (ja) 2009-11-05 2009-11-05 Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/503,582 A-371-Of-International US8962362B2 (en) 2009-11-05 2009-11-05 Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
US14/017,889 Division US9012935B2 (en) 2009-11-05 2013-09-04 Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2011055462A1 true WO2011055462A1 (ja) 2011-05-12

Family

ID=43969705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/069230 WO2011055462A1 (ja) 2009-11-05 2009-11-05 Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法

Country Status (6)

Country Link
US (2) US8962362B2 (ja)
EP (1) EP2498303A4 (ja)
JP (1) JP5690738B2 (ja)
KR (2) KR101542026B1 (ja)
CN (1) CN102687288B (ja)
WO (1) WO2011055462A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153370A1 (ja) * 2011-05-12 2012-11-15 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
WO2013046267A1 (ja) * 2011-09-28 2013-04-04 ウェーブスクエア，インコーポレイテッド 半導体素子およびその製造方法
WO2013094083A1 (ja) * 2011-12-21 2013-06-27 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
JP2014003283A (ja) * 2012-05-25 2014-01-09 Toshiba Corp 半導体発光装置および光源ユニット
JP2014007178A (ja) * 2012-06-21 2014-01-16 Panasonic Corp 縦型構造発光素子の製造方法
JP2014007179A (ja) * 2012-06-21 2014-01-16 Panasonic Corp 縦型構造発光素子の製造方法
WO2014049885A1 (ja) * 2012-09-28 2014-04-03 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
US8907322B2 (en) 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8921227B2 (en) 2012-05-16 2014-12-30 Dowa Electronics Materials Co., Ltd. Semiconductor device assembly and semiconductor device and method of manufacturing the same
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US20150279945A1 (en) * 2012-10-26 2015-10-01 Daniel Francis Semiconductor devices with improved reliability and operating life and methods of manufactuirng the same
JP2017005103A (ja) * 2015-06-10 2017-01-05 浜松ホトニクス株式会社 電子部品の製造方法及び半導体ウエハ
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
TWI718923B (zh) * 2020-04-08 2021-02-11 台灣愛司帝科技股份有限公司 發光二極體晶片結構以及晶片移轉系統與方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806226B2 (en) 2010-06-18 2017-10-31 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
JP5729335B2 (ja) * 2012-03-19 2015-06-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CA2854771A1 (en) * 2013-06-21 2014-12-21 J2 Light Inc. Lighting system and method to control a lighting system
GB2534204A (en) * 2015-01-17 2016-07-20 Melexis Technologies Nv Semiconductor device with at least one truncated corner and/or side cut-out
EP3248226B1 (en) * 2015-11-04 2020-02-26 Goertek Inc. Micro-led transferring method and manufacturing method of micro-led device
CN105836699B (zh) * 2016-05-26 2018-03-06 中国电子科技集团公司第十三研究所 一种圆形芯片的加工方法
KR102247983B1 (ko) * 2019-09-04 2021-05-04 한국광기술원 라운드형 발광소자 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116869A (en) * 1974-08-02 1976-02-10 Hitachi Ltd Handotaisochino seizoho
JPH02240975A (ja) * 1989-03-14 1990-09-25 Toshiba Corp 化合物半導体発光装置及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP2002076435A (ja) 2000-09-05 2002-03-15 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2006237339A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
JP2006303429A (ja) 2005-04-15 2006-11-02 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子の製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437337B2 (ja) * 1999-06-08 2010-03-24 住友精密工業株式会社 半導体デバイスの製造方法
JP3893874B2 (ja) * 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2005252222A (ja) 2004-02-03 2005-09-15 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
US6924210B1 (en) * 2004-03-06 2005-08-02 International Business Machines Corporation Chip dicing
JP2006030329A (ja) 2004-07-13 2006-02-02 Ricoh Co Ltd 電子写真感光体およびその製造方法
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
JP2006228855A (ja) 2005-02-16 2006-08-31 Rohm Co Ltd 半導体発光素子およびその製法
JP5270088B2 (ja) 2005-12-15 2013-08-21 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
US7648891B2 (en) 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration
JP2011029612A (ja) * 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116869A (en) * 1974-08-02 1976-02-10 Hitachi Ltd Handotaisochino seizoho
JPH02240975A (ja) * 1989-03-14 1990-09-25 Toshiba Corp 化合物半導体発光装置及びその製造方法
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP2002076435A (ja) 2000-09-05 2002-03-15 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2006237339A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
JP2006303429A (ja) 2005-04-15 2006-11-02 Samsung Electro Mech Co Ltd 垂直構造の窒化物半導体発光素子の製造方法
JP2009099681A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 基板の個片化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2498303A4

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184339B2 (en) 2010-06-18 2015-11-10 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8907322B2 (en) 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9502603B2 (en) 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
WO2012153370A1 (ja) * 2011-05-12 2012-11-15 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体縦型構造ｌｅｄチップおよびその製造方法
WO2013046267A1 (ja) * 2011-09-28 2013-04-04 ウェーブスクエア，インコーポレイテッド 半導体素子およびその製造方法
US9184338B2 (en) 2011-09-28 2015-11-10 Bbsa Limited Semiconductor device and method of manufacturing the same
CN103890914A (zh) * 2011-09-28 2014-06-25 Bbsa有限公司 半导体元件及其制造方法
WO2013094083A1 (ja) * 2011-12-21 2013-06-27 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
JPWO2013094083A1 (ja) * 2011-12-21 2015-04-27 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体素子およびその製造方法
US8921227B2 (en) 2012-05-16 2014-12-30 Dowa Electronics Materials Co., Ltd. Semiconductor device assembly and semiconductor device and method of manufacturing the same
JP2014003283A (ja) * 2012-05-25 2014-01-09 Toshiba Corp 半導体発光装置および光源ユニット
JP2014007179A (ja) * 2012-06-21 2014-01-16 Panasonic Corp 縦型構造発光素子の製造方法
JP2014007178A (ja) * 2012-06-21 2014-01-16 Panasonic Corp 縦型構造発光素子の製造方法
WO2014049885A1 (ja) * 2012-09-28 2014-04-03 ウェーブスクエア，インコーポレイテッド Iii族窒化物半導体素子およびその製造方法
JPWO2014049885A1 (ja) * 2012-09-28 2016-08-22 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体素子およびその製造方法
US9537053B2 (en) 2012-09-28 2017-01-03 Bbsa Limited III nitride semiconductor device and method of manufacturing the same
US20150279945A1 (en) * 2012-10-26 2015-10-01 Daniel Francis Semiconductor devices with improved reliability and operating life and methods of manufactuirng the same
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
JP2017005103A (ja) * 2015-06-10 2017-01-05 浜松ホトニクス株式会社 電子部品の製造方法及び半導体ウエハ
TWI718923B (zh) * 2020-04-08 2021-02-11 台灣愛司帝科技股份有限公司 發光二極體晶片結構以及晶片移轉系統與方法

Also Published As

Publication number Publication date
EP2498303A4 (en) 2014-10-08
CN102687288B (zh) 2016-04-06
US8962362B2 (en) 2015-02-24
EP2498303A1 (en) 2012-09-12
US20140001511A1 (en) 2014-01-02
KR20140133944A (ko) 2014-11-20
US20120248458A1 (en) 2012-10-04
CN102687288A (zh) 2012-09-19
US9012935B2 (en) 2015-04-21
JP5690738B2 (ja) 2015-03-25
JPWO2011055462A1 (ja) 2013-03-21
KR101542026B1 (ko) 2015-08-04
KR20120094483A (ko) 2012-08-24

Similar Documents

Publication Publication Date Title
JP5690738B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
KR100854986B1 (ko) 화합물 반도체 소자 웨이퍼의 제조방법
US9502603B2 (en) Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
KR100691363B1 (ko) 수직구조 발광 다이오드의 제조 방법
JP5881689B2 (ja) 発光素子チップ及びその製造方法
TW200849670A (en) Process for producing compound semiconductor device and compound semiconductor device
JP5774712B2 (ja) 半導体素子およびその製造方法
JP2013058707A (ja) 半導体発光素子の製造方法
JP5934720B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
KR20090114870A (ko) 질화물 반도체 발광소자의 제조 방법
JP5763858B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP5723431B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップ
JP2010161198A (ja) 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、及び半導体発光素子用ウェハの製造方法
KR102649711B1 (ko) 초박형 반도체 다이의 제조 방법
JP5918367B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI415300B (zh) 半導體晶圓及半導體裝置及製造半導體晶圓及裝置之方法
WO2014027380A1 (ja) Iii族窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980163264.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09851114

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011539246

Country of ref document: JP

REEP Request for entry into the european phase

Ref document number: 2009851114

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009851114

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127012716

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13503582

Country of ref document: US