JPWO2014049885A1 - Ｉｉｉ族窒化物半導体素子およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JPWO2014049885A1
JPWO2014049885A1 JP2014538076A JP2014538076A JPWO2014049885A1 JP WO2014049885 A1 JPWO2014049885 A1 JP WO2014049885A1 JP 2014538076 A JP2014538076 A JP 2014538076A JP 2014538076 A JP2014538076 A JP 2014538076A JP WO2014049885 A1 JPWO2014049885 A1 JP WO2014049885A1
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014538076A
Other languages
English (en)
Other versions
JP6059238B2 (ja
Inventor
明煥 ▲チョ▼
明煥 ▲チョ▼
錫雨 李
錫雨 李
鳥羽　隆一
隆一 鳥羽
嘉孝 門脇
嘉孝 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bbsa Ltd
Original Assignee
Bbsa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bbsa Ltd filed Critical Bbsa Ltd
Publication of JPWO2014049885A1 publication Critical patent/JPWO2014049885A1/ja
Application granted granted Critical
Publication of JP6059238B2 publication Critical patent/JP6059238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Dicing (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質のＩＩＩ族窒化物半導体素子、および該ＩＩＩ族窒化物半導体素子を効率的に製造する方法を提供する。本発明のＩＩＩ族窒化物半導体素子は、支持体１４６Ａと、この支持体１４６Ａ上に設けられる、横断面の形状が略四角形の２つの半導体構造部１１４と、を有し、２つの半導体構造部１１４は、それぞれの１つの側面１５０Ａ同士が向かい合って位置し、支持体１４６Ａが、半導体構造部１１４における４つの側面のうち残りの３つの側面１５０Ｂ，１５０Ｃを覆うことを特徴とする。

Description

本発明は、ＩＩＩ族窒化物半導体素子およびその製造方法に関する。
半導体素子には、電界効果トランジスタ（ＦＥＴ）、発光ダイオード（ＬＥＤ）などの各種デバイスがある。これらには、例えば、ＩＩＩ族元素とＶ族元素との化合物からなるＩＩＩ−Ｖ族半導体が用いられる。
ＩＩＩ族元素としてＡｌ，Ｇａ，Ｉｎなどを用い、Ｖ族元素としてＮを用いたＩＩＩ族窒化物半導体は、高融点で窒素の解離圧が高くバルク単結晶成長が困難であり、大口径で安価な導電性単結晶基板が無いという理由から、サファイア基板上に成長させることにより形成するのが一般的である。
しかしながら、サファイア基板は絶縁性であって電流が流れない。そのため近年、サファイア基板などの成長用基板上に、発光層を含むＩＩＩ族窒化物半導体層を形成し、このＩＩＩ族窒化物半導体層上に、別途支持体を貼合せた後、サファイア基板を剥離（リフトオフ）して、ＩＩＩ族窒化物半導体層が支持体に支持された縦型構造のＬＥＤチップなどを作製する方法が研究されている。
この方法の例として、特許文献１に記載されたＩＩＩ族窒化物半導体縦型構造ＬＥＤチップの製造方法を図１９および図２０により説明する。図１９（Ａ）〜（Ｆ）は、従来のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ５００の製造方法の各工程を模式側面断面図で示したものである。まず、成長用基板５０１の上にリフトオフ層５０２を介して、第１導電型ＩＩＩ族窒化物半導体層５０４、発光層５０５および第２導電型ＩＩＩ族窒化物半導体層５０６を順次積層して半導体積層体５０３を形成する（図１９（Ａ））。次に、成長用基板５０１が露出するよう、半導体積層体５０３およびリフトオフ層５０２の一部を除去することで、独立した複数個の半導体構造部５０７を形成する（図１９（Ｂ））。次に、下部電極を兼ね、複数個の半導体構造部５０７を一体支持する支持体５１２を形成する（図１９（Ｃ））。そして、ケミカルリフトオフ法を用いてリフトオフ層５０２を除去することで、成長用基板５０１を複数個の半導体構造部５０７から剥離する（図１９（Ｄ））。その後、上部電極５１６を半導体構造部５０７の剥離面側に形成し（図１９（Ｅ））、最後に、半導体構造部５０７間で支持体５１２を図２０の破線に沿って切断等により分離することにより、切断後の支持体５１２Ａに１つの半導体構造部５０７が支持された複数個のＬＥＤチップ５００に個片化する（図１９（Ｆ））。
図２０（Ａ）は、個片化する前の複数の半導体構造部が形成された図１９（Ｅ）の状態のウェハの模式上面図である。図２０（Ａ）の破線に沿った断面図が図１９（Ｅ）となっている。図２０（Ｂ）は、図２０（Ａ）の破線に沿って個片化した１つのＬＥＤチップ５００の模式側面図である。このように、特許文献１では、支持体５１２のうち隣接する半導体構造部５０７の間に位置する部分に、個片化の切断ライン（破線）に沿って貫通溝５１４を設けた。そのため、図１９（Ｃ）から（Ｄ）にかけてリフトオフ層５０２を除去する際に、エッチング液が貫通溝５１４を介して各半導体構造部５０７の周囲に供給される。そのため、各半導体構造部５０７直下のリフトオフ層５０２のエッチングは、半導体構造部の外周部から中央部に向かって進行する。
このとき、特許文献１では、図２０に示すように、半導体構造部５０７の横断面の形状を円形またはコーナーに丸みを有する４ｎ角形状（ｎは整数）としている。仮に、半導体構造部の横断面の形状が、コーナーに丸みを有しない４角形の場合、リフトオフ後の個々の半導体構造部にはかなりの比率で、図２１（Ａ）のような、コーナー近傍から中央部に伸展するＸ型のクラックが導入される。特許文献１では、半導体構造部の横断面の形状を上記のようにすることで、エッチング途中でコーナーに応力が集中する（半導体構造部の外周からのエッチング進行のベクトル同士が衝突する）のを回避することができ、上記Ｘ型のクラックが生じるのを抑制することができる。
国際公開第２０１１／０５５４６２号
しかしながら、本発明者らのさらなる検討によると、特許文献１に記載の方法では、リフトオフ後の個々の半導体構造部における、コーナーから中央に伸展するクラックは、有効に抑制することができるものの、図２１（Ｂ）に示すように、半導体構造部の中央部分に新たに点状のクラックがかなりの比率で生じることが判明した。このような点状のクラック発生を問題としている公開された特許文献や学術文献は皆無であるが、ＩＩＩ族窒化物半導体素子の量産化のためには解決すべき重要課題である。また、製造工程を簡略化して効率的にＩＩＩ族窒化物半導体素子を製造することも、量産化においては重要である。
そこで本発明は、前記課題に鑑み、ケミカルリフトオフ法を用いてリフトオフ層を除去するに際し、半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質のＩＩＩ族窒化物半導体素子、および該ＩＩＩ族窒化物半導体素子を効率的に製造する方法を提供することを目的とする。
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
（１）成長用基板の上にリフトオフ層を介して、第１導電型ＩＩＩ族窒化物半導体層、活性層および第２導電型ＩＩＩ族窒化物半導体層を順次積層してなる半導体積層体を形成する工程と、
該半導体積層体の一部を除去して、前記成長用基板の一部が底部で露出する複数の溝を格子状に形成することで、横断面の形状が略四角形の半導体構造部を複数個形成する工程と、
前記複数の溝を、一方向に一列おきに充填材で塞ぐ工程と、
メッキ法により、複数個の前記半導体構造部を一体支持する支持体を形成する工程と、
該支持体に、前記充填材に連通する貫通孔を形成する工程と、
前記充填材を除去して空隙を形成する工程と、
前記貫通孔から前記空隙へとエッチング液を供給して、それぞれの前記半導体構造部の１つの側面のみから前記リフトオフ層のエッチングを進行させ、前記リフトオフ層を除去する工程と、
前記第１および第２導電型ＩＩＩ族窒化物半導体層とそれぞれ電気的に接続する第１および第２電極を形成する工程と、
前記複数の溝に沿って前記支持体を切断する個片化工程と、
を有し、該個片化工程では、前記充填材を設けた溝以外の少なくとも一部の溝に沿って前記支持体を切断することにより、切断後の前記支持体のそれぞれにｍ×ｎ列の半導体構造部（ここでｍは自然数、ｎは２以上の偶数である）が支持されたＩＩＩ族窒化物半導体素子を作製することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
（２）前記個片化工程では、前記充填材を設けた溝以外の全ての溝に沿って前記支持体を切断することにより、切断後の前記支持体のそれぞれに２つの半導体構造部が支持されたＩＩＩ族窒化物半導体素子を作製することを特徴とする上記（１）に記載のＩＩＩ族窒化物半導体素子の製造方法。
（３）前記第１または第２電極の少なくとも一方の電極は、前記支持体を兼ねており、
前記第１または第２電極の他方の電極の、片方の前記半導体構造部と接続する第１の部分と、他方の前記半導体構造部と接続する第２の部分とを、隣接して位置させる上記（２）に記載のＩＩＩ族窒化物半導体素子の製造方法。
（４）支持体と、
該支持体上に設けられ、第２導電型ＩＩＩ族窒化物半導体層、活性層および第１導電型ＩＩＩ族窒化物半導体層をこの順に有し、横断面の形状が略四角形の２つの半導体構造部と、
前記第１および第２導電型ＩＩＩ族窒化物半導体層とそれぞれ電気的に接続する第１および第２電極と、
を有するＩＩＩ族窒化物半導体素子であって、
前記２つの半導体構造部は、それぞれの１つの側面同士が向かい合って位置し、
前記支持体が、前記半導体構造部における４つの側面のうち残りの３つの側面、または、対向する他の２つの側面を覆うことを特徴とするＩＩＩ族窒化物半導体素子。
（５）前記第１または第２電極の少なくとも一方の電極は、前記支持体を兼ねており、
前記第１または第２電極の他方の電極の、片方の前記半導体構造部と接続する第１の部分と、他方の前記半導体構造部と接続する第２の部分とが、隣接して位置する上記（４）に記載のＩＩＩ族窒化物半導体素子。
（６）前記第１または第２電極の両方が前記支持体を兼ねる上記（５）に記載のＩＩＩ族窒化物半導体素子。
（７）前記第１または第２の電極の一方のみが前記支持体を兼ね、
他方の電極は前記支持体と前記半導体構造部との間から引き出され、前記２つの半導体構造部の間で露出している上記（５）に記載のＩＩＩ族窒化物半導体素子。
（８）複数個の上記（４）〜（７）のいずれか１項に記載のＩＩＩ族窒化物半導体素子が、前記支持体において一体となり、ｍ×ｎ列の半導体構造部（ここでｍは自然数、ｎは２以上の偶数である）を有するＩＩＩ族窒化物半導体素子。
本発明によれば、半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質のＩＩＩ族窒化物半導体素子、および該ＩＩＩ族窒化物半導体素子を効率的に製造する方法を提供することができる。
（Ａ）〜（Ｃ）は、本発明の一実施形態にかかるＩＩＩ族窒化物半導体素子１００の製造方法の工程の一部を模式側面断面図で示したものである。 （Ａ），（Ｂ）は、図１（Ｂ）に引き続く工程を模式側面断面図で示したものである。 （Ａ）〜（Ｃ）は、図２（Ｂ）に引き続く工程を模式側面断面図で示したものである。 （Ａ），（Ｂ）は、それぞれ図１（Ｂ），図２（Ａ）の状態の模式横断面図である。 （Ａ），（Ｂ）は、それぞれ図３（Ａ），図３（Ｂ）の状態の模式横断面図である。 本発明の一実施形態にかかるＩＩＩ族窒化物半導体素子１００の模式斜視図である。 本発明の他の実施形態にかかるＩＩＩ族窒化物半導体素子２００の模式斜視図である。 （Ａ），（Ｂ）は、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体素子３００の製造方法の工程の一部を模式側面断面図で示したものである。 （Ａ），（Ｂ）は、図８（Ｂ）に引き続く工程を模式側面断面図で示したものである。 （Ａ），（Ｂ）は、図９（Ｂ）に引き続く工程を模式側面断面図で示したものである。 図１０（Ｂ）に引き続く工程を模式側面断面図で示したものである。 図１１に引き続く工程を模式側面断面図で示したものである。 図１２に引き続く工程を模式側面断面図で示したものである。 図１３に引き続く工程を模式側面断面図で示したものである。 （Ａ）および（Ｂ）は、それぞれ図８（Ｂ）および図９（Ａ）の模式上面図である。 （Ａ）および（Ｂ）は、それぞれ図９（Ｂ）および図１０（Ｂ）の模式上面図である。 （Ａ）は、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体素子４００の一部の断面図であり、（Ｂ）は、図１７（Ａ）と直交する断面図である。 （Ａ）は、ＩＩＩ族窒化物半導体素子４００の模式斜視図であり、（Ｂ）は、ＩＩＩ族窒化物半導体素子４００の上面図であり、（Ｃ）は（Ｂ）のＩＩＩ−ＩＩＩ断面図である。 （Ａ）〜（Ｆ）は、従来のＩＩＩ族窒化物半導体縦型構造ＬＥＤチップ５００の製造方法の各工程を模式側面断面図で示したものである。 （Ａ）は、個片化する前の複数の半導体構造部が形成された図１９（Ｅ）の状態のウェハの模式上面図であり、（Ｂ）は、（Ａ）の破線に沿って個片化した１つのＬＥＤチップ５００の模式側面図である。 （Ａ）は、他の従来の製造方法でＬＥＤチップの半導体構造部に生じたクラックを示す写真であり、（Ｂ）は、図１９および図２０に示す従来の製造方法でＬＥＤチップの半導体構造部に生じたクラックを示す写真である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、本明細書において、本発明に従う各実施形態のＩＩＩ族窒化物半導体素子で共通する構成要素には、原則として下２桁が同一の参照番号を付し、説明は省略する。
（第１の実施形態）
本発明の一実施形態にかかるＩＩＩ族窒化物半導体素子１００の製造方法を、図１〜３および図４，５により説明する。まず、図１〜３と図４，５との対応関係を先に説明する。図４（Ａ）は、図１（Ｂ）に示した状態の活性層１１０における横断面図であり、図４（Ａ）のＩ−Ｉ断面が図１（Ｂ）に相当する。なお、図１（Ｂ）以外の断面図も同様の位置でのものであるが、樹脂１３４は図４（Ｂ）の樹脂１３４の位置に在るものを投影して描写している。また、図４（Ａ）以外の横断面図も、同様に活性層１１０の位置でのものである。図４（Ｂ）は、図２（Ａ）に示した状態の横断面図であるが、樹脂１３４の位置も追記している。図５（Ａ）は、図３（Ａ）に示した状態の横断面図である。図５（Ｂ）は、図３（Ｂ）に示した状態の横断面図である。
まず、図１（ａ）に示すように、成長用基板１０２の上にリフトオフ層１０４を介して、第１導電型のｎ型ＩＩＩ族窒化物半導体層１０８、活性層１１０および第２導電型のｐ型ＩＩＩ族窒化物半導体層１１２を順次積層して、半導体積層体１１３を形成する。
次に、図１（Ｂ）および図４（Ａ）に示すように、半導体積層体１１３の一部を除去して、成長用基板１０２の一部が底部で露出する複数の溝１１６を格子状に形成することで、横断面の形状が四角形で島状に独立した半導体構造部１１４を複数個形成する。
次に、図４（Ｂ）に示すように、格子状の溝１１６を縦方向に１列おきに充填材としての第１樹脂１２４で塞ぐ。これにより、各半導体構造部１１４において１つの側面のみが第１樹脂１２４に覆われる。続いて、各半導体構造部１１４における第１樹脂１２４に覆われていない３つの側面に、絶縁層１２２を形成する。
その後、図１（Ｃ）に示すように、半導体構造部１１４の表面、第１樹脂１２４の表面、および露出している溝１１６の底部にメッキシード層１２６を形成する。この際、メッキシード層１２６は絶縁層１２２表面にも形成される。なお、３つの側面に絶縁層１２２を形成した後に、各半導体構造部１１４の１つの側面のみを第１樹脂１２４で覆うこともできる。また、図示しないが、実際の工程において、フォトリソグラフ法を用いても絶縁層を側面のみへ限定的に形成することは困難のため、少なくとも、半導体構造部１１４の表面の一部（側面と隣り合う表面の外周部）の上や溝１１６の底部の一部にも、絶縁層が側面から連続するように形成されることが好ましい。
次に、第１樹脂１２４の表面上の任意の位置、本実施形態では図４（Ｂ）に示す位置に、第１樹脂１２４上のメッキシード層１２６の表面から上方に延びる柱状の第２樹脂１３４を形成する。Ｉ−Ｉ断面上ではないが、図１（Ｃ）および図２（Ａ）にもその柱状の第２樹脂１３４を投影して示す。その後、図２（Ａ）に示すように、メッキ法によりメッキシード層１２６上に支持体１４６を成長させる。このとき、図４（Ａ）および（Ｂ）に網点で示すように、第１樹脂１２４で塞がれていない溝１１６は、支持体１４６と同じ材料で埋められており、当該部分を埋め込み部１４２とする。すなわち、本実施形態では、支持体が埋め込み部１４２を兼ねている。
その後、図２（Ｂ）に示すように、溶剤（アセトンなど）を用いて、第２樹脂１３４を除去することにより、支持体１４６に第１樹脂１２４に連通する貫通孔１４３を形成する。図中には柱状の貫通孔１４３を破線により投影して示す。さらに、貫通孔１４３直下のメッキシード層と、第１樹脂１２４とを貫通孔１１４を介して除去することで、溝１１６のうち第１樹脂１２４により塞がれていた部分を空隙１４４とする。この結果、貫通孔１４３は、空隙１４４と連通し、リフトオフ層１０４と外部が繋がる通路となる。
次に、ケミカルリフトオフ法を用いて、リフトオフ層１０４を除去する工程を行う。ここで本実施形態では、図５（Ａ）に示すように、すべての半導体構造部１１４は、１つの側面１５０Ａが空隙１４４となった溝１１６に面しており、他の３つの側面１５０Ｂ，１５０Ｃは、埋め込み部１４２で塞がれた溝１１６と面している。つまり、それぞれの半導体構造部１０７における他の３つの側面１５０Ｂ，１５０Ｃ全てを覆うように、埋め込み部１４２を溝に形成している。そして、エッチング液は貫通孔１４３から空隙１４４となった溝１１６にのみ供給され、埋め込み部で塞がれた溝１１６へは供給されない。そのため、図５（Ａ）および図３（Ａ）の矢印で示すように、リフトオフ層１０４のエッチングは半導体構造部１１４の１つの側面１５０Ａのみから対向する側面１５０Ｃにむけて進行する。すなわち、埋め込み部１４２は、それぞれの半導体構造部１１４における４つの側面のうち、エッチングの進行が開始する１つの側面１５０Ａにのみエッチング液が供給され、他の３つの側面１５０Ｂ，１５０Ｃへのエッチング液の供給を阻害する機能を有する。
本実施形態では、リフトオフ層１０４が除去されても、埋め込み部１４２の直下のメッキシード層１２６が成長用基板１０２と接しているため、成長用基板１０２は半導体構造部１１４から剥離されない。そこで、図３（Ｂ）に示すように、メッキシード層１２６の成長用基板１０２と接している部位を除去して、成長用基板１０２を剥離する。
最後に、複数の溝１１６に沿って支持体１４６を切断する個片化工程を行う。本実施形態では、図５（Ｂ）の破線部に示すように、第１樹脂１２４を設けた溝以外の全ての溝に沿って支持体１４６を切断することにより、図３（Ｃ）に示すように、切断後の支持体１４６Ａのそれぞれに２つの半導体構造部１１４が支持された複数個のＩＩＩ族窒化物半導体素子１００を得ることができる。また、ｎ型ＩＩＩ族窒化物半導体層１０８と電気的に接続するｎ側電極１４８を半導体構造部１１４の剥離面側に形成する。なお、ｐ型ＩＩＩ族窒化物半導体層１１２と電気的に接続するｐ側電極は、支持体１４６Ａが兼ねている。なお、図５（Ｂ）の破線部を一部除いて切断箇所を減らすことにより、ｍ×ｎ列の半導体構造部（ここでｍは自然数、ｎは２以上の偶数である）が支持されたＩＩＩ族窒化物半導体素子を作製することもできる。
本発明者らは、空隙１４４からエッチング液を供給して、リフトオフ層１０４を、半導体構造部１１４の１つの側面１５０Ａから、該側面に対向する側面１５０Ｃにむけて、一方向でエッチングすることにより、半導体構造部１１４に生じるクラックを十分に抑制することができることを見出した。
以下、本発明の技術的意義を作用効果とともに説明する。本発明者らは、半導体構造部の中央部位に生じる点状のクラックの発生形態について鋭意検討を行った。特許文献１のような、半導体構造部の外周部からのエッチング液供給の場合、リフトオフ層は外周部から中央部に向けてエッチングが進行するが、成長用基板と半導体構造部がまさに分離している溶解フロント部、すなわち半導体構造部の、リフトオフ層を介して成長用基板と接着状態である部分と成長用基板と分離された状態となった部分との境界部で局所的な応力が加わってクラックが発生することが判明した。リフトオフ層のエッチングが終了する間際は、中央部分にリフトオフ層がまだ残っているため、中央部に応力が集中しクラックが発生する。
一方、本実施形態の場合、エッチングの進行とそれに伴うクラック抑制の作用効果は、以下のようになる。それぞれの半導体構造部１１４の１つの側面１５０Ａのみからリフトオフ層のエッチングを進行させると、上記の溶解フロント部は側面１５０Ａからその対向側面１５０Ｃに向けて一直線のまま平行に移動するため、リフトオフ層１０４のエッチングが終了する最終段階で半導体構造部１１４の中央部分に応力が集中することを回避でき、その結果、半導体構造部１１４の中央部分に点状のクラックが生じるのを抑制することができる。さらに、一方向のエッチングなのでコーナーに応力が集中することはないので、コーナーから中央部に大きく延びるＸ型のクラックも抑制できる。
さらに、本実施形態では、半導体構造部の横断面の形状を、円形やコーナーを丸くする形状とする必要はなく、四角形とすることができる。このため、ウェハあたりの有効面積のロスを少なくすることができる。すなわち、クラック抑制と有効面積増の両方の効果により、ウェハあたりの歩留まりを増やすことができる。
また、本実施形態では、第１樹脂１２４を設けた溝を含めた全ての溝１１６に沿って支持体１４６を切断する場合よりも切断の回数を減らすことができ、効率的にＩＩＩ族窒化物半導体素子を製造することができる。さらに、第１樹脂１２４を設けた溝を切断する場合に比べ、デブリ等の心配も少ないため、半導体構造部の１つの側面１５０Ａの保護も容易である。
図６は、上記製造方法で得ることができる、本発明に従うＩＩＩ族窒化物半導体素子１００の模式斜視図である。この素子１００は、支持体１４６Ａと、この支持体１４６Ａ上に設けられ、ｐ型ＩＩＩ族窒化物半導体層１１２、活性層１１０、および、ｎ型ＩＩＩ族窒化物半導体層１０８をこの順に有し、横断面の形状が略四角形の２つの半導体構造部１１４と、を有する。そして、２つの半導体構造部１１４は、それぞれ１つの側面１５０Ａ同士が向かい合って位置する。また、支持体１４６Ａが、半導体構造部１１４における４つの側面のうち、側面１５０Ｂおよび側面１５０Ｃの３側面を覆うことを特徴とする。なお、この３つの側面と支持体１４６Ａとの間には、絶縁層１２２およびメッキシード層１２６が存在する。ＩＩＩ族窒化物半導体素子１００は、支持体１４６Ａがｐ側電極として働き、半導体構造部１１４上に設けられたｎ側電極１４８と対になる。
次に、第１の実施形態の変形例を説明する。上記では、３つの側面１５０Ｂ，１５０Ｃ全てを覆うように埋め込み部１４２を溝１１６に設ける例を説明したが、本発明はこれに限られない。例えば、対向する２つの側面１５０Ｂを覆うように、埋め込み部を溝１１６に設け、側面１５０Ｃが面する溝は空隙または導電性サポート体とは異なる材料による埋め込みとなっていてもよい。この埋め込みとしては、例えばアセトンなどの樹脂を溶解する溶液の導入経路が無く残存した樹脂などが挙げられる。アセトンの侵入経路がなければ、リフトオフ層の除去の前に、この樹脂を除去することはできず、側面１５０Ｃに面する溝にエッチング液が供給されることはない。このような構成でも、対向する２つの側面１５０Ｂの埋め込み部が側面１５０Ｃへのエッチング液の供給を阻害し、エッチング液の供給が貫通孔１４３から空隙１４４への経路に限定されることにより、１つの側面１５０Ａのみからリフトオフ層１０４のエッチングを進行させることができる。
ただし、側面１５０Ｃが面する溝を空隙にすると、リフトオフ層１０４のエッチングが完了したら、エッチング液が当該溝に抜け、これにより、半導体構造部１１４表面の側面１５０Ｃ側端部にクラックが入るおそれがある。よって、当該溝は、リフトオフ層のエッチングでは空隙とせず、そのエッチング完了後に除去可能な埋め込みとすることが好ましい。
この変形例で得られるＩＩＩ族窒化物半導体素子２００の模式斜視図を図７に示す。素子２００は、支持体２４６Ａと、支持体２４６Ａ上に設けられたｐ型ＩＩＩ族窒化物半導体層２１２、活性層２１０、およびｎ型ＩＩＩ族窒化物半導体層２０８を有する、横断面の形状が略四角形の２つの半導体構造部２１４と、を有する。２つの半導体構造部２１４は、それぞれの１つの側面２５０Ａ同士が向かい合って位置し、支持体２４６Ａが、半導体構造部２１４における４つの側面のうち、対向する２つの側面２５０Ｂを覆うことを特徴とする。側面２５０Ｃは露出している。なお、この側面２５０Ｂと支持体２４６Ａとの間には、絶縁層２２２およびメッキシード層２２６が存在する。素子２００は、支持体２４６Ａがｐ側電極として働き、半導体構造部２１４上に設けられたｎ側電極２４８と対になる。
（第２の実施形態）
次に、図８〜図１６を参照して、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体素子３００の製造方法について説明する。まず、図８〜図１４の断面図と図１５，１６の上面図との対応関係を先に説明する。図１５（Ａ）は図８（Ｂ）に対応する上面図であり、図１５（Ａ）のＩＩ−ＩＩ断面が図８（Ｂ）に対応する。なお、図８（Ｂ）以外の断面図も同様の位置でのものであるが、第２樹脂３３４と第３樹脂３４１については図１６（Ｂ）の第２樹脂３３４の位置に在るものを投影して描写している。図１５（Ｂ）は図９（Ａ）に対応する上面図である。図１６（Ａ）は図９（Ｂ）に対応する上面図である。図１６（Ｂ）は図１０（Ｂ）に対応する上面図である。
まず、図８（Ａ）に示すように、成長用基板３０２の上にリフトオフ層３０４を形成する。リフトオフ層３０４の上に、バッファ層としてｉ型ＩＩＩ族窒化物半導体層３０６（以後、「ｉ層」という。）を形成し、さらに、第１導電型であるｎ型ＩＩＩ族窒化物半導体層３０８（以後、「ｎ層」という。）、活性層３１０および第２導電型であるｐ型ＩＩＩ族窒化物半導体層３１２（以後、「ｐ層」という。）を順次積層させて、半導体積層体３１３を形成する。なお、ｉ型ＩＩＩ族窒化物半導体層とは、特定の不純物を意図的に添加していない層（アンドープ層）のことをいう。理想的には不純物を全く含まない半導体とするのが好ましいが、電気的にｐ型またはｎ型として機能しない半導体とすればよく、キャリア濃度が小さいもの（例えば５×１０１６／ｃｍ３未満のもの）をｉ型と称することができる。
次に、図８（Ｂ）および図１５（Ａ）に示すように、ｐ層３１２、活性層３１０、ｎ層３０８およびｉ層３０６の一部を除去して、成長用基板３０２の一部が底部で露出する複数の溝３１６を格子状に形成することで、横断面形状が四角形の縦横に整列したｎ層３０８、活性層３１０およびｐ層３１２からなる半導体構造部３１４を複数個形成する。なお、成長用基板３０２とこの上に形成される全ての構造物を含めたものは「ウェハ」と呼ぶ。
引き続き図８（Ｂ）および図１５（Ａ）に示すように、各半導体構造部３１４において、ｐ層３１２および活性層３１０の一部を除去して、ｎ層３０８の一部を露出させる。本実施形態では、ｎ層の露出部３０８Ａは円形で、各半導体構造部３１４中に複数（４箇所）形成される。ただし、半導体構造部３１４の層構成による電流の広がり長（Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌｅｎｇｔｈ）およびチップサイズを考慮して、配置位置や配置個数などは適宜設定することができる。
次に、図９（Ａ）および図１５（Ｂ）に示すように、ｎ層の露出部３０８Ａの上に第１コンタクト層としての円形のｎ側コンタクト層３１８を形成し、ｐ層３１２のほぼ全面の上に第２コンタクト層としてのｐ側コンタクト層３２０を形成する。
次に、図９（Ｂ）および図１６（Ａ）に示すように、絶縁層３２２を形成する。絶縁層３２２は、半導体構造部３１４の露出している部位、ｎ側コンタクト層３１８の上、およびｐ側コンタクト層３２０の上に形成される。ただし、これらの図中にも示すように、ｎ側コンタクト層３１８の一部およびｐ側コンタクト層３２０の一部には絶縁層３２２を形成せず、露出させる。本実施形態では、ｎ側コンタクト層の露出部３１８Ａは、ｎ型コンタクト層３１８の中心部分で円形をなす。また、ｐ型コンタクト層の露出部３２０Ａは、上面図（図１６（Ａ））において、ｐ層３１２の端部３１２Ａと該端部から最も近いｎ層の露出部３０８Ａとの間で直線状に延在する。ここで、図１６（Ａ）に示すように、左側の半導体構造部では右寄りに露出部３２０Ａを配置し、右側の半導体構造部では左寄りに露出部３２０Ａを配置する。図１６（Ａ）においては図示しないが、この図の上下方向にも同様の構造が連続しており、左右方向にはこの図に示した単位構造がくり返されている。図１６（Ａ）では、ｎ層の露出部３０８Ａ、ｎ側コンタクト層３１８およびｐ側コンタクト層３２０が絶縁層３２２で覆われている部分を破線で示している。なお、ｎ型コンタクト層形成のための露出部３０８Ａの形状は円形でなくともよく、同心状、櫛形状などであっても良い。
引き続き図９（Ｂ）および図１６（Ａ）に示すように、格子状の溝３１６を縦方向に１列おきに第１樹脂３２４で塞ぐ。これにより第１の実施形態と同様に、各半導体構造部３１４において、１つの側面のみが第１樹脂３２４に覆われる。本実施形態では、図９（Ａ）に示すように、露出部３２０Ａが近接して挟む溝を第１樹脂３２４で塞ぐものとする。なお、この第１樹脂３２４は後の工程で除去される。
次に、図１０（Ａ）に示すように、ウェハの表側露出表面のほぼ全面にメッキシード層３２６を形成する。このとき、各半導体構造部３１４において、ｐコンタクト層の露出部３２０Ａとｎコンタクト層の露出部３１８Ａとの間の絶縁層３２２上に、ｐコンタクト層の露出部３２０Ａとほぼ平行な直線状に、メッキシード層３２６を形成せず、絶縁層３２２の一部を露出させる。
引き続き図１０（Ａ）に示すように、各半導体構造部３１４において、絶縁層３２２の一部の上に、具体的には、メッキシード層３２６の形成されていない絶縁層３２２の露出部を覆うように、絶縁体からなり露出表面を横断する第１構造物３２８を形成する。この第１構造物３２８により、露出表面は、ｎ側コンタクト層の露出部３１８Ａがある第１露出表面３３０と、ｐ側コンタクト層の露出部３２０Ａがある第２露出表面３３２とに分離される。なお、第１および第２の露出表面３３０，３３２はメッキシード層３２６を除いた露出表面と定義する。本実施形態では図１０（Ａ）に示すように、左側の半導体構造部３１４では第１構造物３２８の左側が第１露出表面３３０、右側が第２露出表面３３２となり、右側の半導体構造部３１４ではその逆となる。よって、２つの半導体構造部３１４における第２露出表面３３２が隣接している。
引き続き図１０（Ａ）に示すように、第１樹脂３２４の上に、メッキシード層３２６を介して柱状の第２樹脂３３４を形成する。第２樹脂３３４の位置は、本実施形態では図１６（Ｂ）に示す位置とした。この第２樹脂３３４も後の工程で除去される。
次に、第１および第２露出表面３３０，３３２からそれぞれメッキ層を成長させる。本実施形態では、この工程は、図１０（Ｂ）および図１６（Ｂ）に示す第１メッキ工程と、図１１に示す第２構造物形成工程と、図１２に示す第２メッキ工程とを含む。
まず、第１メッキ工程では、図１０（Ｂ）および図１６（Ｂ）に示すように、第１露出表面３３０上に、第１サポート体の第１層３３６Ａを形成し、第２露出表面３３２上に、第２サポート体の第１層３３８Ａをメッキ成長させる。メッキ成長は、第１層３３６Ａと第１層３３８Ａとが合体しない段階で止める。なお、隣接する半導体構造部の第１層３３８Ａ同士は連結するが、第２樹脂３３４はメッキで埋めない。図１６（Ｂ）に示すように、第１サポート体の第１層３３６Ａは、ｎ側コンタクト層の露出部３１８Ａ（図中破線）と接触し、第２サポート体の第１層３３８Ａはｐ側コンタクト層の露出部３２０Ａ（図中破線）と接触している。第１構造物３２８は、第１および第２サポート体の第１層３３６Ａ，３３８Ａの間に位置する。
続いて、図１１に示すように、第１サポート体の第１層３３６Ａの上に、第１構造物３２８と連結した、絶縁体からなる第２構造物３４０を形成する。本実施形態では、第１構造物３２８よりも幅広に第２構造物３４０を直線状に形成する。合わせて、第２樹脂３３４上に、これと連結した柱状の第３樹脂３４１を形成する。第３樹脂３４１の位置も、本実施形態では図１６（Ｂ）の第２樹脂３３４に示す位置である。
続いて、第２メッキ工程では、図１２に示すように、露出した第１サポート体の第１層３３６Ａおよび第２サポート体の第１層３３８Ａから、それぞれ第１サポート体の第２層３３６Ｂおよび第２サポート体の第２層３３８Ｂをさらにメッキ成長させる。メッキ成長は、第２層３３６Ｂと第２層３３８Ｂとが合体しない段階で止める。なお、隣接する半導体構造部の第２層３３８Ｂ同士は連結するが、第３樹脂３４１はメッキで埋めない。第２構造物３４０は、第１および第２サポート体の第２層３３６Ｂ，３３８Ｂの間に位置する。
このようにして、第１露出表面３３０上に、ｎ側コンタクト層の露出部３１８Ａと接触して第１電極であるｎ側電極として機能する第１サポート体３３６を形成し、第２露出表面３３２上に、第２コンタクト層の露出部３２０Ａと接触して第２電極であるｐ側電極として機能する第２サポート体３３８を形成することができる。このとき、図１２から明らかなように、第２構造物３４０の配置に起因して、第１メッキ工程後の第２サポート体の第１層３３８Ａの上面積よりも、第２サポート体の第２層３３８Ｂの上面積が大きくなる。
引き続き図１２に示すように、アセトンなどの溶剤を用いて、第３樹脂３４２、第２樹脂３３４、および第１樹脂３２４を除去する。これにより、支持体３４６に貫通孔３４３ができ、第１樹脂３２４が除去された部分に空隙３４４が形成され、リフトオフ層３０４へ外部から繋がる通路となる。
次に、図１３に示すように、空隙３４４にエッチング液を供給して、ケミカルリフトオフ法を用いてリフトオフ層３０４を除去することで、成長用基板３０２を剥離する。本実施形態では、各半導体構造部では４つの側面のうち１つの側面のみが空隙３４４となっている。そのため、リフトオフ層３０４の除去は、空隙３４４となっている側面から一方向（図１３中矢印方向）に進行する。
最後に、図１４に示すように、支持体３４６を切断する個片化工程を行う。図１４中の破線が切断箇所となる。図１４では貫通孔３４３の投影を省略した。このように、本実施形態でも第１の実施形態と同様に、第１樹脂３２４を設けた溝以外の全ての溝に沿って支持体３４６を切断することにより、図１４に示すように、切断後の支持体３４６Ａのそれぞれに２つの半導体構造部３１４が支持された複数個のＩＩＩ族窒化物半導体素子３００を得ることができる。支持体３４６Ａは、第１および第２サポート体３３６，３３８ならびに第１および第２構造物３２８，３４０を含む。
本実施形態の製造方法によれば、第１の実施形態と同様に、半導体構造部のＸ型のクラックおよび中央部分に生じる点状のクラックを両方とも抑制でき、さらに、全ての溝に沿って支持体を切断する場合よりも切断の回数を減らすことができ、効率的にＩＩＩ族窒化物半導体素子を製造することができる。
また、支持体３４６をバンプによる接合で設けるのではなく、メッキ成長により形成したので、支持体に対して成長用基板を位置合わせする必要がなく、位置ずれが生じることもない。よって、従来の方法と比べてＩＩＩ族窒化物半導体素子をより高い歩留まりで作製することができる。
図１４を参照して、ＩＩＩ族窒化物半導体素子３００を説明する。ＩＩＩ族窒化物半導体素子３００は、ｎ層３０８、活性層３１０およびｐ層３１２をこの順に有する半導体構造部３１４を含む。ｐ層３１２および活性層３１０を貫通する凹部の底にはｎ層３０８上にｎ側コンタクト層３１８が設けられている。また、ｐ層３１２上にはｐ側コンタクト層３２０が設けられている。さらに、ｎ側コンタクト層３１８とｐ側コンタクト層３２０とを絶縁するための絶縁層３２２が、ｎ側コンタクト層３１８の一部、ｐ側コンタクト層３２０の一部、およびｎ側コンタクト層３１８とｐ側コンタクト層３２０との間に位置する半導体構造部３１４の上に設けられている。この絶縁層３２２上には、単一の第１サポート体３３６、単一の第２サポート体３３８、および隣接する第１および第２サポート体３３６，３３８の間に位置する絶縁体からなる構造物３２８，３４０が設けられている。第１サポート体３３６は、部分的にｎ側コンタクト層３１８と接触してｎ側電極として機能する。第２サポート体３３８は、部分的にｐ側コンタクト層３２０と接触してｐ側電極として機能する。そして、第１および第２サポート体３３６，３３８ならびに構造物３２８，３４０が、半導体構造部３１４を支持する支持体３４６Ａとなっている。そして、２つの半導体構造部３１４は、それぞれ１つの側面同士が向かい合って位置する。また、支持体３４６Ａは、半導体構造部３１４における４つの側面のうち３側面を覆っている。
本実施形態では、ｎ側電極およびｐ型電極の両方が支持体３４６Ａを兼ねている。そして、ｐ側電極の片方の半導体構造部と接続する第１の部分（図１４中の左側の第２サポート体３３８）と、他方の半導体構造部と接続する第２の部分（図１４中の右側の第２サポート体３３８）とが、隣接して位置するため、支持体３４６Ａはｎ側電極−ｐ側電極−ｎ側電極という配置となる。よって、本実施形態では、ｎ側電極よりも面積の小さくなりがちなｐ側電極を一体化して大きく取ることができるので、素子の実装の際の接続が容易になる。さらに、２つの独立した素子を並べるよりも必要な面積を省くことができる。なお、第２メッキ工程を行わない場合でも同じ効果を得ることができる。
本実施形態のＩＩＩ族窒化物半導体素子３００によれば、放熱性の低いアンダーフィルを用いず、メッキ成長させた放熱性の高い第１および第２サポート体３３６，３３８が主の支持体となるため放熱性が良好で、ジャンクション温度の低減が図れるので、より大電流の動作が可能となる。
本実施形態のＩＩＩ族窒化物半導体素子３００では、半導体構造部３１４には複数箇所に凹部があり、ｎ側コンタクト層３１８が複数箇所にある。このため、素子内を均等に電流が流れるため、素子特性（ＬＥＤの場合は発光出力）が向上する。ｎ側コンタクト層の配置は、図１６（Ａ）に限られない。例えば、直径２０〜４０μｍの円形で、４×４の直交格子交差点位置に計１６箇所に均等に配置することも好ましい。また、チップ外周部の電流密度の均一化のため外周側に偏らせた配置や、六方最密配置位置であってもよい。
また、第１および第２サポート体３３６，３３８は、それぞれ絶縁層３２２上に設けられた第１層３３６Ａ，３３８Ａと、該第１層３３６Ａ，３３８Ａ上に設けられた第２層３３６Ｂ，３３８Ｂとを含む。構造物３２８，３４０は、第１および第２サポート体の第１層３３６Ａ，３３８Ａの間に位置する第１構造物３２８と、第１構造物３２８と連結し、第１および第２サポート体の第２層３３６Ｂ，３３８Ｂの間に位置する第２構造物３４０とを含む。
ここで、第２サポート体の第１層３３８Ａの上面積よりも第２サポート体の第２層３３８Ｂの上面積が大きい。この構造は、既述の２段階メッキにより作製できる。ｎ側コンタクト層３１８を複数設ける場合、第２サポート体の第１層３３８Ａは、どうしても第１サポート体の第１層３３６Ａに比べてかなり小さくならざるを得ない。しかし、２段階メッキにより、第２サポート体の第１層３３８Ａの上面積よりも第２サポート体の第２層３３８Ｂの上面積を大きくすることができる。この場合、ＩＩＩ族窒化物半導体素子３００を別途のパッケージ基材やプリント配線板などに実装する際の位置合わせが容易になるという効果がある。
（第３の実施形態）
次に、図１７，１８を参照して、本発明の他の実施形態にかかるＩＩＩ族窒化物半導体素子４００を説明する。本実施形態については、第１および第２の実施形態と異なる点を重点的に説明する。図１７（Ａ）は、ＩＩＩ族窒化物半導体素子４００の一部の断面図であり、第２の実施形態における図１４と同じ段階で、右側の素子のみを描いたものである。図１７（Ｂ）は、図１７（Ａ）と直交する断面図である。図１８（Ａ）は、ＩＩＩ族窒化物半導体素子４００の模式斜視図であり、図１８（Ｂ）は、ＩＩＩ族窒化物半導体素子４００の上面図である。図１８（Ｃ）は、図１８（Ｂ）のＩＩＩ−ＩＩＩ断面図である。
本実施形態も、溝を一方向に一列おきに充填材で塞ぎ、半導体構造部の１つの側面のみからリフトオフ層のエッチングを進行させる点、充填材を設けた溝以外の溝に沿って支持体を切断する点は、実施形態１，２と同様である。そのため、図１８（Ａ）に示すように、ＩＩＩ族窒化物半導体素子４００は、２つの半導体構造部４１４の、それぞれ１つの側面同士が向かい合って位置し、残りの３つの側面は支持体４４６に覆われている。
ＩＩＩ族窒化物半導体素子４００は、図１７（Ａ），（Ｂ）に示すように、支持体４４６と、この支持体４４６上に設けられ、ｐ層４１２、活性層４１０およびｎ層４０８をこの順に有する２つの半導体構造部４１４（図では片方のみ示す。）と、を有する。ｐ層４１２上にはｐ側コンタクト層４２０が設けられ、メッキシード層４２６からメッキ成長させた支持体４４６がｐ側電極として機能する。一方、ｎ層４０８上にはｎ側コンタクト層４１８が設けられている。そして、本実施形態では、ｎ側電極４４８が、支持体４４６と半導体構造部４１４との間から、絶縁層４２２に囲まれて配線として引き出される。ここで、図１８（Ｂ），（Ｃ）に示すように、ｎ側電極４４８は、支持体４４６に覆われていない半導体構造部の側面から引き出され、２つの半導体構造部４１４間で露出する。
この実施形態でも、全ての溝で支持体を切断して個片化する場合よりも、露出するｎ側電極の面積を２倍にできるため、素子の実装の際の接続が容易になる。さらに、２つの独立した素子を並べるよりも必要な面積を省くことができる。なお、仮に、充填材を設けた溝をレーザーダイシングなどで切断しようとすると、溶融変質層やメタル等の周囲への飛び散りがあり、半導体構造部４１４の向い合う側面だけでなく、ｎ側電極４４８と支持体４４６との間のショートが発生しやすい。そのため、このようにｎ側電極を横方向に引き出す場合には、本実施形態が好適である。第３の実施形態の変形として、上記の第２の実施形態と同様に、支持体４４６の一部にｎ側電極に連結する支持部を追加して支持体４４６をｐ側電極−ｎ側電極−ｐ側電極という配置にしても良い。
以下、上記実施形態の各工程における好適な実施態様を説明する。複数の実施形態に共通する構成については、第１実施形態の符号のみ示す。
成長用基板１０２は、サファイア基板またはサファイア基板上にＡｌＮ膜を形成したＡｌＮテンプレート基板を用いるのが好ましい。形成するリフトオフ層の種類やＩＩＩ族窒化物半導体からなる半導体積層体のＡｌ、Ｇａ、Ｉｎの組成、ＬＥＤチップの品質、コストなどにより適宜選択すればよい。
リフトオフ層１０４は、ケミカルリフトオフ法ではＣｒＮなどのＩＩＩ族以外の金属や金属窒化物バッファ層が化学選択エッチングで溶解できるので好ましい。スパッタリング法、真空蒸着法、イオンプレーティング法やＭＯＣＶＤ法で成膜するのが好ましい。通常、リフトオフ層１０４の膜厚は２〜１００ｎｍ程度とする。
ｉ層３０６、ｎ層１０８、活性層１１０、ｐ層１１２は、ＧａＮ、ＡｌＧａＮなどの任意のＩＩＩ族窒化物半導体からなる。活性層１１０がＩＩＩ族窒化物半導体により多重量子井戸（ＭＱＷ）構造を形成した発光層であればＬＥＤとなり、発光層でない場合は他の半導体素子となる。これらの層は、例えばＭＯＣＶＤ法により、リフトオフ層１０４上にエピタキシャル成長させることができる。なお、本実施形態では、第１導電型をｎ型、第２導電型をｐ型としたが、この逆であってもよいことは勿論である。
溝１１６の形成には、ドライエッチング法を用いるのが好ましい。これは、ＩＩＩ族窒化物半導体層で構成される半導体積層体１１３のエッチングの終点を再現性良く制御できるからである。本発明において半導体構造部１１４の横断面形状は略四角形であれば特に限定されないが、有効面積の観点から矩形であることが好ましい。この略四角形とは、四角形の他には例えば、コーナーに多少丸みや面取りを有する四角形などを含む。ただし、エッチング進行方向を１方向に維持する観点から、エッチング液が供給される側面１５０Ａは、本発明のクラック発生抑制効果を阻害しない程度に直線領域を有する必要がある。
半導体構造部１１４の１辺は通常２５０〜３０００μｍとする。また、溝１１６の幅は、４０〜２００μｍの範囲内とすることが好ましく、６０〜１００μｍの範囲内とすることがより好ましい。４０μｍ以上とすることにより、溝１１６へのエッチング液の供給を十分に円滑に行うことができ、２００μｍ以下とすることにより、発光面積のロスを最小限に抑えることができるからである。
第２および第３の実施形態において、ｐ層３１２および活性層３１０の一部を除去して、ｎ層３０８の一部を露出させる工程は、レジストをマスクとして、ドライエッチング法により行なうことが好ましい。ｎ層３０８のエッチングの終点を再現性良く制御できるからである。ｎ側コンタクト層３１８は、レジストをマスクとしたリフトオフ法により形成する。電極材としてはＡｌ、Ｃｒ、Ｔｉ、Ｎｉ、Ａｇ、Ａｕなどが用いられる。ｐ側コンタクト層３２０は、レジストをマスクとしたリフトオフ法により形成する。電極材としてはＮｉ、Ａｇ、Ｔｉ、Ｐｄ、Ｃｕ、Ａｕ、Ｒｈ、Ｒｕ、Ｐｔ、Ｉｒなどが用いられる。
絶縁層１２２は、例えばＳｉＯ２やＳｉＮなどからなり、ＰＥＣＶＤにより０．５〜２．０μｍ成膜した後、レジストパターンをマスクとしてウェットエッチングまたはドライエッチングにより形成する。場合により、メタルマスクを用いてもよく、スパッタ法や塗布法を用いて形成しても良い。
第１樹脂１２４は、任意のレジスト材料を塗布し、任意のパターニング技術で形成すればよい。第２樹脂１３４および第３樹脂３４２も同様である。
第２の実施形態において、第１構造物３２８および第２構造物３４０は、上記の第１樹脂１２４に用いる材料とは異なり、支持体として素子の一部となるものである。そのような絶縁性材料として、例えばエポキシ樹脂やポリイミドなどの樹脂、ＳｉＯ２やＳｉＮなどの無機材料を用いることができる。任意のパターニング技術で形成すればよいが、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）などで使用される永久膜用フォトレジスト（ＳＵ−８など）であれば工程を簡略化できる。高さは１０〜１００μｍ、幅はそれぞれ１０〜１００μｍ、５００〜９００μｍが望ましい。
支持体１４６（第２実施形態においては第１サポート体３３６および第２サポート体３３８）は、湿式メッキまたは乾式メッキのようなメッキ法により形成する。たとえばＣｕまたはＡｕの電気メッキでは、メッキシード層１２６の表面（導電性サポート体側）としてＣｕ，Ｎｉ，Ａｕなどを用いることができる。この場合、メッキシード層１２６の成長基板側（半導体構造部側）は、半導体構造部１１４および絶縁層１２２との密着性が十分な金属、例えばＴｉまたはＮｉを用いるのが好ましい。メッキシード層１２６は、例えばスパッタ法により形成できる。メッキシード層１２６の厚さは２．０〜２０μｍ、第１サポート体３３６および第２サポート体３３８の厚さは、１０〜２００μｍ程度とすることができる。
第１樹脂１２４、第２樹脂１３４および第３樹脂３４２は、例えばアセトン、アルコール類などの樹脂を溶解する溶液を用いて行なうことができる。このとき、第１樹脂１２４と第２樹脂１３４との間のメッキシード層１２６は、アセトンなどに溶解しないが、メッキシード層１２６は、第１樹脂１２４と第２樹脂１３４に比べて極めて薄い膜であるため、除去は容易である。機械的に除去しても良いし、金属エッチング等により除去しても良い。このとき、第１構造物３２８および第２構造物３４０は、除去されないようにする。
リフトオフ層１０４の除去は、一般的なケミカルリフトオフ法またはフォトケミカルリフトオフ法により行う。ケミカルリフトオフ法は、リフトオフ層をエッチングする方法であり、その中でも、エッチング中に紫外光などの光を照射し、リフトオフ層を活性化させながらエッチングを行う方法をフォトケミカルリフトオフ法という。使用可能なエッチング液としては、リフトオフ層がＣｒＮの場合、硝酸第二セリウムアンモン溶液やフェリシアンカリウム系の溶液、リフトオフ層がＳｃＮの場合、塩酸、硝酸、有機酸など選択性のある公知のエッチング液を挙げることができる。
リフトオフ後には、成長用基板１０２は、メッキシード層１２６を介して支持体１４６と接着していることが好ましい。これにより、中央クラックやＸ型のクラックだけではなく、エッチングの終端部（側面１５０Ｃ側）に発生する端部クラックも抑制することができる。よって、リフトオフに用いるエッチング液のメッキシード層１２６に対するエッチング性は、全くないか、または、リフトオフの完了後も成長用基板とメッキシード層１１１との接合が維持できる程度であることが好ましい。成長用基板１０２は機械的に剥がすこともできるし、メッキシード層１２６が成長用基板１０２と接する箇所に特異的なエッチング液を用いることでメッキシード層１２６の一部を化学的に除去して剥離することもできる。
リフトオフ層３０４の除去により露出したｉ層３０６の面は、ウェット洗浄で清浄化されるのが好ましい。次いで、ドライエッチングおよび／またはウェットエッチングで所定量削り、ｎ層３０８を露出させてもよい。第２の実施形態によるＩＩＩ族窒化物半導体素子３００は、ｎ側電極およびｐ側電極の両方を支持体３４６側に集めているため、リフトオフ層３０４の除去後に露出した面に対する処理は任意である。素子３００がＬＥＤの場合、この露出面は光取り出し面となるため、ウェットエッチングにより凹凸処理を施すとともに、耐湿等の信頼性確保のため、ＳｉＯ２などの保護膜で覆うことが好ましい。
支持体１４６の切断は、例えばブレードダイサーやレーザーダイサーを用いることができる。また、上記第１〜第３実施形態では、第１樹脂を設けた溝以外の全ての溝に沿って支持体を切断する例を示したが、本発明はこれに限定されず、第１樹脂を設けた溝以外の溝のうち一部の溝に沿って支持体を切断してもよい。この場合、切断の仕方によって、これまで示した図６，７，１４などの複数個のＩＩＩ族窒化物半導体素子が支持体において一体となった、ｍ×ｎ列の半導体構造部（ここでｍは整数、ｎは偶数である）を有するＩＩＩ族窒化物半導体素子を作製することができる。
（実施例１）
図１〜５に示す製造方法で、図６に示すＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｎ型ＧａＮ層（厚さ：７μｍ）、発光層（ＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＧａＮ層（厚さ：０．２μｍ）をＭＯＣＶＤ法により順次エピタキシャル成長させて半導体積層体を形成した。その後、サファイア基板の一部が露出するよう、半導体積層体の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面の形状が正方形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の幅Ｗは１２００μｍであり、個々の素子の配置は碁盤の目状とした。素子間のピッチは１３００μｍ、すなわち溝幅は１００μｍである。
各々のｐ型ＧａＮ層の上に、ＥＢ蒸着法によりオーミック電極層（Ａｇ、厚さ：０．２μｍ）を形成した。また、プラズマＣＶＤにより絶縁膜（ＳｉＯ２、厚さ０．６μｍ）を形成し、各々の半導体構造部における樹脂に覆われない３つの側面と半導体構造部上の一部とを覆う箇所以外の絶縁層をエッチングにより除去した。その後、エッチング液を供給するための空隙を設けるために、図４（Ｂ）に示すように、溝を縦方向に１列おきに樹脂（フォトレジスト）で塞いだ。その後、スパッタ法により、半導体構造部の表面（厳密には上記のオーミック電極層および絶縁膜の表面上）、樹脂の表面、および露出している溝の底部および側面にメッキシード層（Ｔｉ／Ｎｉ／Ａｕ、各厚さ：０．０２μｍ／０．２μｍ／０．６μｍ）を形成した。
次に、フォトリソグラフ法を用いて、図４（Ｂ）に示す位置に、１００μｍ角の貫通孔形成用のピラーを樹脂（厚膜フォトレジスト：厚さ３０μｍ）により形成した。その後、メッキによりメッキシード層上にＣｕ（半導体積層体上の厚さ：１００μｍ）を形成し、支持体とした。めっきは硫酸銅系の電解液を用いた電気めっきであり、液温は２５〜３０℃の範囲で、成膜速度は３５μｍ／ｈｒであった。これにより、メッキシード層を形成した溝にはＣｕメッキによる埋め込み部が形成された。このとき、貫通孔形成用のピラーを設けた部位にはＣｕはめっきされず、該ピラーをアセトンで除去することで、導電性サポート体中を貫通して樹脂を設けた溝に通じる、貫通孔を形成した。この際、貫通孔直下のメッキシード層は該ピラーをアセトンで除去した後、ＨＦ添加のＡｕエッチング液を用いて貫通孔直下部を除去した。この貫通孔を介して、引き続きアセトンにより溝の樹脂を取り除き、空隙を形成した。
その後、エッチング液としてＣｒ選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去した。このとき、エッチング液への浸漬によりエッチング液が上記の貫通孔を通ってリフトオフ層に供給され、それぞれの半導体構造部では、リフトオフ層のエッチングが１つの側面のみから進行した。その後、サファイア基板側を僅かにＢＨＦ液に浸し、溝の底部においてサファイア基板と接合している箇所のメッキシード層のＴｉを溶解させ、サファイア基板を剥離した。
リフトオフ後の半導体構造部を光学顕微鏡（倍率２００倍および１０００倍）によって観察し、マクロ・マイクロクラックの発生状況を調べた。調査個数は２０００個で、マクロ・マイクロクラックともに発生個数は皆無であった。
その後、露出したｎ型ＧａＮ層を、ドライエッチングにより厚さ方向に３μｍエッチングし、ＫＯＨ溶液によりさらに表面を凹凸化させた。その後、スパッタ法によりｎ型ＧａＮ層上にＴｉ／Ａｌを用いてｎ型オーミック電極を形成し、さらにＮｉ／Ａｕによるパッド電極を形成した。その後、露出している半導体構造部の表面、側面および露出している埋め込み部表面上にプラズマＣＶＤによる絶縁膜（ＳｉＯ２、厚さ０．３μｍ）を形成し、パッド電極上部の絶縁膜をエッチングにより除去してパッド電極上部を露出させた。
レーザーダイサーにより、樹脂を設けた溝以外の溝に沿って支持体を切断し、支持体に２つの半導体構造部が支持され、半導体構造部における４つの側面のうち、３つの側面を埋め込み部が覆う図６に示した構造の発光素子を形成した。この実施例では、全ての溝に沿って支持体を切断する場合よりも切断の回数を減らすことができ、効率的に発光素子を製造することができた。
（比較例）
図１９および図２０に示す従来の製造方法でＬＥＤチップを作製した。具体的には、まず、サファイア基板上に、実施例と同じ半導体積層体を形成し、その後、サファイア基板の一部が露出するよう、半導体積層体の一部をドライエッチングにより除去して溝を形成することで、横断面の形状が直径１０００μｍの円形の島状に独立した複数個の半導体構造部を形成した。半導体構造部の素子間のピッチは１２５０μｍである。
個別の半導体構造部のｐ層上に実施例と同様のオーミック電極層を形成し、次いで全ての溝にフォトレジストを埋め込むとともに個々の半導体構造部のｐ−オーミック電極層の部分は開口して、メッキシード層（Ｎｉ／Ａｕ／Ｃｕ）を形成した。次いで、後述のＣｕめっきの際に成膜を防止するため、厚膜レジストによるピラーの形成を行った。形成位置は図２０（Ａ）のように半導体構造部を取り囲む升目の辺上とした。なお、ピラー形成位置の接続層はエッチングにより予め除去した。
次いで、硫酸銅系の電解液を用いてＣｕを８０μｍ電気めっきし、支持体を形成した。液温は２５〜３０℃の範囲で、成膜速度は２５μｍ／ｈｒであった。次いで、ピラー部ならびに溝に埋め込んだレジストをアセトンにより除去し、サポート体の上下に貫通する貫通溝を形成した。なお、図２０（Ａ）に示す貫通溝は、幅７０μｍ、長さ９００μｍとして四辺に形成した。
その後、エッチング液としてＣｒ選択エッチング液を用いて、ケミカルリフトオフ法によりリフトオフ層を除去してサファイア基板を剥離した。このとき、それぞれの半導体構造部では、リフトオフ層のエッチングが半導体構造部の外周部から中央部に向かって進行し、中央部のリフトオフ層が最後に除去された。
リフトオフ後の半導体構造部を光学顕微鏡によって観察したところ、比較例では調査個数１９００個のうち、コーナーから中央部に大きく伸展するＸ型のクラックが発生したものは３８個（発生率は２．０％）であったが、半導体構造部の中央領域に点状のクラックが発生した試料が１０４５個あり、発生率は５５．０％であった。
（実施例２）
図８（Ａ）から図１０（Ｂ）までを行い、その後２段階メッキを行なうことなく、ケミカルリフトオフ法によりＬＥＤチップを作製した。具体的には、まず、図８（Ａ）に示すように、サファイア基板上に、スパッタ法によりＣｒ層を形成しアンモニアを含む雰囲気中で熱処理することによりリフトオフ層（ＣｒＮ層、厚さ：１８ｎｍ）を形成後、ｉ型ＧａＮ層（厚さ：４μｍ）、ｎ型ＧａＮ層（厚さ：６μｍ）、発光層（ＡｌＩｎＧａＮ系ＭＱＷ層、厚さ：０．１μｍ）、ｐ型ＧａＮ層（厚さ：０．２μｍ）をＭＯＣＶＤ法により順次エピタキシャル成長させた。
その後、図８（Ｂ）および図１６（Ａ）に示すように、ｐ型ＧａＮ層、発光層、ｎ型ＧａＮ層およびｉ型ＧａＮ層の一部をドライエッチングにより除去して格子状の溝を形成することで、横断面形状が正方形の縦横に整列した複数個の半導体構造部を形成した。半導体構造部の１辺は１５００μｍとし、溝の最大幅は１００μｍとした。
また、レジストをマスクとして、ＩＣＰ−ＲＩＥドライエッチングにより、ｐ型ＧａＮ層および発光層の一部を除去して、ｎ型ＧａＮ層の一部を露出させた。ｎ型ＧａＮ層の露出部の配置は図１６（Ａ）では各素子単位で４箇所としたが、本実施例では１６箇所とし、直径は６０μｍとした。
次に、図９（Ａ）および図１５（Ｂ）に示すように、レジストをマスクとした後、ＥＢ蒸着法にて、ｎ型ＧａＮ層の露出部の上に円形のｎ側コンタクト層（材質：Ｃｒ／Ｎｉ／Ａｇ、厚さ：５０ｎｍ／２０ｎｍ／４００ｎｍ）を形成し、レジストを除去した。また、レジストをマスクとした後、ＥＢ蒸着法にて、ｐ型ＧａＮ層のほぼ全面の上にｐ側コンタクト層（材質：Ｎｉ／Ａｇ／Ｎｉ／Ｔｉ、厚さ：５Å／２００ｎｍ／２５Å／２５Å）を形成し、レジストを除去した。
次に、図９（Ｂ）および図１６（Ａ）に示すように、絶縁層（ＳｉＯ２、厚さ：０．７μｍ）をＰＥＣＶＤ法によりほぼ全面に成膜した後、レジストをマスクとしてＢＨＦにより絶縁層の一部をウェットエッチングして、ｎ側コンタクト層の一部およびｐ側コンタクト層の一部は露出させた。ｎ側コンタクト層の露出部は直径３０μｍとし、ｐ側コンタクト層の露出部は幅６０μｍとした。また、フォトリソグラフ法を用いて、格子状の溝を縦方向に１列おきにフォトレジスト（幅：１００μｍ、高さ：１０μｍ）で塞いだ。
次に、図１０（Ａ）に示すように、ウェハの表側露出表面のほぼ全面に、スパッタ法によりメッキシード層（Ｔｉ／Ｎｉ／Ａｕ、各厚さ：０．０２μｍ／０．２μｍ／０．６μｍ）を形成した。レジストをマスクとし、ウェットエッチングによって、図１０（Ａ）に示す位置のみ絶縁層を露出させた。絶縁層の露出部は幅５０μｍとした。これにより、メッキシード層を後述の第１サポート体を形成する領域と第２サポート体を形成する領域とに分け、電気的に分離した。
また、フォトリソグラフ法を用いて、絶縁層の露出部を覆うように、ＳＵ−８からなる第１構造物（幅：１００μｍ、高さ：３０μｍ）を形成した。同様にフォトリソグラフ法を用いて、溝に１列おきに形成したフォトレジスト上にさらにフォトレジスト（幅：５５０μｍ、高さ：３０μｍ）を形成し、第１構造物と同じ高さにした。
次に、図１０（Ｂ）および図１６（Ｂ）に示すように、メッキ法によりメッキシード層からＣｕを形成し、第１および第２サポート体の第１層（ｐ型ＧａＮ層上での厚さ：４０μｍ）を形成した。メッキは硫酸銅系の電解液を用いた電気メッキであり、液温は２５〜３０℃の範囲で、成膜速度は３５μｍ／ｈｒであった。第１および第２サポート体の第１層の幅は、それぞれ１２００μｍおよび１５０μｍであった。第１サポート体と第２サポート体とは、第１構造物により電気的に分離されている。
その後、溝に設けたフォトレジストのみをアセトンで除去し、サファイア基板およびリフトオフ層に連通する空隙を形成した。
この空隙にリフトオフ層の選択エッチング液を供給し、ケミカルリフトオフ法によりリフトオフ層を除去することで、サファイア基板を剥離した。
その後、リフトオフ層の除去によって露出したｉ型ＧａＮ層を、ＩＣＰ−ＲＩＥ装置を用いてドライエッチングを行った。そして、レーザーダイサーにより、樹脂を設けた以外の溝に沿って第１サポート体および第２サポート体を切断し、実施例２にかかる６００個のＬＥＤチップを得た。
調査個数６００個のうち、クラックが発生したものは０個（発生率は０％）であった。また、この実施例では、全ての溝に沿って支持体を切断する場合よりも切断の回数を減らすことができ、効率的に発光素子を製造することができた。さらに、支持体はｎ側電極−ｐ側電極−ｎ側電極という配置となっており、素子の実装の際の接続が容易であった。
（実施例３）
図８（Ａ）〜図１４に示す２段階メッキの製造方法で、図１４に示すＬＥＤチップを作製した。図１０（Ｂ）および図１６（Ｂ）の工程までは実施例２と同様なので、説明を省略する。
その後、図１１に示すように、フォトリソグラフ法を用いて、第１サポート体の第１層の上に、第１構造物と連結した、ＳＵ−８からなる第２構造物（幅：５５０μｍ、高さ：３０μｍ）を形成した。同様にフォトリソグラフ法を用いて、溝に１列おきに形成したフォトレジストの上方に、さらにフォトレジスト（幅：８０μｍ、高さ：２５μｍ）を形成した。
次に、図１２に示すように、メッキ法により第１サポート体および第２サポート体の第１層からさらにＣｕを形成し、第１および第２サポート体の第２層（第１層上での厚さ：２００μｍ）を形成した。メッキは硫酸銅系の電解液を用いた電気メッキであり、液温は２５〜３０℃の範囲で、成膜速度は３５μｍ／ｈｒであった。第１および第２サポート体の第２層の幅は、それぞれ９３０μｍおよび３１０μｍであった。このように、２段階メッキにより、第１メッキ工程後の第２サポート体の第１層の上面積よりも、第２サポート体の第２層の上面積を大きくすることができた。
その後のリフトオフ層の除去以降の工程も実施例２と同様なので、説明を省略する。このようにして、実施例３にかかる６００個のＬＥＤチップを得た。
調査個数６００個のうち、クラックが発生したものは０個（発生率は０％）であった。それ以外の効果についても実施例２と同様である。
本発明によれば、半導体構造部のコーナー近傍から中央部に伸展するＸ型のクラックだけでなく、中央部分に生じる点状のクラックの発生をも抑制した高品質のＩＩＩ族窒化物半導体素子、および該ＩＩＩ族窒化物半導体素子を効率的に製造する方法を提供することができる。
１００ ＩＩＩ族窒化物半導体素子
１０２ 成長用基板
１０４ リフトオフ層
１０８ ｎ型ＩＩＩ族窒化物半導体層
１１０ 活性層
１１２ ｐ型ＩＩＩ族窒化物半導体層
１１３ 半導体積層体
１１４ 半導体構造部
１１６ 溝
１２４ 第１樹脂（充填材）
１２６ メッキシード層
１３４ 樹脂の柱（ピラー）
１４６ 支持体
１４６Ａ 切断後の支持体
１４２ 埋め込み部
１４３ 貫通孔
１４４ 空隙
１４８ ｎ側電極
１５０Ａ 側面（エッチング液を供給する側面）
１５０Ｂ 対向する２つの側面
１５０Ｃ 側面（エッチング終了時にエッチング液が到達する側面）
１２２ 絶縁層

Claims (8)

  1. 成長用基板の上にリフトオフ層を介して、第１導電型ＩＩＩ族窒化物半導体層、活性層および第２導電型ＩＩＩ族窒化物半導体層を順次積層してなる半導体積層体を形成する工程と、
    該半導体積層体の一部を除去して、前記成長用基板の一部が底部で露出する複数の溝を格子状に形成することで、横断面の形状が略四角形の半導体構造部を複数個形成する工程と、
    前記複数の溝を、一方向に一列おきに充填材で塞ぐ工程と、
    メッキ法により、複数個の前記半導体構造部を一体支持する支持体を形成する工程と、
    該支持体に、前記充填材に連通する貫通孔を形成する工程と、
    前記充填材を除去して空隙を形成する工程と、
    前記貫通孔から前記空隙へとエッチング液を供給して、それぞれの前記半導体構造部の１つの側面のみから前記リフトオフ層のエッチングを進行させ、前記リフトオフ層を除去する工程と、
    前記第１および第２導電型ＩＩＩ族窒化物半導体層とそれぞれ電気的に接続する第１および第２電極を形成する工程と、
    前記複数の溝に沿って前記支持体を切断する個片化工程と、
    を有し、該個片化工程では、前記充填材を設けた溝以外の少なくとも一部の溝に沿って前記支持体を切断することにより、切断後の前記支持体のそれぞれにｍ×ｎ列の半導体構造部（ここでｍは自然数、ｎは２以上の偶数である）が支持されたＩＩＩ族窒化物半導体素子を作製することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  2. 前記個片化工程では、前記充填材を設けた溝以外の全ての溝に沿って前記支持体を切断することにより、切断後の前記支持体のそれぞれに２つの半導体構造部が支持されたＩＩＩ族窒化物半導体素子を作製することを特徴とする請求項１に記載のＩＩＩ族窒化物半導体素子の製造方法。
  3. 前記第１または第２電極の少なくとも一方の電極は、前記支持体を兼ねており、
    前記第１または第２電極の他方の電極の、片方の前記半導体構造部と接続する第１の部分と、他方の前記半導体構造部と接続する第２の部分とを、隣接して位置させる請求項２に記載のＩＩＩ族窒化物半導体素子の製造方法。
  4. 支持体と、
    該支持体上に設けられ、第２導電型ＩＩＩ族窒化物半導体層、活性層および第１導電型ＩＩＩ族窒化物半導体層をこの順に有し、横断面の形状が略四角形の２つの半導体構造部と、
    前記第１および第２導電型ＩＩＩ族窒化物半導体層とそれぞれ電気的に接続する第１および第２電極と、
    を有するＩＩＩ族窒化物半導体素子であって、
    前記２つの半導体構造部は、それぞれの１つの側面同士が向かい合って位置し、
    前記支持体が、前記半導体構造部における４つの側面のうち残りの３つの側面、または、対向する他の２つの側面を覆うことを特徴とするＩＩＩ族窒化物半導体素子。
  5. 前記第１または第２電極の少なくとも一方の電極は、前記支持体を兼ねており、
    前記第１または第２電極の他方の電極の、片方の前記半導体構造部と接続する第１の部分と、他方の前記半導体構造部と接続する第２の部分とが、隣接して位置する請求項４に記載のＩＩＩ族窒化物半導体素子。
  6. 前記第１または第２電極の両方が前記支持体を兼ねる請求項５に記載のＩＩＩ族窒化物半導体素子。
  7. 前記第１または第２の電極の一方のみが前記支持体を兼ね、
    他方の電極は前記支持体と前記半導体構造部との間から引き出され、前記２つの半導体構造部の間で露出している請求項５に記載のＩＩＩ族窒化物半導体素子。
  8. 複数個の請求項４〜７のいずれか１項に記載のＩＩＩ族窒化物半導体素子が、前記支持体において一体となり、ｍ×ｎ列の半導体構造部（ここでｍは自然数、ｎは２以上の偶数である）を有するＩＩＩ族窒化物半導体素子。
JP2014538076A 2012-09-28 2012-09-28 Ｉｉｉ族窒化物半導体素子およびその製造方法 Active JP6059238B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/075869 WO2014049885A1 (ja) 2012-09-28 2012-09-28 Iii族窒化物半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014049885A1 true JPWO2014049885A1 (ja) 2016-08-22
JP6059238B2 JP6059238B2 (ja) 2017-01-11

Family

ID=50387343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014538076A Active JP6059238B2 (ja) 2012-09-28 2012-09-28 Ｉｉｉ族窒化物半導体素子およびその製造方法

Country Status (3)

Country Link
US (1) US9537053B2 (ja)
JP (1) JP6059238B2 (ja)
WO (1) WO2014049885A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
KR101971202B1 (ko) * 2012-11-22 2019-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102373677B1 (ko) * 2015-08-24 2022-03-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
US10297719B2 (en) * 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
US10777764B2 (en) * 2017-12-25 2020-09-15 Epistar Corporation Light-emitting element and light-emitting device comprising the same
US10325889B1 (en) 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function
CN111833742B (zh) * 2020-06-30 2022-07-05 合肥维信诺科技有限公司 一种显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235883A (ja) * 2007-03-21 2008-10-02 Samsung Electro Mech Co Ltd 発光装置、発光装置の製造方法及びモノリシック発光ダイオードアレイ
WO2011055462A1 (ja) * 2009-11-05 2011-05-12 ウェーブスクエア，インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
WO2012098964A1 (ja) * 2011-01-17 2012-07-26 Ｄｏｗａエレクトロニクス株式会社 発光素子と発光素子および半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
US9184338B2 (en) * 2011-09-28 2015-11-10 Bbsa Limited Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235883A (ja) * 2007-03-21 2008-10-02 Samsung Electro Mech Co Ltd 発光装置、発光装置の製造方法及びモノリシック発光ダイオードアレイ
WO2011055462A1 (ja) * 2009-11-05 2011-05-12 ウェーブスクエア，インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
WO2012098964A1 (ja) * 2011-01-17 2012-07-26 Ｄｏｗａエレクトロニクス株式会社 発光素子と発光素子および半導体素子の製造方法

Also Published As

Publication number Publication date
US20150263234A1 (en) 2015-09-17
US9537053B2 (en) 2017-01-03
WO2014049885A1 (ja) 2014-04-03
JP6059238B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
JP6059238B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
US9502603B2 (en) Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP5774712B2 (ja) 半導体素子およびその製造方法
JP5690738B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
US8921227B2 (en) Semiconductor device assembly and semiconductor device and method of manufacturing the same
US20140217457A1 (en) Light-emitting element chip and manufacturing method therefor
US9048381B1 (en) Method for fabricating light-emitting diode device
JP4136795B2 (ja) 半導体装置の製造方法
JP5934720B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP5918367B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5914656B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
TWI811729B (zh) 半導體結構及其製作方法
JP5201229B2 (ja) 半導体素子の製造方法
JP5763858B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP5723431B2 (ja) Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161208

R150 Certificate of patent or registration of utility model

Ref document number: 6059238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250