KR20150058504A - 광전자 소자를 제조하기 위한 방법 - Google Patents
광전자 소자를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR20150058504A KR20150058504A KR1020157010780A KR20157010780A KR20150058504A KR 20150058504 A KR20150058504 A KR 20150058504A KR 1020157010780 A KR1020157010780 A KR 1020157010780A KR 20157010780 A KR20157010780 A KR 20157010780A KR 20150058504 A KR20150058504 A KR 20150058504A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- carrier
- semiconductor layer
- recess
- contact
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 55
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 182
- 230000008569 process Effects 0.000 description 32
- 238000011049 filling Methods 0.000 description 22
- 150000001875 compounds Chemical class 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- -1 CuW Inorganic materials 0.000 description 1
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical class S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- TWFZGCMQGLPBSX-UHFFFAOYSA-N carbendazim Chemical compound C1=CC=C2NC(NC(=O)OC)=NC2=C1 TWFZGCMQGLPBSX-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920000768 polyamine Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 광전자 소자 및 이의 제조 방법에 관한 것으로서, 이 경우 광을 생성하기 위한 활성 영역을 갖고 양전하로 도핑된 반도체층(2 또는 3) 및 음전하로 도핑된 반도체층(3 또는 2) 그리고 미러층(4)을 갖는 층 구조물이 성장 기판 상에서 성장되고, 상기 층 구조물은 연결층(8)에 의해 캐리어(10)의 제 1 측면 상에 고정되며, 그리고 이 경우 상기 층 구조물용 전기 접촉부들은 상기 캐리어(10)의 제 2 측면을 통해 삽입되며, 상기 성장 기판은 제거된다.
Description
본 발명은 특허청구범위 청구항 1에 따른 광전자 소자의 제조 방법 및 추가 독립항에 따른 광전자 소자에 관한 것이다.
독일 특허 DE 10 2010 025 320 A1호에는 광전자 소자 및 이의 제조 방법이 공지되어 있다.
상기 기술한 방법에서는 광학 활성 층이 성장 기판(growth substrate) 상에서 성장된다. 후속해서는 상기 광학 활성 층이 자유 측면으로부터 구조화되며, 이 경우 전기 접촉부(electrical contact)들이 삽입된다. 이러한 전기 접촉부들은 양전하로 도핑된 층(positively doped layer)과 음전하로 도핑된 층(negatively doped layer)과 연결되어 있다. 상기 구조화 공정이 종료된 후에는 상기 광전자 소자가 캐리어(carrier) 상에 고정된다. 그 다음에는 상기 성장 기판이 제거된다.
본 발명의 과제는 향상된 광전자 소자의 제조 방법 및 단순하게 설계된 광전자 소자를 제공하는 것이다.
본 발명의 과제는 특허청구범위 청구항 1에 따른 광전자 소자의 제조 방법 및 추가 독립항에 따른 광전자 소자에 의해 해결된다.
상기 기술한 광전자 소자의 제조 방법과 광전자 소자의 장점은, 캐리어가 광전자 소자 내에 통합된다는 것이다. 따라서 예를 들면 바이어(via)들을 형성하는 작업, 바이어들을 충전하는 작업, 정면 상에 배치되는 본딩 패드(bonding pad) 등과 같은 캐리어 제조에 있어서 별도로 필요한 작업 단계들이 생략된다.
또한, 캐리어가 광전자 소자 내에 통합됨으로써, 이러한 캐리어의 구조뿐만 아니라 캐리어의 크기도 상기 광전자 소자에 적합하게 최적으로 조정될 수 있다.
상기 광전자 소자의 제조 방법 및 상기 광전자 소자의 추가의 바람직한 실시예들은 종속항들에 제시되어 있다.
한 실시예에서는, 전기 절연성 물질, 특히 접착 물질이 연결층(connecting layer)으로 사용된다. 상기 전기 절연성 물질을 연결층으로 사용할 경우 제공되는 장점은, 전기 전도성 또는 전기 반도체성인 물질도 캐리어로서 사용될 수 있다는 것이다. 특히, 상기와 같은 접착 물질의 사용은 층 두께가 작은 경우에도 층 구조물과 캐리어의 안전하고 견고한 연결을 구현할 수 있는 가능성을 제공한다. 또한, 상기 접착 물질의 사용에 의해서는 비용 절감도 달성될 수 있다.
한 실시예에서는, 전기 반도체성 또는 전기 전도성 물질이 특히 박막 형태로, 캐리어로서 사용된다. 특히 박막 형태의 상기 전기 반도체성 또는 전기 전도성 물질을 캐리어로 사용할 경우 제공되는 장점은, 가공이 용이하게 실행될 수 있다는 것이다. 또한, 광전자 소자에 있어서 충분한 안정성을 보여주는 두께가 얇은 캐리어들이 형성될 수도 있다. 특히 상기와 같이 두께가 얇은 캐리어들이 사용될 경우, 접촉부들을 형성하기 위하여 캐리어 내에 이루어지는 리세스(recess) 형성 공정이 신속하게 실시될 수 있다. 따라서 공정 시간과 더불어 비용이 절감된다.
한 추가 실시예에서, 접촉부들은 하나의 공통 방법 단계에서 개별적으로 또는 함께 형성된다. 접촉부들은 특히 각각 하나의 리세스를 완전히 충전하고, 이 경우 상기 리세스는 캐리어를 통과하는 방식으로 그리고 특히 추가적으로 반도체층을 통과하는 방식으로 연장된다. 반도체층의 전기 콘택팅을 위한 접촉부는 예를 들면 캐리어(캐리어 포함)와 콘택팅될 반도체층(반도체층 포함) 사이에서 끊어짐 없이 연속되는 방식으로 형성될 수 있다. 이는 상기 접촉부가 이음매 없이 형성되고, 예를 들면 땜납층(solder layer) 또는 접착층(adhesive layer)과 같은 연결층들을 갖지 않음을 의미한다. 특히, 접촉부는 전기 전도성 물질만 함유하는데, 이러한 전기 전도성 물질은 예를 들면 금속 또는 금속화층일 수 있다. 예를 들어 접촉부는 하나의 방법 단계에서 일체형으로 형성된다.
한 추가 실시예에서는, 반사 특성을 향상시키기 위해 전기 접촉부들에 미러층(mirror layer)이 제공된다.
한 추가 실시예에서는, 광전자 소자의 반사 특성을 향상시키기 위해 캐리어의 측면에 연결 물질이 사용되는데, 이러한 연결 물질은 광전자 소자에 의해 방출되는 광을 대체로 투과시킨다. 또한, 측면이 연결층과 마주보고 반사성으로 형성된 캐리어가 사용된다. 따라서 활성 영역으로부터 캐리어의 방향으로 방사되는 광이 상기 캐리어의 반사성 측면에 의해 반사된다. 이로써 발광면을 통해 방출되는 광 흐름이 증가된다.
한 추가 실시예에서는, 제 1 접촉부가 음전하로 도핑된 반도체층과 마주보는 측면에 반사성으로 형성되는 방식으로 제 1 접촉부의 형성이 이루어진다. 마찬가지로 이로 인해 발광면 방향으로 방출된 광의 반사가 증가된다.
한 추가 실시예에서, 불균일성(inhomogeneity)을 갖는 충전 물질(filling material)이 사용되며, 이 경우 상기 충전 물질은 예를 들면 감광 물질을 포함한다. 이러한 방식으로 간단한 공정 절차가 달성될 수 있다. 또한, 충전 물질은 접촉부 삽입을 위해 예를 들어 DRIE 공법으로 신속하고 간단히 제거될 수 있다.
예를 들면 레이저 어블레이션법(laser ablation)으로 연결층 내에 리세스들이 형성될 수 있는데, 이 경우에는 캐리어의 개구가 애퍼처(aperture)로도 작용할 수 있다. 마찬가지로 이로 인해 신속하고 간단한 공정 절차가 가능하다.
본 발명의 전술한 고유 특성, 특징 및 장점 그리고 이들이 달성되는 방식은 도면들과 관련하여 상세하게 설명되는 실시예들의 후속 설명과 관련해서 더욱 명확하고 명료하게 이해될 것이다.
도 1 내지 도 3은 제 1 공정 섹션이고,
도 4는 제 2 공정 섹션이며,
도 5 및 도 6은 제 3 공정 섹션이고,
도 7 및 도 8은 제 4 공정 섹션이며,
도 9 및 도 10은 제 5 공정 섹션이고,
도 11은 제 6 공정 섹션이며,
도 12는 도 11에 따른 제 1 실시예의 캐리어를 바라보고 도시한 평면도이고,
도 13은 제 6 공정 섹션에 따른 제 2 실시예의 캐리어를 바라보고 도시한 평면도이며,
도 14는 제 3 실시예에 따른 캐리어를 바라보고 도시한 평면도이고,
도 15 내지 도 17은 제 4 실시예이며,
도 18은 박형 웨이퍼(thinned wafer)이고,
도 19는 박형 웨이퍼를 캐리어로 사용하는 광 소자의 개략도이며,
도 20은 컨버터(converter) 및 렌즈(lens)를 갖는 소자들이고, 그리고
도 21은 캐리어 구조물을 갖는 소자이다.
도 4는 제 2 공정 섹션이며,
도 5 및 도 6은 제 3 공정 섹션이고,
도 7 및 도 8은 제 4 공정 섹션이며,
도 9 및 도 10은 제 5 공정 섹션이고,
도 11은 제 6 공정 섹션이며,
도 12는 도 11에 따른 제 1 실시예의 캐리어를 바라보고 도시한 평면도이고,
도 13은 제 6 공정 섹션에 따른 제 2 실시예의 캐리어를 바라보고 도시한 평면도이며,
도 14는 제 3 실시예에 따른 캐리어를 바라보고 도시한 평면도이고,
도 15 내지 도 17은 제 4 실시예이며,
도 18은 박형 웨이퍼(thinned wafer)이고,
도 19는 박형 웨이퍼를 캐리어로 사용하는 광 소자의 개략도이며,
도 20은 컨버터(converter) 및 렌즈(lens)를 갖는 소자들이고, 그리고
도 21은 캐리어 구조물을 갖는 소자이다.
도 1은 성장 기판(1) 상에 음전하로 도핑된 반도체층(2)이 성장되는 제 1 방법 단계를 도시한다. 상기 음전하로 도핑된 반도체층(2) 상에는 양전하로 도핑된 반도체층(3)이 성장된다. 상기 음전하로 도핑된 반도체층(2)과 양전하로 도핑된 반도체층(3)의 경계면에는 활성 영역이 제공되는데, 이러한 활성 영역은 광을 생성하도록 형성되어 있다. 음전하로 도핑된 반도체층(2)은 하기에서 제 1 반도체층(2)으로 표기되고, 양전하로 도핑된 반도체층(3)은 하기에서 제 2 반도체층(3)으로 표기된다. 대안적으로 상기 제 1 반도체층(2)은 p타입으로 도핑될 수도 있고, 그리고 상기 제 2 반도체층(3)은 n타입으로 도핑될 수도 있다. 제 1 및 제 2 반도체층(2, 3)은 예를 들면 박막 다이오드를 형성한다. 제 1 및 제 2 반도체층(2, 3)은 층 구조물을 형성한다.
상기 성장 기판(1)은 예컨대 사파이어 또는 결정형 규소 형태로 형성될 수 있다. 또한, 성장 기판(1)은 탄화규소 또는 질화갈륨으로 형성될 수도 있다. 제 1 및 제 2 반도체층(2, 3)은 성장 기판(1) 상에서 에피택셜(epitaxial) 방법으로 성장된다. 선택된 실시예에 따라, 성장 기판(1) 상에 중간층이 제공될 수 있는데, 이러한 중간층은 대체로 성장될 층 구조물과 동일한 격자 구조물을 갖는다. 이러한 방식으로 제 1 반도체층(2)의 성장이 향상될 수 있으며, 결과적으로 성장 시 상기 제 1 반도체층의 격자 구조물 내에서 결함이 전혀 발생되지 않거나 보다 적게 발생된다.
후속해서는 도 2에 도시된 바와 같이, 미러층(4)이 제 2 반도체층(3) 상에 제공된다. 상기 미러층(4)은 예를 들면 높은 반사 계수를 갖는 티타늄 및/또는 은과 같은 금속을 함유할 수 있다. 또한, 미러층(4) 내에는 개구(5)가 제공되어 있고, 그 결과 미러층(4)이 증착된 후, 도 2에 도시된 바와 같이 개구(5) 영역에서 양전하로 도핑된 반도체층(3)의 표면이 노출된다. 개구(5)는 미러층(4)이 제공되는 동시에 형성될 수 있거나, 또는 추후에 미러층(4) 내에 형성될 수 있다. 도 3에 도시된 후속 방법 단계에서, 미러층(4) 상에는 전기 전도성 층(6)이 제공된다. 선택된 실시예에 따라, 또한 상기 전도성 층(6)이 생략될 수도 있다. 전도성 층(6)도 미러층(4)과 마찬가지로 개구(5)를 갖는다. 이러한 개구(5)는 별도로 또는 상기 미러층(4) 내 개구와 함께 형성될 수 있다. 이로 인해 상기 두 층(4 및 6) 내에 있는 개구(5)는 동일하거나 또는 상이한 리세스들을 가질 수 있다.
제 1 및 제 2 반도체층(2, 3)은 에피택셜 연속층, 즉 에피택셜 방법으로 성장된 층 구조물로서 설계될 수 있다. 이 경우 반도체층(2, 3)들은 예를 들면 InGaAlN을 기재로 설계될 수 있다. InGaAlN을 기재로 한 층 구조물들에는, 특히 에피택셜 방법으로 제조된 층 구조물이 일반적으로 상이한 개별층들로 이루어진 연속층을 갖는 층 구조물이 포함되고, 이때 상기 연속층은 Ⅲ-Ⅴ 화합물 반도체 재료계 InxAlyGa1-x-yN(이 경우 O ＜＝ x ＜＝ 1, 0 ＜＝ y ＜＝ 1 및 x + y ＜＝ 1)로 이루어진 물질을 함유하는 적어도 하나의 개별층을 포함한다. InGaAlN을 기재로 한 적어도 하나의 활성층 또는 활성 영역을 갖는 층 구조물은 예를 들면 바람직하게 자외선 내지 녹색 파장 범위의 전자기 방사선을 방출할 수 있다.
대안적으로 또는 추가로 반도체층(2, 3)들 또는 반도체 칩은 InGaAlP도 기재로 할 수 있는데, 다시 말하면 층 구조물이 상이한 개별층들을 포함할 수 있고, 상기 개별층들에서 적어도 하나의 개별층은 Ⅲ-Ⅴ 화합물 반도체 재료계 InxAlyGa1-x-yP(이 경우 O ＜＝ x ＜＝ 1, 0 ＜＝ y ＜＝ 1 및 x + y ＜＝ 1)로 이루어진 물질을 함유한다. InGaAlP를 기재로 한 적어도 하나의 활성층 또는 활성 영역을 갖는 층 구조물은 예를 들면 바람직하게 녹색 내지 적색 파장 범위의 하나 또는 다수의 스펙트럼 성분을 갖는 전자기 방사선을 방출할 수 있다.
대안적으로 또는 추가로 반도체층(2, 3)들은 다른 Ⅲ-Ⅴ 화합물 반도체 재료계(예: AlGaAs를 기재로 한 물질) 또는 Ⅱ-Ⅵ 화합물 반도체 재료계도 포함할 수 있다. 특히 AlGaAs를 기재로 한 물질을 함유하는 활성층은 적색 내지 적외선 파장 범위의 하나 또는 다수의 스펙트럼 성분을 갖는 전자기 방사선을 방출하기에 적합할 수 있다.
Ⅱ-Ⅵ 화합물 반도체 재료계는 예를 들면 Be, Mg, Ca, Sr과 같은 적어도 하나의 제 2 주족 원소 그리고 예를 들면 O, S, Se와 같은 적어도 하나의 제 6 주족 원소를 가질 수 있다. 특히 Ⅱ-Ⅵ 화합물 반도체 재료계는 2개, 3개 또는 4개 원소로 된 화합물을 포함하고, 이러한 화합물은 적어도 하나의 제 2 주족 원소 및 적어도 하나의 제 6 주족 원소를 포함한다. 또한, 상기와 같은 2개, 3개 또는 4개로 된 화합물은 예를 들면 하나 또는 다수의 도펀트 그리고 추가 성분들을 함유할 수 있다. 예를 들어 Ⅱ-Ⅵ 화합물 반도체 재료에는 ZnSe, ZnTe, ZnO, ZnMgO, ZnS, CdS, ZnCdS, MgBeO가 속한다.
이러한 경우 성장 기판(1)은 반도체 재료, 예를 들면 위에서 언급된 화합물 반도체 재료계를 포함할 수 있다. 특히, 성장 기판(1)은 사파이어, GaAs, GaP, GaN, InP, SiC, Si 및/또는 Ge를 포함하거나 이와 같은 재료로 이루어질 수 있다.
반도체층(2, 3)들은 활성 영역으로서, 예를 들면 종래의 pn-접합부, 이중 헤테로 구조물, 단일 양자 웰 구조물(SQW 구조물: single quantum well structure) 또는 다중 양자 웰 구조물(MQW 구조물: multi quantum well structure)을 가질 수 있다. 본 출원의 범주에서, 양자 웰 구조물이라는 명칭은 특히 전하 캐리어들이 구속("confinement")에 의해 그들의 에너지 상태의 양자화를 경험할 수 있는 모든 구조물을 포함한다. 특히 양자 웰 구조물이라는 명칭에는 양자화 차원수(dimensionality)에 대한 진술이 포함되어 있지 않다. 따라서 상기 양자 웰 구조물이라는 명칭은 특히 양자 웰, 양자 선(quantum wire), 양자 점(quantum dot) 그리고 이러한 구조물들의 모든 조합을 포함한다. 반도체층(2, 3)들은 활성 영역 외에 추가의 기능층들 및 작용 영역들, 예를 들면 p타입으로 도핑되거나 n타입으로 도핑된 전하 캐리어 수송층, 즉 전자 수송층 또는 정공 수송층, 도핑되지 않거나 p타입 또는 n타입으로 도핑된 구속층, 집속층(cladding layer) 또는 도파관층들, 배리어층, 평탄화층, 버퍼층, 보호층, 콘택층 및/또는 전극 그리고 이들의 조합을 포함할 수 있다. 활성 영역 또는 추가의 기능층들 및 영역들과 관련된 상기와 같은 구조물들은 특히 구조, 기능 및 구조물과 관련하여 당업자에게 잘 알려져 있기 때문에 여기서는 더 자세히 설명되지 않는다.
도 4에 도시된 후속 방법 단계에서는 트렌치(trench)(7)가 제 1 및 제 2 반도체층(2, 3) 내에 제공되는데, 상기 트렌치는 상기 제 1 및 제 2 반도체층(2, 3)으로 이루어진 층 구조물의 일부분을 이러한 층 구조물의 나머지 부분으로부터 분리한다. 트렌치(7)는 층 구조물(2, 3)의 일부분을 둘러싸는 방식으로 형성되어 있고 성장 기판(1)까지 뻗는다.
선택된 실시예에 따라, 도 1 내지 도 3의 방법 단계들은 성장 기판(1)의 비교적 더 넓은 면적 상에서 실행되고, 이 경우 동시에 도 2 및 도 3의 방법 단계에서 다수의 광전자 소자를 있어서는 상응하게 서로 분리된 미러층(4)들 및 전도성 층(6)들이 대면적의 제 1 및 제 2 반도체층(2, 3) 상에 제공된다. 도 4에 따른 방법 단계에서, 대면적의 층 구조물의 영역들은 각각 하나의 광전자 소자를 위한 개별 부분 영역들로 구조화된다.
도 5는 도 4의 어레인지먼트를 도시하며, 이 경우 도 5의 어레인지먼트는 반대 방향으로 회전되어 있다. 도 5에 따른 어레인지먼트는 연결층(8)에 의해 캐리어(10)의 상부면(9)에 고정된다. 상기 연결층의 재료는 또한 개구(5)의 영역 내에도 충전된다. 선택된 실시예에 따라, 개구(5)는 추가 충전 물질(11)로도 충전될 수 있다. 도 6 및 도 7에서 충전 물질(11)은 개구(5)를 완전히 충전한다. 이 경우 충전 물질은 제 2 반도체층(3), 전도성 층(6) 그리고 미러층(4)에 접한다. 제 1 리세스(14)를 형성하기 위하여 충전 물질(11) 및 제 2 반도체층(3)이 국부적으로 제거되며, 그 결과 상기 제 1 리세스(14) 내에서 제 1 반도체층(2)이 국부적으로 노출된다. 특히, 남아 있는 충전 물질(11)은 측 방향으로 제 1 리세스(14)를 둘러싼다. 이 경우 상기 남아 있는 충전 물질(11)은 제 1 리세스(14)와 미러층(4) 사이에 측 방향으로 배치되어 있다. 충전 물질(11)은 반사성으로 형성될 수 있다. 예를 들어 충전 물질은 반사성을 증가시키기 위한 입자, 예를 들면 산화티타늄 입자를 함유한다. 연결층(8)의 도움으로, 미러층(4)과 전도성 층(6)을 갖는 제 1 및 제 2 반도체층(2, 3)이 캐리어(10)의 상부면(9)에 고정된다. 한 실시예에서는, 불균일성, 예를 들면 캐비티(cavity) 및/또는 충전재 및/또는 분산 입자를 갖는 충전 물질(11)이 사용된다. 또한, 상기 충전 물질(11)은 예를 들면 감광 물질로서 형성될 수 있다. 이러한 방식으로 간단한 공정 절차가 달성될 수 있다.
연결층(8)은 접착 물질로 형성될 수 있는데, 예를 들면 전기적으로 비전도성인 접착제로서 형성될 수 있다. 추가 실시예에서, 연결층(8)은 전기 전도성 물질 형태로도, 예를 들면 금속으로도 형성될 수 있고, 상기 금속은 납땜 연결을 통해 반도체층(2, 3)들을 캐리어(10)의 상부면(9)에 고정한다.
접착제 형태로 연결층 형성하는 데에는 다음의 물질들이 적합하다: 열가소성 플라스틱(예: Brewer Science Waferbond), 이성분 폴리우레탄(DELO-PUR 9604), 이성분 에폭시 수지(비스페놀 A를 기재로 한 디에폭시드 또는 폴리에폭시드, 노볼랙 등, 경화 폴리아민, 메르캅탄), 폴리이미드(Adhesives HD 3007/HD 7010 Dupont/ HD Microsystems) 아크릴레이트, 실리콘(디메틸실리콘).
도 6에 따른 접착 공정은 예를 들면 멤브란 다이 본더(membrane die bonder)에서 실시된다. 선택된 실시예에 따라, 연결층(8)의 층 두께가 캐리어(10)의 상부면과 자유 미러층의 자유 상부면 내지 전도성 층(6)의 자유 상부면 사이에서 10㎛보다 작은 범위로 달성될 수 있다. 연결층(8)의 두께는 예를 들면 1㎛보다 작을 수도 있다.
비전도성 연결층(8)을 사용할 경우, 예를 들면 금속(Mo, W, C, CuW, AlSi, AlSiC)과 같은 전기 전도성 물질 또는 예를 들면 Si, Ge, GaAs와 같은 전기 반도체성 물질도 캐리어(10)로서 사용될 수 있다. 이러한 캐리어(10)는 박막 형태로도 형성될 수 있으며, 이 경우 층 두께는 예를 들면 100㎛ 범위에 달할 수 있고, 물론 10㎛ 범위에 이르기까지 작을 수도 있다. 캐리어(10)가 금속으로 형성되는 경우, 이러한 캐리어에는 예를 들어 ALD, CVD 또는 PVD 공정에 의해 전기 절연층이 제공될 수 있다. 캐리어(10)는 특히 박막 형태, 예를 들면 플라스틱 박막 형태로 된 전기 절연층 형태로도 형성될 수 있다.
계속해서 접착 공정 이전에 개구(5)는 충전 물질(11)로 충전될 수 있다. 충전 물질(11)로는 예를 들면 감광 물질(ProTEK) 또는 DRIE 공정에 의해 다시 제거될 수 있는 코팅(coating)이 적합하다.
박막 형태, 특히 금속 박막 형태의 캐리어(10) 제공으로, 도 6에 따른 연결 공정에서 롤-투-롤(roll to roll) 제조가 사용될 수 있다. 또한, 반도체층(2, 3)들에 대한 캐리어(10) 연결은 공정 시퀀스로 인해 보다 평면형으로, 매우 얇고 균일하게 형성될 수 있다. 그 밖에도 ESD 다이오드가 시스템에 직접 통합될 수 있는데, 예를 들면 캐리어의 하부면에서 접촉 패드(contact pad)들 사이에 통합될 수 있다. 규소 형태의 캐리어(10) 형성 시에는 ESD 다이오드도 상기 규소에 직접 통합될 수 있다. 이러한 통합은 국부적인 주입(local implantation)으로 실시될 수 있으며, 이 경우 본딩 패드 금속화층 또는 그와 연관된 리와이어링 층(rewiring layer)을 통한 연결이 이루어진다.
규소로 이루어진 패시베이션 캐리어(passivation carrier)(10) 상에 연결층으로서 납땜 연결을 사용할 경우, 성장 기판(1)의 분리 후에 트렌치(7)들의 구조화(메사 구조화(mesa structuring)가 실시된다. 패시베이션은 예를 들면 ALD 방법으로 미러층(4)의 에치백(etch back) 후에 수행된다.
도 7에 도시된 후속 방법 단계에서는, 캐리어(10)의 하부면(13)에서부터 미러층(4)의 개구(5) 영역에 제 1 리세스(14)가 형성된다. 또한, 제 2 리세스(15)가 상기 미러층 영역에 형성된다. 상기 제 1 및 제 2 리세스(14, 15)는 캐리어(10)의 재료에 따라 상응하는 방법으로 형성된다. 반도체성 재료 형태의 캐리어(10) 형성 시에는 예를 들어 에칭법(etching technique)이 사용될 수 있다. 금속 형태의 캐리어(10) 형성 시에는 예를 들면 레이저 어블레이션과 같은 금속 제거 방법들이 사용될 수 있다. 이러한 공정 상황은 도 7에 도시되어 있다.
이어서 후속 방법 단계에서는 제 1 리세스(14) 상부에서 연결층(8) 그리고 경우에 따라 충전 물질(11)이 제거되고, 그 때문에 상기 리세스(14)는 활성 영역(16) 상부에 배치된, 음전하로 도핑된 반도체층(2)까지 인접한다. 또한, 제 2 리세스(15) 영역에서도 연결층(8)이 제거되는데, 그 결과 상기 제 2 리세스(15)는 전도성 층(6)까지 또는 전도성 층(6)이 없을 경우 미러층(4)까지 뻗는다. 이러한 공정 상황은 도 8에 도시되어 있다.
충전 물질(11)과 연결층(8)의 종류에 따라, 예를 들면 DRIE 공정이 이러한 연결층(8)과 충전 물질(11)을 제거하는데 사용될 수 있다. 또한 상기 충전 물질(11)과 연결층(8)은 예를 들면 레이저 어블레이션 방법으로 제거될 수 있다. 이러한 경우 캐리어(10) 내에 이미 제공된 제 1 및/또는 제 2 리세스(14, 15)는 애퍼처로서 사용된다.
도 9에 도시된 후속 방법 단계에서는 하부면(13) 상에 그리고 제 1 및 제 2 리세스(14, 15)의 측벽들 상에 절연층(17)이 제공된다. 선택된 실시예에 따라, 상기 절연층(17)은 미러층 형태로 리세스(14)의 측벽에 형성될 수 있다. 절연층(17)을 제공한 다음 이러한 절연층을 구조화 한 후에도 제 1 리세스(14)는 여전히 제 1 반도체층(2)에 직접적으로 접한다. 또한, 제 2 리세스(15)는 전도성 층(6)에 접하거나 또는 전도성 층(6)이 없을 경우에는 미러층(4)에 접한다. 절연층(17)은 예를 들면 ALD 또는 TEOS를 기재로 한 CVD 공정으로 증착될 수 있다. 한 추가 실시예에서는 제 1 접촉부를 제조하기 위한 전기 전도성 물질을 삽입하기 이전에, 음전하로 도핑된 반도체층(2)의 자유 표면에 그리고 제 1 리세스(14) 영역에 있는 절연층(17)의 자유 표면에 전기 전도성 그리고 반사성 금속층이 제공된다. 후속 방법 단계에서 제 1 및 제 2 리세스(14, 15)는 갈바닉 공정을 이용해 전기 전도성 물질, 예를 들면 금속으로 충전되고, 그 다음 제 1 또는 제 2 접촉 패드(18, 19)가 절연층(17)의 하부면 상에 제공된다. 캐리어(10)의 실시예에 따라, 접촉 패드(18, 19)들을 제공하기 이전에 또는 이후에 예를 들면 CMP 방법에 의해 평면화 단계가 수행될 수 있다. 이러한 공정 상황은 도 10에 도시되어 있다.
제 1 접촉부(32)는 제 1 리세스(14) 내에 형성된다. 제 2 접촉부(33)는 제 2 리세스(15) 내에 형성될 수 있다. 제 1 접촉부(32) 또는 제 2 접촉부(33) 삽입은 하나의 공정 단계에서 실시될 수 있는데, 예를 들면 특히 갈바닉 공정을 이용해 리세스(14 또는 15)를 전기 전도성 물질로 충전하는 단계를 통해 실시될 수 있다.
제 1 접촉부(32)는 캐리어(10), 연결층(8), 미러층(4) 그리고 제 2 반도체층(3)을 통과하여 제 1 반도체층(2) 내부로 연장된다. 따라서 제 1 반도체층(2)의 전기 콘택팅을 위한 제 1 접촉부(32)의 형성은 캐리어(10) 및 제 2 반도체층(3) 내에서 동시에 실시된다. 제 1 리세스(14) 내부에서는, 제 1 반도체층(2)과 제 1 접촉 패드(18) 사이에 제 1 접촉부(32)가 특히 연속되는 방식으로 형성되어 있다. 이는 제 1 접촉부(32)가 제 1 반도체층(2)과 제 1 접촉 패드(18) 사이 제 1 리세스 내부에서 예를 들면 일체형으로 형성되어 있음을 의미한다. 예를 들어 제 1 접촉부(32)는 전기 전도성 물질만 포함하고, 이러한 물질은 제 1 반도체층(2)과 제 1 접촉 패드(18) 사이 제 1 리세스(14)를 충전하기 위한 공정 단계에서 사용된다. 특히 상기 접촉부(32)는 캐리어(10)에 의해 측면으로 둘러싸인, 접촉부(32)의 제 1 부분을 제 2 반도체층(3)에 의해 측면으로 둘러싸인, 접촉부(32)의 추가 부분에 연결하는 연결층을 갖지 않으며, 이 경우 이러한 연결층은 상기 접촉부(32)의 제 1 부분 또는 추가 부분과 다른 물질을 포함한다.
제 2 접촉부(33)는 캐리어(10) 그리고 연결층(8)을 통과하여 연장된다. 제 2 리세스(15) 내부에는 제 2 접촉부(33)가 특히 연속되는 방식으로 형성되어 있다. 예를 들어 제 2 접촉부(33)는 전기 전도성 물질만 포함하고, 이러한 물질은 제 2 리세스(15)를 충전하기 위한 공정 단계에서 사용된다. 도 10에서 제 2 접촉부(33)는 미러층(4) 및 전도성 층(6)을 통해 제 2 반도체층(3)과 전기적으로 연결되어 있다. 이와 달리 제 2 접촉부(33)는 제 2 반도체층(3)과 직접적으로 전기적으로 접촉할 수도 있다.
또한, 반도체성 물질로 이루어진, 예를 들면 규소 웨이퍼 형태로 된 캐리어가 사용될 경우 절연층(17)은 이산화규소층으로서 형성될 수 있다.
후속해서는 성장 기판(1)이 제거된다. 이 목적으로 성장 기판(1)은 예를 들면 레이저 리프트 오프(laser-lift-off) 방법으로 제거될 수 있거나 또는 CMP 방법으로 제거될 수 있다. 그 다음 제 1 반도체층(2)의 상부 측면(20)이 조면 처리(roughening)된다. 이러한 공정 상황은 도 11에 도시되어 있으며, 이 경우 제 1 반도체층(2)의 두께는 확대되어 도시되어 있다. 또한, 개별 광전자 소자들은 분리된다.
도 12는 제 1 및 제 2 접촉 패드(18, 19)에 대한 평면도로 제 1 광전자 소자(21)를 도시한다. 제 1 및 제 2 접촉 패드(18, 19)는 제 2 트렌치(22)에 의해 전기적으로 분리되어 있다. 또한, 도시된 실시예에는 다수의 제 1 및 제 2 리세스(14, 15)가 제공되어 있고, 이때 이러한 리세스들은 전기 전도성 물질로 충전되어 있으며 제 1 또는 제 2 전기 접촉부(32, 33)를 나타낸다. 음전하로 도핑된 반도체층(2)용 제 1 전기 접촉부들은 4 x 4 어레인지먼트로 배치되어 있다. 양전하로 도핑된 반도체층(3)용 제 2 전기 접촉부들은 일렬로 배치된 4개의 제 2 전기 접촉부 형태로 배치되어 있다.
도 13은 제 2 광전자 소자(34)의 실시예를 도시하며, 이 경우 4개의 모서리 영역에 배치되는 제 2 접촉 패드(19)들이 제공되어 있다. 이러한 제 2 접촉 패드(19)들은 각각 제 2 트렌치(22)에 의해 제 1 접촉 패드(18)로부터 분리되어 있다. 제 2 접촉 패드(19)들의 어레인지먼트와 유사하게 제 2 전기 접촉부(33)들 또한 사각형의 모서리 영역에 배치되어 있다. 제 1 접촉 패드(18)의 형태 형성과 유사하게 제 1 전기 접촉부(32)들은 제 1 접촉 패드(18)의 표면 위에 균일하게 분할 배치되어 있다.
도 14는 제 3 광전자 소자(35)의 실시예를 도시하며, 이 경우 단 하나의 제 2 접촉 패드(19)가 모서리 영역에 배치되어 있는데, 상기 제 2 접촉 패드는 제 2 트렌치(22)에 의해 대체로 사각형으로 형성되는 제 1 접촉 패드(18)로부터 전기적으로 절연되어 있다. 유사한 방식으로, 마찬가지로 양전하로 도핑된 반도체층(3)의 콘택팅을 위해 단 하나의 제 2 전기 접촉부(33)가 제공되어 있다. 또한, 제 1 접촉 패드(18)의 표면 위에는 균일하게 제 1 전기 접촉부(32)들이 분할 제공되어 있다.
도 12 내지 도 14 내에 도시된 실시예들은 단지 제 1 및 제 2 접촉 패드(18, 19) 그리고 상응하는 제 1 및 제 2 전기 접촉부(32, 33)들의 가정할 수 있는 분할 예이다.
도 15는 대체로 도 11에 따라 설계된 추가 실시예를 도시하며, 그러나 이 경우에는 추가 절연층(23)이 부분적으로 제 2 접촉 패드(19)에 인접한 영역에서 제 1 접촉 패드(18) 상에 제공되어 있다. 그 밖에 제 2 접촉 패드(19)는 측면으로 추가 절연층(23) 위까지 형성되어 있다. 또한, 제 1 접촉 패드(18)는 2개의 층으로 형성되어 있는데, 이 경우 제 1 층은 절연층(17) 상에 있고, 제 2 층은 상기 제 1 층과 추가 절연층(23) 상에 있다. 추가 절연층(23)은 제 1 리세스(14) 영역에서 불충분한 평면화 공정으로 인해 형성되는 홈을 갖는다. 유사한 방식으로 제 1 접촉 패드(18)는 제 2 층 영역에 오목한 부분(24)을 갖는다. 이와 같은 오목한 부분은 리세스(15) 영역에도 생성될 수 있다. 후속해서 제 1 및 제 2 접촉 패드(18, 19)가 평면화될 수 있으며, 그 결과 상기 제 1 및 제 2 접촉 패드 구조물은 도 16에 따라 수득된다.
도 17은 제 1 및 제 2 접촉 패드(18, 19)에 대한 평면도를 도시한다. 추가 절연층(23)이 제공됨으로써, 제 1 및 제 2 접촉 패드(18, 19)의 구조를 더 유연하게 형성하고, 그리고 제 1 및 제 2 접촉부의 실제 어레인지먼트로부터 분리할 수 있다.
도 18은 중심부(36)에 비해 증가된 두께를 갖고 그리고 링 모양으로 둘레를 둘러싸는 가장자리(24)를 갖는 반도체 웨이퍼 형태의 캐리어(10)를 도시한다. 예를 들어 상기 웨이퍼는 규소 웨이퍼로 형성되어 있다. 이러한 캐리어 형태는 웨이퍼 내부 영역의 두께가 박형으로 얇게 처리됨으로써 달성되고, 이 경우 둘레를 둘러싸는 가장자리 영역은 보다 두꺼운 두께로 있다. 이로 인해 웨이퍼의 기계적 안정성이 지원된다. 도 18에 따른 캐리어는 예를 들면 Disco사의 Taiko 방법으로 제조된다. 중심부(36)에서 규소 웨이퍼의 두께는 예를 들면 10㎛이다.
도 18에 도시된 캐리어는 도 6에 따른 캐리어(10)로서 사용된다. 후속해서는 상응하는 구조화 조치가 실시되며, 이 경우 도 19는 도 8에 따른 공정 상황을 도시한다. 도 19에 도시된 어레인지먼트와 유사하게, 도 19에 따른 캐리어 상에서 다수의 소자가 가공될 수 있다.
도 20은 도 16에 따른 2개의 광전자 소자가 캐리어(10) 상에 배치된 공정 상황을 도시하며, 이 경우 상기 광전자 소자(21)들 사이에는 예를 들면 포토레지스트(photoresist)에 의해 프레임 형태로 둘레를 둘러싸는 분리 구조물(25)이 제공되었다. 또한, 프레임들 내에서 음전하로 도핑된 반도체층(2) 상에는 컨버터층(26) 및 렌즈(27)가 제공되었다.
프레임 형태의 분리 구조물(25)은 예를 들면 포토레지스트 공정으로 제조된다. 프레임 구조는 예컨대 플라스틱(예: 벤조시클로부텐)으로 제조될 수 있다. 컨버터 층(26)은 예를 들면 실리콘을 포함하고, 이러한 실리콘 내에는 발광 변환 물질(예: YAG: Ce) 또는 다른 물질들이 매립되어 있다.
도 20에서는 개략적으로 ESD 다이오드(28)가 상응하는 도펀트에 의해 캐리어(10) 내에 삽입되어 있다. 또한, 상기 ESD 다이오드(28)는 캐리어(10)의 하부면에도 형성될 수 있는데, 예를 들면 접촉 패드(18, 19)들 사이에 형성될 수 있다.
후속해서 도 20에 도시된 소자는 개략적인 횡단면도로 도 21에 도시된 바와 같이, 바이어(30)들과 추가 접촉부(31)들을 갖는 추가 캐리어 구조물(29) 상에 제공될 수 있다. 상기 추가 접촉부(31)들은 캐리어 구조물(29)의 하부면에 배치되어 있고, 그리고 광전자 소자(21)는 상기 캐리어 구조물(29)의 상부면에 배치되어 있다.
상기 추가 접촉부들은 캐리어 구조물(29)의 하부면에 배치되어 있고 바이어(30)들을 통해 광전자 소자의 상응하는 접촉 패드(18, 19)와 연결되어 있다.
본 발명이 세부적으로 바람직한 실시예로 상세하게 도시 및 기술되었더라도 본 발명은 공개된 실시예들로 한정되지 않으며, 아울러 당업자는 본 발명의 보호 범위를 벗어나지 않고 본 발명으로부터 다른 변형예들을 추론할 수 있다.
본 특허 출원은 대응하는 공개 내용이 참조를 통해 본원으로써 수용되는 독일 특허 출원 10 2012 217 533.4호의 우선권을 청구한 것이다.
1: 성장 기판
2: 음전하로 도핑된 반도체층
3: 양전하로 도핑된 반도체층
4: 미러층
5: 개구
6: 전도성 층
7: 트렌치
8: 연결층
9: 상부면
10: 캐리어
11: 충전 물질
13: 하부면
14: 제 1 리세스
15: 제 2 리세스
16: 활성 영역
17: 절연층
18: 제 1 접촉 패드
19: 제 2 접촉 패드
20: 상부면
21: 제 1 (광전자) 소자
22: 제 2 트렌치
23: 추가 절연층
24: 가장자리
25: 분리 구조물
26: 컨버터 층
27: 렌즈
28: ESD 다이오드
29: 캐리어 구조물
30: 바이어
31: 추가 접촉부들
32: 제 1 전기 접촉부
33: 제 2 전기 접촉부
34: 제 2 (광전자) 소자
35: 제 3 (광전자) 소자
36: 중심부
2: 음전하로 도핑된 반도체층
3: 양전하로 도핑된 반도체층
4: 미러층
5: 개구
6: 전도성 층
7: 트렌치
8: 연결층
9: 상부면
10: 캐리어
11: 충전 물질
13: 하부면
14: 제 1 리세스
15: 제 2 리세스
16: 활성 영역
17: 절연층
18: 제 1 접촉 패드
19: 제 2 접촉 패드
20: 상부면
21: 제 1 (광전자) 소자
22: 제 2 트렌치
23: 추가 절연층
24: 가장자리
25: 분리 구조물
26: 컨버터 층
27: 렌즈
28: ESD 다이오드
29: 캐리어 구조물
30: 바이어
31: 추가 접촉부들
32: 제 1 전기 접촉부
33: 제 2 전기 접촉부
34: 제 2 (광전자) 소자
35: 제 3 (광전자) 소자
36: 중심부
Claims (18)
- 광전자 소자의 제조 방법으로서,
제 1 반도체층(2), 제 2 반도체층(3) 그리고 광을 생성하기 위한 활성 영역(16)을 갖는 층 구조물이 성장 기판(growth substrate)(1) 상에서 성장되고, 상기 성장 기판과 떨어져서 마주보는 상기 제 1 반도체층 상에 미러층(mirror layer)(4)이 제공되며, 상기 층 구조물은 연결층(connecting layer)(8)에 의해 캐리어(carrier)(10)의 제 1 측면 상에 고정되고, 그리고 상기 캐리어(10)의 제 2 측면을 통해 상기 층 구조물용 전기 접촉부(electrical contact)들이 삽입되며, 그리고 상기 성장 기판이 제거되는, 광전자 소자의 제조 방법. - 제 1 항에 있어서,
- 제 1 리세스(14)가 상기 캐리어(10), 연결층(8) 그리고 제 2 반도체층(3) 내에 제공됨으로써, 상기 제 1 리세스가 상기 제 1 반도체층(2)에 인접하고, 그리고
- 상기 제 1 반도체층(2)의 전기 콘택팅을 위한 제 1 접촉부(32)가 상기 리세스 내로 삽입되는, 광전자 소자의 제조 방법. - 제 2 항에 있어서,
상기 제 1 접촉부(32)의 삽입이 하나의 공정 단계에서 실시됨으로써, 이러한 제 1 접촉부가 상기 캐리어(10), 연결층(8) 그리고 제 2 반도체층(3)을 통과하여 상기 제 1 반도체층(2) 내부로 연장되는, 광전자 소자의 제조 방법. - 제 1 항에 있어서,
상기 연결층(8), 캐리어(10) 그리고 제 2 반도체층(3) 내에 리세스가 제공되며, 상기 리세스는 상기 제 1 반도체층(2)에 인접하고, 상기 리세스의 측면은 절연층으로 덮이며, 그리고 상기 제 1 반도체층의 콘택팅을 위한 제 1 전기 접촉부(32)가 상기 리세스 내로 삽입되며,
상기 캐리어 내에 제 2 리세스가 제공되며, 이러한 제 2 리세스는 상기 미러층 또는 미러층을 덮는 전기 전도성 층에 인접하고, 상기 제 2 리세스의 측면은 추가 절연층으로 덮이며, 그리고 상기 제 2 반도체층(3)의 콘택팅을 위한 제 2 전기 접촉부(33)가 상기 제 2 리세스 내로 삽입되는, 광전자 소자의 제조 방법. - 제 4 항에 있어서,
a. 상기 제 1 및/또는 제 2 접촉부의 삽입 이전에, 추가 미러층이 상기 제 1 및/또는 제 2 리세스의 측면 상에 제공되거나, 또는
b. 상기 활성 영역(16)에 의해 방출되는 광을 대체로 투과시키는 연결 재료가 사용되고, 그리고 캐리어로는 상기 연결층과 마주보는 측면에 반사성으로 형성되는 캐리어(10)가 사용되거나, 또는
c. 상기 제 1 접촉부(32)가 상기 제 1 반도체층과 마주보는 측면에 반사성으로 형성되는 방식으로 상기 제 1 접촉부(32)의 형성이 이루어지는, 광전자 소자의 제조 방법. - 제 4 항 또는 제 5 항에 있어서,
상기 캐리어 상에 제 3 절연층이 제공되며, 상기 제 3 절연층 상에 상기 제 1 접촉부(32)와 연결되어 있는 전기 전도성 제 1 접촉 패드(contact pad)(접촉면)(18)가 제공되고, 그리고 상기 제 3 절연층 상에는 제 2 접촉부(33)와 연결되어 있는 전기 전도성 제 2 접촉 패드(19)가 제공되며,
상기 제 1 및 제 2 접촉 패드는 전기적으로 서로 절연되어 있고, 상기 제 1 접촉 패드 상에 제 4 절연층이 제공되며, 상기 제 2 접촉 패드는 적어도 부분적으로 상기 제 4 절연층 상에 제공되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 연결층(8)이 전기 전도성 물질, 특히 접착 물질로 형성되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
특히 박막 형태로 된, 전기 반도체성 또는 전기 전도성 물질이 캐리어(10)로서 사용되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 성장 기판이 상기 제 1 반도체층의 표면에서 제거되고, 릴리스된 이러한 제 1 반도체층의 노출 표면은 조면 처리(roughening)되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
웨이퍼(wafer), 특히 가장자리 영역이 상대적으로 더 두꺼운 두께를 갖는 박형 웨이퍼(thinned wafer)가 캐리어로서 사용되는, 광전자 소자의 제조 방법. - 특히 제 1 항 내지 제 10 항 중 어느 한 항에 따라 제조된 광전자 소자(21, 34, 35)로서,
상기 광전자 소자는, 광을 생성하기 위한 활성 영역을 갖고 제 2 반도체층(3) 및 제 1 반도체층(2) 그리고 미러층(4)을 구비한 층 구조물을 갖는 캐리어(10)를 포함하며,
상기 층 구조물(2, 3)은 연결층(8)에 의해 상기 캐리어(10)의 제 1 측면과 연결되어 있고, 그리고 상기 캐리어(10) 내에 상기 층 구조물(2, 3)의 콘택팅을 위한 제 1 전기 접촉부(32) 및 제 2 전기 접촉부(33)가 제공되어 있으며, 상기 접촉부(32, 33)들은 상기 캐리어(10)의 제 1 측면에서부터, 마주 놓인 상기 캐리어(10)의 제 2 측면으로 뻗어 있고, 그리고 상기 연결층(8)은 전기 전도성 물질로 형성된, 광전자 소자. - 광전자 소자(21, 34, 35)로서,
상기 광전자 소자는 제 1 반도체층(2), 제 2 반도체층(3) 및 광을 생성하기 위한 활성 영역(16)을 갖는 층 구조물과 캐리어(10)를 포함하며,
- 상기 층 구조물은 연결층(8)에 의해 상기 캐리어(10)의 제 1 측면과 연결되어 있고,
- 상기 연결층(8)은 전기 절연 물질로 형성되어 있으며,
- 상기 광전자 소자는 상기 층 구조물의 전기 콘택팅을 위한 제 1 전기 접촉부(32) 및 제 2 전기 접촉부(33)를 갖고,
- 상기 제 1 반도체층(2)의 전기 콘택팅을 위한 상기 제 1 접촉부(32)는 국부적으로 상기 캐리어(10)의 후면에서부터 리세스(14)를 통과하여 상기 제 1 반도체층(2)으로 연장되며,
- 상기 리세스는 상기 캐리어(10), 연결층(8) 그리고 제 2 반도체층(3) 내에 형성되어 있고, 그리고
- 상기 제 1 접촉부(32)는 상기 리세스 내부에서 연속되는 방식으로 형성된, 광전자 소자. - 제 12 항에 있어서,
상기 광전자 소자의 미러층(4)이 상기 연결층(8), 제 2 반도체층(3)을 갖고 그리고 상기 캐리어(10)가 상기 리세스(14)를 가지며, 이러한 리세스(14)는 상기 제 1 반도체층(2)에 인접하고, 제 2 반도체층(3)은 상기 제 1 반도체층(2)과 캐리어(10) 사이에 배치되어 있으며, 상기 리세스(14)의 측면은 절연층(17)으로 덮여 있고, 상기 제 1 전기 접촉부(32)는 상기 리세스 (14) 내에 배치되어 있으며,
상기 캐리어(10) 내에는 추가 리세스(15)가 제공되어 있고, 이 추가 리세스(15)는 상기 미러층(4) 또는 미러층을 덮는 전기 전도성 층(6)에 인접하며, 상기 추가 리세스(15)의 측면은 절연층(17)으로 덮여 있고, 상기 제 2 전기 접촉부(33)는 상기 추가 리세스(15) 내에 배치된, 광전자 소자. - 제 11 항 또는 제 12 항에 있어서,
상기 캐리어(10) 상에 절연층(17)이 제공되어 있고, 이러한 절연층(17) 상에는 제 1 접촉부(32)와 연결되어 있는 전기 전도성 제 1 접촉 패드(접촉면)(18)가 제공되며, 그리고 상기 절연층(17) 상에는 제 2 접촉부(33)와 연결되어 있는 전기 전도성 제 2 접촉 패드(19)가 제공되어 있으며, 그리고
상기 제 1 및 제 2 접촉 패드(18, 19)는 전기적으로 서로 분리되어 있고, 상기 제 1 접촉 패드 상에는 추가 절연층(23)이 제공되어 있으며, 또한 추가 절연층(23) 상에 상기 제 2 접촉 패드(19)가 부분적으로 제공된, 광전자 소자. - 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 캐리어(10)가 전기 반도체성 또는 전기 전도성 물질, 특히 금속으로 형성된, 광전자 소자. - 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 캐리어(10)가 박막 형태로 금속 또는 반도체 재료로 형성된, 광전자 소자. - 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 연결층(8)이 10㎛보다 작은 층 두께, 특히 1㎛보다 작은 층 두께를 갖고, 그리고 상기 캐리어(10)가 100㎛보다 작은 층 두께, 특히 10㎛보다 작은 층 두께를 갖는, 광전자 소자. - 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 활성 영역에 의해 방출되는 광을 대체로 투과시키는 연결 재료가 제공되고, 그리고 캐리어로는 상기 연결층과 마주보는 측면에 반사성으로 형성되는 캐리어가 사용되는, 광전자 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102012217533.4 | 2012-09-27 | ||
| DE102012217533.4A DE102012217533A1 (de) | 2012-09-27 | 2012-09-27 | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| PCT/EP2013/069966 WO2014048988A1 (de) | 2012-09-27 | 2013-09-25 | Verfahren zur herstellung eines optoelektronischen bauelements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150058504A true KR20150058504A (ko) | 2015-05-28 |
Family
ID=49253295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157010780A KR20150058504A (ko) | 2012-09-27 | 2013-09-25 | 광전자 소자를 제조하기 위한 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20150255685A1 (ko) |
| JP (1) | JP6099752B2 (ko) |
| KR (1) | KR20150058504A (ko) |
| DE (1) | DE102012217533A1 (ko) |
| WO (1) | WO2014048988A1 (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014174400A1 (en) * | 2013-04-23 | 2014-10-30 | Koninklijke Philips N.V. | Side interconnect for light emitting device |
| DE102013111496A1 (de) * | 2013-10-18 | 2015-04-23 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement |
| DE102013111977A1 (de) * | 2013-10-30 | 2015-04-30 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip |
| DE102014103828A1 (de) | 2014-03-20 | 2015-09-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen |
| DE102014107123A1 (de) | 2014-05-20 | 2015-11-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip |
| KR102019914B1 (ko) | 2014-06-11 | 2019-11-04 | 엘지이노텍 주식회사 | 발광 소자 |
| DE102014110071A1 (de) * | 2014-07-17 | 2016-01-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| DE102014112551A1 (de) * | 2014-09-01 | 2016-03-03 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102014116935A1 (de) | 2014-11-19 | 2016-05-19 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| DE102015100578A1 (de) * | 2015-01-15 | 2016-07-21 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| DE102015105509A1 (de) | 2015-04-10 | 2016-10-13 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
| DE102015108056A1 (de) * | 2015-05-21 | 2016-11-24 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102015211185A1 (de) * | 2015-06-18 | 2016-12-22 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102015113310B4 (de) * | 2015-08-12 | 2022-08-04 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip |
| DE102015114587A1 (de) * | 2015-09-01 | 2017-03-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE102016101652A1 (de) * | 2016-01-29 | 2017-08-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit Seitenkontakten |
| DE102016111113A1 (de) * | 2016-06-17 | 2017-12-21 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102016113274B4 (de) | 2016-07-19 | 2023-03-09 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| DE102016114550B4 (de) | 2016-08-05 | 2021-10-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement und Verfahren zur Herstellung von Bauelementen |
| KR101892227B1 (ko) * | 2016-12-22 | 2018-08-27 | 주식회사 포스코 | 무방향성 전기강판 적층체 및 그 제조방법 |
| DE102017107201A1 (de) | 2017-04-04 | 2018-10-04 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement |
| DE102017115794A1 (de) | 2017-07-13 | 2019-01-17 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| KR20190019745A (ko) * | 2017-08-18 | 2019-02-27 | 주식회사 루멘스 | 발광소자 및 그 제조방법 |
| JP2019046949A (ja) | 2017-08-31 | 2019-03-22 | 豊田合成株式会社 | 発光素子の製造方法 |
| DE102017125105A1 (de) | 2017-10-26 | 2019-05-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102018101815A1 (de) * | 2018-01-26 | 2019-08-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
| DE102018122568A1 (de) | 2018-09-14 | 2020-03-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauelement mit erstem und zweitem kontaktelement und verfahren zur herstellung des optoelektronischen halbleiterbauelements |
| DE102018123930A1 (de) * | 2018-09-27 | 2020-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips |
| DE102018125281A1 (de) * | 2018-10-12 | 2020-04-16 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil |
| DE102018128692A1 (de) * | 2018-11-15 | 2020-05-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung |
| DE102019106938A1 (de) * | 2019-03-19 | 2020-09-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauelement mit isolierender Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| DE102019108216A1 (de) * | 2019-03-29 | 2020-10-01 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauelement mit dielektrischer Schicht und transparenter leitfähiger Schicht und Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements |
| KR102170219B1 (ko) * | 2019-09-03 | 2020-10-26 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| DE102021202026A1 (de) | 2021-03-03 | 2022-09-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements |
| DE102021123996A1 (de) | 2021-09-16 | 2023-03-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektornisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050191584A1 (en) * | 2004-02-27 | 2005-09-01 | Kevin Shea | Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor |
| JP4777757B2 (ja) * | 2005-12-01 | 2011-09-21 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
| US20070207611A1 (en) * | 2006-03-03 | 2007-09-06 | Lavoie Adrien R | Noble metal precursors for copper barrier and seed layer |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102008021403A1 (de) * | 2007-09-28 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung |
| JP5244703B2 (ja) * | 2009-05-22 | 2013-07-24 | 昭和電工株式会社 | 発光ダイオード及び発光ダイオードランプ、並びに照明装置 |
| DE102009032486A1 (de) * | 2009-07-09 | 2011-01-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102009053064A1 (de) * | 2009-11-13 | 2011-05-19 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
| DE102010025320B4 (de) | 2010-06-28 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
| KR101252032B1 (ko) * | 2010-07-08 | 2013-04-10 | 삼성전자주식회사 | 반도체 발광소자 및 이의 제조방법 |
| US8901586B2 (en) * | 2010-07-12 | 2014-12-02 | Samsung Electronics Co., Ltd. | Light emitting device and method of manufacturing the same |
-
2012
- 2012-09-27 DE DE102012217533.4A patent/DE102012217533A1/de active Pending
-
2013
- 2013-09-25 JP JP2015533571A patent/JP6099752B2/ja active Active
- 2013-09-25 WO PCT/EP2013/069966 patent/WO2014048988A1/de active Application Filing
- 2013-09-25 KR KR1020157010780A patent/KR20150058504A/ko not_active Application Discontinuation
- 2013-09-25 US US14/430,893 patent/US20150255685A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN104704642A (zh) | 2015-06-10 |
| JP6099752B2 (ja) | 2017-03-22 |
| JP2015530755A (ja) | 2015-10-15 |
| DE102012217533A1 (de) | 2014-03-27 |
| WO2014048988A1 (de) | 2014-04-03 |
| US20150255685A1 (en) | 2015-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150058504A (ko) | 광전자 소자를 제조하기 위한 방법 | |
| JP6933691B2 (ja) | トップエミッション型半導体発光デバイス | |
| JP4996463B2 (ja) | 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス | |
| EP3345215B1 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US7977686B2 (en) | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices | |
| JP6262745B2 (ja) | 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ | |
| US9099632B2 (en) | Light emitting diode emitter substrate with highly reflective metal bonding | |
| CN106575693B (zh) | 具有小源尺寸的波长转换发光设备 | |
| CN107924974B (zh) | 光电子半导体器件及其制造方法 | |
| KR20160113042A (ko) | 발광 다이오드를 포함하는 광전자 디바이스 | |
| US9530935B2 (en) | Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip | |
| US8890201B2 (en) | Semiconductor light emitting device | |
| KR20130054416A (ko) | 광전자 반도체 칩 | |
| KR20160013875A (ko) | 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩 | |
| TWI583022B (zh) | 發光二極體封裝結構、發光二極體晶粒及其製造方法 | |
| EP2427923B1 (en) | Extension of contact pads to the die edge with electrical isolation | |
| CN106159073B (zh) | 发光元件及其制造方法 | |
| US20210343902A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
| CN111613703B (zh) | 薄膜结构半导体器件光电隔离结构及其制造方法 | |
| CN104704642B (zh) | 用于制造光电子器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |