KR20130008299A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20130008299A KR20130008299A KR1020110068966A KR20110068966A KR20130008299A KR 20130008299 A KR20130008299 A KR 20130008299A KR 1020110068966 A KR1020110068966 A KR 1020110068966A KR 20110068966 A KR20110068966 A KR 20110068966A KR 20130008299 A KR20130008299 A KR 20130008299A
- Authority
- KR
- South Korea
- Prior art keywords
- optical
- layer
- disposed
- insulating layer
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 230000003287 optical effect Effects 0.000 claims abstract description 235
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims description 43
- 238000004891 communication Methods 0.000 claims description 37
- 238000005253 cladding Methods 0.000 claims description 28
- 239000013307 optical fiber Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 34
- 230000006870 function Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000011810 insulating material Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000011162 core material Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/124—Geodesic lenses or integrated gratings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12002—Three-dimensional structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
Abstract
본 발명에 따르는 반도체 장치가 제공된다. 상기 반도체 장치는 기판, 제1 소자층 및 제2 소자층을 포함한다. 상기 제1 소자층은 상기 기판 상에 배치되고, 적어도 하나의 하부 광 소자를 포함한다. 상기 제2 소자층은 상기 제1 소자층 상에 배치되고, 적어도 하나의 상부 광 소자를 포함한다.
Description
본 발명은 전자 소자와 광 소자가 하나의 기판 상에 집적된 반도체 장치에 관한 것으로서, 더욱 상세하게는, 전자 소자와 광 소자가 기판 상의 서로 다른 층들에 배치되는 광전집적회로에 에 관한 것이다.
광전집적회로는 광 소자와 전자 소자를 동일 기판에 집적한 집적회로이다. 광 소자와 전자 소자를 반도체 기판 상에 형성하는 경우, 광 소자는 전자 소자에 비해 상대적으로 크기가 크기 때문에, 칩 면적의 대부분을 차지한다. 그로 인하여, 전자 소자와 광 소자를 모두 포함하는 반도체 장치를 제조하는 비용을 줄이는데 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 전자 소자와 광 소자가 기판 상의 서로 다른 층들에 배치되는 반도체 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 기판 상의 서로 다른 층들에 배치된 광 소자들 간에 광 신호를 송수신할 수 있는 반도체 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는 기판, 제1 소자층 및 제2 소자층을 포함한다. 상기 제1 소자층은 상기 기판 상에 배치되고, 적어도 하나의 하부 광 소자를 포함한다. 상기 제2 소자층은 상기 제1 소자층 상에 배치되고, 적어도 하나의 상부 광 소자를 포함한다.
상기 반도체 장치의 일 예에 따르면, 상기 반도체 장치는 상기 기판과 상기 제1 소자층 사이에 배치되는 제1 절연층, 상기 제1 소자층과 상기 제2 소자층 사이에 배치되는 제2 절연층 및 상기 제2 소자층 상에 배치되는 제3 절연층을 더 포함할 수 있다. 상기 제1 절연층과 상기 제2 절연층은 각각 상기 적어도 하나의 하부 광 소자의 하부 클래딩 및 상부 클래딩으로 기능할 수 있다. 또한, 상기 제2 절연층 및 상기 제3 절연층은 각각 상기 적어도 하나의 상부 광 소자의 하부 클래딩 및 상부 클래딩으로 기능할 수 있다.
상기 반도체 장치의 다른 예에 따르면, 상기 적어도 하나의 하부 광 소자는 제1 광통신소자를 포함하고, 상기 적어도 하나의 상부 광 소자는 제2 광통신소자를 포함할 수 있다. 상기 제1 광통신소자와 상기 제2 광통신소자 사이에 광 신호가 전달될 수 있다. 또한, 상기 제1 광통신소자와 상기 제2 광통신소자는 상기 기판의 수직 방향으로 서로 마주보도록 배치될 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 반도체 장치는 상기 제1 광통신소자와 상기 제2 광통신소자 사이에 수직으로 배치된 수직 도파관을 더 포함할 수 있다. 상기 광 신호는 상기 수직 도파관을 통해 상기 제1 광통신소자와 상기 제2 광통신 소자 사이에서 전달될 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 적어도 하나의 상부 광 소자는 외부와 광 신호를 송수신하는 외부 광통신소자, 및 상기 외부 광통신소자와 상기 제2 광통신소자 사이를 연결하는 도파관을 더 포함할 수 있다. 상기 제1 광통신소자로부터의 광 신호는 상기 외부 광통신소자를 통해 외부로 출력되거나, 상기 외부 광통신소자를 통해 외부로부터 입력된 광 신호는 상기 제1 광통신소자로 전달될 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 외부 광통신소자는, 상기 도파관의 단부에 배치된 그레이팅 커플러, 상기 도파관의 단부에 배치된 미러 구조물, 및 상기 도파관의 단부와 광섬유를 직접 연결시키는 버트-커플러(butt-coupler) 중에서 적어도 하나일 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 적어도 하나의 하부 광 소자는 제1 그레이팅 커플러(grating coupler)를 포함하고, 상기 적어도 하나의 상부 광 소자는 제2 그레이팅 커플러를 포함할 수 있다. 상기 제1 그레이팅 커플러와 상기 제2 그레이팅 커플러 사이에 광 신호가 전달될 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 광 신호는 제1 그레이팅 커플러와 상기 제2 그레이팅 커플러 사이에서 상기 기판의 수직 방향에 대해 기울어진 방향으로 전달될 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 제1 소자층은 상기 적어도 하나의 하부 광 소자 또는 상기 적어도 하나의 상부 광 소자와 전기적으로 연결되는 적어도 하나의 전자 소자를 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 기판, 제1 소자층, 및 제2 소자층을 포함한다. 상기 제1 소자층은 상기 기판 상에 배치되고, 적어도 하나의 전자 소자를 포함한다. 상기 제2 소자층은 상기 제1 소자층 상에 배치되고, 적어도 하나의 광 소자를 포함한다.
상기 반도체 장치의 일 예에 따르면, 상기 반도체 장치는 제1 절연층 및 제2 절연층을 더 포함할 수 있다. 상기 제1 절연층은 상기 제1 소자층과 상기 제2 소자층 사이에 배치되고, 상기 제2 절연층은 상기 제2 소자층 상에 배치될 수 있다. 상기 제1 절연층과 상기 제2 절연층 중 적어도 하나는 상기 적어도 하나의 전자 소자에 전기적으로 연결된 배선을 포함할 수 있다.
상기 반도체 장치의 다른 예에 따르면, 상기 제1 절연층과 상기 제2 절연층은 각각 상기 적어도 하나의 광 소자의 하부 클래딩 및 상부 클래딩으로 기능할 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 제1 소자층은 광 신호를 이용하여 상기 제2 소자층의 상기 적어도 하나의 광 소자와 통신하는 적어도 하나의 광 소자를 더 포함할 수 있다.
상기 반도체 장치의 또 다른 예에 따르면, 상기 기판은 기 제1 소자층의 상기 적어도 하나의 전자 소자가 배치되는 제1 영역, 및 상기 제1 소자층의 상기 적어도 하나의 광 소자가 배치되는 제2 영역을 포함할 수 있다. 상기 제1 영역과 상기 제2 영역은 소자 분리막에 의해 구분될 수 있다.
본 발명의 반도체 장치는 광 소자와 전자 소자를 기판 상의 서로 다른 층들에 배치함으로써, 칩 면적을 줄일 수 있다. 특히, 비교적 크기가 큰 광커플러나 광다중화기와 같은 광 소자들을 기판의 상층에 배치하고 비교적 크기가 작은 광 소자들이나 전자 소자를 기판의 하층에 배치함으로써, 한정된 칩 면적을 효율적으로 사용할 수 있다. 그에 따라, 제조 비용을 줄일 수 있다.
도 1a는 본 발명의 일 실시예에 따른 반도체 장치를 개략적으로 도시한다.
도 1b는 본 발명의 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 2는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 4a는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 4b는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 1b는 본 발명의 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 2는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 4a는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 4b는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1a는 본 발명의 일 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 1a를 참조하면, 반도체 장치(1000a)는 기판(100), 기판(100) 상에 배치된 전자 소자(110) 및 광 소자들(120a, 120b), 및 상기 전자 소자(110) 및 광 소자들(120a, 120b) 상에 배치된 광 소자들(160a, 160b, 160c, 160d)을 포함한다.
기판(100)은 반도체 기판, 특히 벌크 실리콘 기판과 같은 통상의 평탄한 상면을 가지는 기판일 수 있다. 대안적으로, 기판(100)은 SOI 기판, 실리콘-게리마늄 기판, 실리콘-카바이드 기판, 또는 갈륨-비소 기판과 같은 화합물 반도체 기판 등으로 이루어질 수 있다.
기판(100)의 상면에는 소자 분리막들(105a, 105b)이 배치될 수 있다. 소자 분리막(105a)는 전자 소자(110)이 배치되는 제1 영역을 한정하기 위한 것일 수 있다. 또한, 소자 분리막(105a)는 전자 소자(110)들 간의 전기적 절연을 위해 제공될 수 있다.
소자 분리막(105b)은 광 소자들(120a, 120b)가 배치되는 제2 영역 내에 배치될 수 있다. 광 소자들(120a, 120b)은 소자 분리막(105b) 상에 배치될 수 있다. 소자 분리막(105b)은 광 소자들(120a, 120b)의 하부 클래딩으로 기능할 수 있다.
소자 분리막들(105a, 105b)은 동시에 형성될 수 있다. 기판(100)의 상면에 트렌치(미 도시)를 형성할 수 있다. 상기 트렌치를 절연물질로 매립함으로써, 소자 분리막들(105a, 105b)을 형성할 수 있다. 상기 절연물질은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물 중 적어도 하나를 포함할 수 있다.
도 1a에 도시되지는 않았지만, 소자 분리막들(105b)에 대응하는 트렌치들 내에 절연물질과 반도체물질, 예컨대, 비정질 실리콘 또는 폴리 실리콘을 교대로 증착함으로써, 상기 반도체물질이 반사층으로 기능하게 할 수 있다.
도 1a에는 소자 분리막(105b)의 상면이 기판(100)의 상면과 동일 레벨인 것으로 도시되어 있지만, 소자 분리막(105b)의 상면은 기판(100)의 상면보다 낮을 수 있다. 소자 분리막(105a)의 폭에 비해 소자 분리막(105b)의 폭이 넓기 때문에, 상기 절연물질이 소자 분리막(105a)에는 완전히 매립되더라도 소자 분리막(105b)에는 완전히 매립되지 않을 수 있다. 이와 같이 상기 절연물질이 완전히 매립되지 않아서 생기는 빈 공간에 반도체 물질을 증착한 후, 상기 반도체 물질을 이용하여 광 소자들(120a, 120b)이 형성될 수도 있다.
기판(100)의 소자 분리막들(105a) 사이의 제1 영역 상에 전자 소자(110)가 배치될 수 있다. 전자 소자(110)는 트랜지스터 및 다이오드와 같은 개별 반도체 소자를 포함할 수 있다. 또한, 전자 소자(110)는 상기 개별 반도체 소자들을 이용한 집적 회로(IC), 마이크로프로세서, 메모리 및 고밀도 집적 회로(LSI)를 포함할 수 있다. 특히, 전자 소자(110)는 광 소자들(120a, 120b, 160a, 160b, 160c, 160d)을 구동하고 제어하기 위한 구동회로를 포함할 수 있다. 전자 소자(110)는 일반적인 반도체 공정을 이용하여 형성될 수 있다.
소자 분리막들(105b) 상에 광 소자들(120a, 120b)가 배치될 수 있다. 광 소자들(120a, 120b)은 능동 광 소자 및 수동 광 소자를 포함할 수 있다. 구체적으로, 광 소자들(120a, 120b)은 전력이 공급되는 능동 광 소자로서, 광원, 변조기 및 수신기 중 적어도 하나를 포함할 수 있다. 또한, 광 소자들(120a, 120b)은 전력이 공급되지 않는 수동 광 소자로서, 도파로, 커플러, 필터 및 다중화기 중 적어도 하나를 포함할 수 있다.
도 1a에서, 광 소자(120b)에는 배선이 연결되어 있고, 광 소자(120a)에는 배선이 연결되어 있지 않은 것으로 도시된다. 이 경우, 광 소자(120b)는 능동 광 소자일 수 있고, 광 소자(120a)는 수동 광 소자일 수 있다. 그러나, 광 소자들(120a, 120b)에 연결된 배선은 예시적이며, 도 1a에 도시된 예로 한정되지 않는다.
광 소자들(120a, 120b)은 반도체 물질을 포함할 수 있다. 예컨대, 광 소자들(120a, 120b)은 비정질 실리콘, 폴리 실리콘 및 단결정 실리콘과 같은 실리콘 물질을 포함할 수 있다.
예컨대, 단결정 실리콘을 포함하는 광 소자들(120a, 120b)을 제조하기 위해, 비정질 실리콘 또는 폴리 실리콘이 화학 기상 증착(CVD)와 같은 반도체 공정을 이용하여 소자 분리막들(105b) 상에 증착될 수 있다. 이 후, 증착된 비정질 실리콘 또는 폴리 실리콘을 SPE(Solid Phase Epitaxial) 성장 공정 또는 LEG(Laser Epitaxial Growth) 공정을 이용하여 결정화함으로써, 단결정 실리콘을 형성할 수 있다. 상기 단결정 실리콘을 포토리소그래픽 공정 및 식각 공정을 이용하여 패터닝함으로써 광 소자들(120a, 120b)이 형성될 수 있다.
도 1에서, 기판(100) 상에 2개의 광 소자들(120a, 120b)이 도시되고 있지만, 이는 예시적이며, 기판(100) 상에 더 많은 개수의 광 소자들이 배치될 수 있다. 또한, 광 소자들(120a, 120b)이 서로 연결되지 않은 것으로 도시되고 있지만, 광 소자들(120a, 120b)은 기판(100) 상에 배치된 도파로(미 도시)에 의해 연결될 수 있다. 또한, 광 소자들(120b)도 배선과 연결될 수도 있다.
도 1에 도시된 바와 같이, 전자 소자(110) 및 광 소자들(120a, 120b)은 기판(100) 상에 비슷한 레벨로 위치하며, 기판(100)의 반도체 물질을 이용하여 형성될 수 있다. 아래에서, 전자 소자(110) 및 광 소자들(120a, 120b)은 통칭하여 제1 소자층(1L)으로 지칭될 수 있다. 제1 소자층(1L) 상에 배치되는 광 소자들(160a-160d)은 통칭하여 제2 소자층(2L)으로 지칭될 수 있다.
또한, 제1 소자층(1L)에 포함되는 광 소자들(120a, 120b)은 제2 소자층(2L)에 포함되는 광 소자들(160a-160d)과 용이하게 구별하기 위하여 하부 광 소자로 지칭될 수도 있다. 또한, 이에 대응하여, 제2 소자층(2L)에 포함되는 광 소자들(160a-160d)은 상부 광 소자로 지칭될 수도 있다.
제1 소자층(1L) 상에 절연층(130)이 배치될 수 있다. 전자 소자(110) 및 광 소자(120b)에 전기적으로 연결되는 콘택 플러그들(112)이 절연층(130)을 관통하여 형성될 수 있다. 절연층(130)을 관통하는 콘택 홀(미 도시)을 형성한 후, 상기 콘택 홀을 도전성 물질로 매립함으로써 콘택 플러그들(112)이 형성될 수 있다. 절연층(130)은 광 소자들(120a, 120b)의 상부 클래딩으로 기능할 수 있다.
절연층(130) 상에 콘택 플러그들(112)에 전기적으로 연결되는 배선들(114)이 배치될 수 있다. 또한, 배선들(114)을 덮도록 절연층(130) 상에 절연층(140)이 배치될 수 있다. 또한, 배선들(114)에 전기적으로 연결되는 콘택 플러그들(116)이 절연층(140)을 관통하여 형성될 수 있다.
절연층(140) 상에 콘택 플러그들(116)에 전기적으로 연결되는 배선들(118)이 배치될 수 있다. 또한, 배선들(118)을 덮도록 절연층(140) 상에 절연층(150)이 배치될 수 있다. 절연층(150)은 광 소자들(160a-160d)의 하부 클래딩으로 기능할 수 있다.
절연층들(130, 140, 150)은 도 1에서 각각 별도의 층들로 구분되어 도시되지만, 이는 공정 순서에 따라 구분되는 것이므로, 실제로는 구분되지 않을 수 있다. 또한, 절연층들(130, 140, 150)은 모두 동일한 절연물질로 이루어질 수 있다. 절연층들(130, 140, 150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
도 1a에 전자 소자(110)에 연결된 배선들과 광 소자(120b)에 연결된 배선들은 전기적으로 연결되지 않는 것으로 도시되지만, 반도체 장치(1000a)의 기능에 따라서, 전자 소자(110)와 광 소자(120b)는 배선들을 통해 서로 전기적으로 연결될 수 있다.
절연층(150) 상에 광 소자들(160a-160d)이 배치될 수 있다. 광 소자들(160a-160d)은 능동 광 소자 및 수동 광 소자를 포함할 수 있다. 구체적으로, 광 소자들(160a-160d)은 전력이 공급되는 능동 광 소자로서, 광원, 변조기 및 수신기 중 적어도 하나를 포함할 수 있다. 광 소자들(160a-160d)이 능동 광 소자를 포함하는 경우, 상기 능동 광 소자에 전력을 공급하기 위한 상기 능동 광 소자와 전기소자(110)를 서로 연결하기 위한 배선(미 도시) 및/또는 콘택 플러그(미 도시)가 배치될 수 있다. 또한, 광 소자들(160a-160d)은 전력이 공급되지 않는 수동 광 소자로서, 도파로, 커플러, 필터 및 다중화기 중 적어도 하나를 포함할 수 있다.
하부 광 소자(120a)와 상부 광 소자(160d)는 서로 광 신호를 이용하여 정보를 주고 받을 수 있다. 예컨대, 하부 광 소자(120a)와 상부 광 소자(160a) 중 하나는 발광 소자이고, 다른 하나는 수광 소자일 수 있다. 예컨대, 광 소자(120a)와 상부 광 소자(160a) 중 하나는 전기 신호를 광 신호로 변환하는 레이저 다이오드일 수 있고, 다른 하나는 광 신호를 전기 신호로 변환하는 광 다이오드일 수 있다. 또한, 하부 광 소자(120a)와 상부 광 소자(160a) 중 하나는 상기 다른 하나는 상기 레이저 다이오드로부터의 광 신호를 수신하기 위한 커플러일 수도 있다. 또한, 하부 광 소자(120a)와 상부 광 소자(160a) 모두는 광 신호를 전달할 수 있는 커플러일 수도 있다. 하부 광 소자(120a)와 상부 광 소자(160d) 사이에 광 신호가 전달될 수 있기 위해서, 하부 광 소자(120a)와 상부 광 소자(160d) 사이에 배선들(114, 118)이 위치하지 않도록 설계될 수 있다. 아래에서, 서로 광 신호를 이용하여 정보를 주고 받을 수 있는 하부 광 소자(120a)와 상부 광 소자(160d)는 광통신소자로 지칭될 수 있다.
광 소자들(160a-160d)은 반도체 물질을 포함할 수 있다. 예컨대, 광 소자들(160a-160d)은 비정질 실리콘, 폴리 실리콘 및 단결정 실리콘과 같은 실리콘 물질을 포함할 수 있다.
예컨대, 단결정 실리콘을 포함하는 광 소자들(160a-160d)을 제조하기 위해, 비정질 실리콘 또는 폴리 실리콘이 화학 기상 증착(CVD)와 같은 반도체 공정을 이용하여 절연층(150) 상에 증착될 수 있다. 이 후, 증착된 비정질 실리콘 또는 폴리 실리콘을 SPE(Solid Phase Epitaxial) 성장 공정 또는 LEG(Laser Epitaxial Growth) 공정을 이용하여 결정화함으로써, 단결정 실리콘을 형성할 수 있다. 상기 단결정 실리콘을 포토리소그래픽 공정 및 식각 공정을 이용하여 패터닝함으로써 광 소자들(160a-160d)이 형성될 수 있다.
그러나, 광 소자들(160a- 160d)은 하부의 배선들(114, 118)이 고온에 노출되지 않도록, 화학 기상 증착과 같은 저온 반도체 공정을 이용하여 증착되는 비정질 실리콘 또는 폴리 실리콘을 주로 포함할 수도 있다.
광 소자들(160a-160d) 상에 절연층(170)이 배치될 수 있으며, 절연층(170)은 광 소자들(160a-160d)의 상부 클래딩으로 기능할 수 있다. 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
클래딩은 코어를 둘러싸고 있는 굴절률이 낮은 영역으로서, 코어를 통해 전달되는 광 신호가 클래딩에 흡수되지 못하고 전반사되게 된다. 반도체 물질, 예컨대, 실리콘을 포함하는 광 소자들(120a, 120b, 160a-160d)을 둘러싸고 있는 소자 분리막(105b), 절연층(130), 절연층(150) 및 절연층(170)은 광 소자들(120a, 120b, 160a-160d)의 클래딩으로 기능한다. 일반적으로, 실리콘, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물 중에서, 실리콘의 굴절률이 가장 높으며, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물의 순서로 굴절률이 높다. 실리콘 산화물이 가장 굴절률이 가장 낮기 때문에, 소자 분리막(105b) 및 절연층(130, 140, 150, 170)에 실리콘 산화물이 사용될 수 있다.
기판(100)의 비용으로 인하여 칩의 크기를 무한정 늘릴 수는 없다. 즉, 기판(100)의 면적은 한정된다. 광 소자들과 전자 소자들을 함께 집적하기 위해서는 기판(100)의 한정된 면적을 효율적으로 이용하여야 한다. 본 발명에 따르면, 기판(100)에 인접한 영역(즉, 하층)에는 고품질의 반도체를 이용하는 것이 바람직한 전자 소자나 능동 광 소자를 주로 배치하고, 상층에는 도파로, 커플러, 필터 및 다중화기와 같은 수동 광 소자를 배치함으로써, 한정된 기판(100)의 면적을 효율적으로 사용할 수 있다. 또한, 광 신호는 절연물질, 예컨대, 실리콘 산화물을 큰 손실없이 통과할 수 있다는 성질을 이용하여, 하층에 배치된 광 소자와 상층에 배치된 광 소자는 광 신호를 주고 받을 수 있다. 따라서, 상층에 배치된 소자들과 하층에 배치된 소자들 간의 신호 연결 문제를 해결할 수 있다.
본 발명의 사상에 따르면, 제1 소자층(1L)은 전자 소자(110) 또는 광 소자들(120a, 120b)만을 포함할 수도 있다. 즉, 반도체장치(1000a)의 기능에 따라, 전자 소자(110) 또는 하부 광 소자들(120a, 120b)이 생략될 수 있다.
도 1에서는 제1 소자층(1L)이 전자 소자(110)과 광 소자들(120a, 120b)을 포함하고, 제2 소자층(2L)이 광 소자들(160a-160d)을 포함하는 것으로 도시되었지만, 광 소자들은 제2 소자층(2L)의 상부에 추가로 배치될 수 있다. 즉, 반도체 장치(1000a)는 복수의 층들에 배치된 복수의 광 소자들을 포함할 수도 있다.
도 1b는 본 발명의 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 1b를 참조하면, 반도체 장치(1000b)는 기판(100), 기판(100) 상에 배치된 전자 소자(110) 및 광 소자들(120a, 120b), 및 상기 전자 소자(110) 및 광 소자들(120a, 120b) 상에 배치된 광 소자들(160a, 160b, 160c, 160d)을 포함한다. 도 1a에 도시된 반도체 장치(1000a)의 기판(100)은 벌크 실리콘 기판이지만, 도 1b에 도시된 반도체 장치(1000b)의 기판(100')은 SOI 기판이라는 차이점이 있다. 동일한 구성요소는 동일한 참조 번호로 표시되며, 도 1a와 동일한 구성요소들에 대해서는 반복하여 설명하지 않는다.
SOI 기판(100')은 하부 반도체층(102), 절연층(104) 및 상부 반도체층(106)을 포함한다. 하부 반도체층(102)과 상부 반도체층(106)은 반도체 물질, 예컨대, 단결정 실리콘으로 이루어질 수 있으며, 절연층(104)은 절연 물질, 예컨대, 실리콘 산화물로 이루어질 수 있다.
전자 소자(110') 및 광 소자들(120a', 120b')은 상부 반도체층(106)을 이용하여 형성될 수 있으며, 이들은 제1 소자층(1L)으로 지칭될 수 있다. 전자 소자(110') 및 광 소자들(120a', 120b')은 각각 도 1a에 도시된 전자 소자(110) 및 광 소자들(120a, 120b)에 대응하며, 이들에 대하여 반복된 설명은 생략한다.
전자 소자(110')의 둘레에는 소자분리층(105a')이 배치될 수 있다. 소자분리층(105a')은 전자 소자(110')가 배치되는 제1 영역을 한정하기 위한 것일 수 있으며, 절연물질로 이루어질 수 있다. 소자분리층(105a')은 도 1에 도시된 소자 분리막(105a)에 대응할 수 있다.
광 소자들(120a', 120b')의 측면을 둘러싸는 클레딩층(105b')이 배치될 수 있다. 클레딩층(105b')은 광 소자들(120a', 120b')의 클레딩으로 기능하기 위한 것으로서, 소자분리층(105a')와 동일한 물질로 동일한 공정에 의해 형성될 수 있다. 클레딩층(105b')은 절연층(104) 및 절연층(103)과 함께 광 소자들(120a', 120b')을 둘러싸며, 광 소자들(120a', 120b')의 클레딩으로 기능한다. 클레딩층(105b')은 실리콘 산화물, 실리콘 산질화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, SOI 기판을 이용하여 반도체 장치(1000b)를 제조하는 경우에도, 본 발명의 사상이 적용될 수 있다. SOI 기판을 이용함으로써, 반도체 장치(1000b)는 고품질의 광 소자를 포함할 수 있다.
도 2는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 2를 참조하면, 제2 소자층(2L)이 제1 소자층(1L)과 배선들(214, 218)을 포함하는 절연층들(260, 270) 사이에 배치된다는 점을 제외하고는 도 1a에 도시된 반도체 장치(1000a)와 동일하다. 차이가 나는 부분을 중심으로 설명하되, 공통된 부분에 대해서는 반복하여 설명하지 않는다.
도 2에 도시된 바와 같이, 소자 분리막들(205a, 205b)이 형성된 기판(200) 상에 제1 소자층(1L)이 배치될 수 있다. 제1 소자층(1L)의 상부에 절연층(230)이 배치될 수 있다. 또한, 절연층(230)의 상부에 제2 소자층(2L)이 배치될 수 있다. 또한, 제2 소자층(2L)의 상부에 절연층들(250, 260, 270)이 배치될 수 있다.
절연층(260)은 배선들(214)을 덮도록 배치될 수 있고, 절연층(270)은 배선들(218)을 덮도록 배치될 수 있다. 콘택 플러그들(212)는 절연층들(230, 250)을 관통하여 전자 소자(210)와 광 소자(210b)를 배선들(214)에 전기적으로 연결할 수 있다. 또한, 콘택 플러그들(216)은 배선들(214)와 배선들(218)을 서로 전기적으로 연결할 수 있다.
제2 소자층(2L)에 포함되는 광 소자들(240a-240d)은 반도체 물질, 예컨대, 단결정 실리콘을 포함할 수 있다. 도 1a에 도시된 바와 같이, 단결정 실리콘은 화학 기상 증착(CVD)와 같은 반도체 공정을 이용하여 절연층(150) 상에 증착된 비정질 실리콘 또는 폴리 실리콘을 SPE(Solid Phase Epitaxial) 성장 공정 또는 LEG(Laser Epitaxial Growth) 공정을 이용하여 결정화함으로써, 형성될 수 있다. SPE 성장 공정 또는 LEG 공정은 화학 기상 증착(CVD)에 비해 고온 공정이다. 만약 녹는 점이 낮은 도전성 물질로 콘택 플러그들 또는 배선들을 형성한 후에, SPE 성장 공정 또는 LEG 공정이 사용되는 경우, 콘택 플러그들 또는 배선들은 고온을 견디지 못하고 녹음으로써 신뢰성에 문제가 생길 수 있다. 그러나, 본 실시예에 따르면, 제2 소자층(2L)을 형성한 후에, 콘택 플러그들(212, 216) 및 배선들(214, 218)을 형성하기 때문에, 제2 소자층(2L)의 광 소자들(240a-240d)은 단결정 실리콘으로 이루어질 수 있다. 따라서, 광 소자들(240a-240d)은 더 좋은 품질을 가질 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 3을 참조하면, 하부 광 소자(120a)와 상부 광 소자(160a) 사이에 수직 도파로(180)가 배치된다는 점을 제외하고는 도 1a에 도시된 반도체 장치(1000a)와 동일하다. 동일한 구성요소는 동일한 참조 번호로 표시되며, 도 1a와 동일한 구성요소들에 대해서는 반복하여 설명하지 않는다.
상술된 바와 같이, 하부 광 소자(120a)와 상부 광 소자(160a)는 광 신호를 통해 정보를 전달할 수 있다. 본 실시예에 따르면, 신뢰성 있는 광 신호의 전달을 보장하기 위해, 하부 광 소자(120a)와 상부 광 소자(160a) 사이에 수직 도파로(180)가 배치될 수 있다.
수직 도파로(180)는 절연층(130, 140, 150)을 클래딩으로 이용한다. 수직 도파로(180)는 절연층(150)을 형성한 후에 형성될 수 있다. 절연층(130, 140, 150)을 관통하는 홀(미 도시)을 형성한 후에, 상기 홀을 코어 물질을 매립함으로써, 수직 도파로(180)가 형성될 수 있다. 상기 코어 물질은 절연층(130, 140, 150)의 물질에 비하여 굴절율이 높은 물질일 수 있다. 예컨대, 상기 코어 물질은 비정질 실리콘, 폴리 실리콘, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
본 실시예에 따르면, 포토리소그래피 공정 및 식각 공정과 같은 일반적인 반도체 공정을 이용하여, 하부 광 소자(120a)와 상부 광 소자(160a) 사이에 수직 도파로(180)를 형성함으로써, 하부 광 소자(120a)와 상부 광 소자(160a) 간에 신뢰성 높은 광통신을 보장할 수 있다.
도 4a는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 4a는 도 1a에 도시된 하부 광 소자(120a)와 상부 광 소자(160a)를 더욱 구체적으로 도시한 것이다. 도 1a에 도시되는 다른 구성요소들은 본 발명을 더욱 명확히 전달하기 위해 반복하여 도시하지 않는다. 또한, 도 4a에 도시된 하부 광 소자와 상부 광 소자는 도 1a 외에 도 1b, 도 2 및 도 3의 실시예들에도 적용될 수 있음은 자명하다. 도 1a와 도 4a의 공통된 부분에 대해서는 반복하여 설명하지 않는다.
도 4a를 참조하면, 반도체 장치(4000a)는 기판(400) 상의 각각 다른 층에 배치된 하부 광 소자(420a) 및 상부 광 소자(460a)를 포함할 수 있다.
기판(400)의 상부면에 소자 분리막(405)이 배치될 수 있다. 소자 분리막(405) 상에는 하부 광 소자(420a)가 배치될 수 있다.
하부 광 소자(420a)는 그레이팅 커플러(grating coupler, 422) 및 도파로(424)를 포함할 수 있다. 그레이팅 커플러(422)는 광이 격자를 만나면서 회절하는 특성을 이용하여, 광을 수신하거나 광을 송신할 수 있다. 또한, 격자의 간격을 조절함으로써 광을 필터링할 수도 있다. 또한, 도파로(424)는 그레이팅 커플러(422)를 통해 수신된 광을 다른 광 소자(미 도시)로 손실없이 전달할 수 있다.
예컨대, 그레이팅 커플러(422)는 단결정 실리콘으로 이루어질 수 있다. 소자 분리막(405) 상에 비정질 실리콘 또는 폴리 실리콘을 증착한 후, SPE(Solid Phase Epitaxial) 성장 공정 또는 LEG(Laser Epitaxial Growth) 공정을 이용하여 단결정 실리콘의 층이 형성될 수 있다. 단결정 실리콘의 층의 상부면에 일정한 간격으로 트렌치들(T1)을 형성할 수 있다. 트렌치들(T)의 폭과 깊이는 그레이팅 커플러(422)를 통해 전달되는 광의 파장에 따라 결정될 수 있다. 그 후, 상기 트렌치들(T)이 매립되도록 절연층(430)을 상기 단결정 실리콘의 층 상부에 형성함으로써 그레이팅 커플러(422)는 완성될 수 있다. 소자 분리막(405)와 절연층(430)은 그레이팅 커플러(422)와 도파로(424)의 클레딩으로 기능할 수 있다.
절연층(430) 상에 절연층들(440, 450)이 배치될 수 있다. 절연층(450)의 상부면 상에 상부 광 소자(460a)가 배치될 수 있다.
상부 광 소자(460a)는 제1 그레이팅 커플러(462), 도파로(464) 및 제2 그레이팅 커플러(462)를 포함할 수 있다.
제1 그레이팅 커플러(464)는 절연층(450)의 상부면에 트렌치들(T1)에 대응하는 트렌치들(T2)을 형성한 후, 트렌치들(T2)이 매립되도록 코어 물질, 예컨대, 실리콘을 형성함으로써 형성될 수 있다.
또한, 제2 그레이팅 커플러(464)는 광 신호(484)를 외부로 송신하고 외부로부터의 광 신호를 수신하기 위한 것일 수 있다. 제2 그레이팅 커플러(464)는 그레이팅 커플러(422)와 유사하게, 광 소자(460a)의 물질의 층의 상부면에 트렌치들(T3)을 형성하고, 트렌치들(T3)을 절연층(470)의 물질로 매립함으로써 형성될 수 있다. 상부 광 소자(460a)를 덥도록 절연층(470)이 배치될 수 있으며, 절연층들(450, 470)은 상부 광 소자(460a)의 클레딩으로 기능할 수 있다.
그레이팅 커플러(424)와 제1 그레이팅 커플러(462)는 서로 수직으로 대응되도록 배치되어, 그레이팅 커플러(424)와 제1 그레이팅 커플러(462) 사이에 광 신호(482a)를 주고 받을 수 있다. 또한, 제2 그레이팅 커플러(484)는 외부와 광 신호(484)를 주고 받을 수 있다. 따라서, 외부로부터 수신된 광 신호(482a)는 제2 그레이팅 커플러(462)를 통해 도파로(464)로 전달될 수 있다. 도파로(464)에 전달된 상기 광 신호(482a)는 제1 그레이팅 커플러(462)를 통해 광 신호(482a)의 형태로 하부 광 소자(420a)로 전달될 수 있다. 광 신호(482a)는 그레이팅 커플러(422)를 통해 도파로(424)로 전달될 수 있다.
또한, 반대로, 하부 광 소자(420a), 특히, 그레이팅 커플러(422)로부터 송신되는 광 신호(482a)는 제1 그레이팅 커플러(462), 도파로(464) 및 제2 그레이팅 커플러(462)를 통해 광 신호(484)의 형태로 외부로 방출될 수 있다.
제2 그레이팅 커플러(462)는 외부와 광 신호를 주고 받기 위해, 내부에서 광 신호를 주고 받는 그레이팅 커플러(424)와 제1 그레이팅 커플러(462)에 비해 크기가 더 클 수 있다.
본 실시예에서는 상부 광 소자(460a)와 하부 광 소자(420a) 간에 그레이팅 커플러들을 통해 광 신호를 주고 받을 수 있다. 상기 그레이팅 커플러는 포토리소그래피 공정, 식각 공정 및 증착 공정과 같은 일반 반도체 공정을 이용하여 제조될 수 있기 때문에, 전자 소자와 함께 집적될 수 있다.
도 4b는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 4b는 하부 광 소자(420b)와 상부 광 소자(460b), 특히, 그레이팅 커플러(422)와 제1 그레이팅 커플러(462)가 수평 방향으로 오프셋되도록 배치된다는 점을 제외하고는 도 4a에 도시된 실시예와 동일하다. 동일한 구성요소는 동일한 참조 번호로 표시되며, 도 4a와 동일한 구성요소들에 대해서는 반복하여 설명하지 않는다.
도 4a에서는 하부 광 소자(420a)의 그레이팅 커플러(422)와 상부 광 소자(460a)의 제1 그레이팅 커플러(462)가 서로 수직으로 대향하도록 배치되어, 광 신호(482a)는 수직 방향으로 전달된다. 그러나, 도 4b에서는 하부 광 소자(420b)의 그레이팅 커플러(422)가 상부 광 소자(460b)의 제1 그레이팅 커플러(462)에 대하여 수평 방향으로 오프셋되어 배치됨으로써, 광 신호(482b)는 수직 방향에 대해 기울어진 방향으로 전달된다. 광 신호(482b)는 수직 방향에 대해 약 5도에서 약 10도 사이의 각도로 기울어져 전달될 수 있다.
도 4b에 도시된 바와 같이, 광 신호(482b)가 수직 방향에 대해 기울어진 방향으로 전달됨으로써, 반사에 의해 왜곡되는 현상을 줄일 수 있다. 예컨대, 제1 그레이팅 커플러(462)에 의해 송신된 광 신호(482b)는 그레이팅 커플러(422)에 의해 모두 수신되지 못하고 일부는 반사될 수 있다. 상기 반사된 광 신호가 제1 그레이팅 커플러(462)에 수신되어, 광 신호(482b)의 전달에 왜곡을 일으킬 수 있다. 그러나, 도 4b에 도시된 바와 같이, 광 신호(482b)가 수직 방향에 대해 기울어진 방향으로 진행하기 때문에, 광 신호(482b)가 그레이팅 커플러(422)에 의해 반사되더라도, 상기 반사된 광 신호의 오직 일부만이 제1 그레이팅 커플러(462)에 수신될 수 있다. 따라서, 반사에 의해 광 신호(482b)의 왜곡이 감소될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 5는 하부 광 소자(520)와 상부 광 소자(560)의 구조를 제외하고는 도 4a에 도시된 실시예와 동일하다. 도 4a의 실시예와 도 5의 실시예에 사이에 차이가 나는 부분을 중심으로 설명하되, 공통된 부분에 대해서는 반복하여 설명하지 않는다.
도 5를 참조하면, 반도체 장치(5000)는 기판(500) 상의 각각 다른 층에 배치된 하부 광 소자(520) 및 상부 광 소자(560)를 포함할 수 있다.
하부 광 소자(520)는 반사 미러(521) 및 도파로(524)를 포함할 수 있다. 반사 미러(521)는 수평으로 진행하는 광을 수직으로 배향시키고, 수직으로 진행하는 광을 수평으로 배향시킬 수 있다. 또한, 도파로(524)는 반사 미러(521)에 연결되어, 반사 미러(521)을 향하여 수평 방향으로 광을 진행시키고, 반사 미러(521)에 의해 수평 방향으로 반사된 광을 다른 광 소자(미 도시)를 향하여 손실없이 전달할 수 있다.
반사 미러(521)는 도파로(524)에 비해 낮은 굴절율을 물질로 이루어질 수 있다. 반사 미러(521)는 예컨대 실리콘 산화물로 이루어질 수 있다. 소자 분리막(505) 상에 실리콘 산화물 층을 증착한 후, 수직 식각을 이용하여 수직면을 형성하고, 경사 식각을 이용하여 경사면을 형성할 수 있다. 선택적으로, 상기 경사면 상에 금속층(522)이 더 형성될 수도 있다. 그 후, 도파로(524)를 형성하기 위한 고 굴절률 물질층을 형성한 후, 포토리소그래픽 공정 및 식각 공정과 같은 반도체 공정을 이용하여 도파로(524)가 형성될 수 있다.
소자 분리막(505)과 절연층(530)은 도파로(524)의 클레딩으로 기능할 수 있다.
상부 광 소자(560)는 절연층들(530, 540, 550) 상에 배치되며, 제1 반사 미러(561), 도파로(564) 및 제2 반사 미러(565)를 포함할 수 있다.
제1 반사 미러(561)와 제2 반사 미러(565)는 반사 미러(521)과 유사한 방식으로 수직 식각 및 경사 식각을 이용하여 형성될 수 있다. 또한, 선택적으로 제1 반사 미러(561)와 제2 반사 미러(565)의 경사면들 상에는 각각 금속층들(562, 564)이 형성될 수 있다. 절연층들(550, 570)은 도파로(524)의 클레딩으로 기능할 수 있다.
반사 미러(421)와 제1 반사 미러(461)는 서로 수직으로 대응되도록 배치되어, 반사 미러(421)와 제1 반사 미러(461) 사이에 광 신호(582)를 주고 받을 수 있다. 또한, 제2 반사 미러(566)는 외부와 광 신호(584)를 주고 받을 수 있다.
따라서, 외부로부터 수신된 광 신호(582)는 제2 반사 미러(565), 도파로(564) 및 제1 반사 미러(561)를 통해 광 신호(584)의 행태로 하부 광 소자(520)으로 전달될 수 있다. 제1 반사 미러(561)를 통해 전달된 광 신호(584)는 반사 미러(521) 및 도파로(524)를 통해 하부 광 소자(520) 내의 다른 광 소자들에게 전달될 수 있다. 또한, 반대로, 하부 광 소자(520), 특히, 반사 미러(521)를 통해 전달되는 광 신호(582)는 제1 반사 미러(561), 도파로(564) 및 제2 반사 미러(565)를 통해 광 신호(584)의 형태로 외부로 방출될 수 있다.
본 실시예에서는 상부 광 소자(560)와 하부 광 소자(520) 간에 반사 미러들을 통해 광 신호를 주고 받을 수 있다. 상기 반사 미러들은 포토리소그래피 공정, 식각 공정 및 증착 공정과 같은 일반 반도체 공정을 이용하여 제조될 수 있기 때문에, 전자 소자와 함께 집적될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면을 개략적으로 도시한다.
도 6은 상부 광 소자(660)의 구조를 제외하고는 도 4b에 도시된 실시예와 동일하다. 도 4b의 실시예와 도 6의 실시예에 사이에 차이가 나는 부분을 중심으로 설명하되, 공통된 부분에 대해서는 반복하여 설명하지 않는다.
도 6을 참조하면, 반도체 장치(6000)는 기판(600) 상의 각각 다른 층에 배치된 하부 광 소자(620) 및 상부 광 소자(660)를 포함할 수 있다. 하부 광 소자(620)는 그레이팅 커플러(622) 및 도파로(624)를 포함할 수 있다. 상부 광 소자(660)는 그레이팅 커플러(662), 도파로(624) 및 버트 커플러(butt coupler, 690)를 포함할 수 있다.
하부 광 소자(620), 및 상부 광 소자(660)의 그레이팅 커플러(662) 및 도파로(624)는 도 4b의 하부 광 소자(420b), 및 상부 광 소자(460b)의 제1 그레이팅 커플러(462) 및 도파로(424)와 실질적으로 대응되므로, 반복하여 설명하지 않는다.
버트 커플러(690)는 광 소자(550), 특히, 도파로(664)와 광섬유(미 도시) 간을 광결합시킬 수 있다. 버트 커플러(690)가 도파로(664)와 직접 연결되도록 배치됨으로써, 광섬유(미 도시)가 버트 커플러(690)를 통해 반도체 장치(6000)의 측면에 직접 연결될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판
105a, 105b: 소자 분리막
110: 전자 소자
120a, 120b: 하부 광 소자
130, 140, 150, 170: 절연층
160a-160d: 상부 광 소자
1000: 반도체 장치
105a, 105b: 소자 분리막
110: 전자 소자
120a, 120b: 하부 광 소자
130, 140, 150, 170: 절연층
160a-160d: 상부 광 소자
1000: 반도체 장치
Claims (10)
- 기판;
상기 기판 상에 배치되고, 적어도 하나의 하부 광 소자를 포함하는 제1 소자층; 및
상기 제1 소자층 상에 배치되고, 적어도 하나의 상부 광 소자를 포함하는 제2 소자층을 포함하는 반도체 장치. - 제1 항에 있어서,
상기 기판과 상기 제1 소자층 사이에 배치되는 제1 절연층;
상기 제1 소자층과 상기 제2 소자층 사이에 배치되는 제2 절연층; 및
상기 제2 소자층 상에 배치되는 제3 절연층을 더 포함하며,
상기 제1 절연층과 상기 제2 절연층은 각각 상기 적어도 하나의 하부 광 소자의 하부 클래딩 및 상부 클래딩으로 기능하고,
상기 제2 절연층 및 상기 제3 절연층은 각각 상기 적어도 하나의 상부 광 소자의 하부 클래딩 및 상부 클래딩으로 기능하는 것을 특징으로 하는 반도체 장치. - 제1 항에 있어서,
상기 적어도 하나의 하부 광 소자는 제1 광통신소자를 포함하고,
상기 적어도 하나의 상부 광 소자는 제2 광통신소자를 포함하며,
상기 제1 광통신소자와 상기 제2 광통신소자 사이에 광 신호가 전달되는 것을 특징으로 하는 반도체 장치. - 제3 항에 있어서,
상기 제1 광통신소자와 상기 제2 광통신소자 사이에 수직으로 배치된 수직 도파관을 더 포함하며,
상기 광 신호는 상기 수직 도파관을 통해 상기 제1 광통신소자와 상기 제2 광통신 소자 사이에서 전달되는 것을 특징으로 하는 반도체 장치. - 제3 항에 있어서,
상기 적어도 하나의 상부 광 소자는 외부와 광 신호를 송수신하는 외부 광통신소자, 및 상기 외부 광통신소자와 상기 제2 광통신소자 사이를 연결하는 도파관을 더 포함하며,
상기 제1 광통신소자로부터의 광 신호는 상기 외부 광통신소자를 통해 외부로 출력되거나, 상기 외부 광통신소자를 통해 외부로부터 입력된 광 신호는 상기 제1 광통신소자로 전달되는 것을 특징으로 하는 반도체 장치. - 제5 항에 있어서,
상기 외부 광통신소자는, 상기 도파관의 단부에 배치된 그레이팅 커플러, 상기 도파관의 단부에 배치된 미러 구조물, 및 상기 도파관의 단부와 광섬유를 직접 연결시키는 버트-커플러(butt-coupler) 중에서 적어도 하나인 것을 특징으로 하는 반도체 장치. - 제1 항에 있어서,
상기 적어도 하나의 하부 광 소자는 제1 그레이팅 커플러(grating coupler)를 포함하고,
상기 적어도 하나의 상부 광 소자는 제2 그레이팅 커플러를 포함하며,
상기 제1 그레이팅 커플러와 상기 제2 그레이팅 커플러 사이에 광 신호가 전달되는 것을 특징으로 하는 반도체 장치. - 기판;
상기 기판 상에 배치되고, 적어도 하나의 전자 소자를 포함하는 제1 소자층; 및
상기 제1 소자층 상에 배치되고, 적어도 하나의 광 소자를 포함하는 제2 소자층을 포함하는 반도체 장치. - 제8 항에 있어서,
상기 제1 소자층과 상기 제2 소자층 사이에 배치된 제1 절연층; 및
상기 제2 소자층 상에 배치된 제2 절연층을 포함하며,
상기 제1 절연층과 상기 제2 절연층 중 적어도 하나는 상기 적어도 하나의 전자 소자에 전기적으로 연결된 배선을 포함하는 것을 특징으로 하는 반도체 장치. - 제8 항에 있어서,
상기 제1 소자층은 광 신호를 이용하여 상기 제2 소자층의 상기 적어도 하나의 광 소자와 통신하는 적어도 하나의 광 소자를 더 포함하는 것을 특징으로 하는 반도체 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110068966A KR20130008299A (ko) | 2011-07-12 | 2011-07-12 | 반도체 장치 |
| US13/546,363 US20130015546A1 (en) | 2011-07-12 | 2012-07-11 | Multi-layer photoelectric integrated circuit device with overlapping devices |
| US14/483,583 US20140376859A1 (en) | 2011-07-12 | 2014-09-11 | Multi-layer photoelectric integrated circuit device with overlapping devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110068966A KR20130008299A (ko) | 2011-07-12 | 2011-07-12 | 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130008299A true KR20130008299A (ko) | 2013-01-22 |
Family
ID=47518475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110068966A KR20130008299A (ko) | 2011-07-12 | 2011-07-12 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20130015546A1 (ko) |
| KR (1) | KR20130008299A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190118880A (ko) * | 2018-04-11 | 2019-10-21 | 삼성전자주식회사 | 광 집적 회로 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016112296A1 (en) | 2015-01-08 | 2016-07-14 | Acacia Communications, Inc. | Horizontal coupling to silicon waveguides |
| US9618699B2 (en) * | 2015-03-15 | 2017-04-11 | Cisco Technology, Inc. | Multilayer photonic adapter |
| JP6600476B2 (ja) * | 2015-03-30 | 2019-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9933566B2 (en) * | 2015-11-13 | 2018-04-03 | Cisco Technology, Inc. | Photonic chip with an evanescent coupling interface |
| FR3051561B1 (fr) * | 2016-05-20 | 2019-07-12 | Stmicroelectronics (Crolles 2) Sas | Dispositif photonique integre a couplage optique ameliore |
| US10571633B1 (en) | 2016-12-23 | 2020-02-25 | Acacia Communications, Inc. | Suspended cantilever waveguide |
| US10416381B1 (en) | 2016-12-23 | 2019-09-17 | Acacia Communications, Inc. | Spot-size-converter design for facet optical coupling |
| US10509169B2 (en) * | 2017-10-30 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method of the same |
| US11133645B2 (en) * | 2018-10-19 | 2021-09-28 | Cisco Technology, Inc. | Laser integration into a silicon photonics platform |
| US11262500B2 (en) * | 2019-12-02 | 2022-03-01 | Renesas Electronics Corporation | Semiconductor device and including an optical waveguide and method of manufacturing the same |
| US11333827B2 (en) | 2020-03-02 | 2022-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective ring structure to increase waveguide performance |
| US11143821B1 (en) * | 2020-03-24 | 2021-10-12 | Mitsubishi Electric Research Laboratories, Inc. | Integrated grating coupler system |
| US11245250B2 (en) | 2020-04-20 | 2022-02-08 | Cisco Technology, Inc. | Quantum dot comb laser |
| CN115425029A (zh) * | 2021-05-13 | 2022-12-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3244205B2 (ja) * | 1993-06-17 | 2002-01-07 | 信越半導体株式会社 | 半導体装置 |
| US6064783A (en) * | 1994-05-25 | 2000-05-16 | Congdon; Philip A. | Integrated laser and coupled waveguide |
| JP2001102523A (ja) * | 1999-09-28 | 2001-04-13 | Sony Corp | 薄膜デバイスおよびその製造方法 |
| KR100478379B1 (ko) * | 2002-03-19 | 2005-03-24 | 학교법인 한국정보통신학원 | 광도파로와 마이크로렌즈를 이용한 칩간 광연결 구조 |
| US7194016B2 (en) * | 2002-03-22 | 2007-03-20 | The Research Foundation Of The University Of Central Florida | Laser-to-fiber coupling |
| JP2004022901A (ja) * | 2002-06-18 | 2004-01-22 | Seiko Epson Corp | 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 |
-
2011
- 2011-07-12 KR KR1020110068966A patent/KR20130008299A/ko not_active Application Discontinuation
-
2012
- 2012-07-11 US US13/546,363 patent/US20130015546A1/en not_active Abandoned
-
2014
- 2014-09-11 US US14/483,583 patent/US20140376859A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190118880A (ko) * | 2018-04-11 | 2019-10-21 | 삼성전자주식회사 | 광 집적 회로 |
| US10901151B2 (en) | 2018-04-11 | 2021-01-26 | Samsung Electronics Co., Ltd. | Optical integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130015546A1 (en) | 2013-01-17 |
| US20140376859A1 (en) | 2014-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130008299A (ko) | 반도체 장치 | |
| TWI480605B (zh) | 光波導與耦合器裝置和方法以及其製造方法 | |
| US10168474B2 (en) | Method of manufacturing optical input/output device | |
| JP6172679B2 (ja) | 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法 | |
| CN103312415B (zh) | 用于通信的方法和系统 | |
| US11394465B2 (en) | Laser module for optical data communication system within silicon interposer | |
| US10466415B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN110196474B (zh) | 光子集成电路封装及其制造方法 | |
| US10818650B2 (en) | Semiconductor module and method of manufacturing the same, and method of communication using the same | |
| WO2014144625A1 (en) | Optical waveguide network of an interconnecting ic module | |
| JP5477148B2 (ja) | 半導体光配線装置 | |
| US11747556B2 (en) | Integrated circuit device including photoelectronic element | |
| CN110361810B (zh) | 光学集成电路 | |
| JP4638044B2 (ja) | 光送受信モジュール | |
| KR102062858B1 (ko) | 능동형 광소자 | |
| JP4999813B2 (ja) | 半導体装置 | |
| US20230068603A1 (en) | Photonic device and method of making same | |
| US20210018790A1 (en) | Waveguide of an soi structure | |
| KR20110062393A (ko) | 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법 | |
| KR20160107401A (ko) | 광 결합 장치 | |
| TW202309572A (zh) | 耦合系統 | |
| TW202306337A (zh) | 矽插入件內用於光資料通訊系統的雷射模組 | |
| KR20190102947A (ko) | 광 집적 회로 패키지 및 그 제조 방법 | |
| JP2008134639A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |