TWI480605B - 光波導與耦合器裝置和方法以及其製造方法 - Google Patents

光波導與耦合器裝置和方法以及其製造方法 Download PDF

Info

Publication number
TWI480605B
TWI480605B TW099141939A TW99141939A TWI480605B TW I480605 B TWI480605 B TW I480605B TW 099141939 A TW099141939 A TW 099141939A TW 99141939 A TW99141939 A TW 99141939A TW I480605 B TWI480605 B TW I480605B
Authority
TW
Taiwan
Prior art keywords
optical
cladding layer
layer
core region
trench
Prior art date
Application number
TW099141939A
Other languages
English (en)
Other versions
TW201144877A (en
Inventor
Ho-Chul Ji
Ki-Nam Kim
Yong-Woo Hyung
Kyoung-Won Na
Kyoung-Ho Ha
Yoon-Dong Park
Dae-Lok Bae
Jin-Kwon Bok
Pil-Kyu Kang
Sung-Dong Suh
Seong-Gu Kim
Dong-Jae Shin
In-Sung Joe
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090119107A external-priority patent/KR101645256B1/ko
Priority claimed from KR1020100002391A external-priority patent/KR20110082426A/ko
Priority claimed from KR1020100002390A external-priority patent/KR20110082425A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201144877A publication Critical patent/TW201144877A/zh
Application granted granted Critical
Publication of TWI480605B publication Critical patent/TWI480605B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12104—Mirror; Reflectors or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Description

光波導與耦合器裝置和方法以及其製造方法 【相關申請案】
本申請案主張分別於2009年12月3日、2010年1月11日以及2010年1月11日向韓國智慧財產局申請之韓國專利申請案第10-2009-0119107號、第10-2010-0002390號以及第10-2010-0002391號之優先權，所述申請案之全部內容以引用的方式併入本文中。
本發明概念是關於光學裝置以及方法，且更具體而言，是關於用以實施光通信之光波導與耦合器以及光波導與耦合器之製造方法。
諸如光纖、光波導以及光耦合器之光學裝置用於各種裝置以及系統中之高速度、低功率通信中。已使用光互連來達成半導體記憶體裝置、模組以及系統中之大容量、高速度以及低功率通信。在此等系統中，可使用光纖在模組之間通信。光纖可藉由光耦合器耦合至記憶體模組以及裝置，且光信號可藉由光波導在模組以及記憶體裝置內傳輸。
歸因於小尺寸要求，記憶體模組、裝置以及系統中之光互連通常需要光波導與耦合器整合至半導體晶圓中。按照慣例，整合之光波導與耦合器形成於絕緣體上矽(SOI)基板上，SOI基板包含形成於單晶矽基板或晶圓上方之絕緣材料(諸如，氧化矽(SiO2 ))層。所述絕緣材料層充當用於波導之底部包覆層。具有高於下部包覆層之折射率的 折射率的波導核心材料(諸如，非晶矽)形成於下部包覆層上。上部包覆層(諸如，具有低於核心層之折射率的折射率的材料層)可形成於核心層上方及/或周圍以完成波導包覆。上部包覆層可為另一氧化矽層、多晶矽層，或具有低於所述核心之折射率的折射率的另一材料。舉例而言，在一些狀況下，空氣可充當上部包覆層。
形成習知裝置之SOI晶圓比習知半導體晶圓昂貴得多。且，因為習知整合式光學裝置形成於SOI基板中，所以不能實現光學裝置與其他電路(諸如，記憶體裝置電路)之完全整合，此情形是由於此等裝置通常不形成於SOI基板上。結果，所述光學裝置通常作為獨立裝置形成於獨立晶片上及/或獨立封裝中。此情形引起裝置、模組以及系統尺寸以及複雜性較大並且相對成本較高。
隨著對小尺寸、高速度、低功率以及符合成本效益之記憶體裝置、模組以及系統之需要繼續增加，日益需要可較不昂貴地製造、尺寸較小、可以高速度且以低功率消耗操作，且可與其他電路有效率地整合於單一晶片或晶圓上之光互連裝置以及系統。
本發明概念之一個特徵為其提供整合至亦整合有其他電路的塊體半導體基板中的光波導。
本發明概念之另一特徵為其提供整合至亦整合有其他電路的塊體半導體基板中的光耦合器。
本發明概念之另一特徵為其提供具有諸如光波導以 及光耦合器之整合式光互連裝置的整合式半導體裝置(諸如，記憶體裝置)。
本發明概念之另一特徵為其提供具有具諸如光波導以及光耦合器之整合式光互連裝置的光互連系統的模組(諸如，記憶體模組)。
本發明概念之另一特徵為其提供光互連系統，諸如用於記憶體系統之光互連系統，其中記憶體模組上之記憶體裝置包含諸如光波導以及光耦合器之整合式光互連裝置。
本發明概念之另一特徵為其提供製造記憶體裝置、記憶體模組、記憶體系統以及互連系統之方法，其中記憶體模組上之記憶體裝置包含諸如光波導以及光耦合器之整合式光互連裝置。
根據一個態樣，本發明概念是針對一種光學裝置，所述光學裝置包括：渠溝，其安置於半導體基板中；第一包覆層，其安置於所述渠溝中；以及至少一個核心區域，其安置於所述第一包覆層上方。
在一個實施例中，所述半導體基板包括塊體單晶矽，且所述渠溝包含實質上垂直於所述半導體基板之表面之側壁。
在一個實施例中，所述光學裝置包含至少一個波導結構以及至少一個光耦合器結構，所述核心區域之第一側壁與所述渠溝之第一側壁相距距離d1，且所述核心區域之第二側壁與所述渠溝之第二側壁相距距離d2。在一個實施例中，距離d1以及d2大於約0.27微米，且所述波導中之洩 漏損失小於1分貝/毫米。在一個實施例中，所述第一包覆層之頂表面低於所述半導體基板之頂表面，且距離d1以及d2大於約0.35微米，且所述波導中之洩漏損失小於1分貝/毫米。
在一個實施例中，所述波導結構耦合至所述光耦合器結構，所述光耦合器結構包括安置於所述第一包覆區域之頂表面之部分中的光柵、垂直光柵耦合器、光束方向改變裝置、光收發器以及光電轉換裝置中的至少一者；且所述光耦合器結構包含安置成與所述波導結構之頂表面實質上共平面的頂表面。
在一個實施例中，所述光學裝置更包含安置成相鄰於所述第一包覆層以及安置於所述第一包覆層中之至少一者的反射元件，且包括金屬反射器、布瑞格反射器、分散式布瑞格反射器以及包含至少第一材料層以及第二材料層之結構中的至少一者，所述第一材料層以及所述第二材料層各自接觸具有與所述第一材料層以及所述第二材料層之折射率不同的折射率的第三材料層。
在一個實施例中，所述光學裝置更包含經安置以覆蓋所述核心區域之頂表面以及側壁之至少部分的第二包覆層。
在一個實施例中，所述核心區域包括有缺陷單晶矽、單晶矽、大粒徑多晶矽以及經結晶非晶矽中之至少一者。
根據另一態樣，本發明概念是針對一種光學裝置，所述光學裝置包括：渠溝，其安置於塊體單晶矽中，渠溝側 壁為實質上垂直於矽基板之表面以及向外傾斜以具有在表面處比在所述溝槽之底部處大的渠溝寬度中的一者；第一包覆層，其安置於所述渠溝中，所述第一包覆層具有與所述矽基板之所述表面實質上共平面、在所述矽基板之所述表面下方以及在所述矽基板之所述表面上方中的一者的頂表面；核心區域，其包括安置於所述第一包覆層上方的有缺陷單晶矽、單晶矽、大粒徑多晶矽以及經結晶非晶矽中之至少一者，其中所述核心區域經安置以提供耦合至至少一個垂直光耦合器之至少一個波導，所述至少一個垂直光耦合器具有與所述波導之頂表面實質上共平面的頂表面；以及第二包覆層，其經安置以覆蓋所述核心區域之頂表面以及側壁之至少部分。
根據另一態樣，本發明概念是針對一種製造光學裝置之方法，所述方法包括：在矽基板中形成渠溝；實質上在所述渠溝之內部形成第一包覆層；以及在所述第一包覆層上形成核心區域。
在一個實施例中，所述第一包覆層由具有通式SiX NY OZ 之介電材料形成；所述第一包覆層之頂表面為與所述矽基板之頂表面實質上共平面以及低於所述矽基板之所述頂表面中的一者；且所述矽基板包括塊體單晶矽。
在一個實施例中，所述方法更包括使用所述核心區域形成至少一個波導以及至少一個光耦合器。
在一個實施例中，所述方法更包括形成反射層，所述反射層安置於所述第一包覆層下方、所述第一包覆層上方 以及所述第一包覆層內中的一者中，且安置成相鄰於所述波導、所述光耦合器以及將所述波導耦合至所述光耦合器之區域中的至少一者的至少部分。
在一個實施例中，所述方法更包括形成覆蓋所述核心區域之頂表面以及側表面之至少部分的第二包覆層。
在一個實施例中，形成所述核心區域更包括形成有缺陷單晶矽、單晶矽、大粒徑多晶矽、經結晶多晶矽以及經結晶非晶矽中之至少一者的層。
在一個實施例中，所述方法更包括形成具有實質上垂直於所述矽基板之所述頂表面的實質上垂直之側壁的所述渠溝。
在一個實施例中，所述方法更包括形成所述光耦合器以具有與所述波導之頂表面共平面的頂表面。
在一個實施例中，所述方法更包括形成光學光柵、垂直光柵耦合器、光電轉換器、電光轉換器以及光收發器中的至少一者。
在一個實施例中，形成所述反射層包括形成金屬反射層、布瑞格反射器、分散式布瑞格反射器以及包含至少第一材料層以及第二材料層的結構中的至少一者，所述第一材料層以及所述第二材料層中之每一者形成為直接接觸第三材料層，所述第三材料層具有與所述第一材料層以及所述第二材料層之折射率不同的折射率。
根據另一態樣，本發明概念是針對一種光波導。所述光波導包含：渠溝，其形成於矽基板中；第一包覆層，其 形成於所述渠溝中；以及核心區域，其形成於所述第一包覆層上。
在一個實施例中，所述矽基板為塊體矽基板。
在一個實施例中，所述核心區域之第一側壁與所述渠溝之第一側壁相距距離d1，且所述核心區域之第二側壁與所述渠溝之第二側壁相距距離d2，且所述核心區域具有寬度w，寬度w為所述核心區域之第一側壁與第二側壁之間的距離，距離d1以及d2是根據歸因於基板的所述波導中之所要洩漏損失(desired leakage loss)而選擇。在一個實施例中，若距離d1以及d2兩者為至少0.27微米，則歸因於基板的所述波導中之洩漏損失不大於1分貝/毫米。
在一個實施例中，所述核心區域之第一側壁與相鄰於所述核心區域之第二核心區域之第一側壁相距距離d3，且所述核心區域之第二側壁與相鄰於所述核心區域之第三核心區域之第一側壁相距距離d4，距離d3以及d4是根據歸因於相鄰核心區域的所述波導中之所要洩漏損失而選擇。在一個實施例中，若距離d3以及d4中之較小者為至少0.35微米，則歸因於相鄰核心區域的所述波導中之洩漏損失不大於1分貝/毫米。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。
在一個實施例中，光波導耦合至光耦合器。在一個實施例中，光耦合器為垂直光柵耦合器。在一個實施例中， 反射元件之至少部分安置於形成光耦合器以及光波導中之至少一者的區域中。在一個實施例中，反射元件位於所述第一包覆層中。
在一個實施例中，所述光波導更包含覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
在一個實施例中，所述核心區域具有大於所述第一包覆層之折射率的折射率。
根據另一態樣，本發明概念是針對一種光耦合器。所述光耦合器包含：渠溝，其形成於矽基板中；第一包覆層，其形成於所述渠溝中；核心區域，其形成於所述第一包覆層上；以及光柵，其形成於核心區域之表面中。
在一個實施例中，所述矽基板為塊體矽基板。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。
在一個實施例中，光耦合器耦合至光波導。在一個實施例中，反射元件之至少部分安置於形成光耦合器以及光波導中之至少一者的區域中。在一個實施例中，反射元件位於所述第一包覆層中。
在一個實施例中，所述光耦合器更包含覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以 及非晶矽中之一者結晶而形成的有缺陷單晶矽。
在一個實施例中，所述核心區域具有大於所述第一包覆層之折射率的折射率。
根據另一態樣，本發明概念是針對一種光學裝置。所述光學裝置包含：光波導，其形成於矽基板中；以及光耦合器，其耦合至光波導。所述光波導包含：渠溝，其形成於矽基板中；第一包覆層，其形成於所述渠溝中；以及核心區域，其形成於底部包覆層上。光耦合器形成於光波導之區域中。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。
在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。在一個實施例中，光耦合器包括形成於核心區域中之光柵。
在一個實施例中，光耦合器為垂直光柵耦合器。
在一個實施例中，反射元件之至少部分安置於形成光耦合器以及光波導中之至少一者的區域中。在一個實施例中，反射元件位於所述第一包覆層中。
在一個實施例中，所述光學裝置更包含覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
在一個實施例中，所述核心區域具有大於所述第一包覆層之折射率的折射率。
根據另一態樣，本發明概念是針對一種光學裝置。所述光學裝置包含：渠溝，其形成於矽基板中；第一包覆層，其形成於所述渠溝中；核心區域，其形成於所述第一包覆層上；以及光柵，其形成於核心區域之表面中。
在一個實施例中，所述光學裝置包括光波導，所述光波導包含所述第一包覆層以及所述核心區域之至少部分。
在一個實施例中，所述光學裝置包括光耦合器，所述光耦合器包含所述第一包覆層以及所述核心區域之至少部分。在一個實施例中，光耦合器包括形成於核心區域中之光柵。在一個實施例中，所述光學裝置包括光波導，所述光波導包含所述第一包覆層以及所述核心區域之至少另一部分，所述光波導耦合至所述光耦合器。
在一個實施例中，所述光學裝置更包含用於在光信號與電信號之間轉換的轉換單元。
在一個實施例中，所述光學裝置更包含用於傳輸以及接收光信號之收發器。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。
在一個實施例中，反射元件位於所述第一包覆層中。
在一個實施例中，所述光學裝置更包含覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
在一個實施例中，所述核心區域具有大於所述第一包覆層之折射率的折射率。
根據另一態樣，本發明概念是針對一種製造光波導之方法。根據所述方法，在矽基板中形成渠溝。在渠溝中形成第一包覆層。在所述第一包覆層上形成核心區域。
在一個實施例中，所述矽基板為塊體矽基板。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。
在一個實施例中，光波導耦合至光耦合器。
在一個實施例中，反射元件之至少部分安置於形成光耦合器以及光波導中之至少一者的區域中。在一個實施例中，反射元件位於所述第一包覆層中。
在一個實施例中，所述方法更包含形成覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
根據另一態樣，本發明概念是針對一種製造光耦合器之方法。根據所述方法，在矽基板中形成渠溝。在渠溝中形成第一包覆層。在所述第一包覆層上形成核心區域。在所述核心區域之表面中形成光柵。
在一個實施例中，所述矽基板為塊體矽基板。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽 基板之頂表面。
在一個實施例中，光耦合器耦合至光波導。在一個實施例中，反射元件之至少部分形成於形成光耦合器以及光波導中之至少一者的區域中。在一個實施例中，反射元件形成於所述第一包覆層中。
在一個實施例中，所述方法更包含形成覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
根據另一態樣，本發明概念是針對一種製造光學裝置之方法。所述方法包含在矽基板中形成光波導以及將光耦合器耦合至光波導。形成所述光波導包含：在矽基板中形成渠溝，在渠溝中形成第一包覆層以及在底部包覆層上形成核心區域。光耦合器形成於光波導之區域中。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。
在一個實施例中，光耦合器包括形成於核心區域中之光柵。
在一個實施例中，反射元件之至少部分安置於形成光耦合器以及光波導中之至少一者的區域中。在一個實施例中，反射元件形成於所述第一包覆層中。
在一個實施例中，所述方法更包含形成覆蓋所述核心區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
根據另一態樣，本發明概念是針對一種形成光學裝置之方法。所述方法包含：在矽基板中形成渠溝，在渠溝中形成第一包覆層，在所述第一包覆層上形成核心區域以及在核心區域之表面中形成光柵。
在一個實施例中，所述光學裝置包括光波導，所述光波導包含所述第一包覆層以及所述核心區域之至少部分。
在一個實施例中，所述光學裝置包括光耦合器，所述光耦合器包含所述第一包覆層以及所述核心區域之至少部分。在一個實施例中，光耦合器包括形成於核心區域中之光柵。
在一個實施例中，所述光學裝置包括光波導，所述光波導包含所述第一包覆層以及所述核心區域之至少另一部分，所述光波導耦合至所述光耦合器。
在一個實施例中，所述方法更包含形成用於在光信號與電信號之間轉換的轉換單元。
在一個實施例中，所述方法更包含形成用於傳輸以及接收光信號之收發器。
在一個實施例中，第一包覆層之頂表面與矽基板之頂表面平齊。在一個實施例中，第一包覆層之頂表面低於矽基板之頂表面。
在一個實施例中，反射元件位於所述第一包覆層中。
在一個實施例中，所述方法更包括形成覆蓋所述核心 區域之頂表面以及側壁之第二包覆層。
在一個實施例中，所述核心區域包括藉由使多晶矽以及非晶矽中之一者結晶而形成的有缺陷單晶矽。
本發明概念之前述以及其他特徵以及優點將自如隨附圖式中所說明之本發明之較佳實施例的更特定描述變得顯而易見，在隨附圖式中類似參考數字遍及不同視圖指代相同部分。所述圖式未必按比例繪製，而是著重於說明本發明概念之原理。在圖式中，為清晰起見，誇示層以及區域之厚度。
將在下文參看展示一些例示性實施例的隨附圖式更全面地描述各種例示性實施例。然而，本發明概念可以許多不同形式加以體現，且不應被解釋為限於本文中所闡述之例示性實施例。
應理解，當元件或層被稱作在另一元件或層「上」、「連接至」或「耦合至」另一元件或層時，所述元件或層可直接在所述另一元件或層上、直接連接至或耦合至所述另一元元件或層，或可存在介入元件或層。相比而言，當元件被稱作「直接」在另一元件或層「上」、「直接連接至」另一元件或層或「直接耦合至」另一元件或層時，不存在介入元件或層。相似數字遍及全文指代相似元件。如本文中所使用，術語「及/或」包含相關聯之所列出項目中之一或多者的任何以及所有組合。
應理解，儘管本文中可使用術語「第一」、「第二」、「第 三」等來描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受此等術語限制。此等術語僅用以區分一個元件、組件、區域、層或區段與另一區域、層或區段。因此，在不脫離本發明概念之教示的情況下，可將下文所論述之第一元件、組件、區域、層或區段稱為第二元件、組件、區域、層或區段。
為了描述之簡易起見，可在本文中使用諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及其類似術語之空間相對術語，以描述如諸圖中所說明的一個元件或特徵相對於另一(其他)元件或特徵之關係。應理解，除了諸圖中所描繪之定向以外，所述空間相對術語亦意欲涵蓋在使用中或操作中之裝置之不同定向。舉例而言，若翻轉諸圖中之裝置，則描述為在其他元件或特徵「下方」或「之下」之元件接著將定向於其他元件或特徵「上方」。因此，例示性術語「在......下方」可涵蓋「在......上方」以及「在......下方」兩種定向。裝置可以其他方式定向(旋轉90度或以其他定向)，且本文中所使用之空間相對描述詞相應地作出解釋。
本文中所使用之術語僅是出於描述特定例示性實施例之目的，且不意欲限制本發明概念。如本文中所使用，單數形式「一個」以及「所述」意欲亦包含複數形式，除非上下文另有清楚指示。應進一步理解，術語「包括」在用於本說明書中時指定所敍述之特徵、整體、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整 體、步驟、操作、元件、組件及/或其群組之存在或添加。
本文中參考橫截面說明來描述例示性實施例，橫截面說明為理想化例示性實施例(以及中間結構)之示意性說明。因而，應預料到由於(例如)製造技術及/或容差而存在相對於所述說明之形狀的變化。因此，例示性實施例不應被解釋為限於本文中所說明之區域之特定形狀，而是將包含由(例如)製造引起的形狀之偏差。舉例而言，被說明為矩形之植入區域將通常具有圓形或彎曲特徵及/或在其邊緣處之植入濃度梯度，而非自植入區域至非植入區域之二元改變。同樣地，藉由植入形成之內埋區域可在所述內埋區域與進行所述植入所穿過之表面之間的區域中導致一些植入。因此，諸圖中所說明之區域本質上為示意性的，且其形狀不意欲說明裝置之區域之實際形狀且不意欲限制本發明概念之範疇。
根據本發明概念，提供各種光學裝置，具體而言，光波導以及光耦合器裝置。亦提供使用本發明概念之光學裝置之電路互連系統。具體而言，一些例示性實施例提供用於半導體記憶體電路(例如，DRAM電路)之光互連系統。本發明概念亦提供模組，例如，記憶體模組、DRAM模組、DIMM模組以及DRAM DIMM模組，其使用本發明概念之光學裝置以及互連系統。亦提供使用本發明概念之光學裝置、互連系統及/或模組之計算及/或處理系統。
下文中，將參看隨附圖式詳細地描述本發明概念之各種例示性實施例。
圖1A為根據本發明概念之一個例示性實施例之光波導結構100的示意性橫截面圖。光波導結構100形成於諸如塊體矽晶圓或基板10之塊體半導體晶圓上或形成於其中。塊體矽基板10包含頂表面或前表面10a以及底表面或後表面10b。渠溝區域12穿過前表面10a形成於基板10中。渠溝區域12具有側壁12a以及12b且具有渠溝寬度TW。
底部包覆層14形成於渠溝12中。底部包覆層14由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料製成。在此實施例中，底部包覆層14之頂表面與基板10之頂表面10a平齊或齊平。此情形是藉由(例如)在於渠溝12中形成底部包覆層材料之後進行化學機械拋光(CMP)實現。
核心區域22a形成於底部包覆層14之頂表面上。核心區域22a由具有高於底部包覆層14之折射率的折射率的材料製成。舉例而言，根據例示性實施例，核心區域22a由有缺陷單晶矽形成。亦即，核心區域22a由具有低於單晶塊體矽基板之結晶度的結晶度(亦即，高於單晶塊體矽基板之結晶缺陷百分比的結晶缺陷百分比)的單晶矽形成。核心區域22a充當光波導100之核心。光傳播穿過核心區域22a且藉由核心區域22a與底部包覆層14之間的折射率對比度而限制於核心區域22a。亦即，底部包覆層14之較低折射率將傳播光限制於具有高於底部包覆層之折射率的折射率的核心區域22a之內部。
儘管未在圖1A中展示，但波導結構100亦可包含形 成於核心區域22a之頂表面以及側表面上方且形成於底部包覆層14上方的頂部或上部包覆層。類似於底部包覆層14，上部包覆層可由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。或者，可省略上部包覆層。在此狀況下，空氣可充當光波導之上部包覆層。上部包覆層用於與底部包覆層14相同之目的。具體而言，上部包覆層亦用以將傳播光限制於核心區域22a中，此情形是因為上部包覆層之折射率低於核心區域22a之折射率。
核心區域22a具有寬度w。核心區域22a之左側壁位於距渠溝12之左側壁12a之距離d1處，且核心區域22a之右側壁位於距渠溝12之右側壁12b之距離d2處。根據本發明概念選擇距離d1以及d2以減小或最小化藉由經由渠溝12之側壁12a以及12b穿過基板之光之傳播引起的光波導100中之光洩漏損失。圖1B為作為距離d1以及d2之函數的穿過圖1A之結構之基板12的光洩漏損失之曲線圖。如圖1B之曲線圖中所說明，在一些實施例中，當距離d1以及d2大於或等於0.27微米時，至基板中之光洩漏損失小於或等於1.0分貝/毫米。為達成至基板中之此可接受光洩漏損失，可藉由以下關係表示距離d1以及d2：0.27微米d1、d2TW-w-0.27微米。在許多狀況下，較大光洩漏損失為可容許的。根據本發明概念，若距離d1以及d2大於或等於0.1微米，則至基板中之光洩漏損失小於或等於24分貝/毫米。為達成至基板中之此可接受光洩漏損失，可藉由以下關係表示距離d1以及d2：0.1微米d1、d2TW-w-0.1微米。
圖2為包含圖1A之光波導結構100的裝置之部分的示意性橫截面圖。與圖1A之結構之特徵以及元件相同的圖2之結構之特徵以及元件將不重複描述。圖2之裝置之部分除了包含光波導結構100之外，亦包含與圖1A之核心區域22a同時形成的額外「虛設」核心區域22b。應注意，虛設核心區域22b可為相鄰於光波導結構100形成的光波導結構之核心區域。核心區域22a之左側壁與左虛設核心區域22b之右側壁相距距離d3，且核心區域22a之右側壁與右虛設核心區域22b之左側壁相距距離d4。根據本發明概念選擇距離d3以及d4以減小或最小化歸因於相鄰核心區域的光波導100中之光洩漏損失。根據本發明概念，在一些實施例中，當距離d3以及d4大於或等於0.35微米時，歸因於相鄰核心區域之光洩漏損失小於或等於1分貝/毫米。亦即，針對小於或等於1分貝/毫米之光洩漏損失，d3、d40.35微米。
圖3A為根據本發明概念之另一例示性實施例之光波導結構200的示意性橫截面圖。可不重複與圖1A之結構之特徵以及元件相同的圖3之結構之特徵以及元件的描述。光波導結構200形成於諸如塊體矽晶圓或基板10之塊體半導體晶圓上或形成於其中。塊體矽基板10包含頂表面或前表面10a以及底表面或後表面10b。渠溝區域12穿過前表面10a形成於基板10中。渠溝區域12具有側壁12a以及12b且具有渠溝寬度TW。
底部包覆層44形成於渠溝12中。底部包覆層44由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料製成。在此實施例中，底部包覆層44之頂表面低於基板10之頂表面10a。
核心區域52a形成於底部包覆層44之頂表面上。核心區域52a由具有高於底部包覆層44之折射率的折射率的材料製成。舉例而言，根據例示性實施例，核心區域52a由有缺陷單晶矽形成。亦即，核心區域52a由具有低於單晶塊體矽基板10之結晶度的結晶度(亦即，高於單晶塊體矽基板10之結晶缺陷百分比的結晶缺陷百分比)的單晶矽形成。核心區域52a充當光波導200之核心。光傳播穿過核心區域52a且藉由核心區域52a與底部包覆層44之間的折射率對比度而限制於核心區域52a。亦即，底部包覆層44之較低折射率將傳播光限制於具有高於底部包覆層之折射率的折射率的核心區域52a之內部。
儘管未在圖3A中展示，但波導結構200亦可包含頂部或上部包覆層，其形成於核心區域52a之頂表面以及側表面上方且形成於底部包覆層44上方。類似於底部包覆層44，上部包覆層可由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。或者，可省略上部包覆層。在此狀況下，空氣可充當光波導之上部包覆層。上部包覆層用於與底部包覆層44相同之目的。具體而言，上部包覆層亦用以將傳播光限制於核心區域52a中，此情形是因為上部包覆層之折射率低於核心區域52a之折射率。
核心區域52a具有寬度w。核心區域52a之左側壁位於距渠溝12之左側壁12a之距離d5處，且核心區域52a之右側壁位於距渠溝12之右側壁12b之距離d6處。根據本發明概念選擇距離d5以及d6以減小或最小化光波導200中之光洩漏損失，其中所述光洩漏損失是藉由經由渠溝12之側壁12a以及12b穿過基板之光之傳播引起的。圖3B為作為距離d5以及d6之函數的穿過圖3A之結構之基板12的光洩漏損失之曲線圖。如圖3B之曲線圖中所說明，在一些實施例中，當距離d5以及d6大於或等於0.35微米時，至基板中之光洩漏損失小於或等於1.0分貝/毫米。為達成至基板中之此可接受光洩漏損失，可藉由以下關係表示距離d5以及d6：0.35微米d5、d6TW-w-0.35微米。在許多狀況下，較大光洩漏損失為可容許的。根據本發明概念，若距離d5以及d6大於或等於0.15微米，則至基板中之光洩漏損失小於或等於22分貝/毫米。為達成至基板中之此可接受光洩漏損失，可藉由以下關係表示距離d5以及d6：0.15微米d5、d6TW-w-0.15微米。
分別在圖1A以及圖3A中說明之光波導結構100以及200之實施例之間的差異在於：在圖1A之實施例中，底部包覆層14之頂表面與基板10之頂表面平齊，且在圖3A之實施例中，底部包覆層44之頂表面低於基板10之頂表面。亦即，在圖3A之實施例中，核心區域凹入或內埋於渠溝中。在兩個實施例中，因為在塊體矽基板中製造光 波導，所以光波導適用於矽光子學且可容易地與諸如CMOS電路或半導體記憶體電路之其他電路整合於晶片或晶圓上。在一些此等應用中，為了易於與其他電路整合，需要波導核心區域形成於渠溝之頂部上方(圖1A)，且在一些此等應用中，為了易於與其他電路整合，需要核心區域形成於渠溝內(圖3A)。本發明概念之光波導結構適用於所有此等應用。
亦應注意，在圖3A之波導結構200中，核心區域52a具有特定高度h1，且底部包覆層44之頂部與基板之頂表面之間的距離為特定高度h2。儘管圖3A之實施例說明h1與h2為相等的，但未必為此狀況。舉例而言，h1可大於h2，或h2可大於h1。基於使光波導結構200與其他電路整合於同一晶片或晶圓上的理想簡易性來選擇相對高度h1以及h2。
圖4A至圖4G為說明根據本發明概念之一個例示性實施例的製造圖1A之光波導結構100之方法的示意性橫截面圖。參看圖4A，提供基板10，諸如塊體半導體基板(例如，塊體矽基板)。基板10包含頂表面或前表面10a以及底表面或後表面10b。選擇性地蝕刻基板10以在基板10中形成具有側壁12a以及12b之渠溝12。基於待形成於渠溝12中之底部包覆層之所要厚度確定渠溝12之深度。接著，在渠溝12中形成底部包覆層14。底部包覆層14由具有低於待隨後形成於底部包覆層14上的光波導之核心區域之折射率的折射率的絕緣材料形成。底部包覆層14 之材料可為(例如)氧化矽、氮化矽或氮氧化矽。在此實施例中，底部包覆層之頂表面與基板10之頂表面10a平齊或齊平。此情形可藉由在形成底部包覆層材料以填充渠溝12之後對底部包覆層材料使用諸如化學機械拋光(CMP)之拋光程序來實現。
接著，參看圖4B，在底部包覆層14以及基板10之頂表面10a上方形成非晶半導體材料(例如，非晶矽)層16。非晶矽層16可藉由(例如)化學氣相沈積(CVD)、原子層沈積(ALD)或其他類似製程形成。接著，參看圖4C，使非晶矽層16至少部分地結晶以將非晶矽層16變換成有缺陷單晶矽層18。亦即，層18由具有低於單晶塊體矽基板10之結晶度的結晶度(亦即，高於單晶塊體矽基板10之結晶缺陷百分比的結晶缺陷百分比)的單晶矽形成。非晶矽層16之結晶可藉由(例如)雷射磊晶成長(laser epitaxial growth,LEG)、固相磊晶法(solid phase epitaxy,SPE)、磊晶側向覆蓋生長(epitaxial lateral overgrowth,ELO)、選擇性磊晶成長(selective epitaxial growth,SEG)、固相結晶(solid phase crystallization,SPC)或其他類似方法中之一者執行。
接著，參看圖4D，在有缺陷單晶矽層18上形成遮罩圖案20以界定光波導之核心區域。遮罩圖案20可由(例如)光阻及/或光阻與硬式遮罩材料之組合形成。接著，參看圖4E，使用遮罩圖案20作為蝕刻遮罩來選擇性地蝕刻所述結構，以移除層18之未遮蔽部分來形成光波導結構 100之核心區域22a。亦同時形成與核心區域22a之材料相同之材料的額外區域22b。此等其他區域22b可為其他相鄰光波導結構之核心區域或其他此種區域。
接著，參看圖4F，移除遮罩圖案20。接著，參看圖4G，可在核心區域22a之頂表面以及側表面上方以及底部包覆層14上方形成上部或頂部包覆層23。類似於底部包覆層14，上部包覆層23可由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。或者，可省略上部包覆層23。在此狀況下，空氣可充當光波導之上部包覆層。上部包覆層用於與底部包覆層14相同之目的。具體而言，上部包覆層亦用以將傳播光限制於核心區域22a中，此情形是因為上部包覆層之折射率低於核心區域22a之折射率。
圖5A至圖5G為說明根據本發明概念之一個例示性實施例的製造圖3A之光波導結構200之方法的示意性橫截面圖。參看圖5A，提供基板10，諸如塊體半導體基板(例如，塊體矽基板)。基板10包含頂表面或前表面10a以及底表面或後表面10b。選擇性地蝕刻基板10以在基板10中形成具有側壁12a以及12b之渠溝12。基於待形成於渠溝12中之底部包覆層之所要厚度確定渠溝12之深度。接著，在渠溝12中形成底部包覆層44。底部包覆層44由具有低於待隨後形成於底部包覆層44上的光波導之核心區域之折射率的折射率的絕緣材料形成。底部包覆層44之材料可為(例如)氧化矽、氮化矽或氮氧化矽。在此實施例中，底部包覆層44之頂表面低於基板10之頂表面 10a。
接著，參看圖5B，在底部包覆層44以及基板10之頂表面10a上方形成非晶半導體材料(例如，非晶矽)層46。非晶矽層46可藉由(例如)化學氣相沈積(CVD)、原子層沈積(ALD)或其他類似製程形成。接著，參看圖5C，使非晶矽層46至少部分地結晶以將非晶矽層46變換成有缺陷單晶矽層48。亦即，層48由具有低於單晶塊體矽基板10之結晶度的結晶度(亦即，高於單晶塊體矽基板10之結晶缺陷百分比的結晶缺陷百分比)的單晶矽形成。非晶矽層46之結晶可藉由(例如)雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)、固相結晶(SPC)或其他類似方法中之一者執行。
接著，參看圖5D，在有缺陷單晶矽層48上形成遮罩圖案50以界定光波導之核心區域。遮罩圖案50可由(例如)光阻及/或光阻與硬式遮罩材料之組合形成。接著，參看圖5E，使用遮罩圖案50作為蝕刻遮罩來選擇性地蝕刻所述結構，以移除層48之未遮蔽部分來形成光波導結構200之核心區域52a。亦同時形成具有與核心區域52a之材料相同之材料的額外區域52b。此等其他區域52b可為其他相鄰光波導結構之核心區域或其他此種區域。
接著，參看圖5F，移除遮罩圖案50。接著，參看圖5G，可在核心區域52a之頂表面以及側表面上方以及底部包覆層44上方形成上部或頂部包覆層53。類似於底部包 覆層44，上部包覆層53可由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。或者，可省略上部包覆層53。在此狀況下，空氣可充當光波導之上部包覆層。上部包覆層用於與底部包覆層44相同之目的。具體而言，上部包覆層亦用以將傳播光限制於核心區域52a中，此情形是因為上部包覆層之折射率低於核心區域52a之折射率。
本發明概念之整合式光波導結構藉由根據本文中所描述之本發明概念之各種實施例的光耦合器結構光學地耦合至諸如外部裝置之其他裝置。圖6為說明根據本發明概念之實施例的至整合式光波導結構之垂直光耦合的示意性透視圖。
參看圖6，根據本發明概念之實施例，如上文結合本發明概念之各種實施例所描述，光波導結構150可整合於諸如矽基板之半導體基板10上或諸如矽基板之半導體基板10中。為耦合波導150以將光能量傳輸至其他外部裝置以及自其他外部裝置接收光能量，波導150之末端耦合至在圖6中說明為第一輸入光纖121以及第二輸出光纖123的光纖。根據本發明概念之實施例，波導150之末端在水平維度上而非在垂直維度上成錐形(如藉由160以及170所說明)，以適應光纖末端之較大尺寸。錐形區段160以及170分別連接至較寬耦合末端部分190以及180，其中形成光耦合裝置。
根據本發明概念之實施例，在圖6之垂直光柵耦合器(VGC)中，在輸入光纖121之末端處發射之光照射於光 柵153上，光柵153形成於寬耦合末端部分190處之區域152中。光藉由光柵153耦合至波導150之核心中，以使得光傳播穿過波導150。同樣地，傳播至波導150之輸出末端之光照射於光柵155上，光柵155形成於寬耦合末端部分180處之區域154中。光柵155使光脫離波導150而耦合至輸出光纖123之末端中。耦合裝置中之光柵結構使光之傳播方向在垂直方向與水平方向之間轉換。
在根據本發明概念之實施例之垂直耦合中，如圖6中說明，波導末端僅在水平維度上成錐形，且在垂直維度上相對平坦。結果，光纖末端僅需要垂直地耦合至波導末端。此垂直耦合對改良使光波導以及光耦合器與形成於基板上或基板中之其他電路整合的能力尤其理想。其亦使得裝置尺寸以及製程時間、複雜性以及成本得以縮減。且，測試以及封裝成本縮減。
在下文描述根據本發明概念之光耦合裝置之各種實施例。本發明概念之光耦合裝置為新穎且非顯而易見之類型之垂直光柵耦合器，其中光柵形成於光波導結構之耦合區域處之核心區域中。類似上文描述之光波導結構，本發明概念之光耦合器結構形成於諸如塊體矽基板之塊體半導體基板中的渠溝中。以藉由裝置之所要效能特性確定之所要厚度在渠溝之底部中形成用於耦合器之底部包覆層。底部包覆層可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。藉由在底部包覆層上沈積非晶矽或多晶矽來形成核心層。使所述非晶矽或多晶矽結晶以將核心層變 換成有缺陷單晶矽。選擇性地蝕刻有缺陷單晶矽，以對耦合器之核心區域設定尺寸，且在核心區域中形成光柵。根據本發明概念，與矽光子學之要求相容，類似上文描述之波導結構，耦合器結構可與諸如CMOS電路或記憶體電路之其他電路整合至單一晶圓或晶片中。結果，晶圓或晶片上之電連接由光連接取代，從而得到具有較高速度、減小之尺寸、較低功率消耗以及較高容量之裝置以及系統。
圖7含有根據本發明概念之一個實施例之光耦合器結構或裝置1100的示意性透視圖。參看圖7，光耦合器裝置1100形成於諸如塊體矽基板之塊體半導體基板1120中。渠溝1185形成於基板1120中。由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料製成的底部包覆層1140形成於渠溝1185中。耦合器1100之核心區域1160(其亦為所連接之光波導結構1170之核心區域)形成於底部包覆層1140上方。在此實施例中，核心區域1160由有缺陷單晶矽形成。在一個實施例中，有缺陷單晶矽是藉由使非晶矽結晶製成。光柵1175形成於核心區域1160之頂部中。頂部或上部包覆層1180(其在一個實施例中是由諸如氧化矽、氮化矽或氮氧化矽之絕緣材料製成)形成於耦合器結構1100上方。應注意，可省略上部包覆層1180，在此狀況下空氣可充當耦合器1100及/或波導1170之上部包覆。
圖8含有根據本發明概念之另一實施例之光耦合器結構或裝置1200的示意性透視圖。圖8之實施例實質上類似於圖7之實施例，唯渠溝1285以及底部包覆層1240之側 壁為傾斜的而非垂直的除外。使用渠溝1285以及底部包覆層1240之傾斜壁來便於裝置1200的製造，尤其在渠溝1285形成得較深時。傾斜渠溝壁降低形成渠溝之製程之複雜性以及成本，尤其在渠溝相對深時。耦合器結構1200包含核心區域1160，核心區域1160亦為所連接之光波導1170之核心區域，且其上形成有光柵1175。所述結構亦可包含上部或頂部包覆層1180。應注意，可省略上部包覆層1180，在此狀況下，空氣可充當耦合器1200及/或波導1170之上部包覆。
圖9含有根據本發明概念之另一實施例之光耦合器結構或裝置1300的示意性透視圖。圖9之實施例實質上類似於圖7之實施例，唯由有缺陷單晶矽製成之核心區域1360是藉由使多晶矽(而非非晶矽)結晶來形成除外。所連接之光波導1370之核心亦可藉由使多晶矽(而非非晶矽)結晶來形成。所述結構1300包含形成於渠溝1185中之底部包覆層1140，渠溝1185形成於塊體矽基板1120中。儘管未在圖中展示，但頂部或上部包覆層1180可形成於所述結構上方，或可省略頂部或上部包覆層1180，以使得空氣可充當上部包覆層1180。
圖10含有根據本發明概念之另一實施例之光耦合器結構或裝置1600的示意性透視圖。圖10之實施例實質上類似於圖7之實施例，唯渠溝1685未完全由底部包覆層1640之材料填充除外。亦即，底部包覆層1640之頂表面低於基板1620之頂表面。結果為包含光柵1675之核心區 域1660以及波導1670相對於基板1620凹入。儘管未在圖中展示，但頂部或上部包覆層1180可形成於所述結構上方，或可省略頂部或上部包覆層1180，以使得空氣可充當上部包覆層1180。
在圖10之耦合器裝置1600之實施例中，因為底部包覆層1640之頂表面相對於基板1620凹入，所以基板剩餘部區域ARE保持相鄰於渠溝1685。區域ARE之側壁與核心區域1660之側壁相距標識為ITV之距離。區域ARE由與基板1620相同的具有相對高之折射率之材料形成。在核心區域1660凹入至基板1920中之情況下，距離ITV經選定以將至基板之ARE區域中之洩漏損失維持於所要位準。
應注意，藉由底部包覆層1640之厚度以及渠溝1685之深度確定核心區域1660之高度。由於此兩個特徵，核心區域1660可完全凹入於渠溝1685內，或核心區域1660之部分可突出而高於渠溝1685之頂部。凹入底部包覆層之益處在於降低本發明概念之光學裝置與一起製造於同一基板上之諸如CMOS電晶體之其他電路的單體整合之成本以及複雜性。在(例如)CMOS電晶體之狀況下，因為與習知光學裝置之高度相比，電晶體之高度相對低，所以本發明概念之光學裝置可內埋於基板之頂表面下方的渠溝中以促進整合。
圖11含有根據本發明概念之另一實施例之光耦合器結構或裝置1900的示意性透視圖。圖11之實施例之裝置1900的結構實質上類似於圖10之裝置1600之實施例，且 一般而言，可與圖10之實施例之裝置1600的結構等同。此兩個實施例之間的差異主要在於用以製造裝置1600以及1900之製程，如下文結合圖23A至圖23F以及圖24A至圖24F所描述。
圖12含有根據本發明概念之另一實施例之光耦合器結構或裝置11000的示意性透視圖。圖12之實施例實質上類似於圖7之實施例，唯耦合器11000以及波導11070之核心區域11060由非晶矽或多晶矽(而非有缺陷單晶矽)形成除外。在製造期間，在沈積非晶矽或多晶矽之核心層之後，所述層並不如同在其他實施例中結晶來形成有缺陷單晶矽核心區域。所述結構11000包含形成於渠溝1185中之底部包覆層1140，渠溝1185形成於塊體矽基板1120中。儘管未在圖中展示，但頂部或上部包覆層1180可形成於所述結構上方，或可省略頂部或上部包覆層1180，以使得空氣可充當上部包覆層1180。
應注意，儘管僅結合圖12之實施例描述將非晶矽或多晶矽用於核心區域，但其適用於本文中所描述之實施例中之任一者。亦即，在所描述實施例中之任一者中，核心區域可為非晶矽或多晶矽而非有缺陷單晶矽。
在本發明概念之一些實施例中，反射元件包含於光耦合器裝置下方，且亦可包含於整合式光波導下方。提供反射元件以改良光效率，亦即，減小耦合器以及在一些實施例中之波導之光損失。在一些實施例中，反射元件為形成於底部包覆層中之分散式布瑞格反射器(Distributed Bragg Reflector,DBR)。DBR為藉由交替具有不同折射率之材料形成的多層結構。在本文中所描述之本發明概念之例示性實施例中，展示DBR結構具有三個層，其中之兩個標記為A以及B，且藉由具有與層A以及B之折射率不同的折射率的第三層分離。應理解，取決於DBR之所要反射率，任何數目之層可用於DBR。層A以及B之折射率通常為相等的，但取決於DBR之所要效能，其亦可為不同的。
在一些實施例中，DBR形成於隔離DBR與基板的底部包覆層之部分上。緊接在核心層下方之底部包覆之另一部分形成於DBR上。底部包覆層之此部分執行與在未形成DBR之一些實施例中的底部包覆相同的功能。此層亦用以藉由調整其厚度而使自DBR反射之光波相長地干涉與光柵耦合器直接脫離之光波。
圖13至圖18為分別修改成包含DBR的圖7至圖12之本發明概念之實施例的示意性透視圖。展示圖13至圖18之每一實施例之DBR包含可由具有相同或類似折射率之材料製成的層A以及B，所述層A以及B藉由具有與層A以及B之折射率不同的折射率的材料之層分離。應注意，僅為了說明起見而使用三層DBR。如上文所註明，取決於DBR之所要反射率，DBR可為任何數目之層。亦應注意，圖13至圖18中之每一者意欲說明且確實說明DBR未必僅在裝置之耦合器部分下方。DBR亦可位於波導下方以減小波導中之光損失。將不重複與先前描述之特徵以及元件相同的特徵以及元件之描述。亦應注意，將圖13至圖 17中之實施例中之一些展示為具有上部包覆層1180，且將一些展示為無上部包覆層1180。此情形意欲說明本文中所描述之實施例中之任一者可具有上部包覆層1180，或可省略上部包覆層1180。在省略上部包覆層1180之情況下，空氣可充當上部包覆層。
參看圖13，耦合器結構或裝置1100A包含在底部包覆層1140內之DBR結構。額外層1142形成於DBR以及下部包覆層1140上方。所述額外層可由與下部包覆層1140相同之材料製成。
參看圖14，耦合器結構或裝置1200A包含在具有傾斜側壁之底部包覆層1240內之DBR結構。
參看圖15，耦合器結構或裝置1300A包含在底部包覆層1140內之DBR結構。額外層1142形成於DBR以及下部包覆層1140上方。所述額外層可由與下部包覆層1140相同之材料製成。
參看圖16，耦合器結構或裝置1600A包含在底部包覆層1640內之DBR結構。
參看圖17，耦合器結構或裝置1900A包含在底部包覆層1940內之DBR結構。
參看圖18，耦合器結構或裝置11000A包含在底部包覆層1940內之DBR結構。
圖19為根據本發明概念之耦合器結構或裝置1800A之另一實施例的示意性透視圖。參看圖19，耦合器結構或裝置1800A包含在底部包覆層1140下方之DBR結構。耦 合器1800A實質上類似於分別在圖13以及圖15中說明之實施例1100A以及1300A，唯在圖19之實施例中，相鄰波導之間的間隔經選定以使得基板之剩餘部分ARE相當窄，如藉由側壁1885界定。此情形藉由設定相鄰波導結構之間的距離大於波導渠溝1886之寬度來實現。DBR以及底部包覆層1140形成於渠溝1886中，且核心區域1160形成於底部包覆層1140上方。側壁1885間隔開以使得窄剩餘部分ARE以及增加之ITV距離得以產生。此情形歸因於相對於基板1120之接近性而引起裝置之光損失的減小。
圖20A至圖20F為說明根據本發明概念之實施例的製造圖7中所說明之耦合器結構或裝置1100之方法的示意性透視圖。參看圖20A，提供諸如塊體矽基板之塊體半導體基板1120。藉由選擇性蝕刻而在塊體矽基板1120中形成具有垂直側壁之渠溝1185。基於待形成於渠溝中之底部包覆層之所要厚度選擇渠溝1185之深度，所述厚度是基於耦合器以及連接至耦合器之波導的所要效能特性而確定。
參看圖20B，在渠溝1185中形成底部包覆層1140，以使得底部包覆層1140之頂表面與基板1120之頂表面平齊或齊平。底部包覆層1140可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。
參看圖20C，在底部包覆層1140以及基板1120之頂表面上形成非晶矽層1155。參看圖20D，使非晶矽層1155結晶以將層1155變換成用於耦合器以及所連接波導之核 心區域的有缺陷單晶矽層1160。所使用之結晶方法可為雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)或固相結晶(SPC)中之一者。
參看圖20E，在經結晶矽層1160上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵1175的所要圖案。使用經圖案化遮罩來蝕刻核心區域層1160以在核心區域層1160中形成光柵1175。
參看圖20F，選擇性地蝕刻核心區域層1160以產生具有用於耦合器之光柵1175的最終核心區域1160。同時，可形成用於所連接波導1170之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1140之材料相同之材料製成。
圖21A至圖21F為說明根據本發明概念之實施例的製造圖8中所說明之耦合器結構或裝置1200之方法的示意性透視圖。參看圖21A，提供諸如塊體矽基板之塊體半導體基板1120。藉由選擇性蝕刻而在塊體矽基板1120中形成具有傾斜側壁之渠溝1285。基於待形成於渠溝中之底部包覆層之所要厚度選擇渠溝1285之深度，所述厚度是基於耦合器以及連接至耦合器之波導的所要效能特性而確定。
參看圖21B，在渠溝1285中形成底部包覆層1240，以使得底部包覆層1240之頂表面與基板1120之頂表面平齊或齊平。底部包覆層1240可由(例如)諸如氧化矽、氮 化矽或氮氧化矽之絕緣材料形成。
參看圖21C，在底部包覆層1240以及基板1120之頂表面上形成非晶矽層1155。參看圖21D，使非晶矽層1155結晶以將層1155變換成用於耦合器以及所附接波導之核心區域的有缺陷單晶矽層1160。所使用之結晶方法可為雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)或固相結晶(SPC)中之一者。
參看圖21E，在經結晶矽層1160上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵1175的所要圖案。使用經圖案化遮罩來蝕刻核心區域層1160以在核心區域層1160中形成光柵1175。
參看圖21F，選擇性地蝕刻核心區域層1160以產生具有用於耦合器之光柵1175的最終核心區域1160。同時，可形成用於所連接波導1170之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1240之材料相同之材料製成。
圖22A至圖22F為說明根據本發明概念之實施例的製造圖9中所說明之耦合器結構或裝置1300之方法的示意性透視圖。參看圖22A，提供諸如塊體矽基板之塊體半導體基板1120。藉由選擇性蝕刻而在塊體矽基板1120中形成具有垂直側壁之渠溝1185。基於待形成於渠溝中之底部包覆層之所要厚度選擇渠溝1185之深度，所述厚度是基於耦 合器以及連接至耦合器之波導的所要效能特性而確定。
參看圖22B，在渠溝1185中形成底部包覆層1140，以使得底部包覆層1140之頂表面與基板1120之頂表面平齊或齊平。底部包覆層1140可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。
參看圖22C，在底部包覆層1140以及基板1120之頂表面上形成多晶矽層1355。參看圖22D，使多晶矽層1355結晶以將層1355變換成用於耦合器以及所附接波導之核心區域的有缺陷單晶矽層1360。所使用之結晶方法可為雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)或固相結晶(SPC)中之一者。
參看圖22E，在經結晶矽層1360上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵1375的所要圖案。使用經圖案化遮罩來蝕刻核心區域層1360以在核心區域層1360中形成光柵1375。
參看圖22F，選擇性地蝕刻核心區域層1360以產生具有用於耦合器之光柵1375的最終核心區域1360。同時，可形成用於所連接波導1370之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1140之材料相同之材料製成。
圖23A至圖23F為說明根據本發明概念之實施例的製造圖10中所說明之耦合器結構或裝置1600之方法的示意 性透視圖。參看圖23A，提供諸如塊體矽基板之塊體半導體基板1620。藉由選擇性蝕刻在塊體矽基板1620中形成具有垂直側壁之渠溝1685。基於待形成於渠溝中之底部包覆層之所要厚度以及相對於基板1620之頂表面之耦合器以及所連接波導之所要高度來選擇渠溝1685之深度。
參看圖23B，在渠溝1685中形成底部包覆層1640，以使得底部包覆層1640之頂表面與基板1620之頂表面平齊或齊平。底部包覆層1640可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。參看圖23C，在渠溝1685內將底部包覆層1640蝕刻至預定厚度，以使得底部包覆層1640之頂表面在基板1620之頂表面下方，以使得耦合器結構以及所連接波導凹入於渠溝1685內。基於耦合器以及連接至耦合器之波導的所要效能特性來確定底部包覆層1640之厚度。接著，在渠溝1685中之底部包覆層1640上形成非晶矽層1655。
參看圖23D，使非晶矽層1655結晶以將層1655變換成用於耦合器以及所附接波導之核心區域的有缺陷單晶矽層1660。所使用之結晶方法可為雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)或固相結晶(SPC)中之一者。
參看圖23E，在經結晶矽層1660上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵1675的所要圖案。使用經圖案化遮罩來蝕刻核心區域層1660以在核心區域層1660中 形成光柵1675。
參看圖23F，選擇性地蝕刻核心區域層1660以產生具有用於耦合器之光柵1675的最終核心區域1660。同時，可形成用於所連接波導1670之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1640之材料相同之材料製成。
圖24A至圖24F為說明根據本發明概念之實施例的製造圖11中所說明之耦合器結構或裝置1900之方法的示意性透視圖。參看圖24A，提供諸如塊體矽基板之塊體半導體基板1920。藉由選擇性蝕刻而在塊體矽基板1920中形成具有垂直側壁之渠溝1985。基於待形成於渠溝中之底部包覆層之所要厚度以及相對於基板1920之頂表面之耦合器以及所連接波導之所要高度來選擇渠溝1985之深度。
參看圖24B，在渠溝1985中形成底部包覆層1940，以使得底部包覆層1940之頂表面低於基板1620之頂表面。底部包覆層1640可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。在渠溝1985內以預定厚度形成底部包覆層1940，以使得底部包覆層1940之頂表面在基板1920之頂表面下方，因而耦合器結構以及所連接波導凹入於渠溝1985內。基於耦合器以及連接至耦合器之波導的所要效能特性來確定底部包覆層1940之厚度。
接著，參看圖24C，在渠溝1985中之底部包覆層1940上形成非晶矽層1955。參看圖24D，使非晶矽層1955結晶以將層1955變換成用於耦合器以及所附接波導之核心 區域的有缺陷單晶矽層1960。所使用之結晶方法可為雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)或固相結晶(SPC)中之一者。
參看圖24E，在經結晶矽層1960上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵1975的所要圖案。使用經圖案化遮罩來蝕刻核心區域層1960以在核心區域層1960中形成光柵1975。
參看圖24F，選擇性地蝕刻核心區域層1960以產生具有用於耦合器之光柵1975的最終核心區域1960。同時，可形成用於所連接波導1970之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1940之材料相同之材料製成。
應注意，圖23A至圖23F描述用於製造圖10之裝置1600之製程，且圖24A至圖24F描述用於製造圖11之裝置1900之製程。裝置1600與裝置1900可具有實質上類似或等同之結構。所述兩個實施例之間的差異主要在於其製造製程，如上文詳細地描述。
圖25A至圖25E為說明根據本發明概念之實施例的製造圖12中所說明之耦合器結構或裝置11000之方法的示意性透視圖。參看圖25A，提供諸如塊體矽基板之塊體半導體基板1120。藉由選擇性蝕刻在塊體矽基板1120中形成具有垂直側壁之渠溝1185。基於待形成於渠溝中之底部包 覆層之所要厚度選擇渠溝1185之深度，所述厚度是基於耦合器以及連接至耦合器之波導的所要效能特性而確定。
參看圖25B，在渠溝1185中形成底部包覆層1140，以使得底部包覆層1140之頂表面與基板1120之頂表面平齊或齊平。底部包覆層1140可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。
參看圖25C，在底部包覆層1140以及基板1120之頂表面上形成非晶矽或多晶矽層11060。參看圖25D，在層11060上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵11075的所要圖案。使用經圖案化遮罩來蝕刻核心區域層11060以在核心區域層11060中形成光柵11075。
參看圖25E，選擇性地蝕刻核心區域層11060以產生具有用於耦合器之光柵11075的最終核心區域11060。同時，可形成用於所連接波導11070之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1140之材料相同之材料製成。
如上文所描述，本發明概念之光耦合器結構以及裝置可包含反射元件(例如，分散式布瑞格反射器(DBR))以改良光耦合以及透射效率且減小光損失。DBR可形成於根據本發明概念之耦合器及/或波導中或耦合器及/或波導下方。如上文進一步描述，DBR為藉由交替具有不同折射率之材料形成的多層結構。在本文中所描述之本發明概念之例示性實施例中，展示DBR結構具有三個層，其中之 兩個標記為A以及B，且藉由具有與層A以及B之折射率不同的折射率的第三層分離。應理解，取決於DBR之所要反射率，任何數目之層可用於DBR。層A以及B之折射率通常為相等的，但取決於DBR之所要效能，其亦可為不同的。
在一些實施例中，DBR形成於隔離DBR與基板的底部包覆層之部分上。緊接在核心層下方之底部包覆之另一部分形成於DBR上。底部包覆層之此部分執行與在未形成DBR之一些實施例中的底部包覆相同的功能。此層亦用以藉由調整其厚度而使自DBR反射之光波相長地干涉與光柵耦合器直接脫離之光波。
圖26A至圖26I含有說明根據本發明概念之實施例的製造圖13中所說明之耦合器結構或裝置1100A之方法的示意性透視圖。參看圖26A，提供諸如塊體矽基板之塊體半導體基板1120。藉由選擇性蝕刻而在塊體矽基板1120中形成具有垂直側壁之渠溝1185。基於待形成於渠溝中之底部包覆層之所要厚度選擇渠溝1185之深度，所述厚度是基於耦合器以及連接至耦合器之波導的所要效能特性而確定。
參看圖26B，在渠溝1185中形成可與底部包覆層之材料相同之材料的層1141。在層1141上形成DBR結構，DBR結構包含三層結構，其中層A以及B由具有與層A以及B之折射率不同的折射率的材料之層分離。參看圖26C，在DBR上方之渠溝1185中形成底部包覆層1140，以使得底 部包覆層1140之頂表面與基板1120之頂表面平齊或齊平。底部包覆層1140可由(例如)諸如氧化矽、氮化矽或氮氧化矽之絕緣材料形成。參看圖26D，以基於裝置之所要組態以及效能特性的預定厚度蝕刻底部包覆層1140、層1141以及DBR之側壁部分。參看圖26E，在底部包覆層1140、層1141以及DBR上方形成額外包覆層1142以填充渠溝，以使得額外包覆層1142之頂表面與基板之頂表面平齊或齊平。
參看圖26F，在所述結構上方形成非晶矽層1155。參看圖26G，使非晶矽層1155結晶以將層1155變換成用於耦合器以及所連接波導之核心區域的有缺陷單晶矽層1160。所使用之結晶方法可為雷射磊晶成長(LEG)、固相磊晶法(SPE)、磊晶側向覆蓋生長(ELO)、選擇性磊晶成長(SEG)或固相結晶(SPC)中之一者。
參看圖26H，在經結晶矽層1160上形成由光阻及/或硬式遮罩材料製成之遮罩，且將所述遮罩圖案化成待形成於耦合器之核心區域上之光柵1175的所要圖案。使用經圖案化遮罩來蝕刻核心區域層1160以在核心區域層1160中形成光柵1175。
參看圖26I，選擇性地蝕刻核心區域層1160以產生具有用於耦合器之光柵1175的最終核心區域1160。同時，可形成用於所連接波導1170之核心區域。可接著在所述結構上方形成可選上部包覆層1180。上部包覆層1180可由與製造底部包覆層1140之材料相同之材料製成。
圖27A至圖27G含有說明根據本發明概念之實施例的製造圖14中所說明之耦合器結構或裝置1200A之方法的示意性透視圖。圖27A至圖27G之方法類似於上文結合圖26A至圖26I說明且描述之方法以及上文結合圖21A至圖21F說明且描述之方法。熟習此項技術者自圖21A至圖21F以及圖26A至圖26I以及本文中所含有之所述諸圖之詳細描述將理解圖27A至圖27G中所說明之製造方法。因而，將不重複圖27A至圖27G中所說明之方法之詳細描述。
圖28A至圖28I含有說明根據本發明概念之實施例的製造圖15中所說明之耦合器結構或裝置1300A之方法的示意性透視圖。圖28A至圖28I中所說明之用以製造圖15之實施例的步驟與上文結合圖26A至圖26I描述且說明之步驟相同，唯圖28F以及圖28G除外。如圖28F中所展示，形成多晶矽層1355，而非展示於圖26C中之非晶矽層1155。如圖28G中所展示，使層1355結晶以形成有缺陷單晶矽層1360。由於剩餘步驟與上文結合圖26A至圖26I描述之步驟相同，唯如上文提及之步驟除外，故將不重複製造圖15之實施例之方法中的剩餘步驟之詳細描述。
圖29A至圖29H含有說明根據本發明概念之實施例的製造圖16中所說明之耦合器結構或裝置1600A之方法的示意性透視圖。圖29A至圖29H之方法步驟類似於上文結合圖26A至圖26I說明且描述之方法步驟以及上文結合圖23A至圖23F說明且描述之方法步驟。熟習此項技術者自圖23A至圖23F以及圖26A至圖26I以及本文中所含有 之所述諸圖之詳細描述將理解圖29A至圖29H中所說明之製造方法。因而，將不重複圖29A至圖29H中所說明之方法之詳細描述。
圖30A至圖30H含有說明根據本發明概念之實施例的製造圖17中所說明之耦合器結構或裝置1900A之方法的示意性透視圖。圖30A至圖30H之方法步驟類似於上文結合圖26A至圖26I說明且描述之方法步驟以及上文結合圖24A至圖24F說明且描述之方法步驟。熟習此項技術者自圖24A至圖24F以及圖26A至圖26I以及本文中所含有之所述諸圖之詳細描述將理解圖30A至圖30H中所說明之製造方法。因而，將不重複圖30A至圖30H中所說明之方法之詳細描述。
應注意，圖18中所說明之耦合器結構或裝置11000A之實施例以與圖30A至圖30H中所說明之實施例之方式相同的方式製造，唯在實施例11000A中核心層11060為非晶矽或多晶矽且層11060並未在形成之後結晶除外。
本文中描述之本發明概念之實施例的垂直光柵耦合器(VGC)裝置展現光耦合效率隨著底部包覆層之厚度的變化。圖31含有光耦合效率比底部包覆層之厚度之曲線圖，其適用於本文中所描述之本發明概念之實施例。在圖31之曲線圖中，假設波長為1.58微米，光柵週期為630奈米，且光柵蝕刻深度為70奈米。圖31之曲線圖中所說明之結果隨此等參數變化而變化。
本發明概念之光波導以及耦合器適用於使用光信號 之光通信以及傳送的許多電路、模組以及系統。舉例而言，本發明概念之裝置以及方法適用於用於記憶體系統中之互連系統以及裝置。亦即，本發明概念之光學裝置以及方法可用以實施中央處理單元(CPU)與一或多個記憶體模組之間、多個記憶體模組之間、一或多個記憶體模組上之多個記憶體裝置之間、及/或形成於單一記憶體裝置上之多個電路之間的光通信。
圖32含有根據本發明概念之實施例的可應用光波導以及光耦合器裝置以及方法的處理系統2000之示意性方塊圖。參看圖32，系統2000包含經由互連系統2013與至少一個記憶體模組2008通信的CPU 2002。記憶體模組2008可為(例如)雙直列記憶體模組(dual inline memory module,DIMM)。具體而言，DIMM 2008可為(例如)DRAM DIMM 2008。DIMM 2008包含安裝於其上之多個個別記憶體電路2020(例如，DRAM記憶體電路)。
在此實施例中，CPU 2002以及DIMM 2008產生且處理電信號。互連系統2013包含光通信通道2012，光通信通道2012在CPU 2002與DIMM 2008之間載運光信號，且光通信通道2012可為(例如)光纖。因為CPU 2002以及DIMM 2008使用電信號，所以需要電光轉換來將CPU 2002以及DIMM 2008之電信號轉換成用於經由光通信通道2012傳送之光信號。且，需要光電轉換來將光通信通道2012上之光信號轉換成用於藉由CPU 2002以及DIMM 2008處理之電信號。出於此目的，互連系統2013亦包含 在光通信通道2012之相對端處的光/電(O/E)轉換單元2004以及2006。CPU 2002經由電匯流排2010將電信號傳送至O/E轉換單元2004以及自O/E轉換單元2004傳送電信號，且DIMM 2008經由電匯流排2014將電信號傳送至O/E轉換單元2006以及自O/E轉換單元2006傳送電信號。
在此實施例中，O/E轉換單元2004以及2006包含本發明概念之光通信裝置，其在圖32中分別被統稱作2016以及2018。亦即，光電路(optical circuit)2016以及2018包含本文中所描述之本發明概念之光耦合器裝置中的一或多者，所述光耦合器裝置將光信號發送至光通信通道2012(例如，光纖)以及自光通信通道2012(例如，光纖)接收光信號。光電路2016以及2018亦包含本文中所描述之本發明概念之光波導裝置中的一或多者。O/E轉換單元2004以及2006中之光耦合器在光通信通道2012上將光信號耦合至本發明概念之光波導裝置中的一或多者以及在光通信通道2012上自本發明概念之光波導裝置中的一或多者耦合光信號。本發明概念之光耦合器以及波導可連同用以實施O/E轉換單元2004以及2006之O/E轉換操作的其他電路一起整合於形成於如上文詳細描述之一或多個塊體半導體基板上的一或多個半導體積體電路中。
圖33含有根據本發明概念之另一實施例的可應用光波導以及光耦合器裝置以及方法的處理系統2050之示意性方塊圖。參看圖33，系統2050包含經由互連系統2063與至少一個記憶體模組2058通信的CPU 2052。記憶體模 組2058可為(例如)雙直列記憶體模組(DIMM)。具體而言，DIMM 2058可為(例如)DRAM DIMM 2058。DIMM 2058包含安裝於其上之多個個別記憶體電路2070(例如，DRAM記憶體電路)。
在此實施例中，CPU 2052以及DIMM 2058產生且處理電信號以及光信號兩者。與圖32之實施例不同，在圖33之實施例中，可在CPU 2052上及/或DIMM 2058上執行O/E轉換操作。因而，CPU 2052可包含O/E轉換單元2076，且DIMM 2058可包含O/E轉換單元2082。CPU 2052中之電路(electrical circuitry)(通常被稱作2078)經由電匯流排2080將電信號傳達至O/E轉換單元2076以及經由電匯流排2080自O/E轉換單元2076傳達電信號。DIMM 2058中之電路(包含多個記憶體電路2070)經由電匯流排2084將電信號傳達至O/E轉換單元2082以及經由電匯流排2084自O/E轉換單元2082傳達電信號。
互連系統2063包含光通信通道2062，光通信通道2062在CPU 2052與DIMM 2058之間載運光信號，且光通信通道2062可為(例如)光纖。CPU 2052包含光連接器2072，光信號經由光連接器2072自O/E轉換單元2076傳送至光通信通道2062以及自光通信通道2062傳送至O/E轉換單元2076。DIMM 2058包含光連接器2074，光信號經由光連接器2074自O/E轉換單元2082傳送至光通信通道2062以及自光通信通道2062傳送至O/E轉換單元2082。
在此實施例中，O/E轉換單元2076以及2082包含本 發明概念之光通信裝置，其在圖33中分別被統稱作2077以及2083。亦即，光電路2077以及2083包含本文中所描述之本發明概念之光耦合器裝置中的一或多者，所述光耦合器裝置將光信號發送至光通信通道2062(例如，光纖)且自光通信通道2062(例如，光纖)接收光信號。光電路2077以及2083亦包含本文中所描述之本發明概念之光波導裝置中的一或多者。O/E轉換單元2076以及2082中之光耦合器在光通信通道2062上將光信號耦合至本發明概念之光波導裝置中的一或多者以及在光通信通道2062上自本發明概念之光波導裝置中的一或多者耦合光信號。本發明概念之光耦合器以及波導可連同用以實施O/E轉換單元2076以及2082之O/E轉換操作的其他電路一起整合於形成於如上文詳細描述之一或多個塊體半導體基板上的一或多個半導體積體電路中。
圖34含有根據本發明概念之另一實施例的可應用光波導以及光耦合器裝置以及方法的處理系統2100之示意性方塊圖。參看圖34，系統2100包含經由互連系統2113與至少一個記憶體模組2108通信的CPU 2102。記憶體模組2108可為(例如)雙直列記憶體模組(DIMM)。具體而言，DIMM 2108可為(例如)DRAM DIMM 2108。DIMM 2108包含安裝於其上之多個個別記憶體電路2120(例如，DRAM記憶體電路)。
在此實施例中，CPU 2102以及DIMM 2108產生且處理電信號以及光信號兩者。與圖32之實施例不同，在圖 34之實施例中，可在CPU 2102上及/或DIMM 2108上(具體而言，在DIMM記憶體電路2120中之每一者上)執行O/E轉換操作。因而，CPU 2102可包含O/E轉換單元2126，且記憶體電路2120中之每一者可包含O/E轉換單元2121。CPU 2102中之電路(electrical circuitry，通常被稱作2128)經由電匯流排2130將電信號傳達至O/E轉換單元2126以及經由電匯流排2130自O/E轉換單元2126傳達電信號。記憶體電路2120中之每一者中之電路(通常被稱作2127)經由電匯流排2125將電信號傳達至各別O/E轉換單元2121以及經由電匯流排2125自各別O/E轉換單元2121傳達電信號。
互連系統2113包含光通信通道2112，光通信通道2112在CPU 2102與DIMM 2108之間載運光信號，且光通信通道2112可為(例如)光纖。CPU 2102包含光連接器2122，光信號經由光連接器2122自O/E轉換單元2126傳送至光通信通道2112以及自光通信通道2112傳送至O/E轉換單元2126。DIMM 2108包含光連接器2124，光信號經光連接器2124經由光匯流排2134自O/E轉換單元2121傳送至光通信通道2112以及自光通信通道2112傳送至O/E轉換單元2121。光匯流排2134可包含(例如)光纖及/或形成於DIMM 2108之基板上或DIMM 2108之基板中的光波導以及光耦合器。
在此實施例中，O/E轉換單元2126以及2121包含本發明概念之光通信裝置，其在圖34中分別被統稱作2116 以及2123。亦即，光電路2116以及2123包含本文中所描述之本發明概念之光耦合器裝置中的一或多者，所述光耦合器裝置將光信號發送至光通信通道2112(例如，光纖)以及自光通信通道2112(例如，光纖)接收光信號。光電路2116以及2123亦包含本文中所描述之本發明概念之光波導裝置中的一或多者。O/E轉換單元2116以及2123中之光耦合器在光通信通道2112上將光信號耦合至本發明概念之光波導裝置中的一或多者以及在光通信通道2112上自本發明概念之光波導裝置中的一或多者耦合光信號。本發明概念之光耦合器以及波導可連同用以實施O/E轉換單元2126以及2121之O/E轉換操作的其他電路一起整合於形成於如上文詳細描述之一或多個塊體半導體基板上的一或多個半導體積體電路中。具體而言，本發明概念之光耦合器以及波導可與個別記憶體電路2120(例如，DRAM記憶體電路)整合於同一晶片或晶粒上。
圖35為記憶體電路5010(例如，DRAM記憶體電路)的示意性功能圖，所述記憶體電路5010具有整合於與上面形成有記憶體電路之晶片或晶粒相同的晶片或晶粒上的本發明概念之光耦合器以及波導裝置。記憶體電路5010包含用於DRAM記憶體之電路5012，電路5012包含記憶體單元陣列5026以及周邊以及其他關聯電路5028。裝置5010上之所有電路經由電接觸襯墊5024連接至一或多個電匯流排且經由一或多個電匯流排通信。裝置上之所述一或多個電匯流排在圖35中大致藉由電匯流排5014標識。
包含輸入資料信號(DQ In)、位址以及控制信號(Addr/Ctrl)、時脈信號(CLK)以及光源之光信號藉由根據本發明概念之一或多個實施例之光耦合裝置5020光學地耦合至裝置5010(例如，自光纖)。來自光耦合器5020之光信號耦合至根據本發明概念之一或多個實施例之光波導5018。光波導5018經由光匯流排遍及所述裝置傳送光信號。
輸入至所述裝置之光信號藉由波導5018耦合至光偵測器5016，光偵測器5016解調(demodulate)光信號且將光信號轉換成電信號。經解調且轉換之電信號輸入至CMOS驅動器電路5022，CMOS驅動器電路5022驅動電匯流排5014上之電信號。
自連續的未經調變之光信號產生自裝置5010傳輸之光信號(例如，輸出資料信號DQ Out)，所述連續的未經調變之光信號自光源耦合至裝置5010。使用來自裝置5010之各種電組件之電信號來調變光調變器5030中之連續光信號。電信號自電匯流排5014導引至調變器5030，調變器5030使用電信號產生經調變之光信號，經調變之光信號沿光波導5018傳輸且藉由耦合裝置5020耦合至光纖。
圖36為根據本發明概念之實施例的可應用本發明概念之光波導以及光耦合器的計算或處理系統3000之部分的示意性透視圖。參看圖36，系統3000包含主要或母印刷電路板(PCB)3002，PCB 3002可為光學PCB(optical PCB)。CPU 3004安裝於PCB 3002上且耦合至O/E轉換單 元3006，O/E轉換單元3006亦安裝於PCB 3002上。O/E轉換單元3006耦合至光互連系統3008，光互連系統3008可包含形成於PCB 3002上或PCB 3002中之一或多個光波導。光互連系統3008經由光插座或連接器3014連接至DIMM 3010(例如，DRAM DIMM)。DIMM 3010包含安裝於DIMM PCB 3012上之多個電路3016(諸如，DRAM記憶體電路)，DIMM PCB 3012可為光學PCB。光源3014(諸如，雷射二極體)提供用於系統3000之光。
每一記憶體電路3016包含光信號輸入/輸出(I/O)介面(I/F)單元，其如上文詳細描述提供用於電路之E/O轉換。每一I/O I/F單元亦提供諸如根據本發明概念之光波導以及耦合器的必要光學裝置以提供遍及裝置的光信號之傳送。
光源3014將較佳地準直的光的供應提供至記憶體裝置3016中之E/O轉換電路，所述E/O轉換電路根據待傳輸至CPU 3004之資料信號調變光源光。經調變之光學資料信號經由耦合至CPU 3004之O/E轉換單元3006沿光互連系統3008之波導傳送至CPU 3004。光源3014亦將光提供至E/O轉換單元3006，以使得來自CPU 3004之資料信號可經由光互連系統3008傳送至DIMM 3010。
圖37含有根據本發明概念之實施例的可應用本發明概念之光波導以及光耦合器的計算或處理系統3500之部分的示意性橫截面圖。參看圖37，系統3500包含安裝於主要或母PCB 3002上且光學地耦合至主要或母PCB 3002 的DIMM 3010。安裝構件3056(其可為插座3014之部分)包含緊固於母板3002上之導孔中的導銷3054。DIMM 3010包含安裝於DIMM光學PCB 3012上之電路裝置3016(諸如，DRAM記憶體裝置)。電路裝置3016可為根據本發明概念之裝置，其中本發明概念之光波導及/或光耦合器與其他電路(諸如，DRAM記憶體電路)整合於單一晶片或晶粒上。
裝置3016包含電路晶片或晶粒3040(諸如，DRAM晶片或晶粒)，電路晶片或晶粒3040包含光學I/O區段3042，光學I/O區段3042根據矽光子學整合於晶片或晶粒3040上。I/O區段3042可包含根據本發明概念之一或多個光波導及/或耦合器結構。光信號經由I/O區段3042耦合至晶片3040。I/O區段3042位於透明窗口區段3044上方，透明窗口區段3044允許光信號傳遞至I/O區段3042以及自I/O區段3042傳遞。光亦傳遞穿過折射率匹配膠(index matching glue)3037，折射率匹配膠3037最小化傳遞至I/O區段3042以及自I/O區段3042傳遞之光的反射，同時提供裝置3016至光學PCB 3012之頂部之附接。
至裝置之I/O區段3042以及來自裝置之I/O區段3042之光信號行進穿過形成於光學PCB 3012中之波導3032。波導3032可包含裝置3016下方之90度彎曲部(bend)，且可包含用以在I/O區段3042與波導3032之間引導光信號的45度反射器。
DIMM 3010藉由微型球狀透鏡陣列3050光學地耦合 至母PCB 3002，微型球狀透鏡陣列3050在形成於DIMM 3010之光學PCB 3012中之波導3032與形成於光學母PCB 3002中之另一波導3008之間傳導光信號。部分反射元件3052在波導3008與波導3032之間引導光信號。
裝置3016亦可藉由焊球3036以及金屬線3062電耦合且機械地耦合至PCB 3012。所述裝置囊封於聚合物模製材料3034中。
本文中描述之本發明概念之光學裝置適用於所有類型之光通信以及互連裝置以及系統。儘管出於說明本發明概念之目的已描述線型波導結構，但本發明概念亦適用於其他類型之結構。圖38A至圖38C為可應用本發明概念之光互連(例如，波導)結構的示意性透視圖。圖38A說明平面型波導結構3702；圖38B說明線型波導結構3704；且圖38C說明光分裂器結構3706。所有結構包含核心區域(標記為WG)，光信號經由所述核心區域傳播且具有低於核心區域之折射率的折射率的包覆區域將光信號限制於核心區域內。
圖39為包含根據本發明概念之實施例之光學裝置的已封裝裝置1201的示意性橫截面圖。已封裝裝置1201包含上面安裝有根據本發明概念之實施例的積體電路晶片或裝置1202的印刷電路板1204。積體電路裝置1202可包含與其他電積體電路(例如，Si光子學電路)整合於電路晶粒上的本發明概念之光波導及/或光耦合器裝置中之一或多者。印刷電路板1204安裝於積體電路封裝1208內。
傳送至積體電路裝置1202以及來自積體電路裝置1202之光信號藉由一或多個光纖1206耦合至裝置1202。光纖1206之末端藉由根據本文中所描述之本發明概念之實施例的光耦合裝置耦合至裝置1202。封裝內之框架1205以及1203將光纖1206固持為靜止的且相對於積體電路裝置1202成適當角度。
本發明適用於任何類型之處理系統、顯示系統、通信系統或信號可光學地傳送之其他此種系統。圖40為可應用本發明概念之通用處理、通信或顯示系統4000的示意性方塊圖。參看圖40，系統4000包含處理器4010，其經由光匯流排4012與系統4000之其他組件進行光學通信。處理器4010可包含O/E轉換電路，O/E轉換電路包含根據本發明概念之光波導以及耦合器裝置中之一或多者。一或多個半導體記憶體裝置4002亦光學地耦合至光匯流排4012。所述記憶體裝置可包含O/E轉換電路，O/E轉換電路包含根據本發明概念之光波導以及耦合器裝置中之一或多者。電源供應器4006亦可耦合至系統匯流排4012。使用者介面4008提供自/至使用者之輸入/輸出。
本發明概念已在本文中描述為製造於塊體半導體基板(特定言之，塊體矽基板)上或塊體半導體基板(特定言之，塊體矽基板)中。本發明概念不限於製造於塊體矽中之光學裝置。可使用其他材料。舉例而言，可將諸如鍺之其他半導體材料用作用於本發明概念之整合式光學裝置之基板。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧塊體矽晶圓或基板
10a‧‧‧頂表面或前表面
10b‧‧‧底表面或後表面
12‧‧‧渠溝區域
12a‧‧‧渠溝區域之左側壁
12b‧‧‧渠溝區域之右側壁
14‧‧‧底部包覆層
16‧‧‧非晶矽層
18‧‧‧有缺陷單晶矽層
20‧‧‧遮罩圖案
22a‧‧‧核心區域
22b‧‧‧額外「虛設」核心區域
23‧‧‧上部或頂部包覆層
44‧‧‧底部包覆層
46‧‧‧非晶矽層
48‧‧‧有缺陷單晶矽層
50‧‧‧遮罩圖案
52a‧‧‧核心區域
52b‧‧‧額外區域
53‧‧‧上部或頂部包覆層
100‧‧‧光波導結構
121‧‧‧第一輸入光纖
123‧‧‧第二輸出光纖
150‧‧‧光波導結構
152‧‧‧區域
153‧‧‧光柵
154‧‧‧區域
155‧‧‧光柵
160‧‧‧錐形區段
170‧‧‧錐形區段
180‧‧‧較寬耦合末端部分
190‧‧‧較寬耦合末端部分
200‧‧‧光波導結構
1100‧‧‧光耦合器結構或裝置
1100A‧‧‧耦合器結構或裝置
1120‧‧‧塊體半導體基板/塊體矽基板
1140‧‧‧底部包覆層/下部包覆層
1141‧‧‧層
1142‧‧‧額外包覆層
1155‧‧‧非晶矽層
1160‧‧‧核心區域
1170‧‧‧光波導結構
1175‧‧‧光柵
1180‧‧‧頂部或上部包覆層
1185‧‧‧渠溝
1200‧‧‧光耦合器結構或裝置
1200A‧‧‧耦合器結構或裝置
1201‧‧‧已封裝裝置
1202‧‧‧積體電路晶片或裝置
1203‧‧‧框架
1204‧‧‧印刷電路板
1205‧‧‧框架
1206‧‧‧光纖
1208‧‧‧積體電路封裝
1240‧‧‧底部包覆層
1285‧‧‧渠溝
1300‧‧‧光耦合器結構或裝置
1300A‧‧‧耦合器結構或裝置
1355‧‧‧多晶矽層
1360‧‧‧核心區域/有缺陷單晶矽層/經結晶矽層/核心區域層
1370‧‧‧光波導
1375‧‧‧光柵
1600‧‧‧光耦合器結構或裝置
1600A‧‧‧耦合器結構或裝置
1620‧‧‧基板
1640‧‧‧底部包覆層
1655‧‧‧非晶矽層
1660‧‧‧核心區域/有缺陷單晶矽層/經結晶矽層/核心區 域層
1670‧‧‧波導
1675‧‧‧光柵
1685‧‧‧渠溝
1800A‧‧‧耦合器結構或裝置
1885‧‧‧側壁
1886‧‧‧波導渠溝
1900‧‧‧光耦合器結構或裝置
1900A‧‧‧耦合器結構或裝置
1920‧‧‧基板
1940‧‧‧底部包覆層
1955‧‧‧非晶矽層
1960‧‧‧核心區域/有缺陷單晶矽層/經結晶矽層/核心區域層
1970‧‧‧波導
1975‧‧‧光柵
1985‧‧‧渠溝
2000‧‧‧處理系統
2002‧‧‧CPU
2004‧‧‧光/電(O/E)轉換單元
2006‧‧‧光/電(O/E)轉換單元
2008‧‧‧記憶體模組/雙直列記憶體模組(DIMM)/DRAM DIMM
2010‧‧‧電匯流排
2012‧‧‧光通信通道
2013‧‧‧互連系統
2014‧‧‧電匯流排
2016‧‧‧光電路
2018‧‧‧光電路
2020‧‧‧記憶體電路
2050‧‧‧處理系統
2052‧‧‧CPU
2058‧‧‧記憶體模組/DIMM/DRAM DIMM
2062‧‧‧光通信通道
2063‧‧‧互連系統
2070‧‧‧記憶體電路
2072‧‧‧光連接器
2074‧‧‧光連接器
2076‧‧‧O/E轉換單元
2077‧‧‧光電路
2078‧‧‧電路
2080‧‧‧電匯流排
2082‧‧‧O/E轉換單元
2083‧‧‧光電路
2084‧‧‧電匯流排
2100‧‧‧處理系統
2102‧‧‧CPU
2108‧‧‧記憶體模組/DIMM/DRAM DIMM
2112‧‧‧光通信通道
2113‧‧‧互連系統
2116‧‧‧光電路/O/E轉換單元
2120‧‧‧記憶體電路
2121‧‧‧O/E轉換單元
2122‧‧‧光連接器
2123‧‧‧光電路/O/E轉換單元
2124‧‧‧光連接器
2125‧‧‧電匯流排
2126‧‧‧O/E轉換單元
2127‧‧‧電路
2128‧‧‧電路
2130‧‧‧電匯流排
2134‧‧‧光匯流排
3000‧‧‧計算或處理系統
3002‧‧‧主要或母印刷電路板(PCB)
3004‧‧‧CPU
3006‧‧‧O/E轉換單元/E/O轉換單元
3008‧‧‧光互連系統
3010‧‧‧DIMM
3012‧‧‧DIMM PCB/DIMM光學PCB
3014‧‧‧光插座或連接器/光源
3016‧‧‧記憶體電路/記憶體裝置/電路裝置
3032‧‧‧波導
3034‧‧‧聚合物模製材料
3036‧‧‧焊球
3037‧‧‧折射率匹配膠
3040‧‧‧電路晶片或晶粒
3042‧‧‧I/O區段
3044‧‧‧透明窗口區段
3050‧‧‧微型球狀透鏡陣列
3052‧‧‧部分反射元件
3054‧‧‧導銷
3056‧‧‧安裝構件
3062‧‧‧金屬線
3500‧‧‧計算或處理系統
3702‧‧‧平面型波導結構
3704‧‧‧線型波導結構
3706‧‧‧光分裂器結構
4000‧‧‧通用處理、通信或顯示系統
4002‧‧‧半導體記憶體裝置
4006‧‧‧電源供應器
4008‧‧‧使用者介面
4010‧‧‧處理器
4012‧‧‧光匯流排/系統匯流排
5010‧‧‧記憶體電路/裝置
5012‧‧‧電路
5016‧‧‧光偵測器
5018‧‧‧光波導
5020‧‧‧光耦合裝置
5022‧‧‧CMOS驅動器電路
5024‧‧‧電接觸襯墊
5026‧‧‧記憶體單元陣列
5028‧‧‧電路
5030‧‧‧光調變器
11000‧‧‧光耦合器結構或裝置
11000A‧‧‧耦合器結構或裝置
11060‧‧‧核心區域/具有非晶矽或多晶矽之層/核心區域層
11070‧‧‧波導
11075‧‧‧光柵
A‧‧‧層
Addr/Ctrl‧‧‧位址以及控制信號
ARE‧‧‧基板剩餘部區域/剩餘部分
B‧‧‧層
CLK‧‧‧時脈信號
d1 ‧‧‧距離
d2 ‧‧‧距離
d3 ‧‧‧距離
d4 ‧‧‧距離
d5 ‧‧‧距離
d6 ‧‧‧距離
DBR‧‧‧分散式布瑞格反射器
DQ In‧‧‧輸入資料信號
h1‧‧‧高度
h2‧‧‧高度
ITV‧‧‧距離
TW‧‧‧渠溝寬度
w‧‧‧核心區域之寬度
WG‧‧‧核心區域
圖1A為根據本發明概念之一個例示性實施例之光波導結構的示意性橫截面圖。
圖1B為作為距離d1以及d2之函數的穿過圖1A之結構之基板的光洩漏損失之曲線圖。
圖2為包含圖1A之光波導結構的裝置之部分的示意性橫截面圖。
圖3A為根據本發明概念之另一例示性實施例之光波導結構的示意性橫截面圖。
圖3B為作為距離d5以及d6之函數的穿過圖3A之結構之基板的光洩漏損失之曲線圖。
圖4A至圖4G為說明根據本發明概念之一個例示性實施例的製造圖1A之光波導結構之方法的示意性橫截面圖。
圖5A至圖5G為說明根據本發明概念之一個例示性實施例的製造圖3A之光波導結構之方法的示意性橫截面圖。
圖6為說明根據本發明概念之實施例的至整合式光波導結構之垂直光耦合的示意性透視圖。
圖7含有根據本發明概念之一個實施例之光耦合器結 構或裝置的示意性透視圖。
圖8含有根據本發明概念之另一實施例之光耦合器結構或裝置的示意性透視圖。
圖9含有根據本發明概念之另一實施例之光耦合器結構或裝置的示意性透視圖。
圖10含有根據本發明概念之另一實施例之光耦合器結構或裝置的示意性透視圖。
圖11含有根據本發明概念之另一實施例之光耦合器結構或裝置的示意性透視圖。
圖12含有根據本發明概念之另一實施例之光耦合器結構或裝置的示意性透視圖。
圖13至圖18為分別修改成包含分散式布瑞格反射器的圖7至圖12之本發明概念之實施例的示意性透視圖。
圖19為根據本發明概念之耦合器結構或裝置之另一實施例的示意性透視圖。
圖20A至圖20F為說明根據本發明概念之實施例的製造圖7中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖21A至圖21F為說明根據本發明概念之實施例的製造圖8中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖22A至圖22F為說明根據本發明概念之實施例的製造圖9中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖23A至圖23F為說明根據本發明概念之實施例的製造圖10中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖24A至圖24F為說明根據本發明概念之實施例的製造圖11中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖25A至圖25E為說明根據本發明概念之實施例的製造圖12中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖26A至圖26I含有說明根據本發明概念之實施例的製造圖13中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖27A至圖27G含有說明根據本發明概念之實施例的製造圖14中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖28A至圖28I含有說明根據本發明概念之實施例的製造圖15中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖29A至圖29H含有說明根據本發明概念之實施例的製造圖16中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖30A至圖30H含有說明根據本發明概念之實施例的製造圖17中所說明之耦合器結構或裝置之方法的示意性透視圖。
圖31含有光耦合效率比底部包覆層之厚度之曲線圖，其適用於本文中所描述之本發明概念之實施例。
圖32含有根據本發明概念之實施例的可應用光波導以及光耦合器裝置以及方法的處理系統之示意性方塊圖。
圖33含有根據本發明概念之另一實施例的可應用光波導以及光耦合器裝置以及方法的處理系統之示意性方塊圖。
圖34含有根據本發明概念之另一實施例的可應用光波導以及光耦合器裝置以及方法的處理系統之示意性方塊圖。
圖35為記憶體電路(例如，DRAM記憶體電路)的示意性功能圖，所述記憶體電路具有整合於與上面形成有記憶體電路之晶片或晶粒相同的晶片或晶粒上的本發明概念之光耦合器以及波導裝置。
圖36為根據本發明概念之實施例的可應用本發明概念之光波導以及光耦合器的計算或處理系統之部分的示意性透視圖。
圖37含有根據本發明概念之實施例的可應用本發明概念之光波導以及光耦合器的計算或處理系統之部分的示意性橫截面圖。
圖38A至圖38C為可應用本發明概念之光互連(例如，波導)結構的示意性透視圖。
圖39為包含根據本發明概念之實施例之光學裝置的已封裝裝置的示意性橫截面圖。
圖40為可應用本發明概念之通用處理、通信或顯示系統的示意性方塊圖。
1100‧‧‧光耦合器結構或裝置
1120‧‧‧塊體半導體基板/塊體矽基板
1140‧‧‧底部包覆層/下部包覆層
1160‧‧‧核心區域
1170‧‧‧光波導結構
1175‧‧‧光柵
1180‧‧‧頂部或上部包覆層
1185‧‧‧渠溝

Claims (20)

  1. 一種光學裝置，其包括：渠溝，其形成於半導體基板中且具有實質上平坦的底表面；第一包覆層，其安置於所述渠溝中，具有平坦的頂表面，所述頂表面由所述渠溝的一側壁整個延伸至相對側壁；以及至少一個核心區域，其僅安置於所述第一包覆層的一部分上方。
  2. 如申請專利範圍第1項所述之光學裝置，其中所述半導體基板包括塊體單晶矽，且所述渠溝包含實質上垂直於所述半導體基板之表面之側壁。
  3. 如申請專利範圍第2項所述之光學裝置，其中所述光學裝置包含至少一個波導結構以及至少一個光耦合器結構，所述核心區域之第一側壁與所述渠溝之第一側壁相距距離d1，且所述核心區域之第二側壁與所述渠溝之第二側壁相距距離d2。
  4. 如申請專利範圍第3項所述之光學裝置，其中距離d1以及d2大於0.27微米，且所述波導結構中之洩漏損失小於1分貝/毫米。
  5. 如申請專利範圍第3項所述之光學裝置，其中所述第一包覆層之所述頂表面低於所述半導體基板之頂表面，且距離d1以及d2大於0.35微米，且所述波導結構中之洩漏損失小於1分貝/毫米。
  6. 如申請專利範圍第3項所述之光學裝置，其中：所述波導結構耦合至所述光耦合器結構，所述光耦合器結構包括安置於所述第一包覆層之所述頂表面之部分中的光柵、垂直光柵耦合器、光束方向改變裝置、光收發器以及光電轉換裝置中的至少一者；且所述光耦合器結構包含安置成與所述波導結構之頂表面實質上共平面的頂表面。
  7. 如申請專利範圍第1項所述之光學裝置，其更包括安置成相鄰於所述第一包覆層以及安置於所述第一包覆層中之至少一者的反射元件，且包括金屬反射器、布瑞格反射器、分散式布瑞格反射器以及包含至少第一材料層以及第二材料層之結構中的至少一者，所述第一材料層以及所述第二材料層各自接觸具有與所述第一材料層以及所述第二材料層之折射率不同的折射率的第三材料層。
  8. 如申請專利範圍第1項所述之光學裝置，其更包括經安置以覆蓋所述核心區域之頂表面以及側壁之至少部分的第二包覆層。
  9. 如申請專利範圍第1項所述之光學裝置，其中所述核心區域包括有缺陷單晶矽、單晶矽、大粒徑多晶矽以及經結晶非晶矽中之至少一者。
  10. 一種光學裝置，其包括：渠溝，其安置於塊體單晶矽中，渠溝側壁為實質上垂直於矽基板之表面以及向外傾斜以具有在表面處比在所述渠溝之底部處大的渠溝寬度中的一者； 第一包覆層，其安置於所述渠溝中，所述第一包覆層具有與所述矽基板之所述表面實質上共平面、在所述矽基板之所述表面下方以及在所述矽基板之所述表面上方中的一者的頂表面；核心區域，其包括安置於所述第一包覆層上方的有缺陷單晶矽、單晶矽、大粒徑多晶矽以及經結晶非晶矽中之至少一者，其中所述核心區域經安置以提供耦合至至少一個垂直光耦合器之至少一個波導，所述至少一個垂直光耦合器具有與所述波導之頂表面實質上共平面的頂表面；以及第二包覆層，其經安置以覆蓋所述核心區域之頂表面以及側壁之至少部分。
  11. 一種製造光學裝置之方法，其包括：在矽基板中形成渠溝，所述渠溝具有實質上平坦的底表面；實質上在所述渠溝之內部形成第一包覆層，所述第一包覆層具有平坦的頂表面，所述頂表面由所述渠溝的一側壁整個延伸至相對側壁；以及僅在所述第一包覆層的一部分上形成核心區域。
  12. 如申請專利範圍第11項所述之製造光學裝置之方法，其中：所述第一包覆層由具有通式SiX NY OZ 之介電材料形成；所述第一包覆層之所述頂表面為與所述矽基板之頂 表面實質上共平面以及低於所述矽基板之所述頂表面中的一者；且所述矽基板包括塊體單晶矽。
  13. 如申請專利範圍第11項所述之製造光學裝置之方法，其更包括使用所述核心區域形成至少一個波導以及至少一個光耦合器。
  14. 如申請專利範圍第13項所述之製造光學裝置之方法，其更包括形成反射層，所述反射層安置於所述第一包覆層下方、所述第一包覆層上方以及所述第一包覆層內中的一者中，且安置成相鄰於所述波導、所述光耦合器以及將所述波導耦合至所述光耦合器之區域中的至少一者的至少部分。
  15. 如申請專利範圍第11項所述之製造光學裝置之方法，其更包括形成覆蓋所述核心區域之頂表面以及側表面之至少部分的第二包覆層。
  16. 如申請專利範圍第11項所述之製造光學裝置之方法，其中形成所述核心區域更包括形成有缺陷單晶矽、單晶矽、大粒徑多晶矽、經結晶多晶矽以及經結晶非晶矽中之至少一者的層。
  17. 如申請專利範圍第12項所述之製造光學裝置之方法，其更包含形成具有實質上垂直之側壁的所述渠溝，其中所述側壁實質上垂直於所述矽基板之所述頂表面。
  18. 如申請專利範圍第13項所述之製造光學裝置之方法，其更包含形成所述光耦合器以具有與所述波導之頂 表面共平面的頂表面。
  19. 如申請專利範圍第11項所述之製造光學裝置之方法，其更包含形成光學光柵、垂直光柵耦合器、光電轉換器、電光轉換器以及光收發器中的至少一者。
  20. 如申請專利範圍第14項所述之製造光學裝置之方法，其中形成所述反射層包括形成金屬反射層、布瑞格反射器、分散式布瑞格反射器以及包含至少第一材料層以及第二材料層的結構中的至少一者，所述第一材料層以及所述第二材料層中之每一者形成為直接接觸第三材料層，所述第三材料層具有與所述第一材料層以及所述第二材料層之折射率不同的折射率。
TW099141939A 2009-12-03 2010-12-02 光波導與耦合器裝置和方法以及其製造方法 TWI480605B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020090119107A KR101645256B1 (ko) 2009-12-03 2009-12-03 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
KR1020100002391A KR20110082426A (ko) 2010-01-11 2010-01-11 반도체 장치 및 이의 형성 방법
KR1020100002390A KR20110082425A (ko) 2010-01-11 2010-01-11 반도체 장치 및 이의 형성 방법
US12/911,415 US8791405B2 (en) 2009-12-03 2010-10-25 Optical waveguide and coupler apparatus and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW201144877A TW201144877A (en) 2011-12-16
TWI480605B true TWI480605B (zh) 2015-04-11

Family

ID=44081099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141939A TWI480605B (zh) 2009-12-03 2010-12-02 光波導與耦合器裝置和方法以及其製造方法

Country Status (5)

Country Link
US (1) US8791405B2 (zh)
JP (1) JP2011118399A (zh)
CN (1) CN102141650B (zh)
DE (1) DE102010060838A1 (zh)
TW (1) TWI480605B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672480B (zh) * 2018-12-03 2019-09-21 財團法人工業技術研究院 光學量測裝置與方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240558B1 (ko) * 2007-11-05 2013-03-06 삼성전자주식회사 광 연결 수단을 구비한 멀티칩
KR20110090585A (ko) 2010-02-04 2011-08-10 삼성전자주식회사 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법
US8270791B2 (en) * 2010-10-05 2012-09-18 Tdk Corporation Optical waveguide and thermally-assisted magnetic recording head therewith
KR101678967B1 (ko) * 2010-10-07 2016-11-24 삼성전자 주식회사 반도체 기판의 도광층 형성방법
KR101845514B1 (ko) * 2010-12-17 2018-04-04 삼성전자주식회사 소형 광 변조기 및 이를 포함하는 광 송신기
US9146349B2 (en) * 2011-03-31 2015-09-29 Alcatel Lucent Monolithic integration of dielectric waveguides and germanium-based devices
KR20120137839A (ko) 2011-06-13 2012-12-24 삼성전자주식회사 광 통신부를 갖는 반도체 소자
EP2535749A1 (en) * 2011-06-17 2012-12-19 Caliopa NV Optical interposer
US9599613B2 (en) 2011-07-20 2017-03-21 University Of Washington Through Its Center For Commercialization Photonic blood typing
CN102323646B (zh) * 2011-09-29 2016-09-28 上海华虹宏力半导体制造有限公司 光栅耦合器及其制作方法
US9323010B2 (en) * 2012-01-10 2016-04-26 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications
CN102540505B (zh) * 2012-01-13 2014-12-31 中国科学院半导体研究所 基于对称垂直光栅耦合的soi基电光调制器
US10031138B2 (en) 2012-01-20 2018-07-24 University Of Washington Through Its Center For Commercialization Hierarchical films having ultra low fouling and high recognition element loading properties
US9709740B2 (en) 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
US9195007B2 (en) * 2012-06-28 2015-11-24 Intel Corporation Inverted 45 degree mirror for photonic integrated circuits
US10345501B2 (en) * 2012-10-05 2019-07-09 Nokia Technologies Oy Apparatus comprising a light source guide element configured to enable a plurality of images to be captured and related method
TWI578043B (zh) * 2012-10-24 2017-04-11 鴻海精密工業股份有限公司 光電轉換模組
US9390016B2 (en) * 2012-10-31 2016-07-12 Oracle International Corporation Accessing an off-chip cache via silicon photonic waveguides
KR20140075821A (ko) * 2012-11-22 2014-06-20 삼성전자주식회사 파장 가변형 광 송신기
EP2746828B1 (en) * 2012-12-19 2019-08-21 Huawei Technologies Co., Ltd. Optical interposer
KR102064908B1 (ko) * 2013-01-25 2020-01-10 삼성전자주식회사 광 커플링 시스템 및 이를 포함하는 광 센서
US9005458B2 (en) * 2013-02-26 2015-04-14 Micron Technology, Inc. Photonic device structure and method of manufacture
US9091819B2 (en) * 2013-04-11 2015-07-28 International Business Machines Corporation Grating edge coupler and method of forming same
CN104422989B (zh) * 2013-08-26 2018-03-06 华为技术有限公司 光组件、光隔离器组件和光发射系统
US9099116B2 (en) * 2013-08-28 2015-08-04 HGST Netherlands, B.V. Stiff discrete insert array for thermal PTR management with desired induced stress state that reduces tendency for write pole erasure
WO2015032095A1 (zh) * 2013-09-09 2015-03-12 华为技术有限公司 光栅耦合器的光栅耦合方法、装置及系统
JP6354131B2 (ja) 2013-10-02 2018-07-11 富士通株式会社 光導波路部品、その製造方法及び光導波路デバイス
JP6382313B2 (ja) * 2013-12-20 2018-08-29 インテル コーポレイション テーパー状導波路構造を有する光検出器
JP6328770B2 (ja) * 2013-12-20 2018-05-23 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 光導波路を単一モードファイバーに結合する方法及び装置
JP6509509B2 (ja) * 2014-08-21 2019-05-08 ルネサスエレクトロニクス株式会社 光半導体装置およびその製造方法
US9768330B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
KR102171268B1 (ko) * 2014-09-30 2020-11-06 삼성전자 주식회사 하이브리드 실리콘 레이저 제조 방법
US9435961B2 (en) * 2014-10-15 2016-09-06 Huawei Technologies Co., Ltd. Stacked photonic chip coupler for SOI chip-fiber coupling
WO2016112296A1 (en) 2015-01-08 2016-07-14 Acacia Communications, Inc. Horizontal coupling to silicon waveguides
US20160246009A1 (en) * 2015-02-19 2016-08-25 Huawei Technologies Co., Ltd. Photonic Chip Surface Grating Coupler (SGC)-Based Optical Splitter and Optical Combiner
US10025031B2 (en) 2015-04-24 2018-07-17 Photonics Electronics Technology Research Association Grating structure, and manufacturing method of grating coupler provided therewith
CN107924027B (zh) 2015-06-12 2024-01-23 加利福尼亚太平洋生物科学股份有限公司 用于光耦合的集成靶点波导器件和系统
JP2017037178A (ja) 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI587536B (zh) * 2015-11-11 2017-06-11 趙寶龍 光耦合器
KR102604742B1 (ko) * 2015-12-23 2023-11-22 삼성전자주식회사 광 소자 및 그 제조 방법
US20170212307A1 (en) * 2016-01-21 2017-07-27 Jia Jiang Optical Coupling Using Plastic Optical Fiber
JP2018005067A (ja) 2016-07-06 2018-01-11 日本電気株式会社 アライメント用光学測定素子及び該光学測定素子を用いた光プローブのアライメント方法
GB201617009D0 (en) * 2016-10-06 2016-11-23 University Court Of The University Of St Andrews The Frontend integration of electronics and photonics
GB2555398B (en) * 2016-10-24 2020-04-08 Toshiba Kk An optoelectronic system and method for its fabrication
JP7189874B2 (ja) * 2016-12-16 2022-12-14 クアンタム－エスアイ インコーポレイテッド 光カプラおよび導波路システム
US10571633B1 (en) 2016-12-23 2020-02-25 Acacia Communications, Inc. Suspended cantilever waveguide
US10416381B1 (en) 2016-12-23 2019-09-17 Acacia Communications, Inc. Spot-size-converter design for facet optical coupling
CN110168720A (zh) * 2016-12-30 2019-08-23 英特尔公司 半导体封装中的衬底电介质波导
US20200049909A1 (en) * 2017-01-30 2020-02-13 Hewlett Packard Enterprise Development Lp Silicon photonic solder reflowable assembly
US10591687B2 (en) 2017-05-19 2020-03-17 Adolite Inc. Optical interconnect modules with 3D polymer waveguide
US10746925B2 (en) 2018-01-23 2020-08-18 Globalfoundries Inc. Silicon nitride grating couplers
JP7077727B2 (ja) * 2018-04-02 2022-05-31 株式会社豊田中央研究所 光偏向素子
US10746907B2 (en) 2018-04-04 2020-08-18 Globalfoundries Inc. Grating couplers with cladding layer(s)
KR102632526B1 (ko) 2018-04-11 2024-02-02 삼성전자주식회사 광 집적 회로
CN108415124A (zh) * 2018-05-08 2018-08-17 上海美维科技有限公司 一种高密度光波导结构及印制电路板及其制备方法
US10585219B2 (en) * 2018-06-05 2020-03-10 Globalfoundries Inc. Grating couplers with multiple configurations
US10185092B1 (en) 2018-07-11 2019-01-22 Globalfoundries Inc. Hybrid grating couplers that overlap via an interconnect structure having a metallization layer
US11137548B2 (en) * 2018-11-19 2021-10-05 Ayar Labs, Inc. Retro reflector and associated methods
CN110208916A (zh) * 2019-06-04 2019-09-06 青岛海信宽带多媒体技术有限公司 光模块
EP3754418B1 (en) * 2019-06-18 2023-10-04 Qubig GmbH Device for modulating a physical property of a light beam in response to an electrical signal
CN112242343A (zh) * 2019-07-17 2021-01-19 上海新微技术研发中心有限公司 单晶硅局域soi衬底、光电器件及制备方法
WO2021007897A1 (zh) * 2019-07-17 2021-01-21 上海新微技术研发中心有限公司 单晶硅局域soi衬底、光电器件及制备方法
CN112242342A (zh) * 2019-07-17 2021-01-19 上海新微技术研发中心有限公司 单晶硅局域soi衬底、光电器件及制备方法
US11036003B2 (en) * 2019-08-23 2021-06-15 Globalfoundries U.S. Inc. Waveguide couplers providing conversion between waveguides
US11067751B2 (en) * 2019-10-09 2021-07-20 Globalfoundries U.S. Inc. Trench-based optical components for photonics chips
CN110764188B (zh) * 2019-10-23 2021-01-05 天津大学 一种铌酸锂脊型光波导的制备方法
US10955614B1 (en) * 2020-01-14 2021-03-23 Globalfoundries U.S. Inc. Optical fiber coupler structure having manufacturing variation-sensitive transmission blocking region
US11525957B2 (en) * 2020-03-31 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication process control in optical devices
US10983273B1 (en) * 2020-06-22 2021-04-20 Voyant Photonics, Inc. Integrated optical waveguide emitter
CN113884180B (zh) * 2021-09-29 2024-03-12 歌尔光学科技有限公司 衍射光波导的测试系统、方法及装置
US11835764B2 (en) * 2022-01-31 2023-12-05 Globalfoundries U.S. Inc. Multiple-core heterogeneous waveguide structures including multiple slots
CN115657229B (zh) * 2022-12-29 2023-04-07 苏州熹联光芯微电子科技有限公司 一种光模块及共封装光学系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582390A (en) * 1982-01-05 1986-04-15 At&T Bell Laboratories Dielectric optical waveguide and technique for fabricating same
TWI235857B (en) * 2004-06-01 2005-07-11 Ind Tech Res Inst Coupling structure between fiber and optical waveguide
US20060120249A1 (en) * 2004-12-08 2006-06-08 Suh Dong W Optical head having a beam input/output coupler on a planar waveguide

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672173B1 (fr) * 1991-01-29 1993-09-03 Cit Alcatel Multiplexeur temporel photonique, et demultiplexeur temporel photonique.
DE4212603A1 (de) * 1992-04-15 1993-10-21 Sel Alcatel Ag Optischer Parallel-Seriell-Umsetzer und optischer Seriell-Parallel-Umsetzer
JP3345143B2 (ja) * 1993-12-27 2002-11-18 株式会社日立製作所 光導波路の製造方法
FR2715015B1 (fr) * 1994-01-07 1996-02-02 Auffret Rene Procédé et dispositif de transmission et d'aiguillage de paquets dans un réseau optique.
JP3028906B2 (ja) * 1994-01-27 2000-04-04 ケイディディ株式会社 ソリトン光通信システム及びその光送信装置と光受信装置
US5534101A (en) * 1994-03-02 1996-07-09 Telecommunication Research Laboratories Method and apparatus for making optical components by direct dispensing of curable liquid
FR2762732B1 (fr) * 1997-04-28 1999-06-04 Alsthom Cge Alcatel Procede et dispositif de decompression d'impulsions constituant un signal optique binaire
US6141127A (en) * 1998-02-20 2000-10-31 Lucent Technologies Inc. High capacity chirped-pulse wavelength-division multiplexed communication method and apparatus
US6396801B1 (en) * 1998-03-17 2002-05-28 Trw Inc. Arbitrary waveform modem
AUPP930799A0 (en) * 1999-03-18 1999-04-15 University Of Sydney, The Optical planar waveguide device and method of its fabrication
US6403393B1 (en) * 1999-09-01 2002-06-11 International Business Machines Corporation Device having integrated optical and copper conductors and method of fabricating same
US6756185B2 (en) * 2000-05-09 2004-06-29 Shipley Company, L.L.C. Method for making integrated optical waveguides and micromachined features
US6456685B1 (en) * 2000-06-29 2002-09-24 Axe, Inc. Method and apparatus for cutting waveguides to precise differential lengths using time-domain-reflectometry
US7095959B2 (en) * 2001-06-20 2006-08-22 Evident Technologies Optical time division multiplexing/demultiplexing system
US7941056B2 (en) * 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US6624077B2 (en) * 2001-12-17 2003-09-23 Applied Materials, Inc. Integrated circuit waveguide
JP2004064148A (ja) * 2002-07-24 2004-02-26 Nippon Telegr & Teleph Corp <Ntt> 光時分割多重信号チャネル識別方法及びその装置
US7174105B2 (en) * 2002-10-21 2007-02-06 Main Street Ventures Llc All-optical time division multiplexing system
US7184625B2 (en) * 2003-02-11 2007-02-27 Luxtera, Inc Optical waveguide grating coupler incorporating reflective optical elements and anti-reflection elements
US6925216B2 (en) * 2003-05-30 2005-08-02 The Regents Of The University Of California Direct-patterned optical waveguides on amorphous silicon films
US7167620B2 (en) * 2003-07-16 2007-01-23 Doron Handelman Devices and methods for all-optical processing and storage
US20050147414A1 (en) 2003-12-30 2005-07-07 Morrow Warren R. Low latency optical memory bus
JP4440704B2 (ja) * 2004-05-18 2010-03-24 日本電信電話株式会社 導波路型光センサ
US20080222351A1 (en) * 2007-03-07 2008-09-11 Aprius Inc. High-speed optical connection between central processing unit and remotely located random access memory
KR100918381B1 (ko) * 2007-12-17 2009-09-22 한국전자통신연구원 광통신을 위한 회절격자 커플러를 포함하는 반도체집적회로 및 그 형성 방법
KR100947990B1 (ko) 2008-05-15 2010-03-18 성균관대학교산학협력단 차영상 엔트로피를 이용한 시선 추적 장치 및 그 방법
US20090290837A1 (en) * 2008-05-22 2009-11-26 The Chinese University Of Hong Kong Optical devices for coupling of light
KR20100002391A (ko) 2008-06-30 2010-01-07 심상근 인터넷 상에서 실행되는 가상적 외국생활
KR20100002390A (ko) 2008-06-30 2010-01-07 주식회사 두성기술 조명이 부착된 다중인체감지센서 장치 및 그 방법
KR101758141B1 (ko) * 2010-09-17 2017-07-14 삼성전자주식회사 수직 슬랩들을 포함하는 광전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582390A (en) * 1982-01-05 1986-04-15 At&T Bell Laboratories Dielectric optical waveguide and technique for fabricating same
TWI235857B (en) * 2004-06-01 2005-07-11 Ind Tech Res Inst Coupling structure between fiber and optical waveguide
US20060120249A1 (en) * 2004-12-08 2006-06-08 Suh Dong W Optical head having a beam input/output coupler on a planar waveguide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI672480B (zh) * 2018-12-03 2019-09-21 財團法人工業技術研究院 光學量測裝置與方法
US10520392B1 (en) 2018-12-03 2019-12-31 Industrial Technology Research Institute Optical measurement apparatus

Also Published As

Publication number Publication date
CN102141650A (zh) 2011-08-03
US8791405B2 (en) 2014-07-29
TW201144877A (en) 2011-12-16
JP2011118399A (ja) 2011-06-16
CN102141650B (zh) 2016-06-01
DE102010060838A1 (de) 2011-06-30
US20110133063A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
TWI480605B (zh) 光波導與耦合器裝置和方法以及其製造方法
US11600532B2 (en) Integrated structure and manufacturing method thereof
US5987196A (en) Semiconductor structure having an optical signal path in a substrate and method for forming the same
US9606291B2 (en) Multilevel waveguide structure
US8299555B2 (en) Semiconductor optoelectronic structure
US10120129B2 (en) Semiconductor device and method for manufacturing same
Snyder et al. Packaging and assembly challenges for 50G silicon photonics interposers
KR102515663B1 (ko) 광 집적 회로 패키지
US9939596B2 (en) Optical integrated circuit package
US9297956B2 (en) Optical device, optical transmitter, optical receiver, optical transceiver, and method of manufacturing optical device
KR20130008299A (ko) 반도체 장치
US20190265408A1 (en) Photonic integrated circuit packages and methods of manufacturing the same
JP2014146002A (ja) 光デバイスおよびその製造方法
US11747556B2 (en) Integrated circuit device including photoelectronic element
US20230003943A1 (en) Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device
KR102632526B1 (ko) 광 집적 회로
US20190293864A1 (en) Frontend integration of electronics and photonics
Ji et al. Optical interface platform for DRAM integration
TWI549259B (zh) 全集成主被動積體光學於矽基積體電路及其製作方法
KR101645256B1 (ko) 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
Zia et al. Electrical and photonic off-chip interconnection and system integration
JP2015129828A (ja) Ｍｏｓ型光変調器及びグレーティングカプラの製造方法
JP2015129827A (ja) Ｍｏｓ型光変調器及びグレーティングカプラの製造方法
Zia et al. Georgia Institute of Technology, Atlanta, GA, United States
Kang et al. Amorphous silicon grating-type layer-to-layer couplers for intra-chip connection