KR20110082426A - 반도체 장치 및 이의 형성 방법 - Google Patents

반도체 장치 및 이의 형성 방법 Download PDF

Info

Publication number
KR20110082426A
KR20110082426A KR1020100002391A KR20100002391A KR20110082426A KR 20110082426 A KR20110082426 A KR 20110082426A KR 1020100002391 A KR1020100002391 A KR 1020100002391A KR 20100002391 A KR20100002391 A KR 20100002391A KR 20110082426 A KR20110082426 A KR 20110082426A
Authority
KR
South Korea
Prior art keywords
cladding layer
reflector
trench
core layer
lower cladding
Prior art date
Application number
KR1020100002391A
Other languages
English (en)
Inventor
지호철
나경원
서성동
하경호
김성구
신동재
조인성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100002391A priority Critical patent/KR20110082426A/ko
Priority to US12/911,415 priority patent/US8791405B2/en
Priority to DE102010060838A priority patent/DE102010060838A1/de
Priority to TW099141939A priority patent/TWI480605B/zh
Priority to JP2010270451A priority patent/JP2011118399A/ja
Priority to CN201010578730.1A priority patent/CN102141650B/zh
Publication of KR20110082426A publication Critical patent/KR20110082426A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

반도체 장치 및 이의 형성 방법이 개시된다. 본 발명의 일실시예에 따른 수직 격자 커플러는, 실리콘 기판을 식각하여 형성된 트렌치(trench)의 상부에 위치하는 반사체; 상기 반사체의 상부에 형성되는 하부 클래딩층(cladding layer); 상기 하부 클래딩층의 상부에 형성되고, 상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되며, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer); 및 상기 코어층보다 굴절률이 낮은 물질로 상기 코어층의 상부에 형성되는 상부 클래딩층을 구비한다.

Description

반도체 장치 및 이의 형성 방법{Semiconductor device and forming method thereof}
본 발명은 반도체 장치 및 이의 형성 방법에 관한 것으로, 특히 광 인터커넥션(interconnection)을 수행하는 커플러(coupler)를 구비하는 반도체 장치 및 이의 형성 방법에 관한 것이다.
전자 장치의 발전으로, 반도체 장치 내부의 소자들 사이 또는 반도체 장치들 사이에 고속 통신이 수행된다. 또한, 반도체 장치는 고속화가 요구된다. 그런데, 전기적 신호로 통신하는 경우, 전기적 저항 등의 이유로 통신 속도가 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 광 인터커넥션을 수행하는 커플러를 구비하는, 반도체 장치 및 이의 형성 방법을 제공하는 것에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 수직 격자 커플러는, 실리콘 기판을 식각하여 형성된 트렌치(trench)의 상부에 위치하는 반사체; 상기 반사체의 상부에 형성되는 하부 클래딩층(cladding layer); 상기 하부 클래딩층의 상부에 형성되고, 상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되며, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer); 및 상기 코어층보다 굴절률이 낮은 물질로 상기 코어층의 상부에 형성되는 상부 클래딩층을 구비한다.
바람직하게는, 상기 하부 클래딩층은 실리카(SiO2)로 형성될 수 있다.
바람직하게는, 상기 하부 클래딩의 두께는, 상기 트렌치의 깊이와 동일하거나, 상기 트렌치의 깊이보다 얇을 수 있다. 상기 하부 클래딩의 두께가 상기 트렌치의 깊이보다 얇은 경우, 상기 코어층은, 상기 트렌치의 내부에 형성될 수 있다.
바람직하게는, 상기 하부 클래딩층은, 상기 코어층과 동일한 가질 수 있다.
바람직하게는, 상기 트렌치의 측면은, 상기 실리콘 기판의 상부면에 대하여 수직하거나, 상기 실리콘 기판의 상부면에 경사질 수 있다.
바람직하게는, 상기 코어층은, 비정질 실리콘(Armophous silicon) 또는 폴리 실리콘(poly-silicon)으로 형성될 수 있다. 또는, 상기 코어층은, 상기 비정질 실리콘(Armophous silicon) 또는 상기 폴리 실리콘(poly-silicon)을 단결정화하여 형성될 수 있다.
바람직하게는, 상기 상부 클래딩층은, 실리카(SiO2)로 형성될 수 있다. 또는, 상기 상부 클래딩층은, 공기층으로 형성될 수 있다.
바람직하게는, 상기 광도파로는, 광 섬유와 연결되는 면적이 다른 부위의 면적보다 넓은 테이퍼(taper) 형상으로 구비될 수 있다.
바람직하게는, 상기 반사체는 적어도 두 개 이상의 층들을 구비하고, 상기 층들은, 인접하여 위치하는 다른 층과 굴절률이 다를 수 있다. 이때, 상기 반사체의 층들 중 적어도 하나 이상의 층은, 비정질 실리콘(Amorphous silicon) 또는 폴리 실리콘(poly-silicon)으로 형성될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 장치는, 실리콘 기판을 식각하여 형성된 트렌치(trench)의 상부에 위치하는 반사체; 상기 반사체의 상부에 형성되는 하부 클래딩층(cladding layer); 상기 하부 클래딩층의 상부에 형성되고, 상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되며, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer); 및 상기 코어층보다 굴절률이 낮은 물질로 상기 코어층의 상부에 형성되는 상부 클래딩층을 포함하는 수직격자 커플러를 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 수직 격자 커플러를 형성하는 방법은, 실리콘 기판을 식각하여 트렌치(trench)를 형성하는 단계; 상기 트렌치를 포함하는 상기 실리콘 기판의 상부에 반사체를 형성하는 단계; 상기 트렌치 내부의 상부에 위치하는 반사체의 상부에 하부 클래딩층(cladding layer)을 형성하는 단계; 상기 트렌치의 외부에 위치하는 반사체를 제거하는 단계; 상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되고, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer)을, 상기 하부 클래딩층의 상부에 형성하는 단계; 및 상기 코어층보다 굴절률이 낮은 물질로 구비되는 상부 클래딩층을, 상기 코어층의 상부에 형성하는 단계를 구비한다.
바람직하게는, 상기 반사체를 형성하는 단계는, 상기 반사체는 적어도 두 개 이상의 층들을 구비하고, 상기 반사체를 형성하는 단계는, 상기 트렌치의 상부면으로부터 순차적으로, 인접하여 위치하는 다른 층과 굴절률이 다른 물질을 증착하여 형성될 수 있다. 이때, 상기 반사체의 층들 중 적어도 하나 이상의 층은, 비정질 실리콘(Amorphous silicon) 또는 폴리 실리콘(poly-silicon)으로 형성도리 수 있다.
바람직하게는, 상기 트렌치의 외부에 위치하는 반사체를 제거하는 단계는, 상기 트렌치의 양 측벽 일부 및 상기 하부 클래딩층 일부를 식각하여 제거하고, 상기 상부 클래딩층은, 식각된 상기 하부 클래딩층 상부에 증착되거나, 식각된 상기 하부 클래딩층에, 상기 하부 클래딩층과 동일한 물질을 다시 증착한 후에 증착되어 형성될 수 있다.
바람직하게는, 상기 반사체는 적어도 두 개 이상의 층들을 구비하고, 상기 반사체를 형성하는 단계는, 상기 트렌치의 상부면으로부터 순차적으로, 인접하여 위치하는 다른 층과 굴절률이 다른 물질을 증착하여 형성할 수 있다.
본 발명에 따른 반도체 장치 및 이의 형성 방법에 의하면, 광 커플링 효율을 유지하면서도 저렴하고 용이하게 수직 격자 커플러를 생산할 수 있다. 또한, 본 발명에 다른 반도체 장치 및 이의 형성 방법에 의하면, 벌크 실리콘 기판으로 제작된 전기 신호로 동작하는 반도체 장치와의 결합이 용이하고, 전기 신호로 동작하는 반도체 장치와 결합된 상태에서도 웨이퍼 레벨의 테스트가 가능한 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1A 내지 도 1I는 본 발명의 제1 실시예에 따른 수직 격자 커플러(vertical grating coupler)의 형성 방법을 나타내는 도면이다.
도 2는 본 발명의 제2 실시예에 따른 수직 격자 커플러(vertical grating coupler)의 형성 방법을 나타내는 도면이다.
도 3은 본 발명의 제3 실시예에 따른 수직 격자 커플러(vertical grating coupler)의 형성 방법을 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 수직 격자 커플러의 광도파로를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 광도파로의 다양한 형태를 나타내는 도면이다.
도 6A 내지 6H은 본 발명의 제4 실시예에 따른 수직 격자 커플러(vertical grating coupler)의 형성 방법을 나타내는 도면이다.
도 7은 도 1 및 도 6 등의 광도파로의 다른 형상을 나타내는 도면이다.
도 8은 본 발명의 제5 실시예에 따른 수직 격자 커플러의 형성 방법을 나타내는 도면이다.
도 9A 내지 도 9H는 본 발명의 제6 실시예에 따른 수직 격자 커플러의 형성 방법을 나타내는 도면이다.
도 10은 본 발명의 제7 실시예에 따른 수직 격자 커플러의 형성 방법을 나타내는 도면이다.
도 11은 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러를 사용하여 광 PCB 상의 광도파로와 결합한 장치를 나타내는 도면이다.
도 12는 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러를 사용하여 광섬유와 결합한 장치를 나타내는 도면이다.
도 13은 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러를 포함하는 컴퓨터 시스템을 나타내는 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1A 내지 도 1I는 본 발명의 제1 실시예에 따른 수직 격자 커플러(vertical grating coupler)의 형성 방법을 나타내는 도면이다.
도 1A을 참조하면, 본 발명의 제1 실시예에 따른 수직 격자 커플러의 형성 방법(100)은 먼저, 실리콘 기판(120)을 식각하여 트렌치(TC)를 형성한다. 본 발명의 실시예에 따른 기판(120)은 벌크 실리콘(bulk silicon) 기판일 수 있다.
또한, 도 1A는 트렌치(TC)의 양 측면이 수직하게 형성되는 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 도 2의 트랜치(TC)와 같이 양 측면이 기울어진 형상으로 형성될 수도 있다. 본 발명의 제2 실시예에 따른 도 2의 수직 격자 커플러의 형성 방법(200)은 하부 클래딩층(240) 또는 트랜치(TC)의 양 측면이 기울어진 형상으로 형성되는 것을 제외하고는, 이하에서 후술되는 도 1A 내지 도 1I의 수직 격자 커플러의 형성 방법(100)과 동일하다.
다음으로, 실리콘 기판(트렌치 포함) 위에, 반사체(DBR)을 형성한다(도 1B). 도 1B의 반사체(DBR)는, 먼저 실리콘 기판(120) 위에 실리카(Si02)를 증착하여 형성된 제1 층, 제1 층 위에 비정질 실리콘(Amorphous-Si)을 증착하여 형성된 비정질 실리콘층(B), 비정질 실리콘층(B) 위에 실리카(Si02)가 증착된 제3 층 및 제3 층 위에 폴리 실리콘(poly-Si)을 증착하여 형성된 폴리 실리콘층(A)의 4개의 층으로 형성될 수 있다.
다만, 이에 한정되는 것은 아니다. 반사체(DBR)를 이루는 각 층들은, 인접한 층 또는 기판과 굴절률이 다르면 된다. 예를 들어, 도 1B의 A, B는 모두 비정질 실리콘으로 형성되거나, 모두 폴리 실리콘으로 형성될 수 있다. 또한, 도 1B의 A가 비정질 실리콘으로 형성되고 B가 폴리 실리콘으로 형성될 수도 있고, 도 1B의 A, B 중 적어도 하나 이상은 금속으로 형성될 수 있고, 제1 층 및 제3 층 중 적어도 하나 이상은 실리카 이외에, 후술되는 코어층보다 굴절률이 다른 물질로 형성될 수도 있다. 또한, 4개의 층으로 형성된 도 1B의 반사체(DBR)와 달리, 본 발명의 실시예에 따른 반사체(DBR)는 3개 이하의 층으로 형성되거나 5개 이상의 층으로 형성될 수도 있다.
나아가, 반사체(DBR)은 실리카, 비정질 실리콘 및 폴리 실리콘 등을 실리콘 기판(120)에 주입하여 형성될 수도 있다.
복수개의 반사체 (DBR)을 형성한 후에, 트렌치(TC)에 제1 물질(빗금 표시)을 채우고 평탄화하여 하부 클래딩층(cladding layer, 140)을 형성한다(도 1C). 이때, 제1 물질은 도 1C에 도시되는 바와 같이, 실리카(SiO2)일 수 있다. 다만, 이에 한정되는 것은 아니다. 제1 물질은 실리카(SiO2) 이외에, 후술되는 코어층(160)보다 굴절률이 작은 다른 물질일 수도 있다.
하부 클래딩층(140)이 형성되면, 도 1D와 같이, 트렌치(TC)의 양 측벽 및 하부 클래딩층(140)의 일부를 식각하여, 트렌치(TC)의 양 측벽 상부에 위치하는 반사체(DBR)를 제거한다. 그리고, 도 1E에 도시되는 바와 같이, 하부 클래딩층(140)을 형성하는 물질과 같은 물질(142(예를 들어, 실리카))을 식각된 트렌치(TC) 내부에 다시 증착할 수 있다.
다음으로, 하부 클래딩층(140)의 상부면과 접하도록, 코어층(160)이 형성된다(도 1F). 코어층(160)은 도 1F에 도시되는 바와 같이, 하부 클래딩층(140)의 상부면에 비정질 실리콘(A-Si)을 증착하여 형성될 수 있다. 다만, 도 3과 같이, 본 발명의 제3 실시예에 따른 수직 격자 커플러의 형성 방법(300)은 폴리 실리콘(poly-Si)으로 코어층(360)을 형성할 수도 있다.
다시 도 1G를 참조하면, 비정질 실리콘(A-Si)의 코어층(160)에 레이저나 열 에너지 등을 가함으로써, 비정질 실리콘(A-Si)의 코어층(160)을 단결정화하여 사용할 수 있다. 따라서, 하부 클래딩층(140) 위에 단결정 실리콘(C-Si)의 코어층(160)이 형성된다. 결정화 방법으로는, LEG(laser epitaxial growth), SPE(solid phase epitaxy), ELO(epitaxial lateral overgrowth), SEG(selective epitaxial growth), SPC(solid phase crystallization) 등이 이용될 수 있다.
다음으로, 코어층(160)을 식각하여 격자(GRT)를 형성한다(도 1H). 후술되는 바와 같이, 코어층(160)에는 광 신호가 전송되는 광도파로(optical waveguide)가 형성된다. 격자(GRT)는 광 신호가 전송되는 방향(화살표)에 일정한 패턴의 굴절률 변화를 가함으로써, 형성될 수 있다.
도 1I를 참조하면, 코어층(160)을 식각하여 채널 형상의 광도파로(170)를 형성하고 코어층(160)의 측면 및 상부면에 상부 클래딩층(180)을 형성한다. 상부 클래딩층(180)은, 하부 클래딩층(140)과 같이, 실리콘의 코어층(160)보다 굴절률이 작은 물질을 증착하여 형성될 수 있다. 또는 코어층(160)의 상부면을 공기 중에 노출시킴으로써 상부 클래딩층(180)을 형성할 수도 있다. 도 1의 (i)는 공기층을 상부 클래딩층(180)으로 형성한 실시예를 나타낸다. 이하에서는 별도의 언급이 없으면, 도 1의 (i)와 같이 공기층을 상부 클래딩층(180)으로 형성하는 경우에 한하여 기술한다.
도 4는 본 발명의 실시예에 따른 수직 격자 커플러의 광도파로를 설명하기 위한 도면이다.
도 4의 (a)를 참조하면, 상대적으로 굴절률이 낮은 하부 클래딩층(140) 및 상부 클래딩층(180) 사이에, 상대적으로 굴절률이 큰 코어층(160)을 배치하면, 코어층(160)에서 광 신호가 진행할 때 임계각보다 큰 각도로 경계면에 부딪히며 전반사가 일어난다. 이는 광 신호가 경계면에 충돌 시, 굴절률이 큰 코어층(160) 밖으로 빠져나가지 못하고 계속 코어층(160) 내부를 따라 진행되도록 된다. 전술한 바와 같은 원리를 통해 광 신호가 지나가는 길을 광도파로(optical waveguide)라 한다.
다만, 도 4의 (b)에 도시되는 바와 같이, 광도파로에서 완전한 전반사가 이루어지지 아니하면, 광 신호의 일부(점선)가 하부 클래딩층으로 투과될 수 있다. 하부 클래딩층으로 투과된 광 신호는, 본 발명의 실시예에 따른 반사체에 의해 다시, 광도파로로 입사될 수 있다.
이렇듯, 광 섬유 및 반도체 장치간의 광신호를 커플링하는 수직 격자 커플러를 도 1과 같이, 실리콘(bulk silicon) 기판을 식각하여 수직 격자 커플러를 형성하고 실리콘 기판 상에 반사체를 형성함으로써, 광 커플링 효율을 유지하면서도 저렴하고 용이하게 수직 격자 커플러를 생산할 수 있다. 전술한 바와 같이. 본 발명의 실시예에 따른 실리콘 기판은, 벌크 실리콘 기판일 수 있다.
또한, 실리콘 기판으로 제작된 전기 신호로 동작하는 반도체 장치의 다른 구성 요소들과의 결합이 용이하고, 전기 신호로 동작하는 반도체 장치의 다른 구성 요소들과 결합된 상태에서도 칩의 절단(sawing) 없이 웨이퍼 레벨의 테스트가 가능하다.
도 5는 본 발명의 실시예에 따른 광도파로의 다양한 형태를 나타내는 도면이다.
광도파로(WG)는 도 5의 (a)에 도시되는 바와 같이, 1차원 평면의 슬랩형으로 형성될 수 있다. 도 5의 (a)의 경우, 깊이 방향(화살표)으로만 굴절률 변화가 발생하므로, 광도파로(WG)를 지나는 광 신호는 깊이 방향으로만 굴절된다. 도 5의 (a)는, 공기층으로 상부 클래딩층이 형성될 수 있다.
도 5의 (b)는 채널 형상으로 광도파로(WG)가 형성되는 경우를 도시한다. 굴절률의 변화는 채널의 깊이 방향(Y)과 폭 방향(X)으로 이루어진다.
도 5의 (c)는 분기(branching)되는 채널 형상으로 광도파로(WG)가 형성되는 경우를 도시한다. 도 5의 (c)의 광도파로(WG)는 입력된 광 신호를 두 개로 복제할 수 있다.
도 9A 내지 도 9H는 본 발명의 제4 실시예에 따른 수직 격자 커플러(vertical grating coupler)의 형성 방법을 나타내는 도면이다.
도 9A 내지 도 9H를 참조하면, 본 발명의 제4 실시예에 따른 수직 격자 커플러의 형성 방법(600)은 도 1의 수직 격자 커플러의 형성 방법(100)과 마찬가지로, 실리콘 기판(620)을 식각하여 트렌치(TC)를 형성하고(도 6A), 실리콘 기판에 굴절률이 다른 물질들을 교대로 증착하여 반사체(DBR)를 형성하고(도 6B), 트렌치(TC)의 양 측벽 상부에 위치하는 반사체를 제거한다(도 6C).
그러나, 도 6의 수직 격자 커플러의 형성 방법(600)은 도 1E와 달리, 트렌치(TC)의 양 측벽 상부에 위치하는 반사체를 제거하기 위해 식각된 트렌치(TC)의 내부에 다시 실리카를 증착하지 아니하고, 식각된 트렌치(TC)의 내부의 하부 클래딩층(640) 위에 코어층(660)을 형성한다(도 6E).
도 6F 내지 도 6H는 각각, 도 1G 내지 도 1I에 도시된 바와 같이, 코어층(660)을 단결정화하고 격자(GRT)를 형성하며, 코어층(660)을 식각하여 광도파로(670)을 형성한다. 다만, 트렌치(TC) 내부에 코어층(660)이 형성됨으로써, 실리콘 기판(620) 상의 잉여 영역(ARE)이 형성될 수 있다. 잉여 영역(ARE)은 광도파로(670)와 인접 영역(ITV)만큼 이격하여 위치하며, 잉여 영역(ARE)에 수직 격자 커플러 이외의 광학 소자들(미도시)을 형성하거나, 수직 격자 커플러를 포함하는 반도체 장치(미도시)의 전자적 소자들(미도시)을 형성할 수 있다.
도 7은 도 1 및 도 6 등의 광도파로의 다른 형상을 나타내는 도면이다.
도 1의 광도파로(170) 및 도 6의 광도파로(670)는 직선 형상으로 형성되는 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 도 7에 도시되는 바와 같이, 광 섬유와 접하는 부분의 면적이 다른 광도파로 부분보다 넓은 테이퍼(TP) 형상으로 형성될 수도 있다.
도 8은 본 발명의 제5 실시예에 따른 수직 격자 커플러의 형성 방법을 나타내는 도면이다.
도 8의 수직 격자 커플러의 형성 방법(800)은, 도 1A 내지 도 1H와 같은 단계들을 포함한다. 다만, 코어층(160)에서 격자(GRT)를 포함하는 광도파로(670)를 제외한 영역을 모두 식각하는 도 6I와 달리, 도 8의 수직 격자 커플러의 형성 방법(800)은, 코어층에서, 광도파로의 인접 영역(ITV)만을 식각할 수 있다. 이 경우, 도 6의 잉여 영역(ARE)과 마찬가지로, 코어층에서 광도파로의 인접 영역(ITV)을 제외한 잉여 영역(ARE)에, 도 8의 방법으로 형성된 수직 격자 커플러 이외의 광학 소자들(미도시)을 형성하거나, 도 8의 방법으로 형성된 수직 격자 커플러를 포함하는 반도체 장치(미도시)의 전자적 소자들(미도시)을 형성할 수 있다.
도 9A 내지 도 9H는 본 발명의 제6 실시예에 따른 수직 격자 커플러의 형성 방법을 나타내는 도면이다.
도 9A 내지 도 9H를 참조하면, 본 발명의 제6 실시예에 따른 수직 격자 커플러의 형성 방법(900)은, 벌크 실리콘 기판(920)을 식각(도 9A)하여 형성되는 트렌치(TC)의 깊이를, 도 1A 또는 도 6A의 트렌치보다 코어층의 두께만큼 깊게 형성한다. 다음으로, 실리콘 기판(920) 위에, 반사체(DBR)를 형성한다(도 9B). 도 9B의 반사체(DBR)은 도 1B의 반사체(DBR)와 같이, 반사체를 이루는 복수개의 층들 중 인접하여 위치하는 층들의 굴절률이 서로 다르다.
반사체(DBR)이 형성되면, 도 9C와 같이, 트렌치(TC)의 양 측벽의 일부를 식각하여, 트렌치(TC)의 양 측벽 상부에 위치하는 반사체를 제거한다(도 9D). 그리고, 도 9E와 같이, 하부 클래딩층(940)의 상부면에는 비정질 실리콘(A-Si)이 증착한다. 이때, 하부 클래딩층(940) 및 코어층(960)이 동일한 두께를 가질 수 있다. 또한, 하부 클래딩층(940)의 두께는 격자(GRT)를 통하여 코어층(960)의 상부로 회절되는 광 신호와 코어층(960)의 하부로 회절되었다가 하부 클래딩층(940)의 하부면에 의하여 코어층(960)으로 반사된 광 신호가 보강 간섭을 일으켜 최대의 커플링 효율을 얻을 수 있도록 조절될 수 있다. 전술된 다른 실시예에 따른 하부 클래딩층의 두께도 이와 같이 결정될 수 있다.
다음으로, 비정질 실리콘을 단결정화하여(도 9F), 단결정화된 코어층(960)이 형성된다. 그리고, 본 발명의 제6 실시예에 따른 수직 격자 커플러의 형성 방법(900)은, 코어층(160)을 식각하여 격자(GRT)를 형성하고(도 9G), 광도파로(970)를 형성한다(도 9H). 이때, 도 9H는 격자(GRT)를 포함하는 광도파로(970)를 제외한 코어층(960)을 모두 식각한다. 다만, 도 9의 코어층(960)이 도 1의 코어층(160)과 달리, 트렌치의 내부에 형성되므로, 도 8의 수직 격자 커플러와 마찬가지로, 광도파로(970)의 인접 영역(ITV)을 제외한 잉여 영역(ARE)에 광학 소자들(미도시) 또는 전자 소자들(미도시)이 형성될 수 있다.
도 10은 본 발명의 제7 실시예에 따른 수직 격자 커플러의 형성 방법을 나타내는 도면이다.
도 10을 참조하면, 본 발명의 제7 실시예에 따른 수직 격자 커플러의 형성 방법(1000)은, 비정질 실리콘(Amorphous silicon) 또는 폴리 실리콘(poly-silicon)의 코어층(1060)을 단결정화하지 아니한다. 본 발명의 제7 실시예에 따른 수직 격자 커플러의 형성 방법(1000)은, 상기의 내용을 제외하고는 제6 실시예에 따른 수직 격자 커플러의 형성 방법(900)과 동일하다.
도 11은 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러를 사용하여 광PCB상(1110)의 광도파로와 결합한 장치(1100)를 나타내는 도면이다. 수직 격자 커플러(VGC)를 포함하는 반도체 칩(1130)에서 PCB에 수직으로 광신호를 출력하고, 광PCB(1110)에 형성된 미러(mirror, 1140)에 의하여 광PCB(1110) 평면을 따라 형성된 광도파로로 광신호가 커플링 되는 구조이다.
도 12는 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러를 사용하여 광섬유와 결합한 장치(1200)를 나타내는 도면이다. 수직 격자 커플러를 포함한 칩에 수직으로 광섬유를 결합함으로써 간단하게 광신호를 외부로 커플링 할 수 있다. 이때 수직 격자 커플러는 테이퍼를 사용함으로써 광섬유 코어의 직경과 유사한 크기로 모드 변환을 하여 사용함으로써 커플링 효율을 증가시킬 수 있다.
도 11의 장치(1100) 및 도 12의 장치(1200)는 컴퓨터, 디스플레이 장치 및 통신 장치 등일 수 있다.
도 13은 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러를 포함하는 컴퓨터 시스템을 나타내는 도면이다.
도 13을 참조하면, 본 발명의 실시예에 따른 컴퓨터 시스템(1300)은, 광 버스(1310)에 연결되는 프로세서(1330) 및 반도체 메모리 장치(1320)를 구비한다. 프로세서(1330)는 반도체 메모리 장치(1320)로의 데이터의 기입 및 독출을 제어한다. 반도체 메모리 장치(1320)는 전술된, 본 발명의 실시예에 따른 방법으로 형성된 수직 격자 커플러(VGC)를 포함한다. 본 발명의 실시예에 따른 컴퓨터 시스템(1300)은, 광 버스(1310)에 연결되는 유저 인터페이스(1340) 및 파워 서플라이(1350)를 더 구비할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 수직 격자 커플러에 있어서,
    실리콘 기판을 식각하여 형성된 트렌치(trench)의 상부에 위치하는 반사체;
    상기 반사체의 상부에 형성되는 하부 클래딩층(cladding layer);
    상기 하부 클래딩층의 상부에 형성되고, 상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되며, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer); 및
    상기 코어층보다 굴절률이 낮은 물질로 상기 코어층의 상부에 형성되는 상부 클래딩층을 구비하는 것을 특징으로 하는 수직 격자 커플러.
  2. 제1 항에 있어서, 상기 하부 클래딩층은,
    실리카(SiO2)로 형성되는 것을 특징으로 하는 수직 격자 커플러.
  3. 제1 항에 있어서, 상기 하부 클래딩의 두께는,
    상기 트렌치의 깊이와 동일한 것을 특징으로 하는 수직 격자 커플러.
  4. 제1 항에 있어서, 상기 하부 클래딩층의 두께는,
    상기 트렌치의 깊이보다 얇은 것을 특징으로 하는 수직 격자 커플러.
  5. 제4 항에 있어서, 상기 코어층은,
    상기 트렌치의 내부에 형성되는 것을 특징으로 하는 수직 격자 커플러.
  6. 제1 항에 있어서, 상기 하부 클래딩층은,
    상기 코어층과 동일한 두께를 갖는 것을 특징으로 하는 수직 격자 커플러.
  7. 제1 항에 있어서, 상기 트렌치의 측면은,
    상기 실리콘 기판의 상부면에 대하여 수직하거나, 상기 실리콘 기판의 상부면에 경사진 것을 특징으로 하는 수직 격자 커플러.
  8. 제1 항에 있어서, 상기 코어층은,
    비정질 실리콘(Armophous silicon) 또는 폴리 실리콘(poly-silicon)으로 형성되는 것을 특징으로 하는 수직 격자 커플러.
  9. 제1 항에 있어서, 상기 코어층은,
    비정질 실리콘(Armophous silicon) 또는 폴리 실리콘(poly-silicon)을 단결정화하여 형성되는 것을 특징으로 하는 수직 격자 커플러.
  10. 제1 항에 있어서, 상기 상부 클래딩층은,
    실리카(SiO2)로 형성되는 것을 특징으로 하는 수직 격자 커플러.
  11. 제1 항에 있어서, 상기 상부 클래딩층은,
    공기층으로 형성되는 것을 특징으로 하는 수직 격자 커플러.
  12. 제1 항에 있어서, 상기 광도파로는,
    광 섬유와 연결되는 면적이 다른 부위의 면적보다 넓은 테이퍼(taper) 형상으로 구비되는 것을 특징으로 하는 수직 격자 커플러.
  13. 제1 항에 있어서,
    상기 반사체는 적어도 두 개 이상의 층들을 구비하고,
    상기 층들은,
    인접하여 위치하는 다른 층과 굴절률이 다른 것을 특징으로 하는 수직 격자 커플러.
  14. 제13 항에 있어서, 상기 반사체의 층들 중 적어도 하나 이상의 층은,
    비정질 실리콘(Amorphous silicon) 또는 폴리 실리콘(poly-silicon)으로 형성되는 것을 특징으로 하는 수직 격자 커플러.
  15. 수직 격자 커플러를 구비하는 반도체 장치에 있어서,
    상기 수직 격자 커플러는,
    실리콘 기판을 식각하여 형성된 트렌치(trench)의 상부에 위치하는 반사체;
    상기 반사체의 상부에 형성되는 하부 클래딩층(cladding layer);
    상기 하부 클래딩층의 상부에 형성되고, 상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되며, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer); 및
    상기 코어층보다 굴절률이 낮은 물질로 상기 코어층의 상부에 형성되는 상부 클래딩층을 구비하는 것을 특징으로 하는 반도체 장치.
  16. 수직 격자 커플러를 형성하는 방법에 있어서,
    실리콘 기판을 식각하여 트렌치(trench)를 형성하는 단계;
    상기 트렌치를 포함하는 상기 실리콘 기판의 상부에 반사체를 형성하는 단계;
    상기 트렌치 내부의 상부에 위치하는 반사체의 상부에 하부 클래딩층(cladding layer)을 형성하는 단계;
    상기 트렌치의 외부에 위치하는 반사체를 제거하는 단계;
    상기 하부 클래딩층보다 굴절률이 큰 물질로 구비되고, 광도파로(optical waveguide) 및 상기 광도파로에서 광 신호가 진행하는 방향으로 굴절률의 변화를 가하는 격자를 포함하는 코어층(core layer)을, 상기 하부 클래딩층의 상부에 형성하는 단계; 및
    상기 코어층보다 굴절률이 낮은 물질로 구비되는 상부 클래딩층을, 상기 코어층의 상부에 형성하는 단계를 구비하는 것을 특징으로 하는 수직 격자 커플러 형성 방법.
  17. 제16 항에 있어서, 상기 반사체를 형성하는 단계는,
    상기 반사체는 적어도 두 개 이상의 층들을 구비하고,
    상기 반사체를 형성하는 단계는,
    상기 트렌치의 상부면으로부터 순차적으로, 인접하여 위치하는 다른 층과 굴절률이 다른 물질을 증착하여 형성하는 것을 특징으로 하는 수직 격자 커플러 형성 방법.
  18. 제17 항에 있어서, 상기 반사체의 층들 중 적어도 하나 이상의 층은,
    비정질 실리콘(Amorphous silicon) 또는 폴리 실리콘(poly-silicon)으로 형성되는 것을 특징으로 하는 수직 격자 커플러 형성 방법.
  19. 제16 항에 있어서,
    상기 트렌치의 외부에 위치하는 반사체를 제거하는 단계는,
    상기 트렌치의 양 측벽 일부 및 상기 하부 클래딩층 일부를 식각하여 제거하고,
    상기 상부 클래딩층은,
    식각된 상기 하부 클래딩층 상부에 증착되거나,
    식각된 상기 하부 클래딩층에, 상기 하부 클래딩층과 동일한 물질을 다시 증착한 후에 증착되어 형성되는 것을 특징으로 하는 수직 격자 커플러 형성 방법.
  20. 제16 항에 있어서,
    상기 반사체는 적어도 두 개 이상의 층들을 구비하고,
    상기 반사체를 형성하는 단계는,
    상기 트렌치의 상부면으로부터 순차적으로, 인접하여 위치하는 다른 층과 굴절률이 다른 물질을 증착하여 형성하는 것을 특징으로 하는 수직 격자 커플러 형성 방법.
KR1020100002391A 2009-12-03 2010-01-11 반도체 장치 및 이의 형성 방법 KR20110082426A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100002391A KR20110082426A (ko) 2010-01-11 2010-01-11 반도체 장치 및 이의 형성 방법
US12/911,415 US8791405B2 (en) 2009-12-03 2010-10-25 Optical waveguide and coupler apparatus and method of manufacturing the same
DE102010060838A DE102010060838A1 (de) 2009-12-03 2010-11-26 Vorrichtung und Verfahren für Lichtwellenleiter und Optokoppler, sowie Herstellungsverfahren dafür
TW099141939A TWI480605B (zh) 2009-12-03 2010-12-02 光波導與耦合器裝置和方法以及其製造方法
JP2010270451A JP2011118399A (ja) 2009-12-03 2010-12-03 光素子及びその製造方法
CN201010578730.1A CN102141650B (zh) 2009-12-03 2010-12-03 光学器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002391A KR20110082426A (ko) 2010-01-11 2010-01-11 반도체 장치 및 이의 형성 방법

Publications (1)

Publication Number Publication Date
KR20110082426A true KR20110082426A (ko) 2011-07-19

Family

ID=44920452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002391A KR20110082426A (ko) 2009-12-03 2010-01-11 반도체 장치 및 이의 형성 방법

Country Status (1)

Country Link
KR (1) KR20110082426A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227039B1 (ko) * 2012-09-10 2013-01-28 주식회사 피피아이 광 파워 감시 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227039B1 (ko) * 2012-09-10 2013-01-28 주식회사 피피아이 광 파워 감시 모듈

Similar Documents

Publication Publication Date Title
KR102208468B1 (ko) 광 커플러
KR101591847B1 (ko) 효율적인 실리콘-온-인슐레이터 격자 결합기
US9435946B2 (en) Interlayer light wave coupling device
US9904011B2 (en) Optical waveguide, optical interposer and light source
JP6172679B2 (ja) 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
US9377587B2 (en) Fiber optic coupler array
US7317853B2 (en) Integrated optics spot size converter and manufacturing method
US9922887B2 (en) Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters
US9411106B2 (en) Polarization-independent grating coupler for silicon on insulator
US9297956B2 (en) Optical device, optical transmitter, optical receiver, optical transceiver, and method of manufacturing optical device
KR20070104467A (ko) 복수 코어 평면 광도파관 및 그 제조 방법
US20200003970A1 (en) Grating couplers for a silicon on insulator waveguide, and methods of designing, fabricating and using the grating couplers
JP2015121787A (ja) 集積フォトニックカプラ
CN103119487B (zh) 配置成从中间波导抽头光信号的部分的光监视器
JP2009157401A (ja) 波動伝搬回路を設計する方法、および該方法を実行するコンピュータプログラム
Shi et al. High-efficiency grating couplers near 1310 nm fabricated by 248-nm DUV lithography
CN111273398A (zh) 一种高耦合效率的m型波导光栅耦合器的设计方法
KR20110082426A (ko) 반도체 장치 및 이의 형성 방법
JP5438080B2 (ja) スポットサイズ変換器
Chen et al. A proposed design for ultralow-loss waveguide grating routers
KR20110082425A (ko) 반도체 장치 및 이의 형성 방법
US11536903B1 (en) Hybrid edge couplers with stacked inverse tapers
JP7401823B2 (ja) 光導波路部品およびその製造方法
Yu et al. 3D SOI edge coupler design for high tolerance
KR101645256B1 (ko) 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination