KR20120137839A - 광 통신부를 갖는 반도체 소자 - Google Patents

광 통신부를 갖는 반도체 소자 Download PDF

Info

Publication number
KR20120137839A
KR20120137839A KR1020110056949A KR20110056949A KR20120137839A KR 20120137839 A KR20120137839 A KR 20120137839A KR 1020110056949 A KR1020110056949 A KR 1020110056949A KR 20110056949 A KR20110056949 A KR 20110056949A KR 20120137839 A KR20120137839 A KR 20120137839A
Authority
KR
South Korea
Prior art keywords
coupler
substrate
cladding
mask pattern
single crystal
Prior art date
Application number
KR1020110056949A
Other languages
English (en)
Inventor
강필규
배대록
최길현
박병률
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110056949A priority Critical patent/KR20120137839A/ko
Priority to US13/412,210 priority patent/US9103974B2/en
Publication of KR20120137839A publication Critical patent/KR20120137839A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

단결정 실리콘을 포함하는 기판, 상기 기판 내에 매립된 다수 개의 실리콘 산화물, 상기 실리콘 산화물들 상에 배치된 단결정 실리콘 층, 및 상기 실리콘 산화물들의 사이에 배치되고 상기 기판 및 상기 단결정 실리콘 층과 물질적으로 연결되는 돌출부를 포함하는 반도체 소자가 설명된다.

Description

광 통신부를 갖는 반도체 소자{Semiconductor Device having an Optical Transceiver}
본 발명은 광 통신부(optical transceiver)를 가진 반도체 소자에 관한 것이다.
빠른 통신 속도를 위해 광 통신부를 갖는 반도체 소자가 제안 및 연구되고 있다.
본 발명이 해결하려는 과제는 광 통신부를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 광 통신부를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 광 통신부를 갖는 반도체 소자들을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제들은 광 통신부를 갖는 모듈 및 전자 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자는, 기판, 상기 기판 상에 배치된 클래딩, 상기 클래딩을 수직으로 관통하고 상기 기판과 물질적으로 연속되는 돌출부, 및 상기 클래딩 및 상기 돌출부 상에 배치된 커플러를 포함할 수 있다.
응용 실시예에서, 상기 반도체 소자는 상기 기판 및 상기 돌출부는 단결정 실리콘을 포함할 수 있다.
응용 실시예에서, 상기 반도체 소자는 상기 커플러는 단결정 실리콘을 포함하고, 상기 돌출부와 물질적으로 연속될 수 있다.
응용 실시예에서, 상기 반도체 소자는 상기 커플러와 물질적으로 연속되고, 상기 커플러와 동일한 수직 높이를 갖는 도파로를 더 포함할 수 있다.
응용 실시예에서, 상기 도파로는 상기 돌출부와 접촉하지 않을 수 있다.
응용 실시예에서, 상기 도파로는 상기 커플러보다 좁은 수평 폭을 가지며, 상기 클래딩의 상부에 위치할 수 있다.
응용 실시예에서, 상기 커플러는 상부에 배치된 그래이팅들을 포함하고, 상기 커플러의 높이는 상기 그래이팅들의 높이를 포함할 수 있다.
응용 실시예에서, 상기 클래딩은 다수 개로 형성되고, 상기 커플러는 적어도 두 개 이상의 클래딩들의 상부에 위치할 수 있다.
응용 실시예에서, 상기 기판은 그루브를 포함하고, 상기 그루브의 바닥 면은 상기 클래딩의 상부 표면을 포함할 수 있다.
응용 실시예에서, 상기 커플러는 상기 그루브 내에 위치하고, 상기 그루브의 깊이와 상기 커플러의 수직 높이가 동일할 수 있다.
응용 실시예에서, 상기 그루브의 측벽과 상기 돌출부의 최소 거리는 10㎛ 이상 20㎛ 이하일 수 있다.
응용 실시예에서, 상기 클래딩은 실리콘 산화물을 포함할 수 있다.
응용 실시예에서, 상기 클래딩의 최소 수평 폭은 10㎛ 이상 20㎛ 이하일 수 있다.
본 발명의 기술적 사상의 다른 실시예에 의한 다른 반도체 소자는, 단결정 실리콘을 포함하는 기판, 상기 기판 내에 매립된 다수 개의 실리콘 산화물, 상기 실리콘 산화물들 상에 배치된 단결정 실리콘 층, 및 상기 실리콘 산화물들의 사이에 배치되고 상기 기판 및 상기 단결정 실리콘 층과 물질적으로 연결되는 돌출부를 포함할 수 있다.
응용 실시예에서, 상기 반도체 소자는 상기 돌출부는 다수 개로 형성되고, 상기 돌출부들의 간격은 10㎛ 이상 20㎛ 이하일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의한 반도체 소자는 보다 넓은 커플러를 가질 수 있으므로 광 통신 속도 및 효율이 개선될 수 있다.
본 발명의 기술적 사상에 의한 반도체 소자는 우수한 성능을 가질 수 있으므로 고속 고집적 전자 소자 및 시스템이 구현될 수 있다.
본 발명의 기술적 사상에 의한 반도체 소자는 그루브 내에 배치된 커플러를 가질 수 있으므로 커플러를 형성하는 공정이 간단해질 수 있다.
본 발명의 기술적 사상에 의한 반도체 소자는 간단하고 안정된 방법으로 커플러를 형성할 수 있으므로 수율 및 생산성이 높아질 수 있다.
본 발명의 기술적 사상에 의한 다양한 효과들이 본 발명의 상세한 설명에서 더 설명될 것이며, 본 명세서에 언급되지 않았더라도, 본 발명의 기술적 사상이 종래 기술과 비교하여 더 우수한 효과를 갖는다는 것이 충분히 이해될 수 있을 것이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자의 광 통신부를 개략적으로 도시한 사시도이다.
도 2a 내지 2d는 본 발명의 기술적 사상의 실시예들에 의한 광 통신부들을 개념적으로 도시한 사시도 이다.
도 3a 내지 7e는 본 발명의 기술적 사상의 다양한 실시예들에 의한 광 통신부들을 형성하는 다양한 다른 제조 방법들을 설명하기 위한 개략적인 도면들이다.
도 8은 본 발명의 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 개념적으로 도시한 블록도이다.
도 9는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈을 도시한 블록도이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템을 도시한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
상기 실시예들의 양태들은 이후로 첨부 도면들을 참조해서 설명하기로 한다. 그러나, 상기 실시예들은 여러 가지 다른 형태들로 구체화될 수 있고, 그리고 여기에서 설명되는 양태들로 한정되는 것으로 해석되지 않는다. 오히려, 상기 양태들은 실시예들을 더욱 철저하고 그리고 완전하게 되도록 해주며, 당 업자에게 실시예들의 영역을 충분히 전달할 수 있도록 해준다.
비록 제 1, 제 2 .. 등을 지칭하는 용어들이 여러 형성 요소들을 기술하기 위하여 여기에서 사용될 수 있다면, 상기 형성 요소들은 이러한 용어들로 한정되지 않는 것으로 이해될 것이다. 단지, 이러한 용어들은 어떤 형성 요소로부터 다른 형성 요소를 구별하기 위해서 사용될 뿐이다.
여기에서, 사용된 바와 같이, '하나 또는 다수'를 지칭하는 용어는 하나 이상으로 관련을 가지고 열거된 항목들에 대해서 유추할 수 있는 모든 조합들을 포함한다. 또한, '측벽, 상면, 밑면, 주변, 상에" 등과 같이 특별히 상대적인 용어들은 선택된 형성 요소, 다른 형성 요소와 어떤 형상과의 상대적인 관계, 또는 도면들에 도시된 형상을 간단하게 설명하는데 설명의 간소화를 위해서 사용될 수 있다.
더불어서, 여기에서 전문용어의 사용은 특별한 양태들을 단지 설명하기 위함이지 실시예들을 한정하려는 것은 아니다.
본 명세서에서, 두 구성 요소가 광학적으로 연결된다는 의미는 직접적 또는 간접적으로 광학적 신호를 서로 주고 받을 수 있다는 의미로 이해될 수 있다. 본 명세서에서, 두 구성 요소가 물질적으로 연결된다는 의미는 두 구성 요소가 동일한 물질을 공통적으로 포함하거나, 두 구성 요소가 동일한 물질로 형성된다는 의미로 이해될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자의 광 통신부를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 광 통신부(10)는 기판(11) 상에 형성된 그루브(G), 그루브(G) 내에 배치된 제1 커플러(13, coupler), 제2 커플러(15), 및 광 도파로(17, optical wave guide)를 포함할 수 있다. 광 통신부(10)는 광학적 신호를 받아 전기적 신호로 바꾸거나, 전기적 신호를 받아 광학적 신호를 바꾸는 구성 요소를 포함할 수 있다. 예를 들어, 포토 디텍터, 포토 제네레이터, 광전 변환부 또는 전광 변환부 등을 더 포함할 수 있다. 제1 커플러(13) 및 제2 커플러(15)는 각각 빛을 수집하거나 발산일 수 있다. 제1 커플러(13) 및 제2 커플러(15)는 앞서 언급한 포토 디텍터, 포토 제네레이터, 광전 변환부 또는 전광 변환부 등을 포함하거나 광학적 또는 전기적으로 연결될 수 있다. 다만, 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 포토 디텍터, 포토 제네레이터, 광전 변환부 또는 전광 변환부 등이 생략되었다. 제1 커플러(13) 및 제2 커플러(15)는 서로 광학적으로 연결되거나, 다른 광학적 또는 전기적 구성 요소와 각각 광학적으로 연결될 수 있다. 기판(11), 제1 커플러(13), 제2 커플러(15), 및 도파로(17)를 실리콘 산화물이 덮을 수 있다. 도면에는 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 생략되었다.
도 2a 내지 2d는 본 발명의 기술적 사상의 실시예들에 의한 광 통신부들을 개념적으로 도시한 사시도 이다.
도 2a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 광 통신부(100A)는 기판(101) 상에 형성된 그루브(G, groove), 및 그루브(G) 내에 배치된 커플러(150) 및 도파로(160)을 포함할 수 있다.
기판(101)은 단결정 실리콘을 포함할 수 있다. 예를 들어, 단결정 실리콘을 포함하는 벌크, 즉 웨이퍼일 수 있다. 커플러(150) 및 도파로(160)는 단결정 실리콘을 포함할 수 있다. 클래딩들(120A, 120B, 120C)은 실리콘 산화물을 포함할 수 있다.
그루브(G)는 기판(101)의 상면으로부터 리세스된 영역을 포함할 수 있다. 또는, 그루브(G)는 커플러(150) 및 도파로(160) 주변의 기판(101)의 일부가 상승(elevating)한 것으로 이해될 수도 있다.
광 통신부(100A)는 기판(11) 내부에 형성되고 그루브(G)의 바닥 면에 노출된 다수 개의 클래딩들(120A, 120B, 120C)을 포함할 수 있다. 즉, 그루브(G)의 바닥 면에 해당하는 기판(11) 내에는 다수 개의 클래딩들(120A, 120B, 120C)이 매립된 모양으로 형성될 수 있다. 이 모양을 클래딩들(120A, 120B, 120C)이 그루브(G) 내에 형성된 모양이라고 간략하게 설명한다. 도면에는 예시적으로 그루브(G) 내에 3개의 클래딩들(120A, 120B, 120C)이 형성된 것으로 가정, 도시되었다. 그러나, 이것은 본 발명의 기술적 사상을 이해하기 쉽도록 대표적인 실시예를 도시한 것이다. 즉, 그루브(G) 내에는 하나 이상 또는 더 많은 수의 클래딩들(120A, 120B, 120C)이 형성될 수 있다. 각 클래딩들(120A, 120B, 120C)의 수평 폭(W), 예를 들어 최소 수평 폭(W)은 약 10㎛ 내지 20㎛ 이하일 수 있다. 각 클래딩들(120A, 120B, 120C)의 수평 폭(W)은 후술될 단결정화 공정과 관계가 있으며, 매우 중요한 의미를 갖는다.
광 통신부(100A)는 클래딩들(120A, 120B, 120C)의 사이에 형성된 돌출부들(105)을 포함할 수 있다. 돌출부들(105)은 기판(101)의 일부가 클래딩들(120A, 120B, 120C)의 사이로 돌출 또는 연장하는 것으로 이해될 수 있다. 클래딩들(120A, 120B, 120C)을 하나의 구성 요소로 간주하고, 돌출부들(105)이 클래딩들(120A, 120B, 120C)을 수직으로 관통하는 것으로 이해될 수도 있다. 또는, 기판(101) 내에 트렌치들이 형성되고, 그루브(G)의 바닥 면에 해당하는 트렌치들 내에 클래딩들(120A, 120B, 120C)이 형성 또는 채워진 것으로 이해될 수도 있다. 돌출부들(105)은 레일(rail) 모양 또는 평행하는 두 직선들 모양으로 형성될 수 있다. 응용 실시예에서, 돌출부(105)는 바(bar) 형태, 섬(island) 형태, 또는 기둥(pillar) 형태 등으로 형성될 수 있다.
그루브(G)의 바닥 면은 클래딩들(120A, 120B, 120C)의 표면들 및 돌출부들(105)의 표면들을 포함할 수 있다. 또는, 클래딩들(120A, 120B, 120C)의 표면들 및 돌출부들(105)의 표면들이 그루브(G)의 바닥 면에 노출된 것으로 이해될 수 있다. 이 설명들은 본 명세서에 첨부된 다른 도면들을 더 참조하여 이해될 수 있을 것이다.
본 발명의 기술적 사상의 응용 실시예에서, 클래딩들(120A, 120B, 120C)은 기판 (11) 내에 매립된 모양을 가질 수 있다. 또는, 클래딩들(120A, 120B, 120C)이 기판(11) 상에 배치되고, 클래딩들(120A, 120B, 120C)의 사이에 기판(11)의 돌출부들(105)이 개재될 수 있다. 본 발명의 기술적 사상의 다른 응용 실시예에서, 클래딩들(120A, 120B, 120C)은 일체형으로 형성될 수 있다. 즉, 예를 들어, 클래딩들(120A, 120B, 120C)은 넓은 면적에 물질적으로 연속(in continuity with)되도록 형성될 수 있다. 본 발명의 기술적 사상의 또 다른 응용 실시예에서, 다수 개의 돌출부들(105)이 클래딩들(120A, 120B, 120C)을 수직으로 관통할 수 있다. 상술한 실시예들은 본 명세서에서 도면을 참조하여 보다 상세하게 후술될 것이다.
도면에 클래딩들(120A, 120B, 120C)의 단면이 사각형인 것으로 도시되었으나, 이것은 본 발명의 기술적 사상을 쉽게 설명하기 위하여 간략화된 것이다. 예를 들어, 클래딩들(120A, 120B, 120C)의 단면은 원형, 타원형 또는 다각형일 수 있다. 다만, 클래딩들(120A, 120B, 120C)의 표면들 및 돌출부들(105)의 표면들은 평평할 수 있다.
커플러(150)는 그루브(G) 내에서 다수 개의 클래딩들(120A, 120B, 120C) 중 적어도 두 개 상에 배치될 수 있다. 따라서, 커플러(150)는 적어도 하나의 돌출부(105)와 접촉할 수 있다. 도면에는 예시적으로 세 개의 클래딩들(120A, 120B, 120C) 상에 배치되고, 두 개의 돌출부들(105)과 접촉할 수 있다. 커플러(150)는 단결정 실리콘을 포함할 수 있다. 커플러(150)는 그루브(G)의 바닥 면과 물리적 및/또는 직접적으로 연결되고, 측벽들과 이격될 수 있다.
그래이팅들(155A, gratings)이 커플러(150)의 상부에 형성될 수 있다. 그래이팅들(155A)은 서로 평행한 다수 개의 라인 형태를 가질 수 있다. 예를 들어, 그래이팅들(155A)은 워시 보드(wash board) 형태로 배열될 수 있다. 그래이팅들(155A)의 수평 폭들은 다양하게 형성될 수 있다. 그래이팅들(155A)의 상부 표면들은 실질적으로 동일한 레벨에 위치할 수 있다. 즉, 그래이팅들(155A)을 포함한 커플러(150)의 수직 높이(tc)는 균일할 수 있다. 커플러(150)의 수직 높이(tc)와 그루브(G)의 깊이(tg)는 실질적으로 동일할 수 있다. 커플러(150)와 돌출부(105)는 일체형으로 형성될 수 있다. 즉, 커플러(150)와 돌출부(105)는 물질적으로 연속될 수 있다. 즉, 도시된 커플러(150)와 돌출부(105)의 경계선이 생략될 수 있다. 도면은 본 발명의 기술적 사상을 이해하기 쉽도록 각 구성 요소들을 별개인 것으로 간주하였다.
도파로(160)는 커플러(150)와 광학적 및/또는 물질적으로 연결될 수 있다. 도파로(160)는 커플러(150)의 일부로부터 연장할 수 있다. 도파로(160)는 커플러(150)보다 좁은 수평 폭을 가질 수 있다. 도파로(160)는 돌출부(105)와 접촉하지 않을 수 있다. 예를 들어, 도파로(160)는 클래딩들(120A, 120B, 120C) 중, 어느 하나 상에 배치될 수 있다. 도면에는 중앙에 위치한 클래딩(120B) 상에 위치하였지만, 양 옆의 클래딩들(120A, 120C) 상에 배치될 수 있다. 이 경우, 도파로(160)의 수평 폭은 하부에 배치된 클래딩(120B)의 수평 폭 보다 좁을 수 있다. 도파로(16)와 커플러(150)의 상부 표면은 실질적으로 동일한 레벨에 위치할 수 있다. 즉, 커플러(150)의 수직 높이(tc)와 도파로(160)의 수직 높이(tw)는 실질적으로 동일할 수 있다. 따라서, 그루브(G)의 깊이, 커플러(150)의 수직 높이(tc), 및 도파로(160)의 수직 높이(tw)는 실질적으로 동일할 수 있다.
도 2b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 광 통신부(100B)는, 그래이팅들(155B)이 섬 형태(island type)로 배열될 수 있다. 도 2c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 광 통신부(100C)는, 그래이팅들(155C)이 역-섬 형태(reverse-island type)로 배열될 수 있다. 도 2d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 광 통신부(100D)는, 그래이팅들(155D)이 체커 형태(checker type)로 배열될 수 있다. 도면들에는 그래이팅들(155B-155D)이, 메사(mesa) 모양 또는 정육면체(regular hexahedron or cube) 모양인 것으로 도시되었으나, 측면이 테이퍼진 모양을 가질 수도 있다.
도 2a 내지 2d에서, 기판(101) 및 커플러(150)의 상부는 또 다른 클래딩 물질로 덮일 수 있다. 예를 들어 실리콘 산화물로 덮일 수 있다. 다만, 본 발명의 기술적 사상을 이해하기 쉽도록 단순화하기 위하여 도면에는 생략되었다.
도 3a 내지 3l, 3m 및 3n은 본 발명의 기술적 사상의 실시예들에 의한 광 통신부들을 형성하는 방법들을 설명하기 위한 개략적인 도면들이다. 기본적으로 사시도들이 도시되었으나, 본 발명의 기술적 사상을 이해하기 쉽도록, 경우에 따라 투영도 및 단면도가 도시되었다.
도 3a를 참조하면, 기판(101) 상에 패드 마스크층(110, pad element) 및 제1 마스크 패턴(115)이 형성될 수 있다. 패드 마스크층(110)은 기판(101)의 전면을 덮을 수 있다. 패드 마스크층(110)은 실리콘 질화물, 실리콘 산화물, 또는 그 조합을 포함할 수 있다. 제1 마스크 패턴(115)은 제1 트렌치(T1)를 정의할 수 있다. 제1 마스크 패턴(115)은 다수 개의 제1 트렌치(T1)을 정의할 수 있다. 본 실시예에서는 예시적으로 제1 트렌치(T1)가 3개의 단위 트렌치를 포함하는 것으로 설명된다. 제1 마스크 패턴(115)은 예시적으로 유기물, 즉 포토레지스트를 포함할 수 있다. 그러나, 제1 마스크 패턴(115)은 패드 마스크층(110) 식각 선택비를 갖는 무기물을 포함할 수 있다.
도 3b를 참조하면, 기판(101)의 표면을 노출시키는 패드 마스크 패턴(110A)이 형성될 수 있다. 패드 마스크 패턴(110A)은 제1 마스크 패턴(115)을 패터닝 마스크로 하는 제1 식각 공정에 의하여 형성될 수 있다. 제1 식각 공정은 패드 마스크층(110), 즉 실리콘 질화물 및/또는 실리콘 산화물을 제거하는 공정을 포함할 수 있다.
도 3c를 참조하면, 기판(101)의 내부로 리세스된 제2 트렌치들(T2)이 형성될 수 있다. 제2 트렌치들(T2)은 제1 마스크 패턴(115) 또는 패드 마스크 패턴(110A)을 패터닝 마스크로 하는 제2 식각 공정에 의하여 형성될 수 있다. 구체적으로, 제2 트렌치들(T2)은 제1 마스크 패턴(115)을 패터닝 마스크로 하여 패터닝될 수도 있고, 제1 마스크 패턴(115)을 제거한 후, 노출된 패드 마스크 패턴(110A)을 패터닝 마스크로 하여 패터닝될 수도 있다. 제2 식각 공정은 실리콘을 제거하는 공정을 포함할 수 있다. 부가하여, 제2 트렌치(T2)는 기판(101)의 표면으로부터 제1 깊이(D1)만큼 리세스될 수 있다. 제2 트렌치(T2)의 수평 폭(Wt)은 약 10㎛ 내지 20㎛ 이하일 수 있다.
도 3d를 참조하면, 제2 트렌치(T2) 내에 클래딩 충진물(120')이 충진될 수 있다. 클래딩 충진물(120')은 충진용 물질을 제2 트렌치(T2)를 완전히 채우고 기판(101)의 상부 표면을 충분히 덮도록 형성한 후, CMP 같은 평탄화 공정을 수행하여 형성될 수 있다. 즉, 클래딩 충진물(120')의 상부 표면은 패드 마스크 패턴(110A)의 상면과 동일하거나 유사한 레벨에 형성될 수 있다. 클래딩 충진물(120')은 실리콘 산화물을 포함할 수 있다.
도 3e를 참조하면, 클래딩 충진물(120')의 표면을 부분적으로 제거하여 클래딩(120)이 형성될 수 있다. 클래딩(120)은 제2 트렌치(T2)를 부분적으로 채울 수 있다. 따라서, 제3 트렌치(T3)가 형성될 수 있다. 제2 트렌치(T2)의 제1 깊이(D1)는 클래딩(120)의 두께에 해당하는 제2 깊이(D2) 및 제3 트렌치(T3)의 깊이에 해당하는 제3 깊이(D3)로 분리될 수 있다. 돌출부들(105A)이 제3 트렌치(T3)의 측벽으로 노출될 수 있다. 따라서, 돌출부들(105A)은 기판(101)의 일부일 수 있다. 클래딩(120)의 수평 폭(W)은 앞서 언급되었듯이 10㎛ 내지 20㎛ 정도일 수 있다.
도 3f를 참조하면, 제3 트렌치(T3)를 완전히 채우고 패드 마스크 패턴(110A)의 상면을 충분히 덮는 비정질 물질층(130A)이 형성될 수 있다. 도면에는 비정질 물질층(130A)이 부분적으로 평탄화된 모양으로 도시되었다. 즉, 비정질 물질층(130A)은 패드 마스크 패턴(110A)의 상면 상에 충분한 두께로 형성된 후, CMP 또는 에치-백 방법을 이용하여 부분적으로 평탄화될 수 있다. 비정질 물질층(130A)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 비정질이라는 용어는 다결정이라는 용어를 포함하는 것으로 이해될 수 있다. 비정질 물질층(130A)이 부분적으로 평탄화된 경우, 기판(101)의 표면으로부터 비정질 물질층(130A)의 상부 표면까지의 제4 거리(D4)는 약 10㎛ 정도일 수 있다. 제4 거리가 10㎛ 정도인 이유는 단결정화 반응에 의해 비정질 물질층(130A)이 단결정화될 수 있는 유효 거리에 해당하기 때문이다. 또한, 비정질 물질층(130A)의 두께를 낮춤으로써, 레이저의 투과율을 높여 공정 효율이 좋아질 수 있다.
도 3g를 참조하면, 단결정화 공정을 수행하여 비정질 물질층(130A)이 단결정 물질층(130B)으로 변화될 수 있다. 단결정화 공정은 레이저, 열처리(thermal treatment), 고속 열처리 공정(RTP, Rapidly Thermal Process), 또는 로(furnace)를 이용한 어닐링 공정에 의해 수행될 수 있다. 도면은 레이저(L)를 비정질 물질층(130A)에 조사하여 단결정화 공정이 수행되는 것으로 예시되었다. 레이저(L)를 이용한 단결정화 공정은 다른 공정들보다 빠르고 넓은 단결정화 범위를 가질 수 있다. 단결정화 공정에 의해 도면의 돌출부들(105) 및 기판(101)의 표면들(S)을 단결정화 씨드로 이용하여 작은 화살표들 방향으로 단결정화 반응이 진행될 수 있다. 예를 들어, 유도 횡적 에피 성장(LEG, Laser-induced lateral Epitaxial Growth) 방법에 의해 단결정화 반응이 진행될 수 있다. 단결정화 반응은 약 10㎛가 한계 거리인 것으로 알려져 있다. 즉, 씨드를 이용한 단결정화 반응은 10㎛ 이상 진행되지 않는다. 따라서, 본 실시예에서, 클래딩(120)의 수평 폭(W)을 20㎛ 이하로 설정하면, 제3 트렌치(T3) 내에 충진된 비정질 물질층(130A), 즉 클래딩(120) 상에 형성된 비정질 물질층(130A)이 충분히 단결정 물질층(130B)으로 변화될 수 있다. 따라서, 클래딩(120)의 양 측 방향의 단결정화 씨드들로부터 각각 10㎛ 이하로 이격될 경우, 수평 폭(W)은 20㎛ 이하로 결정될 수 있다. 도면의 점선은 비정질 물질층(130A)이 단결정 물질층(130B)으로 변화되면서 기판(101)과의 경계면이 사라질 수 있음을 의미한다. 도 5a 및 6e를 더 참조하여 이해될 수 있다.
도 3h를 참조하면, 단결정 물질층(130B)의 상부가 평탄화될 수 있다. 구체적으로, 단결정 물질층(130B)의 상부 표면이 패드 마스크 패턴(110A)의 상면과 같거나 낮은 레벨에 위치할 수 있다. 단결정화 공정에서 비정질 물질층(130A)의 상부 영역이 충분히 단결정화되지 않았을 경우, 충분히 단결정화되지 못한 영역들이 평탄화 공정에 의해 제거될 수 있다.
도 3i를 참조하면, 패드 마스크 패턴(110A)이 제거되고 단결정 물질층(130B)이 노출될 수 있다. 단결정 물질층(130B)의 상부 표면은 평평할 수 있다. 패드 마스크 패턴(110A)은 다양한 방법으로 제거될 수 있다. 예를 들어, 습식 식각 방법으로 제거될 수도 있고, 패드 마스크 패턴(110A)과 단결정 물질층(130B)의 일부를 동시에 제거하는 건식 식각 방법으로 제거될 수도 있고, 또는 CMP 공정을 충분히 수행하여 제거될 수도 있다. 도면에는 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 세 개의 클래딩들(120A, 120B, 120C)만이 도시되었다.
도 3j를 참조하면, 제2 마스크 패턴(135)이 형성될 수 있다. 제2 마스크 패턴(135) 포토레지스트 패턴, 실리콘 산화물 패턴, 및/또는 실리콘 질화물 패턴을 포함할 수 있다. 본 실시예에서는 제2 마스크 패턴(135)이 포토레지스트 패턴을 포함하는 것으로 예시되었다. 제2 마스크 패턴(135)은 마스크 홀들(135H)을 포함할 수 있다. 마스크 홀들(135H)은 서로 평행하는 다수 개의 라인들 형태로 배열될 수 있다.
도 3k를 참조하면, 단결정질 물질 패턴(130C)이 형성될 수 있다. 단결정질 물질 패턴(130C)은 제2 마스크 패턴(135)을 패터닝 마스크로 제3 식각 공정을 수행하여 형성될 수 있다. 제3 식각 공정은 실리콘을 제거하는 공정을 포함할 수 있다. 이후, 제2 마스크 패턴(135)은 제거될 수 있다. 따라서, 단결정 물질 패턴(130C)은 마스크 홀들(135H)에 대응하는 홀 패턴들(130H)을 포함할 수 있다.
도 3l을 참조하면, 단결정 물질 패턴(130C) 상에 제3 마스크 패턴(145)이 형성될 수 있다. 제3 마스크 패턴(145)은 포토레지스트 패턴을 포함할 수 있다. 제3 마스크 패턴(145)은 내부 마스크 패턴(145A) 및 외부 마스크 패턴(145B)을 포함할 수 있다. 내부 마스크 패턴(145A)과 외부 마스크 패턴(145B)의 사이의 이격 공간에 단결정 물질 패턴(130C)의 홀 패턴들(130H)의 일부가 노출될 수 있다. 이후, 마스크 패턴(145)을 패터닝 마스크로 제4 식각 공정을 수행하여 도 2a에 도시된 광 통신부(100A)가 형성될 수 있다. 제4 식각 공정은 실리콘을 제거하는 공정을 포함할 수 있다. 제4 식각 공정은 클래딩들(120A, 120B, 120C)의 상부 표면이 노출되도록 단결정 물질 패턴(130C)을 패터닝하고 제3 마스크 패턴을 제거하는 공정들을 포함할 수 있다. 즉, 도 2a의 그루브(G)가 형성될 수 있다.
도 3m 및 3n은 비정질 물질층(130A)을 단결정 물질층(130B)으로 변화시키는 다른 공정들을 설명하기 위한 도면들이다.
도 3m을 참조하면, 도 3f에 설명된 공정에서, 패드 마스크 패턴(110A)이 노출되도록 비정질 물질층(130A)이 평탄화될 수 있다. 이후, 도 3g에서 설명된 단결정화 공정을 수행하여 도 3h에 도시된 모양으로 진행될 수 있다.
도 3n을 참조하면, 도 3m에 도시된 모양에서, 단결정화 공정을 진행하기 전에 패드 마스크 패턴(110A)이 제거될 수 있다. 이후, 도 3g에 설명된 단결정화 공정을 수행하고, 상부 표면을 부분적으로 평탄화하여 도 3i에 도시된 모양이 형성될 수 있다.
도 4a 내지 4e는 본 발명의 기술적 사상에 의한 광 통신부를 형성하는 다른 제조 방법을 설명하기 위한 개략적인 도면들이다.
도 4a를 참조하면, 도 3j에 설명된 공정에서, 제2 마스크 패턴(135)이 제2 마스크 홀들(135H2)을 포함할 수 있다. 제2 마스크 홀들(135H2)은 섬 형태로 배열될 수 있다. 응용 실시예에서, 제2 마스크 홀들(135H2)은 체커 또는 역-섬 모양으로 배열될 수도 있다.
도 4b를 참조하면, 도 4a의 공정이 진행된 이후, 제2 마스크 패턴(135)을 패터닝 마스크로 이용하여 단결정 물질층(130B)이 형성될 수 있다. 위에서 언급된 제3 식각 공정이 수행될 수 있다. 이후, 제2 마스크 패턴(135)이 제거될 수 있다. 단결정 물질층(130B)은 섬 패턴들(130p)을 포함할 수 있다. 이후, 도 3l에 설명된 공정이 수행되어 도 2b에 도시된 광 통신부(100B)가 형성될 수 있다. 도 3a 내지 4b를 참조하면 도 2c 및 2d에 도시된 광 통신부들(100C, 100D)을 형성하는 방법도 충분히 이해할 수 있을 것이다.
도 5a 내지 5d는 본 발명의 기술적 사상에 의한 광 통신부를 형성하는 다른 제조 방법을 설명하기 위한 개략적인 도면들이다.
도 5a를 참조하면, 기판(101) 상에 패드 마스크 패턴(110A)을 형성하고, 제4 깊이(D4)를 갖는 제4 트렌치(T4)가 형성될 수 있다. 본 공정은 도 3a 및 3b를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 5b를 참조하면, 제4 트렌치(T4) 내에 클래딩(120)이 형성될 수 있다. 클래딩(120)의 상부 표면이 평평하게 가공될 수 있다. 클래딩(120)의 상부 표면과 패드 마스크 패턴(110A)의 상부 패턴이 동일하거나 유사할 수 있다. 이후 패드 마스크 패턴(110A)이 제거될 수 있다.
도 5c를 참조하면, 비정질 물질층(130A)이 클래딩(120) 및 패드 마스크 패턴(110A)의 상부에 형성될 수 있다. 점선은 비정질 물질층(130A)의 내부에 존재하는 각 구성 요소들의 경계선들을 가상적으로 나타내기 위한 것이다.
도 5d를 참조하면, 단결정화 공정을 수행하여 비정질 물질층(130A)이 단결정 물질층(130B)으로 변화될 수 있다. 보다 상세한 설명은 도 3g 및 6e를 참조하여 이해될 수 있다. 이후 부분적으로 평탄화 공정을 수행하여 도 3i에 도시된 모양이 형성될 수 있다. 이후의 공정은 3j 이후의 도면들을 참조하여 이해될 수 있다.
도 6a 내지 6e는 본 발명의 기술적 사상에 의한 광 통신부를 형성하는 다른 제조 방법을 설명하기 위한 개략적인 도면들이다.
도 6a를 참조하면, 도 3a와 비교하여, 패드 마스크층(110) 상에 바(bar) 형태(116P)를 포함하는 마스크 패턴(116)이 형성될 수 있다. 마스크 패턴에 의해 제5 트렌치(T5)가 형성될 수 있다. 마스크 패턴(116)은 제1 마스크 패턴(115)을 참조하여 이해될 수 있다.
도 6b를 참조하면, 마스크 패턴(116)을 패터닝 마스크로 패드 마스크층(110)을 패터닝하여 패드 마스크 패턴(110A)이 형성될 수 있다. 계속해서, 마스크 패턴(116) 또는 패드 마스크 패턴(110A)을 패터닝 마스크로 기판(101)을 선택적으로 식각하여 제6 트렌치(T6)가 형성될 수 있다. 패드 마스크 패턴(110A)의 하부에는 바 형태의 돌출부들(105B)이 형성될 수 있다.
도 6c를 참조하면, 제6 트렌치(T6) 내에 클래딩(120)이 형성될 수 있다. 클래딩(120) 상에 제7 트렌치(T7)가 형성될 수 있다. 클래딩(120)의 상부 또는 제7 트렌치(T7) 내에 바 형태의 돌출부들(105B)이 노출될 수 있다. 패드 마스크 패턴(110A)은 제거되지 않을 수 있으나, 본 발명의 기술적 사상이 다양하게 응용, 실시될 수 있다는 것을 보이기 위하여 제거된 것으로 도시되었다. 도면의 점선은 보이지 않는 외곽선 또는 경계선들을 가상적으로 나타낸 것이다.
도 6d를 참조하면, 제7 트렌치(T7) 내에 비정질 물질층(130A)이 충진될 수 있다. 비정질 물질층(130A)은 기판(101) 상에 충분한 두께로 형성될 수도 있다. 도면은 비정질 물질층(130A)의 상부가 부분적으로 평탄화된 모양인 것으로 이해될 수 있다.
도 6e를 참조하면, 바 형태의 돌출부들(105B) 및 기판(101)의 표면들(S)을 단결정화 씨드로 이용하는 단결정화 공정을 수행하여 비정질 물질층(130A)이 단결정 물질층(130B)으로 변화될 수 있다. 보다 상세한 설명은 도 3g 및 5d를 더 참조하여 이해될 수 있다. 이후, 평탄화 공정 등을 더 수행하여 도 3i에 도시된 모양이 형성될 수 있다.
도 7a 내지 7e는 본 발명의 기술적 사상에 의한 광 통신부를 형성하는 또 다른 제조 방법을 설명하기 위한 개략적인 도면들이다.
도 7a를 참조하면, 패드 마스크층(110) 상에 섬(island) 또는 기둥(pillar) 형태(117P)를 포함하는 마스크 패턴(117)이 형성될 수 있다. 마스크 패턴에 의해 제8 트렌치(T8)가 형성될 수 있다.
도 7b를 참조하면, 마스크 패턴(117)을 패터닝 마스크로 패드 마스크층(110)을 패터닝하여 패드 마스크 패턴(110A)이 형성될 수 있다. 계속해서, 마스크 패턴(116) 또는 패드 마스크 패턴(110A)을 패터닝 마스크로 기판(101)을 선택적으로 식각하여 제9 트렌치(T9)가 형성될 수 있다. 패드 마스크 패턴(110A)의 하부에는 섬 또는 필라 형태의 돌출부들(105C)이 형성될 수 있다.
도 7c를 참조하면, 제9 트렌치(T9) 내에 클래딩(120)이 형성될 수 있다. 클래딩(120) 상에 제10 트렌치(T10)가 형성될 수 있다. 클래딩(120)의 상부 또는 제10 트렌치(T10) 내에 섬 또는 필라 형태의 돌출부들(105C)이 노출될 수 있다. 패드 마스크 패턴(110A)은 제거될 수도 있으나, 본 발명의 기술적 사상이 다양하게 응용, 실시될 수 있다는 것을 보이기 위하여 제거되지 않은 것으로 도시되었다. 도면의 점선은 보이지 않는 외곽선 또는 경계선들을 가상적으로 나타낸 것이다.
도 7d를 참조하면, 제10 트렌치(T10) 내에 비정질 물질층(130A)이 충진되고 평탄화될 수 있다. 도면은 비정질 물질층(130A)의 상부가 평탄화되어 패드 마스크 패턴(110A)읠 일부(110P)이 노출될 수도 있다는 것을 암시하는 것으로 이해될 수 있다. 패드 마스크 패턴(110A)읠 일부(110P)이 노출되지 않는 경우는 도 3g를 참조하여 이해될 수 있을 것이다.
도 7e를 참조하면 섬 또는 필라 형태의 돌출부들(105C)의 측면 및 기판(101)의 측면을 단결정화 씨드로 이용하는 단결정화 공정을 수행하여 비정질 물질층(130A)이 단결정 물질층(130B)으로 변화될 수 있다. 이후, 도 3h에 도시된 모양이 형성될 수 있다.
본 명세서에서 설명된 다양한 구조 및 모양들은 서로 별개가 아니라 얼마든지 호환될 수 있음이 충분히 이해될 수 있을 것이다. 본 발명의 기술적 사상의 다양한 실시예들에 의한 광 통신부를 형성하는 다양한 공정들 반도체 칩의 활성 영역 분리용 구성 요소(active isolating elements) 또는 전계 절연 영역(field oxide region)을 형성하는 공정들과 호환성을 가지므로 간단한 공정을 통해 수행될 수 있다. 또는, 에피택셜 성장 방법을 사용하는 다양한 공정들, 예를 들어, 수평형(planar), 핀형(FIN), 또는 매립형 채널(buried channel array) 등을 가진 게이트 전극들을 형성하는 공정, 상승된 소스/드레인(elevated source/drain)을 형성하는 공정, 랜딩 패드(landing pads)를 형성하는 공정, 단결정 전하 저장부를 형성하는 공정 등과 호환성을 가지므로 단순화된 공정을 통해 수행될 수 있다.
도 8은 본 발명의 본 발명의 기술적 사상의 일 실시예에 의한 반도체 소자를 개념적으로 도시한 블록도이다. 도 8을 참조하면, 반도체 소자(1000)는 소자 기판(1100) 상에 배치된 셀 블록(1200) 및 광 통신 블록(1300)을 포함한다. 셀 블록(1200)과 광 집적 회로 블록(1300)은 배선(1400)을 통하여 서로 전기적으로 연결될 수 있다. 반도체 소자(100)는 디램(DRAM), 에스램(SRAM), 플래시 메모리(flash memory), 피램(PRAM), 엠램(MRAM), 알램(RRAM) 등을 포함하는 메모리 소자, 또는 로직 소자를 포함할 수 있다. 소자 기판(1100)은 실리콘 웨이퍼를 포함할 수 있다. 셀 블록(1200)은 다수 개의 메모리 셀 또는 다수 개의 트랜지스터를 포함할 수 있다. 광 집적 회로 블록(1300)은 본 명세서에서 설명된 다양한 광 통신부들 중 하나를 포함할 수 있다. 배선(1400)은 전기적 또는 광학적으로 신호를 전달할 수 있다. 광 집적 회로 블록(1300)은 광 통신부를 이용하여 외부의 다른 전자 소자, 모듈, 또는 시스템과 광학적 또는 전기적으로 소통할 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈을 도시한 블록도이다. 도 9를 참조하면, 반도체 모듈(2000)은 모듈 기판(2100), 다수의 반도체 소자들(2200), 제어 소자(2300) 및 다수의 입출력 부들(2400)을 포함할 수 있다. 반도체 소자들(2200)은 메모리 소자를 포함할 수 있다. 메모리 소자는 도 8에 설명된 반도체 소자들 중 하나를 포함할 수 있다. 제어 소자(2300)는 마이크로프로세서 같은 로직 소자를 포함할 수 있다. 입출력부들(2400)는 반도체 칩 또는 전도성 터미널을 포함할 수 있다. 반도체 소자들(2200), 제어 소자(2300), 및 입출력 부들(2400)은 서로(one another) 전기적 또는 광학적으로 연결될 수 있다. 반도체 소자들(2200), 제어 소자(2300) 및 입출력 부들(2400) 중 어느 하나는 본 명세서에 설명된 광 통신부를 포함할 수 있다.
도 10은 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템을 도시한 블록도이다. 도 10을 참조하면, 전자 시스템(3000)은, 인터페이스(3100), 컨트롤러(3200), 메모리(3300) 및 외부 입력/출력 장치(3400)를 포함할 수 있다. 인터페이스(3100)는 버스(3500)를 통해서 컨트롤러(3200), 메모리(3300) 및 외부 입력/출력 장치(3400)와 전기적 또는 광학적으로 연결될 수 있다.
전자 시스템(3000)은 개인 휴대용 정보 단말기(Personal Digital Assistant; PDA), 휴대용 컴퓨터(Portable computer), 웹 타블렛(web tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone) 및 디지털 뮤직 플레이어(Digital Music Player)를 포함할 수 있다. 인터페이스(3100)는 외부 시스템(External System)과 데이터를 통신(communicating)할 수 있다. 즉, 인터페이스(3100)는 통신 네트워크(network)로 데이터를 송출하거나, 통신 네트워크로부터 데이터를 받는 역할을 할 수 있다. 인터페이스(3100)는 본 발명의 기술적 사상의 일 실시예에 의한 광 통신부(100), 반도체 소자(1000) 또는 반도체 모듈(200)을 포함할 수 있다. 인터페이스(3100)는 광 신호를 이용하여 외부 시스템과 데이터를 통신할 수 있다. 이에 따라, 인터페이스(3100)는 종래와 비교하여 우수한 신호 전송 속도 및 신호 전송 안정성을 보일 수 있다. 컨트롤러(3200)는 마이크로프로세서(Microprocessor)와 같은 로직 소자, 로직 패키지 또는 로직 모듈을 포함할 수 있다. 외부 입력/출력 장치(3400)는 키패드(key pad), 키보드(key board), 터치 스크린 및/또는 표시 장치(display)일 수 있다.
메모리(4300)는 컨트롤러(3200)에 의해 수행된 정보를 일시적 또는 영구적으로 저장할 수 있다. 메모리(3300)는 인터페이스(3100)와 전기적 또는 광학적으로 연결될 수 있다. 이 경우, 메모리(4300)는 본 발명의 기술적 사상에 따른 광 통신부를 포함할 수 있다.
전자 시스템(4000)는 본 발명의 기술적 사상에 따른 광 통신부(100), 반도체 소자(1000) 및/또는 반도체 모듈(2000)을 포함하는 인터페이스(3100)에 의해 외부 시스템과 광학적으로 데이터를 송수신할 수 있다. 이에 따라, 전자 시스템(3000)은 안정적이고 빠르게 데이터를 송수신할 수 있다.
그 외, 도면에 참조 부호가 표시되지 않았거나, 참조 부호만 표시된 구성 요소들은 본 명세서의 다른 도면들 및 그 설명들로부터 그 이름과 기능 등이 쉽게 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
10, 100: 광 통신부
11, 101: 기판
13, 15: 커플러
17: 도파로
105: 돌출부
110: 패드 마스크층
115, 1
120: 클래딩
130A: 비정질 물질층
130B: 단결정 물질층
150: 커플러
155: 그래이팅
160: 도파로
G: 그루브
T: 트렌치

Claims (10)

  1. 기판;
    상기 기판 상에 배치된 클래딩;
    상기 클래딩을 수직으로 관통하고 상기 기판과 물질적으로 연속되는 돌출부; 및
    상기 클래딩 및 상기 돌출부 상에 배치된 커플러를 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 기판 및 상기 돌출부는 단결정 실리콘을 포함하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 커플러는 단결정 실리콘을 포함하고, 상기 돌출부와 물질적으로 연속되는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 커플러와 물질적으로 연속되고, 상기 커플러와 동일한 수직 높이를 갖는 도파로를 더 포함하는 반도체 소자.
  5. 제 4 항에 있어서,
    상기 도파로는 상기 돌출부와 접촉하지 않는 반도체 소자.
  6. 제 1 항에 있어서,
    상기 클래딩은 다수 개로 형성되고, 상기 커플러는 적어도 두 개 이상의 클래딩들의 상부에 위치하는 반도체 소자.
  7. 제 1 항에 있어서,
    상기 기판은 그루브를 포함하고,
    상기 그루브의 바닥 면은 상기 클래딩의 상부 표면을 포함하는 반도체 소자.
  8. 제 7 항에 있어서,
    상기 커플러는 상기 그루브 내에 위치하고, 상기 그루브의 깊이와 상기 커플러의 수직 높이가 동일한 반도체 소자.
  9. 제 7 항에 있어서,
    상기 그루브의 측벽과 상기 돌출부의 최소 거리는 10㎛ 이상 20㎛ 이하인 반도체 소자.
  10. 단결정 실리콘을 포함하는 기판;
    상기 기판 내에 매립된 다수 개의 실리콘 산화물;
    상기 실리콘 산화물들 상에 배치된 단결정 실리콘 층; 및
    상기 실리콘 산화물들의 사이에 배치되고 상기 기판 및 상기 단결정 실리콘층과 물질적으로 연결되는 돌출부를 포함하는 반도체 소자.
KR1020110056949A 2011-06-13 2011-06-13 광 통신부를 갖는 반도체 소자 KR20120137839A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110056949A KR20120137839A (ko) 2011-06-13 2011-06-13 광 통신부를 갖는 반도체 소자
US13/412,210 US9103974B2 (en) 2011-06-13 2012-03-05 Semiconductor devices having optical transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110056949A KR20120137839A (ko) 2011-06-13 2011-06-13 광 통신부를 갖는 반도체 소자

Publications (1)

Publication Number Publication Date
KR20120137839A true KR20120137839A (ko) 2012-12-24

Family

ID=47293279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110056949A KR20120137839A (ko) 2011-06-13 2011-06-13 광 통신부를 갖는 반도체 소자

Country Status (2)

Country Link
US (1) US9103974B2 (ko)
KR (1) KR20120137839A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3024781B1 (fr) * 2014-08-11 2017-12-15 Commissariat Energie Atomique Procede de fabrication d'un guide optique
WO2016170859A1 (ja) * 2015-04-24 2016-10-27 技術研究組合光電子融合基盤技術研究所 グレーティングの構造及びこれを備えたグレーティングカプラの製造方法
KR102632526B1 (ko) 2018-04-11 2024-02-02 삼성전자주식회사 광 집적 회로
CN114008524A (zh) * 2019-06-05 2022-02-01 应用材料公司 用于平坦光学装置的孔
US11525957B2 (en) 2020-03-31 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication process control in optical devices
TWI768794B (zh) * 2020-03-31 2022-06-21 台灣積體電路製造股份有限公司 光學裝置與其製造方法
EP4182735A1 (en) 2020-07-20 2023-05-24 Applied Materials, Inc. Integrated conductive apertures for optical devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379995B (en) * 2001-09-21 2005-02-02 Kamelian Ltd An optical coupling
KR100394019B1 (ko) 2001-09-29 2003-08-09 엘지전자 주식회사 광통신용 커플러 소자의 제조 방법
US7245803B2 (en) 2003-02-11 2007-07-17 Luxtera, Inc. Optical waveguide grating coupler
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
KR101153369B1 (ko) 2008-12-11 2012-06-08 한국전자통신연구원 광학장치
FR2942047B1 (fr) * 2009-02-09 2011-06-17 Commissariat Energie Atomique Structure et procede d'alignement d'une fibre optique et d'un guide d'ondes submicronique
US8791405B2 (en) 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
KR101645256B1 (ko) 2009-12-03 2016-08-03 삼성전자주식회사 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
KR20110092043A (ko) 2010-02-08 2011-08-17 삼성전자주식회사 변조기, 이를 이용한 변조방법 및 이를 이용하는 광 통신 시스템
US8842942B2 (en) 2010-02-08 2014-09-23 Samsung Electronics Co., Ltd. Optical modulator formed on bulk-silicon substrate
KR20110112126A (ko) 2010-04-06 2011-10-12 삼성전자주식회사 실리콘 기반 광변조기
KR101642834B1 (ko) 2010-04-09 2016-08-11 삼성전자주식회사 Ｌｅｇ 공정을 이용하여 벌크 실리콘 웨이퍼의 필요한 영역내에 ｓｏⅰ층을 형성하는 반도체 소자의 제조방법
KR20120015929A (ko) 2010-08-13 2012-02-22 삼성전자주식회사 광전 집적 회로 장치 및 그 형성 방법

Also Published As

Publication number Publication date
US20120314991A1 (en) 2012-12-13
US9103974B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
KR20120137839A (ko) 광 통신부를 갖는 반도체 소자
US5987196A (en) Semiconductor structure having an optical signal path in a substrate and method for forming the same
CN101373281B (zh) 用于电光调制器的波导电容器
KR102166523B1 (ko) 나노 스케일 형상 구조 및 형성 방법
CN109564362A (zh) 光电装置
US20230003943A1 (en) Manufacture of semiconductor device with optical transmission channel between optical coupler and outside of the semiconductor device
TWI717072B (zh) 金氧半導體模組與發光二極體元件顯示裝置
KR20120137840A (ko) 매립형 광 입출력 소자 및 그의 제조 방법
KR20110090585A (ko) 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법
KR20150062231A (ko) 반도체 레이저 및 그 제조방법
KR20150015965A (ko) 광 스위칭 소자 및 그의 제조 방법
US8993420B2 (en) Methods of forming epitaxial layers
CN110361810B (zh) 光学集成电路
KR20120015929A (ko) 광전 집적 회로 장치 및 그 형성 방법
US8901694B2 (en) Optical input/output device and method of fabricating the same
KR101645256B1 (ko) 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
US9017926B2 (en) Overlay mark and method of forming the same
CN111816671A (zh) 磁性随机存储器及其形成方法
JP3808804B2 (ja) 光導波路構造及びその製造方法
CN111816757A (zh) 磁性随机存储器及其形成方法
CN111562688B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
US20230341624A1 (en) Integrated optical devices and methods of forming the same
WO2024000094A1 (en) 无标题
US8546162B2 (en) Method for forming light guide layer in semiconductor substrate
KR101944935B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application