KR100394019B1 - 광통신용 커플러 소자의 제조 방법 - Google Patents

Abstract

본 발명은 웨이브 가이드와 광자 결정을 집적하여 각각의 기술을 홀로 실시했을 경우에 보여지는 단점을 서로 보완하는 광통신 소자 제조 기술을 제공하기 위한 것으로서, 기판 위에 하부 클래드층, 코어층을 증착하고 상기 코어층을 패터닝하여 도파로를 형성한 후, 전면에 덮개층(over-cladding)을 형성하여 웨이브 가이드를 형성하는 단계와, 상기 덮개층 위에 PR을 코팅한 후, 코어층 이외의 PR 영역에 다수개의 홀을 덮개층이 노출되도록 형성하는 단계와, 상기 형성된 다수개의 홀과 동일한 위치에 하부 클래드층이 노출되도록 덮개층과 클래드층을 식각하여 인접한 코어층보다 형성된 홀이 아래까지 식각되도록 형성하는 단계와, 상기 PR을 제거하고 상기 식각되어 형성된 홀 사이를 비정질(amorphous)이나 폴리 상태인 실리콘을 증착하여 광자 결정을 형성하는 단계를 포함하여 이루어지므로서, 소자 크기의 소형화를 달성하고, 방사(radiation) 손실을 줄이거나 없앰으로써, 소자 특성 향상을 도모하여 커플러를 비롯한 고집적화에 적합한 웨이브 가이드를 제공할 수 있다.

Description

광통신용 커플러 소자의 제조 방법{method for production of optical communication type coupler element}

본 발명은 광통신 분야 응용을 위한 광자결정과 웨이브 가이드가 일관공정에 의해 집적된 광통신용 커플러 소자의 제작에 관한 것이다.

광통신에 있어서는 필요에 따라 하나의 광 파이버로부터의 신호를 여러 개의 신호광으로 분리(split)하거나 여러 개의 신호광을 한 개의 도파로 또는 하나의 광 파이버로 합파하는 기능의 디바이스가 필요 불가결하다.

그러한 기능을 갖는 광 디바이스로서 슬래브(slab) 웨이브 가이드를 이용한 커플러(1:N 또는 N:1, N:N)가 현재 사용되고 있다.

하지만 현재의 커플러 소자는 다음과 같은 문제점을 갖고 있다.

도파로형 광회로에서는 빛의 도파 원리로서 빛의 전반사 조건을 이용하고 있고, 급격한 휨은 큰 방사 손실을 초래한다.

따라서 가파른 각도로 도파로를 굴곡시키는 것이 어렵고 현재 상태로서는 cm 오더(order)의 곡률 반경이 필요해지기 때문에 광회로 전체가 cm 오더(order)의 크기가 되고 소형화가 어렵게 된다.

특히, 여러 단위 소자들이 집적된 고집적 광회로 일수록 이것은 심각한 문제가 된다.

이를 해결하기 위해, 광자 결정을 이용하여 빛을 급격히 굴절시키거나 분리(split)하는 것에 대한 종래의 발명에 대해 기술하면 다음과 같다.

광자 결정이란 유전체를 주기적으로 배열한 물질을 말하는데, 일반적으로 결정 구조를 갖는 물질들은 그 물질을 구성하는 원자나 분자들의 규칙적인 배열로 인하여 주기적인 전위(potential)가 생겨 전자들의 움직임(propagation)에 영향을 미친다.

이로 인하여 생기는 중요한 현상이 바로 띠간격(band gap)의 형성이다.

이러한 개념은 광자에서도 마찬가지로 적용되는데, 이 때는 유전체가 광자에 대한 전위의 역할을 한다.

이 경우도 전자의 경우와 마찬가지로 띠간격(band gap)이 형성되는데 이를 전자의 띠간격(band gap)과 구별하여 광자 띠간격(photonic band gap)이라고 부른다.

광자 결정을 광자 띠간격 물질(photonic band gap material : PBG)이라고 부르는 이유가 바로 이 때문이다.

이러한 광자결정은 1987년 Yablonobitch와 John이 각각 독자적으로 빛에 대해서도 동일한 띠간격 개념이 적용될 수 있다고 발표함으로써, 알려지게 되었다.

빛에 대하여 전위로 작용하는 것이 유전체이므로 이를 주기적으로 배열하면 광자 띠간격(photonic band gap)이 생겨 특정한 파장을 가진 전자기파를 선택적으로 통과시킬 수도 있고, 진행을 막을 수도 있다고 제안한 것이다.

이러한 제안은 1989년 Yablonovitch 그룹이 이차원 구조의 광자결정에서 광자띠 간격이 존재한다는 것을 실험적으로 보임으로써, 현실화되었다.

그 후 1991년 상기 Yablonovitch 그룹이 마이크로파 영역에 해당하는 주파수 영역에서 띠간격을 갖는 3차원 광자결정을 제작하여 광자결정이 실제 소자로 응용될 수 있는 가능성을 제시한 이래 여러 곳에서 활발한 연구가 이루어지고 있다.

또한 일본 NEC의 Hideo Kosaka와 도호쿠대의 Shojiro Kawakami는 광자결정(photonic crystal)의 높은 분산(highly dispersive) 성질을 이용하여 파장분파회로와 레이저, 수광소자, 광 파이버를 접속하는 광집적회로(photonic light wave circuit)를 발명하였다.

하지만 상기의 종래 광자 결정 응용에 관한 발명은 다음과 같은 심대한 문제점을 가지고 있다.

첫 번째는 고질적인 손실에 관한 문제이다.

즉, 외부에서 광신호가 광자 결정에 입사할 때, 레이저가 자유공간을 전파해서 도달하거나, 파이버를 통해서 바로 광자 결정(photonic crystal)에 도달하게 된다.

이러한 모든 경우에 대해 광자 결정 내, 외부 굴절률의 차이에서 기인한 손실이 있고, 광자 결정의 두께가 광신호의 모드 및 식각 공정의 난이도를 고려하여 수 마이크로 이하로 얇아지므로 얼라인(align)의 부정확에 의한 손실이 발생된다.

두 번째는 공정의 재현성 및 허용오차(tolerance)에 대한 문제이다.

광자 결정을 이용한 광도파 회로에서는 우선 완전 결정을 형성하고 뒤이어 라인 결함을 도입할 필요가 있는 것이지만, 현재로서는 완전 결정 중에 의도적으로 결함 구조를 도입하고 선상 또는 굴곡 도파로를 형성하는 것은 기술적으로 매우 어렵다.

예를 들면 현재 광통신에 사용되고 있는 빛의 파장인 1.5um 부근에서는 이러한 선상 또는 굴곡 도파로 구조를 적어도 0.1um 오더(order)의 가공 제어성 하에서 실현해야하므로 공정 코스트 상승 및 수율 하락의 요인이 된다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 소자 크기의 소형화를 달성하고, 방사(radiation) 손실을 줄이거나 없앰으로써, 소자 특성 향상을 도모하여 커플러를 비롯한 고집적화에 매우 적합한 웨이브 가이드를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 웨이브 가이드와 광자 결정을 집적하여 각각의 기술을 홀로 실시했을 경우에 보여지는 단점을 서로 보완하는 광통신 소자 제조 기술을 제안하는데 있다.

도 1a 내지 도 1e 는 본 발명에 따른 광통신용 커플러 소자 중 슬래브 웨이브 가이드를 형성하기 위한 공정을 나타낸 도면

도 2a 내지 도 2b 는 도 1e에서 Y-커플링 제작을 위해서 패터닝한 코어층을 위에서 본 평면도

도 3a 내지 도 5c는 본 발명에 따른 광통신용 커플러 소자 중 광자 결정 형성을 위한 공정을 나타낸 도면

도 6 은 본 발명에 따른 2차원 광자 결정의 실시예를 나타낸 도면

*도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 하부 클래드층

3, 3' : 코어층 4, 4' : 덮개층

5 : 얼라인 키 6 : PR

7 : 실리콘

상기와 같은 목적을 달성하기 위한 본 발명에 따른 광통신용 커플러 소자의 제조 방법의 특징은 기판 위에 하부 클래드층, 코어층을 증착하고 상기 코어층을 패터닝하여 도파로를 형성한 후, 전면에 덮개층(over-cladding)을 형성하여 웨이브 가이드를 형성하는 단계와, 상기 덮개층 위에 PR을 코팅한 후, 코어층 이외의 PR 영역에 다수개의 홀을 덮개층이 노출되도록 형성하는 단계와, 상기 형성된 다수개의 홀과 동일한 위치에 하부 클래드층이 노출되도록 덮개층과 클래드층을 식각하여 인접한 코어층보다 형성된 홀이 아래까지 식각되도록 형성하는 단계와, 상기 PR을 제거하고 상기 식각되어 형성된 홀 사이를 비정질(amorphous)이나 폴리 상태인 실리콘을 증착하여 광자 결정을 형성하는 단계와, 전면에 이후 회로의 설계에 따라 메탈층이나 절연체 혹의 이들의 다층 레이어를 증착하고 패터닝하여 광통신용 소자를 제작을 완료하는 단계를 포함하여 이루어지는데 있다.

이때 상기 다수개의 홀은 코어층을 제외한 전 영역에 배역되거나, 또는 휘는 부분이나 도파로의 넓이가 변하는 영역에 국소적으로 배열되는데 다른 특징이 있다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 광통신용 커플러 소자의 제조 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1a 내지 도 1e 는 본 발명에 따른 광통신용 커플러 소자 중 슬래브 웨이브 가이드를 형성하기 위한 공정을 나타낸 도면이다.

먼저, 도 1a와 같이 Si 기판(1) 위에 하부 클래드층(2)을 증착하고, 이어 상기 하부 클래드층(2) 위에 코어층(3)을 증착한다.

이때 상기 하부 클래드층(2)은 SiO₂글라스가 사용되고, 상기 코어층(3)은 SiO₂-GeO₂글라스가 사용된다.

그리고 도 1b와 같이 고밀화(consolidation) 공정을 통해 코어층(3)을 형성한다. PECVD 등 고밀화 공정이 필요치 않는 증착공정을 적용할 수도 있다.

이어 도 1c와 같이 상기 코어층(3)을 패터닝하여 도파로 패턴(3')을 형성한다.

그리고 도 1d와 도 1e와 같이 전면에 SiO₂(4)를 증착한 후 고밀화 공정을 통해 덮개층(over-cladding)(4')을 형성한다. PECVD 등 고밀화 공정이 필요치 않는증착공정을 적용할 수도 있다.

이때 도 1c에서 이루어지는 도파로 패턴은 실리콘 공정을 이용하여 제작하게 되며, 특히 후막의 수직적 식각을 위한 RIE(Reactive Ion Etching), ICP(Inductively Coupled Plasma) 등의 공정이 사용된다. 그리고 습식 식각도 가능하다.

도 2a 내지 도 2b 는 도 1e에서 Y-커플링 제작을 위해서 패터닝한 코어층을 위에서 본 평면도이다.

도 2a 내지 도 2b 는 소자의 종류 및 회로의 설계에 따라 패터닝 형태가 달라질 수 있으며, 코어층(3')의 패턴은 웨이브 가이드 형태 이외에도 이후 공정 집적화를 위한 포토 작업의 얼라인 키(align key)(5) 형태도 포함된다.

상기 얼라인 키(5)는 도 2b에서와 같이 십자 모양 또는 목적에 부합되는 한 다양한 형태의 도형이 될 수 있다.

그리고 얼라인 키(5)의 위치는 웨이퍼의 가장자리 또는 회로의 주변부 중 웨이브 가이드 역할을 하지 않는 곳 그리고 회로의 기술에 영향을 미치지 않는 곳에 위치하고, 후속하는 공정 방법에 따라 위치 및 모양이 달라질 수 있다.

즉, 후속의 광자 결정(photonic crystal) 형성용 마스크 작업을 용이하게 하고 설계된 회로의 작동이 방해받지 않는 한 자유도를 갖는다.

이와 같이 얼라인 키(5)가 필요한 이유는 통상의 웨이브 가이드용 마스크가 웨이퍼의 전체 영역을 한번에 처리하는 컨택 마스크를 사용하는데, 이로 인해 광자 결정(photonic crystal) 패터닝에 요구되는 작은 특징(feature) 크기를 구현하는데어려움이 있기 때문이다.

따라서 광자 결정을 위한 마스크 작업은 보통의 CMOS 공정에 사용되는 스테퍼 형태(stepper type)의 5X 나 4X 등의 마스크가 사용되기 때문에 얼라인 스테퍼(align step)이 필요하게 된다.

그리고 얼라인 키(align key)(6)의 크기는 통상 한 변의 길이가 100um 내외이다.

도 3a 내지 도 5c는 본 발명에 따른 광통신용 커플러 소자 중 광자 결정 형성을 위한 공정을 나타낸 도면이다.

도 3a와 같이, 도 1e와 같이 설계된 코어 회로에 따라 코어층(3')이 패터닝된 덮개층(4')위에 PR(6)을 코팅한 후, 마스크 작업을 통해 정의된 형태로 코어층(3') 이외의 영역에 다수개의 홀을 덮개층(4')이 노출되도록 형성한다.

이때, 마스크 작업의 용이성을 위하여 PR(6) 대신에 무반사 층(anti-reflection layer)으로 옥시질화물(Oxynitride : SiON)류나 유기 B-arc(Bottom anti-reflection-coating) 등이 사용되어질 수 있다.

광자 결정의 주기적인 패턴은 코어층(3')을 제외한 전 영역에 배역되거나, 특별히 방사(radiation)가 염려되는 부분, 즉 휘는 부분이나 도파로의 넓이가 변하는 영역에만 국소적으로 배열될 수 있다.

도 3b는 도 3a에서 이루어진 공정의 평면도를 나타내고 있다.

이어 도 4a와 같이, 상기 마스크 작업을 통해 홀이 형성된 PR을 사용하여 RIE 또는 습식(wet) 식각의 방법으로 클래드층(4')을 식각하여 하부클래드층(2)이노출되도록 한다.

이때 홀의 바닥은 실리콘 서브(1)까지 완전히 닿을 정도로 식각할 수도 있으며, 인접한 코어층(3')의 높이를 지나서 하부 클래드(2)의 중간쯤에서 정지하여도 된다.

중요한 것은 인접한 코어층(3') 보다는 아래까지 식각되어야 한다는 것이다.

이어, PR(6)을 제거(strip)한다.

도 4b는 도 4a에서 이루어진 공정의 평면도를 나타내고 있다.

이어 도 4a에서 식각되어 형성된 홀 사이를 도 5a와 같이 굴절률의 차이가 큰 비정질(amorphous)이나 폴리 상태인 실리콘(7)을 증착하여 채운다.

통상적인 광통신에 사용되는 광파장 1.3~1.55um 대에 대하여 유용한 광자 결정의 피치는 대략 1um 내외 또는 이보다 작은 서브-마이크로(sub-micron) 영역이며, 그 홀의 크기 또한 그러할 것이다.

그리고 홀 크기가 작아지면 통상의 경우 그것을 채우는 것도 어려워서 중간에 공동(void)이 발생할 수 있으나, CVD 폴리 또는 비정질 실리콘 공정의 경우 물질 및 공정 특성 상 홀의 크기가 1000Å 정도로 충분히 작더라도 공동(void) 없이 홀을 잘 채울 수 있다.

도 5a는 증착 직후의 모습이며, 이것으로 충분한 공정이 될 수 있고, 경우에 따라 도 5b와 같이, 후속공정이나 소자 설계의 목적에 따라 습식 또는 건식 방법으로 상부 전면의 실리콘을 제거하고 홀 속의 실리콘(7)만이 존재하도록 할 수 있다.

물론, 폴리나 비정질 실리콘(7) 이외에도 굴절률 차이를 산화물과 갖는 물질이라면 공정 정합성이나 회로 설계를 고려하여 여러 다른 물질, 예를 들면 폴리머(polymer)류나 질화물(nitride) 등이 사용 될 수 있다.

이후 회로의 설계에 따라 메탈층이나 절연체 혹의 이들의 다층 레이어를 증착하고 패터닝하여 광통신용 소자를 제작완료 한다.

도 6 은 상기의 공정을 통해 2차원 광자 결정의 실시예를 나타낸 도면이다.

상기의 설명은 광통신에 국한하였지만, 본 발명은 광통신을 포함한 마이크로웨이브에서부터 UV까지의 모든 대역을 포함한다.

그리고 이러한 영역의 파장대에 대응하는 광자 밴드 갭(photonic band gap)을 갖는 광자 결정을 제작하여 전자기의 방사(electromagnetic radiation)를 없애거나 획기적으로 줄일 수 있다.

또한 본 발명은 웨이브 가이드 소자에만 국한하지 않고 발광 소스(light source), 검파기, 레이저, 파워 스플리터(power splitter), 파워 컴바인어(power combiner), 테이퍼(taper), 간섭계(interferometer) 등과 이들이 포함되는 집적회로에 사용된다.

이와 같이 본 발명의 커플러 또는 이를 포함하는 광집적회로 제작은 기판의 표면에 슬래브 웨이브 가이드를 가지는 동시에 2차원 격자상에 굴절률이 다른 매질로된 주기구조인 광자 결정이 형성되어 있다.

이상에서 설명한 바와 같은 본 발명에 따른 광통신용 커플러 소자의 제조 방법은 다음과 같은 효과가 있다.

첫째, 소자의 크기를 소형화하고 방사(radiation) 손실을 줄이거나 없앰으로서 소자 특성 향상을 도모할 수 있으며, 커플러를 비롯한 고집적화에 매우 적합한 웨이브 가이드를 제공할 수 있다.

둘째, 슬래브 웨이브 가이드와 광자 결정 각각의 기술을 홀로 실시했을 경우에 보여지는 단점을 보안할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (10)

1. 기판 위에 하부 클래드층, 코어층을 증착하고 상기 코어층을 패터닝하여 도파로를 형성한 후, 전면에 덮개층(over-cladding)을 형성하여 웨이브 가이드를 형성하는 단계와,

   상기 덮개층 위에 PR을 코팅한 후, 코어층 이외의 PR 영역에 다수개의 홀을 덮개층이 노출되도록 형성하는 단계와,

   상기 형성된 다수개의 홀과 동일한 위치에 하부 클래드층이 노출되도록 덮개층과 클래드층을 식각하여 인접한 코어층보다 형성된 홀이 아래까지 식각되도록 형성하는 단계와,

   상기 PR을 제거하고 상기 식각되어 형성된 홀 사이를 비정질(amorphous)이나 폴리 상태인 실리콘을 증착하여 광자 결정을 형성하는 단계와,

   전면에 이후 회로의 설계에 따라 메탈층이나 절연체 혹의 이들의 다층 레이어를 증착하고 패터닝하여 광통신용 소자를 제작 완료하는 단계를 포함하여 이루어지는 것을 특징으로 하는 통신용 커플러 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 하부 클래드층은 SiO₂글라스가 사용되고, 상기 코어층은 SiO₂-GeO₂글라스가 사용되는 것을 특징으로 하는 통신용 커플러 소자의 제조 방법.
3. 제 1 항에 있어서,

   상기 도파로 패턴은 RIE(Reactive Ion Etching), ICP(Inductively Coupled Plasma) 또는 습식 식각 중 어느 하나를 이용하는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.
4. 제 1 항에 있어서,

   상기 코어층의 패턴은 웨이브 가이드 형태 이외에 이후 공정 집적화를 위한 포토 작업의 얼라인 키(align key) 형태를 더 포함하여 형성하는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.
5. 제 4 항에 있어서,

   상기 얼라인 키는 십자 모양, 원형, 사각, 삼각 또는 다각형 모양 중 어는 하나의 형태로 웨이퍼의 가장자리 또는 회로의 주변부 중 웨이브 가이드 역할을 하지 않는 곳에 위치하는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.
6. 제 4 항에 있어서,

   상기 얼라인 키의 크기는 한 변의 길이가 100um 내외인 것을 특징으로 하는 통신용 커플러 소자의 제조 방법.
7. 제 1 항에 있어서,

   상기 PR 대신에 무반사 층(anti-reflection layer)으로 옥시질화물(Oxynitride : SiON)류나 유기 B-arc이 사용되는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.
8. 제 1 항에 있어서,

   상기 다수개의 홀은 코어층을 제외한 전 영역에 배역되거나, 또는 휘는 부분이나 도파로의 넓이가 변하는 영역에 국소적으로 배열되는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.
9. 제 1 항에 있어서,

   상기 홀 안에 증착되는 물질은 폴리머(polymer)류나 질화물(nitride) 이 사용 되는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.
10. 제 1 항에 있어서,

    상기 청구항 1의 제조방법에 의해 발광소스, 검파기, 레이저, 파워스플리터, 파워컴바인더, 테이퍼, 간섭계와 이들이 포함하는 집적회로의 제조에 사용되는 것을 특징으로 하는 광통신용 커플러 소자의 제조 방법.