KR20110090585A - 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법 - Google Patents

광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20110090585A
KR20110090585A KR1020100010457A KR20100010457A KR20110090585A KR 20110090585 A KR20110090585 A KR 20110090585A KR 1020100010457 A KR1020100010457 A KR 1020100010457A KR 20100010457 A KR20100010457 A KR 20100010457A KR 20110090585 A KR20110090585 A KR 20110090585A
Authority
KR
South Korea
Prior art keywords
substrate
clad layer
trench
forming
core
Prior art date
Application number
KR1020100010457A
Other languages
English (en)
Inventor
강필규
배대록
최길현
이종명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100010457A priority Critical patent/KR20110090585A/ko
Priority to US12/968,488 priority patent/US8422845B2/en
Publication of KR20110090585A publication Critical patent/KR20110090585A/ko
Priority to US13/840,466 priority patent/US8867882B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12016—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by the input or output waveguides, e.g. tapered waveguide ends, coupled together pairs of output waveguides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/02—Optical fibres with cladding with or without a coating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

광전 집적 회로 장치의 광 입/출력 소자가 제공된다. 이 광 입/출력 소자는 트렌치를 갖는 기판, 트렌치 내에 제공되되, 기판의 표면보다 낮은 상부면을 갖는 하부 클래드층, 및 트렌치의 측벽들로부터 이격되어 하부 클래드층 상에 제공되되, 기판의 표면과 실질적으로 동일한 높이의 상부면을 갖는 코어를 포함한다.

Description

광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법{Optical Input/Output Devices of Photo-Electric Integrated Circuit Devices and Methods of Forming the Same}
본 발명은 광 입/출력 소자 및 그 형성 방법에 관한 것으로, 더 구체적으로 광전 집적 회로 장치의 온 다이 광 입/출력 소자 및 그 형성 방법에 관한 것이다.
일반적으로 광도파로를 갖는 광 소자는 SOI(Silicon On Insulator) 기판을 이용하여 형성한다. SOI 기판은 실리콘 지지층, 실리콘 산화층 및 단결정 실리콘층으로 구성되어 있다. SOI 기판에는 단결정 실리콘층 아래에 하부 클래드층(cladding layer)으로 사용되는 실리콘 산화층이 이미 형성되어 있다. 따라서, 포토레지스트 패턴(photoresist pattern)을 이용하여 SOI 기판의 단결정 실리콘층을 식각하여 코어(core)를 형성한 후, 코어를 덮도록 SOI 기판 상에 상부 클래드층을 형성함으로써, 광도파로를 갖는 광 소자가 구현될 수 있다.
그런데 SOI 기판은 벌크 실리콘 웨이퍼(bulk silicon wafer)에 비하여 매우 고가이기 때문에, 상용화에 한계가 있다. 또한, SOI 기판에 구현되는 광도파로를 갖는 광 소자의 경우, SOI 기판에 구현되는 광도파로를 갖는 광 소자와 벌크 실리콘에 구현되는 디램(Dynamic Random Access Memory : DRAM) 등과 같은 전자 소자를 하나의 단일 기판에 집적하는 것이 어렵다. 따라서, 광도파로를 갖는 광 소자와 메모리를 갖는 전자 소자를 집적하기 위해서는, 광도파로를 갖는 광 소자를 패키지(package) 기판에 별도로 패키지하여 광전 집적 회로 소자를 제조해야 하기 때문에, 경제적으로나 기술적으로 어려움이 존재한다.
본 발명이 해결하려는 과제는 광전 집적 회로 장치의 신뢰성 및 수율을 향상시킬 수 있는 온 다이 광 입/출력 소자를 제공하는 데 있다.
본 발명이 해결하려는 하는 다른 과제는 광전 집적 회로 장치의 신뢰성 및 수율을 향상시킬 수 있는 온 다이 광 입/출력 소자의 형성 방법을 제공하는 데 있다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위하여, 본 발명은 온 다이 광 입/출력 소자를 제공한다. 이 광 입/출력 소자는 트렌치를 갖는 기판, 트렌치 내에 제공되되, 기판의 표면보다 낮은 상부면을 갖는 하부 클래드층, 및 트렌치의 측벽들로부터 이격되어 하부 클래드층 상에 제공되되, 기판의 표면과 실질적으로 동일한 높이의 상부면을 갖는 코어를 포함할 수 있다.
코어는 단결정 실리콘을 포함할 수 있다. 단결정 실리콘은 레이저 유도 에피택셜 성장 방식에 의해 형성된 것일 수 있다.
기판은 벌크 실리콘 웨이퍼일 수 있다.
하부 클래드층은 실리콘 산화물을 포함할 수 있다.
코어를 덮는 상부 클래드층을 더 포함할 수 있다. 상부 클래드층은 실리콘 산화물, 실리콘 질화 산화물 및 실리콘 질화물 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기한 다른 과제를 달성하기 위하여, 본 발명은 온 다이 광 입/출력 소자의 형성 방법을 제공한다. 이 방법은 기판에 트렌치를 형성하는 것, 트렌치 내에 기판의 표면보다 낮은 상부면을 갖는 하부 클래드층을 형성하는 것 및 하부 클래드층 상에 트렌치의 측벽들로부터 이격되면서, 기판의 표면과 실질적으로 동일한 높이의 상부면을 갖는 코어를 형성하는 것을 포함할 수 있다.
기판은 벌크 실리콘 웨이퍼일 수 있다.
트렌치를 형성하는 것은 기판의 표면의 일부를 노출하는 식각 정지막을 형성하는 것 및 식각 정지막을 마스크로 하는 식각 공정으로 기판을 식각하는 것을 포함할 수 있다.
식각 정지막은 실리콘 질화물 및 실리콘 산화 질화물 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
하부 클래드층을 형성하는 것은 트렌치를 채우면서 기판의 표면을 덮는 하부 클래드막을 형성하는 것, 기판의 표면이 노출되도록 하부 클래드막을 평탄화하는 것 및 평탄화된 하부 클래드막을 리세스시키는 것을 포함할 수 있다.
하부 클래드막은 실리콘 산화물을 포함할 수 있다.
코어를 형성하는 것은 하부 클래드층이 형성된 트렌치를 채우면서 기판의 표면을 덮는 단결정 실리콘막을 형성하는 것, 기판의 표면이 노출되도록, 단결정 실리콘막을 평탄화하는 것, 및 평탄화된 단결정 실리콘막을 선택적으로 식각하는 것을 포함할 수 있다.
단결정 실리콘막을 형성하는 것은 하부 클래드층이 형성된 트렌치를 채우면서 기판의 표면을 덮는 비정질 실리콘막을 형성하는 것, 평탄한 표면을 갖도록 비정질 실리콘막을 평탄화하는 것 및 평탄화된 비정질 실리콘막을 결정화하는 것을 포함할 수 있다.
비정질 실리콘막을 평탄화하는 것은 기판의 표면 상에 비정질 실리콘막을 잔존시키는 것일 수 있다.
평탄화된 비정질 실리콘막을 결정화하여 단결정 실리콘막으로 전환하는 것은 레이저를 이용하는 것일 수 있다.
평탄화된 단결정 실리콘막을 선택적으로 식각한 후, 식각 정지막을 제거하는 것을 더 포함할 수 있다.
코어를 덮는 상부 클래드층을 형성하는 것을 더 포함할 수 있다. 상부 클래드층은 실리콘 산화물, 실리콘 산화 질화물 및 실리콘 질화물 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제 해결 수단에 따르면 광도파로의 코어가 기판의 표면과 실질적으로 동일한 높이의 상부면을 가질 수 있다. 이에 따라, 후속의 전자 소자의 메모리의 셀을 집적하기 위한 공정에서, 화학적 기계적 연마 공정 등에 영향을 주거나 혹은 이미 형성된 광 입/출력 소자가 영향을 받는 것을 방지할 수 있기 때문에, 신뢰성이 향상된 광전 집적 회로 장치가 제공될 수 있다. 또한, 하부 클래드층의 폭이 다른 광도파로와의 커플링(coupling) 영역에서 단차가 발생하는 것 및 동일 기판 또는 서로 다른 기판에서 기판의 두께 차이가 발생하는 것이 방지될 수 있다.
또한, 본 발명의 과제 해결 수단에 따르면 광도파로의 코어가 기판의 표면과 실질적으로 동일한 높이의 상부면을 갖도록 형성될 수 있다. 이에 따라, 후속의 전자 소자의 메모리의 셀을 집적하기 위한 공정에서, 화학적 기계적 연마 공정 등에 영향을 주거나 혹은 이미 형성된 광 입/출력 소자가 영향을 받는 것을 방지할 수 있기 때문에, 수율이 향상된 광전 집적 회로 장치의 제조 방법이 제공될 수 있다.
도 1a은 본 발명의 실시예에 따른 온 다이 광 입/출력 소자를 갖는 광전 집적 회로 장치를 설명하기 위한 평면도이고, 도 1b는 도 1의 A 부분에 대한 확대 입체도이고, 그리고 도 1c는 도 1b의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도;
도 2 내지 도 13은 본 발명의 실시예에 따른 온 다이 광 입/출력 소자의 형성 방법을 설명하기 위한 공정 단면도들;
도 14는 본 발명의 실시예에 따른 온 다이 광 입/출력 소자를 갖는 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략적인 블록도;
도 15는 본 발명의 실시예들에 따른 온 다이 광 입/출력 소자를 갖는 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략적인 블록도;
도 16은 본 발명에 따른 실시예들에 따른 온 다이 광 입/출력 소자를 갖는 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략적인 블록도.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a은 본 발명의 실시예에 따른 온 다이 광 입/출력 소자를 갖는 광전 집적 회로 장치를 설명하기 위한 평면도이고, 도 1b는 도 1의 A 부분에 대한 확대 입체도이고, 그리고 도 1c는 도 1b의 Ⅰ-Ⅰ' 선을 따라 절단한 단면도이다.
도 1a 내지 도 1c를 참조하면, 광전 집적 회로 장치는 온 당이 광 입/출력 소자 및 전자 소자를 포함한다.
전자 소자는 기판(110)에 제공된 트랜지스터를 포함할 수 있다. 트랜지스터는 게이트(130) 및 소오스/드레인(140s/140d)으로 구성될 수 있다. 도 1a에는 전자 소자가 일반적인 디램을 도시하고 있지만, 다른 구성의 메모리 셀(memory cell)들이 기판(110)에 제공될 수 있다.
온 다이 광 입/출력 소자는 광 신호 전송을 포함하는 다양한 기능을 수행하는 요소들을 포함할 수 있다. 이러한 요소들은 광도파로, 모듈레이터(modulator, 120m), 포토다이오드(photodiode, 120p), 커플러(coupler, 120c) 또는 그레이팅(grating) 등을 포함할 수 있다. 이러한 요소들은 광도파로의 다양한 형태 변경 또는 이들 다양한 형태의 조합에 의해 구성될 수 있다.
도 1b 및 도 1c를 참조하여, 광도파로를 포함하는 본 발명의 실시예에 따른 온 다이 광 입/출력 소자에 대해 자세하게 기술하고자 한다.
온 다이 광 입/출력 소자는 트렌치(113)를 갖는 기판(110), 기판(110)의 표면보다 낮은 상부면을 갖도록 트렌치(113) 내에 제공된 하부 클래드층(116a) 및 기판(110)의 표면과 실질적으로 동일한 높이의 상부면을 갖도록 하부 클래드층(116a) 상에 트렌치(113)의 측벽들로부터 이격되어 제공된 코어(120a)를 포함한다.
기판(110)은 벌크 실리콘 웨이퍼일 수 있다. 하부 클래드층(116a)은 실리콘 산화물(SiO2)을 포함할 수 있다. 코어(120a)는 단결정 실리콘(single crystal silicon)을 포함할 수 있다. 단결정 실리콘은 레이저 유도 에피택셜 성장(Laser induced Epitaxial Growth : LEG) 방식에 의해 형성될 수 있다. 이에 따라, 단결정 실리콘을 포함하는 코어(120a)는 실리콘 산화물을 포함하는 하부 클래드층(116a)에 비해 높은 굴절률을 가질 수 있다.
도시되지 않았지만, 코어(120a)를 덮는 상부 클래드층(도 13의 122)을 더 포함할 수 있다. 상부 클래드층은 코어(120a)에 비해 낮은 굴절률을 갖는 물질을 포함할 수 있다. 즉, 상부 클래드층은 단결정 실리콘에 비해 낮은 굴절률을 갖는 공기층으로 구성될 수도 있다.
이에 따라, 기판(110)에 하부 클래드층(116a), 코어(120a) 및 상부 클래드층으로 구성된 광도파로가 제공될 수 있다. 광도파로는 다양한 평면 형태들로 제공됨으로써, 온 다이 광 입/출력 소자에서의 단순히 광 신호 전송하는 기능 외에도, 모듈레이터(120m), 포토다이오드(120p), 커플러(120c) 또는 그레이팅 등의 기능을 수행할 수 있다.
본 발명의 실시예에 따른 온 다이 광 입/출력 소자는, 종래와는 달리, 광도파로의 코어가 기판의 표면과 실질적으로 동일한 높이의 상부면을 가짐으로써, 후속의 전자 소자의 메모리의 셀을 집적하기 위한 공정에서, 화학적 기계적 연마 공정 등에 영향을 주거나 혹은 이미 형성된 광 입/출력 소자가 영향을 받는 것을 방지할 수 있다. 이에 따라, 신뢰성이 향상된 광전 집적 회로 장치가 제공될 수 있다.
또한, 본 발명의 실시예에 따른 온 다이 광 입/출력 소자는 하부 클래드층의 폭이 서로 다른 모듈레이터, 포토다이오드, 커플러 또는 그레이팅 등과 같은 광도파로와의 커플링 영역에서 단차가 발생하는 것이 방지될 수 있을 뿐만 아니라, 동일 기판 또는 서로 다른 기판에서 기판의 두께 차이가 발생하는 것이 방지될 수 있다.
결과적으로, 광전 집적 회로 장치가 본 발명의 실시예에 따른 온 다이 광 입/출력 소자를 포함함으로써, 낮은 비용으로 소형화될 수 있으며, 그리고 광신호를 이용함으로써, 저전력으로 신호 전송의 고속화 및 대용량화를 구현할 수 있다.
도 2 내지 도 13은 본 발명의 실시예에 따른 온 다이 광 입/출력 소자의 형성 방법을 설명하기 위한 공정 단면도들이다.
도 2 및 도 3을 참조하면, 기판(110) 상에 식각 정지막(112)을 형성한다. 기판(110)은 벌크 실리콘 웨이퍼일 수 있다. 식각 정지막(112)은 기판(110)에 대해 높은 식각 선택성을 갖는 물질을 포함할 수 있다. 식각 정지막(112)은 실리콘 질화물(SiN) 및 실리콘 산화 질화물(SiON) 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 바람직하게는, 식각 정지막(112)은 실리콘 질화막일 수 있다.
식각 정지막(112)을 패터닝(pattening)하여 기판(110)의 일부를 노출한 후, 식각 정지막(112)을 마스크(mask)로 하는 식각 공정으로 기판(110)을 식각하여 트렌치(113)를 형성한다. 트렌치(113)는 측벽들(114)을 가진다.
도 4 및 도 5를 참조하면, 트렌치(113)을 채우면서 식각 정지막(112)을 갖는 기판(110)을 덮는 하부 클래드막(116)을 형성한다. 하부 클래드막(116)은 후속 공정에서 형성되는 코어(도 12의 120a 참조)에 비해 낮은 굴절률을 갖는 물질을 포함할 수 있다. 하부 클래드막(116)은 실리콘 산화물을 포함할 수 있다.
식각 정지막(112)이 노출되도록 하부 클래드막(116)을 평탄화한다. 하부 클래드막(116)을 평탄화하는 것은 화학적 기계적 연마(Chemical Mechanical Polshing : CMP) 공정을 이용하는 것일 수 있다. 식각 정지막(112)은 하부 클래드막(116)을 평탄화하는 화학적 기계적 연마 공정의 종료점(end point)을 제시하는 역할을 할 수 있다.
도 6을 참조하면, 식각 정지막(112)을 마스크로 하는 식각 공정으로 평탄화된 하부 클래드막(116)을 리세스(recess)시킨다. 이에 따라, 트렌치(113) 내에 기판(110)의 표면보다 낮은 상부면을 갖는 하부 클래드층(116a)이 형성될 수 있다.
도 7 및 도 8을 참조하면, 하부 클래드층(116a)이 형성된 트렌치(113)를 채우면서 식각 정지막(112)을 갖는 기판(110)을 덮는 비정질(amorphous) 실리콘막(118)을 형성한 후, 평탄한 표면을 갖도록 비정질 실리콘막(118)을 평탄화한다.
비정질 실리콘막(118)을 평탄화하는 것은 부분 화학적 기계적 연마(partial CMP) 공정을 이용하는 것일 수 있다. 이에 따라, 식각 정지막(112) 상에 비정질 실리콘막(118)이 잔존할 수 있다. 이러한 식각 정지막(112) 상에 잔존하는 비정질 실리콘막(118)은 비정질 실리콘막(118)을 결정화하기 위한 후속 공정에서 에너지 흡수층 역할을 함으로써, 후속 공정에서 가해지는 응력(stress)에 의해 기판(110) 및 식각 정지막(112)이 변형되는 것과 같은 손상을 최소화할 수 있다.
도 9 및 도 10을 참조하면, 평탄화된 비정질 실리콘막(118)을 결정화하여 하부 클래드층(116a)이 형성된 트렌치(113)를 채우면서 식각 정지막(112)을 갖는 기판(110)을 덮는 단결정 실리콘막(120)을 형성한 후, 식각 정지막(112)이 노출되도록 단결정 실리콘막(120)을 평탄화한다.
평탄화된 비정질 실리콘막(118)을 단결정 실리콘막(120)으로 전환하는 것은 레이저를 이용하는 것일 수 있다. 즉, 단결정 실리콘막(120)은 레이저 유도 에피택셜 성장 방식에 의해 형성된 것일 수 있다.
단결정 실리콘막(120)을 평탄화하는 것은 화학적 기계적 연마 공정을 이용하는 것일 수 있다. 식각 정지막(112)은 단결정 실리콘막(120)을 평탄화하는 화학적 기계적 연마 공정의 종료점을 제시하는 역할을 할 수 있다. 이에 따라, 추후 공정에서 코어(도 12의 120a 참조)로 형성되는 단결정 실리콘막(120)의 기판(110) 전체에 걸친 두께 균일도(uniformity)가 향상될 수 있다. 또한, 기판(110) 두께의 균일도도 향상될 수 있다.
도 11을 참조하면, 단결정 실리콘막(120)의 상부면 높이를 기판(110)의 표면과 실질적으로 동일하게 만들기 위해, 식각 정지막(112)을 마스크로 하는 식각 공정으로 단결정 실리콘막(120)을 식각한다.
도 12를 참조하면, 단결정 실리콘막(120)을 선택적으로 식각하여, 하부 클래드층(116a) 상에 트렌치(113)의 측벽들(114)로부터 이격되면서, 기판(120)의 표면과 실질적으로 동일한 높이의 상부면을 갖는 코어(120a)를 형성한다.
단결정 실리콘막(120)이 트렌치(113) 내에 형성되기 때문에, 기판(110)과 단결정 실리콘막(120) 사이의 경계가 명확하다. 그리고 기판(120)의 표면에 식각 정지막(112)이 존재한다. 이에 따라, 코어(120a)를 형성하기 위해 단결정 실리콘막(120)을 식각하는 공정에서 기판(110)의 활성면에 주어지는 손상이 방지될 수 있다.
코어(120a)를 형성한 후, 식각 정지막(112)을 제거하는 것을 더 포함할 수 있다.
도 13을 참조하면, 코어(120a)를 덮는 상부 클래드층(122)을 형성한다. 상부 클래드층(122)은 코어(120a)에 비해 낮은 굴절률을 갖는 물질을 포함할 수 있다. 상부 클래드층(122)은 실리콘 산화물, 실리콘 산화 질화물 및 실리콘 질화물 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
이에 따라, 기판(110)에 하부 클래드층(116a), 코어(120a) 및 상부 클래드층(122)으로 구성된 광도파로가 제공될 수 있다. 광도파로는 다양한 평면 형태들로 제공됨으로써, 온 다이 광 입/출력 소자에서의 광 신호 전송하는 기능 외에도, 모듈레이터, 포토다이오드, 커플러 또는 그레이팅 등의 기능을 수행할 수 있다.
이와는 달리, 공기는 코어(120a)에 비해 낮은 굴절률을 갖기 때문에, 상부 클래드층(122)을 형성하는 공정이 생략될 수도 있다. 또한, 후속의 전자 소자의 메모리의 셀을 집적하기 위한 공정에서 형성되는 층간 절연막 등과 같은 물질이 상부 클래드층(122)을 대신할 수도 있다.
본 발명의 실시예에 따른 방법으로 형성된 온 다이 광 입/출력 소자는, 종래와는 달리, 광도파로의 코어가 기판의 표면과 실질적으로 동일한 높이의 상부면을 갖도록 형성됨으로써, 후속의 전자 소자의 메모리의 셀을 집적하기 위한 공정에서, 화학적 기계적 연마 공정 등에 영향을 주거나 혹은 이미 형성된 광 입/출력 소자가 영향을 받는 것을 방지할 수 있다. 이에 따라, 수율이 향상된 광전 집적 회로 장치의 제조 방법이 제공될 수 있다.
또한, 본 발명의 실시예에 따른 방법으로 형성된 온 다이 광 입/출력 소자는 하부 클래드층의 폭이 서로 다른 모듈레이터, 포토다이오드, 커플러 또는 그레이팅 등과 같은 광도파로와의 커플링 영역에서 단차가 발생하는 것 및 동일 기판 또는 서로 다른 기판에서 기판의 두께 차이가 발생하는 것이 방지될 수 있다.
결과적으로, 광전 집적 회로 장치가 본 발명의 실시예에 따른 방법으로 형성된 온 다이 광 입/출력 소자를 포함함으로써, 낮은 비용으로 소형화될 수 있으며, 그리고 광신호를 이용함으로써, 저전력으로 신호 전송의 고속화 및 대용량화를 구현할 수 있다.
도 14는 본 발명의 실시예들에 따른 온 다이 광 입/출력 소자를 갖는 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략적인 블록도이다.
도 14를 참조하면, 메모리 시스템(1100, memory system)은 개인 휴대용 정보 단말기(Personal Digital Assistant : PDA), 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 이동 전화(mobile phone), 디지털 음악 재생기(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110, controller), 키패드(key pad), 키보드(key board) 및 표시 장치(display)와 같은 외부 입/출력(Input/Output : I/O) 장치(1120), 메모리(1130), 인터페이스(1140, interface), 및 버스(1150, bus)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서(microprocessor), 디지털 시그널 프로세서(digital signal processor), 마이크로 컨트롤러(microcontroller), 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러(1110)에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 외부 입/출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 외부 입/출력 장치(1120)는 키보드, 키패드 또는 표시 장치를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 광 입/출력 소자를 갖는 메모리 장치를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크(network)로 송출하거나, 통신 네트워크로부터 데이터를 받는 역할을 한다.
도 15는 본 발명의 실시예들에 따른 온 다이 광 입/출력 소자를 갖는 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략적인 블록도이다.
도 15를 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200, memory card)는 본 발명에 따른 광 입/출력 소자를 갖는 메모리 장치(1210)를 장착한다. 본 발명에 따른 메모리 카드(1200)는 호스트(host)와 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
에스램(1221, Static Random Access Memory : SRAM)은 프로세싱 유닛(processing unit)인 중앙 처리 장치(1222, Central Processing Unit : CPU)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223, host I/F)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜(protocol)을 구비한다. 오류 정정 부호 블록(1224, Error Correction Coding block: ECC block)은 멀티 비트(multi-bit) 특성을 갖는 메모리 장치(1210)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정한다. 메모리 인터페이스(1225, memory I/F)는 본 발명의 광 입/출력 소자를 갖는 메모리 장치(1210)와 인터페이싱 한다. 중앙 처리 장치(1222)는 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트와의 인터페이싱을 위한 부호 데이터를 저장하는 롬(미도시, Read Only Memory : ROM) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상의 본 발명의 광 입/출력 소자를 갖는 메모리 장치, 메모리 카드 또는 메모리 시스템에 따르면, 고집적화된 메모리 시스템이 제공될 수 있다. 특히, 최근 활발히 진행되고 있는 솔리드 스테이트 드라이브(Solid State Drive : SSD) 장치와 같은 메모리 시스템에 본 발명의 광 입/출력 소자가 제공될 수 있다. 이 경우, 고속의 고집적화된 메모리 시스템이 구현할 수 있다.
도 16은 본 발명에 따른 실시예에 따른 광 입/출력 소자를 갖는 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략적인 블록도이다.
도 16을 참조하면, 이동 기기(mobile device)나 데스크톱 컴퓨터(desktop computer)와 같은 정보 처리 시스템에 본 발명의 광 입/출력 소자를 갖는 메모리 장치(1311) 및 시스템 버스(1360)와 메모리 장치(1311) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1312)를 포함하는 메모리 시스템(1310)이 장착된다. 본 발명에 따른 정보 처리 시스템(1300)은 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320, MOdulator and DEModulator : MODEM), 중앙 처리 장치(1330), 램(1340), 유저 인터페이스(1350, user interface)를 포함한다. 메모리 시스템(1310)은 앞서 언급된 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 메모리 시스템(1310)에는 중앙 처리 장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 메모리 시스템(1310)이 솔리드 스테이트 드라이브로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 메모리 시스템(1310)은 오류 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(application chipset), 카메라 이미지 신호 프로세서(Image Signal Processor : ISP), 외부 입/출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 본 발명에 따른 광 입/출력 소자를 갖는 메모리 소자 또는 메모리 시스템은 다양한 형태들의 패키지(package)에 실장될 수 있다. 예를 들면, 본 발명에 따른 메모리 소자 또는 메모리 시스템은 패키지 온 패키지(Package on Package : PoP), 볼 그리드 어레이(Ball Grid Arrays : BGAs), 칩 스케일 패키지(Chip Scale Packages : CSPs), 플라스틱 리디드 칩 캐리어(Plastic Leaded Chip Carrier : PLCC), 플라스틱 듀얼 인라인 패키지(Plastic Dual In-line Package : PDIP), 다이 인 와플 팩(die in waffle pack), 다이 인 웨이퍼 폼(die in wafer form), 칩 온 보드(Chip On Board : COB), 세라믹 듀얼 인라인 패키지(CERamic Dual In-line Package : CERDIP), 플라스틱 메트릭 쿼드 플랫 팩(plastic Metric Quad Flat Pack : MQFP), 씬 쿼드 플랫 팩(Thin Quad Flat Pack : TQFP), 스몰 아웃라인 집적 회로(Small-Outline Integrated Circuit : SOIC), 쓰링크 스몰 아웃라인 패키지(Shrink Small-Outline Package : SSOP), 씬 스몰 아웃라인 패키지(Thin Small-Outline Package : TSOP), 씬 쿼드 플랫 팩(Thin Quad Flat Pack : TQFP), 시스템 인 패키지(System In Package : SIP), 멀티 칩 패키지(Multi Chip Package : MCP), 웨이퍼 레벨 패키지(Wafer-level Fabricated Package : WFP) 또는 웨이퍼 레벨 적층 패키지(Wafer-level processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 패키지에 실장될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110 : 기판 112 : 식각 정지막
113 : 트렌치 114 : (트렌치의) 측벽
116 : 하부 클래드층 116a : 하부 클래드 패턴
118 : 비정질 실리콘막 120 : 단결정 실리콘막
120a : 코어 120c : 커플러
120m : 모듈레이터 120p : 포토다이오드
122 : 상부 클래드층 130 : 게이트
140d : 드레인 140s : 소오스

Claims (10)

  1. 트렌치를 갖는 기판;
    상기 트렌치 내에 제공되되, 상기 기판의 표면보다 낮은 상부면을 갖는 하부 클래드층; 및
    상기 트렌치의 측벽들로부터 이격되어 상기 하부 클래드층 상에 제공되되, 상기 기판의 상기 표면과 실질적으로 동일한 높이의 상부면을 갖는 코어를 포함하는 하는 온 다이 광 입/출력 소자.
  2. 제 1항에 있어서,
    상기 코어는 단결정 실리콘을 포함하는 것을 특징으로 하는 온 다이 광 입/출력 소자.
  3. 제 2항에 있어서,
    상기 단결정 실리콘은 레이저 유도 에피택셜 성장 방식에 의해 형성된 것을 특징으로 하는 온 다이 광 입/출력 소자.
  4. 제 1항에 있어서,
    상기 기판은 벌크 실리콘 웨이퍼인 것을 특징으로 하는 온 다이 광 입/출력 소자.
  5. 제 1항에 있어서,
    상기 하부 클래드층은 실리콘 산화물을 포함하는 것을 특징으로 하는 온 다이 광 입/출력 소자.
  6. 제 1항에 있어서,
    상기 코어를 덮는 상부 클래드층을 더 포함하는 것을 특징으로 하는 온 다이 광 입/출력 소자.
  7. 제 6항에 있어서,
    상기 상부 클래드층은 실리콘 산화물, 실리콘 질화 산화물 및 실리콘 질화물 중에서 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 온 다이 광 입/출력 소자.
  8. 기판에 트렌치를 형성하는 것;
    상기 트렌치 내에, 상기 기판의 표면보다 낮은 상부면을 갖는 하부 클래드층을 형성하는 것; 및
    상기 하부 클래드층 상에 상기 트렌치의 측벽들로부터 이격되면서, 상기 기판의 상기 표면과 실질적으로 동일한 높이의 상부면을 갖는 코어를 형성하는 것을 포함하는 온 다이 광 입/출력 소자의 형성 방법.
  9. 제 8항에 있어서,
    상기 트렌치를 형성하는 것은:
    상기 기판의 상기 표면의 일부를 노출하는 식각 정지막을 형성하는 것; 및
    상기 식각 정지막을 마스크로 하는 식각 공정으로 상기 기판을 식각하는 것을 포함하는 것을 특징으로 하는 온 다이 광 입/출력 소자의 형성 방법.
  10. 제 8항에 있어서,
    상기 코어를 형성하는 것은:
    상기 하부 클래드층이 형성된 상기 트렌치를 채우면서, 상기 기판의 상기 표면을 덮는 단결정 실리콘막을 형성하는 것;
    상기 기판의 상기 표면이 노출되도록, 상기 단결정 실리콘막을 평탄화하는 것; 및
    상기 평탄화된 단결정 실리콘막을 선택적으로 식각하는 것을 포함하는 것을 특징으로 하는 온 다이 광 입/출력 소자의 형성 방법.
KR1020100010457A 2010-02-04 2010-02-04 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법 KR20110090585A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100010457A KR20110090585A (ko) 2010-02-04 2010-02-04 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법
US12/968,488 US8422845B2 (en) 2010-02-04 2010-12-15 Optical input/output device for photo-electric integrated circuit device and method of fabricating same
US13/840,466 US8867882B2 (en) 2010-02-04 2013-03-15 Optical input/output device for photo-electric integrated circuit device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010457A KR20110090585A (ko) 2010-02-04 2010-02-04 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20110090585A true KR20110090585A (ko) 2011-08-10

Family

ID=44341741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010457A KR20110090585A (ko) 2010-02-04 2010-02-04 광전 집적 회로 장치의 광 입/출력 소자 및 그 형성 방법

Country Status (2)

Country Link
US (2) US8422845B2 (ko)
KR (1) KR20110090585A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101678967B1 (ko) * 2010-10-07 2016-11-24 삼성전자 주식회사 반도체 기판의 도광층 형성방법
JP5692865B2 (ja) * 2012-04-11 2015-04-01 独立行政法人産業技術総合研究所 波長クロスコネクト装置
KR20140140339A (ko) * 2013-05-29 2014-12-09 삼성전자주식회사 반도체 장치의 제조 방법
US10416381B1 (en) * 2016-12-23 2019-09-17 Acacia Communications, Inc. Spot-size-converter design for facet optical coupling
KR102632526B1 (ko) * 2018-04-11 2024-02-02 삼성전자주식회사 광 집적 회로
JP2020181076A (ja) * 2019-04-25 2020-11-05 日本電信電話株式会社 調芯用光回路および光調芯方法
CN111458794B (zh) * 2020-04-28 2021-08-20 吉林大学 一种垂直耦合光波导器件及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640420A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Stegwellenleiters in III-V-Verbindungshalbleiter-Schichtstrukturen und Halbleiterlaservorrichtung
US7194176B2 (en) * 2002-05-29 2007-03-20 Hoya Corporation Functional optical devices and methods for producing them
US6925216B2 (en) 2003-05-30 2005-08-02 The Regents Of The University Of California Direct-patterned optical waveguides on amorphous silicon films
US7447404B2 (en) * 2004-05-27 2008-11-04 Energy Conversion Devices, Inc. Photonic integrated circuit
US7116880B1 (en) * 2005-06-30 2006-10-03 Xerox Corporation Decreased crosstalk in adjacent photonic waveguides
US7231113B2 (en) * 2005-08-19 2007-06-12 Infinera Corporation Coupled optical waveguide resonators with heaters for thermo-optic control of wavelength and compound filter shape
US7742672B2 (en) * 2005-08-24 2010-06-22 General Electric Company Composition, optical device article, and associated method
WO2007044543A2 (en) * 2005-10-07 2007-04-19 Lee, Michael, J. Interface for a-si waveguides and iii/v waveguides
US20070101927A1 (en) 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
KR100759825B1 (ko) 2006-09-29 2007-09-18 한국전자통신연구원 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
KR20120015929A (ko) * 2010-08-13 2012-02-22 삼성전자주식회사 광전 집적 회로 장치 및 그 형성 방법

Also Published As

Publication number Publication date
US20110188828A1 (en) 2011-08-04
US20130224935A1 (en) 2013-08-29
US8867882B2 (en) 2014-10-21
US8422845B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
US8867882B2 (en) Optical input/output device for photo-electric integrated circuit device and method of fabricating same
KR102208468B1 (ko) 광 커플러
US9182544B2 (en) Fabrication of planar light-wave circuits (PLCS) for optical I/O
US5987196A (en) Semiconductor structure having an optical signal path in a substrate and method for forming the same
US20110115040A1 (en) Semiconductor Optoelectronic Structure and the Fabricating Method Thereof
US20160049528A1 (en) Photoelectric conversion device and optical signal receiving unit having photodiode
US10317623B2 (en) Back end of line process integrated optical device fabrication
US9910219B2 (en) Semiconductor device and manufacturing method thereof
JP2016507897A (ja) 集積光半導体構造物、その形成方法、および設計構造物（埋込型導波路光検出器）
US9927573B2 (en) Semiconductor device
US20230367064A1 (en) Optical device and method of manufacturing the same
KR20130025204A (ko) 반도체 장치 및 이의 제조 방법
KR20120015929A (ko) 광전 집적 회로 장치 및 그 형성 방법
KR20120137840A (ko) 매립형 광 입출력 소자 및 그의 제조 방법
KR20150062231A (ko) 반도체 레이저 및 그 제조방법
KR20150015965A (ko) 광 스위칭 소자 및 그의 제조 방법
US20220365275A1 (en) Semiconductor structure and method of forming the same
CN110361810A (zh) 光学集成电路
CN111580289B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
US20220344523A1 (en) Photodetectors and absorbers with slanted light incidence
CN111562687B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
US8901694B2 (en) Optical input/output device and method of fabricating the same
US11705529B2 (en) Photodetectors integrated with an inverse taper including a curved tip
US11892681B2 (en) Fiber to chip coupler and method of making the same
US11808975B2 (en) Semiconductor structure and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right