KR100759825B1 - 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 - Google Patents
실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100759825B1 KR100759825B1 KR1020060096413A KR20060096413A KR100759825B1 KR 100759825 B1 KR100759825 B1 KR 100759825B1 KR 1020060096413 A KR1020060096413 A KR 1020060096413A KR 20060096413 A KR20060096413 A KR 20060096413A KR 100759825 B1 KR100759825 B1 KR 100759825B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- layer
- integrated circuit
- buried oxide
- oxide layer
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 339
- 239000010703 silicon Substances 0.000 title claims abstract description 339
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 338
- 230000003287 optical effect Effects 0.000 title claims abstract description 64
- 239000002131 composite material Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 140
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 35
- 239000001301 oxygen Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 22
- -1 oxygen ions Chemical class 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 15
- 230000007547 defect Effects 0.000 claims description 13
- 230000003213 activating effect Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 239000012792 core layer Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 238000001953 recrystallisation Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
모놀리식 집적 복합 소자를 제공한다. 본 발명은 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판과, 상기 실리콘 광소자 형성 영역의 실리콘 기판 내에는 국부적인 부분에 형성되고 단위 소자를 분리하는 매몰 산화층과, 상기 매몰 산화층 상에는 국부적으로 형성된 실리콘 오버레이층과, 상기 실리콘 오버레이층 상에는 선택적으로 형성된 실리콘 에피층과, 상기 실리콘 에피층을 이용하여 상기 실리콘 광소자 형성 영역에 형성된 실리콘 광소자와, 상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 형성된 실리콘 집적 회로와, 상기 실리콘 집적 회로와 실리콘 광소자 사이, 또는 상기 실리콘 광소자들 사이를 연결하는 배선으로 이루어진다.
Description
도 1은 본 발명에 의한 모놀리식(단일) 집적 복합 소자를 설명하기 위한 개략도이고,
도 2 내지 4는 본 발명의 제1 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 단면도이고,
도 5는 본 발명의 제1 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 흐름도이고,
도 6은 본 발명에 의한 제2 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 단면도이고,
도 7은 본 발명에 의한 제3 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 단면도이고,
도 8은 본 발명에 의한 모놀리식 집적 복합 소자의 제조시 산소 이온 주입 전후의 실리콘 기판의 결정 상태를 보여주는 X-선(ray) 회절 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 실리콘 기판, 210: 실리콘 집적 회로, 410, 420: 실리콘 광소자, 18: 매 몰 산화층, 20: 실리콘 오버레이층, 22: 실리콘 에피층, 200: 실리콘 집적 회로 형성 영역, 310,320: 배선, 400: 실리콘 광소자 형성 영역
본 발명은 모놀리식 집적 복합 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적 복합 소자 및 그 제조방법에 관한 것이다.
컴퓨터의 CPU 칩과 메모리 혹은 여타의 전자 부품에 들어가는 실리콘 집적 회로는 실리콘 기판에 형성된 CMOS(complementary metal-oxide-semiconductor)를 비롯한 전자 소자를 이용하여 구현된다. 상기 실리콘 집적 회로가 여러 개 모여 하나의 칩을 구성하고, 상기 칩들이 모여 하나의 모듈을 구성한다. 상기 칩들간에는 금속 배선을 이용하여 신호를 주고받는다.
그런데, 상기 칩들간의 상호 접속(interconnection)은 금속 배선을 이용하기 때문에, 신호처리 속도가 급속히 빨라지고 밴드폭으로 표현되는 송수신 정보량 또한 급격히 증가하는 추세를 만족시키기에는 전송 속도, 발열, 크로스토크(cross-talk) 등의 많은 문제점을 안고 있다.
칩들간의 상호접속시 발생하는 문제점을 해결하고자 하는 노력의 일환으로 광소자를 접목시키는 방법이 제안되었다. 더욱이, 비싼 화합물로 이루어진 광소자를 가격 경쟁력이 우수한 실리콘으로 대치하는 연구들이 계속 진행되어 왔다. 그 결과, 최근에는 대학이나 연구소, 그리고 기업에서도 실리콘 광소자들을 성공적으로 개발하여 발표하고 있다. 그러나, 대부분의 실리콘 광소자는 개별 소자 단위로 개발이 이루어지고 있다. 또한 사용하는 기판도 대부분의 경우 일반적으로 집적회로가 구현되는 기존의 벌크(bulk) 실리콘 기판이 아니고, SOI(silicon on insulator) 기판을 대부분 사용하고 있다.
잘 알려진 바와 같이, 상기 SOI 기판은 기본적으로 여러 단계의 공정을 통해 실리콘 기판 표면 근처에 매몰 산화층(buried oxide)을 형성해야 하기 때문에 가격이 수 배 또는 수십 배까지 비싸다. 또한, SOI 기판을 사용하는 경우 매몰 산화층 형성시 발생되는 SOI 기판 내부의 결정 결함들로 인해 대부분의 실리콘 집적회로를 구성하고 있는 CMOS 전자 소자의 성능이 벌크 실리콘 기판에 형성한 경우보다 매우 떨어지게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 실리콘 기판에 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식(단일) 집적 복합 소자(monolithic integrated composite device)를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 기술적 과제는 실리콘 기판에 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적 복합 소자의 적합한 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 모놀리식 집 적 복합 소자는 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판과, 상기 실리콘 광소자 형성 영역의 실리콘 기판 내에는 국부적인(localized) 부분에 형성되고 단위 소자를 분리하는 매몰 산화층을 포함한다.
상기 모놀리식 집적 복합 소자는 상기 매몰 산화층 상에는 국부적으로 형성된 실리콘 오버레이층(overlayer)과, 상기 실리콘 오버레이층 상에는 선택적으로 형성된 실리콘 에피층과, 상기 실리콘 에피층을 이용하여 상기 실리콘 광소자 형성 영역에 형성된 실리콘 광소자를 포함한다. 상기 실리콘 광소자는 광도파로(optical waveguide), 공진기, 변조기, 멀리플렉서(Multiplexer. MUX), 디멀티플렉서(De-Multiplexer, DEMUX), 레이저 다이오드(LD) 및 포토다이오드(PD) 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 모놀리식 집적 복합 소자는 상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 형성된 실리콘 집적 회로와, 상기 실리콘 집적 회로와 실리콘 광소자 사이, 또는 상기 실리콘 광소자들 사이를 연결하는 배선으로 이루어진다. 상기 실리콘 집적 회로는 MOSFET(metal-oxide-silicon field effect transistor), CMOS, BJT(bipolar junction transistor), HBT(heterostructure bipolar transistor)와 같은 능동형 전자 소자, 저항, 커패시터 및 인덕터와 같은 수동형 전자 소자, 및 이들의 조합으로 구성된 전자 회로 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 상기 실리콘 광소자들 사이는 광배선으로 연결하고, 상기 실리콘 광소자와 실리콘 집적회로 사이, 또는 실리콘 집적회로들 사이에는 금속 배선으로 연결할 수 있다.
본 발명의 다른 예에 의한 모놀리식 집적 복합 소자는 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판과, 상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 형성된 실리콘 집적 회로와, 상기 실리콘 광소자 형성 영역의 실리콘 기판에 형성된 실리콘 광소자와, 상기 실리콘 집적 회로 및 실리콘 광소자를 연결하는 배선으로 이루어진다.
상기 실리콘 광소자 형성 영역의 실리콘 기판 내에는 국부적인 부분에 단위 소자를 분리하는 매몰 산화층이 형성되어 있고, 상기 매몰 산화층 상에는 국부적으로 실리콘 오버레이층이 형성되어 있고, 상기 오버레이층 상에는 선택적으로 실리콘 에피층이 형성되어 있는 것을 특징으로 한다. 이에 따라, 상기 실리콘 광소자는 상기 매몰 산화층을 하부 클래드층으로 구성되고, 상기 실리콘 오버레이층 및 실리콘 에피층은 코어층으로 구성되고, 상기 실리콘 에피층 상의 공기를 상부 클래드층으로 구성된 광도파로일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 모놀리식 집적 복합 소자의 제조방법은 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판을 준비하고, 상기 실리콘 기판의 실리콘 광소자 형성 영역의 일부분을 오픈하는 홀을 갖는 하드 마스크 패턴을 형성하는 것을 포함한다. 상기 하드 마스크 패턴은 금속막이나 유전체막으로 구성된 단일막 또는 이들의 이중막으로 형성할 수 있다.
상기 홀 내의 실리콘 기판에 산소 이온을 주입하고, 상기 홀 내에 주입된 산소 이온을 열처리하여 활성화시킴으로써 상기 실리콘 기판 내에 단위 소자를 분리 하게 국부적으로 매몰 산화층을 형성함과 아울러 상기 매몰 산화층 상에는 실리콘 오버레이층이 형성된다. 상기 매몰 산화층을 형성하기 전에, 상기 산소 이온 주입시 상기 실리콘 기판의 결정 결함을 줄이기 위해 상기 홀 내에 완충막(buffer layer) 패턴을 형성할 수도 있다.
상기 실리콘 오버레이층 상에 선택적으로 실리콘 에피층을 형성하고, 상기 하드 마스크 패턴을 제거한다. 상기 실리콘 에피층은, 선택적 에피 성장법(SEG, selective epitaxial growth)을 이용하여 상기 실리콘 오버레이층 상에서만 선택적으로 성장시킬 수 있다. 상기 실리콘 오버레이층 형성 후에, 실리콘 오버레이층의 결정성 회복을 위해 800℃ 내지 실리콘 융점 온도 범위에서 열처리를 수행할 수 있다.
상기 실리콘 에피층을 이용하여 상기 실리콘 광소자 형성 영역에 실리콘 광소자를 형성하고, 상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 실리콘 집적 회로를 형성한다. 상기 실리콘 집적 회로와 실리콘 광소자 사이, 실리콘 광소자들 사이 또는 실리콘 집적 회로들 사이를 연결하는 배선을 형성한다.
이상과 같이, 본 발명의 모놀리식 집적 복합 소자는 실리콘 기판 상에 실리콘 집적 회로와 실리콘 광소자를 단일 집적할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. 본 발명의 실시예는 당 업계에서 평균적인 지식 을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.
실리콘 광소자가 실리콘 집적 회로에 실제적으로 이용되기 위해서는 실리콘 기판에서 구현되어야 하고, 실리콘 기판에 모노리식(단일) 집적되어야 한다. 이에 따라, 본 발명자들은 실리콘 기판에 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식(단일) 집적 복합 소자를 발명하였다. 상기 실리콘 집적 회로는 실리콘 기판에 전자 소자가 집적된 것을 의미한다. 상기 전자 소자는 MOSFET, CMOS, BJT, HBT와 같은 능동형 전자 소자나 저항, 커패시터 및 인덕터와 같은 수동형 전자 소자, 및 이들의 조합으로 구성된 전자회로 중에 선택된 적어도 어는 하나를 포함한다. 즉, 상기 실리콘 집적 회로는 상기 전자 소자나 전자 회로중 하나 또는 복수개 조합하여 집적하는 것을 의미한다. 물론, 상기 실리콘 집적 회로(210)는 상기 전자 소자를 구동하기 위한 회로를 포함한다. 더하여, 상기 실리콘 기판 상에 구현되는 실리콘 집적 회로는 하나 또는 그 이상의 복수개일 수 있다.
상기 실리콘 광소자는 실리콘 기판(10) 상에 구현된 도파로, 공진기, 변조기, 멀티플럭서, 디멀티플렉서, 레이저 다이오드 및 포토 다이오드중에서 선택된 적어도 어느 하나를 포함한다. 즉, 실리콘 광소자는 상기 열거된 개별 광소자들을 하나 또는 복수개 조합하여 집적한 것을 의미한다. 상기 실리콘 광소자는 상기 개별 광소자들을 구동하기 위한 회로도 포함한다. 상기 실리콘 광소자는 하나 또는 그 이상의 복수개일 수 있다. 이하에서, 설명하는 모놀리식 집적 복합 소자 및 그 제조방법은 하나의 예를 도시한 것이고, 다양한 형태로 변경 가능하다.
도 1은 본 발명에 의한 모놀리식(단일) 집적 복합 소자를 설명하기 위한 개략도이다.
구체적으로, 본 발명의 모놀리식(단일) 집적 복합 소자는 실리콘 기판(10)에 형성된 실리콘 집적 회로(210)와 실리콘 광소자(410, 420)가 집적되어 구성된다. 상기 실리콘 기판(10)은 실리콘 집적 회로 형성 영역(200)과 실리콘 광소자 형성 영역(400)으로 구획되어 있다.
상기 실리콘 광소자 형성 영역(400)의 실리콘 기판(10) 내에는 국부적인 부분에 단위 소자를 분리하는 매몰 산화층(18)이 형성되어 있다. 상기 매몰 산화층(18) 상에는 국부적으로 실리콘 오버레이층(20) 형성되어 있다. 상기 매몰 산화층(18)은 이른바 SIMOX(Separation by IMplantion of OXygen)공정을 통해 실리콘 기판(10)에 국부적으로 형성한다. 상기 실리콘 오버레이층(20)은 상기 매몰 산화층 형성할 때 실리콘 기판(10)의 표면으로부터 일정한 깊이까지 형성되는 얇은 층이다.
상기 실리콘 오버레이층(20)이 얇은 두께로 형성되어 광소자를 구성하기가 어렵기 때문에, 상기 실리콘 오버레이층(20) 상에는 선택적으로 실리콘 에피층(22)이 형성되어 있다. 상기 실리콘 에피층(22)은 이른바 선택적 에피택셜 성장법(SEG)을 이용하여 실리콘 오버레이층(20) 상에만 형성할 수 있다. 상기 실리콘 광소자 형성 영역(400)에는 상기 실리콘 에피층(22)을 이용하여 실리콘 광소자(410, 420)를 구성한다. 상기 실리콘 광소자(410, 420)는 앞서 설명한 바와 같이 다양한 예를 구성할 수 있으나, 광도파로(410)나 변조기(420)를 도시한다.
상기 실리콘 광소자(410, 420)의 구성과 관련하여, 상기 실리콘 오버레이층(20) 및 실리콘 에피층(22)은 밴드갭 에너지에서 실리콘의 굴절율은 3.5이고, 매몰 산화층(18)의 굴절율은 대략 1.4~1.5 정도이고, 공기의 굴절율은 1.0이다. 따라서, 굴절률이 가장 높은 실리콘 오버레이층(20) 및 실리콘 에피층(22)을 코어로 하고, 매몰 산화층(18) 및 공기를 클래드층으로 구성하여 광도파로(410)를 구현할 수 있다. 본 실시예에서는, 공기를 클래드층으로 구성하였으나, 추가적으로 산화층(미도시)을 더 형성하여 클래드층으로 구성할 수 도 있다. 그리고, 실리콘 에피층(22) 상에 전극(24)을 부착할 경우 변조기(420)로 구현할 수도 있다.
상기 실리콘 집적 회로 형성 영역(200)의 실리콘 기판(10)에는 실리콘 집적 회로(210)가 형성되어 있다. 상기 실리콘 집적회로(210)는 하나 또는 그 이상의 복수개일 수 있으나, 편의상 하나만 도시하였다. 상기 실리콘 집적 회로(210) 및 실리콘 광소자(410, 420)를 배선(310, 320)으로 연결한다. 상기 배선(310, 320)은 실리콘 광소자들(410, 420)간에는 광 배선(310)으로 하고, 실리콘 집적 회로(210)와 실리콘 광소자(410, 420)간 또는 실리콘 집적회로(210)들간에는 금속 배선(320)으로 연결한다. 이에 따라, 실리콘 기판(10) 상에 실리콘 집적 회로(210)와 실리콘 광소자(410, 420)를 단일 집적하게 된다.
도 2 내지 4는 본 발명의 제1 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 단면도이고, 도 5는 본 발명의 제1 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 실리콘 집적 회로 형성 영역(200)과 실리콘 광소자 형성 영역(400)으로 구획된 실리콘 기판(10)을 준비한다(스텝 100). 이어서, 상기 실리콘 기판(10)의 실리콘 광소자 형성 영역(400)의 일부분을 오픈하는 홀(12)을 갖는 하드 마스크 패턴(14)을 형성한다(스텝 110). 상기 하드 마스크 패턴(14)은 크롬이나 알루미늄 등과 같은 금속막 또는 실리콘 산화막이나 실리콘 질화막과 같은 유전체막을 이용하여 사진식각공정으로 형성한다. 상기 홀(12)은 후 공정에서 산소 이온이 주입될 영역이다. 상기 홀(12) 내의 실리콘 기판(10)에 산소 이온(16)을 주입한다. 상기 산소 이온 주입시 주입 에너지는 100 keV ~ 500 keV의 범위, 바람직하게는 180keV로 하고, 도즈량은 1E16/cm2-1E19/cm2, 바람직하게는 1E18/cm2의 수행한다.
도 3을 참조하면, 상기 홀(12) 내에 주입된 산소 이온을 1차 열처리하여 활성화시킴으로써 상기 실리콘 기판(10) 내에 단위 소자(단위 광소자)를 분리하게 국부적으로 매몰 산화층(18)을 형성한다(스텝 120). 이와 같이 상기 매몰 산화층(18)은 이른바 SIMOX 공정을 통해 실리콘 기판(10)에 국부적으로 형성한다. 상기 매몰 산화층(18)은 산소 이온 주입 공정에 의해 형성하기 때문에 상기 실리콘 기판(10)의 표면 아래에 형성된다.
상기 매몰 산화층(18)의 두께 및 형성되는 깊이는 산소 이온의 에너지와 도즈량(dose) 등에 의해 결정된다. 상기 매몰 산화층(18) 형성시에 상기 매몰 산화층 상에는 실리콘 오버레이층(20)이 형성된다(스텝 120). 상기 실리콘 오버레이층(20) 의 두께는 수십 나노미터에서 서브 마이크론 이하로 매우 얇게 형성된다.
이어서, 상기 실리콘 오버레이층(20)에 포함된 결정 결함을 치유하여 재결정화(recrystallization)시키기 위한 2차 열처리(재결정 열처리)를 실시한다(스텝 130). 상기 산소 이온의 활성화를 위한 1차 열처리 및 실리콘 오버레이층(20)의 결정 결함을 재결정화시키기 위한 2차 열처리는 별도로 수행할 수도 있다. 필요에 따라 상기 1차 열처리를 수행하지 않고 2차 열처리에서 산소 이온을 활성화시켜 상기 매몰 산화층(18)을 형성할 수도 있다.
여기서, 실리콘 오버레이층(20)에 형성되는 결정 결함의 이유 및 재결정 열처리를 수행하는 것이 유리한지를 설명한다.
상기 결정 결함은 상기 홀(12) 내에 산소 이온을 주입하는 도 2의 공정에서 상기 잔류하는 실리콘 오버레이층(20)에 많이 발생한다. 왜냐하면, 상기 산소 이온(16) 주입시 산소 이온의 에너지가 실리콘 기판(10), 특히 홀(12) 내의 실리콘 기판(10)에 전가되기 때문이다.
상기 실리콘 오버레이층(20)에 포함된 결정 결함을 재결정화시키지 않을 경우 광의 전송 손실이 매우 커져 광 특성이 급격히 저하될 수 있다. 또한, 실리콘 오버레이층(20)에 결정 결함이 다량으로 존재할 경우 후공정에서 선택적으로 실리콘 에피층(도 4의 22)을 성장시키기 어려울 수 있다. 설령, 실리콘 에피층(22)이 성장된다 하더라도 전위(dislocation)와 같은 치명적인 결정 결함이 실리콘 에피층(22)에 침투해 들어가 잔류하기 때문에 광특성이 급격히 저하될 수 있다. 따라서, 상기 결정 결함을 치유하여 재결정화시키기 위해 상기 실리콘 오버레이층(20) 이 형성된 실리콘 기판(10)을 2차 열처리하는 것이 바람직하다.
상기 2차 열처리는 실리콘 기판(실리콘)의 융점(melting point)인 1412℃ 이하의 온도, 즉 800 내지 1412℃ 이하의 온도에서 장시간 노출시켜 주어 수행한다. 본 실시예에서, 상기 2차 열처리는 실리콘 기판(10)을 약 1300~1350℃ 영역에서 5~8 시간 동안 노출시켜 수행한다. 상기 열처리 온도와 시간은 상호 반비례 관계가 있으므로 상황에 맞게 적당하게 변형시켜 수행할 수 있다. 상기 2차 열처리로 인한 결정 결함의 재결정화에 대하여는 도 8에서 보다 상세하게 설명한다.
도 4를 참조하면, 상기 실리콘 오버레이층(20) 상에만 선택적 에피 성장법(SEG)을 이용하여 선택적으로 실리콘 에피층(22)을 성장시킨다(스텝 140). 상기 실리콘 오버레이층(20)이 수십 나노미터에서 서브 마이크론 이하로 매우 얇기 때문에, 실리콘 오버레이층(20)만을 이용하여 광 소자를 구현하기가 현실적으로 불가능하다. 따라서, 상기 실리콘 오버레이층(20) 상에 선택적으로 실리콘 에피층(22)을 성장시킨다. 상기 실리콘 에피층(22)은 선택적 에피택셜 성장 방법을 이용하여 수행한다.
상기 선택적 에피택셜 성장 방법은 열이나 전자빔을 이용한 기화증착법 (evaporation deposition), 화학기상증착법(chemical vapor deposition), 또는 원자나 분자 수준에서 증착시키는 ALD(atomic layer deposition)나 MBE(molecular beam evaporation) 또는 이들의 변형된 공정을 활용할 수 있다.
상기 선택적 에피택셜 성장 방법 가운데 화학기상증착법을 이용하는 경우 SiH6과 같은 실리콘 소스 가스를 이용하고, 실리콘 기판(10)이 로딩되는 챔버의 공정 온도는 700~1000℃의 범위 내에서 조절하여 실리콘 에피층(22)을 최적화하여 형성할 수 있다. 상기 실리콘 에피층(22)의 형성시나 후에 상기 실리콘 에피층(22)에 광학 및 전기적 물성을 향상시키기 위해 붕소(B,) 인(P), 또는 비소(As)를 도핑할 수 있다.
이어서, 도 1에 도시한 바와 같이 상기 실리콘 에피층(22)을 이용하여 상기 실리콘 광소자 형성 영역(400)에 실리콘 광소자를 형성한다(구현한다, 스텝 150). 다시 말해, 상기 실리콘 에피층(22)은 사진식각 공정을 통해 패터닝하여 실리콘 광소자 구조에 맞춘다.
다음에, 도 1에 도시한 바와 같이 실리콘 집적 회로 형성 영역(200)의 실리콘 기판(10)에 실리콘 집적 회로(210)를 형성한다(스텝 160). 상기 실리콘 집적 회로(210) 및 실리콘 광소자(410, 420)를 서로 연결하는 배선(310, 320)을 형성한다(스텝 170). 상기 배선(310, 320)은 연결 부분에 따라서 광 배선(310)이나 금속 배선(320)일 수 있다.
특히, 본 발명은 고비용 저효율의 와이어 본딩이나 플립 칩 본딩 방식으로 실리콘 집적 회로(210)와 실리콘 광소자(410, 420)를 연결하지 않고 실리콘 기판(10) 상에서 일관 공정을 거쳐 단일 집적시킨다. 이상과 같이 실리콘 전자 집적 회로(210) 및 실리콘 광 소자(410, 420)를 실리콘 기판(10) 상에 단일 집적(monolithic integration)시켜 모놀리식 집적 복합 소자를 완성한다.
도 2 내지 도 4에서는, 실리콘 기판(10)에 실리콘 광소자(410, 420)를 먼저 형성한 후에 실리콘 집적 회로(210)를 형성하는 것으로 설명하였으나, 필요에 따라서 실리콘 집적 회로(210)를 먼저 형성할 수도 있고, 실리콘 광소자(410, 420)나 실리콘 집적 회로(210)를 제조 공정에 따라 각 구성요소를 동시에 형성할 수도 있다. 따라서, 본 발명의 모놀리식 집적 복합 소자는 다양한 방법으로 제조될 수 있다.
도 6은 본 발명에 의한 제2 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 단면도이다.
구체적으로, 본 발명의 제2 실시예에 의한 모놀리식 집적 복합 소자의 제조방법은 하드 마스크 패턴(14)을 유전체 박막(14a) 및 금속막(14b)의 이중막으로 형성한 후, 산소 이온(16) 주입, 매몰 산화층(18) 및 실리콘 에피층(20)을 형성하는 것을 제외하고는 제1 실시예와 동일하다.
보다 상세하게, 실리콘 기판(10)의 실리콘 광소자 형성 영역(400)의 일부분을 오픈하는 홀(12)을 갖는 하드 마스크 패턴(14)을 형성한다. 그런데, 도 6에서는 하드 마스크 패턴(14)을 유전체 박막(14a) 및 금속막(14b)의 이중막으로 형성한다.
상기 하드 마스크 패턴(14)을 금속막의 단일막으로 형성할 경우, 도 4에 도시한 실리콘 에피층(22)의 성장 공정에서 금속 원소가 확산하거나 실리콘 기판(10)과의 상호 반응에 의한 실리콘 기판(10)의 오염 문제가 발생될 수 있다.
그리고, 상기 하드 마스크 패턴(14)을 유전체막의 단일막으로 형성할 경우, 도 2의 산소 이온주입 공정에서 전하를 띠는 산소 이온이 유전체 박막 상에 쌓이게 되어 전기적인 차징(charging) 문제가 발생하여 산소 이온 주입 공정이 불안정할 수 있다. 이에 따라, 본 발명의 제2 실시예에서는 유전체 박막(14a) 및 금속막(14b)의 이중막으로 하드 마스크 패턴(14)을 형성한다.
이어서, 도 6에 유전체 박막(14a) 및 금속막(14b)의 이중막으로 하드 마스크 패턴(14)을 마스크로 하여 산소 이온(16)을 주입한다. 다음에, 도 3에 도시한 바와 같이 매몰 산화층(18) 및 실리콘 오버레이층(20)을 형성한다. 이어서, 상기 하드 마스크 패턴(14)을 구성하는 금속막(14b)을 제거한 후, 재결정 열처리를 수행한다(130). 상기 재결정 열처리는 도 3에 설명한 바와 같다. 계속하여, 제1 실시예에 설명한 바와 같이 실리콘 에피층(22)을 형성한 후, 실리콘 광소자(410, 420), 실리콘 집적회로(210) 및 배선(310, 320)을 형성하여 모놀리식 집적 복합 소자를 완성한다.
도 7은 본 발명에 의한 제3 실시예에 의한 모놀리식 집적 복합 소자의 제조방법을 설명하기 위한 단면도이다.
구체적으로, 본 발명의 제3 실시예에 의한 모놀리식 집적 복합 소자의 제조방법은 홀(12) 내에 완충막 패턴(15)을 형성한 후 산소 이온 주입을 수행하는 것을 제외하고는 제1 실시예 및 제2 실시예와 동일하다.
보다 상세하게, 도 2에 도시한 바와 같이 실리콘 기판(10)의 실리콘 광소자 형성 영역(400)의 일부분을 오픈하는 홀(12)을 갖는 하드 마스크 패턴(14)을 형성한다. 상기 하드 마스크 패턴(14)은 도 2와 같이 단일막으로 형성되거나, 도 6과 같이 유전체 박막(14a) 및 금속막(14b)의 이중막으로 형성할 수 있다.
이어서, 상기 홀(12) 내에 완충막 패턴(15)을 형성한다. 상기 완충막 패턴(16)은 후의 산소 이온 주입시 실리콘 기판(10)의 손상을 줄이기 위해 형성한다. 후의 산소 이온 주입시 산소 이온의 에너지가 클수록 매몰 산화층은 실리콘 기판 표면으로부터의 깊이가 깊게 된다.
상기 산소 이온 주입 에너지는 앞서 설명한 바와 같이 100 keV ~ 500 keV의 범위에서 수행한다. 그런데, 300 keV 이상의 높은 주입 에너지를 사용하는 경우에는 실리콘 기판의 결정에 회복 불가능한 정도의 심한 결함(defect)이 발생할 수 있다. 이에 따라, 본 실시예에서는 상기 산소 이온 주입 에너지를 낮추기 위해 완충막 패턴(15)을 형성한다.
상기 완충막 패턴(15)에 사용되는 물질은 제한이 없지만, 실리콘 기판(10)의 오염을 고려할 때 실리콘 산화막을 사용하는 것이 바람직하다. 상기 완충막 패턴(15)을 이용하여 형성되는 매몰 산화층(18)의 위치를 변화시킬 수 있고, 이를 이용하여 3차원 형태의 매몰 산화층(18)을 생성시킬 수도 있다.
이어서, 도 7에 하드 마스크 패턴(14)을 마스크로 하여 산소 이온(16)을 주입한다. 다음에, 도 3에 도시한 바와 같이 매몰 산화층(18) 및 실리콘 오버레이층(20)을 형성한다. 이어서, 상기 하드 마스크 패턴(14)을 구성하는 금속막(14b)을 제거한 후, 재결정 열처리를 수행한다(130). 상기 재결정 열처리는 도 3에 설명한 바와 같다.
계속하여, 제1 실시예에 설명한 바와 같이 실리콘 에피층(22)을 형성한 후, 실리콘 광소자(410, 420), 실리콘 집적회로(210) 및 배선(310, 320)을 형성하여 모 놀리식 집적 복합 소자를 완성한다.
도 8은 본 발명에 의한 모놀리식 집적 복합 소자의 제조시 산소 이온 주입 전후의 실리콘 기판의 결정 상태를 보여주는 X-선(ray) 회절 그래프이다.
구체적으로, 도 8에서 "a"는 산소 이온 주입되지 않은 실리콘 기판인 경우이고, "c"는 산소 이온 주입된 실리콘 기판의 경우이고, "b"는 산소 이온 주입후 재결정 열처리한 경우의 X-선 회절 그래프이다. 상기 산소 이온 주입은 350keV의 에너지 및 5E16/cm2의 도즈량으로 수행한 경우이고, 상기 재결정 열처리는 1350℃에서 5시간 열처리한 경우이다. 도 8에 보듯이, 실리콘 기판의 결정성이 이온주입에 의하여 크게 약화되었으나, 열처리에 의해 상당량 회복될 수 있음을 알 수 있다.
상술한 바와 같이 본 발명은 실리콘 집적 회로가 갖고 있는 신호 처리 및 전송 속도의 제약을 극복할 수 있게 실리콘 기판 상에 실리콘 집적 회로 및 실리콘 광소자가 집적된 모놀리식(단일) 집적 복합 소자를 제공한다. 상기 모놀리식 집적 복합 소자는 종래의 고비용 저효율의 와이어 본딩이나 플립 칩 본딩 방식이 아닌 동일 기판 상에 일관 공정을 거쳐 단일 집적시킨다.
또한, 본 발명은 SIMOX 공정을 통해 실리콘 기판에 국부적으로 매몰 산화층을 직접 형성한 후 실리콘 광소자를 구현하는 반면, 매몰 산화층이 형성되지 않은 영역에 실리콘 집적 회로를 단일 집적시킨다. 이에 따라, 본 발명은 화합물 반도체 위주의 광소자를 가격 경쟁력이 월등히 우수한 실리콘 기판 상에 단일 집적시키면 서도 실리콘 집적 회로의 성능을 그대로 유지할 수 있다.
Claims (11)
- 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판;상기 실리콘 광소자 형성 영역의 실리콘 기판 내에는 국부적인 부분에 형성되고 단위 소자를 분리하는 매몰 산화층;상기 매몰 산화층 상에는 국부적으로 형성된 실리콘 오버레이층;상기 실리콘 오버레이층 상에는 선택적으로 형성된 실리콘 에피층;상기 실리콘 에피층을 이용하여 상기 실리콘 광소자 형성 영역에 형성된 실리콘 광소자;상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 형성된 실리콘 집적 회로; 및상기 실리콘 집적 회로와 실리콘 광소자 사이, 상기 실리콘 광소자들 사이 또는 상기 실리콘 집적회로들 사이를 연결하는 배선으로 이루어지는 것을 특징으로 하는 모놀리식 집적 복합 소자.
- 제1항에 있어서, 상기 실리콘 광소자는 광도파로, 공진기, 변조기, 멀리플렉서, 디멀티플렉서, 레이저 다이오드 및 포토다이오드 중에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 모놀리식 집적 복합 소자.
- 제1항에 있어서, 상기 실리콘 집적 회로는 MOSFET, CMOS, BJT, HBT와 같은 능동형 전자 소자, 저항, 커패시터 및 인덕터와 같은 수동형 전자 소자, 및 이들의 조합으로 구성된 전자 회로 중에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 모놀리식 집적 복합 소자.
- 제1항에 있어서, 상기 실리콘 집적 회로와 실리콘 광소자 사이, 또는 실리콘 집직회로들 사이의 배선은 금속 배선으로 연결하고, 상기 실리콘 광소자들간의 배선은 광배선으로 연결하는 것을 특징으로 하는 모놀리식 집적 복합 소자.
- 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판;상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 형성된 실리콘 집적 회로;상기 실리콘 광소자 형성 영역의 실리콘 기판에 형성된 실리콘 광소자;상기 실리콘 집적 회로 및 실리콘 광소자를 연결하는 배선으로 이루어지되,상기 실리콘 광소자 형성 영역의 실리콘 기판 내에는 국부적인 부분에 단위 소자를 분리하는 매몰 산화층이 형성되어 있고, 상기 매몰 산화층 상에는 국부적으로 실리콘 오버레이층이 형성되어 있고, 상기 오버레이층 상에는 선택적으로 실리콘 에피층이 형성되어 있는 것을 특징으로 하는 모놀리식 집적 복합 소자.
- 제5항에 있어서, 상기 실리콘 광소자는 상기 매몰 산화층을 하부 클래드층으로 구성하고, 상기 실리콘 오버레이층 및 실리콘 에피층은 코어층으로 구성하고, 상기 실리콘 에피층 상의 공기를 상부 클래드층으로 구성한 광도파로인 것을 특징으로 하는 모놀리식 집적 복합 소자.
- 실리콘 집적 회로 형성 영역과 실리콘 광소자 형성 영역으로 구획된 실리콘 기판을 준비하는 단계;상기 실리콘 기판의 실리콘 광소자 형성 영역의 일부분을 오픈하는 홀을 갖는 하드 마스크 패턴을 형성하는 단계;상기 홀 내의 실리콘 기판에 산소 이온을 주입하는 단계;상기 홀 내에 주입된 산소 이온을 열처리하여 활성화시킴으로써 상기 실리콘 기판 내에 단위 소자를 분리하게 국부적으로 매몰 산화층을 형성함과 아울러 상기 매몰 산화층 상에는 실리콘 오버레이층이 형성되는 단계;상기 실리콘 오버레이층 상에 선택적으로 실리콘 에피층을 형성하는 단계;상기 하드 마스크 패턴을 제거하는 단계;상기 실리콘 에피층을 이용하여 상기 실리콘 광소자 형성 영역에 실리콘 광소자를 형성하는 단계;상기 실리콘 집적 회로 형성 영역의 실리콘 기판에 실리콘 집적 회로를 형성하는 단계; 및상기 실리콘 집적 회로와 실리콘 광소자 사이, 실리콘 광소자들 사이 또는 실리콘 집적회로들 사이를 연결하는 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 특징으로 하는 모놀리식 집적 복합 소자의 제조방법.
- 제7항에 있어서, 상기 매몰 산화층을 형성하기 전에, 상기 산소 이온 주입시 상기 실리콘 기판의 결정 결함을 줄이기 위해 상기 홀 내에 완충막 패턴을 형성하는 것을 특징으로 하는 모놀리식 집적 복합 소자의 제조방법.
- 제7항에 있어서, 상기 하드 마스크 패턴은 금속막이나 유전체막으로 구성된 단일막 또는 이들의 이중막으로 형성하는 것을 특징으로 하는 모놀리식 집적 복합 소자의 제조방법.
- 제7항에 있어서, 상기 실리콘 오버레이층 형성 후에, 실리콘 오버레이층의 결정성 회복을 위해 800℃ 내지 실리콘 융점 온도 범위에서 열처리를 수행하는 것을 특징으로 하는 모놀리식 집적 복합 소자의 제조방법.
- 제7항에 있어서, 상기 실리콘 에피층은, 선택적 에피 성장법(SEG)을 이용하여 상기 실리콘 오버레이층 상에서만 선택적으로 성장시키는 것을 특징으로 하는 모놀리식 집적 복합 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096413A KR100759825B1 (ko) | 2006-09-29 | 2006-09-29 | 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 |
| PCT/KR2007/001617 WO2008038873A1 (en) | 2006-09-29 | 2007-04-03 | Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof |
| US12/441,377 US7915700B2 (en) | 2006-09-29 | 2007-04-03 | Monolithic integrated composite device having silicon integrated circuit and silicon optical device integrated thereon, and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096413A KR100759825B1 (ko) | 2006-09-29 | 2006-09-29 | 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100759825B1 true KR100759825B1 (ko) | 2007-09-18 |
Family
ID=38738199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060096413A KR100759825B1 (ko) | 2006-09-29 | 2006-09-29 | 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7915700B2 (ko) |
| KR (1) | KR100759825B1 (ko) |
| WO (1) | WO2008038873A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066436B1 (ko) | 2010-11-10 | 2011-09-23 | 한국과학기술원 | 광소자 및 이의 제조방법 |
| US8422845B2 (en) | 2010-02-04 | 2013-04-16 | Samsung Electronics Co., Ltd. | Optical input/output device for photo-electric integrated circuit device and method of fabricating same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100127376A (ko) * | 2009-05-26 | 2010-12-06 | 한국전자통신연구원 | 광 소자 및 그 형성방법 |
| US8450186B2 (en) * | 2009-09-25 | 2013-05-28 | Intel Corporation | Optical modulator utilizing wafer bonding technology |
| KR101361058B1 (ko) * | 2009-12-09 | 2014-02-12 | 한국전자통신연구원 | 광 소자를 포함하는 반도체 장치의 형성 방법 |
| JP5568044B2 (ja) * | 2011-03-29 | 2014-08-06 | 株式会社日立製作所 | 光インターコネクトモジュールおよび光電気ハイブリッド混載ボード |
| CN113540969B (zh) * | 2021-07-16 | 2022-04-22 | 杰创半导体(苏州)有限公司 | 自带偏置电压电路的电调制激光器及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030142943A1 (en) * | 2002-01-31 | 2003-07-31 | Sivasubramaniam Yegnanarayanan | Method to realize fast silicon-on-insulator (SOI) optical device |
| US6916673B2 (en) | 1999-12-22 | 2005-07-12 | Micronas Gmbh | Method for producing an optical transmitting and receiving device and a transmitting and receiving device produced according to said method |
| US6993236B1 (en) | 2002-06-24 | 2006-01-31 | Luxtera, Inc. | Polysilicon and silicon dioxide light scatterers for silicon waveguides on five layer substrates |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3427114B2 (ja) * | 1994-06-03 | 2003-07-14 | コマツ電子金属株式会社 | 半導体デバイス製造方法 |
| US6862378B2 (en) * | 2002-10-24 | 2005-03-01 | Triquint Technology Holding Co. | Silicon-based high speed optical wiring board |
| US7294561B2 (en) | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
| US7085443B1 (en) * | 2003-08-15 | 2006-08-01 | Luxtera, Inc. | Doping profiles in PN diode optical modulators |
| KR100529633B1 (ko) | 2003-11-05 | 2005-11-17 | 동부아남반도체 주식회사 | 에피택셜 실리콘을 이용한 반도체 소자 및 그 제조 방법 |
| US7217584B2 (en) * | 2004-03-18 | 2007-05-15 | Honeywell International Inc. | Bonded thin-film structures for optical modulators and methods of manufacture |
-
2006
- 2006-09-29 KR KR1020060096413A patent/KR100759825B1/ko active IP Right Grant
-
2007
- 2007-04-03 WO PCT/KR2007/001617 patent/WO2008038873A1/en active Application Filing
- 2007-04-03 US US12/441,377 patent/US7915700B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916673B2 (en) | 1999-12-22 | 2005-07-12 | Micronas Gmbh | Method for producing an optical transmitting and receiving device and a transmitting and receiving device produced according to said method |
| US20030142943A1 (en) * | 2002-01-31 | 2003-07-31 | Sivasubramaniam Yegnanarayanan | Method to realize fast silicon-on-insulator (SOI) optical device |
| US6993236B1 (en) | 2002-06-24 | 2006-01-31 | Luxtera, Inc. | Polysilicon and silicon dioxide light scatterers for silicon waveguides on five layer substrates |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8422845B2 (en) | 2010-02-04 | 2013-04-16 | Samsung Electronics Co., Ltd. | Optical input/output device for photo-electric integrated circuit device and method of fabricating same |
| US8867882B2 (en) | 2010-02-04 | 2014-10-21 | Samsung Electronics Co., Ltd. | Optical input/output device for photo-electric integrated circuit device and method of fabricating same |
| KR101066436B1 (ko) | 2010-11-10 | 2011-09-23 | 한국과학기술원 | 광소자 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008038873A1 (en) | 2008-04-03 |
| US7915700B2 (en) | 2011-03-29 |
| US20100044828A1 (en) | 2010-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100759825B1 (ko) | 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 | |
| DE102016105066B4 (de) | Monolithische integrierte Photonik mit lateralem Bipolar und Bicmos | |
| KR101963465B1 (ko) | 복합 반도체 구조 제조 방법 및 화합물 반도체 구조 성장 방법 | |
| JP6197183B2 (ja) | フォトニックデバイスを有するｃｍｏｓエレクトロニクスの垂直集積 | |
| US9606291B2 (en) | Multilevel waveguide structure | |
| DE102015120493B4 (de) | Silicium-Photonik-Integrations-Verfahren | |
| US20140080268A1 (en) | Fabricating photonics devices fully integrated into a cmos manufacturing process | |
| EP1785757A1 (en) | Silicon Based Optical Waveguide Structures and Methods Of Manufacture | |
| DE102009047873B4 (de) | Optischer Signalaustausch in einem Halbleiterbauelement unter Anwendung monolithischer optoelektronischer Komponenten | |
| US20080153267A1 (en) | Method for manufacturing a soi substrate associating silicon based areas and gaas based areas | |
| JP2000195798A (ja) | 半導体製造方法 | |
| KR100703033B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8735265B2 (en) | Methods of selectively forming silicon-on-insulator structures using selective expitaxial growth process | |
| KR100679610B1 (ko) | 단결정 구조를 갖는 박막의 형성 방법 | |
| US7101725B2 (en) | Solution to thermal budget | |
| DE112015006943T5 (de) | Mehrschicht-Silicium/Galliumnitrid-Halbleiter | |
| CN109712961B (zh) | 三维集成电路及其制造方法 | |
| JPH02306680A (ja) | 光電子集積回路装置およびその製造方法 | |
| US8993420B2 (en) | Methods of forming epitaxial layers | |
| JP2005268662A (ja) | ３次元デバイスの製造方法 | |
| US20130037907A1 (en) | Optoelectronic integrated circuit substrate and method of fabricating the same | |
| JP2011171677A (ja) | 半導体装置の製造方法 | |
| US20230021758A1 (en) | Substrate and method for monolithic integration of electronic and optoelectronic devices | |
| JP2010129963A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN118192006A (zh) | 制造光学器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120910 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140827 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150827 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160826 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170828 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190826 Year of fee payment: 13 |