DE102015120493B4 - Silicium-Photonik-Integrations-Verfahren - Google Patents

Silicium-Photonik-Integrations-Verfahren Download PDF

Info

Publication number
DE102015120493B4
DE102015120493B4 DE102015120493.2A DE102015120493A DE102015120493B4 DE 102015120493 B4 DE102015120493 B4 DE 102015120493B4 DE 102015120493 A DE102015120493 A DE 102015120493A DE 102015120493 B4 DE102015120493 B4 DE 102015120493B4
Authority
DE
Germany
Prior art keywords
layer
forming
over
sealing layer
photodetector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120493.2A
Other languages
English (en)
Other versions
DE102015120493A1 (de
Inventor
Solomon Assefa
Tymon Barwicz
William M. Green
Marwan H. Khater
Jessie C. Rosenberg
Steven M . Shank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102015120493A1 publication Critical patent/DE102015120493A1/de
Application granted granted Critical
Publication of DE102015120493B4 publication Critical patent/DE102015120493B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/153—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

Verfahren zum Bilden einer Halbleiterstruktur, das aufweist:Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum;thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht;Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials, wobei das Bilden der konformen abdichtenden Schicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidung aufweist;Bilden einer Barrierenschicht sowohl auf einem ersten Teilbereich der konformen abdichtenden Schicht über dem Photodetektor als auch auf einem zweiten Teilbereich der konformen abdichtenden Schicht über einem Laser-Gitter-Koppler, wobei das Bilden der Barrierenschicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung aufweist; undselektives Entfernen eines Teilbereichs der Barrierenschicht von dem Gebiet über dem Laser-Gitter-Koppler,wobei die konforme abdichtende Schicht so konfiguriert ist, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet,sich der Photodetektor und die zumindest eine Einheit auf einem gleichen Substrat befinden; unddie zumindest eine Einheit eine Komplementär-Metall-Oxid-Halbleiter-Einheit und dem Laser-Gitter-Koppler aufweist.

Description

  • GEBIET DER ERFINDUNG
  • HINTERGRUND
  • Integrierte Komplementär-Metall-Oxid-Halbleiter(CMOS)-Schaltkreise machen zunehmend Gebrauch von optischen Transmissionsstrukturen, um Beschränkungen von Kupfer hinsichtlich der Bandbreite zu überschreiten. Die Verwendung von photonischen Einheiten sowohl in Einheiten für ein Schalten mit hoher Geschwindigkeit als auch Transceiver-Einheiten bei Datenübertragungen sind nur ein paar Beispiele, welche die Vorteile eines Verarbeitens von sowohl optischen als auch elektrischen Signalen innerhalb einer einzelnen integrierten Einheit aufzeigen. Eine integrierte photonische Einheit kann zum Beispiel sowohl Photodetektor-Einheiten als auch Einheiten vom CMOS-Typ beinhalten, die auf einem einzelnen Silicium-Substrat hergestellt werden können. Während des Herstellungsprozesses können jedoch bestimmte Prozesse, während sie für die Bildung und/oder den Betrieb von einem Typ einer Einheit (z.B. CMOS, FET) von Vorteil oder notwendig sind, für die Bildung und/oder den Betrieb des anderen Typs einer Einheit (z.B. Photodetektor) von Nachteil sein.
  • Zum Beispiel resultiert die Verwendung eines einzelnen Nitrids, um Silicid sowohl auf optischen als auch auf CMOS-Einheiten zu blockieren, in einer geringen Leistungsfähigkeit und Ausbeute. Darüber hinaus kann die Rekristallisierung von Germanium in einem Verkapselungsstoff den Verkapselungsstoff derart aufbrechen, dass die nachfolgenden nasschemischen Behandlungen (z.B. während eines Silicid-Prozesses) das Germanium wegätzen. Die Dielektrika, die für einen Silicid-Schutz über passiven Photonik-Einheiten verwendet werden, können ungleichmäßig sein (d.h. zu dick oder zu dünn an Stellen), was einen übermäßigen optischen Verlust oder Nebensprechen verursacht.
  • Daher kann es unter anderem von Vorteil sein, die Integrität von Einheiten sowohl vom photonischen als auch vom nicht-photonischen Typ innerhalb einer integrierten photonischen Einheit während Herstellungsprozessen zu erhalten.
  • KURZDARSTLELUNG
  • Bei einem ersten Aspekt der Erfindung handelt es sich um ein Verfahren zum Bilden einer Halbleiterstruktur. Das Verfahren beinhaltet: Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum; thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht; und Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials. Die konforme abdichtende Schicht ist so konfiguriert, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet. Der Photodetektor und die zumindest eine Einheit befinden sich auf einem gleichen Substrat. Die zumindest eine Einheit weist eine Komplementär-Metall-Oxid-Halbleiter-Einheit oder eine passive Photonik-Einheit auf.
  • Gemäß einer Ausführungsform der Erfindung weist die zumindest eine Einheit einen Transistor auf. Nach einem Entfernen eines Teilbereichs der konformen Schicht, die den Transistor bedeckt, wird ein Silicid auf diesem gebildet, und danach wird sowohl auf dem Transistor als auch auf der konformen abdichtenden Schicht über dem Photodetektor eine Barrierenschicht gebildet.
  • Gemäß einer Ausführungsform der Erfindung weist das Bilden der konformen abdichtenden Schicht ein Bilden einer Schicht aus Siliciumnitrid auf, wobei eine schnelle thermische chemische Gasphasenabscheidung verwendet wird; und
    das Bilden der Barrierenschicht weist ein Bilden einer weiteren Schicht aus Siliciumnitrid auf, wobei eine plasmaunterstützte chemische Gasphasenabscheidung verwendet wird.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist das Verfahren ein Bilden einer Schicht aus Nitrid auf der zumindest einen Einheit vor dem Bilden der konformen abdichtenden Schicht auf, wobei die konforme abdichtende Schicht auf der Schicht aus Nitrid gebildet wird.
  • Gemäß einer Ausführungsform der Erfindung weist die zumindest eine Einheit einen Widerstand auf.
  • Bei einem weiteren Aspekt der Erfindung handelt es sich um ein Verfahren zum Bilden einer Halbleiterstruktur. Das Verfahren beinhaltet: Bilden einer Komplementär-Metall-Oxid-Halbleiter(CMOS)-Einheit, einer passiven Photonik-Einheit sowie eines Photodetektor-Materials auf einem Substrat; Bilden von verkapselnden Schichten über der CMOS-Einheit, der passiven Photonik-Einheit sowie des Photodetektor-Materials; Entfernen eines Teilbereichs der verkapselnden Schichten über der CMOS-Einheit und der passiven Photonik-Einheit; Kristallisieren des Photodetektor-Materials; sowie Bilden einer konformen abdichtenden Schicht über der CMOS-Einheit, über der passiven Photonik-Einheit sowie auf einem Teilbereich der verkapselnden Schichten über dem Photodetektor-Material.
  • Gemäß einer Ausführungsform der Erfindung weist das Bilden der verkapselnden Schichten ein Bilden von zumindest einer Schicht aus Siliciumnitrid unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung vor dem Kristallisieren auf; und
    das Bilden der konformen abdichtenden Schicht weist ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidung nach dem Kristallisieren auf.
  • Gemäß einer Ausführungsform der Erfindung
    bildet das Kristallisieren des Photodetektor-Materials einen Riss in den verkapselnden Schichten; und
    die konforme abdichtende Schicht verstopft den Riss.
  • Bei einem weiteren Aspekt der Erfindung handelt es sich um eine Halbleiterstruktur, die beinhaltet: eine erste Einheit, eine zweite Einheit sowie einen Photodetektor auf einem Substrat; verkapselnde Schichten über dem Photodetektor und um diesen herum; eine konforme abdichtende Schicht aus Nitrid auf der ersten Einheit und auf den verkapselnden Schichten über dem Photodetektor; sowie eine Barrierenschicht aus Nitrid auf der zweiten Einheit und auf den verkapselnden Schichten über dem Photodetektor.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist die konforme abdichtende Schicht aus Nitrid so konfiguriert, dass sie einen Riss in den verkapselnden Schichten verstopft.
  • Gemäß einer Ausführungsform der Erfindung weist die erste Einheit eine passive Photonik-Einheit auf; und die zweite Einheit weist einen Transistor auf.
  • Bei einem weiteren Aspekt der Erfindung handelt es sich um eine Halbleiterstruktur, die beinhaltet: ein Photodetektor-Material auf einem Substrat; eine erste Schicht aus Siliciumnitrid auf dem Photodetektor-Material; eine zweite Schicht aus Siliciumnitrid auf der ersten Schicht aus Siliciumnitrid und über dem Photodetektor-Material; eine Oxidschicht auf der zweiten Schicht aus Siliciumnitrid und über dem Photodetektor-Material; eine dritte Schicht aus Siliciumnitrid auf der Oxidschicht und über dem Photodetektor-Material; eine vierte Schicht aus Siliciumnitrid auf der dritten Schicht aus Siliciumnitrid und über dem Photodetektor-Material; eine konforme abdichtende Schicht aus Siliciumnitrid auf der vierten Schicht aus Siliciumnitrid und über dem Photodetektor-Material; sowie eine Barrierenschicht aus Siliciumnitrid auf der konformen abdichtenden Schicht aus Siliciumnitrid und über dem Photodetektor-Material.
  • Gemäß einer Ausführungsform der Erfindung weist die Struktur des Weiteren einen Transistor auf dem Substrat auf, wobei sich die Barrierenschicht aus Siliciumnitrid ohne die konforme abdichtende Schicht aus Siliciumnitrid über dem Transistor auf dem Transistor befindet.
  • Gemäß einer weiteren Ausführungsform der Erfindung weist die Struktur eine passive Photonik-Einheit auf dem Substrat auf, wobei sich die konforme abdichtende Schicht aus Siliciumnitrid ohne die Barrierenschicht aus Siliciumnitrid über der passiven Photonik-Einheit auf der passiven Photonik-Einheit befindet.
  • Gemäß einer Ausführungsform der Erfindung weist die Struktur darüber hinaus einen Widerstand auf oder in dem Substrat; sowie eine weitere Schicht aus Siliciumnitrid direkt auf dem Widerstand auf, wobei sich die konforme abdichtende Schicht aus Siliciumnitrid direkt auf der weiteren Schicht aus Siliciumnitrid über dem Widerstand befindet und sich die Barrierenschicht aus Siliciumnitrid direkt auf der konformen abdichtenden Schicht aus Siliciumnitrid über dem Widerstand befindet.
  • Außerdem weist die Struktur gemäß einer Ausführungsform der Erfindung des Weiteren einen Widerstand auf oder in dem Substrat auf, wobei: sich die konforme abdichtende Schicht aus Siliciumnitrid direkt auf dem Widerstand befindet; und sich die Barrierenschicht aus Siliciumnitrid direkt auf der konformen abdichtenden Schicht aus Siliciumnitrid über dem Widerstand befindet.
  • Gemäß einer Ausführungsform der Erfindung ist die konforme abdichtende Schicht aus Siliciumnitrid, welche die Struktur aufweist, so konfiguriert, dass sie einen Riss verstopft, der sich durch die zweite Schicht aus Siliciumnitrid, die dritte Schicht aus Siliciumnitrid, die vierte Schicht aus Siliciumnitrid und die Oxidschicht hindurch erstreckt.
  • Figurenliste
  • Die vorliegende Erfindung ist in der detaillierten Beschreibung, die folgt, unter Bezugnahme auf die erwähnte Mehrzahl von Zeichnungen über nicht beschränkende Beispiele von exemplarischen Ausführungsformen der vorliegenden Erfindung beschrieben.
    • 1 bis 14 zeigen Strukturen und jeweilige Prozessschritte gemäß Aspekten der Erfindung; und
    • 15 zeigt eine Ausführung gemäß Aspekten der Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Die Erfindung bezieht sich auf Halbleitereinheiten und Verfahren zum Bilden derselben und insbesondere auf integrierte Photonik-Halbleitereinheiten. Gemäß Aspekten der Erfindung wird eine äußerst konforme abdichtende Schicht aus Siliciumnitrid auf verkapselnden Schichten einer Photonik-Einheit gebildet, die mit CMOS-Einheiten auf einem einzelnen Silicium-Substrat integriert ist. Die abdichtende Schicht aus Nitrid wird in Ausführungsformen auf den verkapselnden Schichten nach einem thermischen Kristallisieren von Germanium gebildet, das durch die verkapselnden Schichten verkapselt wird, z.B. nach einem Verwenden eines schnellen Schmelzwachstums-Prozesses (RMG-Prozess, Rapid Melt Growth Process), um Germanium zu kristallisieren, das einen Teil eines Photodetektors bilden wird. Die abdichtende Schicht aus Nitrid füllt Risse, die sich während des Kristallisierungsprozesses in den verkapselnden Schichten bilden, und verhindert somit in vorteilhafter Weise eine Ausdiffusion des Germaniums und/oder eine chemische Beanspruchung des Germaniums durch die Risse hindurch. Auf diese Weise verbessern Ausführungen der Erfindung die Leistungsfähigkeit und die Ausbeute.
  • Gemäß Aspekten der Erfindung kann die konforme abdichtende Schicht aus Nitrid über passiven Photonik-Einheiten (wie beispielsweise Laser-Gitter-Kopplern, Wellenlängen-Aufteilungs-Multiplexern und -Demultiplexern) und CMOS-Einheiten (wie beispielsweise Polysilicium-Präzisionswiderständen) gebildet werden. Die konforme abdichtende Schicht aus Nitrid wird in Ausführungsformen unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidung (RTCVD, Rapid Thermal Chemical Vapor Deposition) gebildet, und eine Barrierenschicht aus Siliciumnitrid wird unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung (PECVD, Plasma Enhanced Chemical Vapor Deposition) auf der konformen abdichtenden Schicht aus Nitrid gebildet.
  • Bei einer exemplarischen Ausführung wird die Barrierenschicht aus Nitrid strukturiert, um einen Teilbereich der Barrierenschicht aus Nitrid von einem Gebiet über einem Laser-Gitter-Koppler zu entfernen, wobei lediglich die konforme abdichtende Schicht aus Nitrid über dem Laser-Gitter-Koppler verbleibt. Bei einer exemplarischen Ausführung wird die konforme abdichtende Schicht aus Nitrid strukturiert, um einen Teilbereich der konformen abdichtenden Schicht aus Nitrid von einem Gebiet über einem CMOS-Transistor zu entfernen, der CMOS-Transistor wird nachfolgend silicidiert, und die Barrierenschicht aus Nitrid wird über dem silicidierten CMOS-Transistor gebildet. Auf diese Weise verbessern die mehreren Schichten aus Siliciumnitrid die Leistungsfähigkeit und die Ausbeute, indem es einem Konstrukteur ermöglicht wird, eine spezielle Kombination aus vier spezifischen Siliciumnitrid-Kombinationen für eine gegebene Einheit auszuwählen, um eine oder mehrere der folgenden Eigenschaften zu erhalten: eine verbesserte Gleichmäßigkeit der Dicke des Nitrids; eine verbesserte Konformität des Nitrids; eine verbesserte Ausdiffusion von Bor; sowie einen thermischen Zyklus. In Abhängigkeit von der Dicke des Nitrids sowie der Prozesschemie, die zur Bildung der Dünnschicht aus Nitrid verwendet wird, kann außerdem die Beanspruchung der Einheit modifiziert werden, um die Leistungsfähigkeit der Einheit zu verbessern.
  • Die Strukturen der vorliegenden Erfindung können in Halbleiterstrukturen implementiert werden, die in einer Anzahl von Weisen unter Verwendung einer Anzahl von verschiedenen Geräten hergestellt werden können. Im Allgemeinen werden die Methodologien und Geräte jedoch dazu verwendet, die Halbleiter-Implementierungen mit Abmessungen in einer Mikrometer- und Nanometer-Skalierung zu bilden. Die Methodologien, d.h. die Technologien, die zur Herstellung der Halbleiter-Implementierungen eingesetzt werden, wurden aus der Technologie für integrierte Schaltkreise (IC) übernommen. Die Halbleiter-Implementierungen werden zum Beispiel auf Wafern gebildet und werden in Dünnschichten aus einem Material, das durch photolithographische Prozesse strukturiert wird, auf der Oberseite eines Wafers realisiert. Speziell verwendet die Herstellung der Halbleiter-Implementierungen drei grundlegende Bausteine: (i) Abscheidung von Dünnschichten aus einem Material auf einem Substrat, (ii) Anbringen einer strukturierten Maske auf der Oberseite der Dünnschichten durch photolithographisches Abbilden sowie (iii) in Bezug auf die Maske selektives Ätzen der Dünnschichten.
  • Die Strukturen und Prozesse, die hierin beschrieben sind, stellen exemplarische Ausführungsformen einer integrierten CMOS-Nanophotonik-Einheit bereit, die zum Beispiel sowohl eine photonische Einheit, wie beispielsweise einen Germanium(Ge)-Photodetektor, als auch eine CMOS-Einheit beinhaltet, wie beispielsweise einen FET-Transistor. Innerhalb von integrierten nanophotonischen CMOS-Schaltkreisen können kristalline Materialien, wie beispielsweise Germanium oder III-V-Verbindungen, aufgrund ihrer hohen Quantenausbeute als ein aktives Element der Photodetektor-Komponente verwendet werden. Bei Verwenden einer schnellen Schmelzwachstumstechnik können Dünnschichten (z.B. Germanium) bei niedrigen Temperaturen in einem amorphen Zustand abgeschieden werden, wobei Techniken wie beispielsweise physikalische Gasphasenabscheidung (PVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) und schnelle thermische chemische Gasphasenabscheidung (RTCVD) verwendet werden, und nachfolgend thermisch kristallisiert werden. Während des Kristallisierungsprozesses kann das Germanium-Material, das den aktiven Bereich des Photodetektors bildet, unter Verwendung eines mehrschichtigen Dünnschicht-Stapels verkapselt werden, um kristalline Defekte und eine Kontamination als Ergebnis einer Ausdiffusion zu verhindern. So wird ein verkapselnder mehrschichtiger Dünnschicht-Stapel gemäß einer oder mehreren exemplarischen Ausführungsformen beschrieben.
  • Um einen aktiven Bereich aus einkristallinem Germanium zu erzeugen, kann eine abgeschiedene Dünnschicht aus Germanium kristallisiert werden, indem der Halbleiter-Wafer, über dem die Dünnschicht aus Germanium abgeschieden wird, auf etwa 1.100 °C erwärmt wird. Um 940 °C herum transformiert sich die Dünnschicht aus Germanium von einem festen Zustand in einen flüssigen Zustand. Während einer nachfolgenden Abkühlungsphase transformiert sich das flüssige Germanium zurück in ein festes Germanium als ein einkristallines Germanium-Material, um zum Beispiel einen aktiven Bereich eines Photodetektors zu bilden. Wenn ein Verkapselungsstapel während dieses Kristallisierungsprozesses des Germaniums nicht verwendet wird, kann flüssig und/oder gasförmig gebildetes Germanium andere Teile des Halbleiter-Wafers und/oder die Prozesskammern (z.B. die Kammer, die für eine thermische Wärmebehandlung verwendet wird) kontaminieren.
  • Wenn ein Verkapselungsstapel verwendet wird, können sich alternativ während des thermischen Kristallisierungsprozesses Risse in dem Verkapselungsstapel bilden. Wenn in dem Verkapselungsstapel ein oder mehrere Risse entstehen, kann das Germanium ausdiffundieren und eine Kontamination der integrierten Einheit und/oder der Prozesskammern verursachen. Darüber hinaus kann das Vorhandensein von Rissen in der Verkapselung das darunter liegende Germanium chemischen Beanspruchungen aussetzen, die von nachfolgenden Nassreinigungen verursacht werden. Während des Prozesses zur Bildung von Silicid können die während des Nassreinigungsprozesses verwendeten Chemikalien über irgendwelche Risse in dem Verkapselungsstapel mit dem Germanium in Kontakt kommen. Infolgedessen kann sämtliches Germanium oder können Teile des Germaniums durch die Chemikalien der Nassreinigung aufgelöst werden.
  • Die 1 bis 14 zeigen Strukturen und jeweilige Prozessschritte gemäß Aspekten der Erfindung. Der Prozessablauf der vorliegenden Erfindung kann mit einem Bereitstellen der in 1 gezeigten Anfangsstruktur 100 beginnen. Die Struktur 100 weist in Ausführungsformen eine integrierte photonische Halbleiterstruktur auf, die beinhaltet: einen Bildungsbereich 101 für eine photonische Einheit, um zum Beispiel einen Germanium(Ge)-Photodetektor herzustellen; einen CMOS-Bereich 103, der eine oder mehrere CMOS-Einheiten beinhaltet, wie beispielsweise einen Feldeffekttransistor (FET) 104, einen Polysilicium-Widerstand 105, einen Diffusionswiderstand 106 und einen Polysilicium-Präzisionswiderstand 107; sowie einen passiven Photonik-Bereich 108, der eine oder mehrere passive Photonik-Einheiten beinhaltet, wie beispielsweise einen Polarisations-Splitter-Rotator 109, einen Wellenlängen-Aufteilungs-Multiplexer 110 sowie einen Laser-Gitter-Koppler 111. Die integrierte photonische Halbleiterstruktur 100 kann des Weiteren einen optischen Wellenleiter 116, einen Bereich 118 mit einem vergrabenen Oxid (BOX-Bereich), Bereiche 120 mit einer flachen Grabenisolation (STI-Bereiche) sowie ein Silicium-Substrat 122 beinhalten. Der BOX-Bereich 118 befindet sich über dem Silicium-Substrat 122. Der optische Wellenleiter 116 kann innerhalb einer Siliciumauf-Isolator(SOI)-Schicht (nicht gezeigt) der Struktur 100 gebildet sein, wodurch die STI-Bereiche 120 und der BOX-Bereich 118, die den optischen Wellenleiter 116 umgeben, ein optisches Confinement (d.h. ein Cladding) sowie eine verlustarme Wellenleitung erleichtern. Darüber hinaus können die STI-Bereiche 120 eine elektrische Isolation zwischen den verschiedenen Einheiten bereitstellen.
  • Die Struktur 100, so wie sie beschrieben ist, kann unter Verwendung herkömmlicher Techniken hergestellt werden, die dem Fachmann bekannt sind. Der FET 104 kann zum Beispiel ein Gate-Dielektrikum 124, ein Polysilicium-Gate 126, Abstandshalterbereiche 128 aus Oxid, Abstandshalterbereiche 130 aus Nitrid, einen Muldenbereich 131 (der in der SOI-Schicht ausgebildet ist), Source-/Drain(S/D)-Bereiche 132 (die in der SOI-Schicht ausgebildet sind) sowie Halo- und Verbreiterungs-Implantate (nicht gezeigt) beinhalten, die sämtlich unter Verwendung von herkömmlichen CMOS-Materialien und -Prozessen gebildet werden, wie beispielsweise photolithographischer Maskierung, Ätzen, Abscheidung sowie Ionenimplantation. In ähnlicher Weise können der Polysilicium-Widerstand 105, der Diffusionswiderstand 106, der Polysilicium-Präzisionswiderstand 107 unter Verwendung von herkömmlichen CMOS-Materialien und -Prozessen gebildet werden. Des Weiteren können der Polarisations-Splitter-Rotator 109, der Wellenlängen-Aufteilungs-Multiplexer 110 sowie der Laser-Gitter-Koppler 111 unter Verwendung von herkömmlichen Photonik-Materialien und -Prozessen gebildet werden. Der Laser-Gitter-Koppler 111 kann zum Beispiel durch Ätzen einer aperiodischen Struktur in die SOI-Schicht hinein und durch diese hindurch und umgeben von SIT, BOX und einer Nitrid-Schicht derart gebildet werden, dass Licht von einem Laser oder einem optischen Lichtwellenleiter, der Licht von einem Laser außerhalb des Chips zuführt, über den Laser-Gitter-Koppler mit einem geringen Verlust adiabatisch in einen Silicium-Wellenleiter auf dem Chip gekoppelt wird.
  • Wie in 2 gezeigt, wird eine Schicht 140 aus Siliciumnitrid deckend auf den Einheiten und Oberflächen der Struktur 100 abgeschieden, und eine Oxidschicht 142 wird auf der Schicht 140 aus Siliciumnitrid abgeschieden. Die Schicht 140 aus Siliciumnitrid kann unter Verwendung eines spannungsarmen plasmaunterstützten chemischen Gasphasenabscheidungs(PECVD)-Prozesses abgeschieden werden und kann eine Dicke in einem Bereich von etwa 10 nm bis 1.00 nm aufweisen (wenngleich andere Abscheidungsprozesse und Dicken verwendet werden können). Die Oxidschicht 142 kann unter Verwendung von entweder einem PECVD-Prozess oder einem thermisch aktivierten CVD-Prozess bei niedriger Temperatur abgeschieden werden und kann eine Dicke in einem Bereich von etwa 20 nm bis 200 nm aufweisen (wenngleich andere Abscheidungsprozesse und Dicken verwendet werden können).
  • Wie in 3 gezeigt, sind Teilbereiche der Schicht 140 aus Siliciumnitrid und der Oxidschicht 142 von dem Gebiet über dem optischen Wellenleiter 116 entfernt und ein Germanium(Ge)-Photodetektor 144 ist über dem optischen Wellenleiter 116 ausgebildet. Die Teilbereiche der Schicht 140 aus Siliciumnitrid und der Oxidschicht 142 können unter Verwendung von herkömmlichem Maskieren und Ätzen entfernt werden, die beinhalten können: Anbringen eines Photoresist-Materials auf der Oxidschicht 142, Belichten des Photoresists mit einem gewünschten Strahlungsmuster, Entwickeln des belichteten Photoresists unter Verwendung eines Resistentwicklers, Ätzen (Trockenätzen und/oder Nassätzen) der Schicht 140 aus Siliciumnitrid und der Oxidschicht 142 durch das strukturierte Photoresist hindurch und Entfernen des verbliebenen Photoresists durch Veraschen oder Ablösen.
  • Nach einem Entfernen der Teilbereiche der Schicht 140 aus Siliciumnitrid und der Oxidschicht 142 kann ein Ge-Photodetektor 144 unter Verwendung herkömmlicher Prozesse gebildet werden. Zum Beispiel kann eine dünne Oxidschicht 146 von etwa 5 nm auf der optischen Wellenleiterstruktur 116 und Teilbereichen der STI-Bereiche 120 gebildet werden. Die dünne Oxidschicht 146 kann unter Verwendung eines CVD- oder PECVD-Prozesses gebildet werden. Darüber hinaus kann eine dünne Schicht 148 aus Siliciumnitrid von etwa 40 nm auf der dünnen Oxidschicht 146 gebildet werden. Die dünne Schicht 148 aus Siliciumnitrid wird bevorzugt unter Verwendung eines PECVD-Prozesses gebildet. Durch die dünne Oxidschicht 146 und die dünne Schicht 148 aus Siliciumnitrid hindurch wird eine Öffnung (Fenster) 150 gebildet, um eine Oberseite des optischen Wellenleiters 116 freizulegen. Die Öffnung 150 kann mittels Ätzen der dünnen Oxidschicht 146 und der dünnen Schicht 148 aus Siliciumnitrid durch eine strukturierte Resistschicht hindurch gebildet werden, wie hierin bereits beschrieben. Das Bilden des Ge-Photodetektors 144 weist des Weiteren ein Bilden eines aktiven Bereichs 152 aus Ge auf mittels: Abscheiden (z.B. unter Verwenden von PECVD) einer Schicht aus Ge sowohl innerhalb der Öffnung 150 als auch über der dünnen Schicht 148 aus Siliciumnitrid; Bilden einer Hartmaskenschicht 154 aus Siliciumnitrid (Si3N4) auf der Oberseite der Ge-Schicht; Strukturieren der Hartmaskenschicht 154 aus Siliciumnitrid unter Verwendung einer Photoresist-Maske und Ätzen; sowie Strukturieren der Ge-Schicht mittels Ätzen von Teilbereichen der Ge-Schicht, die nicht von dem verbliebenen Teilbereich der strukturierten Hartmaske 154 aus Siliciumnitrid bedeckt sind.
  • Während der Bildung des aktiven Bereichs 152 aus Ge füllt ein Teilbereich des aktiven Bereichs 152 aus Ge die Öffnung 150, damit der aktive Bereich 152 aus Ge einen Kontakt mit dem Silicium-Material des optischen Wellenleiters 116 herstellt. Ein derartiger Kontakt kann den aktiven Bereich 152 aus Ge in die Lage versetzen, das Silicium-Material des optischen Wellenleiters 116 während des Kristallisierungsprozesses des aktiven Bereichs 152 aus Ge in einem späteren Prozessstadium als eine Kristallkeimschicht zu nutzen. Die verbliebenen Bereiche des unteren Teilbereichs des aktiven Bereichs 152 aus Ge (d.h. andere als der Teilbereich in der Öffnung 150) sind durch die dünne Oxidschicht 146 und die dünne Schicht 148 aus Siliciumnitrid von dem optischen Wellenleiter 116 getrennt. Diese Trennung von Teilbereichen des aktiven Bereichs 152 aus Ge und des optischen Wellenleiters 116 kann die Vermeidung des Vermischens von Germanium von dem aktiven Bereich 152 aus Ge mit dem Silicium des optischen Wellenleiters 116 erleichtern. Eine Auswirkung eines derartigen Vermischens besteht zum Beispiel darin, dass die spezifische Empfindlichkeit des aktiven Bereichs 152 aus Ge und demzufolge des gebildeten Photodetektors 144 verringert wird.
  • Das optische Signal, das innerhalb des optischen Wellenleiters 116 durchläuft, kann von dem aktiven Bereich 152 aus Ge durch die dünne Oxidschicht 146 und die dünne Schicht 148 aus Siliciumnitrid hindurch empfangen werden. Wenngleich jedes empfangene optische Signal, das von dem aktiven Bereich 152 aus Ge empfangen wird, aufgrund der Dicke der Schichten 146 und 148 durch die Schichten 146 und 148 abgeschwächt wird, ist die Abschwächung ausreichend gering, um den Betrieb und die Sensitivität des Photodetektors 144 nicht zu behindern.
  • Wie in 4 gezeigt, wird auf den Oberseiten der Struktur eine Mehrzahl von verkapselnden Schichten 162, 164, 166, 168 gebildet. Wie dargestellt, wird eine Schicht 162 aus Siliciumnitrid auf freiliegenden Oberflächen der dünnen Schicht 148 aus Siliciumnitrid, dem aktiven Bereich 152 aus Ge, der Hartmaskenschicht 154 aus Siliciumnitrid und der Oxidschicht 142 abgeschieden. Die Schicht 162 aus Siliciumnitrid wird bevorzugt unter Verwendung eines PECVD-Prozesses abgeschieden. Die Schicht 162 aus Siliciumnitrid kann eine Dicke im Bereich von etwa 10 nm bis 100 nm beinhalten. Die Schicht 162 aus Siliciumnitrid weist bevorzugt eine Dicke von ungefähr 50 nm auf und wirkt als eine Pufferschicht für nachfolgend abgeschiedene Schichten, wie zum Beispiel die Oxidschicht 164 und die Schicht 166 aus Siliciumnitrid.
  • Weiterhin bezugnehmend auf 4 wird eine Oxidschicht 164 unter Verwendung entweder eines PECVD-Abscheidungsprozesses oder eines thermisch aktivierten CVD-Abscheidungsprozesses bei einer niedrigen Temperatur über der Schicht 162 aus Siliciumnitrid abgeschieden. Die Oxidschicht 164 kann eine Dicke im Bereich von etwa 10 nm bis 200 nm aufweisen. Die Oxidschicht 164 weist bevorzugt eine Dicke von ungefähr 50 nm auf und schwächt die Ausbreitung von Germanium während des Kristallisierungsschmelzprozesses des aktiven Bereichs 152 aus Ge ab. Über der Oxidschicht 164 wird unter Verwendung eines PECVD-Prozesses eine Schicht 166 aus Siliciumnitrid abgeschieden. Die Schicht 166 aus Siliciumnitrid kann eine Dicke im Bereich von etwa 50 nm bis 300 nm aufweisen. Die Schicht 166 aus Siliciumnitrid weist bevorzugt eine Dicke von ungefähr 100 nm auf und schwächt die Ausbreitung von Germanium während des Kristallisierungsschmelzprozesses ab. Über der Schicht 166 aus Siliciumnitrid wird unter Verwendung eines schnellen thermischen chemischen Gasphasenabscheidungs(RTCVD)-Prozesses eine weitere Schicht 168 aus Siliciumnitrid abgeschieden. Die Schicht 168 aus Siliciumnitrid kann eine Dicke im Bereich von etwa 50 nm bis 200 nm aufweisen. Die Schicht 168 aus Siliciumnitrid weist bevorzugt eine Dicke von ungefähr 100 nm auf und wirkt als ein Dichtungsmittel für Rissspuren und als Steuerelement für die PECVD-Morphologie.
  • Wie in 5 gezeigt, wird über dem Photodetektor 144 eine Maske 170 gebildet. Die Maske 170 kann ein Photoresist aufweisen, das unter Verwendung von Photolithographie strukturiert wird. Die Teilbereiche der Schichten 162, 164, 166 und 168, die nicht von der Maske 170 bedeckt sind, werden von dem Gebiet über den passiven Photonik-Einheiten und den CMOS-Einheiten entfernt. Die Entfernung der Schichten 162, 164, 166 und 168 kann unter Verwendung von einem oder mehreren Ätzprozessen durchgeführt werden, die einen Trockenätzvorgang einschließen, wie beispielsweise einen reaktiven lonenätz(RIE)-Prozess, der auf der Oxidschicht 142 endet.
  • Wie in 6 gezeigt, werden die Maske 170 und die Oxidschicht 142 entfernt. Die Maske 170 kann unter Verwendung eines herkömmlichen Veraschungs- oder Ablöseprozesses entfernt werden. Die Oxidschicht 142 kann unter Verwendung eines Ätzprozesses entfernt werden, der in Bezug auf Nitrid äußerst selektiv ist, wie beispielsweise eines Nassätzprozesses, der HF (Fluorwasserstoffsäure) verwendet. Die Entfernung der Oxidschicht 142 legt Teilbereiche der Schicht 140 aus Nitrid frei.
  • Wie in 7 gezeigt, wird über dem Polysilicium-Widerstand 105 und dem Diffusionswiderstand 106 eine Maske 172a auf der Schicht 140 aus Siliciumnitrid gebildet. Außerdem wird über dem Photodetektor 144 eine Maske 172b auf der Schicht 168 aus Siliciumnitrid gebildet. Die Masken 172a und 172b können ein strukturiertes Photoresist aufweisen. Nach dem Bilden der Masken 172a und 172b werden nicht maskierte Teilbereiche der Schicht 140 aus Siliciumnitrid entfernt, z.B. unter Verwendung eines RIE-Prozesses. Die Entfernung von Teilbereichen der Schicht 140 aus Siliciumnitrid in Ausführungsformen legt einen oder mehrere von dem FET 103, dem Poly-Präzisionswiderstand 107, dem Polarisations-Splitter-Rotator 109, dem Multiplexer 110 und dem Laser-Gitter-Koppler 111 frei.
  • Nach dem Strukturieren der Schicht 140 aus Siliciumnitrid, wie in 7 dargestellt, wird das Germanium des aktiven Bereichs 152 aus Ge kristallisiert, wie in 8 gezeigt. Der aktive Bereich 152 aus Ge kann zum Beispiel mittels Erwärmen des Halbleiterwafers, über dem die Dünnschicht aus Germanium abgeschieden ist, auf etwa 1.100 °C kristallisiert werden (d.h. um einkristallines Germanium in dem aktiven Bereich 152 aus Ge zu erzeugen). Bei etwa 940 °C transformiert sich die Dünnschicht aus Germanium von einem festen Zustand in einen flüssigen Zustand. Während einer nachfolgenden Abkühlungsphase transformiert sich das flüssige Germanium zurück in ein festes Germanium als ein einkristallines Germanium-Material.
  • Weiterhin bezugnehmend auf 8 erzeugt der Kristallisierungsprozess häufig einen Riss 174, der sich durch die verkapselnden Schichten 162, 164, 166, 168 hindurch bis zu dem Germanium des aktiven Bereichs 152 aus Ge erstreckt. Der Riss 174 kann sich durch die Hartmaskenschicht 154 hindurch erstrecken oder kann eine Seitenwand des aktiven Bereichs 152 aus Ge durchschneiden. Der Riss 174 kann ungünstigerweise während nachfolgender Prozessschritte eine Ausdiffusion des Germaniums des aktiven Bereichs 152 aus Ge und/oder eine chemische Beanspruchung des Germaniums des aktiven Bereichs 152 aus Ge möglich machen.
  • Wie in 9 gezeigt, beinhalten Ausführungen der Erfindung eine äußerst konforme abdichtende Schicht 176, die auf sämtlichen freiliegenden Oberflächen der Struktur gebildet wird und die einen Stopfen 177 in dem Riss 174 bildet. Die abdichtende Schicht 176 besteht in Ausführungsformen bevorzugt derart aus einem dielektrischen Material, dass sie nachfolgenden Ätzprozessen mit HF standhalten kann. Die abdichtende Schicht 176 besteht in Ausführungsformen bevorzugt derart aus Nitrid, dass sie sowohl einer aggressiven Metall-Vorreinigung vor einem Sputtern von Metall als auch einem Prozess für ein Ablösen von nicht reagiertem Metall standhalten kann, die z.B. mit einem nachfolgenden Silicid-Prozess des FET 104 einhergehen. Die abdichtende Schicht 176 wird in Ausführungsformen bevorzugt unter Verwendung eines äußerst konformen Prozesses und mit einer ausreichenden Dicke derart gebildet, dass das Material der abdichtenden Schicht 176 den Riss 174 verstopft, der eine Öffnung (Breite) von weniger als 0,1 Mikrometer aufweisen kann. Gemäß Aspekten der Erfindung weist die abdichtende Schicht 176 Siliciumnitrid auf, das unter Verwendung eines RTCVD-Prozesses gebildet wird und eine Dicke von etwa 30 nm oder mehr aufweist. Wenngleich PECVD ein konformer Abscheidungsprozess ist, zeigt PECVD in der Praxis nicht die Konformität, die zum Füllen von Rissen erforderlich ist, wie beispielsweise des Risses 174, die sich in den verkapselnden Schichten bilden. Demgemäß nutzen Ausführungen der Erfindung bevorzugt einen RTCVD-Prozess zum Bilden der abdichtenden Schicht 176 aus Siliciumnitrid, da RTCVD eine bessere Konformität als PECVD zeigt. Die abdichtende Schicht 176 aus Siliciumnitrid kann eine andere Dicke als 30 nm aufweisen, wenn die Dicke notwendig ist, um ausreichendes Material zum Verstopfen des Risses 174 bereitzustellen. Wie in 9 gezeigt, wird die abdichtende Schicht 176 aus Siliciumnitrid über dem Ge-Photodetektor, den passiven Photonik-Einheiten sowie den CMOS-Einheiten gebildet.
  • Wie in 10 gezeigt, wird über sämtlichen Einheiten mit Ausnahme des FET 104 eine Maske 178 gebildet. Die Maske 178 kann aus einem strukturierten Photoresist bestehen. Weiterhin bezugnehmend auf 10 wird der nicht maskierte Teilbereich der abdichtenden Schicht 176 aus Siliciumnitrid entfernt, z.B. unter Verwendung eines Trockenätzvorgangs, wie beispielsweise eines RIE-Prozesses. Die Maske 178 wird nach dem Ätzen der abdichtenden Schicht 176 aus Siliciumnitrid entfernt.
  • Wie in 11 gezeigt, werden auf Teilbereichen des FET 104 Bereiche 180 aus Silicid gebildet. Die Bereiche 180 aus Silicid können unter Verwendung eines herkömmlichen Silicid-Prozessablaufs gebildet werden, der beinhaltet: Sputtern von Metall auf freiliegende Oberflächen der Struktur, Tempern der Struktur, um zu bewirken, dass das gesputterte Metall mit darunter liegendem Silicium reagiert, sowie Ablösen von jeglichem nicht reagiertem Metall. Die abdichtende Schicht 176 aus Siliciumnitrid schützt die anderen Einheiten während des Silicid-Prozesses, der die Bereiche 180 aus Silicid bildet.
  • Wie in 12 gezeigt, wird auf den freiliegenden Oberflächen der Struktur, inklusive auf der Schicht 176 und dem FET 104, eine Barrierenschicht 182 aus Nitrid gebildet. Die Barrierenschicht 182 aus Nitrid weist in Ausführungsformen Siliciumnitrid auf, das unter Verwendung von PECVD gebildet wird und eine Dicke im Bereich von 50 nm bis 300 nm aufweist, bevorzugt ungefähr 100 nm (wenngleich andere Dicken verwendet werden können).
  • Wie in 13 gezeigt, werden über sämtlichen Einheiten mit Ausnahme des Laser-Gitter-Kopplers 111 eine Maske 184a und eine Maske 184b gebildet. Zum Beispiel kann ein Photoresist-Material angebracht und so strukturiert werden, dass es über dem Laser-Gitter-Koppler 111 eine Öffnung 186 aufweist. Weiterhin bezugnehmend auf 13 wird der nicht maskierte Teilbereich der Barrierenschicht 182 aus Nitrid mittels Ätzen durch die Öffnung 186 hindurch entfernt.
  • Da die Barrierenschicht 182 aus Nitrid und die darunter liegende abdichtende Schicht 176 beide Siliciumnitrid aufweisen, wird, weiterhin bezugnehmend auf 13, ein Ätzvorgang verwendet, der selektiv in Bezug auf die darunter liegende abdichtende Schicht 176 ist. Im Einzelnen nutzen Ausführungen einen Ätzprozess, der ein PECVD-Nitrid schneller entfernt als er ein RTCVD-Nitrid entfernt. Es kann zum Beispiel eine Ätzchemie mit 10:1 DHF (verdünnte HF) verwendet werden, die ein PECVD-Nitrid mit einer Rate von etwa 5 Mal so schnell ätzt wie sie ein RTCVD-Nitrid ätzt. Als ein weiteres Beispiel kann eine Ätzchemie mit 100:1 DHF (verdünnte HF) verwendet werden, die ein PECVD-Nitrid etwa 4 Mal schneller als ein RTCVD-Nitrid ätzt. Als ein weiteres Beispiel kann 50:1 BOE (gepufferter Oxid-Ätzvorgang, auch als gepufferte HF oder BHF bezeichnet) verwendet werden, der ein PECVD-Nitrid etwa 4 Mal schneller als ein RTCVD-Nitrid ätzt.
  • Unter fortgesetzter Bezugnahme auf 13 wird die Barrierenschicht 182 aus Nitrid von dem Gebiet über dem Laser-Gitter-Koppler 111 entfernt, um die Transmissionsverlusteigenschaften des Laser-Gitter-Kopplers 111 in Bezug auf die Kopplungssensitivität hinsichtlich einer vertikalen Fehlausrichtung zu verbessern. Im Einzelnen hat die kombinierte Dicke der Barrierenschicht 182 aus Nitrid und der darunter liegenden abdichtenden Schicht 176 negative Auswirkungen auf die Transmissionsverlusteigenschaften des Laser-Gitter-Kopplers 111. Die Entfernung der Barrierenschicht 182 aus Nitrid verringert die Gesamtdicke des Nitrids über dem Laser-Gitter-Koppler 111 und verbessert somit die Transmissionsverlusteigenschaften des Laser-Gitter-Kopplers 111.
  • Wie in 14 gezeigt, werden die Masken 184a und 184b entfernt und über der gesamten Struktur kann eine dielektrische Interlevel-Schicht 188 (ILD-Schicht, Interlevel Dielectric Layer) gebildet werden. Die ILD-Schicht 188 kann zum Beispiel eine dicke Oxidschicht (z.B. Dicke von 1 µm) aus Borphosphosilicat-Glas (BPSG) aufweisen, die auf den freiliegenden Oberflächen der Struktur abgeschieden wird und unter Verwendung von zum Beispiel chemisch-mechanischem Polieren (CMP) planarisiert wird. Die ILD-Schicht 188 kann in nachfolgenden Kontaktbildungsschritten (nicht gezeigt) entsprechend einer oder mehreren der Einheiten 104 bis 107, 109 bis 111 und 144 verwendet werden.
  • Unter Bezugnahme auf 14 machen es hierin beschriebene Aspekte einem Konstrukteur möglich, eine oder beide von der abdichtenden Schicht 176 und der Barrierenschicht 182 aus Nitrid von dem Gebiet über irgendeiner oder mehreren der Einheiten 104 bis 197, 109 bis 111 und 144 selektiv zu entfernen. Wie in 14 gezeigt, ist der FET 104 zum Beispiel von der Barrierenschicht 182 aus Nitrid bedeckt, jedoch nicht von der abdichtenden Schicht 176, der Laser-Gitter-Koppler 111 ist von der abdichtenden Schicht 176 bedeckt, jedoch nicht von der Barrierenschicht 182 aus Nitrid, und sämtliche anderen Einheiten sind sowohl von der abdichtenden Schicht 176 als auch der Barrierenschicht 182 aus Nitrid bedeckt. Die zwei Schichten 176 und 182 stellen vier spezifische Kombinationen einer Deckschicht aus Siliciumnitrid bereit, aus denen für jede Einheit ausgewählt werden kann, um Eigenschaften für jede Einheit zu optimieren. Die vier spezifischen Kombinationen einer Deckschicht aus Siliciumnitrid für eine spezielle Einheit beinhalten: über der Einheit liegen beide Schichten 176 und 182 vor; über der Einheit liegt lediglich die Schicht 176 vor (d.h. die Schicht 182 ist von dem Gebiet über der Einheit entfernt); über der Einheit liegt lediglich die Schicht 182 vor (d.h. die Schicht 176 ist von dem Gebiet über der Einheit entfernt); und beide Schichten 176 und 182 sind von dem Gebiet über einer Einheit entfernt.
  • Wie in 14 weiter gezeigt, stellen hierin beschriebene Aspekte außerdem eine äußerst konforme abdichtende Schicht 176 bereit, die einen Riss 174 verstopft, der sich in den verkapselnden Schichten 162, 164, 166, 168 bildet (und möglicherweise außerdem in der Hartmaskenschicht 154). Auf diese Weise ist das Germanium des Ge-Photodetektors 144 auch dann geschützt, wenn derartige Risse entstehen.
  • Weiterhin bezugnehmend auf 14 kann ein Teilbereich der Schicht 140 aus Nitrid über einer oder mehreren Einheiten intakt belassen werden. Zum Beispiel kann ein Teilbereich der Schicht 140 aus Nitrid über dem Polysilicium-Widerstand 105 und dem Diffusionswiderstand 106 verbleiben, um die Betriebseigenschaften dieser Einheiten anzupassen.
  • 15 zeigt eine Ausführung der Struktur 100', bei der die Schicht 140 aus Nitrid von dem Gebiet über sämtlichen Einheiten 104 bis 107 sowie 109 bis 111 vollständig entfernt ist. Die Struktur von 15 kann durch Verwenden der gleichen Schritte erhalten werden, die unter Bezugnahme auf die 1 bis 14 beschrieben sind, wobei jedoch die in 7 gezeigte Maske 172a weggelassen wird, so dass die gesamte Schicht 140 aus Nitrid von dem Gebiet über den Einheiten entfernt ist. Die Struktur 100' beinhaltet die verkapselnden Schichten 162, 164, 166, 168, die über dem Ge-Photodetektor 144 ausgebildet sind. Die Struktur 100' beinhaltet außerdem die abdichtende Schicht 176 sowie die Barrierenschicht 182 aus Nitrid.
  • Hierin beschriebene Ausführungen beinhalten neuartige Verfahren und Strukturen für eine Integration von passiven und aktiven optischen und CMOS-Einheiten auf einem gemeinsamen Substrat. Vier spezifische Siliciumnitrid-Kombinationen werden in Ausführungsformen verwendet, um die Leistungsfähigkeit und die Ausbeute zu verbessern. Eine konforme Schicht aus Siliciumnitrid wird in Ausführungsformen dazu verwendet, Risse in dem Photodetektor abzudichten, um die Ausbeute auf aggressiven Layouts zu verbessern.
  • Gemäß hierin beschriebenen Aspekten weist ein Verfahren ein Bilden einer konformen Schicht aus Siliciumnitrid (z.B. der abdichtenden Schicht 176) auf einer zweiten Schicht aus Siliciumnitrid auf (z.B. der Schicht 168), die sich auf einer dritten Schicht aus Siliciumnitrid befindet (z.B. der Schicht 166). Die dritte Schicht aus Siliciumnitrid befindet sich auf einer Schicht aus Siliciumoxid (z.B. der Schicht 164), die sich auf einer vierten Schicht aus Siliciumnitrid befindet (z.B. der Schicht 162). Die vierte Schicht aus Siliciumnitrid befindet sich auf einer fünften Schicht aus Siliciumnitrid (z.B. der Schicht 154), die sich auf einer Schicht aus Germanium befindet (z.B. dem Bereich 152). Das Bilden der konformen Schicht aus Siliciumnitrid (z.B. der abdichtenden Schicht 176) auf diese Weise verbessert die Ausbeute des Photodetektors. Das Verfahren kann außerdem ein gleichzeitiges Bilden der konformen Schicht aus Siliciumnitrid (z.B. der abdichtenden Schicht 176) auf SOI oder Polysilicium beinhalten, um die Leistungsfähigkeit auf zumindest einem von den Laser-Gitter-Kopplern, den Wellenlängen-Aufteilungs-Multiplexern und - Demultiplexern sowie den Poly-Präzisionswiderständen zu verbessern. Das Verfahren kann außerdem ein Bilden der konformen Schicht aus Siliciumnitrid (z.B. der abdichtenden Schicht 176) auf einer sechsten Schicht aus Siliciumnitrid (z.B. der Schicht 140) auf SOI oder Polysilicium beinhalten, um die Leistungsfähigkeit von Widerständen zu verbessern.
  • Die konforme Schicht aus Siliciumnitrid (z.B. die abdichtende Schicht 176) wird dazu verwendet, Risse (z.B. den Riss 174) in der zweiten, der dritten, der vierten und der fünften Schicht aus Nitrid und der Oxidschicht auf dem Germanium abzudichten, um die Ausbeute des Photodetektors für aggressive Layouts zu verbessern. Die konforme Schicht aus Siliciumnitrid (z.B. die abdichtende Schicht 176) wird in Ausführungsformen unter Verwendung von RTCVD gebildet, und die dritte bis sechste Schicht aus Siliciumnitrid wird unter Verwendung von PECVD gebildet. Das Verfahren kann außerdem ein Bilden einer siebten Schicht aus Siliciumnitrid (z.B. der Barrierenschicht 182) auf der konformen Schicht aus Siliciumnitrid (z.B. der abdichtenden Schicht 176) beinhalten, wobei die siebte Schicht aus Siliciumnitrid unter Verwendung von PECVD gebildet wird. Das Verfahren kann des Weiteren ein Entfernen der siebten Schicht aus Siliciumnitrid (z.B. der Barrierenschicht 182) von dem Gebiet über einem Laser-Gitter-Koppler (z.B. der Einheit 111) beinhalten, um die Leistungsfähigkeit des Laser-Gitter-Kopplers zu verbessern.
  • Das Verfahren, wie es vorstehend beschrieben ist, wird bei der Herstellung von integrierten Schaltkreischips verwendet. Die resultierenden integrierten Schaltkreischips können von dem Hersteller in Rohwaferform (das heißt als ein einzelner Wafer, der mehrere nicht gepackte Chips aufweist), als ein reiner Chip oder in einer gepackten Form vertrieben werden. Im letzteren Fall ist der Chip in einer Einzelchip-Packung (wie beispielsweise einem Kunststoffträger mit Leitungen, die an einer Hauptplatine oder einem übergeordneten Träger angebracht sind) oder in einer Multichip-Packung montiert (wie beispielsweise einem keramischen Träger, der entweder Oberflächenzwischenverbindungen oder vergrabene Zwischenverbindungen oder beide aufweist). In jedem Fall ist der Chip dann mit weiteren Chips, diskreten Schaltkreiselementen und/oder anderen signalverarbeitenden Einheiten als Teil von entweder (a) einem Zwischenprodukt, wie beispielsweise einer Hauptplatine, oder (b) einem Endprodukt integriert. Das Endprodukt kann irgendein Produkt sein, das integrierte Schaltkreischips in einem Bereich von Spielzeug und anderen Billiganwendungen bis zu hochentwickelten Computerprodukten mit einem Display, einer Tastatur oder einer anderen EingabeEinheit sowie einem Hauptprozessor beinhaltet.

Claims (9)

  1. Verfahren zum Bilden einer Halbleiterstruktur, das aufweist: Bilden von zumindest einer verkapselnden Schicht über einem Photodetektor und um diesen herum; thermisches Kristallisieren des Photodetektor-Materials nach dem Bilden der zumindest einen verkapselnden Schicht; Bilden einer konformen abdichtenden Schicht auf der zumindest einen verkapselnden Schicht und über zumindest einer Einheit nach dem thermischen Kristallisieren des Photodetektor-Materials, wobei das Bilden der konformen abdichtenden Schicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer schnellen thermischen chemischen Gasphasenabscheidung aufweist; Bilden einer Barrierenschicht sowohl auf einem ersten Teilbereich der konformen abdichtenden Schicht über dem Photodetektor als auch auf einem zweiten Teilbereich der konformen abdichtenden Schicht über einem Laser-Gitter-Koppler, wobei das Bilden der Barrierenschicht ein Bilden einer Schicht aus Siliciumnitrid unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung aufweist; und selektives Entfernen eines Teilbereichs der Barrierenschicht von dem Gebiet über dem Laser-Gitter-Koppler, wobei die konforme abdichtende Schicht so konfiguriert ist, dass sie einen Riss in der zumindest einen verkapselnden Schicht abdichtet, sich der Photodetektor und die zumindest eine Einheit auf einem gleichen Substrat befinden; und die zumindest eine Einheit eine Komplementär-Metall-Oxid-Halbleiter-Einheit und dem Laser-Gitter-Koppler aufweist.
  2. Verfahren nach Anspruch 1, wobei das thermische Kristallisieren des Photodetektor-Materials einen Riss in der zumindest einen verkapselnden Schicht bildet; und die konforme abdichtende Schicht den Riss verstopft.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Komplementär-Metall-Oxid-Halbleiter-Einheit einen Transistor aufweist und das Verfahren des Weiteren aufweist: Maskieren eines ersten Teilbereichs der konformen abdichtenden Schicht über dem Photodetektor; und Entfernen eines zweiten Teilbereichs der konformen abdichtenden Schicht von dem Gebiet über dem Transistor.
  4. Verfahren nach Anspruch 3, wobei das Bilden der Barrierenschicht sowohl auf einem ersten Teilbereich der konformen abdichtenden Schicht über dem Photodetektor als auch auf einem zweiten Teilbereich der konformen abdichtenden Schicht über dem Laser-Gitter-Koppler nach dem Entfernen eines zweiten Teilbereichs der konformen abdichtenden Schicht von dem Gebiet über dem Transistor durchgeführt wird und das Bilden der Barrierenschicht auf dem Gebiet über dem Transistor aufweist.
  5. Verfahren nach Anspruch 3 oder 4, wobei das Verfahren des Weiteren aufweist: Bilden von Bereichen aus Silicid auf Teilbereichen des Transistors nach dem Entfernen des zweiten Teilbereichs der konformen abdichtenden Schicht von dem Gebiet über dem Transistor und vor dem Bilden der Barrierenschicht.
  6. Verfahren nach Anspruch 1, wobei die zumindest eine Einheit eine erste Einheit und eine zweite Einheit derart aufweist, dass die konforme abdichtende Schicht über der ersten Einheit, der zweiten Einheit und der zumindest einen verkapselnden Schicht gebildet wird, und das Verfahren des Weiteren aufweist: Entfernen eines Teilbereichs der konformen abdichtenden Schicht von dem Gebiet über der ersten Einheit; Bilden einer Barrierenschicht auf der ersten Einheit und auf der konformen abdichtenden Schicht sowohl über der zweiten Einheit als auch der zumindest einen verkapselnden Schicht; und Entfernen eines Teilbereichs der Barrierenschicht von dem Gebiet über der zweiten Einheit.
  7. Verfahren nach Anspruch 1, das des Weiteren ein Bilden einer Schicht aus Nitrid auf der zumindest einen Einheit vor dem Bilden der konformen abdichtenden Schicht aufweist, wobei die konforme abdichtende Schicht auf der Schicht aus Nitrid gebildet wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, das aufweist: Bilden der Komplementär-Metall-Oxid-Halbleiter(CMOS)-Einheit, des Laser-Gitter-Kopplers sowie des Photodetektor-Materials auf einem Substrat; Bilden von verkapselnden Schichten über der CMOS-Einheit, des Laser-Gitter-Koppler und dem Photodetektor-Material, wobei das Bilden von verkapselnden Schichten über der CMOS-Einheit, des Laser-Gitter-Koppler und dem Photodetektor-Material das Bilden der zumindest einen verkapselnden Schicht über dem Photodetektor und um diesen herum aufweist; und Entfernen eines Teilbereichs der verkapselnden Schichten über der CMOS-Einheit und dem Laser-Gitter-Koppler.
  9. Verfahren nach Anspruch 8, das des Weiteren aufweist: Bilden einer Schicht aus Nitrid über der CMOS-Einheit und dem Laser-Gitter-Koppler vor dem Bilden des Photodetektor-Materials auf dem Substrat; und Entfernen eines Teilbereichs der Schicht aus Nitrid über dem Laser-Gitter-Koppler nach dem Bilden der verkapselnden Schichten, wobei ein Teilbereich der konformen abdichtenden Schicht direkt auf einem Teilbereich der Schicht aus Nitrid über der CMOS-Einheit gebildet wird.
DE102015120493.2A 2014-12-23 2015-11-26 Silicium-Photonik-Integrations-Verfahren Active DE102015120493B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/580,564 2014-12-23
US14/580,564 US9368653B1 (en) 2014-12-23 2014-12-23 Silicon photonics integration method and structure

Publications (2)

Publication Number Publication Date
DE102015120493A1 DE102015120493A1 (de) 2016-06-23
DE102015120493B4 true DE102015120493B4 (de) 2021-03-11

Family

ID=56097920

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120493.2A Active DE102015120493B4 (de) 2014-12-23 2015-11-26 Silicium-Photonik-Integrations-Verfahren

Country Status (4)

Country Link
US (5) US9368653B1 (de)
JP (1) JP6668062B2 (de)
CN (1) CN105742405B (de)
DE (1) DE102015120493B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768330B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
US9368653B1 (en) 2014-12-23 2016-06-14 International Business Machines Corporation Silicon photonics integration method and structure
US9691812B2 (en) * 2015-04-29 2017-06-27 Globalfoundries Inc. Photodetector and methods of manufacture
US10347667B2 (en) 2017-07-26 2019-07-09 International Business Machines Corporation Thin-film negative differential resistance and neuronal circuit
CN109950258B (zh) * 2017-12-20 2021-01-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10930628B2 (en) 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
KR102590996B1 (ko) 2018-10-17 2023-10-17 삼성전자주식회사 반도체 장치
CN111256608B (zh) * 2020-02-27 2021-05-07 吉林大学 一种高稳定性抗电磁干扰仿生柔性应变器及其制备方法
US11063406B1 (en) 2020-06-04 2021-07-13 Acacia Communications, Inc. Configuration for low-ripple optical gain with single-facet semiconductor optical amplifiers
CN112285828A (zh) * 2020-09-30 2021-01-29 中国科学院微电子研究所 一种端面耦合器及其封装方法、应用
DE102021208953A1 (de) 2021-08-16 2023-02-16 Robert Bosch Gesellschaft mit beschränkter Haftung Verpackungsanordnung sowie LiDAR-System

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765536B2 (en) * 2012-09-28 2014-07-01 International Business Machines Corporation Stress engineered multi-layers for integration of CMOS and Si nanophotonics
US20140209985A1 (en) * 2012-07-30 2014-07-31 International Business Machines Corporation GERMANIUM PHOTODETECTOR SCHOTTKY CONTACT FOR INTEGRATION WITH CMOS AND Si NANOPHOTONICS

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253323A (ja) * 1991-01-29 1992-09-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP3561084B2 (ja) * 1995-07-24 2004-09-02 シャープ株式会社 回路内蔵受光素子、電子部品、光ピックアップ装置および回路内蔵受光素子の製造方法
US7560784B2 (en) 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US7902620B2 (en) 2008-08-14 2011-03-08 International Business Machines Corporation Suspended germanium photodetector for silicon waveguide
US20100038689A1 (en) 2008-08-13 2010-02-18 Board Of Regents, The University Of Texas System Integrating fabrication of photodetector with fabrication of cmos device on a silicon-on-insulator substrate
CN101719504B (zh) * 2009-12-03 2011-10-12 厦门大学 用于光电单片集成的硅基光电探测器及其制备方法
US8290014B2 (en) * 2010-03-11 2012-10-16 Junesand Carl Active photonic device
WO2011129234A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 半導体装置及びその製造方法
US8633067B2 (en) * 2010-11-22 2014-01-21 International Business Machines Corporation Fabricating photonics devices fully integrated into a CMOS manufacturing process
US9036959B2 (en) * 2013-01-02 2015-05-19 International Business Machines Corporation Intergrating a silicon photonics photodetector with CMOS devices
US8796747B2 (en) 2013-01-08 2014-08-05 International Business Machines Corporation Photonics device and CMOS device having a common gate
US9136303B2 (en) * 2013-08-20 2015-09-15 International Business Machines Corporation CMOS protection during germanium photodetector processing
US9171971B2 (en) 2013-10-31 2015-10-27 Globalfoundries U.S. 2 Llc Encapsulated sensors
US20160064631A1 (en) * 2014-05-10 2016-03-03 Sensor Electronic Technology, Inc. Packaging for Ultraviolet Optoelectronic Device
US9825073B2 (en) * 2014-05-23 2017-11-21 Omnivision Technologies, Inc. Enhanced back side illuminated near infrared image sensor
US9274283B1 (en) * 2014-09-30 2016-03-01 Globalfoundries Inc. Silicon photonics alignment tolerant vertical grating couplers
US9368653B1 (en) 2014-12-23 2016-06-14 International Business Machines Corporation Silicon photonics integration method and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140209985A1 (en) * 2012-07-30 2014-07-31 International Business Machines Corporation GERMANIUM PHOTODETECTOR SCHOTTKY CONTACT FOR INTEGRATION WITH CMOS AND Si NANOPHOTONICS
US8765536B2 (en) * 2012-09-28 2014-07-01 International Business Machines Corporation Stress engineered multi-layers for integration of CMOS and Si nanophotonics

Also Published As

Publication number Publication date
US10026852B2 (en) 2018-07-17
US20180269338A1 (en) 2018-09-20
US9368653B1 (en) 2016-06-14
US9755087B2 (en) 2017-09-05
US20200075781A1 (en) 2020-03-05
US20160181445A1 (en) 2016-06-23
DE102015120493A1 (de) 2016-06-23
US20170194513A1 (en) 2017-07-06
US11164980B2 (en) 2021-11-02
US20160247944A1 (en) 2016-08-25
CN105742405A (zh) 2016-07-06
JP6668062B2 (ja) 2020-03-18
CN105742405B (zh) 2018-08-24
US10546962B2 (en) 2020-01-28
JP2016119461A (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
DE102015120493B4 (de) Silicium-Photonik-Integrations-Verfahren
DE102016105066B4 (de) Monolithische integrierte Photonik mit lateralem Bipolar und Bicmos
DE112014000444B4 (de) Integrierte fotonische Halbleiterstruktur mit einem Fotodetektor und einem CMOS-Bauteil sowie Verfahren zu dessen Herstellung
DE102018200041B4 (de) Bildung von Diffusionsunterbrechung nach Bildung von Source/Drain
US7547595B2 (en) Integration scheme method and structure for transistors using strained silicon
DE602004006782T2 (de) Verfahren zur herstellung eines verformten finfet-kanals
DE102019219696B4 (de) Siliziumdurchkontaktierungen für die heterogene integration von halbleitervorrichtungsstrukturen und herstellungsverfahren
DE102009047873B4 (de) Optischer Signalaustausch in einem Halbleiterbauelement unter Anwendung monolithischer optoelektronischer Komponenten
DE102011055091B4 (de) Verfahren zur Herstellung eines Chips, Wafer und Abschnitt eines Wafers
DE112012004106T5 (de) Abgeflachte Substratoroberfläche für ein Bonden eines Substrats
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102018220751A1 (de) Middle-of-line strukturen
DE102016205180A1 (de) Stabile Einheiten mit mehreren Schwellenspannungen auf Ersetzungs-Metall-Gate-CMOS-Einheiten
US11322629B2 (en) Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
US9059025B2 (en) Photonics device and CMOS device having a common gate
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102021109561A1 (de) Source/drain-element-trennstruktur
KR100759825B1 (ko) 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법
US20090065805A1 (en) Method and structure using a pure silicon dioxide hardmask for gate pattering for strained silicon MOS transistors
DE102005014749A1 (de) Technik zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE4445344A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102021117870A1 (de) Wafer mit lokalisierten halbleiter-auf-isolator-regionen mit hohlraumstrukturen
KR20080103277A (ko) 반도체 소자 및 이의 제조 방법
DE102004050390A1 (de) Verfahren zum Vereinzeln einer Vielzahl von Chips eines Wafers und Chip-Vereinzelungs-Anordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final