JP2010129963A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2010129963A JP2010129963A JP2008306353A JP2008306353A JP2010129963A JP 2010129963 A JP2010129963 A JP 2010129963A JP 2008306353 A JP2008306353 A JP 2008306353A JP 2008306353 A JP2008306353 A JP 2008306353A JP 2010129963 A JP2010129963 A JP 2010129963A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor device
- silicon layer
- crystal silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
【課題】結晶欠陥が少なく結晶性の高い単結晶シリコン層が絶縁膜上に形成されてなる半導体装置の製造方法及び半導体装置を得るという課題があった。
【解決手段】基板１の一面１ａに絶縁膜２を形成する工程と、絶縁膜２を開口して基板１を露出させる穴２ｃを形成する工程と、穴２ｃの内壁面を覆うように結晶成長補助膜３を形成する工程と、穴２ｃを充填するとともに、絶縁膜２の前記基板と反対側の面２ａを覆うように非結晶シリコン層を形成する工程と、前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層５とする工程と、を有する半導体装置１０１の製造方法を用いることにより、上記課題を解決できる。
【選択図】図２
Description
本発明は、半導体装置の製造方法及び半導体装置に関するものであり、特に、絶縁膜上に単結晶シリコンを形成する半導体装置の製造方法及び半導体装置に関するものである。
半導体の基板上に絶縁膜を形成し、前記絶縁膜に穴をあけ、その穴の下のシリコン層を結晶の種として結晶成長させることにより、穴の内部や、絶縁膜の上にシリコン層を形成する方法が知られている。
しかし、単純に選択エピタキシャル成長（ＳＥＧ：Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ）などの結晶成長を行うと、絶縁膜とシリコン層の界面部分では、絶縁膜の物質の原子のならび方に影響されて、形成したシリコン層がポリシリコン層または結晶欠陥の多い単結晶シリコンとなる場合があった。
しかし、単純に選択エピタキシャル成長（ＳＥＧ：Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ）などの結晶成長を行うと、絶縁膜とシリコン層の界面部分では、絶縁膜の物質の原子のならび方に影響されて、形成したシリコン層がポリシリコン層または結晶欠陥の多い単結晶シリコンとなる場合があった。
特許文献１では、前記結晶成長の後、絶縁膜上に形成されたポリシリコンを除去することにより、結晶欠陥が少なく結晶性の高い単結晶シリコンのみを残す方法が開示されている。
特許文献１に記載の方法は、まず、単結晶シリコン基板２０１に絶縁膜２０２を形成した後、図５２に示すように、リソグラフィ法によりパターニングして絶縁膜の一部に開口部２０２ｃを形成する。
特許文献１に記載の方法は、まず、単結晶シリコン基板２０１に絶縁膜２０２を形成した後、図５２に示すように、リソグラフィ法によりパターニングして絶縁膜の一部に開口部２０２ｃを形成する。
次に、公知の方法を用いて、開口部２０２ｃの内部および絶縁膜２０２上に選択エピタキシャル成長を行う。選択エピタキシャル成長では、単結晶シリコン基板２０１を選択エピタキシャル成長の種とする部分からは単結晶シリコン層を結晶成長させることができるが、それ以外の部分では絶縁膜２０２の影響を受けてしまい、単結晶シリコン層を結晶成長させることができない。その結果、図５３に示すように、開口部２０２ｃには単結晶シリコン５が形成されるが、絶縁膜２０２上にはポリシリコン層２１９が形成される。
そこで、図５４に示すように、エッチング法を用いてポリシリコン層２１９を除去することにより、絶縁膜２０２の開口部２０２に単結晶シリコン層２０５のみを有する単結晶シリコン基板２０１を得ることができる。
この方法では、絶縁膜２０２の開口部２０２に単結晶シリコン層２０５を得ることはできるが、絶縁膜２０２上に単結晶シリコン層２０５を得ることは困難である。
この方法では、絶縁膜２０２の開口部２０２に単結晶シリコン層２０５を得ることはできるが、絶縁膜２０２上に単結晶シリコン層２０５を得ることは困難である。
特許文献２には、レーザーを照射してシリコンを融解した後、シリコンを冷却して結晶化するレーザーアニール法が開示されている。この方法によると、レーザーを照射してシリコンを融解した後、融解したシリコンが凝固する過程で、単結晶シリコン基板を構成する結晶の原子の整列の影響を受けて、順番に結晶化しつつ凝固することから、結晶欠陥が少なく結晶性の高い単結晶シリコンを得ることができる。また、この方法では、絶縁膜上にも単結晶シリコンを得ることができる。
しかし、この方法を用いても、絶縁膜上のシリコンは、前記絶縁膜の種類によって結晶欠陥が多く結晶性の低い単結晶シリコンとなる場合があった。
しかし、この方法を用いても、絶縁膜上のシリコンは、前記絶縁膜の種類によって結晶欠陥が多く結晶性の低い単結晶シリコンとなる場合があった。
さらに、絶縁膜上に複数の穴を介して単結晶シリコン層を形成する場合には、各穴から結晶成長してきた単結晶シリコン層がぶつかり合ってグレインバウンダリと呼ばれる領域が形成される場合があった。このグレインバウンダリとは、原子配列が乱れた領域であり、結晶内の組成的変動、格子欠陥による歪応力または急激な結晶成長により発生する領域である。このようなグレインバウンダリ上に半導体素子を形成すると、望ましい素子特性が得られない。
なお、特許文献３、５〜７、８には、３次元ＳＯＩの構造及びその形成方法が開示されている。また、特許文献４には、グレインバウンダリ上にＳＴＩ領域を形成する方法が開示されている。特許文献３〜８に記載の方法を用いても、上記課題を解決することは容易ではなかった。
特開２００３−４５８０２号公報
特開２００３−２９７７５１号公報
特開２００１−１１０８９２号公報
特開２００４−０４７８４４号公報
特開２００６−２５３１８１号公報
特開２００７−１５８２９５号公報
特開昭６１−１５４１２１号公報
特開平０８−２５０４２１号公報
結晶欠陥が少なく結晶性の高い単結晶シリコン層が絶縁膜上に形成されてなる半導体装置の製造方法及び半導体装置を得るという課題があった。
上記課題を解決するために、本発明者らは鋭意研究した結果、レーザーアニール法で融解させたシリコンを適切な順序で凝固させることにより、絶縁膜上に結晶欠陥が少なく結晶性の高い単結晶シリコン層を形成できることを見出した。
また、グレインバウンダリを除去するようにＳＴＩ領域を形成することにより、絶縁膜上に結晶欠陥が少なく結晶性の高い単結晶シリコン層が形成されてなる半導体装置を形成することができることを見出した。
また、グレインバウンダリを除去するようにＳＴＩ領域を形成することにより、絶縁膜上に結晶欠陥が少なく結晶性の高い単結晶シリコン層が形成されてなる半導体装置を形成することができることを見出した。
すなわち、上記課題を解決するために、本発明は以下の構成を採用した。
本発明の半導体装置の製造方法は、基板の一面に絶縁膜を形成する工程と、前記絶縁膜を開口して前記基板を露出させる穴を形成する工程と、前記穴の内壁面を覆うように結晶成長補助膜を形成する工程と、前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように非結晶シリコン層を形成する工程と、前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層とする工程と、を有することを特徴とする。
本発明の半導体装置の製造方法は、基板の一面に絶縁膜を形成する工程と、前記絶縁膜を開口して前記基板を露出させる穴を形成する工程と、前記穴の内壁面を覆うように結晶成長補助膜を形成する工程と、前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように非結晶シリコン層を形成する工程と、前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層とする工程と、を有することを特徴とする。
本発明の半導体装置の製造方法は、少なくとも前記単結晶シリコン層のグレインバンダリを除去するように、半導体素子を形成する活性領域を区画するＳＴＩ領域を形成するＳＴＩ領域形成工程を有することを特徴とする。
本発明の半導体装置は、基板と、前記基板の一面に形成され、前記基板を露出させる穴を有する絶縁膜と、前記穴の内壁面を覆うように形成された結晶成長補助膜と、前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように形成された単結晶シリコン層と、を有することを特徴とする。
上記の構成によれば、結晶欠陥が少なく結晶性の高い単結晶シリコン層が絶縁膜上に形成されてなる半導体装置の製造方法及び半導体装置を提供することができる。
本発明の半導体装置の製造方法は、基板の一面に絶縁膜を形成する工程と、前記絶縁膜を開口して前記基板を露出させる穴を形成する工程と、前記穴の内壁面を覆うように結晶成長補助膜を形成する工程と、前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように非結晶シリコン層を形成する工程と、前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層とする工程と、を有する構成なので、レーザーアニール法により融解された非結晶シリコン層が凝固する際に、穴の内壁面の結晶成長補助膜が非結晶シリコン層に温度勾配を形成することにより、前記穴の内部（第１結晶化工程）で、基板側から開口部側へ順番に非結晶シリコン層を結晶化させて、単結晶シリコン基板の結晶の並びの情報を確実に基板側から開口部側へ伝えることができるとともに、前記絶縁膜の前記基板と反対側の面上（第２結晶化工程）で、開口部側から平面視略同心円状に結晶化させることにより、穴の内部の単結晶シリコン層の結晶の並びの情報を確実に開口部側から平面視略同心円状に伝えることができ、結晶欠陥が少なく結晶性の高い単結晶シリコン層を絶縁膜上に形成した半導体装置を製造することができる。
本発明の半導体装置の製造方法は、少なくとも前記単結晶シリコン層のグレインバンダリを除去するように、半導体素子を形成する活性領域を区画するＳＴＩ領域を形成するＳＴＩ領域形成工程を有する構成なので、より結晶欠陥が少なく結晶性の高い単結晶シリコン層を絶縁膜上に形成した半導体装置を製造することができる。
本発明の半導体装置は、基板と、前記基板の一面に形成され、前記基板を露出させる穴を有する絶縁膜と、前記穴の内壁面を覆うように形成された結晶成長補助膜と、前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように形成された単結晶シリコン層と、を有する構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層を絶縁膜上に形成した半導体装置として利用することができる。
以下、本発明を実施するための形態について説明する。
（第１の実施形態）
図１は、本発明の実施形態である半導体装置の一例を示す平面図であり、図２は、図１のＡ−Ａ’線における断面図である。
図１に示すように、本発明の実施形態である半導体装置１０１は、絶縁膜６と、絶縁膜６上に形成されたライン状のゲート１０と、ゲート１０を挟むように形成された２つの平面視略円状のコンタクト１１と、を有している。また、絶縁膜６の下部には、単結晶シリコン層５と、単結晶シリコン層５を略矩形状に区画するＳｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ（以下、ＳＴＩ）領域８が設けられている。ＳＴＩ領域８は、単結晶シリコン層５に設けられた凹部に絶縁材料が埋め込まれてなる。
ＳＴＩ領域８で区画された領域は活性領域とされ、活性領域内の単結晶シリコン層５に拡散領域（図示略）を設けて、半導体素子７０が形成されている。
（第１の実施形態）
図１は、本発明の実施形態である半導体装置の一例を示す平面図であり、図２は、図１のＡ−Ａ’線における断面図である。
図１に示すように、本発明の実施形態である半導体装置１０１は、絶縁膜６と、絶縁膜６上に形成されたライン状のゲート１０と、ゲート１０を挟むように形成された２つの平面視略円状のコンタクト１１と、を有している。また、絶縁膜６の下部には、単結晶シリコン層５と、単結晶シリコン層５を略矩形状に区画するＳｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ（以下、ＳＴＩ）領域８が設けられている。ＳＴＩ領域８は、単結晶シリコン層５に設けられた凹部に絶縁材料が埋め込まれてなる。
ＳＴＩ領域８で区画された領域は活性領域とされ、活性領域内の単結晶シリコン層５に拡散領域（図示略）を設けて、半導体素子７０が形成されている。
図２に示すように、本発明の実施形態である半導体装置１０１は、単結晶シリコン基板１と、単結晶シリコン基板１の一面１ａに形成された絶縁膜２と、絶縁膜２の基板と反対側の面２ａを覆うように形成された結晶成長補助膜３と、結晶成長補助膜３の基板と反対側の面３ａを覆うように形成された単結晶シリコン層５と、単結晶シリコン層５の基板と反対側の面５ａに形成された絶縁膜６と、絶縁膜６上に形成されたゲート１０と、ゲート１０を挟むとともに、単結晶シリコン層５と接続するように形成された２つのコンタクト１１と、を有している。
結晶成長補助膜３及び絶縁膜２には、単結晶シリコン基板１を露出させる穴２ｃが開口され、穴２ｃの内壁面を覆うように結晶成長補助膜３が形成されるとともに、穴２ｃを充填するように単結晶シリコン層５が形成されている。
また、単結晶シリコン層５は、ＳＴＩ領域８により区画されている。なお、絶縁膜６は、ゲート絶縁膜として利用される。
また、単結晶シリコン層５は、ＳＴＩ領域８により区画されている。なお、絶縁膜６は、ゲート絶縁膜として利用される。
＜結晶成長補助膜３＞
結晶成長補助膜３は、単結晶シリコン基板１よりも熱伝導率の低い材料（以下、低熱伝導率材料）からなることが好ましい。低熱伝導率材料からなる結晶成長補助膜３を穴２ｃの内壁面に形成することにより、後述するレーザーアニール法による結晶化過程で、単結晶シリコン基板１が冷却されても、結晶成長補助膜３に囲まれた穴２ｃの内部は温度を高いまま保って、基板側が低い温度なるように穴２ｃの内部のシリコン層に温度勾配を形成することができる。これにより、穴２ｃの内部で基板側から非結晶シリコン層４を結晶化することができ、単結晶シリコン基板１の結晶配向を保持したまま結晶化させて、穴２ｃの内部のシリコン層を結晶欠陥の少ない結晶性の高い単結晶シリコン層とすることができる。
結晶成長補助膜３は、単結晶シリコン基板１よりも熱伝導率の低い材料（以下、低熱伝導率材料）からなることが好ましい。低熱伝導率材料からなる結晶成長補助膜３を穴２ｃの内壁面に形成することにより、後述するレーザーアニール法による結晶化過程で、単結晶シリコン基板１が冷却されても、結晶成長補助膜３に囲まれた穴２ｃの内部は温度を高いまま保って、基板側が低い温度なるように穴２ｃの内部のシリコン層に温度勾配を形成することができる。これにより、穴２ｃの内部で基板側から非結晶シリコン層４を結晶化することができ、単結晶シリコン基板１の結晶配向を保持したまま結晶化させて、穴２ｃの内部のシリコン層を結晶欠陥の少ない結晶性の高い単結晶シリコン層とすることができる。
低熱伝導率材料としては、カーボン含有ＳｉＯ２膜であるＳｉＯＣ、ＦＳＧ（フルオロシリケートガラス）であるＳｉＯＦなどを用いることが好ましい。ＳｉＯＣの熱伝導率は０．３９Ｗ／ｍＫであり、ＦＳＧの熱伝導率は０．８９Ｗ／ｍＫと低いので、低熱伝導率材料として有効に機能させることができる。また、これらの材料は、絶縁材料であり、ＣＶＤ法で容易に成膜することができる。
次に、本発明の実施形態である半導体装置の製造方法の一例について説明する。図３〜１０は、本発明の実施形態である半導体装置１０１の製造方法を説明する断面図である。なお、図１及び図２で示した部材と同じ部材については同じ符号を付している。
まず、半導体基板である単結晶シリコン基板１の一面１ａ上に、公知の方法を用いて、シリコン酸化膜などの絶縁膜２を堆積する。
次に、図３に示すように、絶縁膜２の基板と反対側の面２ａ上に、ＣＶＤ法などを用いて、低熱伝導率材料からなる結晶成長補助膜３を形成する。
まず、半導体基板である単結晶シリコン基板１の一面１ａ上に、公知の方法を用いて、シリコン酸化膜などの絶縁膜２を堆積する。
次に、図３に示すように、絶縁膜２の基板と反対側の面２ａ上に、ＣＶＤ法などを用いて、低熱伝導率材料からなる結晶成長補助膜３を形成する。
次に、図４に示すように、公知のリソグラフィ法などを用いて、結晶成長補助膜３及び絶縁膜２を開口して、単結晶シリコン基板１の表面１ａを露出させるように穴２ｃを形成する。
次に、ＣＶＤ法により、結晶成長補助膜３を覆うとともに、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図５に示すように、穴２ｃの内壁面及び絶縁膜２の基板と反対側の面２ａ上にのみに前記低熱伝導率材料からなる膜を残して、これを結晶成長補助膜３とする。
次に、ＣＶＤ法により、結晶成長補助膜３を覆うとともに、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図５に示すように、穴２ｃの内壁面及び絶縁膜２の基板と反対側の面２ａ上にのみに前記低熱伝導率材料からなる膜を残して、これを結晶成長補助膜３とする。
次に、図６に示すように、ＣＶＤ法を用いて、結晶成長補助膜３を覆うとともに、穴２ｃを充填するように非結晶シリコン層４を堆積する。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。なお、このとき、単結晶シリコン基板１は熱伝導率が１６３Ｗ／ｍＫと非常に高いので、すぐに冷却される。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。なお、このとき、単結晶シリコン基板１は熱伝導率が１６３Ｗ／ｍＫと非常に高いので、すぐに冷却される。
図７は、この結晶化過程を説明する概念断面図であって、矢印Ｉ、ＩＩは結晶化が進む方向及び順番を示している。図７に示すように、非結晶シリコン層４から単結晶シリコン層５への結晶化過程は、矢印Ｉに示す第１結晶化工程と、矢印ＩＩに示す第２結晶化工程とを有する。
穴２ｃの内壁面には、低熱伝導率材料からなる結晶成長補助膜３が形成されている。低熱伝導率材料は熱しやすく冷めにくい性質を有するので、穴２ｃの内部の非結晶シリコン層４には、開口部側よりも基板側が低い温度となる温度勾配が形成される。これにより、穴２ｃの内部の非結晶シリコン層４の結晶化速度は、基板側に比べて開口部側が遅くなり、まず、矢印Ｉに示すように、穴２ｃの内部で、非結晶シリコン層４が基板側から開口部側に順番に結晶化する。
このとき、基板側では、単結晶シリコン基板１の結晶配列、すなわち、結晶の並びの情報の影響を受けて、結晶欠陥が少なく結晶性の高い単結晶シリコンが形成されている。そのため、穴２ｃの内部では、結晶欠陥が少なく結晶性の高い単結晶シリコンを種として、その結晶配列の情報を保持したまま、順に開口部側のシリコンの結晶化を行うことができる。これにより、穴２ｃの内部のシリコンをほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコンとすることができる。
穴２ｃの内壁面には、低熱伝導率材料からなる結晶成長補助膜３が形成されている。低熱伝導率材料は熱しやすく冷めにくい性質を有するので、穴２ｃの内部の非結晶シリコン層４には、開口部側よりも基板側が低い温度となる温度勾配が形成される。これにより、穴２ｃの内部の非結晶シリコン層４の結晶化速度は、基板側に比べて開口部側が遅くなり、まず、矢印Ｉに示すように、穴２ｃの内部で、非結晶シリコン層４が基板側から開口部側に順番に結晶化する。
このとき、基板側では、単結晶シリコン基板１の結晶配列、すなわち、結晶の並びの情報の影響を受けて、結晶欠陥が少なく結晶性の高い単結晶シリコンが形成されている。そのため、穴２ｃの内部では、結晶欠陥が少なく結晶性の高い単結晶シリコンを種として、その結晶配列の情報を保持したまま、順に開口部側のシリコンの結晶化を行うことができる。これにより、穴２ｃの内部のシリコンをほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコンとすることができる。
また、絶縁膜２上には、低熱伝導率材料からなる結晶成長補助膜３が形成されている。そのため、絶縁膜２上の結晶成長補助膜３上に形成された非結晶シリコン層４は、穴２ｃの内部の非結晶シリコン層４よりも早く結晶化が開始されることはない。
穴２ｃの内部のシリコンが開口側まで結晶化された後、矢印ＩＩに示すように、結晶成長補助膜３上の非結晶シリコン層４は、穴２ｃを中心にして、結晶成長補助膜３上を平面視略同心円状に広がるように結晶化する。このとき、穴２ｃには、結晶欠陥が少なく結晶性の高い単結晶シリコン５が形成されており、これを種として結晶化が順番に進むので、結晶成長補助膜３上の非結晶シリコン層４もほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコン層５とされる。
穴２ｃの内部のシリコンが開口側まで結晶化された後、矢印ＩＩに示すように、結晶成長補助膜３上の非結晶シリコン層４は、穴２ｃを中心にして、結晶成長補助膜３上を平面視略同心円状に広がるように結晶化する。このとき、穴２ｃには、結晶欠陥が少なく結晶性の高い単結晶シリコン５が形成されており、これを種として結晶化が順番に進むので、結晶成長補助膜３上の非結晶シリコン層４もほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコン層５とされる。
図８は、非結晶シリコン層４がほとんどすべて単結晶シリコン層５とされた時点の断面図である。図８に示すように、穴２ｃの内部及び結晶成長補助膜３上には、結晶欠陥が少なく結晶性の高い単結晶シリコン膜層５が形成されている。
次に、単結晶シリコン層５にＳＴＩ領域を形成する。図９は、単結晶シリコン層５にＳＴＩ領域８を形成した時点の平面図であり、図１０は、図９のＢ−Ｂ’線における断面図である。
図９及び図１０に示すように、たとえば、ＳＴＩ領域８は単結晶シリコン層５を平面視略矩形状に区画するように形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン層５に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。ＳＴＩ領域８は、半導体素子を形成する活性領域を区画する素子分離領域として機能する。
その後、公知の方法を用いて、絶縁膜６、ゲート１０及びコンタクト１１を形成して、図１及び図２に示す半導体装置１０１を製造する。
図９及び図１０に示すように、たとえば、ＳＴＩ領域８は単結晶シリコン層５を平面視略矩形状に区画するように形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン層５に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。ＳＴＩ領域８は、半導体素子を形成する活性領域を区画する素子分離領域として機能する。
その後、公知の方法を用いて、絶縁膜６、ゲート１０及びコンタクト１１を形成して、図１及び図２に示す半導体装置１０１を製造する。
本発明の実施形態である半導体装置１０１の製造方法は、基板１の一面１ａに絶縁膜２を形成する工程と、絶縁膜２を開口して基板１を露出させる穴を形成する工程と、穴２ｃの内壁面を覆うように結晶成長補助膜３を形成する工程と、穴２ｃを充填するとともに、絶縁膜２の前記基板と反対側の面２ａを覆うように非結晶シリコン層４を形成する工程と、非結晶シリコン層４を、レーザーアニール法により単結晶シリコン層５とする工程と、を有する構成なので、レーザーアニール法により融解された非結晶シリコン層４が凝固する際に、穴２ｃの内壁面の結晶成長補助膜３が非結晶シリコン層４に温度勾配を形成することにより、前記穴２ｃの内部（第１結晶化工程）で、基板側から開口部側へ順番に非結晶シリコン層４を結晶化させて、単結晶シリコン基板１の結晶の並びの情報を確実に基板側から開口部側へ伝えることができるとともに、絶縁膜２の基板と反対側の面２ａ上（第２結晶化工程）で、開口部側から前記面内を平面視略同心円状に結晶化させることにより、穴２ｃの内部の単結晶シリコン層５の結晶の並びの情報を確実に開口部側から平面視略同心円状に伝えることができ、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１を製造することができる。
本発明の実施形態である半導体装置１０１の製造方法は、結晶成長補助膜３が、前記基板よりも熱伝導率が低い材料からなる構成なので、穴２ｃの内部の非結晶シリコン層４に開口部側よりも基板側が低い温度となる温度勾配を形成して、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１を製造することができる。
本発明の実施形態である半導体装置１０１の製造方法は、結晶成長補助膜３を絶縁膜２の前記基板と反対側の面２ａを覆うように形成する工程を有する構成なので、絶縁膜２上の結晶成長補助膜３上に形成された非結晶シリコン層４が、穴２ｃの内部の非結晶シリコン層４よりも早く結晶化されないようにして、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１を製造することができる。
本発明の実施形態である半導体装置１０１は、基板１と、基板１の一面１ａに形成され、基板１を露出させる穴２ｃを有する絶縁膜２と、穴２ｃの内壁面を覆うように形成された結晶成長補助膜３と、前記穴２ｃを充填するとともに、絶縁膜２の前記基板と反対側の面２ａを覆うように形成された単結晶シリコン層５と、を有する構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１として利用することができる。
本発明の実施形態である半導体装置１０１は、結晶成長補助膜３が、絶縁膜２の前記基板と反対側の面２ａの上にも形成されている構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１として利用することができる。
本発明の実施形態である半導体装置１０１は、単結晶シリコン層５上に、ゲート絶縁膜６およびゲート電極１０が形成されている構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１として利用することができる。
本発明の実施形態である半導体装置１０１は、単結晶シリコン層５に、素子分離用の絶縁膜が埋め込まれてなるＳＴＩ領域８が形成されている構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０１として利用することができる。
（第２の実施形態）
図１１は、本発明の実施形態である半導体装置の別の一例を示す平面図であり、図１２は、図１１のＣ−Ｃ’線における断面図であり、図１３は、図１１のＤ−Ｄ’線における断面図である。
図１１に示すように、本発明の実施形態である半導体装置１０２は、絶縁膜６と、絶縁膜６上に形成されたライン状のゲート１０と、平面視略円状の４つのコンタクト１１と、を有している。ここで、２組のコンタクト１１が、それぞれゲート１０を挟むように形成されている。また、絶縁膜６の下部には、単結晶シリコン層５と、単結晶シリコン層５を２つの平面視略矩形状に区画するＳＴＩ領域８が設けられている。
ＳＴＩ領域８で区画された領域は活性領域Ｋとされ、活性領域Ｋ内の単結晶シリコン層５に拡散領域（図示略）を設けて、２組の半導体素子７１、７２が形成されている。
図１１は、本発明の実施形態である半導体装置の別の一例を示す平面図であり、図１２は、図１１のＣ−Ｃ’線における断面図であり、図１３は、図１１のＤ−Ｄ’線における断面図である。
図１１に示すように、本発明の実施形態である半導体装置１０２は、絶縁膜６と、絶縁膜６上に形成されたライン状のゲート１０と、平面視略円状の４つのコンタクト１１と、を有している。ここで、２組のコンタクト１１が、それぞれゲート１０を挟むように形成されている。また、絶縁膜６の下部には、単結晶シリコン層５と、単結晶シリコン層５を２つの平面視略矩形状に区画するＳＴＩ領域８が設けられている。
ＳＴＩ領域８で区画された領域は活性領域Ｋとされ、活性領域Ｋ内の単結晶シリコン層５に拡散領域（図示略）を設けて、２組の半導体素子７１、７２が形成されている。
図１２及び図１３に示すように、本発明の実施形態である半導体装置１０２は、単結晶シリコン基板１と、単結晶シリコン基板１の一面１ａに形成された絶縁膜２と、絶縁膜２の基板と反対側の面２ａを覆うように形成された結晶成長補助膜３と、結晶成長補助膜３の基板と反対側の面３ａを覆うように形成された単結晶シリコン層５と、単結晶シリコン層５の基板と反対側の面５ａに形成された絶縁膜６と、絶縁膜６上に形成されたゲート１０と、ゲート１０を挟むとともに、単結晶シリコン層５と接続するように形成されたコンタクト１１と、を有している。
結晶成長補助膜３及び絶縁膜２には、単結晶シリコン基板１を露出させる穴２ｃが開口され、穴２ｃの内壁面を覆うように結晶成長補助膜３が形成されるとともに、穴２ｃを充填するように単結晶シリコン層５が形成されている。
また、単結晶シリコン層５は、ＳＴＩ領域８により区画されている。図１３に示すように、中心のＳＴＩ領域８は穴２ｃの上に配置されるとともに、穴２ｃを覆うように形成されている。その結果、結晶成長補助膜３の基板と反対側の面３ａを覆うように形成された単結晶シリコン層５は、穴２ｃの内部の単結晶シリコン層５と分離されるとともに、単結晶シリコン基板１と分離される。これにより、半導体素子７１、７２はそれぞれ単結晶シリコン基板１と分離されたフローティング素子とされる。フローティング素子とすることにより、結晶成長補助膜３の基板と反対側の面３ａを覆うように形成された単結晶シリコン層５に電荷をチャージすることができ、メモリデバイスとして有効に活用することができる。
図１４は、本発明の実施形態である半導体装置１０２の製造方法の一例を示す工程平面図であって、第１の実施形態の図９に対応する段階、すなわち、単結晶シリコン層５にＳＴＩ領域を形成した時点の平面図である。
第１の実施形態とは異なり、本実施形態では、少なくとも平面視したときに穴２ｃを覆うようにＳＴＩ領域８を形成して、穴２ｃの内部の単結晶シリコン層５が活性領域の単結晶シリコン層５と分離する。これにより、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、単結晶シリコン基板１と分離することができ、この活性領域に形成する半導体素子をフローティング素子とすることができる。
第１の実施形態とは異なり、本実施形態では、少なくとも平面視したときに穴２ｃを覆うようにＳＴＩ領域８を形成して、穴２ｃの内部の単結晶シリコン層５が活性領域の単結晶シリコン層５と分離する。これにより、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、単結晶シリコン基板１と分離することができ、この活性領域に形成する半導体素子をフローティング素子とすることができる。
本発明の実施形態である半導体装置１０２の製造方法は、ＳＴＩ領域形成工程で、穴２ｃの内部の単結晶シリコン層５が活性領域の単結晶シリコン層５とつながらないようにＳＴＩ領域８を形成する構成なので、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、絶縁膜２により単結晶シリコン基板１と分離することができ、この活性領域に形成する半導体素子をフローティング素子とすることができる。
本発明の実施形態である半導体装置１０２は、ＳＴＩ領域８が、穴２ｃの上に配置されて、穴２ｃを塞いでいる構成なので、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、単結晶シリコン基板１と分離することができ、この活性領域に形成する半導体素子をフローティング素子とすることができる。
（第３の実施形態）
図１５は、本発明の実施形態である半導体装置の別の一例を示す平面図であり、図１６は、図１５のＥ−Ｅ’線における断面図であり、図１７は、図１５のＦ−Ｆ’線における断面図である。
図１５に示すように、本発明の実施形態である半導体装置１０３は、中心のＳＴＩ領域８の幅が狭い他は、第３の実施形態の半導体装置１０２と同様の構成とされている。なお、図１１〜１３で示した部材と同じ部材については同じ符号を付している。
ＳＴＩ領域８で区画された領域は活性領域Ｋとされ、活性領域Ｋ内の単結晶シリコン層５に拡散領域（図示略）を設けて、２組の半導体素子７３、７４が形成されている。
図１５は、本発明の実施形態である半導体装置の別の一例を示す平面図であり、図１６は、図１５のＥ−Ｅ’線における断面図であり、図１７は、図１５のＦ−Ｆ’線における断面図である。
図１５に示すように、本発明の実施形態である半導体装置１０３は、中心のＳＴＩ領域８の幅が狭い他は、第３の実施形態の半導体装置１０２と同様の構成とされている。なお、図１１〜１３で示した部材と同じ部材については同じ符号を付している。
ＳＴＩ領域８で区画された領域は活性領域Ｋとされ、活性領域Ｋ内の単結晶シリコン層５に拡散領域（図示略）を設けて、２組の半導体素子７３、７４が形成されている。
図１６及び図１７に示すように、本発明の実施形態である半導体装置１０３は、単結晶シリコン基板１と、単結晶シリコン基板１の一面１ａに形成された絶縁膜２と、絶縁膜２の基板と反対側の面２ａを覆うように形成された結晶成長補助膜３と、結晶成長補助膜３の基板と反対側の面３ａを覆うように形成された単結晶シリコン層５と、単結晶シリコン層５の基板と反対側の面５ａに形成された絶縁膜６と、絶縁膜６上に形成されたゲート１０と、ゲート１０を挟むとともに、単結晶シリコン層５と接続するように形成されたコンタクト１１と、を有している。
結晶成長補助膜３及び絶縁膜２には、単結晶シリコン基板１を露出させる穴２ｃが開口され、穴２ｃの内壁面を覆うように結晶成長補助膜３が形成されるとともに、穴２ｃを充填するように単結晶シリコン層５が形成されている。
また、単結晶シリコン層５は、ＳＴＩ領域８により区画されている。図１７に示すように、中心のＳＴＩ領域８は穴２ｃの上に配置されているが、穴２ｃを覆うように形成されていない。その結果、結晶成長補助膜３の基板と反対側の面３ａを覆うように形成された単結晶シリコン層５は、穴２ｃの内部の単結晶シリコン層５と連結されているとともに、単結晶シリコン基板１と連結されている。これにより、半導体素子７１、７２はそれぞれ単結晶シリコン基板１と連結された非フローティング素子とされる。非フローティング素子とすることにより、単結晶シリコン基板１内で電荷を速やかに動かすことができ、高速処理デバイスとして有効に活用することができる。
図１８は、本発明の実施形態である半導体装置１０３の製造方法の一例を示す工程平面図であって、第１の実施形態の図９に対応する段階、すなわち、単結晶シリコン層５にＳＴＩ領域を形成した時点の平面図である。
第１の実施形態とは異なり、本実施形態では、少なくとも平面視したときに穴２ｃの一部を露出させるようにＳＴＩ領域８を形成して、穴２ｃの内部の単結晶シリコン層５を活性領域の単結晶シリコン層５と連結させる。これにより、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、単結晶シリコン基板１と連結することができ、この活性領域に形成する半導体素子を非フローティング素子とすることができる。
第１の実施形態とは異なり、本実施形態では、少なくとも平面視したときに穴２ｃの一部を露出させるようにＳＴＩ領域８を形成して、穴２ｃの内部の単結晶シリコン層５を活性領域の単結晶シリコン層５と連結させる。これにより、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、単結晶シリコン基板１と連結することができ、この活性領域に形成する半導体素子を非フローティング素子とすることができる。
本発明の実施形態である半導体装置１０３の製造方法は、ＳＴＩ領域形成工程で、穴２ｃの内部の単結晶シリコン層５が活性領域の単結晶シリコン層５と連結するようにＳＴＩ領域８を形成する構成なので、ＳＴＩ領域８に囲まれた活性領域内の単結晶シリコン層５を、絶縁膜２により単結晶シリコン基板１と連結することができ、この活性領域に形成する半導体素子を非フローティング素子とすることができる。
（第４の実施形態）
図１９は、本発明の実施形態である半導体装置の別の一例を示す断面図である。
図１９に示すように、本発明の実施形態である半導体装置１０４は、絶縁膜２の基板と反対側の面２ａに結晶成長補助層３が形成されていない他は第１の実施形態の半導体装置１０１と同様の構成とされている。なお、図１及び図２で示した部材と同じ部材については同じ符号を付している。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、後述する製造方法で説明するように、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。
図１９は、本発明の実施形態である半導体装置の別の一例を示す断面図である。
図１９に示すように、本発明の実施形態である半導体装置１０４は、絶縁膜２の基板と反対側の面２ａに結晶成長補助層３が形成されていない他は第１の実施形態の半導体装置１０１と同様の構成とされている。なお、図１及び図２で示した部材と同じ部材については同じ符号を付している。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、後述する製造方法で説明するように、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。
図２０〜２５は、本発明の実施形態である半導体装置１０４の製造方法を説明する断面図である。
まず、公知の方法を用いて、図２０に示すように、半導体基板である単結晶シリコン基板１の一面１ａにシリコン酸化膜などの絶縁膜２を堆積する。
次に、公知のリソグラフィ法を行いて、図２１に示すように、絶縁膜２を開口して、単結晶シリコン基板１の表面１ａを露出させるように穴２ｃを形成する。
まず、公知の方法を用いて、図２０に示すように、半導体基板である単結晶シリコン基板１の一面１ａにシリコン酸化膜などの絶縁膜２を堆積する。
次に、公知のリソグラフィ法を行いて、図２１に示すように、絶縁膜２を開口して、単結晶シリコン基板１の表面１ａを露出させるように穴２ｃを形成する。
次に、ＣＶＤ法により、絶縁膜２上、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図２２に示すように、穴２ｃの内壁面のみに前記低熱伝導率材料からなる結晶成長補助膜３を形成する。
次に、ＣＶＤ法により、図２３に示すように、絶縁膜２を覆うとともに、穴２ｃを充填するように非結晶シリコン層４を堆積する。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図２２に示すように、穴２ｃの内壁面のみに前記低熱伝導率材料からなる結晶成長補助膜３を形成する。
次に、ＣＶＤ法により、図２３に示すように、絶縁膜２を覆うとともに、穴２ｃを充填するように非結晶シリコン層４を堆積する。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。
図２４は、この結晶化過程を説明する概念断面図であって、矢印Ｉ、ＩＩは結晶化が進む方向及び順番を示している。
穴２ｃの内壁面には、低熱伝導率材料からなる結晶成長補助膜３が形成されている。低熱伝導率材料は冷めにくい性質を有するので、穴２ｃの内部の非結晶シリコン層４に対して、開口部側よりも基板側が低い温度となる温度勾配を形成する。
これにより、まず、矢印Ｉに示すように、穴２ｃの内部で、非結晶シリコン層４が基板側から開口部側に順番に結晶化する。このとき、基板側では、単結晶シリコン基板１の結晶配列の影響を受けて、結晶欠陥が少なく結晶性の高い単結晶シリコンが形成される。
穴２ｃの内部では、この結晶欠陥が少なく結晶性の高い単結晶シリコンを種として、基板側から開口部側に順番に結晶成長が行われるので、穴２ｃの内部のシリコンはほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコンとされる。
穴２ｃの内壁面には、低熱伝導率材料からなる結晶成長補助膜３が形成されている。低熱伝導率材料は冷めにくい性質を有するので、穴２ｃの内部の非結晶シリコン層４に対して、開口部側よりも基板側が低い温度となる温度勾配を形成する。
これにより、まず、矢印Ｉに示すように、穴２ｃの内部で、非結晶シリコン層４が基板側から開口部側に順番に結晶化する。このとき、基板側では、単結晶シリコン基板１の結晶配列の影響を受けて、結晶欠陥が少なく結晶性の高い単結晶シリコンが形成される。
穴２ｃの内部では、この結晶欠陥が少なく結晶性の高い単結晶シリコンを種として、基板側から開口部側に順番に結晶成長が行われるので、穴２ｃの内部のシリコンはほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコンとされる。
穴２ｃの内部のシリコンが開口側まで結晶化された後、矢印ＩＩに示すように、結晶成長補助膜３上の非結晶シリコン層４は、穴２ｃを中心にして、結晶成長補助膜３上を平面視略同心円状に広がるように結晶化する。このとき、穴２ｃには、結晶欠陥が少なく結晶性の高い単結晶シリコン５が形成されており、これを種として結晶化が順番に進むので、結晶成長補助膜３上の非結晶シリコン層４もほとんどすべて結晶欠陥が少なく結晶性の高い単結晶シリコン層５とされる。
図２５は、非結晶シリコン層４がほとんどすべて単結晶シリコン層５とされた時点の断面図である。図２５に示すように、穴２ｃの内部には、結晶欠陥が少なく結晶性の高い単結晶シリコン膜層５が形成されている。なお、この単結晶シリコン膜層５は、穴２ｃの内部で特に結晶性が高い。
次に、単結晶シリコン層５を平面視略矩形状に区画するようにＳＴＩ領域８を形成する。その後、公知の方法を用いて、絶縁膜６、ゲート１０及びコンタクト１１を形成して、図１９に示す半導体装置１０４を製造する。
（第５の実施形態）
図２６は、本発明の実施形態である半導体装置の別の一例を示す断面図である。
図２６に示すように、本発明の実施形態である半導体装置１０５は、絶縁膜２の基板側の面２ｂにも結晶成長補助層３が形成されている他は第１の実施形態の半導体装置１０１と同様の構成とされている。なお、図１及び図２で示した部材と同じ部材については同じ符号を付している。
この構成では、絶縁膜２の基板側の面２ｂにも結晶成長補助膜３が形成されているので、後述する製造方法で説明するように、単結晶シリコン層５を、より結晶欠陥が少なく結晶性の高い層として形成することができる。
図２６は、本発明の実施形態である半導体装置の別の一例を示す断面図である。
図２６に示すように、本発明の実施形態である半導体装置１０５は、絶縁膜２の基板側の面２ｂにも結晶成長補助層３が形成されている他は第１の実施形態の半導体装置１０１と同様の構成とされている。なお、図１及び図２で示した部材と同じ部材については同じ符号を付している。
この構成では、絶縁膜２の基板側の面２ｂにも結晶成長補助膜３が形成されているので、後述する製造方法で説明するように、単結晶シリコン層５を、より結晶欠陥が少なく結晶性の高い層として形成することができる。
図２７〜３１は、本発明の実施形態である半導体装置１０５の製造方法を説明する断面図である。
まず、半導体基板である単結晶シリコン基板１の一面１ａに、ＣＶＤ法などを用いて、低熱伝導率材料からなる結晶成長補助膜３を形成する。
次に、結晶成長補助膜３上に、公知の方法を用いて、シリコン酸化膜などの絶縁膜２を堆積する。
次に、図２７に示すように、絶縁膜２の基板と反対側の面２ａに、ＣＶＤ法などを用いて、再度、低熱伝導率材料からなる結晶成長補助膜３を形成する。
まず、半導体基板である単結晶シリコン基板１の一面１ａに、ＣＶＤ法などを用いて、低熱伝導率材料からなる結晶成長補助膜３を形成する。
次に、結晶成長補助膜３上に、公知の方法を用いて、シリコン酸化膜などの絶縁膜２を堆積する。
次に、図２７に示すように、絶縁膜２の基板と反対側の面２ａに、ＣＶＤ法などを用いて、再度、低熱伝導率材料からなる結晶成長補助膜３を形成する。
次に、公知のリソグラフィ法を行いて、図２８に示すように、結晶成長補助膜３及び絶縁膜２を開口して、単結晶シリコン基板１の表面１ａを露出させるように穴２ｃを形成する。
次に、ＣＶＤ法により、結晶成長補助膜３を覆うとともに、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図２９に示すように、穴２ｃの内壁面並びに絶縁膜２の基板側の面２ｂ及び基板と反対側の面２ａ上に前記低熱伝導率材料からなる膜を残して、これを結晶成長補助膜３とする。
次に、ＣＶＤ法により、結晶成長補助膜３を覆うとともに、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図２９に示すように、穴２ｃの内壁面並びに絶縁膜２の基板側の面２ｂ及び基板と反対側の面２ａ上に前記低熱伝導率材料からなる膜を残して、これを結晶成長補助膜３とする。
次に、ＣＶＤ法により、図３０に示すように、結晶成長補助膜３を覆うとともに、穴２ｃを充填するように非結晶シリコン層４を堆積する。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。
第１の実施形態及び第４の実施形態と同様にして、まず、穴２ｃの内部の非結晶シリコン層４が基板側から開口部側へ順に結晶化された後、穴２ｃを中心として平面視略同心円状に広がるように結晶成長補助膜３上の非結晶シリコン層４は結晶化される。このとき、絶縁層２の基板側の面２ｂ及び基板と反対側の面２ａは両面とも結晶成長補助膜３で覆われているので、結晶成長補助膜３上の非結晶シリコン層４は、第１の実施形態より冷めにくい状態とされており、結晶成長速度がより遅くなる。これにより、単結晶シリコン層５の結晶性をより向上させることができる。
図３１は、非結晶シリコン層４がほとんどすべて単結晶シリコン層５とされた時点の断面図である。図３１に示すように、穴２ｃの内部及び結晶成長補助膜３上には、結晶欠陥が少なく結晶性の高い単結晶シリコン膜層５が形成されている。
図３１は、非結晶シリコン層４がほとんどすべて単結晶シリコン層５とされた時点の断面図である。図３１に示すように、穴２ｃの内部及び結晶成長補助膜３上には、結晶欠陥が少なく結晶性の高い単結晶シリコン膜層５が形成されている。
次に、単結晶シリコン層５を平面視略矩形状に区画するようにＳＴＩ領域８を形成する。その後、公知の方法を用いて、絶縁膜６、ゲート１０及びコンタクト１１を形成して、図２６に示す半導体装置１０５を製造する。
本発明の実施形態である半導体装置１０５の製造方法は、結晶成長補助膜３を絶縁膜２の基板側の面２ｂを覆うように形成する工程を有する構成なので、より結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成することができる。
本発明の実施形態である半導体装置１０５は、結晶成長補助膜３が、絶縁膜２の前記基板側の面２ｂの上にも形成されている構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置１０５として利用することができる。
（第６の実施形態）
図３２〜３５は、本発明の実施形態である半導体装置の別の一例を説明する図である。
図３２は、レーザーアニール法を用いて非結晶シリコン層を単結晶シリコン層５とした時点の平面図である。
図３２に示すように、絶縁膜２には複数の穴２ｃが形成されている。そのため、絶縁膜２上の非結晶シリコン層は、各穴２ｃを中心にして平面視略同心円状に広がるように結晶化が進む。その結果、各穴２ｃから等間隔となる部分で、各穴２ｃから進行してきた結晶層の粒界がぶつかり、結晶粒子の配列が乱れたグレインバンダリ７と呼ばれる結晶粒子の不整合領域が形成される。すなわち、互いに隣接した各穴２ｃの間を結ぶ線を等分する線上にグレインバンダリが形成される。
なお、図３２に示す例では、複数の穴２ｃは格子状に配列されているので、グレインバンダリ７も格子状に形成される。
図３２〜３５は、本発明の実施形態である半導体装置の別の一例を説明する図である。
図３２は、レーザーアニール法を用いて非結晶シリコン層を単結晶シリコン層５とした時点の平面図である。
図３２に示すように、絶縁膜２には複数の穴２ｃが形成されている。そのため、絶縁膜２上の非結晶シリコン層は、各穴２ｃを中心にして平面視略同心円状に広がるように結晶化が進む。その結果、各穴２ｃから等間隔となる部分で、各穴２ｃから進行してきた結晶層の粒界がぶつかり、結晶粒子の配列が乱れたグレインバンダリ７と呼ばれる結晶粒子の不整合領域が形成される。すなわち、互いに隣接した各穴２ｃの間を結ぶ線を等分する線上にグレインバンダリが形成される。
なお、図３２に示す例では、複数の穴２ｃは格子状に配列されているので、グレインバンダリ７も格子状に形成される。
次に、図３３に示すように、グレインバンダリ７を除去するようにＳＴＩ領域を形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン層５に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。
これにより、ＳＴＩ領域８により区画された活性領域内の単結晶シリコン層５を、結晶欠陥が少なく結晶性の高い層とすることができる。
これにより、ＳＴＩ領域８により区画された活性領域内の単結晶シリコン層５を、結晶欠陥が少なく結晶性の高い層とすることができる。
図３４は、前記活性領域の半導体素子の配置の一例を示す平面図である。ここで、１つの活性領域に第１の実施形態の半導体素子７０が形成されるととともに、他の３つの活性領域に半導体素子７５〜７７が形成されている。
図３４では省略しているが、半導体素子７０は、第１の実施形態で示した半導体装置の半導体素子７０と同様の構成であり、穴２ｃ上にゲート１０が配置され、ゲート１０を挟むようにコンタクト１１が配置されてなる。
半導体素子７５〜７７は、それらの中心が穴２ｃの位置とずれるように配置された例である。このように、半導体素子は穴２ｃの位置からずれて配置してもよい。
本実施形態では、活性領域内の単結晶シリコン層５にグレインバンダリ７は存在せず、結晶欠陥が少なく結晶性の高い層として形成されているので、半導体素子７０、７５〜７７のリーク電流を小さくすることができる。
図３４では省略しているが、半導体素子７０は、第１の実施形態で示した半導体装置の半導体素子７０と同様の構成であり、穴２ｃ上にゲート１０が配置され、ゲート１０を挟むようにコンタクト１１が配置されてなる。
半導体素子７５〜７７は、それらの中心が穴２ｃの位置とずれるように配置された例である。このように、半導体素子は穴２ｃの位置からずれて配置してもよい。
本実施形態では、活性領域内の単結晶シリコン層５にグレインバンダリ７は存在せず、結晶欠陥が少なく結晶性の高い層として形成されているので、半導体素子７０、７５〜７７のリーク電流を小さくすることができる。
図３５は、本実施形態の半導体装置の一比較例を示す平面図である。
この比較例の半導体装置は、単結晶シリコン層５のグレインバンダリ７を除去するようにＳＴＩ領域８が形成されていないので、活性領域内の単結晶シリコン層５が、結晶欠陥が少なく結晶性の高い層として形成されない。そのため、たとえば、半導体素子９０のように、グレインバンダリ７上に形成された半導体素子の場合には、リーク電流を小さくすることができない。
この比較例の半導体装置は、単結晶シリコン層５のグレインバンダリ７を除去するようにＳＴＩ領域８が形成されていないので、活性領域内の単結晶シリコン層５が、結晶欠陥が少なく結晶性の高い層として形成されない。そのため、たとえば、半導体素子９０のように、グレインバンダリ７上に形成された半導体素子の場合には、リーク電流を小さくすることができない。
本発明の実施形態である半導体装置の製造方法は、少なくとも単結晶シリコン層５のグレインバンダリを除去するように、半導体素子を形成する活性領域を区画するＳＴＩ領域８を形成するＳＴＩ領域形成工程を有する構成なので、より結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置を製造することができる。
本発明の実施形態である半導体装置は、ＳＴＩ領域８が、複数の穴２ｃ同士を区切るように形成されている構成なので、単結晶シリコン層５のグレインバンダリ７を除去することができ、より結晶欠陥が少なく結晶性の高い単結晶シリコン層５を絶縁膜２上に形成した半導体装置とすることができる。
（第７の実施形態）
図３６〜３９は、本発明の実施形態である半導体装置の別の一例を説明する図である。
図３６は、絶縁膜２と、絶縁膜２に形成した穴２ｃの配置の一例を示す平面図である。絶縁膜２に複数の穴２ｃがランダムな配置で形成されている。
図３７は、レーザーアニール法を用いて非結晶シリコン層を単結晶シリコン層５にした時点の平面図である。絶縁膜２上の非結晶シリコン層は、各穴２ｃを中心にして平面視同心円状に広がるように結晶化する。その結果、各穴２ｃから等間隔となる部分で、各穴２ｃから進行してきた結晶層の粒界がぶつかり、グレインバンダリ７と呼ばれる結晶粒子の不整合領域が形成される。なお、図３７に示す例では、穴２ｃがランダムに配列されているので、グレインバンダリ７も格子状には形成されない。
次に、図３８に示すように、グレインバンダリ７を除去するようにＳＴＩ領域を形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン層５に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。
これにより、ＳＴＩ領域８により区画された活性領域内の単結晶シリコン層５を、結晶欠陥が少なく結晶性の高い層とすることができる。
図３６〜３９は、本発明の実施形態である半導体装置の別の一例を説明する図である。
図３６は、絶縁膜２と、絶縁膜２に形成した穴２ｃの配置の一例を示す平面図である。絶縁膜２に複数の穴２ｃがランダムな配置で形成されている。
図３７は、レーザーアニール法を用いて非結晶シリコン層を単結晶シリコン層５にした時点の平面図である。絶縁膜２上の非結晶シリコン層は、各穴２ｃを中心にして平面視同心円状に広がるように結晶化する。その結果、各穴２ｃから等間隔となる部分で、各穴２ｃから進行してきた結晶層の粒界がぶつかり、グレインバンダリ７と呼ばれる結晶粒子の不整合領域が形成される。なお、図３７に示す例では、穴２ｃがランダムに配列されているので、グレインバンダリ７も格子状には形成されない。
次に、図３８に示すように、グレインバンダリ７を除去するようにＳＴＩ領域を形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン層５に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。
これにより、ＳＴＩ領域８により区画された活性領域内の単結晶シリコン層５を、結晶欠陥が少なく結晶性の高い層とすることができる。
図３８は、半導体素子の配置の一例を示す図であって、１つの活性領域に第１の実施形態の半導体素子７０が形成されるととともに、他の３つの活性領域に半導体素子７８〜８０が形成されている。
図３８では省略しているが、半導体素子７０は、第１の実施形態で示した半導体装置の半導体素子７０と同様の構成であり、穴２ｃ上にゲート１０が配置され、ゲート１０を挟むようにコンタクト１１が配置されてなる。
半導体素子７８〜８０は、それらの中心が穴２ｃの位置とずれるように配置された例である。このように、半導体素子は穴２ｃの位置からずれて配置してもよい。
本実施形態では、活性領域内の単結晶シリコン層５にグレインバンダリ７は存在せず、結晶欠陥が少なく結晶性の高い層として形成されているので、半導体素子７０、７８〜８０のリーク電流を小さくすることができる。
なお、本実施形態のような半導体装置を形成する場合には、最終的な半導体素子の配置を決めた後に、形成したいＳＴＩ領域８の配置及び形状を設定し、それをもとに、穴２ｃの数、位置及び大きさなどを設定する工程が一般に用いられる。
図３８では省略しているが、半導体素子７０は、第１の実施形態で示した半導体装置の半導体素子７０と同様の構成であり、穴２ｃ上にゲート１０が配置され、ゲート１０を挟むようにコンタクト１１が配置されてなる。
半導体素子７８〜８０は、それらの中心が穴２ｃの位置とずれるように配置された例である。このように、半導体素子は穴２ｃの位置からずれて配置してもよい。
本実施形態では、活性領域内の単結晶シリコン層５にグレインバンダリ７は存在せず、結晶欠陥が少なく結晶性の高い層として形成されているので、半導体素子７０、７８〜８０のリーク電流を小さくすることができる。
なお、本実施形態のような半導体装置を形成する場合には、最終的な半導体素子の配置を決めた後に、形成したいＳＴＩ領域８の配置及び形状を設定し、それをもとに、穴２ｃの数、位置及び大きさなどを設定する工程が一般に用いられる。
（第８の実施形態）
図３９は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図３９に示すように、本発明の実施形態である半導体装置１０６は、単結晶シリコン基板１と、単結晶シリコン基板１の一面１ａに形成された絶縁膜２と、絶縁膜２の基板と反対側の面２ａを覆うように形成された単結晶シリコン層５と、単結晶シリコン層５の基板と反対側の面５ａを覆うように形成された絶縁膜６と、絶縁膜６上に形成された絶縁膜１７と、絶縁膜１７の基板と反対側の面１７ａを覆うように形成された絶縁膜６７と、を有している。
絶縁膜２には、単結晶シリコン基板１の一面１ａを露出させる穴２ｃが開口され、穴２ｃの内壁面を覆うように結晶成長補助膜３が形成されるとともに、穴２ｃを充填するように単結晶シリコン層５が形成されている。
図３９は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図３９に示すように、本発明の実施形態である半導体装置１０６は、単結晶シリコン基板１と、単結晶シリコン基板１の一面１ａに形成された絶縁膜２と、絶縁膜２の基板と反対側の面２ａを覆うように形成された単結晶シリコン層５と、単結晶シリコン層５の基板と反対側の面５ａを覆うように形成された絶縁膜６と、絶縁膜６上に形成された絶縁膜１７と、絶縁膜１７の基板と反対側の面１７ａを覆うように形成された絶縁膜６７と、を有している。
絶縁膜２には、単結晶シリコン基板１の一面１ａを露出させる穴２ｃが開口され、穴２ｃの内壁面を覆うように結晶成長補助膜３が形成されるとともに、穴２ｃを充填するように単結晶シリコン層５が形成されている。
単結晶シリコン基板１にはＳＴＩ領域１８が形成され、ＳＴＩ領域１８によって、ゲート２０と、ゲート２０を挟むように形成されたコンタクト２１と、を含む活性領域が区画されている。コンタクト２１は配線２２と接続されている。また、配線２２の一部は、コンタクト５１を介して配線５２に接続されている。
絶縁膜２の基板と反対側の面２ａを覆うように形成された単結晶シリコン層５は、ＳＴＩ領域８により区画されている。さらに、単結晶シリコン層５の基板と反対側の面５ａには、絶縁膜６が形成されている。絶縁膜６上にはゲート１０が形成されており、絶縁膜６をゲート絶縁膜として利用することができる。さらにまた、ゲート１０を挟んで、単結晶シリコン層５と接続されたコンタクト１１が形成されている。
コンタクト１１は配線１２に接続され、配線１２はコンタクト５１により配線５２に接続されている。また、配線５２は、コンタクト６１により配線６２に接続されている。
コンタクト１１は配線１２に接続され、配線１２はコンタクト５１により配線５２に接続されている。また、配線５２は、コンタクト６１により配線６２に接続されている。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されている構成なので、後述する製造方法で説明するように、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。
図３９に示すように、本発明の実施形態である半導体装置１０６は、単結晶シリコン基板１上と、単結晶シリコン層５上と、にそれぞれ半導体素子が形成された半導体装置である。
そのため、たとえば、単結晶シリコン基板１上の半導体素子をＤＲＡＭまたは／およびＦＢＣ（フローティングボディセル）などのリーク電流が非常に少ないトランジスタとして形成し、単結晶シリコン層５上の半導体素子をＮＯＲフラッシュメモリセルまたは／およびＮＡＮＤフラッシュメモリセルなどのメモリセルとして形成することにより、メモリ機能とトランジスタ機能を有する半導体装置として利用することができる。この構成により、本発明の実施形態である半導体装置は、低速動作であるが低消費電力のデバイスと、高速動作が必要なメモリセルと、を組み合わせた構成の半導体装置として利用することができる。
また、トランジスタなどの半導体素子をシリコン基板１上だけでなく単結晶シリコン層５上にも形成することができるので、半導体素子の集積率を向上させることができる。
さらにまた、半導体基板である単結晶シリコン基板１に通常のＭＯＳプロセスを適用し、ＭＯＳを含むデバイスとして利用しても良い。
そのため、たとえば、単結晶シリコン基板１上の半導体素子をＤＲＡＭまたは／およびＦＢＣ（フローティングボディセル）などのリーク電流が非常に少ないトランジスタとして形成し、単結晶シリコン層５上の半導体素子をＮＯＲフラッシュメモリセルまたは／およびＮＡＮＤフラッシュメモリセルなどのメモリセルとして形成することにより、メモリ機能とトランジスタ機能を有する半導体装置として利用することができる。この構成により、本発明の実施形態である半導体装置は、低速動作であるが低消費電力のデバイスと、高速動作が必要なメモリセルと、を組み合わせた構成の半導体装置として利用することができる。
また、トランジスタなどの半導体素子をシリコン基板１上だけでなく単結晶シリコン層５上にも形成することができるので、半導体素子の集積率を向上させることができる。
さらにまた、半導体基板である単結晶シリコン基板１に通常のＭＯＳプロセスを適用し、ＭＯＳを含むデバイスとして利用しても良い。
次に、本発明の実施形態である半導体装置の製造方法の一例について説明する。図４０〜４６は、本発明の実施形態である半導体装置１０６の製造方法を説明する断面図である。
まず、単結晶シリコン基板１の一面１ａにＳＴＩ領域１８を形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン基板１に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。
次に、公知の方法を用いて、絶縁膜（図示略）を介してゲート２０を形成した後、コンタクト２１及び配線２２を形成する。
次に、ゲート２０、コンタクト２１及び配線２２を覆うように、単結晶シリコン基板１の一面１ａに、公知の方法を用いて、シリコン酸化膜などの絶縁膜２を堆積する。
まず、単結晶シリコン基板１の一面１ａにＳＴＩ領域１８を形成する。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン基板１に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。
次に、公知の方法を用いて、絶縁膜（図示略）を介してゲート２０を形成した後、コンタクト２１及び配線２２を形成する。
次に、ゲート２０、コンタクト２１及び配線２２を覆うように、単結晶シリコン基板１の一面１ａに、公知の方法を用いて、シリコン酸化膜などの絶縁膜２を堆積する。
次に、公知のリソグラフィ法を行いて、絶縁膜２を開口して、単結晶シリコン基板１の表面１ａを露出させるように穴２ｃを形成する。
次に、ＣＶＤ法により、絶縁膜２を覆うとともに、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図４０に示すように、穴２ｃの内壁面のみに前記低熱伝導率材料からなる膜を残し、これを結晶成長補助膜３とする。
次に、ＣＶＤ法により、絶縁膜２を覆うとともに、穴２ｃの内壁面および穴２ｃの底面、すなわち、単結晶シリコン基板１の表面１ａを覆うように低熱伝導率材料からなる膜を堆積する。
次に、前記低熱伝導率材料からなる膜をエッチバックすることにより、図４０に示すように、穴２ｃの内壁面のみに前記低熱伝導率材料からなる膜を残し、これを結晶成長補助膜３とする。
次に、ＣＶＤ法により、図４１に示すように、絶縁膜２を覆うとともに、穴２ｃを充填するように非結晶シリコン層４を堆積する。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。第４の実施形態と同様にして、非結晶シリコン層４は、結晶欠陥が少なく結晶性の高い単結晶シリコン層５とされる。
次に、レーザーアニール法により、非結晶シリコン層４の結晶化を行う。まず、レーザーを照射して単結晶シリコン基板１を１４００℃まで加熱することにより、非結晶シリコン層４を融解する。次に、単結晶シリコン基板１を冷却することにより、非結晶シリコン層４の結晶化を行う。第４の実施形態と同様にして、非結晶シリコン層４は、結晶欠陥が少なく結晶性の高い単結晶シリコン層５とされる。
図４２は、非結晶シリコン層４がほとんどすべて単結晶シリコン層５とされた時点の断面図である。図４２に示すように、穴２ｃの内部及び絶縁膜２上には、結晶欠陥が少なく結晶性の高い単結晶シリコン膜層５が形成されている。なお、この単結晶シリコン膜層５は、穴２ｃの内部で特に結晶性が高い。
次に、単結晶シリコン層５を区画するようにＳＴＩ領域８を形成する。図４３は、単結晶シリコン層５にＳＴＩ領域８を形成した時点の断面図である。なお、ＳＴＩ領域８は、たとえば、単結晶シリコン層５に溝部を形成した後、前記溝部に絶縁材料を充填して形成する。
その後、公知の方法を用いて、絶縁膜６、ゲート１０、コンタクト１１及び配線１２を形成する。
次に、公知の方法を用いて、図４４に示すように、ゲート１０、コンタクト１１及び配線１２を覆うように、シリコン酸化膜などの絶縁膜１７を堆積する。
その後、公知の方法を用いて、絶縁膜６、ゲート１０、コンタクト１１及び配線１２を形成する。
次に、公知の方法を用いて、図４４に示すように、ゲート１０、コンタクト１１及び配線１２を覆うように、シリコン酸化膜などの絶縁膜１７を堆積する。
次に、フォトリソグラフィー法などを用いて、配線１２または配線２２の表面を露出させるように穴を形成し、前記穴に配線材料を充填する事により、図４５に示すようなコンタクト５１を形成する。
次に、コンタクト５１と接続する配線５２を形成した後、図４６に示すように、配線５２及び絶縁膜１７の一面１７ａを覆うように絶縁膜６７を形成する。
次に、コンタクト６１、配線６２を形成することにより、図３９に示す半導体装置１０６を製造する。
次に、コンタクト５１と接続する配線５２を形成した後、図４６に示すように、配線５２及び絶縁膜１７の一面１７ａを覆うように絶縁膜６７を形成する。
次に、コンタクト６１、配線６２を形成することにより、図３９に示す半導体装置１０６を製造する。
本発明の実施形態である半導体装置は、ＳＴＩ領域８により区画されてなる活性領域にトランジスタ、ＰＮ接合素子またはメモリ素子のいずれかの半導体素子が形成されている構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５を用いたトランジスタ、ＰＮ接合素子またはメモリ素子のいずれかの半導体素子を備えた半導体装置として利用することができる。
（第９の実施形態）
図４７は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図４７に示すように、本発明の実施形態である半導体装置１０７は、絶縁膜２上に結晶成長補助層３が形成されている他は第８の実施形態で示した半導体装置１０６と同様の構成とされている。なお、図３９で示した部材と同じ部材については同じ符号を付している。
図４７は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図４７に示すように、本発明の実施形態である半導体装置１０７は、絶縁膜２上に結晶成長補助層３が形成されている他は第８の実施形態で示した半導体装置１０６と同様の構成とされている。なお、図３９で示した部材と同じ部材については同じ符号を付している。
本実施形態では、穴２ｃの内壁面だけでなく、絶縁膜２の基板と反対側の面２ａにも結晶成長補助膜３が形成されている構成なので、絶縁膜２の基板と反対側の面２ａ上の単結晶シリコン層５は、より結晶欠陥が少なく結晶性の高い層として形成される。
（第１０の実施形態）
図４８は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図４８に示すように、本発明の実施形態である半導体装置１０８は、半導体素子が形成された別の単結晶シリコン層を具備する他は第８の実施形態で示した半導体装置１０６と同様の構成とされている。なお、図３９で示した部材と同じ部材については同じ符号を付している。
本発明の実施形態である半導体装置１０８は、単結晶シリコン基板１上と、単結晶シリコン層５上と、別の単結晶シリコン層１５上と、にそれぞれ形成された半導体素子を有している。別の単結晶シリコン層１５は、絶縁膜１７の上に形成されるとともに、絶縁層２７に覆われている。絶縁層１７には穴１７ｃが設けられ、内壁面に結晶成長補助膜３が形成されている。別の単結晶シリコン層１５はＳＴＩ領域２８によって区画され、ＳＴＩ領域２８によって区画された活性領域では、ゲート電極３０、およびコンタクト３１が形成されている。コンタクト３１は配線３２と接続されている。
図４８は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図４８に示すように、本発明の実施形態である半導体装置１０８は、半導体素子が形成された別の単結晶シリコン層を具備する他は第８の実施形態で示した半導体装置１０６と同様の構成とされている。なお、図３９で示した部材と同じ部材については同じ符号を付している。
本発明の実施形態である半導体装置１０８は、単結晶シリコン基板１上と、単結晶シリコン層５上と、別の単結晶シリコン層１５上と、にそれぞれ形成された半導体素子を有している。別の単結晶シリコン層１５は、絶縁膜１７の上に形成されるとともに、絶縁層２７に覆われている。絶縁層１７には穴１７ｃが設けられ、内壁面に結晶成長補助膜３が形成されている。別の単結晶シリコン層１５はＳＴＩ領域２８によって区画され、ＳＴＩ領域２８によって区画された活性領域では、ゲート電極３０、およびコンタクト３１が形成されている。コンタクト３１は配線３２と接続されている。
本実施形態では、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。
また、絶縁膜１７に、単結晶シリコン層５の一面を露出する穴１７ｃが形成され、穴１７ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５の場合と同様に、単結晶シリコン層１５も、結晶欠陥が少なく結晶性の高い層として形成される。
これにより、単結晶シリコン層１５上に形成した半導体素子のリーク電流を小さくすることができる。
このように単結晶シリコン層は、１層または２層に限定されるものではなく、３層以上の多層として形成してもよい。
また、絶縁膜１７に、単結晶シリコン層５の一面を露出する穴１７ｃが形成され、穴１７ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５の場合と同様に、単結晶シリコン層１５も、結晶欠陥が少なく結晶性の高い層として形成される。
これにより、単結晶シリコン層１５上に形成した半導体素子のリーク電流を小さくすることができる。
このように単結晶シリコン層は、１層または２層に限定されるものではなく、３層以上の多層として形成してもよい。
本発明の実施形態である半導体装置は、単結晶シリコン層５、１５が少なくとも２層以上形成されている構成なので、結晶欠陥が少なく結晶性の高い単結晶シリコン層５、１５を用いて、半導体素子の集積度を向上させた半導体装置として利用することができる。
（第１１の実施形態）
図４９は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図４９に示すように、本発明の実施形態である半導体装置１０９は、単結晶シリコン基板１の一面１ａにＰＮ接合素子３００が形成された他は第８の実施形態で示した半導体装置１０６と同様の構成とされている。なお、図３９で示した部材と同じ部材については同じ符号を付している。
図４９は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図４９に示すように、本発明の実施形態である半導体装置１０９は、単結晶シリコン基板１の一面１ａにＰＮ接合素子３００が形成された他は第８の実施形態で示した半導体装置１０６と同様の構成とされている。なお、図３９で示した部材と同じ部材については同じ符号を付している。
本発明の実施形態である半導体装置１０９は、単結晶シリコン基板１の一面１ａにＰＮ接合素子３００からなる受光素子を有するとともに、単結晶シリコン層５上にゲート１０、コンタクト１１からなるトランジスタなどの半導体素子を有する。これにより、半導体装置１０９を、ＣＭＯＳセンサまたはＣＣＤセンサなどとして利用することができる。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。これにより、高性能のＣＭＯＳセンサまたはＣＣＤセンサなどとして利用することができる。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。これにより、高性能のＣＭＯＳセンサまたはＣＣＤセンサなどとして利用することができる。
（第１２の実施形態）
図５０は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図５０に示すように、本発明の実施形態である半導体装置１１０は、半導体素子を形成した層と単結晶シリコン基板１との間にＰＮ接合素子３００を有する複数の層が形成されている他は第１１の実施形態で示した半導体装置１０９と同様の構成とされている。なお、図４９で示した部材と同じ部材については同じ符号を付している。
図５０は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図５０に示すように、本発明の実施形態である半導体装置１１０は、半導体素子を形成した層と単結晶シリコン基板１との間にＰＮ接合素子３００を有する複数の層が形成されている他は第１１の実施形態で示した半導体装置１０９と同様の構成とされている。なお、図４９で示した部材と同じ部材については同じ符号を付している。
本発明の実施形態である半導体装置１１０は、単結晶シリコン基板１と、単結晶シリコン層５と、別の単結晶シリコン層１５と、にそれぞれ形成されたＰＮ接合素子３００と、更に別の単結晶シリコン層２５上に形成された半導体素子と、を有している。
別の単結晶シリコン層１５は、穴１７ｃを充填するとともに、絶縁膜１７の上に形成されている。穴１７ｃの内壁面および、絶縁膜１７上には結晶成長補助膜３が形成されている。ＳＴＩ領域８で区画された別の単結晶シリコン層１５はＰＮ接合素子３００とされている。
別の単結晶シリコン層１５は、穴１７ｃを充填するとともに、絶縁膜１７の上に形成されている。穴１７ｃの内壁面および、絶縁膜１７上には結晶成長補助膜３が形成されている。ＳＴＩ領域８で区画された別の単結晶シリコン層１５はＰＮ接合素子３００とされている。
また、更に別の単結晶シリコン層２５は、穴２７ｃを充填するとともに、絶縁膜２７の上に形成されている。穴２７ｃの内壁面および、絶縁膜２７上には結晶成長補助膜３が形成されている。ＳＴＩ領域８で区画された別の単結晶シリコン層２５はＰＮ接合素子３００とされている。
更に別の単結晶シリコン層２５はＳＴＩ領域３８によって区画され、ＳＴＩ領域３８によって区画された活性領域では、ゲート電極４０、およびコンタクト４１が形成されている。コンタクト４１は配線４２と接続されている。配線４２はコンタクト５１を介して配線５２に接続されている。さらに、配線５２は、コンタクト６１を介して配線６２に接続されている。
更に別の単結晶シリコン層２５はＳＴＩ領域３８によって区画され、ＳＴＩ領域３８によって区画された活性領域では、ゲート電極４０、およびコンタクト４１が形成されている。コンタクト４１は配線４２と接続されている。配線４２はコンタクト５１を介して配線５２に接続されている。さらに、配線５２は、コンタクト６１を介して配線６２に接続されている。
本実施形態では、穴２ｃ、１７ｃおよび２７ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５、１５、２５は、結晶欠陥が少なく結晶性の高い層として形成される。これにより、単結晶シリコン層５、１５、２５を用いたＰＮ接合素子３００の特性を良好なものとすることができる。
また、単結晶シリコン層２５を用いた半導体素子のリーク電流を小さくすることができる。
また、単結晶シリコン層２５を用いた半導体素子のリーク電流を小さくすることができる。
本発明の実施形態である半導体装置１１０は、単結晶シリコン基板１の一面１ａにＰＮ接合素子３００からなる受光素子を有するとともに、単結晶シリコン層２５上にゲート４０、コンタクト４１からなるトランジスタなどの半導体素子を有する。これにより、半導体装置１１０を、ＣＭＯＳセンサまたはＣＣＤセンサなどとして利用することができる。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。これにより、高性能のＣＭＯＳセンサまたはＣＣＤセンサなどとして利用することができる。
また、本実施形態の半導体装置１１０は、ＰＮ接合素子３００が複数の層に形成されているので、半導体装置１０９よりも起電力を向上させることができる。
本実施形態でも、穴２ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５は、結晶欠陥が少なく結晶性の高い層として形成される。これにより、高性能のＣＭＯＳセンサまたはＣＣＤセンサなどとして利用することができる。
また、本実施形態の半導体装置１１０は、ＰＮ接合素子３００が複数の層に形成されているので、半導体装置１０９よりも起電力を向上させることができる。
（第１３の実施形態）
図５１は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図５１に示すように、本発明の実施形態である半導体装置１１１は、半導体素子を形成した層を形成せず、複数の層にＰＮ接合素子３００を形成し、各ＰＮ接合素子３００の基板側の面および単結晶シリコン基板１の露出面に反射防止膜３０６を形成した他は第１２の実施形態で示した半導体装置１１０と同様の構成とされている。
図５１は、本発明の実施形態である半導体装置の別の一例を説明する断面図である。
図５１に示すように、本発明の実施形態である半導体装置１１１は、半導体素子を形成した層を形成せず、複数の層にＰＮ接合素子３００を形成し、各ＰＮ接合素子３００の基板側の面および単結晶シリコン基板１の露出面に反射防止膜３０６を形成した他は第１２の実施形態で示した半導体装置１１０と同様の構成とされている。
本実施形態でも、穴２ｃ、１７ｃの内壁面に結晶成長補助膜３が形成されているので、単結晶シリコン層５、１５は、結晶欠陥が少なく結晶性の高い層として形成される。これにより、結晶欠陥が少なく結晶性の高い層からなる単結晶シリコン層５、１５を用いてＰＮ接合素子３００を形成して、受光素子の性能を向上させることができる。
本発明の実施形態である半導体装置１１１は、各ＰＮ接合素子３００の基板側の面および単結晶シリコン基板１の露出面に反射防止膜３０６が形成されている。これにより、光をＰＮ接合素子３００に蓄積することができ、この半導体装置１１０をより高効率な太陽電池として利用することができる。
本発明は、結晶欠陥が少なく結晶性の高い単結晶シリコン層が絶縁膜上に形成されてなる半導体装置の製造方法及び半導体装置に関するものであって、半導体装置を製造・利用する産業において利用可能性がある。
１…単結晶シリコン基板（基板）、２…絶縁膜、２ｃ…穴、３…結晶成長補助膜、４…非結晶シリコン層、５…単結晶シリコン層、６…絶縁膜、８…ＳＴＩ領域、１０…ゲート、１１…コンタクト、１２…配線、１５…単結晶シリコン層、１７…絶縁膜、１８…ＳＴＩ領域、２０…ゲート、２１…コンタクト、２２…配線、２７…絶縁膜、２８…ＳＴＩ領域、３０…ゲート、３１…コンタクト、３２…配線、３７…絶縁膜、３８…ＳＴＩ領域、４０…ゲート、４１…コンタクト、４２…配線、５１…コンタクト、５２…配線、６１…コンタクト、６２…配線、６７…絶縁膜、７０、７１、７２、７３、７４、７５、７６、７７、７８、７９、８０、９０…半導体素子、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９、１１０、１１１…半導体装置、２０１…基板、２０２…絶縁膜、２０２ｃ…穴、２０５…単結晶シリコン層、２１９…非結晶シリコン層、３００…ＰＮ接合素子、３０６…反射防止膜。
Claims (17)
- 基板の一面に絶縁膜を形成する工程と、
前記絶縁膜を開口して前記基板を露出させる穴を形成する工程と、
前記穴の内壁面を覆うように結晶成長補助膜を形成する工程と、
前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように非結晶シリコン層を形成する工程と、
前記非結晶シリコン層を、レーザーアニール法により単結晶シリコン層とする工程と、を有することを特徴とする半導体装置の製造方法。 - 前記結晶成長補助膜が、前記基板よりも熱伝導率が低い材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記結晶成長補助膜を前記絶縁膜の前記基板側の面を覆うように形成する工程を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
- 前記結晶成長補助膜を前記絶縁膜の前記基板と反対側の面を覆うように形成する工程を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 少なくとも前記単結晶シリコン層のグレインバンダリを除去するように、半導体素子を形成する活性領域を区画するＳＴＩ領域を形成するＳＴＩ領域形成工程を有することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
- 前記ＳＴＩ領域形成工程で、前記穴の内部の単結晶シリコン層が前記活性領域の単結晶シリコン層と連結されるように前記ＳＴＩ領域を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記ＳＴＩ領域形成工程で、前記穴の内部の単結晶シリコン層が前記活性領域の単結晶シリコン層と分離されるように前記ＳＴＩ領域を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
- 基板と、前記基板の一面に形成され、前記基板を露出させる穴を有する絶縁膜と、前記穴の内壁面を覆うように形成された結晶成長補助膜と、前記穴を充填するとともに、前記絶縁膜の前記基板と反対側の面を覆うように形成された単結晶シリコン層と、を有することを特徴とする半導体装置。
- 前記結晶成長補助膜が、前記絶縁膜の前記基板と反対側の面の上にも形成されていることを特徴とする請求項８に記載の半導体装置。
- 前記結晶成長補助膜が、前記絶縁膜の前記基板側の面の上にも形成されていることを特徴とする請求項８または請求項９に記載の半導体装置。
- 前記単結晶シリコン層上に、ゲート絶縁膜およびゲート電極が形成されていることを特徴とする請求項８〜１０のいずれか１項に記載の半導体装置。
- 前記単結晶シリコン層に、素子分離用の絶縁膜が埋め込まれてなるＳＴＩ領域が形成されていることを特徴とする請求項８〜１１のいずれか１項に記載の半導体装置。
- 前記ＳＴＩ領域が、前記穴の上に配置されていることを特徴とする請求項１２に記載の半導体装置。
- 前記ＳＴＩ領域が、前記穴を塞いでいることを特徴とする請求項１３に記載の半導体装置。
- 前記ＳＴＩ領域が、複数の前記穴同士を区切るように形成されていることを特徴とする請求項１２〜１４のいずれか１項に記載の半導体装置。
- 前記ＳＴＩ領域により区画されてなる活性領域にトランジスタ、ＰＮ接合素子またはメモリ素子のいずれかの半導体素子が形成されていることを特徴とする請求項１２〜１５のいずれか１項に記載の半導体装置。
- 前記単結晶シリコン層が少なくとも２層以上形成されていることを特徴とする請求項８〜１６のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008306353A JP2010129963A (ja) | 2008-12-01 | 2008-12-01 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008306353A JP2010129963A (ja) | 2008-12-01 | 2008-12-01 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010129963A true JP2010129963A (ja) | 2010-06-10 |
Family
ID=42330120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008306353A Pending JP2010129963A (ja) | 2008-12-01 | 2008-12-01 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010129963A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258257A (ja) * | 2012-06-12 | 2013-12-26 | Takehide Shirato | 半導体装置の製造方法 |
| JP2015115353A (ja) * | 2013-12-09 | 2015-06-22 | 猛英 白土 | 半導体装置及びその製造方法 |
-
2008
- 2008-12-01 JP JP2008306353A patent/JP2010129963A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258257A (ja) * | 2012-06-12 | 2013-12-26 | Takehide Shirato | 半導体装置の製造方法 |
| JP2015115353A (ja) * | 2013-12-09 | 2015-06-22 | 猛英 白土 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7065890B2 (ja) | 異なるチャネル長を有する複数の縦型輸送フィン電界効果トランジスタおよびその形成方法 | |
| KR100790869B1 (ko) | 단결정 기판 및 그 제조방법 | |
| KR101186291B1 (ko) | 게르마늄 온 인슐레이터 구조 및 이를 이용한 반도체 소자 | |
| TW200919552A (en) | Method of manufacturing localized semiconductor-on-insulator (SOI) structures in a bulk semiconductor wafer | |
| JP2006114913A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2013069885A (ja) | 半導体装置およびその製造方法 | |
| US9941175B2 (en) | Dielectric isolated SiGe fin on bulk substrate | |
| JP2009081352A (ja) | 半導体基板の製造方法及び半導体基板 | |
| KR100679610B1 (ko) | 단결정 구조를 갖는 박막의 형성 방법 | |
| TWI760990B (zh) | 半導體裝置及其製造方法 | |
| TW202236530A (zh) | 用以序列式減低處理溫度且維持材料熱限的3d邏輯製造方法 | |
| TW202236675A (zh) | 半導體元件 | |
| US9613899B1 (en) | Epitaxial semiconductor fuse for FinFET structure | |
| JP2010141263A (ja) | 半導体装置 | |
| US7573123B2 (en) | Semiconductor device and method for forming the same | |
| JP2004165197A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2008085357A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2010129963A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR102149312B1 (ko) | 반도체 기판 및 그 제조 방법 | |
| KR100741856B1 (ko) | 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판 | |
| JP2005268662A (ja) | ３次元デバイスの製造方法 | |
| US9601386B1 (en) | Fin isolation on a bulk wafer | |
| JP2010004016A (ja) | Ｓｒａｍデバイスにおけるｈｏｔプロセスｓｔｉおよび製造方法 | |
| KR102662765B1 (ko) | 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법 | |
| JP2008218468A (ja) | ３次元集積回路装置及びその製造方法 |