CN110168720A - 半导体封装中的衬底电介质波导 - Google Patents

半导体封装中的衬底电介质波导 Download PDF

Info

Publication number
CN110168720A
CN110168720A CN201680091266.9A CN201680091266A CN110168720A CN 110168720 A CN110168720 A CN 110168720A CN 201680091266 A CN201680091266 A CN 201680091266A CN 110168720 A CN110168720 A CN 110168720A
Authority
CN
China
Prior art keywords
waveguide
semiconductor element
wave signal
dielectric
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680091266.9A
Other languages
English (en)
Inventor
V.K.奈尔
S.N.奥斯特
J.M.斯万
T.坎盖英
G.C.多贾米斯
A.A.埃尔舍比尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110168720A publication Critical patent/CN110168720A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

设置在中介层中或直接设置在半导体封装衬底中的波导可以被用来在耦合到半导体封装的半导体管芯之间传输信号。例如，使用被发射到波导中的mm波载波信号的半导体管芯间通信被具体调谐以优化这样的信号的传输参数。这样的高频率的使用有益地提供了经调制的高数据速率信号的可靠传输，其具有比导电迹线更低的损耗以及更少串扰。mm波波导的使用为凸点限制的管芯提供了每凸点的更高数据传输速率，以及即使在这种更高的数据传输速率下也有益地提供改进的信号完整性。这样的mm波波导可以直接构建到半导体封装层中，或者可以结合到一个或多个介入层中，该一个或多个介入层物理地且可通信地耦合在半导体管芯与半导体封装衬底之间。

Description

半导体封装中的衬底电介质波导
技术领域
本发明涉及用于在半导体衬底中形成电介质波导的系统和方法。
背景技术
随着互补金属氧化物半导体（CMOS）电路的越来越多的功能和半导体器件的越来越高的密度，在管芯的外表面上物理地定位足够数量的互连变得越来越困难。通常，通过增加管芯的物理大小、或者通过减小凸点的物理间距、或者通过增加跨互连的数据速率来向管芯添加更多的凸点而解决这样的限制。实际考虑因素（诸如，路由和管芯组装）倾向于限制可物理地耦合到管芯的凸点的数量。此外，信号完整性倾向于限制跨各个凸点的最大可靠数据传输速率。
附图说明
所要求保护的主题的各种实施例的特征和优点将随着以下详细描述的进行以及在参考附图时变得显而易见，其中相同的数字标明相同的部分，并且其中：
图1是根据本文中描述的至少一个实施例的说明性半导体封装的示意图，该半导体封装具有形成在半导体封装衬底中的一个或多个电介质波导，以便于在多个半导体管芯之间进行射频（RF）通信；
图2是根据本文中描述的至少一个实施例的另一个说明性半导体封装的示意图，该半导体封装具有在中介层（interposer layer）210中形成的一个或多个电介质波导，该中介层210物理地且导电地耦合到半导体封装衬底以便于在物理地且可操作地耦合到中介层的多个半导体管芯之间进行射频（RF）通信；
图3A是根据本文中描述的至少一个实施例的说明性半导体封装的平面图，该半导体封装包括经由路由通过半导体封装衬底的多个电介质波导可通信地耦合的第一半导体管芯和第二半导体管芯。
图3B是根据本文中描述的至少一个实施例的图3A中描绘的半导体封装沿截面线B-B的横截面立面图。
图3C是根据本文中描述的至少一个实施例的图3B中描绘的半导体封装300沿截面线C-C的横截面立面图。
图3D是根据本文中描述的至少一个实施例的图3B中描绘的半导体封装300沿截面线D-D的横截面立面图。
图4A包括根据本文中描述的至少一个实施例的在电介质构件或半导体封装衬底中形成电介质波导的说明性方法的平面图和横截面立面图；
图4B包括根据本文中描述的至少一个实施例的在图案化、钻孔、蚀刻和电镀之后的图4A中描绘的导电包层芯（clad core）的平面图和横截面立面图；
图4C包括根据本文中描述的至少一个实施例的在经图案化的导电包层芯的上表面和下表面上分别添加上堆积（upper build-up）电介质层和下堆积（lower build-up）电介质层之后的图4B中描绘的经图案化的导电包层芯的平面图和横截面立面图；
图4D包括根据本文中描述的至少一个实施例的在对图4C中沉积、形成或以其他方式添加的堆积电介质层和导电叠层或导电层进行钻孔、填充和图案化之后的图4C中描绘的经图案化的导电包层芯的平面图和横截面立面图；
图4E包括根据本文中描述的至少一个实施例的在对图4D中沉积、形成或以其他方式添加的堆积电介质层和导电层叠层进行钻孔、填充和图案化之后的图4D中描绘的经图案化的导电包层芯的平面图和横截面立面图；
图4F包括在选择性去除图4E中添加的至少一部分导电材料以形成空隙（void）之后的图4E中描绘的经图案化的导电包层芯的平面图和横截面立面图；
图4G包括在选择性去除图4E中添加的至少一部分导电材料而形成的空隙被填充有一种或多种电介质材料之后的图4F中描绘的经图案化的导电包层芯的平面图和横截面立面图；
图4H包括根据本文中描述的至少一个实施例的在图4G中添加的电介质材料上图案化、沉积或以其他方式形成导电层之后的图4G中描绘的经图案化的导电包层芯的平面图和横截面立面图；
图5是根据本文中描述的至少一个实施例的说明性半导体封装的横截面透视图，该半导体封装包括第一半导体管芯，其经由设置在半导体管芯与半导体封装衬底之间的中介层中的一个或多个电介质波导可操作地耦合到第二半导体管芯；
图6是根据本文中描述的至少一个实施例的说明性系统的横截面立面图，该系统包括具有垂直延伸部的波导，该垂直延伸部直接导电地耦合到半导体管芯上的连接以及半导体管芯；以及
图7是根据本文中描述的至少一个实施例的经由通过形成在半导体封装衬底中的波导传送的RF信号在第一半导体管芯与第二半导体管芯之间双向传送信息和/或数据的说明性方法的高级流程图。
尽管以下详细描述将参照说明性实施例进行，但是其许多替换方式、修改和变化将对本领域技术人员而言是显而易见的。
具体实施方式
由于互补金属氧化物半导体（CMOS）电路的功能和各个晶体管的大小不断向下缩放，因此从管芯中提供足够数量的互连已经变得越来越困难。一种解决方案已经是：通过增加管芯的大小以适应增加数量的凸点和/或通过减小凸点的大小同时增加凸点间距，来增加管芯上的触点或凸点的数量。实际制造公差（诸如管芯内的组装和/或路由）倾向于限制可能用于任何给定管芯的凸点数量。另外，对于任何给定互连或在差分信令的情况下的互连集合而言，存在着实际数据速率限制。
一种解决方案是调制更高频率的信号，并且在半导体封装内的管芯之间传输经调制的高频信号。使用该架构，可以使用单个信道同时传输多个频率，并且可以实现更高阶调制方案以增加数据传输速率。然而，如果通过传统传输线（例如，共面波导、带状线或微带）传输这样的信号，则传输可能是十分有损耗的，并且仍然存在噪声和串扰的传统信号完整性问题。
一种改进的解决方案是实现波导以在设置在半导体封装中的半导体管芯之间传输信号。例如，这样的波导可以包括下述波导：该波导被特定调谐以优化指定的毫米波（mm波）频带（诸如从约30 GHz到约300 GHz）内的传输参数。在较高的频率（诸如mm波频率）下使用波导有益地提供了经调制的高数据速率信号的可靠传输，其具有比传统电互连（诸如迹线或相似的导电结构）更低的损耗和更少串扰。这还为凸点限制的管芯提供了潜在的解决方案（通过有利地提供每凸点的高数据传输速率）以及即使在更高数据传输速率下也有益地提供了改进的信号完整性。这样的波导可以直接构建到半导体封装层中，或者可以结合到一个或多个介入层中，该介入层物理地且可通信地耦合在半导体管芯与半导体封装之间。通过衬底波导传输mm波信号允许多个信号沿单个波导的传输。这样的mm波信号可以具有不同的偏振，和/或可以在不同频率下传输，由此增加单个波导上的带宽。衬底集成波导（SIW）是公知的，但是取决于使用通孔来形成波导壁，并且衬底的电介质材料被用作波导的电介质材料。通过使用“连续通孔”或“沟槽通孔”（其可以采用多种方式来制造），可以增加场限制并且波导对于更高频率而言变得实际。通过蚀刻衬底材料并且利用第二电介质材料填充被蚀刻的体积，可以降低波导大小、可以显著减小波导的大小、或者可以进行其他电学或机械优化。
提供了一种用于在半导体管芯之间传输mm波信号的系统。该系统可以包括：第一半导体管芯，其包括能够在至少第一mm波频率上进行通信的第一RF收发器；第二半导体管芯，其包括能够同时在至少第一mm波频率上进行通信的第二RF收发器；以及具有形成在其中的至少一个波导的电介质构件，其中该波导将第一RF收发器与第二RF收发器可通信地耦合；该波导提供用于在第一频率下在第一半导体管芯与第二半导体管芯之间进行双向通信的路径；以及该第一半导体管芯和该第二半导体管芯在接近电介质波导的位置处物理耦合到该电介质构件。
提供了一种在设置在公共半导体封装上的第一组件与第二组件之间传送mm波信号的方法。该方法可以包括：由可操作地且可通信地耦合到电介质构件的第一组件生成至少第一mm波信号；将至少第一mm波信号发射到形成在电介质构件中的波导中；以及在可操作地且可通信地耦合到电介质构件的第二组件处接收第一mm波信号。
提供一种半导体封装。该半导体封装可以包括：电介质构件，其具有形成在其中的至少一个波导，该波导包括第一端和第二端；包括第一射频（RF）收发器的第一组件，该第一组件可操作地且可通信地耦合到电介质构件，该第一RF收发器可通信地耦合在至少一个波导的第一端处；以及包括第二RF收发器的第二组件，该第二组件可操作地且通信地耦合到电介质组件，该第二RF收发器可通信地耦合在至少一个波导的第二端处。
提供了一种用于在设置在公共半导体封装上的第一组件与第二组件之间进行无线通信的系统。该系统可以包括：用于使用可操作地且可通信地耦合到电介质构件的第一组件来生成至少第一RF信号的装置；用于将至少第一RF信号发射到形成在电介质构件中的波导中的装置；以及用于使用可操作地且可通信地耦合到电介质构件的第二组件来接收RF信号的装置。
如本文中所使用的，术语“射频”和缩写“RF”指代落在从大约500 kHz延伸到大约300 GHz的电磁频谱的部分内的任何或全部频率。术语“毫米波”和“mm波”指代落入从大约30 GHz延伸到大约300 GHz的电磁频谱的部分内的任何或全部频率。
图1提供了根据本文中描述的至少一个实施例的说明性半导体封装100，其具有形成在半导体封装衬底130中的一个或多个波导120A-120n（统称为“波导120”），以便于在多个半导体管芯110A、110B（统称为“半导体管芯110”）之间的射频（RF）通信。如图1中描绘的，可以在半导体封装衬底130中形成一定数量的波导120。波导120可以将第一半导体管芯110A与第二半导体管芯110B可通信地耦合，由此使得能够使用RF信号在半导体管芯110之间进行信息和/或数据的双向通信，该RF信号诸如是具有从约30 GHz至约300 GHz的频率的mm波信号。半导体管芯110A、110B中的每个可以包括一个或多个逻辑电路112A、112B（统称为“逻辑电路112”），一个或多个收发器114A、114B（统称为“RF收发器114”），以及一个或多个RF发射器116A、116B（统称为“RF发射器116”）。在一些实现方式中，逻辑电路112、RF收发器114和/或RF发射器116中的一些或全部可以设置在单个半导体管芯之中、之上或周围。在一些实现方式中，逻辑电路122、RF收发器114和/或RF发射器116中的一些或全部可以设置在多个半导体管芯之中、之上或周围。
在传输模式中，逻辑电路112生成包含信息和/或数据的信号。RF收发器114接收来自逻辑电路112的信号，并且将该信号调制到高频载波信号上。RF发射器116从RF收发器114接收高频调制的载波，并且将包含信息和/或数据的高频载波信号发射到可通信耦合的波导120中。
在接受或接收模式中，RF发射器116接收包含来自可通信耦合的波导120的信息和/或数据的高频载波信号。RF发射器116将包含信息和/或数据的高频载波信号转发到RF收发器114。RF收发器114解调来自载波信号的信息和/或数据，并且将包含信息和/或数据的信号转发到逻辑电路112。
在一些实现方式中，设置在公共半导体封装100中的多个半导体管芯110可以使用由RF收发器114生成的RF信号来传送或以其他方式交换信息和/或数据，并且将其发射到形成在半导体封装100的衬底130中的波导120中。尽管可以使用任何RF频率来提供这样通信，但是可以使用落在从约30 GHz延伸到约300 GHz的电磁频谱范围内的mm波RF频率来在半导体管芯110之间传送信息和/或数据。
在一些实现方式中，逻辑电路112和RF收发器114中的一些或全部可以形成或以其他方式设置在公共半导体管芯110内。在一些实现方式中，一个或多个导电构件、迹线、通孔或其组合可以将半导体管芯110可通信地耦合到接近波导120的一端所设置的一个或多个RF发射器116。
逻辑电路112可以包括能够传输、接收和/或传送包括信息和/或数据的一个或多个信号的任何数量和/或组合的系统和/或设备。示例逻辑电路112可以包括但不限于，一种或多种：控制器、处理器、微处理器、数字信号处理器（DSP）、中央处理单元（CPU）、图形处理单元（GPU）、专用集成电路（ASIC）、精简指令集计算机（RISC）、串行器-解串器（SERDES）电路、或其组合。在一些实现方式中，逻辑电路112可以包括一个或多个通信接口，在该一个或多个通信接口处或通过该一个或多个通信接口发生去往和/或来自逻辑电路112的信息和/或数据流。在一些实现方式中，逻辑电路112可以包括一个或多个内部通信接口，通过该一个或多个内部通信接口发生与RF收发器114的通信。在其他实现方式中，逻辑电路112可以包括通信接口，该通信接口可通信地耦合到半导体管芯110的外表面上的一个或多个凸点或相似的触点，并且通过该通信接口发生与RF收发器114的通信。
在一些实现方式中，逻辑电路112可以从可通信地耦合到半导体封装100的一个或多个其他设备接收全部或一部分信息和/或数据，并且可以将全部或一部分信息和/或数据转发到RF收发器114。在这样的实现方式中，逻辑电路112可以在将接收到的信息和/或数据转发到RF收发器114之前，对接收到的信息和/或数据实行一个或多个动作。例如，逻辑电路112可以对包含信息和/或数据的信号进行滤波或以其他方式改进包含信息和/或数据的信号的信噪比，或者采用数据校正技术。
RF收发器114可以包括能够从一个或多个可通信地耦合的逻辑单元112接收信息和/或数据的任何数量和/或组合的系统和/或设备。此外，或替换地，RF收发器114可以包括：能够将信息传输或以其他方式传递到一个或多个逻辑可通信地耦合的逻辑电路112的任何数量和/或组合的系统和/或设备。在一些实现方式中，RF收发器114将从可通信地耦合的逻辑设备112接收的信息和/或数据调制到RF信号上，该RF信号诸如是mm波信号。在一些实现方式中，RF收发器114对从可通信地耦合的RF启动器116接收的信息和/或数据进行解调，之后将解调的信息和/或数据传送到一个或多个可通信地耦合的逻辑设备112。
RF发射器116可以包括：能够从RF收发器114接收高频RF信号并且将该高频信号发射到可通信耦合的波导120中的任何数量和/或组合的设备和/或系统。在一些实现方式中，RF发射器116的全部或一部分可以接近RF收发器114设置并且可通信地耦合到RF收发器114。在一些实现方式中，RF发射器116的全部或一部分可以远离RF收发器114设置，并且可通信地耦合到RF收发器114。在这样的实现方式中，RF发射器116可以经由一个或多个导电构件可通信地耦合到RF收发器114，该导电构件诸如是一个或多个：迹线、通孔、或其组合。在这样的实现方式中，RF发射器116的全部或一部分可以至少部分地形成在波导120的内侧或内部。例如，可以至少部分地在由波导120形成的内部空间内蚀刻、光刻形成、或以其他方式沉积RF发射器。在一些实现方式中，可以在接近波导120的全部或一部分的电介质构件130内的位置中使用通孔、边缘电镀、或相似的结构、沉积技术、或其组合来形成RF发射器116。
可以至少部分地基于RF收发器114和/或波导120的操作频率来制造RF发射器116。例如，RF发射器116可以包括在波导120的内部部分之内形成或以其他方式设置的有角度槽型发射器。在另一实现方式中，该RF-发射器116可以包括由多个通孔形成的一个或多个结构、多个金属层，或其组合。在这样的实现方式中，RF发射器116可以包括：一个或多个角型或相似的结构，其被用来将高频RF信号聚焦和/或发射到波导120中和/或从波导120接收高频RF信号。在一些实现方式中，RF-发射器116可以包括一个或多个结构，其用以减少当从RF发射器116过渡到波导120时高频RF信号中的能量损耗。在一些实现方式中，RF发射器116可以形成在接近波导120的位置中的RF收发器114之中、之上或周围。这样的能量损耗最小化结构可以包括但不限于：围绕波导120的末端以几何图案设置的一个或多个通孔、围绕波导120的末端以一定图案设置的一个或多个导电层和/或边缘，或其组合。在一些实现方式中，RF发射器116可以包括一个或多个微带到波导过渡区或带状线到波导过渡区。在一些实现方式中，RF发射器116可以包括至少部分地设置在波导120内的逐渐变细的或有角度的刀片型发射器。在一些实现方式中，RF发射器116可以包括可操作地且可通信地直接或间接耦合到RF收发器114并且设置在波导构件120的一部分内的一个或多个通孔或相似结构。
波导120可以包括能够在半导体管芯110之间传输一个或多个电磁信号（例如，一个或多个高频率RF信号或者一个或多个mm波信号）的任何数量和/或组合的系统和/或设备。波导120可以全部或部分地设置在形成半导体封装100的至少一部分的电介质构件130之内。在一些实现方式中，半导体管芯110可以可操作地且可通信地耦合到电介质构件130，由此在逻辑电路112与波导120之间提供通信路径。波导120可以包括部分或完全封闭的导电壁结构（即，被部分或完整的导电壁围绕），以沿着全部或一部分波导120形成具有相似或不同横截面轮廓的闭合形状。在一些实现方式中，波导120可以包括：具有比周围电介质构件130更大的介电常数的一种或多种材料。
在一些实现方式中，波导120可以包括：使用任何当前的沉积或涂覆技术在电介质材料130中形成的导电壁。在一些实现方式中，波导120的全部或一部分导电壁可以经由光刻、电镀、无电电镀或相似技术来形成。在一些实现方式中，可以经由层叠或相似的沉积技术来形成波导120的全部或一部分导电壁。在一些实现方式中，波导120的中空内部的全部或一部分可以经由蚀刻、机械磨蚀、激光烧蚀或相似材料移除技术来形成。在一些实现方式中，波导120可以包括一个或多个平面构件或者一个或多个平面构件阵列。
在实施例中，波导120可以是中空的、未填充的、或者填充有诸如空气之类的气体。在其他实施例中，波导120可以至少部分地填充有一种或多种电介质材料。在一些实现方式中，至少部分地填充波导120的（一种或多种）材料的介电常数可以超过周围电介质材料130的介电常数。在一些实现方式中，至少部分地填充波导120的（一种或多种）材料的介电常数可以超过半导体封装衬底的介电常数。
波导120可以具有任何大小、形状或横截面几何形状。例如，波导120可以具有正方形、矩形、多边形、椭圆形或圆形横截面几何形状。波导的大小至少部分地由RF收发器的设计操作频率来确定。例如，在使用从约150 GHz至约225 GHz的频率下操作的mm波收发器116的情况下，中空矩形波导可以具有1.25毫米（mm）乘0.625 mm的横截面尺寸。在另一示例中，在使用从约150 GHz至约225 GHz的频率下操作的mm波收发器116的情况下，填充电介质（介电常数= 3）的矩形波导120可以具有0.72 mm乘0.36 mm的横截面尺寸。
电介质构件130可以包括能够物理地支撑半导体管芯110的任何数量和/或组合的结构、构件或相似组件。在一些实现方式中，电介质构件可以包括形成全部或一部分半导体封装100的全部或一部分衬底构件。电介质构件130可以包括一个或多个印刷电路板或一个或多个层叠印刷电路板。电介质构件130可以包括沉积、光刻或以其他方式图案化到电介质构件130上的导电结构，这样的导电结构可以采取电介质构件130内的各种层的形式。一种或多种电介质材料形成电介质构件130，该一种或多种电介质材料中的每一种可以具有相同或不同的介电常数。在一些实现方式中，设置在波导120内部的电介质材料可以具有比形成电介质构件130的一种或多种电介质材料的介电常数更大的介电常数。
图2描绘了根据本文中描述的至少一个实施例的具有形成在中介层210中的一个或多个波导120的说明性半导体封装200，该中介层210物理地且导电地耦合到半导体封装衬底130，以便于在物理地且可操作地耦合到中介层210的多个半导体管芯110A、110B（统称为“半导体管芯110”）之间进行射频（RF）通信。使用中介层210有益地允许在电介质构件130外部制造波导。在半导体封装200提供全部或一部分电介质构件130的情况下，这样的制造有利地减少了可归因于错误制造波导120的返工成本，因为仅失去了中介层210而不是整个半导体封装200。附加地，中介层210可以由下述材料来制造：该材料是针对适于制造波导120但是原本不适于用作用于半导体封装200的衬底材料的可加工性和/或物理/机械属性而选择的。
如图2中描绘的，中介层210可以沉积在电介质构件130的上表面上，然而中介层210不限于沉积在电介质构件130的上表面上。应该理解的是，一个或多个中介层210可以形成或以其他方式设置在电介质构件130内的一个或多个中间层或点处。
中介层210被设置为接近并且至少部分地覆盖衬底构件130。逻辑电路112和/或RF收发器114的全部或一部分可以物理地且可通信地耦合到中介层210。如图2中描绘的，波导120可以全部地或部分地形成在中介层210内。在一些实施例中，波导120的任何部分都不延伸到衬底构件130中。中介层210物理地且可通信地耦合到电介质构件130。在电介质层130包括半导体封装衬底的全部或一部分的情况下，中介层210可以物理地且可通信地耦合到电介质构件130。中介层210可以包括任何数量的层片（ply）、叠层或层，其中的一些或全部可以包含任何数量的导电迹线、通孔或相似结构。在一些实现方式中，中介层210可以包括一定数量的通孔或相似的贯穿层导电结构，以将半导体管芯110导电地耦合到电介质构件130内的导电结构。
中介层210可以包括任何数量或组合的材料。被选择来形成中介层210的材料的电磁属性可以有益地进一步减少波导120的物理大小。例如，硅中介层210可以将具有在约150GHz至约225 GHz的频率下操作的频率的电介质填充的（硅的介电常数〜11）波导的物理尺寸减少至0.4 mm乘0.2 mm。其他中介层材料可以包括但不限于：硼硅酸盐玻璃、陶瓷或包括被组合或分层以提供复合中介层210的多种材料的中介层210。有益地，可以选择具有非常高的介电常数但是不适于制造电介质构件130的材料来进一步减小波导的尺寸。
图3A描绘了根据本文中描述的至少一个实施例的说明性半导体封装300的平面视图，并且图3B、3C和3D描绘了根据本文中描述的说明性半导体封装300的各种横截面立面图，该半导体封装300包括经由路由通过半导体封装衬底302的多个波导120A-120n可通信地耦合的第一半导体管芯110A和第二半导体管芯110A。首先转到图3A，三个波导120A-120C将第一半导体管芯110A与第二半导体管芯110B可通信地耦合。三个波导120可以在相同或不同的频率下操作。在一些实现方式中，三个波导120可以在mm波频带内的相同或不同的频率下操作。三个波导120中的每一个可以是中空的或电介质填充的。三个波导120中的每一个可以具有相同或不同的尺寸、物理配置和/或横截面几何形状。例如，如果波导120A-120C中的每一个在不同的频率下操作，则波导120A-120C中的每一个可以具有使在相应波导120的操作频率下的色散最小化的不同的横截面几何形状。
图3B描绘了根据本文中描述的至少一个实施例的半导体封装300沿着图3A中描绘的截面线B-B的横截面立面图。在图3B中可见的是导电耦合部（coupling）304，其将第一半导体管芯110A和110B物理地且可通信地耦合到半导体封装衬底302。图3B中还可见的是导电耦合部306，其将半导体封装300物理地且可通信地耦合到诸如机架安装式服务器或机架安装式存储设备之类的结构。半导体封装衬底130内的各种导电迹线310和通孔312将半导体管芯110可通信地彼此耦合以及可通信地耦合到一个或多个外部组件、接口、总线等等。波导120路由通过半导体封装衬底302并且在半导体管芯110之间路由。
在说明性操作实施例中，半导体管芯110A可以包括mm波管芯，其将信息和/或数据调制到mm波信号上。mm波信号通过半导体管芯110A上的凸点行进到半导体封装衬底302中的迹线310。mm波信号经由设置在半导体封装衬底302中的RF发射器116（图3B中不可见）发射到波导120中。mm波信号沿波导120行进到半导体管芯110B，在那里过程被反转，并且根据所接收到的mm波信号来解调原始信息和/或数据。
图3C描绘了根据本文中描述的至少一个实施例的半导体封装300沿图3B中所示的截面线C-C的横截面立面图。图3C中可见的是三个波导120A-120C。每个波导120填充有电介质材料。在一些实现方式中，填充波导120的电介质材料可以包括具有比周围半导体封装衬底302更高或更大的介电常数的材料。尽管全部三个波导120被描绘为具有相同的物理尺寸，但是在一些实现方式中，三个波导可以具有不同的横截面几何形状和/或横截面尺寸。
图3D描绘了半导体封装300沿图3B中所示的截面线D-D的横截面平面图。在图3D中可见的是三个波导120A-120C，其将半导体管芯110A可通信地耦合到半导体管芯110B。在图3D中还可见的是连接半导体封装衬底302内的迹线的通孔312A和312B。
图4A至图4H描绘了根据本文中描述的至少一个实施例的在电介质构件130或半导体封装衬底302中形成波导120的说明性方法400。首先转到图4A，描绘了引入的包层芯材料400A。该包层芯材料包括：具有导电材料（例如，铜）的电介质芯，其接合到上表面和下表面的全部或一部分。导电材料包层芯包括：电介质材料402，其具有接近电介质材料402的相反侧设置的上导电层404A和下导电层404B。
图4B描绘了在图案化、钻孔、蚀刻和电镀之后的图4A的导电包层芯。在图4B中可见的是在电介质材料402的上表面上的迹线404A1-404A3和在电介质材料402的下表面上的迹线404B1-4094B2。通孔414A和414B已经被钻孔和填充，并且将迹线404A和404B导电地耦合在电介质材料402的上表面和下表面。注意，迹线404A2形成了将成为波导的下表面。
图4C描绘了在经图案化的导电包层芯的上表面和下表面上分别添加上堆积电介质层422A和下堆积电介质层422B之后的图4B的经图案化的导电包层芯。上导电层424A和下导电层424B已经分别被层叠到上堆积电介质层422A和下堆积电介质层422B。
图4D描绘了在对图4C中沉积、形成或以其他方式添加的堆积电介质层和导电叠层或导电层进行钻孔、填充和图案化之后的图4C的经图案化的导电包层芯400。如图4D中描绘的，导电叠层424A已被图案化和蚀刻，以在经图案化的导电芯400C的上表面上提供迹线434A。而且，导电叠层424B已被图案化和蚀刻，以在经图案化的导电芯400C的下表面上提供迹线434B1-434B3。
首先将堆积电介质层422A图案化以制成通孔436A和436A1。然后将导电层沉积在电介质层的顶部上并且图案化该导电层以提供迹线434A、432A和金属填充的通孔436A和436A1。堆积电介质层422A接近迹线404A2的部分被去除（经由钻孔、烧蚀或相似的材料去除过程）。附加地，通孔436B1和436B2形成在下堆积电介质层422B中。通孔436A填充有导电材料，并且迹线434A被图案化到通孔436A上。附加的导电层432A（其最终将形成波导壁的一部分）被图案化到迹线404A2上。类似地，通孔436B1和436B2被填充有导电材料，并且迹线434B1和434B3被图案化到通孔436B1和436B2上。
图4E描绘了在对图4D中沉积、形成或以其他方式添加的堆积电介质层和导电层叠层进行钻孔、填充和图案化之后的图4D的经图案化的导电包层芯400。尽管在图4E中描绘了七个附加的层叠，但是可以类似地应用更大或更小数量的层叠。各种层叠可以包括任何数量和/或组合的上堆积电介质材料层和导电层442A以及下堆积电介质材料层和导电层442B。可以在一些或全部的堆积电介质层中形成通孔，并且可以用导电材料填充通孔，以在半导体封装衬底内提供穿层导电路径。
如图4E中描绘的，可以移除接近导电层432A的材料（经由钻孔、烧蚀或相似的材料去除过程），并且所得的空隙空间被部分地或完全地填充有导电材料446，该导电材料446最终将形成波导壁的全部或一部分。如图4E中描绘的，导电迹线444A1和444A2被图案化、形成或以其他方式沉积在堆积电介质层448的上表面上。类似地，导电迹线444B1-444B4被图案化、形成或以其他方式沉积在堆积电介质层448的下表面上。
图4F描绘了在去除图4E中添加的导电材料446的至少一部分以接近导电层404A2形成空隙452的选择性去除之后的图4E的经图案化的导电包层芯400。可以使用任何材料去除技术来选择性地去除导电材料446，该材料去除技术诸如是机械去除、蚀刻、铣削、钻孔、烧蚀或其组合。
图4G描绘了在形成空隙之后的图4F的经图案化的导电包层芯400，选择性去除图4E中添加的至少一部分导电材料446被填充有一种或多种电介质材料462。
图4H描绘了在图4G中添加的电介质材料462上图案化、沉积或以其他方式形成导电层472之后的图4G的经图案化的导电包层芯400。如图4H中描绘的，导电层404A2形成波导的底部，导电材料446形成波导的侧面，并且新沉积的导电层472形成波导的顶部。
图5描绘了根据本文中描述的至少一个实施例的说明性半导体封装500的横截面透视图，该半导体封装500包括经由一个或多个波导120可操作地耦合到第二半导体管芯110B的第一半导体管芯110A，该一个或多个波导120设置在半导体管芯110与半导体封装衬底130之间的中介层210中。如图5中描绘的，半导体管芯110物理地且导电地耦合到中介层210。在实施例中，可以使用诸如图5中描绘的焊球连接502来实现这样的物理的且可通信的耦合。可以使用其他物理的和/或可通信的耦合方法来将半导体管芯110耦合到中介层210。
经由一种或多种可通信的耦合方法（诸如焊接、表面安装技术等）将中介层210物理地且可通信地耦合到半导体封装衬底。有益地，由于中介层210与下面的半导体封装衬底分离地制造，因此可以使用不同的材料和/或制造过程（其中一些可能不可适用于制造半导体封装衬底）来制造和/或制作中介层210。中介层包括：一定数量的导电结构，诸如一定数量的导电层504和通孔506，其提供从半导体管芯110到下面的半导体封装衬底130的导电路径。
图6描绘了根据本文中描述的至少一个实施例的说明性系统600的横截面立面图，该系统600包括具有垂直延伸部610A、610B的波导120，该垂直延伸部直接导电地耦合到半导体管芯110A和半导体管芯110B上的连接610。连接612可以包括：接地连接、凸点、连接盘（land）或能够直接或间接地提供用于波导结构的接地连接的相似导电结构。在一些实现方式中，RF发射器116A和116B可以分别设置在半导体管芯110A和半导体管芯110B的底部表面的至少一部分之中、之上、周围或附近。在一些实现方式中，系统600可以部分或完全共形地涂覆和/或封装在提供RF屏蔽的材料中，由此有益地使外部RF干扰的可能性最小化。
图7描绘了根据本文中描述的至少一个实施例的说明性方法700的高级流程图，该说明性方法700经由通过在半导体封装衬底中形成的波导传送的RF信号在第一半导体管芯110A与第二半导体管芯110B之间双向传送信息和/或数据。在一些实现方式中，半导体管芯110中的每一个可以包括：mm波管芯，其能够生成处于从约30 GHz至约300 GHz的频率下的至少一个mm波信号。将mm波信号用于半导体封装100中的组件110之间的通信有益地允许在当前使用导电迹线或相似结构可实现的那些数据传输速率以上的可靠数据传输速率。方法700开始于702。
在704处，第一半导体管芯110A生成RF信号。在一些实现方式中，第一半导体管芯110A可以包括：逻辑设备112、RF收发器114以及RF发射器116，其可通信地耦合到波导120，至少部分地在半导体封装100的衬底中或者在物理地且可通信地耦合到半导体封装100的中介层210中形成或以其他方式设置该波导120。在一些实现方式中，逻辑设备112可以包括能够生成或以其他方式提供一个或多个输出信号的任何设备。在一些实现方式中，逻辑设备112可以包括可操作地耦合到机架安装式服务器或刀片服务器或存储设备上的半导体封装的一个或多个处理器、控制器、微处理器或相似的设备。
RF信号可以包括由逻辑设备112提供并且由RF收发器114调制到高频载波信号上或者以其他方式与高频载波信号组合的信息和/或数据。在至少一些实现方式中，RF收发器114传送RF信号，其包含由逻辑设备112提供给RF发射器116的信息和/或数据。在一些实现方式中，第一半导体管芯110A可以在连续、间歇、周期性或非周期性的基础上生成RF信号。
在实施例中，RF信号是具有从约30 GHz到约300 GHz的频率的mm波信号。第一半导体管芯110A可以包括mm波收发器114，其从逻辑设备112接收信息和/或数据，并且调制所接收到的信息和/或数据或以其他方式将所接收到的信息和/或与一个或多个mm波载波信号组合。包含经调制的信息和/或数据的mm波信号被传送到可通信地耦合到mm波收发器114的mm波发射器116。
在706处，RF信号被发射到可通信地耦合到第一半导体管芯110A的波导中。在一些实现方式中，可以使用可通信地耦合到第一半导体管芯110A或与第一半导体管芯110A集成的RF发射器116来发射RF信号。在其他实现方式中，可以使用至少部分地设置在波导120内的RF发射器来发射RF信号。RF发射器116可以包括但不限于逐渐变细的狭缝发射器、刀片发射器、空腔发射器等等。在一些实现方式中，RF发射器可以包括设置在第一半导体管芯110A中的通孔或相似的导电结构。在一些实现方式中，RF发射器116可以提供能够向波导120发射RF信号的信号传输设备和能够从波导120接收RF信号的信号接收设备。
在实施例中，RF信号是mm波信号，并且RF发射器116是mm波发射器116。在这样的实现方式中，包含由mm波管芯/收发器114提供的经调制的信息和/或数据的高频mm波信号由mm波发射器116发射到波导120中。
在708处，在第二半导体管芯110B处接收RF信号，该第二半导体管芯110B可通信地耦合到与第一半导体管芯110A耦合到的端部相反的波导120的端部。在一些实现方式中，耦合到第二半导体管芯110B的RF发射器116可以从波导120接收RF信号，并且将所接收到的信号转发到可通信地耦合的RF收发器114。RF收发器114可以解调由RF信号承载的信息和/或数据，并且将该信息和/或数据转发到耦合到第二半导体管芯110B的逻辑电路112。方法700在710处结束。
附加地，参照以上附图和所附示例已经进一步描述了对于实施例的操作。一些附图可以包括逻辑流程。尽管本文中呈现的这样的附图可以包括特定的逻辑流程，但是可以领会的是，逻辑流程仅仅提供了可以如何实现本文中描述的一般功能的示例。另外，除非另行陈述，给定的逻辑流程不一定必须以所呈现的次序执行。实施例不限于此上下文。
本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例可容许彼此相组合以及可容许变化和修改。因此，本公开应当被视为涵盖这样的组合、变化和修改。因此，本发明的广度和范围不应当受到任何上述示例性实施例的限制，而是应当仅根据所附权利要求及其等同方式来限定。
本文中已经采用的术语和表达被用作描述而非限制的术语，并且在使用这样的术语和表达时，不意图排除所示和所描述的特征（或其部分）的任何等同方式，并且认识到的是，在权利要求的范围内各种修改是可能的。因此，权利要求意图覆盖全部这样的等同方式。本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例可容许彼此相组合以及可容许变化和修改。因此，本公开应当被视为涵盖这样的组合、变化和修改。
遍及本说明书对“一个实施例”或“实施例”的引用意指结合该实施例所描述的特定特征、结构或特性被包括在至少一个实施例中。因此，遍及本说明书在各种地方出现短语“在一个实施例中”或“在实施例中”不一定全部指代相同的实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
根据示例1，提供了一种用于在半导体管芯之间传输高频信号的系统。该系统可以包括：第一半导体管芯，其包括能够在至少第一RF频率上进行通信的第一RF收发器；第二半导体管芯，其包括能够同时在至少第一RF频率上进行通信的第二RF收发器；以及具有形成在其中的至少一个波导的电介质构件，其中该波导将第一RF收发器与第二RF收发器可通信地耦合；该波导提供用于在第一频率下在第一半导体管芯与第二半导体管芯之间进行双向通信的路径；以及第一半导体管芯和第二半导体管芯在接近波导的位置处物理地耦合到电介质构件。
示例2可以包括示例1的要素，其中电介质构件可以进一步包括：可操作地耦合到第一RF收发器的第一RF发射器；以及其中电介质构件进一步包括：可操作地耦合到第二RF收发器的第二RF发射器。
示例3可以包括示例2的要素，其中第一RF收发器和第二RF收发器能够使用第一RF频率和第二RF频率同时进行通信；以及其中波导提供用于在第一RF频率和第二RF频率两者下在第一半导体管芯与第二半导体管芯之间进行通信的路径。
示例4可以包括示例2的要素，其中电介质构件可以包括电介质衬底。
示例5可以包括示例2的要素，其中电介质构件可以包括：物理地且可操作地耦合在电介质衬底、第一半导体管芯与第二半导体管芯之间的中介层。
示例6可以包括示例5的要素，其中中介层可以包括下述各项之一：硅中介层；有机中介层；玻璃中介层；以及陶瓷中介层。
示例7可以包括示例2的要素，其中第一RF收发器可以包括：能够在mm波频带内的至少一个频率上进行通信的mm波管芯，以及其中第二RF收发器可以包括能够在mm波频带内的至少一个频率上进行双向通信的mm波管芯。
示例8可以包括示例7的要素，其中mm波频带可以包括从约30 GHz到约300 GHz的频带内的频率。
示例9可以包括示例8的要素，其中电介质填充的波导可以包括至少部分地填充有固体电介质材料的波导。
示例10可以包括示例9的要素，其中电介质构件可以包括具有第一介电常数的材料；其中至少部分地填充电介质填充的波导的固体电介质材料可以包括具有第二介电常数的材料；以及其中第二介电常数大于第一介电常数。
示例11可以包括示例2的要素，其中电介质填充的波导可以包括充气波导。
根据示例12，提供了一种在设置在公共半导体封装上的第一组件与第二组件之间进行无线通信的方法。该方法可以包括：由可操作地且可通信地耦合到电介质构件的第一组件来生成至少第一mm波信号；将至少第一mm波信号发射到形成在电介质构件中的波导中；以及在可操作地且可通信地耦合到电介质构件的第二组件处接收RF信号。
示例13可以包括示例12的要素，其中将至少第一mm波信号发射到形成在电介质构件中的波导中可以包括：由第一组件将至少第一mm波信号传送到接近波导设置的可通信地耦合的RF发射器；以及由RF发射器将至少第一mm波信号发射到波导中。
示例14可以包括示例12的要素，其中由可操作地且可通信地耦合到电介质构件的第一组件生成至少第一mm波信号可以包括：由第一组件生成具有从约30 GHz到约300 GHz的频率的至少第一mm波信号。
示例15可以包括示例14的要素，其中由第一组件生成具有从约30 GHZ至约300GHz的频率的至少第一mm波信号可以包括：由第一组件生成第一mm波信号和第二mm波信号。
示例16可以包括示例15的要素，其中由第一组件生成第一mm波信号和第二mm波信号可以包括下述各项中的至少一个：生成具有第一偏振的第一mm波信号和具有与第一偏振不同的第二偏振的第二mm波信号；以及生成处于第一RF频率下的第一mm波信号和处于与第一RF频率不同的第二RF频率下的第二mm波信号。
示例17可以包括示例16的要素，其中由第一组件将至少第一mm波信号传送到接近波导设置的可通信地耦合的RF发射器可以包括：由第一组件将第一mm波信号和第二mm波信号同时传送到接近波导设置的可通信地耦合的mm波发射器；以及其中由RF发射器将至少第一mm波信号发射到波导中可以包括：由mm波发射器将第一mm波信号和第二mm波信号同时发射到波导中。
示例18可以包括示例13的要素，其中将至少第一mm波信号发射到形成在电介质构件中的波导中可以包括：将至少第一mm波信号发射到形成在电介质构件中的充气波导中。
示例19可以包括示例13的要素，其中将至少第一mm波信号发射到形成在电介质构件中的波导中可以包括：将至少第一mm波信号发射到形成在电介质构件中的波导中；该电介质构件包括具有第一介电常数的第一电介质材料；以及波导至少部分地填充有具有比第一介电常数更大的第二介电常数的第二电介质材料。
示例20可以包括示例13的要素，其中由可操作地且可通信地耦合到电介质构件的第一组件生成至少第一mm波信号可以包括：由可操作地且可通信地耦合到介入构件的第一组件生成至少第一mm波信号，该介入构件可操作地且可通信地耦合在第一组件与半导体封装之间。
示例21可以包括示例20的要素，其中将至少第一mm波信号发射到形成在电介质构件中的波导中可以包括：将至少第一mm波信号发射到形成在介入构件中的波导中。
根据示例22，提供了一种半导体封装。该半导体封装可以包括：电介质构件，其具有形成在其中的至少一个波导，该波导包括第一端和第二端；包括第一射频（RF）收发器的第一组件，该第一组件可操作地且可通信地耦合到电介质构件，该第一RF收发器可通信地耦合在至少一个波导的第一端处；以及包括第二RF收发器的第二组件，该第二组件可操作地且可通信地耦合到电介质构件，该第二RF收发器可通信地耦合在至少一个波导的第二端处。
示例23可以包括示例22的要素，并且半导体封装可以附加地包括：第一RF发射器系统，其可操作地且可通信地耦合到第一RF收发器并且接近波导的第一端设置；以及第二RF发射器系统，其可操作地且可通信地耦合到第二RF收发器并且接近波导的第二端设置。
示例24可以包括示例23的要素，其中第一RF收发器可以包括第一mm波收发器；以及其中第二RF收发器可以包括第二mm波收发器。
示例25可以包括示例24的要素，其中电介质构件可以包括：被包括在半导体封装中的衬底的至少一部分。
示例26可以包括示例24的要素，其中电介质构件可以包括：介入构件，其可操作地且可通信地耦合在形成半导体封装的一部分的衬底电介质构件的一部分、第一组件和第二组件之间。
示例27可以包括示例24的要素，其中至少一个波导可以包括至少一个充气波导。
示例28可以包括示例24的要素，其中至少一个波导可以包括至少部分地填充有电介质材料的波导。
示例29可以包括示例28的要素，其中电介质构件可以包括具有第一介电常数的电介质材料；以及其中至少部分地填充该波导的电介质材料可以包括具有第二介电常数的第二电介质材料，该第二介电常数大于第一介电常数。
根据示例30，提供了一种用于在设置在公共半导体封装上的第一组件与第二组件之间进行无线通信的系统。该系统可以包括：用于使用可操作地且可通信地耦合到电介质构件的第一组件生成至少第一mm波信号的装置；用于将至少第一mm波信号发射到形成在电介质构件中的波导中的装置；以及用于使用可操作地且可通信地耦合到电介质构件的第二组件接收RF信号的装置。
示例31可以包括示例30的要素，其中用于将至少第一mm波信号发射到形成在电介质构件中的波导中的装置可以包括：用于将至少第一mm波信号传送到接近波导设置的可通信地耦合的RF发射器的装置；以及用于将至少第一mm波信号发射到波导中的装置。
示例32可以包括示例30的要素，其中用于由可操作地且可通信地耦合到电介质构件的第一组件生成至少第一mm波信号可以包括：用于由第一组件生成具有从约30 GHZ至约300 GHz的频率的至少第一mm波信号的装置。
示例33可以包括示例32的要素，其中用于由第一组件生成具有约30 GHZ至约300GHz的频率的至少第一mm波信号的装置可以包括：用于由第一组件生成第一mm波信号和第二mm波信号的装置。
示例34可以包括示例33的要素，其中用于由第一组件生成第一mm波信号和第二mm波信号的装置可以包括下述各项中的至少一项：用于生成具有第一偏振的第一mm波信号和具有与第一偏振不同的第二偏振的第二mm波信号的装置；以及用于生成处于第一RF频率下的第一mm波信号和处于与第一RF频率不同的第二RF频率下的第二mm波信号的装置。
示例35可以包括示例34的要素，其中用于由第一组件将至少第一mm波信号传送到接近波导设置的可通信地耦合的RF发射器的装置可以包括：用于由第一组件将第一mm波信号和第二mm波信号同时传送到接近波导设置的可通信地耦合的mm波发射器的装置；以及其中用于由RF发射器将至少第一mm波信号发射到波导中的装置可以包括：用于由mm波发射器将第一mm波信号和第二mm波信号同时发射到波导中的装置。
示例36可以包括示例31的要素，其中用于将至少第一mm波信号发射到形成在电介质构件中的波导中的装置可以包括：用于将至少第一mm波信号发射到形成在电介质构件中的充气波导中的装置。
示例37可以包括示例31的要素，其中用于将至少第一mm波信号发射到形成在电介质构件中的波导中的装置可以包括：用于将至少第一mm波信号发射到形成在电介质构件中的波导中的装置；其中电介质构件包括：具有第一介电常数的第一电介质材料；以及其中具有大于第一介电常数的第二介电常数的第二电介质材料至少部分地填充波导。
示例38可以包括示例31的要素，其中用于由可操作地且可通信地耦合到电介质构件的第一组件生成至少第一mm波信号的装置可以包括：用于由可操作地且可通信地耦合到介入构件的第一组件生成至少第一mm波信号的装置，该介入构件可操作地且可通信地耦合在第一组件与半导体封装之间。
示例39可以包括示例38的要素，其中用于将至少第一mm波信号发射到形成在电介质构件中的波导中的装置可以包括：用于将至少第一mm波信号发射到形成在介入构件中的波导中的装置。
已在本文中采用的术语和表达被用作描述而非限制的术语，并且在使用这样的术语和表达时，并不意图排除所示和所描述特征（或其部分）的任何等同方式，并且认识到是，在权利要求的范围内各种修改是可能的。因此，权利要求意图覆盖全部这样的等同方式。

Claims (25)

1.一种用于在半导体管芯之间传输mm波信号的系统，其包括：
第一半导体管芯，其包括能够在至少第一mm波频率上进行通信的第一RF收发器；
第二半导体管芯，其包括能够同时在至少第一mm波频率上进行通信的第二RF收发器；以及
具有形成在其中的至少一个波导的电介质构件；
其中所述波导将所述第一RF收发器与所述第二RF收发器可通信地耦合；
其中所述波导提供用于在所述第一mm波频率下在所述第一半导体管芯与所述第二半导体管芯之间进行双向通信的路径；以及
其中所述第一半导体管芯和所述第二半导体管芯在接近所述波导的位置处物理地耦合到所述电介质构件。
2.如权利要求1所述的系统：
其中所述电介质构件进一步包括：可操作地耦合到所述第一RF收发器的第一RF发射器；以及
其中所述电介质构件进一步包括：可操作地耦合到所述第二RF收发器的第二RF发射器。
3.如权利要求2所述的系统：
其中所述第一RF收发器和所述第二RF收发器能够使用所述第一mm波频率和所述第二mm波频率同时进行通信；以及
其中所述波导提供用于在所述第一mm波频率和所述第二mm波频率两者下在所述第一半导体管芯与所述第二半导体管芯之间进行通信的路径。
4.如权利要求1至3中任一项所述的系统，其中所述电介质构件包括电介质衬底。
5.如权利要求1至3中任一项所述的系统，其中所述电介质构件包括接近所述电介质衬底设置的中介层。
6.如权利要求5所述的系统，其中所述中介层物理地且可操作地耦合在所述电介质衬底、所述第一半导体管芯以及所述第二半导体管芯之间。
7.如权利要求2所述的系统：
其中所述第一RF收发器包括：能够在mm波频带内的至少一个频率上进行双向通信的mm波管芯；以及
其中所述第二RF收发器包括：能够在所述mm波频带内的至少一个频率上进行双向通信的mm波管芯。
8.如权利要求7所述的系统，其中所述mm波频带包括：从约30 GHZ至约300 GHz的频带。
9.如权利要求8所述的系统，其中所述波导包括：至少部分地填充有固体电介质材料的波导。
10.如权利要求9所述的系统：
其中所述电介质构件包括具有第一介电常数的材料；
其中至少部分地填充所述波导的固体电介质材料包括具有第二介电常数的材料；以及
其中所述第二介电常数大于所述第一介电常数。
11.如权利要求2所述的系统，其中所述波导包括充气波导。
12.一种在设置在公共半导体封装上的第一半导体管芯与第二半导体管芯之间传送mm波信号的方法，该方法包括：
由可操作地且可通信地耦合到电介质构件的第一半导体管芯来生成至少第一mm波信号；
将至少第一mm波信号发射到形成在所述电介质构件中的波导中；以及
在可操作地且可通信地耦合到所述电介质构件的第二半导体管芯处接收所述第一mm波信号。
13.如权利要求12所述的方法，其中将至少所述第一mm波信号发射到形成在所述电介质构件中的波导中包括：
由所述第一半导体管芯将至少第一mm波信号传送到接近所述波导设置的可通信地耦合的RF发射器；以及
由所述RF发射器将至少第一RF信号发射到所述波导中。
14.如权利要求12所述的方法，其中由可操作地且可通信地耦合到电介质构件的第一半导体管芯生成至少第一mm波信号包括：
由所述第一半导体管芯生成具有从约30 GHZ至约300 GHz的频率的至少第一mm波信号。
15.如权利要求14所述的方法，其中由所述第一半导体管芯生成具有从约30 GHZ至约300 GHz的频率的至少第一mm波信号包括：
由所述第一半导体管芯生成第一mm波信号和第二mm波信号。
16.如权利要求15所述的方法，其中由所述第一半导体管芯生成第一mm波信号和第二mm波信号包括下述各项中的至少一个：
生成具有第一偏振的第一mm波信号和具有与所述第一偏振不同的第二偏振的第二mm波信号；以及
生成处于第一mm波频率下的第一mm波信号和处于与所述第一mm波频率不同的第二mm波频率下的第二mm波信号。
17.如权利要求16所述的方法：
其中由所述第一半导体管芯将至少第一mm波信号传送到接近所述波导设置的可通信地耦合的RF发射器包括：
由所述第一半导体管芯将所述第一mm波信号和所述第二mm波信号同时传送到接近所述波导设置的可通信地耦合的mm波发射器；以及
其中由所述RF发射器将至少第一mm波信号发射到所述波导中包括：
由所述mm波发射器将所述第一mm波信号和所述第二mm波信号同时发射到所述波导中。
18.由权利要求13所述的方法，其中将至少第一mm波信号发射到形成在所述电介质构件中的波导中包括：
将至少第一mm波信号发射到形成在所述电介质构件中的充气波导中。
19.由权利要求13所述的方法，其中将至少第一mm波信号发射到形成在所述电介质构件中的波导中包括：
将至少第一mm波信号发射到形成在所述电介质构件中的波导中；
所述电介质构件包括具有第一介电常数的第一电介质材料；以及
所述波导至少部分地填充有具有比所述第一介电常数更大的第二介电常数的第二电介质材料。
20.如权利要求13所述的方法：
其中将至少第一mm波信号发射到形成在所述电介质构件中的波导中包括：
将至少第一mm波信号发射到形成在接近所述电介质构件设置的中介构件中的波导中。
21.如权利要求20所述的方法，其中将至少第一mm波信号发射到形成在接近所述电介质构件设置的中介构件中的波导中包括：
将至少第一mm波信号发射到在设置在所述第一半导体管芯与所述电介质构件之间的介入构件中形成的波导中。
22.一种半导体封装，其包括：
电介质构件，其具有形成在其中的至少一个波导，所述波导包括第一端和第二端；
包括第一射频（RF）收发器的第一半导体管芯，所述第一半导体管芯可操作地且可通信地耦合到所述电介质构件，所述第一RF收发器可通信地耦合在至少一个波导的第一端处；以及
包括第二RF收发器的第二半导体管芯，所述第二半导体管芯可操作地且可通信地耦合到所述电介质构件，所述第二RF收发器可通信地耦合在至少一个波导的第二端处。
23.一种用于在设置在公共半导体封装上的第一半导体管芯与第二半导体管芯之间进行无线通信的系统，所述系统包括：
用于使用可操作地且可通信地耦合到电介质构件的第一半导体管芯来生成至少第一mm波信号的装置；
用于将至少第一mm波信号发射到形成在所述电介质构件中的波导中的装置；以及
用于使用可操作地且可通信地耦合到所述电介质构件的第二半导体管芯接收第一mm波信号的装置。
24.如权利要求23所述的系统，其中用于将至少第一mm波信号发射到形成在所述电介质构件中的波导中的装置包括：
用于将至少第一mm波信号传送到接近所述波导设置的可通信地耦合的RF发射器的装置；以及
用于将至少第一mm波信号发射到所述波导中的装置。
25.如权利要求23所述的系统，其中用于由可操作地且可通信地耦合到电介质构件的第一半导体管芯生成至少第一mm波信号的装置包括：
用于由所述第一半导体管芯生成具有从约30 GHZ至约300 GHz的频率的至少第一mm波信号的装置。
CN201680091266.9A 2016-12-30 2016-12-30 半导体封装中的衬底电介质波导 Pending CN110168720A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/069376 WO2018125183A1 (en) 2016-12-30 2016-12-30 Substrate dielectric waveguides in semiconductor packages

Publications (1)

Publication Number Publication Date
CN110168720A true CN110168720A (zh) 2019-08-23

Family

ID=62709889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680091266.9A Pending CN110168720A (zh) 2016-12-30 2016-12-30 半导体封装中的衬底电介质波导

Country Status (6)

Country Link
US (1) US11037892B2 (zh)
KR (1) KR20190093189A (zh)
CN (1) CN110168720A (zh)
DE (1) DE112016007577T5 (zh)
TW (1) TWI750271B (zh)
WO (1) WO2018125183A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200294939A1 (en) * 2019-03-12 2020-09-17 Intel Corporation Through-substrate waveguide
CN113311536A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 半导体器件及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605603B2 (en) 2019-03-22 2023-03-14 Intel Corporation Microelectronic package with radio frequency (RF) chiplet
DE102020108029B4 (de) * 2019-08-29 2023-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package für hochgeschwindigkeitsdatenübertragung und herstellungsverfahren dafür
US11508677B2 (en) * 2019-08-29 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package for high-speed data transmission and manufacturing method thereof
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
EP3859891A1 (en) * 2020-01-31 2021-08-04 Nxp B.V. Method and apparatus comprising a semiconductor device and test apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103712A1 (en) * 2001-02-05 2003-06-05 Alexei Glebov Interposer and method for producing a light-guiding structure
US20060274992A1 (en) * 2005-06-06 2006-12-07 Fujitsu Limited Waveguide substrate and high-frequency circuit module
CN1977200A (zh) * 2004-06-30 2007-06-06 英特尔公司 具有在基底板的上层中容纳的光波导的光电倒装片封装
CN102141650A (zh) * 2009-12-03 2011-08-03 三星电子株式会社 光学器件及其制造方法
US20130314182A1 (en) * 2011-02-18 2013-11-28 Sony Corporation Signal transmission device and electronic device
US20140044389A1 (en) * 2012-08-13 2014-02-13 Kabushiki Kaisha Toshiba Optoelectronic integrated package module and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
JP4349262B2 (ja) 2004-10-27 2009-10-21 ソニー株式会社 光電複合装置並びにそれを用いた電子機器
JPWO2007074567A1 (ja) * 2005-12-27 2009-06-04 イビデン株式会社 光・電気複合配線板及びその製造方法
EP2000833A4 (en) * 2006-03-24 2010-03-31 Ibiden Co Ltd PHOTOELECTRIC WIRING PANEL, OPTICAL COMMUNICATION DEVICE, AND METHOD OF MANUFACTURING OPTICAL COMMUNICATION DEVICE
US7480429B1 (en) * 2007-06-28 2009-01-20 International Business Machines Corporation Chip to Chip optical interconnect
JP2009175418A (ja) * 2008-01-24 2009-08-06 Shinko Electric Ind Co Ltd 光電気混載基板及びその製造方法
JP5439080B2 (ja) * 2009-07-28 2014-03-12 株式会社日立製作所 光ｉ／ｏアレイモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103712A1 (en) * 2001-02-05 2003-06-05 Alexei Glebov Interposer and method for producing a light-guiding structure
CN1977200A (zh) * 2004-06-30 2007-06-06 英特尔公司 具有在基底板的上层中容纳的光波导的光电倒装片封装
US20060274992A1 (en) * 2005-06-06 2006-12-07 Fujitsu Limited Waveguide substrate and high-frequency circuit module
CN102141650A (zh) * 2009-12-03 2011-08-03 三星电子株式会社 光学器件及其制造方法
US20130314182A1 (en) * 2011-02-18 2013-11-28 Sony Corporation Signal transmission device and electronic device
US20140044389A1 (en) * 2012-08-13 2014-02-13 Kabushiki Kaisha Toshiba Optoelectronic integrated package module and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200294939A1 (en) * 2019-03-12 2020-09-17 Intel Corporation Through-substrate waveguide
US11532574B2 (en) * 2019-03-12 2022-12-20 Intel Coropration Through-substrate waveguide
CN113311536A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 半导体器件及其制作方法
US11675129B2 (en) 2020-02-27 2023-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
CN113311536B (zh) * 2020-02-27 2023-10-13 台湾积体电路制造股份有限公司 半导体器件及其制作方法
US11921325B2 (en) 2020-02-27 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Also Published As

Publication number Publication date
TW201841329A (zh) 2018-11-16
WO2018125183A1 (en) 2018-07-05
TWI750271B (zh) 2021-12-21
US11037892B2 (en) 2021-06-15
DE112016007577T5 (de) 2019-10-17
KR20190093189A (ko) 2019-08-08
US20200098710A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
CN110168720A (zh) 半导体封装中的衬底电介质波导
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN110572926B (zh) 部件承载件中的rf功能和电磁辐射屏蔽
US9437912B2 (en) 3-D integrated package
US20160336637A1 (en) Package structures having integrated waveguides for high speed communications between package components
CN101246266B (zh) 光发送模块
US9705174B2 (en) Dielectric waveguide having a core and cladding formed in a flexible multi-layer substrate
CN108598690A (zh) 毫米波Massive MIMO天线单元及阵列天线
US8912859B2 (en) Transition between a laminated PCB and a waveguide including a lamina with a printed conductive surface functioning as a waveguide-backshort
CN110024214A (zh) 通过介质波导的毫米波光纤网络
US11830831B2 (en) Semiconductor package including a modular side radiating waveguide launcher
KR20130042908A (ko) 다층회로형 안테나 패키지
US8917151B2 (en) Transition between a laminated PCB and a waveguide through a cavity in the laminated PCB
KR20070013088A (ko) 회로 기판 및 그 제조 방법
JP2012175624A (ja) ポスト壁導波路アンテナ及びアンテナモジュール
US8914968B2 (en) Methods for constructing a transition between a laminated PCB and a waveguide including forming a cavity within the laminated PCB for receiving a bare die
JP2012222182A (ja) 半導体装置
CN104425460B (zh) 集成电路
CN105323956A (zh) 布线基板
CN101098045B (zh) 层叠回路天线
CN105336727B (zh) 一种苯环型基板通孔传输结构及基板通孔垂直传输结构
CN103022675B (zh) 相位校准的三维封装表面天线
KR100745993B1 (ko) 복수개의 비아 구조를 포함하는 회로 기판
JP2007305756A (ja) 回路基板
CN103022678B (zh) 相位阻抗校准的三维封装表面天线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination