CN104425460B - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN104425460B
CN104425460B CN201410367999.3A CN201410367999A CN104425460B CN 104425460 B CN104425460 B CN 104425460B CN 201410367999 A CN201410367999 A CN 201410367999A CN 104425460 B CN104425460 B CN 104425460B
Authority
CN
China
Prior art keywords
ground plane
radiating elements
space
electromagnetic
electromagnetic radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410367999.3A
Other languages
English (en)
Other versions
CN104425460A (zh
Inventor
帕特里斯·加芒
奥利弗·泰森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104425460A publication Critical patent/CN104425460A/zh
Application granted granted Critical
Publication of CN104425460B publication Critical patent/CN104425460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供了一种用于封装设备的集成电路。电路包括：具有第一和第二电磁辐射元件的电路，第一和第二电磁辐射元件制造在芯片上；封装衬底包括上表面和下表面；在封装衬底的下表面上提供的接地层，接地层适于连接至印刷电路板的接地面。芯片设置在封装衬底的上表面上。接地层包括空隙，布置至少一部分空隙以便使第一电磁辐射元件和第二电磁辐射元件至少部分电磁隔离。

Description

集成电路
技术领域
本发明涉及集成电路，特别地涉及用于封装设备的集成电路。
背景技术
无线电通信系统的发展导致接收机和/或发射机链以集成电路的形式实施。已知的例子是用于便携式的移动射频(RF)收发机电路，卫星通信微波接收机，无线局域网射频(WLAN RF)电路等等。
图1示出了一种典型的双极化接收机链最基本形式的示意图。
第一天线10a是用于水平极化辐射，和第二天线10b是用于垂直极化辐射。每个天线包括电磁辐射元件，分别示为10a’和10b’。每个天线链具有放大器12a，12b和滤波器14a，14b。每个链具有基于LC谐振器的本地振荡器16a，16b，本地振荡器16a，16b提供信号到混频器18a，18b，混频器执行下转化功能。每个本地振荡器还分别包括电磁辐射元件16a’和16b’。
操作的详细内容在射频发射机和接收机电路领域是已知的。因此，将省略图1的接收机链的详细说明。
因为两个接收机链需要同时操作，所以两个接收机链之间的干扰和电磁耦合应该最小化以免不需要的互调信号并实现最佳运行。
当以集成电路形式提供时，电路包含具有集成电感的振荡器。因为电感和线圈是电磁辐射元件，所以在它们之间可能有电磁耦合和干扰。通过示例的方式，图1中的箭头20表示干扰路径。
为了减少集成电路的两个接收机链之间的耦合，已知使用：
在硅片上的大的距离以减少与振荡器的耦合；
两个独立的电路；和
倒装结构用于高频应用，因为这可以通过避免引线键合减少电磁耦合；
然而，已知的方法通常导致集成电路的电路面积增加并因此需要更大的封装。
此外，由于工作频率增加，隔离被减弱。结果，对于一些高频应用的隔离要求，例如卫星通信，不能通过已知的方法容易地满足。例如，对于卫星通信，用于双极化的两个接收机链之间隔离应该至少是在12GHz为60dB。然而，在传统的封装电路中的典型的隔离性能是在12GHz大约45dB。
发明内容
本发明通过权利要求限定。
本发明提供一种用于封装设备的集成电路，该电路包括：具有第一和第二电磁辐射元件的电路，第一和第二电磁辐射元件制造在芯片上；封装衬底包括上表面和下表面；提供在封装衬底上的接地层，接地层适于连接印刷电路板(PCB)的接地面，其中芯片设置在封装衬底的上表面上，和其中接地层包括空隙，空隙的至少一部分布置为使第一电磁辐射元件和第二电磁辐射元件至少部分电磁隔离。
将至少一部分空隙布置在第一电磁辐射元件和第二电磁辐射元件之间延伸区域的正下方。因此实施例可以通过去除在电磁辐射元件的下方和之间的接地面的一部分改善电磁辐射元件之间的电磁隔离从而通过一个辐射元件产生的磁场可以在某种程度上约束至电磁辐射元件的附近，因此减少与另一个辐射元件的电磁耦合。因此实施例可以通过在支持芯片的衬底的接地面中形成空隙来减少制造在芯片上的两个毗邻的或相邻的电磁辐射元件之间的电磁耦合。从上往下看时，空隙可以布置在包含两个电磁辐射元件的区域(印迹)下面。
实施例使用以下原理，通过跨过电磁辐射元件之间的电磁场路径切割接地面以使电磁辐射元件彼此电磁隔离来改善电磁辐射元件之间的隔离。换句话说，从上往下看时，形成在接地层中的空隙延伸穿过第一电磁辐射元件和第二电磁辐射元件之间的虚拟路径。
这里，封装衬底可以是高电阻率衬底。为了便于理解，高电阻率被认为是大约50Ω*cm或以上，优选地100Ω*cm或以上，并且甚至更优选地1KΩ*cm或以上。相反的，低电阻率被认为是大约或低于10Ω*cm，优选地低于1Ω*cm，并且甚至优选地低于1mΩ*cm。因此，实施例可以使用高电阻率封装衬底，该衬底具有的电阻率比传统的低电阻率衬底的电阻率大几个数量级。
空隙可以包含已经除去的接地层的部分，该部分从接地层的边缘延伸。换句话说，空隙可以由去除部分接地层来形成。这简化了空隙的形成。通过示例的方式，空隙可以由刻蚀或钻孔接地层形成。
空隙在第一方向的水平跨度可以大于第一和第二电磁辐射元件之间的区域在第一方向的水平跨度。这可以有助于保证一个电磁辐射的电磁场与另一个电磁辐射隔离。
电路可以包含接收机，接收机包括具有天线和本地振荡器的射频链，其中天线包括第一电磁辐射元件和本地振荡器包括第二电磁辐射元件。因此，实施例可以提供接收机电路，接收机电路具有电磁辐射元件之间减少的电磁耦合。
可以根据本发明的实施例修改现有的电路以便减少制造在芯片上的毗邻的或相邻的电磁辐射元件之间的电磁耦合。
根据本发明的另一个方面，提供一种制造集成电路的方法，包括以下步骤：提供具有第一和第二电磁辐射元件的电路，第一和第二电磁辐射元件制造在芯片上；提供包括上表面和下表面的封装衬底，接地层被提供在封装衬底的下表面上，接地层包括空隙，其中接地层适于连接至印刷电路板(PCB)的接地面；和设置芯片在封装衬底的上表面上从而布置至少一部分空隙以便第一电磁辐射元件和第二电磁辐射元件至少部分电磁隔离。
通过示例的方式，实施例可以用于卫星通信接收机或射频收发机。实施例可以是封装的以提供分立器件。实施例可以与其他的措施一起使用从而进一步减少电磁耦合和/或干扰并达到所需要的技术要求。
附图说明
以上所述及其他优点从附图的示例性描述中是明显的，其中：
图1示出了典型的双极化接收机链的最基本形式的示意图；
图2示出了根据本发明实施例的一种集成电路；
图3示出了通过实施例在微波频率实现的改善；
图4示出了根据本发明实施例的截面图；
图5示出了通过实施例实现的在电磁隔离方面的改善；
图6示出了本发明实施例的平面图；和
图7示出了本发明另一个实施例的截面图。
具体实施方式
本发明提出在电路的接地层中包括空隙以便改善电磁辐射元件之间的隔离。
图2示出了根据本发明实施例的集成电路。集成电路包含制造在芯片52上的第一电磁辐射元件501和第二电磁辐射元件502。芯片52被设置在封装衬底54的上表面上，封装衬底54的下表面具有提供在它上面的接地层56。这里，封装衬底54是由高电阻率硅或者砷化镓形成的绝缘衬底或者由层板，聚四氟乙烯，环氧树脂等等形成的绝缘衬底。
接地层56适于连接至印刷电路板(PCB)的接地面。
接地层56包括空隙58，布置空隙58的形状和位置从而使空隙58位于区域A的正下方，区域A线性地连接第一电磁辐射元件501和第二电磁辐射元件502。为了便于理解，在图2中，用“A”标示区域A，区域A连接第一电磁辐射元件501和第二辐射元件502。当连接第一电磁辐射元件501和第二电磁辐射元件502的区域A向下垂直投影到接地层56时，它相对于接地层56的水平位置可以被视为标记为A’的区域。因此，从上往下看时，空隙58位于线性地连接电磁辐射元件501和502的区域A的下方。
换句话说，空隙58位于区域A的垂直下方，区域A填满第一电磁辐射元件501和第二电磁辐射元件502之间的水平间隔。因此，第一电磁辐射元件501和第二电磁辐射元件502之间缺口的垂直下方(当从上往下看时)在接地层56中提供一个孔，穴或者缺口58。这里，空隙58在y轴(即在图2中所示的方向)的水平跨度，用箭头标记为“W”，是大于区域A在y轴的水平跨度，用箭头标记为″B″。因此，用公式表示为，W＞B。
相应地，可以理解的是，空隙58可以包含已经除去的接地层56的部分。换句话说，空隙可以由去除接地层56的部分来形成。这简化了空隙的形成(例如通过化学刻蚀或者机械钻孔)。
图2的实施例使用以下原理，通过切割接地层56穿过第一电磁辐射元件501和第二电磁辐射元件502之间的电磁场路径(简单表示为区域A)以使它们彼此电磁隔离来改善第一电磁辐射元件501和第二电磁辐射元件502之间的隔离。换句话说，从上往下看时，形成在接地层56中的空隙58延伸穿过第一电磁辐射元件501和第二电磁辐射元件502之间的虚拟路径(例如区域A)。
这种隔离在图3中加以说明，图3示出了对于传统的电路(用虚线表示)和对于包括具有根据本发明实施例的空隙的接地层的电路(用实线表示)，相对于工作频率的隔离的变化。从图3的图表可以看出，对于根据本发明实施例的电路，辐射元件之间的隔离在微波频率得到改善。
可以使用这种模型优化空隙在接地层中形成的位置从而最小化电磁辐射元件之间的电磁耦合。
现在开始看图4，图4示出了根据实施例的倒装芯片组装配置的截面图。
第一电磁辐射元件501和第二电磁辐射元件502(与其他的电路元件60一起)在硅片52上制造。芯片52经由连接凸点62倒装键合至封装衬底54的上表面。封装衬底54的下表面具有接地层56提供在它的上面。接地层56适于连接至印刷电路板(PCB)的接地面。
接地层56包括空隙58，空隙58位于第一电磁辐射元件501和第二电磁辐射元件502之间延伸的水平区域(通过箭头标记为“L”)的正下方。这里，空隙58的水平宽度W小于第一电磁辐射元件501和第二电磁辐射元件502之间延伸的区域的水平宽度L。相应地，空隙58的整个宽度M位于第一电磁辐射元件501和第二电磁辐射元件502之间延伸区域的垂直下方。通过示例的方式，在本实施例中空隙58的水平宽度W是50微米。
图5示出了对于传统的高频率封装电路(通过虚线表示)和对于包括图4的实施例的高频率封装电路(通过实线表示)，隔离相对于工作频率的模拟变化。从图5可以看出，与传统的电路相比，本实施例提供10dB的隔离改善。相应地，本发明的实施例可以有助于满足系统要求用于在微波频段中的双极化接收机操作。
现在参考图6和图7，示出了一种实施例包括可以用于封装内的印刷电路板(PCB)。这里，电路是制造在芯片上，芯片是倒装键合至封装衬底，其中封装衬底(以及芯片)是设置在印刷电路板(PCB)上。
更具体地，第一电磁辐射元件501和第二电磁辐射元件502是制造在硅片52上。芯片52是经由连接凸点62倒装键合至封装衬底54的上表面。封装衬底54的下表面具有接地层56提供在它的上面。
接地层56包括空隙V，空隙V位于第一电磁辐射元件501和第二电磁辐射元件502之间延伸的水平区域的正下方。从上往下看时，如图6所示，空隙V延伸跨过第一电磁辐射元件501和第二电磁辐射元件502之间的虚拟路径Pn。
封装衬底54设置在印刷电路板(PCB)上，从而接地层被连接至在印刷电路板(PCB)衬底72的上表面上的接地面74。这里，印刷电路板(PCB)70的接地面74还包括空隙V2，空隙V2位于接地层56的空隙V的正下方。
实现实施例的方法可以概括在以下步骤中：
-在电路上识别电磁辐射元件，电磁辐射元件可以彼此电磁耦合和影响性能；
-使用倒装键合技术除去电路焊盘和封装引线之间的接合线连接。在集成电路在半导体衬底上时，倒装键合技术还可以消除衬底的低电阻率的限制，因为在那种情况下，没有接地面直接附着在半导体衬底上，因此辐射元件之间不存在耦合的降低；和
在接地面中，制造空隙以分离每个辐射元件的接地面。这里，接地面可以由封装衬底的一个金属层形成。
如果电磁辐射元件超过两个，可以使用一个以上的空隙。
接地面因此可以图案化并且这可用于建立其他的无源元件，如封装内的天线反射器，滤波器，微波无源电路，等等。相应地，可以理解的是，实施例可被用于卫星通信系统或者微波集成的方案。
实施例可以用于在微波应用中，并且特别地在卫星通信应用中满足隔离要求。所提出的在接地面使用空隙以在电磁元件之间分离接地面的构思可以对需要若干接收机共同存在于单个芯片中的情况特别有用并且它们之间的隔离要求可以在Ku频段(12至18GHz)高达60dB。
多种修改对本领域技术人员是显而易见的，虽然上述描述的实施例包含单个芯片，但是其他的实施例可以包含一个以上的芯片。此外，虽然上述描述的实施例包括单个孔或者空隙位于包括辐射元件的区域的垂直下方，可选的实施例可以使用在接地面中的其他布置的孔或者空隙。通过示例的方式，可以修改图6和7的实施例以便在接地面包含第一和第二空隙，两个空隙是实质上平行的并且跨过第一和第二电磁辐射元件之间的任何虚拟路径Pn。

Claims (15)

1.一种用于封装设备的集成电路，其特征在于，所述电路包括：
具有第一电磁辐射元件和第二电磁辐射元件的电路，所述第一电磁辐射元件和第二电磁辐射元件制造在芯片上；
封装衬底，所述封装衬底包括上表面和下表面；和
提供在封装衬底的下表面上的接地层，所述接地层用于连接至印刷电路板(PCB)的接地面，
其中所述芯片设置在封装衬底的上表面上，
和其中接地层包括空隙，所述空隙的至少一部分布置为使第一电磁辐射元件和第二电磁辐射元件至少部分地电磁隔离。
2.根据权利要求1所述的电路，其特征在于，至少一部分所述空隙布置在第一电磁辐射元件和第二电磁辐射元件之间延伸区域的正下方。
3.根据权利要求1或2所述的电路，其特征在于，所述空隙包括已经除去的接地层的部分，所述部分从接地层的边缘延伸。
4.根据权利要求1或2所述的电路，其特征在于，封装衬底是高电阻率衬底。
5.根据权利要求2所述的电路，其特征在于，所述空隙在第一方向的水平跨度大于第一电磁辐射元件和第二电磁辐射元件之间延伸区域在第一方向的水平跨度。
6.根据权利要求1或2所述的电路，其特征在于，当从上往下看时，所述空隙延伸跨过第一电磁辐射元件和第二电磁辐射元件之间的虚拟路径。
7.根据权利要求1或2所述的电路，其特征在于，所述电路包括接收机，所述接收机包括具有天线和本地振荡器的射频链，以及其中所述天线包括第一电磁辐射元件和所述本地振荡器包括第二电磁辐射元件。
8.根据权利要求1或2所述的电路，其特征在于，所述芯片被倒装键合至封装衬底的上表面。
9.根据权利要求1或2所述的电路，其特征在于，还包括印刷电路板，所述印刷电路板具有提供在其上的接地面，其中所述封装衬底设置在印刷电路板上从而接地层被连接至印刷电路板的接地面。
10.根据权利要求8所述的电路，其特征在于，印刷电路板的接地面包括空隙，并且其中将接地面的至少一部分空隙布置在接地层的空隙的正下方。
11.一种卫星通信电路，其特征在于，包括根据前述任一权利要求所述的集成电路。
12.一种射频电路，其特征在于，包括根据权利要求1至10中任一项所述的集成电路。
13.一种封装设备，其特征在于，包括根据权利要求1至10中任一项所述的集成电路。
14.一种制造集成电路的方法，其特征在于，包括：
提供具有第一电磁辐射元件和第二电磁辐射元件的电路，所述第一电磁辐射元件和第二电磁辐射元件制造在芯片上；
提供封装衬底，所述封装衬底包括上表面和下表面，提供在封装衬底的下表面上的接地层，所述接地层包括空隙，其中所述接地层用于连接至印刷电路板的接地面；和
设置所述芯片在封装衬底的上表面上，从而所述空隙的至少一部分布置为使第一电磁辐射元件和第二电磁辐射元件至少部分电磁隔离。
15.根据权利要求14所述的方法，其特征在于，还包括以下步骤，贴装封装衬底在印刷电路板上，所述印刷电路板具有接地面从而接地层被连接到印刷电路板的接地面，其中印刷电路板的接地面包括空隙，和其中将接地面的至少一部分空隙布置在接地层的空隙的正下方。
CN201410367999.3A 2013-09-11 2014-07-30 集成电路 Active CN104425460B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP13290215.6 2013-09-11
EP13290215 2013-09-11
EP14152005.6 2014-01-21
EP14152005.6A EP2860757B1 (en) 2013-09-11 2014-01-21 Integrated circuit

Publications (2)

Publication Number Publication Date
CN104425460A CN104425460A (zh) 2015-03-18
CN104425460B true CN104425460B (zh) 2017-08-04

Family

ID=52625091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410367999.3A Active CN104425460B (zh) 2013-09-11 2014-07-30 集成电路

Country Status (3)

Country Link
US (1) US10403540B2 (zh)
EP (1) EP2860757B1 (zh)
CN (1) CN104425460B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3159831B1 (en) * 2015-10-21 2018-10-03 Nxp B.V. Dual-interface ic card
CN106410407A (zh) * 2016-11-30 2017-02-15 南通沃特光电科技有限公司 一种具有电磁屏蔽的天线装置
CN106449599A (zh) * 2016-11-30 2017-02-22 南通沃特光电科技有限公司 一种天线装置的制造方法
EP3364499B1 (en) * 2017-02-15 2019-11-13 Nxp B.V. Antenna
US10516207B2 (en) * 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
WO2019227436A1 (zh) * 2018-05-31 2019-12-05 华为技术有限公司 一种倒装芯片的封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383206A (zh) * 2001-04-17 2002-12-04 卡西欧计算机株式会社 半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003499A1 (en) * 2000-06-30 2002-01-10 Sharp Kabushiki Kaisha Radio communication device with integrated antenna, transmitter, and receiver
US6806106B2 (en) * 2001-03-20 2004-10-19 Infineon Technologies Ag Bond wire tuning of RF power transistors and amplifiers
JP4133747B2 (ja) * 2003-11-07 2008-08-13 東光株式会社 誘電体導波管の入出力結合構造
US8674888B2 (en) * 2006-06-21 2014-03-18 Broadcom Corporation Integrated circuit with power supply line antenna structure and methods for use therewith
US20090117855A1 (en) * 2006-12-29 2009-05-07 Broadcom Corporation Transceiver for use with multiple antennas and method for use therewith
US7979033B2 (en) * 2006-12-29 2011-07-12 Broadcom Corporation IC antenna structures and applications thereof
US8090044B2 (en) * 2006-12-29 2012-01-03 Broadcom Corporation Multimode transceiver for use with multiple antennas and method for use therewith
US7580001B2 (en) * 2007-05-25 2009-08-25 Freescale Semiconductor, Inc. Antenna structure for integrated circuit die using bond wire
US7852281B2 (en) * 2008-06-30 2010-12-14 Intel Corporation Integrated high performance package systems for mm-wave array applications
JP5316305B2 (ja) * 2009-08-13 2013-10-16 ソニー株式会社 無線伝送システム、無線伝送方法
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
US20120086114A1 (en) * 2010-10-07 2012-04-12 Broadcom Corporation Millimeter devices on an integrated circuit
US8714459B2 (en) * 2011-05-12 2014-05-06 Waveconnex, Inc. Scalable high-bandwidth connectivity
WO2013006641A2 (en) * 2011-07-05 2013-01-10 Waveconnex, Inc. Ehf communication with electrical isolation and with dielectric transmission medium
KR101780024B1 (ko) * 2011-10-19 2017-09-20 삼성전자주식회사 안테나-회로기판 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383206A (zh) * 2001-04-17 2002-12-04 卡西欧计算机株式会社 半导体器件

Also Published As

Publication number Publication date
US10403540B2 (en) 2019-09-03
CN104425460A (zh) 2015-03-18
US20150070240A1 (en) 2015-03-12
EP2860757A1 (en) 2015-04-15
EP2860757B1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
CN104425460B (zh) 集成电路
US10692763B2 (en) Integrated antenna on interposer substrate
US10431892B2 (en) Antenna-in-package structures with broadside and end-fire radiations
CN104051440B (zh) 具有天线的半导体结构
US7304859B2 (en) Chip carrier and fabrication method
US7586193B2 (en) Mm-wave antenna using conventional IC packaging
CN103400829B (zh) 半导体封装件及其制造方法
EP2253045B1 (en) Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s)
JP6020451B2 (ja) アンテナ及び電子装置
US20080019112A1 (en) Electronic Component Module and Radio Communications Equipment
US20140253391A1 (en) Bond Wire Antenna
CN106531696B (zh) 降低噪声和控制频率的电路
CN101375464A (zh) 具有接地面延伸的天线系统及其使用方法
CN103280441B (zh) 用于无线芯片到芯片通信的通过芯片界面(tci)结构
JP5734217B2 (ja) 半導体装置
CN103650132A (zh) 无线模块
CN106410407A (zh) 一种具有电磁屏蔽的天线装置
CN101098045B (zh) 层叠回路天线
JP5637337B2 (ja) 通信装置
US20210105030A1 (en) Communication module
Yoshida et al. 60-GHz band copper ball vertical interconnection for MMW 3-D system-in-package front-end modules
CN109037167B (zh) 半导体装置封装及其制造方法
CN106449599A (zh) 一种天线装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant