DE10161058A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Abstract

Ein Halbleiterbauelement weist einen ersten Halbleiterbereich des n-Typs auf, der durch eine erste und eine zweite Endoberfläche und eine erste Außenoberfläche gebildet wird, welche die erste und zweite Endoberfläche verbindet; einen zweiten Halbleiterbereich des p-Typs, der durch eine dritte und vierte Endoberfläche und eine zweite Außenoberfläche gebildet wird, welche die dritte und vierte Endoberfläche verbindet, wobei die vierte Endoberfläche in Kontakt mit der ersten Endoberfläche steht; einen dritten Halbleiterbereich des n-Typs, der mit dem ersten Halbleiterbereich an der zweiten Endoberfläche in Verbindung steht; einen vierten Halbleiterbereich des p-Typs, der mit dem zweiten Halbleiterbereich an der dritten Endoberfläche verbunden ist; und einen fünften Halbleiterbereich, der eine innere Oberfläche in Kontakt mit der ersten und zweiten Außenoberfläche aufweist, und eine Verunreinigungskonzentration, die niedriger ist als im ersten Halbleiterbereich. Der fünfte Halbleiterbereich umgibt den ersten und zweiten Halbleiterbereich, und ist zwischen dem dritten und dem vierten Halbleiterbereich angeordnet.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement, beispielsweise eine Halbleiterdiode, und dessen Herstellungsverfahren.

Es ist eine Spannungsreglerdiode (eine Halbleiterdiode) 1 bekannt, wie sie in Fig. 1 gezeigt ist. Die Halbleiterdiode 1 (nachstehend als "frühere Halbleiterdiode" bezeichnet) weist beispielsweise einen einfachen Aufbau mit drei Schichten auf, der so ausgebildet ist, dass eine Halbleiterschicht 2 des n-Typs mit hoher Verunreinigungskonzentration, eine Halbleiterschicht 3 des n-Typs sowie eine Halbleiterschicht 4 des p-Typs mit hoher Verunreinigungskonzentration aufeinanderfolgend auf ein Siliziumsubstrat gestapelt sind. Metallfilme 5 und 6 zur Ausbildung von Elektroden sind jeweils auf Hauptoberflächen der Halbleiterschicht 2 des n-Typs und der Halbleiterschicht 4 des p-Typs vorgesehen.

Normalerweise ist ein starkes elektrisches Feld in einer Verarmungsschicht eines pn-Übergangs vorhanden, an den eine Rückwärtsvorspannung angelegt wird, jedenfalls bei der früheren Halbleiterdiode 1, die den voranstehend geschilderten Übergangsaufbau aufweist, und wird das elektrische Feld lokal stärker, und neigt dazu, einen Durchbruch unter Einfluß von Verunreinigungselementen und Ionen hervorzurufen, die an der Oberfläche an einer Chipseite anhaften, an denen Endabschnitte des pn-Übergangs auftauchen. Es ist daher häufig schwierig, die Rückwärtsdurchbruchspannung zu erzielen, die sich theoretisch bei der früheren Halbleiterdiode 1 erwarten ließe. Um das elektrische Feld auf der Seite des Chips zu verringern, wird eine Schrägflächenkontur, bei welcher eine Schrägbearbeitung in einem geeigneten Winkel bei der pn-Übergangsgrenzfläche 9 durchgeführt wird, zur Verringerung des elektrischen Feldes eingesetzt. Durch Einsatz einer derartigen Schrägflächenkontur wird das elektrische Feld an der Chipaußenoberfläche 7 verringert, und tritt ein Durchbruch über der gesamten Oberfläche des Übergangs innerhalb des Halbleiters auf, wodurch das Durchbruchverhalten stabilisiert wird. Bei Halbleiterbauelementen mit höheren Durchbruchspannungen als bei einer Spannungsreglerdiode ist es bekannt, dass die Durchbruchspannung durch Einsatz der Schrägflächenanordnung verbessert werden kann.

Allerdings treten bei der früheren Halbleiterdiode 1 die nachstehend geschilderten Probleme auf:

• a) Bei der früheren Halbleiterdiode 1 wird zu dem Zweck, die Chipaußenoberfläche 7 gegen Einwirkungen der Außenumgebung bei einem Zusammenbauprozess zu schützen, die Chipaußenoberfläche 7 mit einem Isolierfilm 8 abgedeckt, wie dies in Fig. 1 gezeigt ist, nach Einsatz einer Naßreinigung durch saure oder alkalische Chemikalien. Bei der auf dieser Art und Weise hergestellten Halbleiterdiode ergibt sich jedoch aufgrund des Ergebnisses von Produktbewertungsversuchen, dass die Leistung und die Qualität des Produkts nicht stabil sind. Die Gründe für die Instabilität bezüglich der Leistung bestehen darin, dass Änderungen des Oberflächenzustands und Oberflächenbeschädigungen auf der Chipaußenoberfläche 7 auftreten, hervorgerufen durch die Naßreinigung oder Beschichtung mit dem Isolierfilm 8. Da der Oberflächenzustand tatsächlicher Halbleiterchips sehr aktiv ist, ist es sehr schwierig, die Genauigkeit und Reproduzierbarkeit eines derartigen Oberflächenzustands zu steuern.
• b) Bei der früheren Halbleiterdiode 1 ist die Halbleiterschicht 3 des n-Typs mit einer Verunreinigungskonzentration vorhanden, die erheblich niedriger ist als jene der Halbleiterschicht 4 des p-Typs, und da man dies als einseitig abrupten Übergang ansehen kann, wird die Lawinendurchbruchspannung an dem pn-Übergangsteil der Halbleiterschicht 3 des n-Typs und der Halbleiterschicht 4 des p-Typs durch die Verunreinigungskonzentration der Halbleiterschicht 3 des n-Typs bestimmt. Daher mußte der spezifische Widerstand ρ eines Halbleiterwafers (Siliziumwafers) äußerst genau gesteuert werden, damit dieser als Produkt eingesetzt werden konnte. Dies bedeutet, dass ein Halbleiterwafer, der strengen Vorgaben für den spezifischen Widerstand ρ unterlag, von einem Halbleiterwaferhersteller nach einem speziellen Auftrag hergestellt werden mußte, und nach Auslieferung untersucht werden mußte. In der Vergangenheit waren die Vorgaben für den Auftrag bei Siliziumwafern ein enger Bereich von 0,01 bis 0,03 Ωcm in Bezug auf den spezifischen Widerstand ρ, was bei Silizium des n-Typs den Bereich von 5 × 10¹⁸/cm³ bis 7 × 10¹⁷/cm³ an Verunreinigungskonzentration betrug.
• c) Bei der Herstellung der früheren Halbleiterdiode 1 besteht deswegen, da die Chipaußenoberfläche 7 die Schrägflächenanordnung aufweist, die schräg zur pn-Übergangsgrenzfläche vorgesehen ist, die Schwierigkeit, dass die Anzahl an erforderlichen Prozessen zunimmt, da Prozesse wie Sandstrahlen, Schleifen, Polieren oder Ätzen zusätzlich erforderlich sind, um die Schrägflächenanordnung auszubilden.
• d) Bei der früheren Halbleiterdiode 1 führt die Tatsache, dass die vom Halbleiterwafer geschnittenen Chips sich im verpackten Zustand befinden, und ihre Seitenoberfläche schräg angeordnet ist, um die vordere und hintere Oberfläche der Chips auszubilden, die Bauteilgeometrie dazu, dass es schwierig wird, den Chip auf einer Spannvorrichtung wie beispielsweise einer Spannpatrone in einem Zusammenbauprozess anzubringen.

Angesichts dieser Situation besteht ein Vorteil der vorliegenden Erfindung in der Bereitstellung eines Halbleiterbauelements, das eine gewünschte, stabile Durchbruchspannung aufweist, und bei welchem das Auftreten eines lokalen Durchbruchs auf der Seitenoberfläche eines Halbleiters (Chips) verhindert wird, wo der pn-Übergang auftaucht.

Genauer gesagt sollte die vorliegende Erfindung ein Halbleiterbauelement und dessen Herstellungsverfahren vorschlagen, bei welchen der Bereich für den spezifischen Widerstand ρ des Halbleiterwafers vergrößert ist, der ursprünglich zur Herstellung vorbereitet wird, und bei welchen die Kosten für den Halbleiterwafer verringert sind.

Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Herstellungsverfahrens für ein Halbleiterbauelement, welches die Chipaußenoberflächenbehandlung vereinfacht oder entbehrlich macht.

Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Halbleiterbauelements und von dessen Herstellungsverfahren, welche den Herstellungsprozess vereinfachen können.

Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Halbleiterbauelements, welches eine vorteilhafte Handhabung und ein vorteilhaftes Einbringen des Chips in eine Spannvorrichtung, beispielsweise eine Spannpatrone, während des Produktzusammenbauprozesses ermöglicht.

Um die voranstehend geschilderten Vorteile zu erzielen, besteht der erste Aspekt der vorliegenden Erfindung in einem Halbleiterbauelement, welches aufweist: (a) einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps, der durch eine erste Endoberfläche festgelegt wird, eine zweite Endoberfläche gegenüberliegend der ersten Endoberfläche, und eine erste Außenoberfläche, welche die erste und zweite Endoberfläche verbindet; (b) einen zweiten Halbleiterbereich des zweiten Leitfähigkeitstyps, der durch eine dritte Endoberfläche, eine vierte Endoberfläche gegenüberliegend der dritten Endoberfläche, und eine zweite Außenoberfläche gebildet wird, welche die dritte und vierte Endoberfläche verbindet, wobei die vierte Endoberfläche in Kontakt mit der ersten Endoberfläche steht; (c) einen dritten Halbleiterbereich des ersten Leitfähigkeitstyps, der mit dem ersten Halbleiterbereich an der zweiten Endoberfläche verbunden ist; (d) einen vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, der mit dem zweiten Halbleiterbereich an der dritten Endoberfläche verbunden ist; und (e) einen fünften Halbleiterbereich, der eine Innenoberfläche in Kontakt mit der ersten und zweiten Außenoberfläche aufweist, sowie eine Verunreinigungskonzentration, die niedriger ist als beim ersten Halbleiterbereich, und so ausgebildet ist, dass der fünfte Halbleiterbereich den ersten und zweiten Halbleiterbereich umgibt, und der fünfte Halbleiterbereich zwischen dem dritten und vierten Halbleiterbereich angeordnet ist. Hierbei sind der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp einander entgegengesetzte Leitfähigkeitstypen. Daher ist der zweite Leitfähigkeitstyp der p-Typ, wenn der erste Leitfähigkeitstyp der n-Typ ist, und ist der zweite Leitfähigkeitstyp der n-Typ, wenn der erste Leitfähigkeitstyp der p-Typ ist.

Bei dem Halbleiterbauelement gemäß dem ersten Aspekt der vorliegenden Erfindung sind der erste und zweite Halbleiterbereich so gestapelt angeordnet, dass sie eine lokalisierte pn-Übergangsgrenzfläche (nachstehend bezeichnet als "erste pn-Übergangsgrenzfläche") ausbilden. Eine weitere pn-Übergangsgrenzfläche (nachstehend bezeichnet als "zweite pn-Übergangsgrenzfläche") ist zwischen dem vierten Halbleiterbereich und dem fünften Halbleiterbereich vorgesehen. Da die Verunreinigungskonzentration des ersten Halbleiterbereiches höher ist als jene des fünften Halbleiterbereiches, ist es bei der ersten pn-Übergangsgrenzfläche wahrscheinlicher, dass ein Durchbruch hervorgerufen wird, als bei der zweiten pn-Übergangsgrenzfläche, die an der Umfangsseite des Halbleiterbauelements angeordnet ist. Da das elektrische Feld auf einer Chipaußenoberfläche des Halbleiterbauelements relativ verringert ist, so dass ein Durchbruch an der Übergangsgrenzfläche im Innern des Halbleiterbauelements auftritt, kann das Durchbruchverhalten stabilisiert werden. Die Vorgehensweise zum Stabilisieren des Durchbruchverhaltens auf diese Art und Weise ist ebenfalls wirksam bei einem Leistungshalbleiterbauelement, welches eine maximale Betriebsspannung aufweist, die höher als bei beispielsweise einer Spannungsreglerdiode ist.

Bei dem ersten Aspekt der vorliegenden Erfindung kann die Außenoberfläche des fünften Halbleiterbereichs als Chipaußenoberfläche des Halbleiterbauelements dienen, damit die Chipaußenoberfläche im wesentlichen senkrecht zur zweiten Endoberfläche des ersten Halbleiterbereichs verläuft. Dies liegt daran, dass das elektrische Feld in der zweiten pn-Übergangsgrenzfläche, die auf der Chipaußenoberfläche des Halbleiterbauelements auftaucht, verringert ist, und weniger Änderungen in Bezug auf die Durchbruchspannung des Halbleiterbauelements vorgenommen werden, selbst wenn eine Änderung des Oberflächenzustands der Chipaußenoberfläche des Halbleiterbauelements und kleine Oberflächenbeschädigungen auftreten. Daher ist die Architektur mit einem abgeschrägten Übergangsabschluß nicht erforderlich. Da der Durchbruch an dem Teil der ersten pn-Übergangsgrenzfläche tief innerhalb des Halbleiterbauelements auftritt, ohne dass die Schrägflächenkontur an der Chipaußenoberfläche des Halbleiterbauelements verwendet wird, kann daher das Durchbruchverhalten stabilisiert werden. Daher kann die Außenoberfläche des Halbleiterbauelements geschnitten oder gesägt unter Verwendung herkömmlicher Diamantsägeblätter werden. Weiterhin kann die Außenoberfläche des Halbleiterbauelements so ausgebildet werden, dass sie senkrecht zur ersten Hauptoberfläche des Halbleitersubstrats verläuft, was zu einer verbesserten Handhabung des Halbleiterbauelements (Chips) führt.

Bei dem ersten Aspekt der vorliegenden Erfindung ist es vorzuziehen, dass der fünfte Bereich ein Halbleitersubstrat ist, das aus einem Wafer hergestellt ist, der aus einem massiven Kristall geschnitten wird, beispielsweise mit dem FZ-Verfahren, dem CZ-Verfahren, und dem MCZ-Verfahren. Wenn die Verunreinigungskonzentration des ersten Halbleiterbauelementes erheblich niedriger ist als jene des zweiten Halbleiterbereiches, und der lokalisierte erste pn-Übergang zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich als einseitig abrupter Übergang angesehen werden kann, wird die Lawinendurchbruchspannung des lokalisierten ersten pn-Übergangs durch die Verunreinigungskonzentration des ersten Halbleiterbereiches bestimmt, unabhängig von der Verunreinigungskonzentration des fünften Halbleiterbereichs. Falls es sich um einen doppelseitig abrupten Übergang handelt, wird die Lawinendurchbruchspannung des lokalisierten ersten pn-Übergangs durch die Verunreinigungskonzentrationen sowohl des ersten als auch des zweiten Halbleiterbereiches unabhängig von der Verunreinigungskonzentration des fünften Halbleiterbereiches bestimmt. Da die Verunreinigungskonzentration des fünften Halbleiterbereiches so gewählt werden kann, dass sie die ursprüngliche (anfängliche) Verunreinigungskonzentration des Halbleitersubstrats ist, das als Rohmaterial verwendet wird, ist es nicht erforderlich, die Verunreinigungskonzentration des Substrats streng vorzuschreiben, so dass ein Auswahlbereich für das zu verwendende Halbleitersubstrat verlängert werden kann. Es ist nicht erforderlich, ein Halbleitersubstrat (Wafer) mit speziellen Vorgaben zu bestellen, wodurch einem Benutzer ermöglicht wird, die Kosten zu verringern, und die Zeit zu verkürzen, die zum Kauf des Halbleitersubstrats (Wafers) als Rohmaterial benötigt wird.

Bei dem ersten Aspekt der vorliegenden Erfindung ist es vorzuziehen, dass die erste Hauptelektrodenschicht auf der unteren Oberfläche des dritten Halbleiterbereiches vorgesehen ist, und dass die zweite Hauptelektrode auf der oberen Oberfläche des vierten Halbleiterbereichs vorgesehen ist. Betriebsbereiche, die als Stromweg für einen Hauptstrom des Halbleiterbauelements dienen sollen, werden zwischen der ersten Hauptelektrodenschicht und der zweiten Hauptelektrodenschicht festgelegt. Die "erste Hauptelektrodenschicht" kann als entweder als Anodenelektrodenschicht oder Kathodenelektrode in einer Halbleiterdiode und einem Thyristor identifiziert werden. Der Thyristor kann ein GTO-Thyristor oder ein Statikinduktionsthyristor (SI-Thyristor) sein. Wird dem dritten Halbleiterbereich der n-Typ zugeordnet, so ist die erste Hauptelektrode die Kathodenelektrodenschicht. Die "zweite Hauptelektrodenschicht" kann entweder als Kathodenelektrodenschicht oder Anodenelektrodenschicht identifiziert werden, die nicht als die erste Hauptelektrodenschicht bei der Halbleiterdiode und dem Thyristor zugeordnet ist. Wenn dem vierten Halbleiterbereich der p-Typ zugeordnet wird, wird die zweite Hauptelektrode als die Anodenelektrodenschicht ermittelt. Daher dient der dritte Halbleiterbereich als "der erste Hauptelektrodenbereich", der mit der ersten Hauptelektrodenschicht in Kontakt steht, und dient der vierte Halbleiterbereich als der "zweite Hauptelektrodenbereich", der in Kontakt mit der zweiten Hauptelektrodenschicht steht.

Weiterhin läßt sich die "erste Hauptelektrodenschicht" als entweder Emitterelektrodenschicht oder Kollektorelektrodenschicht in einem Bipolartransistor (BJT) oder einem IGBT identifizieren. Der Bipolartransistor kann ein Transistor für ultrahohe Frequenzen sein, der im Mikrowellenband arbeitet, im Millimeterband, oder im Submillimeterband, beispielsweise ein Heteroübergangsbipolartransistor (HBT). Die vorliegende Erfindung kann auch bei einem IGFET eingesetzt werden, beispielsweise einem MOSFET, einem MOSSIT, oder einem Transistor mit hoher Elektrodenmobilität (HEMT). Bei dem IGFET kann die "erste Hauptelektrodenschicht" als entweder Source- Elektrodenschicht oder Drain-Elektrodenschicht identifiziert werden. Die "zweite Hauptelektrodenschicht" kann entweder als Emitterelektrodenschicht oder als Kollektorelektrode identifiziert werden, die nicht als die erste Hauptelektrodenschicht für den BJT und den IGBT zugeordnet wird, und entweder als Source-Elektrodenschicht oder als Drain-Elektrodenschicht, welche nicht zur ersten Hauptelektrodenschicht für den IGFET werden. Bei dem BJT, dem IGBT und dem IGFET wird normalerweise zusätzlich eine Steuerschicht vorgesehen, beispielsweise eine Basiselektrodenschicht oder eine Gateelektrodenschicht.

Der zweite Aspekt der vorliegenden Erfindung betrifft ein. Halbleiterbauelement, welches aufweist: (a) einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps, der durch eine erste Endoberfläche, eine zweite Endoberfläche gegenüberliegend der ersten Endoberfläche, und eine erste Außenoberfläche gebildet wird, welche die erste und zweite Endoberfläche verbindet; (b) einen zweiten Halbleiterbereich des zweiten Leitfähigkeitstyps, der durch eine dritte Endoberfläche, eine vierte Endoberfläche gegenüberliegend der dritten Endoberfläche, und einen zweite Außenoberfläche gebildet wird, welche die dritte und vierte Endoberfläche verbindet, wobei die vierte Endoberfläche in Kontakt mit der ersten Endoberfläche steht; (c) einen dritten Halbleiterbereich des ersten Leitfähigkeitstyps, der mit dem ersten Halbleiterbereich an der zweiten Endoberfläche verbunden ist; (d) einen vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, der mit einem oberen Teil der zweiten Außenoberfläche in der Nähe der dritten Endoberfläche verbunden ist; und (e) einen fünften Halbleiterbereich, der eine Innenoberfläche aufweist, die in Kontakt mit der ersten und zweiten Außenoberfläche steht, und eine Verunreinigungskonzentration, die niedriger ist als jene des ersten Halbleiterbereichs, wobei der fünfte Halbleiterbereich den ersten und zweiten Halbleiterbereich umgibt, und der fünfte Halbleiterbereich zwischen dem dritten und vierten Halbleiterbereich angeordnet ist.

Ähnlich wie bei dem ersten Aspekt sind bei dem Halbleiterbauelement gemäß dem zweiten Aspekt der vorliegenden Erfindung der erste Halbleiterbereich und der zweite Halbleiterbereich so aufeinandergestapelt angeordnet, dass sie die lokalisierte erste pn-Übergangsgrenzfläche ausbilden. Die zweite pn-Übergangsgrenzfläche wird zwischen dem vierten Halbleiterbereich und dem fünften Halbleiterbereich ausgebildet. Da die Verunreinigungskonzentration des ersten Halbleiterbereiches höher ist als jene des fünften Halbleiterbereiches, neigt die erste pn-Übergangsgrenzfläche eher zur Verursachung eines Durchbruchs als die zweite pn-Übergangsgrenzfläche, die an der Umfangsseite des Halbleiterbauelements angeordnet ist. Da das elektrische Feld auf einer Chipaußenoberfläche des Halbleiterbauelements relativ verringert ist, so dass ein Durchbruch an der Übergangsgrenzfläche im Inneren des Halbleiterbauelements auftritt, kann daher das Durchbruchverhalten stabilisiert werden.

Der dritte Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: (a) Erzeugung eines Halbleitersubstrats, das durch ein erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüberliegend der ersten Hauptoberfläche gebildet wird; (b) Ausbildung eines ersten Halbleiterbereichs durch selektives Dotieren von Verunreinigungselementen eines ersten Leitfähigkeitstyps durch ein erstes Diffusionsfenster, das auf der zweiten Hauptoberfläche angeordnet ist, bis in eine vorbestimmte Diffusionstiefe; (c) Ausbildung eines zweiten Halbleiterbereichs auf solche Weise, dass ein pn-Übergang mit dem ersten Halbleiterbereich ausgebildet wird, durch selektives Dotieren von Verunreinigungselementen eines zweiten Leitfähigkeitstyps durch ein zweites Diffusionsfenster, welches eine größere Fläche aufweist als das erste Diffusionsfenster, wobei das zweite Diffusionsfenster auf der zweiten Hauptoberfläche angeordnet ist; (d) Ausbildung eines dritten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des ersten Leitfähigkeitstyps durch die gesamte erste Hauptoberfläche; und (e) Ausbildung eines vierten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptoberfläche.

Bei dem dritten Aspekt der vorliegenden Erfindung können der erste und der zweite Halbleiterbereich im Inneren des Halbleitersubstrats durch selektives Dotieren der Verunreinigungselemente von der zweiten Hauptoberfläche des Halbleitersubstrats aus ausgebildet werden. Die zweite pn-Übergangsgrenzfläche, die durch den fünften Halbleiterbereich und den vierten Halbleiterbereich gebildet wird, tritt an einer Chipaußenoberfläche des Halbleiterbauelements aus. Da die Verunreinigungskonzentration des ersten Halbleiterbereichs, der die erste pn-Übergangsgrenzfläche bildet, höher ist als jene des fünften Halbleiterbereichs mit dem ersten Leitfähigkeitstyp, tritt ein Durchbruch in der ersten pn-Übergangsgrenzfläche früher auf als in der zweiten pn-Übergangsgrenzfläche. Das Durchbruchverhalten kann dadurch stabilisiert werden, dass das elektrische Feld an der Chipaußenoberfläche des Halbleiterbauelements so verringert wird, dass ein Durchbruch an dem Übergangsteil tief im Inneren des Halbleiterbauelements hervorgerufen wird. Da der fünfte Halbleiterbereich mit der ursprünglichen Verunreinigungskonzentration des Halbleitersubstrats eingesetzt werden kann, durch Einstellung der Verunreinigungskonzentration des ersten Halbleiterbereichs, ist es nicht erforderlich, streng die Verunreinigungskonzentration des Substrats vorzuschreiben, so dass der Auswahlbereich für das zu verwendende Halbleitersubstrat vergrößert werden kann.

Der vierte Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: (a) Erzeugung eines Halbleitersubstrats, das durch eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüberliegend der ersten Hauptoberfläche gebildet wird; (b) Ausbildung eines ersten Halbleiterbereichs durch selektives Dotieren von Verunreinigungselementen eines ersten Leitfähigkeitstyps durch ein erstes Diffusionsfenster, das auf der ersten Hauptoberfläche angeordnet ist, bis zu einer vorbestimmten Diffusionstiefe; (c) Ausbildung eines zweiten Halbleiterbereichs auf solche Weise, dass ein pn-Übergang mit dem ersten Halbleiterbereich ausgebildet wird, durch selektives Dotieren von Verunreinigungselementen eines zweiten Leitfähigkeitstyps durch ein zweites Diffusionsfenster, das auf der zweiten Hauptoberfläche angeordnet ist; (d) Ausbildung eines dritten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des ersten Leitfähigkeitstyps durch die gesamte erste Hauptoberfläche; und (e) Ausbildung eines vierten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptoberfläche. Hierbei kann in der Prozessreihenfolge zuerst entweder der erste Halbleiterbereich oder der zweite Halbleiterbereich hergestellt werden. Weiterhin kann in der Prozessreihenfolge zuerst der dritte Halbleiterbereich oder der vierte Halbleiterbereich hergestellt werden.

Bei dem vierten Aspekt der vorliegenden Erfindung werden der vierte und der zweite Halbleiterbereich in das Halbleitersubstrat entlang einander entgegengesetzten Richtungen eindiffundiert. Daher tritt kein Problem in Bezug auf das Kompensieren der Verunreinigungselemente des ersten und zweiten Leitfähigkeitstyps auf, und werden die Verunreinigungskonzentrationen des ersten und zweiten Leitfähigkeitstyps jedes Halbleiterbereichs einfach gesteuert, im Vergleich zum Halbleiterbauelement, das mit dem Verfahren gemäß dem dritten Aspekt hergestellt wird.

Der fünfte Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: (a) Erzeugung eines Halbleitersubstrats, das durch eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüberliegend der ersten Hauptoberfläche gebildet wird; (b) Ausbildung eines dritten Halbleiterbereichs durch Dotieren von Verunreinigungselementen eines ersten Leitfähigkeitstyps durch die gesamte erste Hauptoberfläche; (c) Ausbildung eines vierten Halbleiterbereichs durch Dotieren von Verunreinigungselementen des zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptoberfläche; (d) Ausbildung eines ersten Diffusionsgrabens, der von einem Teil der ersten Hauptoberfläche aus den dritten Halbleiterbereich durchdringt; (e) Ausbildung eines zweiten Diffusionsgrabens, der von einem Teil der zweiten Hauptoberfläche aus den vierten Halbleiterbereich durchdringt; (f) Ausbildung eines ersten Halbleiterbereichs durch selektives Dotieren der Verunreinigungselemente des ersten Leitfähigkeitstyps von der Innenwand und dem Boden des ersten Diffusionsgrabens aus, und (g) Ausbildung eines zweiten Halbleiterbereichs durch selektives Dotieren von Verunreinigungselementen des zweiten Leitfähigkeitstyps von der Innenwand und dem Boden des zweiten Diffusionsgrabens aus. Hierbei kann in der Prozessreihenfolge entweder der erste Halbleiterbereich oder der zweite Halbleiterbereich zuerst ausgebildet werden. Weiterhin kann in der Prozessreihenfolge zuerst entweder der erste Diffusionsgraben oder der zweite Diffusionsgraben hergestellt werden. Darüber hinaus kann in der Prozessreihenfolge zuerst entweder der dritte Halbleiterbereich oder der vierte Halbleiterbereich hergestellt werden. Schließlich können Prozesse zur Ausbildung des dritten Halbleiterbereichs und des vierten Halbleiterbereichs eingesetzt werden, nachdem Prozesse zur Ausbildung des ersten Halbleiterbereichs und des zweiten Halbleiterbereichs durchgeführt wurden.

Bei dem fünften Aspekt der vorliegenden Erfindung sind infolge der Tatsache, dass der erste und der zweite Halbleiterbereich in dem Halbleitersubstrat über den ersten und den zweiten Diffusionsgraben hergestellt werden, eine hohe Temperatur und lange Wärmediffusionsbehandlungen nicht erforderlich, was den Herstellungswirkungsgrad verbessert. Kristalldefekte, die infolge einer hohen Temperatur und einer langen Wärmediffusionsbehandlung auftreten könnten, treten nicht auf. Da eine relativ flache Diffusion benötigt wird, verglichen mit den Verfahren gemäß dem dritten und vierten Aspekt, können die Verunreinigungskonzentrationen des ersten Halbleiterbereichs und des zweiten Halbleiterbereichs einfach gesteuert werden. Durch Ausbildung des ersten Hauptelektrodenstopfens und des zweiten Hauptelektrodenstopfens mit Materialien, die eine hohe elektrische Leitfähigkeit aufweisen, innerhalb des ersten und des zweiten Diffusionsgrabens, kann der Einfluß eines parasitären Widerstands verringert werden, um eine Spannungsreglerdiode mit höherer Exaktheit zur Verfügung zu stellen. Da die Metallelektrodenschichten mit den Halbleiterbereichen über große Flächen in Kontakt stehen können, können die Kontaktwiderstände an den ohmschen Kontakten verringert werden.

Bei dem dritten bis fünften Aspekt der vorliegenden Erfindung ist es vorzuziehen, mehrere Halbleiterbauelemente gleichzeitig auf einem Halbleiterwafer oder Halbleitersubstrat herzustellen, nach Unterteilung des Halbleiterwafers durch Schneiden in Ebenen im wesentlichen senkrecht zur ersten Hauptoberfläche, um so zahlreiche Halbleiterchips zu erhalten. In diesem Fall kann jeder Chip so aufbewahrt und transportiert werden, dass er an einer Kunstharzplatte anhaftet, durch Befestigung der Kunstharzplatte an einer beliebigen Hauptoberflächenseite des Halbleitersubstrats, damit der Chip so geschnitten wird, dass die Kunstharzplatte nicht geschnitten wird. Mit einem Gehäuse versehen und in das Produkt eingebaut kann das Halbleiterbauelement in einem Zustand eingesetzt werden, in welchem es ein Chip ist, der an der Kunstharzplatte anhaftet. Dies ermöglicht eine einfache Handhabung. Da die Außenoberfläche des Halbleiterbauelements (Halbleiterchips) senkrecht zur ersten Hauptoberfläche des Halbleitersubstrats verläuft, ist auch die Handhabung mit einer Spannvorrichtung wie beispielsweise einer Spannpatrone einfach.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen, und Fachleuten auf diesem Gebiet werden beim Einsatz der vorliegenden Erfindung in der Praxis noch verschiedene weitere Vorteile auffallen, die hier nicht ausdrücklich angegeben sind. Es zeigt:

Fig. 1 eine Querschnittsansicht eines früheren Halbleiterbauelements;

Fig. 2A eine Querschnittsansicht eines Halbleiterbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung;

Fig. 2B eine Querschnittsansicht eines Halbleiterbauelements gemäß einer Abänderung der ersten Ausführungsform der vorliegenden Erfindung;

Fig. 3A bis 3K Querschnittsansichten von Prozessen zur Erläuterung eines Herstellungsverfahrens für das Halbleiterbauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung;

Fig. 4 eine Querschnittsansicht eines Halbleiterbauelements gemäß der zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 5A bis 5E Querschnittsansichten von Prozessen zur Erläuterung eines Herstellungsverfahrens für das Halbleiterbauelement gemäß der zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 6 eine Querschnittsansicht eines Halbleiterbauelements gemäß der dritten Ausführungsform der vorliegenden Erfindung; und

Fig. 7A bis 7D Querschnittsansichten von Prozessen zur Erläuterung eines Herstellungsverfahrens für das Halbleiterbauelement gemäß der dritten Ausführungsform der vorliegenden Erfindung.

Verschiedene Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen erläutert. Es wird darauf hingewiesen, dass gleiche oder entsprechende Bezugszeichen bei gleichen oder entsprechenden Teilen und Elementen in den Figuren eingesetzt werden, und dass nicht unbedingt jeweils eine erneute Beschreibung gleicher oder entsprechender Teile und Elemente erfolgt. Allgemein wird darauf hingewiesen, dass in üblicher Weise die Darstellung von Halbleiterbauelementen in den verschiedenen Figuren nicht maßstabstreu von einer Figur zur nächsten ist, und in einer bestimmten Figur, und insbesondere die Schichtdicken beliebig dargestellt sind, um das Verständnis der Zeichnungen zu erleichtern. In der folgenden Beschreibung werden bestimmte Einzelheiten angegeben, beispielsweise bestimmte Materialien, Prozesse und Ausrüstungen, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Allerdings wissen Fachleute, dass die vorliegende Erfindung ohne diese bestimmten Einzelheiten in die Praxis umgesetzt werden kann. In anderen Fällen werden wohlbekannte Herstellungsmaterialien, Prozesse und Ausrüstungen nicht im einzelnen erläutert, um nicht das Verständnis der vorliegenden Erfindung unnötig zu erschweren.

Angaben wie "auf", "über" und "unter" sind in Bezug auf eine ebene Oberfläche des Substrats zu verstehen, unabhängig von der Orientierung, in welcher das Substrat tatsächlich gehaltert ist. Eine Schicht befindet sich auf einer anderen Schicht; selbst wenn Schichten dazwischen vorhanden sind. Weiterhin wird darauf hingewiesen, dass das Zeichen "+" in den Figuren eine relativ starke Dotierung angibt, und das Zeichen "-" in den Figuren eine relativ schwache Dotierung.

ERSTE AUSFÜHRUNGSFORM

Fig. 2 ist eine Querschnittsansicht des Aufbaus einer Spannungsreglerdiode (Halbleiterdiode) als Beispiel für ein Halbleiterbauelement gemäß der ersten Ausführungsform der vorliegenden Erfindung. Die Halbleiterdiode 10a gemäß der ersten Ausführungsform der vorliegenden Erfindung ist mit dem ersten Halbleiterbereich 14 des ersten Leitfähigkeitstyps versehen, dem zweiten Halbleiterbereich 13 des zweiten Leitfähigkeitstyps, dem dritten Halbleiterbereich 15 des ersten Leitfähigkeitstyps, dem vierten Halbleiterbereich 12 des zweiten Leitfähigkeitstyps, und dem fünften Halbleiterbereich 16 des ersten Leitfähigkeitstyps, der eine Verunreinigungskonzentration aufweist, die niedriger ist als jene des ersten Halbleiterbereiches 14. Der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp sind einander entgegengesetzte Leitfähigkeitstypen. Zwar zeigt Fig. 2A einen Fall, in welchem der erste Leitfähigkeitstyp als n-Typ festgelegt ist, und der zweite Leitfähigkeitstyp als p-Typ, jedoch kann auch der entgegengesetzte Zustand akzeptierbar sein. Der erste Halbleiterbereich 14 weist eine erste Endoberfläche auf, eine zweite Endoberfläche gegenüberliegend der ersten Endoberfläche, sowie eine erste Außenoberfläche, welche die erste Endoberfläche mit der zweiten Endoberfläche verbindet. Der zweite Halbleiterbereich 13 weist eine dritte Endoberfläche auf, eine vierte Endoberfläche gegenüberliegend der dritten Endoberfläche, und eine zweite Außenoberfläche, welche die dritte Endoberfläche mit der vierten Endoberfläche verbindet. Die vierte Endoberfläche ist mit der ersten Endoberfläche des ersten Halbleiterbereichs 14 verbunden. Der dritte Halbleiterbereich 15 ist mit dem ersten Halbleiterbereich 14 an der zweiten Endoberfläche des ersten Halbleiterbereichs 14 verbunden. Der vierte Halbleiterbereich 12 ist mit dem zweiten Halbleiterbereich 13 an der dritten Endoberfläche des zweiten Halbleiterbereichs 13 verbunden. Der fünfte Halbleiterbereich 16 umfaßt eine innere Oberfläche, die mit der ersten Außenoberfläche des ersten Halbleiterbereichs 14 und der zweiten Außenoberfläche des zweiten Halbleiterbereichs 13 verbunden ist, die zwischen dem dritten Halbleiterbereich 15 und dem vierten Halbleiterbereich 12 angeordnet ist.

Der vierte Halbleiterbereich 12 des p-Typs, der zweite Halbleiterbereich 13 des p-Typs, der erste Halbleiterbereich 14 des n-Typs, und der dritte Halbleiterbereich 15 des n-Typs sind daher aufeinanderfolgend von der Seite der zweiten Hauptoberfläche 11a eines Siliziumsubstrats 11 eines ersten Leitfähigkeitstyps (n-Typ) aus gestapelt bis zur ersten Hauptoberfläche 11B vorgesehen. Der fünfte Halbleiterbereich 16 des n-Typs ist so ausgebildet, dass er den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 14 des n-Typs umgibt. Der fünfte Halbleiterbereich des n-Typs ist so ausgebildet, dass er mit dem vierten Halbleiterbereich 12 des p-Typs verbunden ist, der entlang der zweiten Hauptoberfläche 11A verläuft, sowie mit dem dritten Halbleiterbereich 15 des n-Typs, der entlang der ersten Hauptoberfläche 11B verläuft. Zusätzlich sind die erste Hauptelektrodenschicht 18 und die zweite Hauptelektrodenschicht 17, die aus einem Metalldünnfilm bestehen, abgelagert auf den Hauptoberflächen 11A und 11B des Siliziumsubstrats 11 vorgesehen.

In Fig. 2A ist der vierte Halbleiterbereich 12 des p-Typs an der gesamten Oberfläche vorhanden, so dass er einen Bereich mit einer festen Tiefe gegenüber der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 aufweist. Der vierte Halbleiterbereich 12 des p-Typs ist mit Akzeptorverunreinigungen dotiert, beispielsweise Bor (B).

Der zweite Halbleiterbereich 13 des p-Typs mit einer hohen Verunreinigungskonzentration ist mit einem zentralen Abschnitt der Grenzfläche zwischen dem vierten Halbleiterbereich 12 des p-Typs innerhalb des Siliziumsubstrats 11 verbunden. Der zweite Halbleiterbereich 13 des p-Typs wird dadurch ausgebildet, dass man selektiv Akzeptorverunreinigungen von der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 vor dem vierten Halbleiterbereich 12 des p-Typs eindiffundieren läßt.

Der vergrabene erste Halbleiterbereich 14 des n-Typs ist mit dem zweiten Halbleiterbereich 13 des p-Typs verbunden. Der erste Halbleiterbereich 14 des n-Typs ist mit Donor- Verunreinigungen dotiert, beispielsweise Phosphor (P) und Arsen (As), um die hohe Verunreinigungskonzentration zu erreichen. Der zweite Halbleiterbereich 13 des p-Typs wird so hergestellt, dass er sich zur ersten Hauptoberfläche 11B des Siliziumsubstrats 11 hin ausdehnt. Die pn-Übergangsgrenzfläche, an welcher der zweite Halbleiterbereich 13 des p-Typs in Kontakt mit dem ersten Halbleiterbereich 14 des n-Typs steht, bildet daher eine gekrümmte Oberfläche.

Der dritte Halbleiterbereich 15 des n-Typs ist mit Donor- Verunreinigungen dotiert, um eine hohe Verunreinigungskonzentration (beispielsweise 2 × 10¹⁹/cm³) zu erreichen, wobei die Donor-Verunreinigungen von der gesamten Hauptoberfläche 11B des Siliziumsubstrats 11 aus eingeführt werden.

Der untere Umfang des zweiten Halbleiterbereichs 13 des p-Typs und die Oberseite des ersten Halbleiterbereichs 14 des n-Typs treffen sich daher tief innerhalb des Siliziumsubstrats 11 und an dem Ort im Zentrum der Ebene der Halbleiterdiode 10a. Der zweite Halbleiterbereich 13 und der erste Halbleiterbereich 14 treffen sich in einem tiefen Bereich, der zwischen dem vierten Halbleiterbereich 12 des p-Typs, der an der gesamten zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 vorgesehen ist, und dem dritten Halbleiterbereich 15 des n-Typs liegt, der an der gesamten ersten Hauptoberfläche 11B vorhanden ist. Der fünfte Halbleiterbereich 16 des n-Typs, der eine relativ niedrige Verunreinigungskonzentration aufweist, wie sie an sich beim Siliziumsubstrat 11 vorhanden ist, ist so um den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 14 des n-Typs herum angeordnet, dass er den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 14 des n-Typs umgibt. Daher wird der erste Halbleiterbereich 14 des n-Typs so ausgebildet, dass eine höhere Verunreinigungskonzentration als bei dem fünften Halbleiterbereich 16 des n-Typs erzielt wird.

Die Halbleiterdiode 10a ist so ausgebildet, dass eine Chipaußenoberfläche 20 annähernd senkrecht zu beiden Hauptoberflächen des Siliziumsubstrats 11 verläuft, um so die Form eines rechteckigen Quaders zu erzielen. Ein Endabschnitt der ebenen zweiten pn-Übergangsgrenzfläche 19A zwischen dem vierten Halbleiterbereich 12A des p-Typs und dem fünften Halbleiterbereich 16 des n-Typs mit relativ niedriger Verunreinigungskonzentration taucht an der Chipaußenoberfläche 20 auf.

Bei der Halbleiterdiode 10a gemäß der ersten Ausführungsform weist der vierte Halbleiterbereich 12 des p-Typs eine homogene Verunreinigungskonzentration in Horizontalrichtung auf. Der erste Halbleiterbereich 14 des n-Typs mit hoher Verunreinigungskonzentration ist mit dem zweiten Halbleiterbereich 13 des p-Typs verbunden, der von einem Zentrumsabschnitt des vierten Halbleiterbereichs 12 des p-Typs aus ausgeht. Beobachtet man daher Durchbruchsvorgänge bei der gekrümmten ersten pn-Übergangsgrenzfläche 19 und der ebenen zweiten pn-Übergangsgrenzfläche 19A, wenn eine Rückwärtsvorspannung zwischen der ersten Hauptelektrodenschicht 18 und der zweiten Hauptelektrodenschicht 17 angelegt wird, so tritt bei der ersten pn-Übergangsgrenzfläche (dem Innenbereich) 19 des zweiten Halbleiterbereichs 13 des p-Typs und des ersten Halbleiterbereichs 14 des n-Typs früher ein Durchbruch auf als bei der zweiten pn-Übergangsgrenzfläche (Umfangsbereich) 19A des vierten Halbleiterbereichs 12 des p-Typs und des fünften Halbleiterbereichs 16 des n-Typs. Dies liegt daran, dass der Durchbruch an dem Abschnitt mit der höchsten elektrischen Feldstärke auftritt, an welchem der pn-Übergang eine höhere Verunreinigungskonzentration bei den Halbleiterbereichen des n-Typs aufweist. Wenn daher bei der ersten Ausführungsform ein Teil vorhanden ist, an welchem die zweite pn-Übergangsgrenzfläche nach außen hin reicht, tritt der Durchbruch an der pn-Übergangsgrenzfläche in der ersten pn-Übergangsgrenzfläche 19 im Innenbereich auf, und ist keine Auswirkung der Oberflächenfeldintensität vorhanden, die auf die pn-Übergangsgrenzfläche an dem nach außen reichenden Teil einwirkt.

Bei der Halbleiterdiode 10a gemäß der ersten Ausführungsform kann die Durchbruchspannung stärker verbessert werden als bei jener Bauteilanordnung, bei welcher der erste Halbleiterbereich 14 des n-Typs direkt mit dem Halbleiterbereich 12 des n-Typs verbunden ist, da die erste pn-Übergangsgrenzfläche 19 zwischen dem zweiten Halbleiterbereich 13 des p-Typs und dem ersten Halbleiterbereich 14 des n-Typs in einem tieferen Bereich des Siliziumsubstrats 11 angeordnet ist.

Bei der Halbleiterdiode 10a gemäß der ersten Ausführungsform können Oberflächenbehandlungen wie beispielsweise eine Naßreinigung durch saure oder alkalische Chemikalien verringert werden, sowie eine Beschichtungsbehandlung mit Isolierfilmen, mit dem Ziel, die Chipaußenoberfläche 20 gegen die Außenumgebung zu schützen. Da bei der Chipaußenoberfläche 20 eine geringfügige Änderung des Oberflächenzustands und geringfügige Oberflächenbeschädigungen vorhanden sein dürfen, wird die Handhabung des Chips einfacher.

Bei der Halbleiterdiode 10a gemäß der ersten Ausführungsform wird die Durchbruchspannung des pn-Übergang zwischen dem ersten Halbleiterbereich 14 im Zentrum und dem zweiten Halbleiterbereich 13 des p-Typs durch die Verunreinigungskonzentration N_B des ersten Halbleiterbereiches 14 des n-Typs bestimmt. Wenn die erste pn-Übergangsgrenzfläche 19 zwischen dem zweiten Halbleiterbereich 13 des p-Typs und dem ersten Halbleiterbereich 14 des n-Typs als einseitig abrupter Übergang ausgebildet ist, läßt sich die Durchbruchspannung V_B infolge eines Lawinendurchbruchs folgendermaßen ausdrücken:

V_B = ε_sE_m2/(2qN_B) (1)

Hierbei bezeichnet ε_s die Dielektrizitätskonstante, E_m die maximale Feldintensität, die an sich bei dem Halbleitersubstrat vorhanden ist, und bei welcher ein Durchbruch beginnt, q die Elementarladung des Elektrons, und N_B die Verunreinigungskonzentration des ersten Halbleiterbereiches 14. Wenn daher die Verunreinigungskonzentration N_B des ersten Halbleiterbereiches 14 erheblich höher ist als bei einem Siliziumwafer, also bei dem fünften Halbleiterbereich 16, so hängt die Durchbruchspannung der Halbleiterdiode 10a nur von der Verunreinigungskonzentration N_B des ersten Halbleiterbereiches 14 ab, und nicht von der Verunreinigungskonzentration des Basismaterials (Siliziumwafers) 16, das ursprünglich für die Herstellung vorbereitet wird. Wenn daher die Verunreinigungskonzentration N_B des ersten Halbleiterbereiches 14 entsprechend Gleichung (1) festgelegt wird, um die Verunreinigungskonzentration N_B zu steuern, kann die gewünschte Durchbruchspannung erreicht werden, und ist es nicht erforderlich, den spezifischen Widerstand ρ des Siliziumwafers 16 mit hoher Genauigkeit zu steuern. Wenn man daher ein Substrat mit einem spezifischen Widerstand erzeugt, der relativ höher ist als der spezifische Widerstand des Halbleiterbereiches 14, entsprechend der erwarteten Verunreinigungskonzentration N_B für den Halbleiterbereich 14 gemäß Gleichung (1), kann man einen frei wählbaren, im Handel erhältlichen Siliziumwafer zur Herstellung der Spannungsreglerdiode 10 verwenden, welche die gewünschte Durchbruchspannung aufweist. Bei der ersten Ausführungsform kann ein Siliziumwafer mit einem weiten Bereich des spezifischen Widerstands von 1 bis 250 Ω.cm zur Herstellung verwendet werden (dies entspricht einem Bereich von 5,5 × 10¹⁵/cm³ bis 1,8 × 10¹³/cm³ der Verunreinigungskonzentration für Silizium des n-Typs). Weiterhin kann für ein Leistungshalbleiterbauelement mit höherer Durchbruchspannung ein Material mit einem großen Bereich des spezifischen Widerstands ρ von mehr als 1000 Ω.cm verwendet werden (dies entspricht einem Bereich von unterhalb 5 × 10¹²/cm³ der Verunreinigungskonzentration).

Die Halbleiterdiode 10a gemäß der ersten Ausführungsform ermöglicht es, da die Chipaußenoberfläche 20 des Chips in Form eines rechteckigen Quaders, der aus dem Siliziumwafer geschnitten wird, annähernd senkrecht zu beiden Hauptoberflächen des Siliziumsubstrats 11 verläuft, dass der Chip einfach gehandhabt werden kann, beispielsweise einfach auf einer Spannvorrichtung wie einer Spannpatrone während eines Zusammenbauprozesses angebracht werden kann.

Fig. 2B ist eine Querschnittsansicht einer Anordnung der Spannungsreglerdiode (Halbleiterdiode) 10b als Halbleiterbauteil gemäß einer Abänderung der ersten Ausführungsform der vorliegenden Erfindung. Die Halbleiterdiode 10b gemäß der Abänderung der ersten Ausführungsform der vorliegenden Erfindung ist eine Spannungsreglerdiode mit höherer Durchbruchspannung als jene in Fig. 2A, und weist einen fünften Halbleiterbereich 16 des n-Typs in Form einer dünnen Schicht auf, dessen Verunreinigungskonzentration niedriger ist als bei dem ersten Halbleiterbereich 14, und der sandwichartig zwischen dem ersten Halbleiterbereich 14 des n-Typs und dem dritten Halbleiterbereich 15 des n-Typs eingeschlossen ist. Da eine dünne Schicht des fünften Halbleiterbereichs 16 des n-Typs mit niedriger Verunreinigungskonzentration sandwichartig eingeschlossen ist, führt dies zu einer höheren Durchbruchspannung als in Fig. 2A. Im übrigen gelten dieselben Überlegungen wie bei dem Halbleiterbauelement 10a gemäß der in Fig. 2A gezeigten ersten Ausführungsform, so dass insoweit keine erneute Beschreibung erfolgt.

Ein Herstellungsverfahren für die Halbleiterdiode 10a gemäß der ersten Ausführungsform wird unter Verwendung einer Folge von Querschnittsansichten von Prozessen erläutert, die in den Fig. 3A bis 3K dargestellt sind.

(a) Wie in Fig. 3A gezeigt, wird ein Siliziumsubstrat (Siliziumwafer) 11 eines ersten Leitfähigkeitstyps (n-Typ) hergestellt, welches die erste Hauptoberfläche 11B und die zweite Hauptoberfläche 11A aufweist. Es wird eine thermische Oxidation auf der ersten Hauptoberfläche 11B und der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 durchgeführt, um Siliziumoxidfilme 41 und 21 mit einer Dicke von 300 nm bis 1,5 µm auszubilden. Unter Verwendung photolithographischer Techniken wird dann der Siliziumoxidfilm 21 auf der zweiten Hauptoberfläche 11A mit einem Muster versehen. Hierbei wird beispielsweise, wie in Fig. 3A gezeigt, ein Negativ- Photolack 22 auf den Siliziumoxidfilm 21 durch Schleuderbeschichtung aufgebracht. Dann wird, wie in Fig. 3A gezeigt, eine Photomaske mit einem lichtundurchlässigen Muster 23, welches dem Muster für den ersten Halbleiterbereich 14 des n-Typs entspricht, und einen Teil abdeckt, an welchem eine nachstehend genauer erläuterte Öffnung 22A in den Photolack 22 geschnitten wird, so ausgerichtet, dass sie mit Belichtungslicht hν beleuchtet wird. Obwohl in Fig. 3A ein einzelnes, lichtundurchlässiges Muster 23 dargestellt sind, sind tatsächlich zahlreiche lichtundurchlässige Muster periodisch matrixförmig angeordnet, damit viele Halbleiterdioden 10a auf einem Siliziumwafer 11 hergestellt werden können.

(b) Fig. 3B zeigt den Zustand, in welchem der Photolack 22h nach der Belichtung entwickelt wurde. Der auf diese Weise mit einem Muster versehene Photolack 22h wird als Ätzmaske zur Naßätzung oder Trockenätzung verwendet, um selektiv den Siliziumoxdifilm 21 zu entfernen, so dass am Boden der Öffnung 22A in dem Photolack 22h ein Teil der oberen Oberfläche des Siliziumsubstrats 11 auftaucht. In diesem Fall wird ein anderer Photolack (nicht dargestellt) auf den Siliziumoxidfilm 41 auf der Seite der ersten Hauptoberfläche 11B aufgebracht, um den Siliziumoxidfilm 41 zu schützen. Das Abschälen des Photolacks 22 führt zu dem in Fig. 3C gezeigten Zustand. Wie aus Fig. 3C hervorgeht, wird eine Öffnung 21A in den Siliziumoxidfilm 21 geschnitten, um einen Teil der zweiten Hauptoberfläche 11A freizulegen. Obwohl in Fig. 3A nur eine einzige Öffnung 21A dargestellt ist, sind tatsächlich zahlreiche Öffnungen 21A periodisch matrixförmig angeordnet, damit viele Halbleiterdioden 10a auf dem Siliziumwafer 11 hergestellt werden können.

(c) Ein stark mit Verunreinigungen dotierter Dünnfilm 24, beispielsweise ein Film aus Phosphorglas (PSG) und ein Film aus Arsenglas (AsSG) wird insgesamt so abgelagert, dass er den Teil der oberen Oberfläche des Siliziumsubstrats 11 umfaßt, der an der Öffnung 21a in dem Siliziumoxidfilm 21 freiliegt. Der PSG-Film enthält das Dotiermittel des n-Typs, oder Phosphor (P), und der AsSG-Film enthält Arsen (As). Dann wird eine Wärmebehandlung bei einer vorbestimmten Diffusionstemperatur und einer vorbestimmten Diffusionszeit durchgeführt, damit selektiv das Dotiermittel des n-Typs, welches den ersten Halbleiterbereich 14a mit der hohen Verunreinigungskonzentration ausbildet, eindiffundiert, wie dies in Fig. 3D gezeigt ist. Zwar ist in Fig. 3D ein einziger erster Halbleiterbereich 14a dargestellt, jedoch sind tatsächlich zahlreiche erste Halbleiterbereiche 14a periodisch matrixförmig angeordnet, damit viele Halbleiterdioden 10a auf dem Siliziumwafer 11 hergestellt werden. Dann wird mit der mit einer Verunreinigung dotierte Dünnfilm 24 entfernt. Da die Diffusionstiefe des ersten Halbleiterbereichs 14a schließlich ausreichend tief ist, so dass sie etwa die Hälfte der Dicke des Siliziumsubstrats 11 beträgt, ist es vorzuziehen, Phosphor (P), welches einen hohen Diffusionskoeffizienten aufweist, als Verunreinigungselement des n-Typs zu verwenden. Insbesondere ist es vorzuziehen, ein Verunreinigungselement des n-Typs auszuwählen, das einen höheren Diffusionskoeffizienten aufweist als die Verunreinigung des p-Typs, zum Zeitpunkt der Ausbildung des zweiten Halbleiterbereiches 13 des p-Typs, wie dies nachstehend erläutert wird. Es ist auch ein Gasphasendiffusionsverfahren möglich, bei welchem ein flüssiges Ausgangsmaterial wie Phosphorylchlorid (POCl₃) verwendet wird, also ohne den mit einer Verunreinigung dotierten Dünnfilm zu verwenden. Weiterhin ist es möglich, Verunreinigungsionen wie beispielsweise ³¹P⁺ mit vorbestimmter Dosis von beispielsweise 3 × 10¹⁵ cm^-2 bis 5 × 10¹⁶ cm^-2 zu implantieren, und sie dann (durch Wärmebehandlung) bis zu einer bestimmten Tiefe hineinzutreiben. Auch ⁷⁵As⁺ kann implantiert werden, jedoch ist dies nicht vorzuziehen, da Arsen (As) einen niedrigen Diffusionskoeffizienten aufweist, und eine höhere Diffusionstemperatur und eine längere Diffusionszeit benötigt. Wenn der mit einer Verunreinigung dotierte Dünnfilm 24 wendet wird, wird der mit einer Verunreinigung dotierte Dünnfilm 24 danach durch Naßätzung oder Trockenätzung entfernt. Selbst wenn der mit einer Verunreinigung dotierte Dünnfilm 24 nicht verwendet wird, wird der PSG-Film, der innerhalb des Diffusionsfensters zum Zeitpunkt des Einbringen entsteht, durch Naßätzung oder Trockenätzung entfernt.

(d) Daraufhin wird die zweite Hauptoberfläche 11A des Siliziumsubstrats 11 mit dem Photolack beschichtet (nicht dargestellt), um den Siliziumoxidfilm 41 auf der ersten Hauptoberfläche 11B des Siliziumsubstrats zu entfernen. Dann werden, wie in Fig. 3E gezeigt, Donor-Verunreinigungen wie Phosphor (P) und Arsen (As) durch Diffusion über die gesamte erste Hauptoberfläche 11B des Siliziumsubstrats 11 eingebracht, um den dritten Halbleiterbereich 15 des n-Typs auszubilden, der eine hohe Verunreinigungskonzentration aufweist (beispielsweise etwa 2 × 10¹⁹/cm³). Zu diesem Zeitpunkt wird der wenig tiefe erste Halbleiterbereich 14a des n-Typs in Fig. 3D tiefer hineingedrückt, so dass er zu einem tieferen ersten Halbleiterbereich 14b des n-Typs wird. Ein Bereich um den ersten Halbleiterbereich 14b des n-Typs herum ist der fünfte Halbleiterbereich 16 des n-Typs, der eine Verunreinigungskonzentration beibehält, die an sich bei dem Siliziumsubstrat 11 vorhanden ist. Auch ein Gasphasendiffusionsverfahren unter Verwendung eines flüssigen Ausgangsmaterials wie POCl₃ ohne Verwendung des mit einer Verunreinigung dotierten Dünnfilms ist möglich. Es ist ebenfalls möglich, Verunreinigungsionen wie ³¹P⁺, ⁷⁵As⁺ mit vorbestimmter Dosis zu implantieren, beispielsweise 3 × 10¹⁵ cm^-2 bis 5 × 10¹⁶ cm^-2, und sie dann (mittels Wärmebehandlung) bis zu einer gewünschten Diffusionstiefe einzubringen. Die Schichtdicke des Siliziumsubstrats, das sandwichartig zwischen dem ersten Halbleiterbereich 14b und dem dritten Halbleiterbereich 15 eingeschlossen wird, ist vorzugsweise so gewählt, dass die Schicht zu einer bestimmten Zeit in der Prozessreihenfolge (vgl. Fig. 3I) weiter hineingedrückt wird, so dass der vierte Halbleiterbereich 12 des p-Typs an der gesamten zweiten Hauptoberfläche 11A wie nachstehend erläutert ausgebildet wird, und der erste Halbleiterbereich 14 endgültig und vollständig mit dem dritten Halbleiterbereich 15 verbunden wird. Wie in Fig. 3E gezeigt ist, wird der PSG-Film, der innerhalb der Diffusionsfenster der ersten Hauptoberfläche 11B und der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 zum Zeitpunkt des Einbringens ausgebildet wurde, durch Naßätzung oder Trockenätzung entfernt.

(e) Daraufhin wird bei der ersten Hauptoberfläche 11B des Siliziumsubstrats 11 eine thermische Oxidation durchgeführt, um einen neuen Siliziumoxidfilm 42 mit einer Dicke von 300 nm bis 1,5 µm auszubilden. Zu diesem Zeitpunkt wird innerhalb des Diffusionsfensters, das für den ersten Halbleiterbereich 14 der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 verwendet wird, auch ein neuer Siliziumoxidfilm 43 mit einer Dicke von 300 nm bis 1,5 µm ausgebildet. Der Siliziumoxidfilm 21, der auf der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 aufgewachsen ist, vergrößert geringfügig seine Filmdicke. Wie in Fig. 3F gezeigt, wird zum Beispiel ein Negativ-Photolack 25 beispielsweise durch Schleuderbeschichtung auf die Seite der zweiten Hauptoberfläche 11A des Siliziumsubstrats aufgebracht. Dann wird die Photomaske 26 mit Mustern zur Ausbildung des zweiten Halbleiterbereichs 13 des p-Typs ordnungsgemäß oberhalb des Photolacks 25 ausgerichtet, um eine Bestrahlung mit Belichtungslicht durchzuführen. Als lichtundurchlässiges Muster wird ein Muster mit einer Fläche verwendet, die größer ist als das lichtundurchlässige Muster der Photomaske 23 in Fig. 3A, für den nichtbelichteten Teil in der Photomaske 26.

(f) Nach Entwicklung des auf diese Art und Weise belichteten Photolacks 25 wird dann ein Teil des Siliziumoxidfilms 21, der am Boden der Öffnung 25A in dem Photolack 25 freigelegt wurde, selektiv naß oder trocken geätzt, wodurch die in Fig. 3G dargestellte Geometrie erzielt wird. In diesem Fall wird der Photolack (nicht dargestellt) auch auf den Siliziumoxidfilm 42 an der Seite der ersten Hauptoberfläche 11B aufgebracht, um den Siliziumoxidfilm 42 zu schützen.

(g) Danach wird der Photolack 25 abgeschält, um einen mit Verunreinigungen dotierten Dünnfilm 27, beispielsweise einen stark dotierten Film aus Borglas (BSG), der Bor (B) als Dotiermittel enthält, als Akzeptor-Verunreinigung abzulagern. Es wird eine Wärmebehandlung bei einer vorbestimmten Diffusionstemperatur und über eine vorbestimmte Diffusionszeit durchgeführt, um selektiv die Akzeptor- Verunreinigung zur Ausbildung des zweiten Halbleiterbereichs 13a des p-Typs mit hoher Verunreinigungskonzentration von der Seite der zweiten Hauptoberfläche 11A des Siliziumsubstrats aus einzudiffundieren, das wie in Fig. 3H gezeigt freigelegt ist. Durch Einbringen (mittels Wärmebehandlung) zur Ausbildung des zweiten Halbleiterbereiches 13a des p-Typs wird der erste Halbleiterbereich 14b des n-Typs, der in Fig. 3G gezeigt ist, weiter nach innen gedrückt, und wird zu einem noch tieferen ersten Halbleiterbereich 14c. In dieser Stufe kann eine dünne Schicht aus dem Siliziumsubstrat 11 zwischen dem ersten Halbleiterbereich 14c und dem dritten Halbleiterbereich 15 angeordnet werden. Die Schichtdicke infolge des Siliziumsubstrats 11, das sandwichartig zwischen Spitzen des ersten Halbleiterbereichs 14c und des dritten Halbleiterbereichs 1 eingeschlossen ist, kann akzeptierbar sein, wenn die Schicht zu dem Zeitpunkt des Prozesses eingebracht wird, an welchem der vierte Halbleiterbereich 12 des p-Typs entlang der gesamten Oberfläche (siehe Fig. 3I) ausgebildet wird, und der erste Halbleiterbereich 14 endgültig und vollständig mit dem dritten Halbleiterbereich 15 verbunden wird. Dann werden der mit einer Verunreinigung dotierte Dünnfilm 27 und der Siliziumoxidfilm 21 auf der zweiten Hauptoberfläche 11A durch Naßätzung oder Trockenätzung entfernt. Im Falle der Naßätzung ist es selbstverständlich erforderlich, dass Photolack (nicht dargestellt) auch auf den Siliziumoxidfilm 42 auf der Seite der ersten Hauptoberfläche 11B aufgebracht wurde, um den Siliziumoxidfilm 42 zu schützen.

(h) Daraufhin wird, wie in Fig. 3I gezeigt, eine Akzeptor- Verunreinigung, beispielsweise Bor (B), vollständig entlang der gesamten Oberfläche von der Seite der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 aus eindiffundiert, um den ebenen vierten Halbleiterbereich 12 des p-Typs auszubilden. Durch Einbringen (mittels Wärmebehandlung) zur Ausbildung des ebenen vierten Halbleiterbereichs 12 des p-Typs werden Spitzen des zweiten Halbleiterbereichs 13a des p-Typs und des ersten Halbleiterbereichs 14c, wie dies in Fig. 3H gezeigt ist, noch weiter hineingedrückt, so dass aus ihnen der zweite Halbleiterbereich 13 des p-Typs bzw. der erste Halbleiterbereich 14 entsteht. Dies führt dazu, dass der erste Halbleiterbereich 14 vollständig mit dem dritten Halbleiterbereich 15 verbunden wird, wie dies in Fig. 3I gezeigt ist. Zur flächigen Diffusion einer Akzeptor- Verunreinigung zur Ausbildung des ebenen vierten Halbleiterbereichs 12 des p-Typs kann ein Verfahren eingesetzt werden, bei welchem ein mit Verunreinigungen dotierter Dünnfilm beispielsweise aus Borglas (BSG) verwendet wird, oder ein Gasphasendiffusionsverfahren, bei welchem ein Feststoffausgangsmaterial wie beispielsweise Bornitrid (BN) verwendet wird, oder ein flüssiges Ausgangsmaterial wie Bortribromid (BBr₃). Weiterhin ist es zulässig, Verunreinigungsionen wie beispielsweise ¹¹B⁺, ⁴⁹BF₂ ⁺ mit einer vorbestimmten Dosis von beispielsweise 3 × 10¹⁵ cm^-2 bis 5 × 10¹⁶ cm^-2 zu implantieren, und sie dann (mittels Wärmebehandlung) bis auf eine gewünschte Diffusionstiefe einzubringen. Wie in Fig. 3I gezeigt, führt dies dazu, dass der zweite Halbleiterbereich 13 des p-Typs und der erste Halbleiterbereich 14 des n-Typs sandwichartig zwischen dem vierten Halbleiterbereich 12 des p-Typs, der an der gesamten Seite der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 ausgebildet wird, und dem dritten Halbleiterbereich 15 des n-Typs eingeschlossen werden, der an der gesamten Seite der ersten Hauptoberfläche 11B ausgebildet wird. Der fünfte Halbleiterbereich 16 des n-Typs, der eine Verunreinigungskonzentration aufweist, wie sie an sich bei dem Siliziumsubstrat 11 vorhanden ist, wird so um den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 14 des n-Typs herum ausgebildet, dass er den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 14 des n-Typs umgibt; Der erste Halbleiterbereich 14 des n-Typs wird so ausgebildet, dass eine Verunreinigungskonzentration erzielt wird, die höher ist als bei dem fünften Halbleiterbereich 16 des n-Typs. Weiterhin bildet der erste Halbleiterbereich 14 des n-Typs die erste pn-Übergangsgrenzfläche 19 mit einer gekrümmten Oberfläche, die mit dem zweiten Halbleiterbereich 13 des p-Typs verbunden ist, der von einem Zentrumsabschnitt des vierten Halbleiterbereichs 12 des p-Typs ausgeht. Weiterhin werden der vierte Halbleiterbereich 12 des p-Typs und der fünfte Halbleiterbereich 16 des n-Typs mit relativ niedriger Verunreinigungskonzentration miteinander verbunden, um die zweite pn-Übergangsgrenzfläche auszubilden.

(i) Daraufhin werden, wie in Fig. 3J gezeigt, Dünnfilme aus Metall auf Oberflächen der Halbleiterschicht 12 des p-Typs und der Halbleiterschicht 15 des n-Typs abgelagert, durch ein Vakuumverdampfungsverfahren oder ein Sputterverfahren, um so die erste Hauptelektrodenschicht 18 und die zweite Hauptelektrodenschicht 17 mit einer Dicke von 1 µm bis 10 µm auszubilden.

(j) Schließlich wird, wie in Fig. 3K gezeigt, eine Kunstharzplatte 28 beispielsweise über der gesamten ersten Hauptoberfläche 11B (außerhalb der Elektrode 18) des Siliziumsubstrats 11 angebracht, um entlang Schneidelinien 29 getrennt zu werden, die mit einer gestrichelten Linie markiert sind, wie dies in Fig. 3K gezeigt ist. Obwohl nur zwei Schnittlinien 29 wie in Fig. 3K dargestellt sind, sind tatsächlich zahlreiche Schnittlinien 29 matrixförmig vorgesehen. Es ist nämlich in Fig. 3K nur eine einzige Halbleiterdiode dargestellt, jedoch sind tatsächlich viele Halbleiterdioden periodisch matrixförmig angeordnet, die gleichzeitig auf dem Siliziumwafer 11 hergestellt werden. Als Kunstharzplatte 28 kann ein Polyethylenfilm verwendet werden, ein Polypropylenfilm, ein Polyvinylchloridfilm, ein Polyethylenterephthalatfilm, ein Polybutylenterephthalatfilm, ein Polybutenfilm, ein Polybutadienfilm, ein Polyurethanfilm, ein Polymethylpentenfilm, ein Ethylenvinylacetat- Copolymerfilm, ein Ethylen(met)acrylsäure-Copolymerfilm, ein Ethylen(met)acrylsäuremethyl-Copolymerfilm, und ein Ethylen(met)acrylsäuremethyl-Copolymerfilm. Die Kunstharzplatte 28 kann auch ein aus diesen Filmen zusammenlaminierter Film sein. Die Filmdicke der Kunstharzplatte 28 beträgt normalerweise 10 bis 300 µm, bevorzugt 50 bis 200 µm. Die Ebene, die entlang der Trennlinie 29 auf diese Weise geschnitten wird, wird wie voranstehend erläutert die Chipaußenoberfläche 20. Die Chips, die jeweils in Form eines rechteckiger Quaders durch den Schneidprozess ausgebildet werden, können jeweils als die Halbleiterdioden 10a verwendet werden, die in Fig. 2A gezeigt sind. Nach dem Schneidprozess können mehrere Halbleiterdioden 10a mit der Geometrie eines rechteckigen Quaders, oder im Chipzustand, in einem Zustand aufbewahrt und transportiert werden, in welchem sie mit der Kunstharzplatte 28 verbunden sind. Zum Zeitpunkt des Prozesses zur Gehäuseausbildung, oder beim Zusammenbauprozess, um das Produkt zu erhalten, können daher die mehreren Halbleiterdioden 10a, die an der Kunstharzplatte 28 anhaften, einfach gehandhabt werden, beispielsweise wenn sie jeweils auf einer Spannvorrichtung wie beispielsweise einer Spannpatrone angebracht werden.

Bei dem Herstellungsverfahren für das Halbleiterbauelement gemäß der ersten Ausführungsform wird die Chipaußenoberfläche 20 der Halbleiterdiode 10a in Form eines rechteckigen Quaders annähernd senkrecht zu beiden Hauptoberflächen des Siliziumsubstrats 11 ausgebildet, wie sie durch den Schneidprozess geschnitten werden. Daher sind nicht, wie in der Vergangenheit, mehrere Bearbeitungsprozesse zur Ausbildung der Schrägflächenkontur erforderlich, und kann daher die Anzahl an Herstellungsschritten wesentlich verringert werden.

ZWEITE AUSFÜHRUNGSFORM

Nunmehr wird unter Bezugnahme auf Fig. 4 die Halbleiterdiode 10c gemäß der zweiten Ausführungsform der vorliegenden Erfindung erläutert. Zur Herstellung der in Fig. 4 dargestellten Halbleiterdiode diffundiert der erste Halbleiterbereich 34 des n-Typs selektiv von der Seite der ersten Hauptoberfläche 11b des Siliziumsubstrats 11 ein, also in entgegengesetzter Diffusionsrichtung im Vergleich zur ersten Ausführungsform. Es wird daran erinnert, dass der erste Halbleiterbereich 14 des n-Typs eine gekrümmte Oberfläche aufweist, die nach unten hin vorspringt, wie dies in Fig. 2A gezeigt ist. Im Gegensatz hierzu weist, wie aus Fig. 4 hervorgeht, der ersten Halbleiterbereich 34 des n-Typs eine gekrümmte Oberfläche auf, die nach oben hin vorspringt. Der zweite Halbleiterbereich 13 des p-Typs weist eine gekrümmte Oberfläche auf, die wie in Fig. 4 gezeigt nach unten vorspringt, und dieselbe Topologie wie in Fig. 2A aufweist.

Der vierte Halbleiterbereich 12 des p-Typs und der zweite Halbleiterbereich 13 werden daher mittels Diffusion von der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 aus hergestellt, und der dritte Halbleiterbereich 15 des n-Typs und der erste Halbleiterbereich 24 werden durch Diffusion von der ersten Hauptoberfläche 11B des Siliziumsubstrats 11 aus hergestellt. Bei der zweiten Ausführungsform tritt daher kein Problem wie beispielsweise die Kompensation der Verunreinigungselemente des n-Typs und des p-Typs auf. Hierdurch wird der Vorteil erzielt, dass die Verunreinigungskonzentration des n-Typs und die Verunreinigungskonzentration des p-Typs jedes Halbleiterbereichs 34, 13 einfach gesteuert werden kann, im Vergleich zu den Halbleiterdioden 10a und 10b bei der ersten Ausführungsform. Da im übrigen im wesentlichen derselbe Aufbau wie bei der Halbleiterdiode 10a vorhanden ist, die bei der ersten Ausführungsform verwendet wurde, und die Funktionsweise annähernd gleich ist, wird im übrigen auf eine Wiederholung der Beschreibung verzichtet.

Nunmehr wird ein Herstellungsverfahren für die Halbleiterdiode 10c gemäß der zweiten Ausführungsform unter Verwendung einer Folge von Querschnittsansichten von Prozessen erläutert, die in den Fig. 5A bis 5E dargestellt sind.

(a) Zuerst wird das Siliziumsubstrat (Siliziumwafer) 11 des ersten Leitfähigkeitstyps (n-Typ) hergestellt. Bei der Hauptoberfläche 11B und der zweiten Hauptoberfläche 11A des Siliziumsubstrats wird eine thermische Oxidation durchgeführt, um Siliziumoxidfilme 41 und 21 mit einer Dicke von 300 nm bis 1,5 µm auszubilden. Dann wird ein Diffusionsfenster in dem Siliziumoxidfilm 21 auf der zweiten Hauptoberfläche 11A unter Verwendung von Photolithographietechniken und Ätztechniken hergestellt. Nach vorheriger Ablagerung von Atomen aus Bor (B) als Verunreinigungselementen des p-Typs werden die Boratome (B) selektiv unter Verwendung des Diffusionsfensters zugeführt. Ein BSG-Film, der sich innerhalb des Diffusionsfensters der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 bei der vorherigen Ablagerung gebildet hat, wird durch Naßätzung entfernt. Die Verunreinigungselemente des p-Typs bilden unmittelbar nach Zuführung durch das Vorablagerungsverfahren einen sehr wenig tiefen zweiten Halbleiterbereich 13a mit einer Tiefe von 1 µm oder weniger, wie dies in Fig. 5A gezeigt ist.

(b) Bei dem Siliziumsubstrat 11 wird eine thermische Oxidation durchgeführt, um den Siliziumoxidfilm 44 mit einer Dicke von 300 µm bis 500 nm an der zweiten Hauptoberfläche 11A auszubilden, die innerhalb des Diffusionsfensters der zweiten Hauptoberfläche 11A freigelegt ist, so dass der freigelegte Abschnitt der zweiten Hauptoberfläche 11A durch die Siliziumoxidfilme 21 und 44 abgedeckt wird. Ein Diffusionsfenster wird in dem Siliziumoxidfilm 41 auf der ersten Hauptoberfläche 11B unter Verwendung von Photolithographietechniken und Ätztechniken hergestellt. Unter Verwendung des Diffusionsfensters werden dann Phosphoratome (P) als Verunreinigungselemente des n-Typs selektiv durch ein Vorablagerungsverfahren zugeführt, um den ersten Halbleiterbereich 34a auszubilden, wie dies in Fig. 5B gezeigt ist. Fig. 5B zeigt einen Zustand, in welchem der PSG-Film, der sich im Inneren des Diffusionsfensters der ersten Hauptoberfläche 11B des Siliziumsubstrats 11 zum Zeitpunkt der Vorablagerung gebildet hat, unter Einsatz einer Naßätzung entfernt wurde. Durch Wärmebehandlung zum Zeitpunkt des Vorablagerungsverfahrens der Verunreinigungselemente des n-Typs wird der zweite Halbleiterbereich 13a etwas tiefer hineingedrückt als dies in Fig. 5A gezeigt ist, und wird so zu einem geringfügig tieferen, zweiten Halbleiterbereich 13b, wie dies in Fig. 5B dargestellt ist. Durch die Einbringbehandlung (Wärmebehandlung) bei einer vorbestimmten Diffusionstemperatur in einer oxidierenden Atmosphäre werden der ersten Halbleiterbereich 34c und der zweite Halbleiterbereich 13b ausgebildet, wie dies in Fig. 5C gezeigt ist. Durch die Einbringbehandlung in der oxidierenden Atmosphäre wird ein neuer Siliziumoxidfilm 45 ebenfalls an der ersten Hauptoberfläche 11B des Siliziumsubstrats 11 ausgebildet, die in dem Diffusionsfenster freigelegt ist. Zu diesem Zeitpunkt schiebt sich eine aus dem Siliziumsubstrat 11 bestehende Schicht zwischen den ersten Halbleiterbereich 34c und den zweiten Halbleiterbereich 13b.

(c) Daraufhin wird der Siliziumoxidfilm 41 auf der ersten Hauptoberfläche 11B vollständig entfernt. Durch ein flächiges Vorablagerungsverfahren werden die Verunreinigungselemente des n-Typs in die erste Hauptoberfläche 11B eingebracht. Daraufhin werden die Verunreinigungselemente des n-Typs zusätzlich durch Wärmebehandlung tiefer eingebracht, um den fünften Halbleiterbereich 15a entlang der gesamten Oberfläche auszubilden, wie dies in Fig. 5D gezeigt ist. Fig. 5D zeigt einen Zustand, nachdem der PSG-Film, der sich auf der ersten Hauptoberfläche 11B des Siliziumsubstrats 11 zum Zeitpunkt der Ausbildung des fünften Halbleiterbereichs 15a gebildet hat, unter Verwendung einer Naßätzung entfernt wurde. Zu diesem Zeitpunkt werden der ersten Halbleiterbereich 34c und der zweite Halbleiterbereich 13c, die in Fig. 5C gezeigt sind, noch tiefer eingedrückt, so dass sie zu einem tieferen ersten Halbleiterbereich 34d und einem tieferen zweiten Halbleiterbereich 13c werden. Eine Schicht aus dem dünnen Siliziumsubstrat 11 ist immer noch zwischen dem tieferen ersten Halbleiterbereich 34d und dem tieferen zweiten Halbleiterbereich 13c vorhanden.

(d) Danach wird eine weitere thermische Oxidation des Siliziumsubstrats 11 durchgeführt, um einen neuen Siliziumoxidfilm 46 mit einer Dicke von 300 nm bis 500 nm auf der ersten Hauptoberfläche 11B herzustellen. Dann wird der Siliziumoxidfilm 21 auf der zweiten Hauptoberfläche 11A vollständig entfernt. Danach werden durch das flächige Vorablagerungsverfahren die Verunreinigungselemente des p-Typs in die zweite Hauptoberfläche 11A eingebracht, und wird eine zusätzliche Wärmebehandlung durchgeführt, um den vierten Halbleiterbereich 12 entlang der gesamten Oberfläche auszubilden, wie dies in Fig. 5E gezeigt ist. Fig. 5E zeigt einen Zustand, nachdem der BSG-Film, der sich auf der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 zum Zeitpunkt der Ausbildung des vierten Halbleiterbereichs 12 ausgebildet hat, durch Naßätzung entfernt wurde. Zu diesem Zeitpunkt werden der tiefere erste Halbleiterbereich 34d und der tiefere zweite Halbleiterbereich 13c noch tiefer hineingedrückt, und werden zum endgültigen ersten Halbleiterbereich 34 und zum endgültigen zweiten Halbleiterbereich 13, um miteinander den pn-Übergang auszubilden. Dies führt dazu, dass der fünfte Halbleiterbereich 16 des n-Typs, der eine Verunreinigungskonzentration aufweist, die an sich bei dem Siliziumsubstrat 11 vorhanden ist, um den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 34 des n-Typs herum verbleibt, so dass er den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 34 des n-Typs umgibt.

Da die darauffolgenden Prozesse dieselben sind, wie sie bezüglich Fig. 3J und danach anhand der ersten Ausführungsform beschrieben wurde, erfolgt hier keine erneute Beschreibung.

Bei dem Herstellungsverfahren für die Halbleiterdiode 10c gemäß der zweiten Ausführungsform der vorliegenden Erfindung kann entweder der Prozess zur Ausbildung des ersten Halbleiterbereichs 34 oder der Prozess zur Ausbildung des zweiten Halbleiterbereichs 13 als erster Prozess in der Reihenfolge der Prozesse durchgeführt werden. Weiterhin kann in der Prozessreihenfolge entweder der dritte Halbleiterbereich 15 oder der vierte Halbleiterbereich 12 zuerst ausgebildet werden.

DRITTE AUSFÜHRUNGSFORM

Fig. 6 ist eine Querschnittsansicht des Aufbaus einer Spannungsreglerdiode (Halbleiterdiode) als Halbleiterbauelement gemäß der dritten Ausführungsform der vorliegenden Erfindung. Die Halbleiterdiode 10d gemäß der dritten Ausführungsform weist den ersten Halbleiterbereich 34 des ersten Leitfähigkeitstyps (n-Typ) auf, den zweiten Halbleiterbereich 13 des zweiten Leitfähigkeitstyps (p-Typ), den dritten Halbleiterbereich 15 des ersten Leitfähigkeitstyps (n-Typ), den vierten Halbleiterbereich 12 des zweiten Leitfähigkeitstyps (p-Typ), und den fünften Halbleiterbereich 16 des ersten Leitfähigkeitstyps (n-Typ), der eine niedrigere Verunreinigungskonzentration als der erste Halbleiterbereich 34 aufweist. Der zweite Leitfähigkeitstyp ist entgegengesetzt zum ersten Leitfähigkeitstyp, und es ist zulässig, dass als erster Leitfähigkeitstyp der p-Typ festgelegt wird, und als zweiter Leitfähigkeitstyp der n-Typ. Wie aus Fig. 6 hervorgeht, weist der Bereich 34 des ersten Leitfähigkeitstyps eine erste Endoberfläche auf, eine zweite Endoberfläche gegenüberliegend der ersten Endoberfläche, sowie eine erste äußere Oberfläche, welche die erste Endoberfläche mit der zweiten Endoberfläche verbindet. Der zweite Halbleiterbereich 13 weist eine dritte Endoberfläche auf, eine vierte Endoberfläche gegenüberliegend der dritten Endoberfläche, und eine zweite Außenoberfläche, welche die dritte Endoberfläche mit der vierten Endoberfläche verbindet. Die vierte Endoberfläche ist mit der ersten Endoberfläche des ersten Halbleiterbereiches 34 verbunden. Der dritte Halbleiterbereich 15 ist mit dem ersten Halbleiterbereich 34 an der zweiten Endoberfläche des ersten Halbleiterbereichs 34 verbunden. Der vierte Halbleiterbereich 12 ist mit dem zweiten Halbleiterbereich 13 an einem oberen Teil der zweiten Außenoberfläche in der Nähe der dritten Endoberfläche verbunden. Der fünfte Halbleiterbereich 16 weist eine innere Oberfläche auf, die mit der ersten Außenoberfläche des ersten Halbleiterbereichs 34 und der zweiten Außenoberfläche des zweiten Halbleiterbereichs 13 verbunden ist, und ist weiterhin zwischen dem dritten Halbleiterbereich 15 und dem vierten Halbleiterbereich 12 angeordnet. Der vierte Halbleiterbereich 12 des zweiten Leitfähigkeitstyps kann mit dem zweiten Halbleiterbereich 13 an der dritten Endoberfläche verbunden sein, wenn die Verunreinigungskonzentration des vierten Halbleiterbereichs 12 höher ist als die Verunreinigungskonzentration des zweiten Halbleiterbereichs 13, da die Akzeptor-Verunreinigung für den vierten Halbleiterbereich 12 den oberen Teil des zweiten Halbleiterbereichs 13 einnimmt, so dass die Fläche für den zweiten Halbleiterbereich 13 schrumpft.

Ein ausgenommener Abschnitt (U-Nut) ist in dem ersten Halbleiterbereich 34 des n-Typs vorgesehen, um einen ersten Hauptelektrodenstopfen 64 zu vergraben, der eine höhere elektrische Leitfähigkeit aufweist als der ersten Halbleiterbereich 34, innerhalb des ausgenommenen Abschnitts, so dass der Stopfen 64 eine ohmschen Kontakt mit dem ersten Halbleiterbereich 34 herstellt. Ein ausgenommener Abschnitt (U-Nut) wird ebenfalls in dem zweiten Halbleiterbereich 13 des p-Typs ausgebildet, um einen zweiten Hauptelektrodenstopfen 63 mit höherem elektrischen Leitvermögen als jenem des zweiten Halbleiterbereiches 13 innerhalb des ausgenommenen Abschnitts zu vergraben, so dass der Stopfen 63 einen ohmschen Kontakt mit dem zweiten Halbleiterbereich 13 herstellt. Der erste Hauptelektrodenstopfen 64 und der zweite Hauptelektrodenstopfen 63 werden aus Materialien mit hohem elektrischen Leitvermögen hergestellt, die aus hochschmelzenden Metallen bestehen, beispielsweise Wolfram (W), Titan (Ti), oder Molybdän (Mo), und aus deren Siliziden (WSi₂, TiSi₂, MoSi₂). Es ist ebenfalls zulässig, diese Stopfen aus Polysilizium oder Polycid dieser Silizide herzustellen. Weiterhin wird der fünfte Halbleiterbereich 16 des n-Typs so ausgebildet, dass er den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 34 des n-Typs umgibt. Der fünfte Halbleiterbereich 16 des n-Typs wird so ausgebildet, dass er mit dem vierten Halbleiterbereich 12 des p-Typs verbunden ist, der entlang der zweiten Hauptoberfläche verläuft, sowie mit dem dritten Halbleiterbereich 15 des n-Typs, der entlang der zweiten Hauptoberfläche verläuft. Die erste Hauptelektrodenschicht 18 und die zweite Hauptelektrodenschicht 17, die aus Filmen aus Metall wie beispielsweise Aluminium (Al) bestehen, werden auf den Oberflächen der ersten Hauptoberflächen 11A und 11B des Siliziumsubstrats 11 so hergestellt, dass sie jeweils einen ohmschen Kontakt herstellen. Weiterhin ist die Hauptelektrodenschicht 18 mit dem ersten Halbleiterbereich 34 des n-Typs über den ersten Hauptelektrodenstopfen 64 verbunden. Entsprechend ist die zweite Hauptelektrodenschicht 17 mit dem zweiten Halbleiterbereich 13 des p-Typs über den zweiten Hauptelektrodenstopfen 63 verbunden.

Dies führt dazu, dass der zweite Halbleiterbereich 13 des p-Typs und der erste Halbleiterbereich 34 des n-Typs in einem Bereich zwischen dem vierten Halbleiterbereich 12 des p-Typs, der an der gesamten Seite der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 verläuft, und dem dritten Halbleiterbereich 15 des n-Typs angeordnet sind, der an der gesamten ersten Oberfläche 11B und im ebenen Zentrum der Halbleiterdiode 10d vorhanden ist. Weiterhin ist der fünfte Halbleiterbereich 16 des n-Typs, der eine (relativ niedrige) Verunreinigungskonzentration aufweist, wie sie an sich beim Siliziumsubstrat vorhanden ist, um den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 34 des n-Typs herum so angeordnet, dass er den zweiten Halbleiterbereich 13 des p-Typs und den ersten Halbleiterbereich 34 umgibt.

Obwohl entsprechende Figuren hierzu fehlen, wird ähnlich wie in den Fig. 2A und 4 die Halbleiterdiode 10d so hergestellt, dass eine Chipaußenoberfläche annähernd senkrecht zu beiden Hauptoberflächen des Siliziumsubstrats 11 verläuft, so dass sich die Form eines rechteckigen Quaders ergibt. Dies führt dazu, dass ein Endabschnitt der zweiten pn-Übergangsgrenzfläche (die pn-Übergangsgrenzfläche zwischen dem vierten Halbleiterbereich 12 des p-Typs und dem fünften Halbleiterbereich 16 des n-Typs mit relativ niedriger Verunreinigungskonzentration) an der Chipaußenoberfläche auftaucht, ähnlich wie bei der ersten und zweiten Ausführungsform.

Bei der Halbleiterdiode 10d gemäß der dritten Ausführungsform ist der erste Halbleiterbereich 34 des n-Typs mit einer vorbestimmten Verunreinigungskonzentration N_B, die durch Gleichung (1) festgelegt wird, mit dem zweiten Halbleiterbereich 13 des p-Typs verbunden, der sich von dem Zentrumsabschnitt des vierten Halbleiterbereichs 12 des p-Typs aus ausbreitet, und bildet die erste pn-Übergangsgrenzfläche, die innerhalb des Substrats 11 angeordnet und festgehalten wird. Wenn daher das Auftreten eines Durchbruchs in einem Bauelement beobachtet wird, dass die pn-Übergangsgrenzfläche innerhalb angeordnet aufweist, sowie die zweite pn-Übergangsgrenzfläche an dem umgebenden Teil, freiliegend an der Chipaußenoberfläche, wobei eine Rückwärtsvorspannung zwischen der ersten Hauptelektrodenschicht 18 und der zweiten Hauptelektrodenschicht 17 angelegt wird, tritt bei der ersten pn-Übergangsgrenzfläche früher ein Durchbruch auf als bei der zweiten pn-Übergangsgrenzfläche, die am Umgebungsbereich angeordnet ist. Dies liegt daran, dass der Durchbruch von der Position mit der höchsten Feldstärke aus ausgeht. Die Feldstärke an dem ersten pn-Übergang, der eine höhere Verunreinigungskonzentration der Halbleiterbereiche 34 des n-Typs aufweist, ist nämlich höher als beim zweiten pn-Übergang, der eine niedrigere Verunreinigungskonzentration des Halbleiterbereichs 6 des n-Typs aufweist. Selbst wenn daher bei der dritten Ausführungsform ein Teil vorhanden ist, an welchem die zweite pn-Übergangsgrenzfläche nach außen hin tritt, tritt der Durchbruch in der ersten pn-Übergangsgrenzfläche auf, die im Inneren angeordnet und dort beschränkt ist, und tritt keine Auswirkung der Oberflächenfeldstärke auf, die auf die zweite pn-Übergangsgrenzfläche zwischen den nach außen hin freiliegenden Teilen austritt.

Durch Ausbildung des ersten Hauptelektrodenstopfens 64 und des zweiten Hauptelektrodenstopfens 63 wird der Vorteil erzielt, dass Metallelekt 14532 00070 552 001000280000000200012000285911442100040 0002010161058 00004 14413rodenschichten direkt mit dem ersten Halbleiterbereich 34 des n-Typs und dem zweiten Halbleiterbereich 13 des p-Typs verbunden werden können. In Fig. 6 ist ein Hauptbetriebsbereich, der als Stromweg für den Hauptstrom der Halbleiterbauelemente dienen soll, zwischen dem ersten Hauptelektrodenstopfen 64 und dem zweiten Hauptelektrodenstopfen 63 vorhanden. Da die Metallelektrodenschichten die Halbleiterbereiche über sehr große Flächen kontaktieren können, einschließlich der ersten Hauptelektrodenschicht 18 und der zweiten Hauptelektrodenschicht 17, können darüber hinaus Kontaktwiderstände infolge ohmscher Kontakte verringert werden. Daher kann der Einfluß parasitärer Widerstände erheblich verringert werden, so dass man eine Spannungsreglerdiode mit höherer Genauigkeit erhält. Da im übrigen das gleiche wie bei der Halbleiterdiode 10a gemäß der ersten Ausführungsform gilt, und die Funktion annähernd gleich ist, wird hier auf eine erneute Erläuterung verzichtet.

Nunmehr wird ein Herstellungsverfahren für die Halbleiterdiode 10d gemäß der dritten Ausführungsform unter Verwendung einer Folge von Querschnittsansichten von Prozessen erläutert, die in den Fig. 7A bis 7D dargestellt sind.

(a) Zuerst wird das Siliziumsubstrat (Siliziumwafer) 11 des ersten Leitfähigkeitstyps (n-Typ) hergestellt. Mit der Hauptoberfläche 11B und der zweiten Hauptoberfläche 11A des Siliziumsubstrats wird eine thermische Oxidation durchgeführt, um Siliziumoxdifilme mit einer Dicke von 800 nm bis 2,0 µm auszubilden. Dann wird die zweite Hauptoberfläche 11A des Siliziumsubstrats 11 mit einem Photolack beschichtet, um den Siliziumoxidfilm der ersten Hauptoberfläche 11b des Siliziumsubstrats zu entfernen. Durch ein Vorablagerungsverfahren werden Donor-Verunreinigungen an der gesamten ersten Hauptoberfläche 11B des Siliziumsubstrats 11 eindiffundiert, um den dritten Halbleiterbereich 15 des n-Typs mit hoher Verunreinigungskonzentration auszubilden. Durch die Einbringbehandlung in einer oxidierenden Atmosphäre wird ein Siliziumoxidfilm 52 mit einer Dicke von 800 nm bis 2,0 µm auf der ersten Hauptoberfläche 11b des Siliziumsubstrats 11 hergestellt. Danach wird die erste Hauptoberfläche 11B des Siliziumsubstrats mit Photolack beschichtet, um den Siliziumoxidfilm der zweiten Hauptoberfläche 11A des Siliziumsubstrats zu entfernen. Dann werden durch das Vorablagerungsverfahren Akzeptor- Verunreinigungen von der zweiten Hauptoberfläche 11A eingebracht, und wird durch die Einbringbehandlung in einer oxidierenden Atmosphäre der vierte Halbleiterbereich 12 des p-Typs mit hoher Verunreinigungskonzentration entlang der gesamten Oberfläche ausgebildet, wie dies in Fig. 7A gezeigt ist. Zu diesem Zeitpunkt wird ein neuer Siliziumoxidfilm 51 mit einer Dicke von 300 nm bis 1,5 µm auf der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 ausgebildet, wie dies in Fig. 7A gezeigt ist. Hierbei kann entweder der dritte Halbleiterbereich 15 oder der vierte Halbleiterbereich 12 zuerst hergestellt werden.

(b) Dann wird der Siliziumoxidfilm 52 auf der ersten Hauptoberfläche 11B selektiv unter Verwendung von Photolithographietechniken und reaktiver Ionenätzung (RIE) geätzt, um einen Teil der ersten Hauptoberfläche 11B des Siliziumsubstrats 11 freizulegen. Nach Entfernen des Photolacks, der zum selektiven Ätzen des Siliziumoxidfilms 52 verwendet wurde, wird der Siliziumoxidfilm 52 als Ätzmaske zur Ausbildung eines ersten Diffusionsgrabens 62 wie in Fig. 7B gezeigt verwendet, mittels RIE oder Ionenätzung mittels Elektronenzyklotronresonanz (ECR), wobei ein Ätzgas wie beispielsweise Bortrioxid (BCl₃) verwendet wird, Siliziumtetrachlorid (SiCl₄), und Phosphortrioxid (PCl₃). Der erste Diffusionsgraben 62 wird beispielsweise mit einer Tiefe von 100 µm bis 150 µm ausgebildet, so dass er durch den dritten Halbleiterbereich 15 des n-Typs hindurchgeht. Entsprechend wird ein zweiter Diffusionsgraben 61 wie in Fig. 7B auf der zweiten Hauptoberfläche 11A des Siliziumsubstrats 11 hergestellt, unter Verwendung des Siliziumoxidfilms als Ätzmaskenmuster. Der zweite Diffusionsgraben 61 wird mit einer Tiefe von beispielsweise 100 µm bis 150 µm hergestellt, so dass er durch den vierten Halbleiterbereich 12 des p-Typs hindurchgeht.

(c) Dann wird eine thermische Oxidation des Siliziumsubstrats 11 durchgeführt, um einen neuen Siliziumoxidfilm 53 mit einer Dicke von 300 nm bis 600 nm innerhalb des ersten Diffusionsgrabens 62 und des zweiten Diffusionsgrabens 61 auszubilden. Danach wird ein Photolack auf die zweite Hauptoberfläche 11A des Siliziumsubstrats 11 aufgebracht, um erneut nur den Photolack am Ort des zweiten Diffusionsgrabens 61 durch photolithographische Techniken zu entfernen. In diesem Fall wird die erste Hauptoberfläche 11B des Siliziumsubstrats mit dem Photolack beschichtet, um den neuen Siliziumoxidfilm 53 zu schützen, so dass selektiv der Siliziumoxidfilm innerhalb des zweiten Diffusionsgrabens 61 entfernt wird. In das Siliziumsubstrat 11, das an einer inneren Wand und am Boden des zweiten Diffusionsgrabens 61 freiliegt, werden Akzeptor-Verunreinigungen durch das Vorablagerungsverfahren eingebracht, und bis zu einer vorbestimmten Diffusionstiefe von beispielsweise 10 µm bis 15 µm weiter hineinbefördert, so dass der zweite Halbleiterbereich 13 des p-Typs mit hoher Verunreinigungskonzentration, wie dies in Fig. 7C gezeigt ist, selektiv um den zweiten Diffusionsgraben 61 ausgebildet wird. Dies führt dazu, dass der vierte Halbleiterbereich 12 mit dem zweiten Halbleiterbereich 13 an einem oberen Teil der zweiten Außenoberfläche in der Nähe der dritten Endoberfläche verbunden wird. Allerdings kann auch der vierte Halbleiterbereich 12 mit dem zweiten Halbleiterbereich 13 an der dritten Endoberfläche verbunden werden, oder an der oberen Oberfläche des zweiten Halbleiterbereichs 13, wenn die Verunreinigungskonzentration des vierten Halbleiterbereichs 12 höher ist als die Verunreinigungskonzentration des zweiten Halbleiterbereichs 13, da die Akzeptor-Verunreinigungen für den vierten Halbleiterbereich 12 in den oberen Teil des zweiten Halbleiterbereiches 13 hineindiffundieren; um so die Grenze zwischen dem vierten Halbleiterbereich 12 und dem zweiten Halbleiterbereich 13 zu ändern, so dass die Fläche für den zweiten Halbleiterbereich 13 schrumpft.

(d) Ein Oxidationsfilm 54 mit einer Dicke von 300 nm bis 600 nm wird innerhalb des zweiten Diffusionsgrabens 61 durch die Einbringbehandlung in einer oxidierenden Atmosphäre ausgebildet, damit man die erforderliche Tiefe des zweiten Halbleiterbereichs 13 des p-Typs erhält. Danach wird ein neuer Photolack auf die erste Hauptoberfläche 11B des Siliziumsubstrats 11 aufgebracht. Dann wird der Photolack mit einem Muster versehen, um den ersten Diffusionsgraben 62 durch ein photolithographisches Verfahren zu belichten. Weiterhin wird die zweite Hauptoberfläche 11A des Siliziumsubstrats 11 mit Photolack beschichtet, um den Oxidationsfilm 54 zu schützen, so dass selektiv der Siliziumoxidfilm innerhalb des ersten Diffusionsgrabens 62 entfernt wird. Bei dem Siliziumsubstrat 11, das an einer Innenwand und am Boden des ersten Diffusionsgrabens 62 freiliegt, werden die Donor-Verunreinigungen durch das Vorablagerungsverfahren eingebracht. Weiterhin wird eine Einbringbehandlung durchgeführt, um eine vorbestimmte Diffusionstiefe von beispielsweise 30 µm bis 50 µm des ersten Halbleiterbereichs 34 des n-Typs zu erzielen, wie dies in Fig. 7D gezeigt ist. Dann wird der erste Halbleiterbereich 34 des n-Typs mit hoher Verunreinigungskonzentration selektiv um den ersten Diffusionsgraben 62 herum ausgebildet. Zu diesem Zeitpunkt wird auch eine noch tiefere Diffusion des zweiten Halbleiterbereichs 13 des p-Typs vorgenommen. Dies führt dazu, wie dies in Fig. 7D gezeigt ist, dass die erste pn-Übergangsgrenzfläche zwischen dem ersten Halbleiterbereich 34 des n-Typs und dem zweiten Halbleiterbereich 13 angeordnet wird. Es ist zulässig, den ersten Halbleiterbereich 34 vor dem zweiten Halbleiterbereich 13 herzustellen.

(e) Danach werden hochschmelzende Metalle, beispielsweise W, Ti und Mo, oder deren Silizide (WSi₂, TiSi₂, MoSi₂) selektiv durch ein selektives CVD-Verfahren innerhalb des ersten Diffusionsgrabens 62 und des zweiten Diffusionsgrabens 61 abgelagert, um den erste Hauptelektrodenstopfen 64 und den zweiten Hauptelektrodenstopfen 63 im Inneren des ersten Diffusionsgrabens 62 bzw. des zweiten Diffusionsgrabens 61 zu vergraben. Es ist ebenfalls zulässig, durch ein ganzflächiges CVD-Verfahren diese hochschmelzenden Metalle oder deren Silizide auf der gesamten Oberfläche abzulagern, woran sich ein Einebnungsprozess anschließt, beispielsweise ein Rückätzprozess oder chemisch-mechanisches Polieren (CMP), damit die hochschmelzenden Metalle oder deren Silizide in dem ersten und zweiten Diffusionsgraben 62 und 61 vergraben werden. Wenn der vierte Halbleiterbereich 12 mit dem zweiten Halbleiterbereich 13 an der dritten Endoberfläche verbunden ist, so durchdringt in einem Fall, in welchem die Verunreinigungskonzentration des vierten Halbleiterbereiches 12 höher ist als die Verunreinigungskonzentration des zweiten Halbleiterbereiches 13, der zweite Hauptelektrodenstopfen 63 den vierten Halbleiterbereich 12, um den zweiten Diffusionsgraben 61 zu vergraben.

Da die darauffolgenden Prozesse die gleichen sind, wie sie anhand von Fig. 3J und danach bezüglich der ersten Ausführungsform beschrieben wurden, erfolgt hier keine erneute Beschreibung.

Es ist ebenfalls möglich, den dritten Halbleiterbereich 15 und den vierten Halbleiterbereich 12 nach Ausbildung des ersten Halbleiterbereiches 34 und des zweiten Halbleiterbereiches 13 innerhalb des ersten Diffusionsgrabens 62 und des zweiten Diffusionsgrabens 61 herzustellen.

Da bei dem Herstellungsverfahren für die Halbleiterdiode 10d gemäß der dritten Ausführungsform der erste Halbleiterbereich 34 und der zweite Halbleiterbereich 13 in dem Halbleitersubstrat 11 über den ersten Diffusionsgraben und den zweiten Diffusionsgraben 61 ausgebildet werden, ist eine Wärmediffusionsbehandlung bei hoher Diffusionstemperatur und langer Diffusionszeit nicht erforderlich, was den Herstellungswirkungsgrad verbessert. Weiterhin treten keine kristallographischen Defekte infolge einer Wärmediffusionsbehandlung bei hoher Diffusionstemperatur und langer Diffusionszeit auf. Da eine relativ wenig tiefe Diffusion erforderlich ist, lassen sich auch die Verunreinigungskonzentration des ersten Halbleiterbereichs 34 und des zweiten Halbleiterbereichs 13 einfach steuern.

ANDERE AUSFÜHRUNGSFORMEN

Verschiedene Abänderungen werden Fachleuten auf diesem Gebiet auffallen, nachdem sie die technische Lehre der vorliegenden Erfindung kennengelernt haben, ohne von deren Umfang abzuweichen. Wenn beispielsweise bei dem in Fig. 3B dargestellten Prozess der Siliziumoxidfilm 21 auf der zweiten Hauptoberfläche 11A geätzt wird, um das Diffusionsfenster für die selektive Diffusion auszubilden, wird Photolack (nicht dargestellt) auf den Siliziumoxidfilm 41 auf der Seite der ersten Hauptoberfläche 11B aufgebracht, damit der Siliziumoxidfilm 41 geschützt wird. In diesem Fall ist es ebenfalls möglich, den Siliziumoxidfilm 41 vollständig zu entfernen, ohne den Siliziumoxidfilm 41 auf der Seite der ersten Hauptoberfläche 11B zu schützen. Es ist möglich, den dritten Halbleiterbereich 15 des n-Typs dadurch auszubilden, dass man die Verunreinigungselemente des n-Typs an der gesamten ersten Hauptoberfläche 11B des Siliziumsubstrats 11 zum selben Zeitpunkt eindiffundieren läßt, an welchem die Verunreinigungselemente des n-Typs selektiv auf der Öffnung 21A des Siliziumoxidfilms 21 eindiffundieren, damit der erste Halbleiterbereich 14 ausgebildet wird. Auf diese Art und Weise kann die Anzahl an Prozessschritten verringert werden.

Obwohl eine Spannungsreglerdiode als Beispiel für die Halbleiterdiode bei ersten bis dritten Ausführungsform erläutert wurde, ist es selbstverständlich möglich, die vorliegende Erfindung bei einem Leistungshalbleiterbauelement einzusetzen, das eine höhere maximale Betriebsspannung aufweist als eine Spannungsreglerdiode.

Daher umfaßt die vorliegende Erfindung selbstverständlich verschiedene Ausführungsformen, Abänderungen und dergleichen, die nicht voranstehend im einzelnen erläutert wurden. Wesen und Umfang ergeben sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen und sollen von den beigefügten Patentansprüchen umfaßt sein.

Claims (20)

1. Halbleiterbauelement, welches aufweist:
einen ersten Halbleiterbereich mit einem ersten Leitfähigkeitstyp, der durch eine erste Endoberfläche, eine zweite Endoberfläche gegenüberliegend der ersten Endoberfläche sowie eine erste Außenoberfläche gebildet wird, welche die erste und zweite Endoberfläche verbindet;
einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps, der durch eine dritte Endoberfläche, eine vierte Endoberfläche gegenüberliegend der dritten Endoberfläche sowie eine zweite Außenoberfläche gebildet wird, welche die dritte und vierte Endoberfläche verbindet, wobei die vierte Endoberfläche in Kontakt mit der ersten Endoberfläche steht;
einen dritten Halbleiterbereich des ersten Leitfähigkeitstyps, der mit dem ersten Halbleiterbereich an der zweiten Endoberfläche verbunden ist;
einen vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, der mit dem zweiten Halbleiterbereich an der dritten Endoberfläche verbunden ist; und
einen fünften Halbleiterbereich, der eine innere Oberfläche in Kontakt mit der ersten und zweiten Außenoberfläche aufweist, und eine Verunreinigungskonzentration aufweist, die niedriger ist als beim ersten Halbleiterbereich, und so ausgebildet ist, dass der fünfte Halbleiterbereich den ersten und zweiten Halbleiterbereich umgibt, wobei der fünfte Halbleiterbereich zwischen dem dritten und vierten Halbleiterbereich angeordnet ist.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Außenoberfläche des fünften Halbleiterbereichs als Chipaußenoberfläche des Halbleiterbauelements dient, und die Chipaußenoberfläche im wesentlichen orthogonal zur zweiten Endoberfläche des ersten Halbleiterbereichs verläuft.

3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der fünfte Halbleiterbereich aus einem Wafer besteht, der aus einem massiven Kristall geschnitten ist.

4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass eine erste Hauptelektrodenschicht auf einer unteren Oberfläche des dritten Halbleiterbereichs vorgesehen ist, und eine zweite Hauptelektrodenschicht, die auf einer oberen Oberfläche des vierten Halbleiterbereichs vorgesehen ist.

5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass ein erster Hauptelektrodenstopfen vorgesehen ist, der den vierten Halbleiterbereich durchdringt, und in dem ersten Halbleiterbereich vergraben ist, so dass er in Kontakt mit der ersten Hauptelektrodenschicht steht, wobei der erste Hauptelektrodenstopfen ein elektrisches Leitvermögen aufweist, das höher ist als das elektrische Leitvermögen des ersten Halbleiterbereichs.

6. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass ein zweiter Hauptelektrodenstopfen vorgesehen ist, der in dem zweiten Halbleiterbereich vergraben ist, so dass er in Kontakt mit der zweiten Hauptelektrodenschicht steht, wobei der zweite Hauptelektrodenstopfen ein elektrisches Leitvermögen aufweist, das höher ist als das elektrische Leitvermögen des zweiten Halbleiterbereichs.

7. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der fünfte Halbleiterbereich den ersten Leitfähigkeitstyp aufweist.

8. Halbleiterbauelement, welches aufweist:
einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps, der durch eine erste Endoberfläche, eine zweite Endoberfläche gegenüberliegend der ersten Endoberfläche sowie eine erste Außenoberfläche gebildet wird, welche die erste und zweite Endoberfläche verbindet;
einen zweiten Halbleiterbereich des zweiten Leitfähigkeitstyps, der durch eine dritte Endoberfläche, eine vierte Endoberfläche gegenüberliegend der dritten Endoberfläche, und eine zweite Außenoberfläche gebildet wird, welche die dritte und vierte Endoberfläche verbindet, wobei die vierte Endoberfläche in Kontakt mit der ersten Endoberfläche steht;
einen dritten Halbleiterbereich des ersten Leitfähigkeitstyps, der mit dem ersten Halbleiterbereich an der zweiten Endoberfläche verbunden ist;
einen vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, der mit einem oberen Teil der zweiten Außenoberfläche in der Nähe der dritten Endoberfläche verbunden ist; und
einen fünften Halbleiterbereich, der eine innere Oberfläche in Kontakt mit der ersten und zweiten Außenoberfläche aufweist, und eine Verunreinigungskonzentration, die niedriger ist als beim ersten Halbleiterbereich, und so ausgebildet ist, dass der fünfte Halbleiterbereich den ersten und zweiten Halbleiterbereich umgibt, und der fünfte Halbleiterbereich zwischen dem dritten und vierten Halbleiterbereich angeordnet ist.

9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Außenoberfläche des fünften Halbleiterbereiches als Chipaußenoberfläche des Halbleiterbauelements dient, und die Chipaußenoberfläche im wesentlichen orthogonal zur zweiten Endoberfläche des ersten Halbleiterbereiches verläuft.

10. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass der fünfte Halbleiterbereich aus einem Wafer besteht, der aus einem massiven Kristall geschnitten ist.

11. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass eine erste Hauptelektrodenschicht auf einer unteren Oberfläche des dritten Halbleiterbereichs vorgesehen ist, und eine zweite Hauptelektrodenschicht auf einer oberen Oberfläche des vierten Halbleiterbereichs vorgesehen ist.

12. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass ein erster Hauptelektrodenstopfen vorgesehen ist, der in dem ersten Halbleiterbereich vergraben ist, so dass er in Kontakt mit der ersten Hauptelektrodenschicht steht, wobei der erste Hauptelektrodenstopfen ein elektrisches Leitvermögen aufweist, das höher ist als das elektrische Leitvermögen des ersten Halbleiterbereichs.

13. Halbleiterbauelement nach Anspruch 11, dadurch gekennzeichnet, dass ein zweiter Hauptelektrodenstopfen vorgesehen ist, der in dem zweiten Halbleiterbereich vergraben ist, so dass er in Kontakt mit der zweiten Hauptelektrodenschicht steht, wobei der zweite Hauptelektrodenstopfen ein elektrisches Leitvermögen aufweist, das höher ist als das elektrische Leitvermögen des zweiten Halbleiterbereichs.

14. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass der fünfte Halbleiterbereich den ersten Leitfähigkeitstyp aufweist.

15. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten:
Erzeugung eines Halbleitersubstrats, das durch eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüberliegend der ersten Hauptoberfläche bestimmt wird;
Ausbildung eines ersten Halbleiterbereichs durch selektives Dotieren von Verunreinigungselementen eines ersten Leitfähigkeitstyps durch ein erstes Diffusionsfenster, das auf der zweiten Hauptoberfläche angeordnet ist, bis zu einer vorbestimmten Diffusionstiefe;
Ausbildung eines zweiten Halbleiterbereichs zur Ausbildung eines pn-Übergangs mit dem ersten Halbleiterbereich, durch selektives Dotieren von Verunreinigungselementen eines zweiten Leitfähigkeitstyps durch ein zweites Diffusionsfenster, das eine größere Fläche als das erste Diffusionsfenster aufweist, wobei das zweite Diffusionsfenster auf der zweiten Hauptoberfläche angeordnet ist;
Ausbildung eines dritten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des ersten Leitfähigkeitstyps durch die gesamte erste Hauptoberfläche; und
Ausbildung eines vierten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptoberfläche.

16. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten:
Erzeugung eines Halbleitersubstrats, das durch eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüberliegend der ersten Hauptoberfläche bestimmt wird;
Ausbildung eines ersten Halbleiterbereichs durch selektives Dotieren von Verunreinigungselementen eines ersten Leitfähigkeitstyps durch ein erstes Diffusionsfenster, das auf der ersten Hauptoberfläche angeordnet ist, bis zu einer vorbestimmten Diffusionstiefe;
Ausbildung eines zweiten Halbleiterbereichs zur Ausbildung eines pn-Übergangs mit dem ersten Halbleiterbereich, durch selektives Dotieren von Verunreinigungselementen eines zweiten Leitfähigkeitstyps durch ein zweites Diffusionsfenster, das auf der zweiten Hauptoberfläche angeordnet ist;
Ausbildung eines dritten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des ersten Leitfähigkeitstyps durch die gesamte erste Hauptoberfläche; und
Ausbildung eines vierten Halbleiterbereichs durch Dotieren der Verunreinigungselemente des zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptoberfläche.

17. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten:
Erzeugung eines Halbleitersubstrats, das durch eine erste Hauptoberfläche und eine zweite Hauptoberfläche gegenüberliegend der ersten Hauptoberfläche bestimmt wird;
Ausbildung eines dritten Halbleiterbereichs durch Dotieren von Verunreinigungselementen eines ersten Leitfähigkeitstyps durch die gesamte erste Hauptoberfläche;
Ausbildung eines vierten Halbleiterbereichs durch Dotieren von Verunreinigungselementen eines zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptoberfläche;
Ausbildung eines ersten Diffusionsgrabens; der den dritten Halbleiterbereich durchdringt, von einem Teil der ersten Hauptoberfläche aus;
Ausbildung eines zweiten Diffusionsgrabens, der den vierten Halbleiterbereich durchdringt, von einem Teil der zweiten Hauptoberfläche aus;
Ausbildung eines ersten Halbleiterbereichs durch selektives dotieren der Verunreinigungselemente des ersten Leitfähigkeitstyps von einer Innenwand und vom Boden des ersten Diffusionsgrabens aus; und
Ausbildung eines zweiten Halbleiterbereichs durch selektives Dotieren der Verunreinigungselemente des zweiten Leitfähigkeitstyps von der Innenwand und dem Boden des zweiten Diffusionsgrabens aus.

18. Herstellungsverfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Halbleitersubstrat durch Schneiden in Ebenen unterteilt wird, die im wesentlichen senkrecht zur ersten Hauptoberfläche verlaufen, um mehrere Halbleiterchips zu erhalten, die jeweils die Form eines rechteckigen Quaders aufweisen.

19. Herstellungsverfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Halbleitersubstrat durch Schneiden in Ebenen unterteilt wird, die im wesentlichen senkrecht zur ersten Hauptoberfläche verlaufen, um mehrere Halbleiterchips zu erhalten, die jeweils die Form eines rechteckigen Quaders aufweisen.

20. Herstellungsverfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Halbleitersubstrat durch Schneiden in Ebenen unterteilt wird, die im wesentlichen senkrecht zur ersten Hauptoberfläche verlaufen, um mehrere Halbleiterchips zu erhalten, die jeweils die Form eines rechteckigen Quaders aufweisen.