DE2950413C2 - - Google Patents

Info

Publication number
DE2950413C2
DE2950413C2 DE2950413A DE2950413A DE2950413C2 DE 2950413 C2 DE2950413 C2 DE 2950413C2 DE 2950413 A DE2950413 A DE 2950413A DE 2950413 A DE2950413 A DE 2950413A DE 2950413 C2 DE2950413 C2 DE 2950413C2
Authority
DE
Germany
Prior art keywords
zone
insulating layer
source
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2950413A
Other languages
English (en)
Other versions
DE2950413A1 (de
Inventor
Wolfgang Martin Burlington Mass. Us Feist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE2950413A1 publication Critical patent/DE2950413A1/de
Application granted granted Critical
Publication of DE2950413C2 publication Critical patent/DE2950413C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Isolierschicht-Feldeffekttransistors mit den im Oberbegriff von Patentanspruch 1 angegebenen Merkmalen.
Wie allgemein bekannt ist, erfordern Hochleistungs-MOS-Feld­ effekttransistoren allgemein Kanallängen unter 3 µm und sogar in der Größenordnung von 0,5 bis 1,0 µm. Jedoch ist es sehr schwierig, diese kleinen Abmessungen mit gegenwärtigen photo­ lithographischen Techniken zu verwirklichen. Diese Schwierig­ keit hat daher zur Entwicklung von verschiedenen Transistor­ typen mit Kanallängen geführt, die auf andere Weise als auf photolithographischem Wege markiert wurden. Eine derartige Anordnung wird allgemein als D-MOS-Transistor bezeichnet. Bei einer solchen Anordnung werden, wie aus der US-Patentschrift 40 58 822 bekannt ist, Dotierstoffe von entgegengesetztem Leitungstyp durch zweimaliges Diffundieren unterschiedlich tief in ein Siliziumsubstrat über eine nicht kritische Masken­ öffnung eingebracht, so daß ein Kabel von einer Länge gleich dem Tiefenunterschied der ausgebildeten elektrischen Übergangs­ zonen entsteht. Da jedoch die Dotierungskonzentration entlang des Kanals schwankt, besteht eine sehr kritische Abhängigkeit der Einschaltspannung als Funktion der Dotierung von der Lage im Kanal und der Konzentration, bei der sich die beiden Diffu­ sionsprofile überschneiden. In der Praxis zeigt daher die Ein­ schaltspannung oder Schwellenspannung relativ große Schwan­ kungen, da es sehr schwierig ist, die beiden Diffusionsvorgänge zu steuern.
Andere Typen von Transistoren, bei denen die Kanalweite mit anderen als photolithographischen Mitteln beeinflußt wird, sind sogenannte V-MOS-Transistoren und D-V-MOS-Transistoren. Bei einem V-MOS-Transistor wird die Kanallänge allgemein durch das Ausdiffundieren von Bor in ein N-Substrat von einer auf dem Substrat ausgebildeten P-epitaktische Schicht in Verbindung mit einer durch die epitaktische Schicht in das Substrat hineinge­ ätzten Vertiefung bestimmt. Bei einem D-V-MOS-Transistor wird der Kanal allgemein durch ein Borimplantat von der oberen Oberfläche, durch die die Source und Drain bildende N⁺-Schicht und ebenso durch die Überschneidung der implantierten Zone mit den Wänden einer V-förmigen Vertiefung gebildet.
Aus der europäischen Patentanmeldung 0 05 750 (nicht vorver­ öffentlicht) ist es ferner bekannt, bei der Herstellung von Isolierschicht-Feldeffekttransistoren eine Wolfram-Masken­ schicht in einem Bereich oberhalb einer Kanalzone durch seit­ liches Abätzen zu entfernen, so daß bei nachfolgender Ionen­ implantation zur Dotierung eine Kanalzone vorbestimmter Breite unterhalb des durch seitliches Ätzen der Wolframschicht frei­ gelegten Teiles des Halbleiterkörpers zur Verfügung steht.
Durch die Erfindung soll die Aufgabe gelöst werden, ein Ver­ fahren zur Herstellung eines Isolierschicht-Feldeffekttransi­ stors mit den Merkmalen des Oberbegriffes von Patentanspruch 1 so auszugestalten, daß der kurze Kanal eine gleichmäßige Dotierungskonzentration aufweist und die Ausbildung von parasitären Kapazitäten zwischen den Elektroden und der Driftzone verhältnismäßig gering ist, ohne daß die Herstellung gegenüber vergleichbaren bekannten Herstellungsverfahren auf­ wendiger wird.
Diese Aufgabe wird durch die im kennzeichnenden Teil von Patentanspruch 1 angegebenen Verfahrensschritte gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen dieses Ver­ fahrens sind Gegenstand der Patentansprüche 2-6.
Aufgrund angegebener Techniken erhält man Feldeffekt-Anord­ nungen mit einem gleichmäßig dotierten und insbesondere durch Ionenimplantation dotierten kurzen Kanal. Dabei ist die Kanal­ länge abhängig von einem genau gesteuerten chemischen Ätzpro­ zeß. Wird zudem eine relativ dicke Oxid- oder Isolationsschicht über der Driftregion und über dieser Oxidschicht eine Gate­ elektrode ausgebildet, so wird durch diese dicke Oxidschicht die Ausbildung einer parasitären Kapazität zwischen dieser Elektrode und der Driftzone verringert.
Einzelheiten seien nachfolgend anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Im ein­ zelnen zeigen
Fig. 1 bis 9 schematische Querschnittsansichten eines Teiles einer Feldeffekt-Anordnung nach den einzelnen Herstellungsschritten und
Fig. 10 eine schematische Querschnittsansicht eines Teiles einer Feldeffekt-Anordnung für eine weitere Ausführungsform bei einem Zwischenstadium des Herstellungsver­ fahrens der vorliegend angegebenen Art.
Anhand der Fig. 1 bis 9 sei nachfolgend die Herstellung einer Feldeffekt-Anordnung beschrieben. Gemäß Fig. 1 ist ein p-leitendes Siliziumsubstrat 10 mit einer vor­ zugsweise zur Kristallebene 100 parallelliegenden Ober­ fläche und einer Dotierungskonzentration im Bereich von 5 × 1014 bis 1015 Atomen/cm3 mit einer etwa 0,15 bis 0,3 µm dicken Siliziumdioxidschicht 12 überzogen, die in herkömmlicher Weise durch thermische Oxidation oder durch Aufdampfen oder durch eine Kombination von beidem gebildet sein kann. Diese Siliziumdioxidschicht ist mit einer Siliziumnitridschicht 14 in einer Stärke von etwa 0,15 µm durch herkömmliches chemisches Aufdampfen be­ deckt. Über der Siliziumnitridschicht 14 ist eine Photo­ resistschicht 16 ausgebildet, die auf herkömmlichem photolithographischem Wege teilweise wieder entfernt ist und somit eine Maske 18 - wie gezeigt - bildet. Die­ se Photoresistmaske 18 dient dazu, freiliegende Teile der Siliziumnitridschicht 14 und der dann freiliegenden angrenzenden Siliziumdioxidschicht 12 auf irgendeine be­ kannte Weise zu entfernen. Beispielsweise können die freiliegenden Bereiche der Siliziumnitridschicht 14 durch herkömmliche Plasmaätzung und die danach freilie­ genden Bereiche der Siliziumdioxidschicht 12 durch ge­ eignete chemische Ätzmittel, etwa Flußsäurelösung, oder ebenfalls durch Plasmaätzung entfernt werden. Damit wird, wie später noch klarer werden wird, die zusammen­ gesetzte Siliziumdioxidschicht 12 und Siliziumnitrid­ schicht 14 im Bereich der Feld- oder Isolationszone weggeätzt, während sie im Bereich der mesaförmigen Zone erhalten bleibt, wie Fig. 2 zeigt. Die verbleibenden Teile der zusammengesetzten Siliziumdioxidschicht 12 und Siliziumnitridschicht 14 bilden eine ätzfeste Maske 20, und die durch diese Maske 20 freigelegten Bereiche des Siliziumsubstrates 10 werden einem geeigneten Ätz­ mittel, entweder isotropischer oder anisotropischer Art ausgesetzt, so daß diese Bereiche des Siliziumsubstrates 10 bis zu einer Tiefe von etwa 0,3 bis 0,4 µm geätzt werden. Anschließend wird die Oberfläche der so gebilde­ ten Anordnung einer Ionenimplantation unterzogen und Teilchen 22, im vorliegenden Falle Boratome, mit einer Dosierung von 5 × 1013 Atomen/cm2 bis 5 × 1014 Atomen/ cm2 bei einer Implantationsenergie von etwa 40 keV im­ plantiert. Die Anordnung wird dann in herkömmlicher Wei­ se erhitzt, um durch Tempern irgendwelche Implantierungs­ schäden zu beseitigen und die die p-leitenden Zonen 24 bildenden implantierten Boratome zu aktivieren.
Wie Fig. 3 zeigt, wird die Anordnung danach oxidiert und an den Seitenwänden des mesaförmigen Siliziumsub­ strates 10 eine etwa 0,6 bis 0,8 µm dicke Siliziumdio­ xidschicht 26 ausgebildet, so daß in den Isolationszo­ nen eine im wesentlichen in gleicher Ebene wie die An­ ordnungsoberfläche liegende Oberfläche entsteht. In die­ sem Zusammenhang sei angemerkt, daß während der Oxida­ tion der Bordotierungsstoff weiter in das Siliziumsub­ strat 10 hinein verlagert wird. Das Borimplantat und damit die p-leitenden Zonen 24 gemäß Fig. 2 verhindern die Ausbildung einer Inversionsschicht an der Oberflä­ che des mit einem hohen spezifischen Widerstand behafte­ ten Siliziumsubstrates 10, die die Isolation der Anord­ nung zerstören würde.
Auf die Oberfläche der Anordnung wird schließlich eine Photoresistschicht 28 aufgebracht, das geeignete Masken­ muster ausgebildet und mittels herkömmlicher photolitho­ graphisch-chemischer Ätztechniken geätzt, so daß die in Fig. 3 gezeigte Maske 30 entsteht. Die von der Photore­ sistmaske 30 freigelegten Bereiche der Siliziumnitrid­ schicht 14 und der Siliziumdioxidschicht 12 werden in gleicher herkömmlicher Weise, wie bereits in Verbindung mit den Fig. 1 und 2 angegeben, entfernt und dadurch Bereiche der darunterliegenden Oberfläche des Silizium­ substrates 10 freigelegt, in denen dann die Source- und Drainzonen 36 und 38 der Anordnung entsprechend Fig. 4 ausgebildet werden. Die verbleibenden Teile der zusam­ mengesetzten Siliziumnitridschicht 14 und der Silizium­ dioxidschicht 12 bilden eine Ionenimplantationsmaske 32 gemäß Fig. 4. In einem nachfolgenden Arbeitsgang werden Teilchen, im vorliegenden Falle Arsenatome, in die von der Ionenimplantationsmaske 32 nicht abgedeckten Bereiche des Siliziumsubstrates 10 durch Ionenimplantation eingebracht. Die Dosierung beträgt etwa 5 × 1014 Atome/ cm2 und das verwendete Implantationsenergieniveau liegt etwa bei 140 keV. Die Anordnung wird dann wiederum er­ hitzt, um irgendwelche Implantierungsschäden auszutem­ pern und um die implantierten Arsenatome zu aktivieren, die die n-leitenden Source- und Drainzonen 36 und 38 in den Bereichen des Siliziumsubstrates 10 bilden, die sich unmittelbar an den von der Ionenimplantationsmaske 32 abgedeckten Bereich des Substrates 10 anschließen. Die Tiefe der Source- und Drainzonen 36 und 38 beträgt et­ wa 0,1 µm.
Mit Bezug auf Fig. 5 wird auf die Oberfläche der Anord­ nung eine Photoresistschicht 40 aufgebracht, aus der mit herkömmlichen photolithographischen Techniken eine ätz­ feste Maske 42 gebildet wird. In der Photoresistschicht 40 wird dabei ein Fenster 44 ausgebildet, das folgende Teile freilegt: Einen Teil des Siliziumsubstrates mit der darin ausgebildeten Sourcezone 36, die Seitenregion der Siliziumnitridschicht 14, die Seitenregion der Sili­ ziumdioxidschicht 12 und einen Teil der oberen Oberflä­ che der Siliziumnitridschicht 14. Zweck der Maske 42 ist es, lediglich die Kante der Sourcezone 36 freizule­ gen, während die Drainzone 38 bedeckt bleibt. Dieser Maskenschritt ist dann relativ unkritisch. Anschließend wird dann die Oberfläche der Anordnung einem chemischen Ätzmittel, im vorliegenden Falle einer Flußsäurelösung, ausgesetzt, die nur das Siliziumdioxid ätzt, dagegen das Silizium, das Siliziumnitrid und das Photoresist nicht angreift. Das chemische Ätzmittel dringt dabei durch das Fenster 44 hindurch und wirkt auf die Seitenregion der Siliziumdioxidschicht 12 ein, so daß lediglich der frei­ gelegte Teil der Siliziumdioxidschicht 12 weggeätzt und damit entfernt wird. Das chemische Ätzmittel verringert also die von der chemisch geätzten Siliziumdioxid­ schicht 12 abgedeckte Fläche des Siliziumsubstrates 10 und legt damit eine an die Sourcezone 36 angrenzende Gatezone 47 - wie Fig. 6 zeigt - frei. Wie später noch beschrieben werden wird, bildet der verbleibende Teil der Siliziumdioxidschicht eine Ionenimplantationsmaske zur Ausbildung der Gatezone 47 der Feldeffekt-Anordnung. Die Siliziumdioxidschicht 12 wird daher um die Länge L, etwa 0,5 bis 2,5 µm zurückgeätzt, wobei diese Länge L der Kanallänge der Feldeffekt-Anordnung entspricht. Die Länge L der Gatezone wird also durch die Tiefe der auf die Siliziumdioxidschicht 12 einwirkenden chemischen Ät­ zung bestimmt. Der chemische Ätzprozeß ist wiederum leicht steuerbar durch die Dauer der Ätzung und durch die Stärke des chemischen Ätzmittels, die wiederum durch geeignete Verdünnung beeinflußt werden kann. Des weite­ ren kann der Ätzprozeß durch ein stark vergrößerndes Meßmikroskop überwacht werden. Die sich nach der Ent­ fernung der Photoresistschicht 40 ergebende Anordnung zeigt Fig. 6.
Mit Bezug auf Fig. 7 wird die Siliziumnitridschicht 14 in herkömmlicher Weise entfernt und statt dessen eine dünne Siliziumdioxidschicht 46 auf die Oberfläche der Anordnung thermisch aufgewachsen. Diese dünne Silizium­ dioxidschicht 46 hat eine Stärke von etwa 0,03 bis 0,1 µm und bildet, wie noch gezeigt wird, das Gateoxid der Anordnung. Zusätzlich sei angemerkt, daß die Silizium­ dioxidschicht 46 über der Oberfläche des Siliziumsub­ strates 10 dicker ist als über der Siliziumdioxid­ schicht 14. Nach dieser thermischen Oxidation werden wiederum Teilchen, im vorliegenden Falle Boratome, durch Ionenimplantation in die Oberfläche der Anordnung einge­ bracht. Dazu sei angemerkt, daß die dickere Silizium­ dioxidschicht 12 als Ionenimplantationsmaske wirkt, so daß die Boratome lediglich in die Bereiche des Silizium­ substrates 10 implantiert werden, die unterhalb der dünneren Oxidschicht 46 liegen, während die Silizium­ dioxidschicht 12 das Eindringen von Boratomen in die Bereiche des Siliziumsubstrates 10 unterhalb der Sili­ ziumdioxidschicht 12 verhindert. Die Konzentration der Boratome in dem Siliziumsubstrat 10 beträgt etwa 3 × 1012 Atome/cm2. Nach dem anschließenden Tempern bildet sich eine p-leitende Zone in der Gatezone 47 aus, wie Fig. 7 zeigt. Die Konzentration der n-leitenden Dotier­ stoffe in den Source- und Drainzonen 36 und 38 liegt in der Größenordnung von 3 × 1019 Atomen/cm3 oder höher und wird daher durch das Borimplantat, das zu einer um meh­ rere Größenordnungen niedrigeren Konzentrationsstärke als 3 × 1019 Atome/cm3 führt, nicht beeinflußt.
Schließlich wird mit Bezug auf Fig. 8 eine Photoresist­ schicht 50 auf die Oberfläche der Anordnung aufgebracht, mit einem Muster versehen und durch Verwendung herkömm­ licher photolithographischer-chemischer Ätztechniken zu einer Source-/Drain-Kontaktmaske 52 ausgebildet. Die Maske 52 und Teile der Siliziumdioxidschicht 46, die durch Fenster 51 und 53 innerhalb der Maske 52 freige­ legt sind, werden einem geeigneten chemischen Ätzmittel ausgesetzt, so daß die freigelegten Teile der Silizium­ dioxidschicht 46 oberhalb der Source- und Drainzonen 36 und 38, wie Fig. 9 zeigt, entfernt werden. Wenn dann die Photo­ resistschicht 50 in herkömmlicher Weise entfernt ist, wird eine geeignete Metallschicht 54 auf die Oberfläche der Anordnung aufgebracht, d. h. auf die verbleibenden Teile der Siliziumdioxidschicht 46 und durch die Fen­ ster 51 und 53 in dieser Schicht auf die freigelegten Oberflächen des Siliziumsubstrates 10, die oberhalb der Source- und Drainregionen 36 und 38 liegen, so daß mit diesen Zonen 36 und 38 ohmsche Kontakte entstehen. An­ schließend wird die Metallschicht 54 in herkömmlicher Weise, beispielsweise in einem photolithographischen- chemischen Ätzprozeß in Source-/Drain- und Gateelektro­ den S, D und G entsprechend Fig. 9 aufgeteilt. Obwohl die Gateelektrode G die Sourcezone 36 und die Drainzone 38 sowie die Gatezone 47 und die Driftzone 56 überlappt, ist die Gateelektrode G von der Driftzone 56 durch eine dicke Isolationsschicht aus Siliziumdioxid, das ist die Schicht 12, mit einer Stärke von etwa 0,15 bis 0,3 µm, getrennt.
Bei der so gebildeten und in Fig. 9 gezeigten MOS-Feld­ effekt-Anordnung verbindet die Driftzone 56 unterhalb der dicken Siliziumdioxidschicht 12 die Gatezone mit der Drainzone 38. Die Driftzone 56 ist n-leitend und bildet sich an der Oberfläche des Siliziumsubstrates 10 in der Nähe der Siliziumdioxidschicht 12 wegen der in der Siliziumdioxidschicht 12 vorhandenen nicht flüchti­ gen positiven Ladung, die allgemein mit Q SS bezeichnet wird, und ebenso als Ergebnis einer positiven Gatespan­ nung, die die Driftregion 56 verstärkt, wenn der kurze Kanal vorgespannt wird. Aber auch wenn die Siliziumdi­ oxidschicht anfänglich auf der Oberfläche des Silizium­ substrates 10 thermisch aufgewachsen ist, wie es in Verbindung mit Fig. 1 erläutert wurde, und dann in ei­ ner Sauerstoffumgebung abgekühlt wird, bilden sich be­ kanntlich in der Siliziumdioxidschicht 12 positive La­ dungen, die in der angrenzenden Oberfläche des p-leiten­ den Siliziumsubstrates 10 mit hohem spezifischem Wider­ stand eine starke Inversion bewirken, so daß sich eine n-leitende Driftregion 56 ausbildet.
Abweichend davon kann die Driftregion 56 durch Ionenim­ plantation eines geeigneten N-Dotierstoffes, wie Phos­ phoratome, in die Oberfläche der Anordnung entweder vor der oder anschließend an die in Verbindung mit Fig. 7 beschriebene Ionenimplantation von Boratomen gebildet werden. Mit Bezug auf Fig. 10 werden daher, nachdem die dünne Siliziumdioxidschicht 46 auf die Oberfläche der Anordnung aufgebracht ist, Phosphoratome in das Silizi­ umsubstrat 10 unterhalb der Siliziumdioxidschicht 12 durch Ionenimplantation eingebracht, die nach dem an­ schließenden Tempern die Driftregion 56′ bilden. An­ schließend werden dann die Boratome durch Ionenimplan­ tation eingebracht und dadurch die Gatezone 47 gebildet. Jedoch ist die Eindringtiefe der implantierten Boratome geringer als die der implantierten Phosphoratome, so daß die Boratome die Driftzone 56′ nicht erreichen. Wei­ terhin sei angemerkt, daß die implantierten Phosporato­ me unterhalb der Source-/Drain- und Gatezonen 36, 38 und 47 eingebracht werden, da die Siliziumdioxidschicht 46 oberhalb dieser Zonen dünner ist als die oberhalb der Driftregion 56′ liegende dicke Siliziumdioxidschicht 12. Das Phosphorimplantat verringert einerseits die Impedanz der Driftregion 56′. Andererseits kann es dazu dienen, einen verdeckten Kanal innerhalb der Driftregion 56′ auszubilden, um so die Gateelektrodenkapazität zu ver­ ringern. Die Anordnung wird dann in der in Verbindung mit Fig. 8 und 9 beschriebenen Weise weiterbehandelt, um die MOS-Feldeffekt-Anordnung zu vervollständigen.
Die Länge der Driftzone 56 bzw. 56′ kann den gewünsch­ ten Schaltkreisbedingungen angepaßt werden und sich im Bereich von etwa 1 bis 5 µm bewegen. Die Driftzone 56 bzw. 56′ unterdrückt auch die Auswirkungen bisheriger kurzer Kanäle - das Durchschlagen von der Drain- zur Source- und die Abhängigkeit der Gateschwellenspannung von der Drainspannung -, die ohne wesentlichen zusätzli­ chen Verbrauch von Waferfläche viele Anordnungen mit kurzen Kanälen beeinträchtigen. Außerdem ermöglichen die vorangehend erläuterten Techniken die Herstellung von Anordnungen, die für die in vielen analogen Schalt­ kreisen und ladungsgekoppelten Anordnungen vorherrschen­ den relativ hohen Spannungsniveaus geeignet sind.
Abweichend von den beschriebenen Ausführungsbeispielen gemäß der Erfindung sind eine Reihe von Abänderungen möglich, ohne den Grundgedanken gemäß der Erfindung zu verlassen. Zum Beispiel kann zwischen der Metallschicht 54 und der Siliziumdioxidschicht 46 eine relativ dünne Siliziumnitridschicht mit einer Stärke von etwa 0,03 bis 0,05 µm ausgebildet werden. Auch kann die Driftzone 56 durch Ionenimplantatierung von Phosphor- oder Arsen­ atomen in das Siliziumsubstrat 10 vor der Ausbildung der Siliziumdioxidschicht 12 und der Siliziumnitrid­ schicht 14 ausgebildet werden. Außerdem können die Source- und Drainelektroden S und D in einem von dem für die Erstellung der Gateelektrode G getrennten Mas­ kenschritt erstellt werden. Schließlich kann die Gate­ elektrode G aus dotiertem polykristallinem Silizium, Aluminium oder aus einer zusammengesetzten Schicht aus Titan und Aluminium bestehen. Ebenso braucht die Gate­ elektrode G nicht bis zum Überlappen der Drainzone 38 ausgedehnt sein, sondern sie kann an einem Ende ober­ halb der Siliziumdioxidschicht 12 aufhören. Anstelle der beschriebenen Anordnung mit einem N-Kanal kann in analoger Weise durch Verwendung von Dotierstoffen entge­ gengesetzter Polarität eine Anordnung mit einem P-Kanal erstellt werden.

Claims (6)

1. Verfahren zur Herstellung eines Isolierschicht-Feldeffekt­ transistors mit einem Halbleiterkörper eines ersten Leitungs­ typs, darin angeordneten Source- und Drainzonen des zweiten Leitungstyps, einer an die Sourcezone angrenzenden Gatezone des ersten Leitungstyps, einer Driftzone zwischen der Gatezo­ ne und der Drainzone, einer dünnen Isolierschicht über der Gatezone, einer dicken Isolierschicht über der Driftzone, einer Gate-Elektrode, welche die dünne Isolierschicht und we­ nigstens einen Teil der dicken Isolierschicht überdeckt, und einer Source- und einer Drainelektrode, gekennzeichnet durch folgende Verfahrensschritte:
  • a) Aufbringen einer dicken Isolierschicht (12) und einer Maskenschicht (14) auf den Halbleiterkörper (10),
  • b) Entfernen der Maskenschicht (14) und der dicken Isolier­ schicht (12) von denjenigen Oberflächenbereichen des Halb­ leiterkörpers, in denen die Source- und Drainzonen gebildet werden sollen,
  • c) Dotieren der Source- und Drainzonen (36, 38),
  • d) seitliches Ätzen des an die Sourcezone (36) angrenzenden Teiles der dicken Isolierschicht (12) unter der Masken­ schicht (14) zur Freilegung eines Oberflächenbereiches für die Bildung der Gatezone,
  • e) Entfernen der Maskenschicht (14),
  • f) Bilden einer dünnen Isolierschicht (46) mindestens über dem Bereich der Gatezone, vor oder nach deren Dotierung;
  • g) Bilden der Gate-Elektrode (G) über der dünnen Isolier­ schicht (46) und wenigstens einem an die dünne Isolier­ schicht (46) angrenzenden Teil der dicken Isolierschicht (12) sowie Bilden der Source- und der Drainelektroden (Fig. 1 und 4-9).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper vom p-Leitungstyp ist, daß die dicke Iso­ lierschicht (12) aus SiO2 hergestellt wird und daß die Drift­ zone (56) durch die Wirkung der in der dicken Isolierschicht vorhandenen nicht flüchtigen positiven Ladungen entsteht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Driftzone (56) vor oder nach dem Dotieren der Gatezone (47) eine Implantation von Teilchen, die den zweiten Leitungstyp erzeugen, durchgeführt wird (Fig. 10).
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Herstellung der dicken Isolierschicht (12) und der Masken­ schicht (14) die Driftzone (56) durch Ionenimplantation ge­ bildet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß die Source- und die Drainzone durch Ionenimplan­ tation gebildet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Gatezone (47) durch Ionenimplantation ge­ bildet wird.
DE19792950413 1978-12-15 1979-12-14 Halbleiteranordnungen und verfahren zu deren herstellung Granted DE2950413A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US96990678A 1978-12-15 1978-12-15

Publications (2)

Publication Number Publication Date
DE2950413A1 DE2950413A1 (de) 1980-06-26
DE2950413C2 true DE2950413C2 (de) 1989-12-28

Family

ID=25516148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792950413 Granted DE2950413A1 (de) 1978-12-15 1979-12-14 Halbleiteranordnungen und verfahren zu deren herstellung

Country Status (6)

Country Link
JP (1) JPS5583270A (de)
CA (1) CA1138571A (de)
DE (1) DE2950413A1 (de)
FR (2) FR2445618A1 (de)
GB (1) GB2038088B (de)
IT (1) IT1120149B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3040775A1 (de) * 1980-10-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Mis-gesteuertes halbleiterbauelement
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
DE3322669C2 (de) * 1982-07-08 1986-04-24 General Electric Co., Schenectady, N.Y. Verfahren zum Herstellen einer Halbleitervorrichtung mit isolierten Gateelektroden
JPH0427799Y2 (de) * 1986-08-28 1992-07-03
US5151374A (en) * 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
US5604139A (en) * 1994-02-10 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2007085210A (ja) * 2005-09-21 2007-04-05 Hitachi Ltd 水車又はポンプ水車

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636585B2 (de) * 1973-07-02 1981-08-25
US4001048A (en) * 1974-06-26 1977-01-04 Signetics Corporation Method of making metal oxide semiconductor structures using ion implantation
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
JPS5284981A (en) * 1976-01-06 1977-07-14 Mitsubishi Electric Corp Production of insulated gate type semiconductor device
US4062699A (en) * 1976-02-20 1977-12-13 Western Digital Corporation Method for fabricating diffusion self-aligned short channel MOS device
JPS605075B2 (ja) * 1976-12-29 1985-02-08 松下電器産業株式会社 Ｍｏｓ型半導体装置およびその製造方法
DE2703877C2 (de) * 1977-01-31 1982-06-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
JPS53135581A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Manufacture for mos semiconductor device
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels

Also Published As

Publication number Publication date
GB2038088A (en) 1980-07-16
IT7951008A0 (it) 1979-12-06
CA1138571A (en) 1982-12-28
JPS5583270A (en) 1980-06-23
FR2445618B1 (de) 1985-03-01
JPS6326553B2 (de) 1988-05-30
IT1120149B (it) 1986-03-19
GB2038088B (en) 1983-05-25
FR2445618A1 (fr) 1980-07-25
FR2453501B1 (de) 1984-09-07
FR2453501A1 (fr) 1980-10-31
DE2950413A1 (de) 1980-06-26

Similar Documents

Publication Publication Date Title
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19935442C1 (de) Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE2725095A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE2950413C2 (de)
DE19543859A1 (de) Transistor und Transistorherstellungsverfahren
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee