JPH11251604A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体の厚さを変えないでも高耐圧が得られ
る、コストの安い、ｐｎ接合型半導体装置の構造を提供
する。 【解決手段】 ｐｎ接合を有する半導体装置であって、
低不純物濃度のｎ型半導体よりなるカソード層２の厚み
よりも浅い環状の第１の溝Ａを有し、前記第１の溝Ａの
底部にはｐ型半導体が選択的に不純物拡散されるととも
に、前記第１の溝Ａを取り囲むように、環状の第２の溝
Ｂを有し、前記第２の溝Ｂは高不純物濃度のｎ⁺型半導
体よりなるカソード電極層１に達する深さを有し、更
に、前記第１の溝Ａと第２の溝Ｂとの間の主表面はカソ
ード電極層（ｎ⁺）１と同じ導電型（ｎ⁺）の高不純物濃
度の拡散層（ｎ⁺）５よりなる半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｐｎ接合を有する
半導体装置に関わり、主として高耐圧ダイオード、ある
いは、高耐圧パワートランジスタ等の半導体装置に関す
る。

【０００２】

【従来の技術】図３に、従来のｐｎ接合を有する半導体
装置の部分断面を示す。

【０００３】図３に示すように、従来のｐｎ接合を有す
る半導体装置は、カソード電極層（ｎ⁺）１の上にｎ型
カソード層２を気相成長法等で堆積し、エッチングによ
って、環状の溝Ｂを設け、溝Ｂに囲まれる主表面にｐ型
半導体を不純物拡散して、アノード電極層３としたもの
である。

【０００４】従来、これら高耐圧用のｐｎ接合を有する
半導体装置の逆耐圧（耐圧）は、低不純物濃度のｎ型カ
ソード層２の厚みに依存していた。

【０００５】

【発明が解決しようとする課題】すなわち、従来のｐｎ
接合型半導体装置では、高耐圧を望めば、低不純物濃度
のカソード層（半導体層）の厚みを厚くしなければなら
ず、その結果、受動素子として用いれば、応答速度が低
下し、能動素子として用いれば、内部抵抗が増大する、
という不利益を生じていた。また、製造上では、低不純
物濃度層の単結晶を厚く成長させねばならず、また、深
くエッチングしなければならない等のコストに係る不利
益があった。

【０００６】そこで、本発明の課題は、半導体の厚さを
厚くしないでも高耐圧が得られる、応答速度が早く、内
部抵抗が小さく、コストの安い、ｐｎ接合型半導体装置
を提供することである。

【０００７】

【課題を解決するための手段】本発明は、ｐｎ接合を有
する半導体装置であって、低不純物濃度のｎ型半導体よ
りなるカソード層の厚みよりも浅い環状の第１の溝を有
し、前記第１の溝の底部にはｐ型半導体が選択的に不純
物拡散されるとともに、前記第１の溝を取り囲むよう
に、環状の第２の溝を有し、前記第２の溝は高不純物濃
度のｎ型半導体（ｎ⁺）よりなるカソード電極層に達す
る深さを有し、更に、前記第１の溝と第２の溝との間の
主表面は、カソード電極層（ｎ⁺）と同じ導電型（ｎ⁺）
の高不純物濃度の拡散層（ｎ⁺）よりなることを特徴と
する半導体装置である。

【０００８】また、本発明は、前記第１の溝と第２の溝
の間の主表面の高不純物濃度の拡散層（ｎ⁺）と、カソ
ード電極層（ｎ⁺）とは、外部的に接続され、同じ電位
にあることを特徴とする上記の半導体装置である。

【０００９】また、本発明は、前記第２の溝の内壁には
カソード電極層（ｎ⁺）と同じ導電型の拡散が施され、
前記第１の溝と第２の溝の間の主表面の高不純物濃度の
拡散層（ｎ⁺）とカソード電極層（ｎ⁺）とが、内部的に
接続され、同電位にあることを特徴とする上記の半導体
装置である。

【００１０】また、本発明は、ｐｎ接合を有する半導体
装置であって、低不純物濃度のｎ型半導体よりなるカソ
ード層の厚みよりも浅い環状の第１の溝を有し、前記第
１の溝の底部にはｐ型半導体が選択的に不純物拡散され
るとともに、前記第１の溝を取り囲む環状の第２の溝を
有し、前記第２の溝は高不純物濃度のｎ型半導体
（ｎ⁺）よりなるカソード電極層に達する深さを有し、
前記第１の溝と第２の溝の間の主表面は、アノード電極
（ｐ⁺）と同じ導電型の高不純物濃度の層（ｐ⁺）よりな
り、更に、低不純物濃度のカソード層（ｎ）の一部に高
不純物濃度の同じ導電型の層（ｎ⁺）が、前記第１の溝
と第２の溝の間の主表面に形成された高不純物濃度の拡
散層（ｐ⁺）には達しない高さで、前記主表面に向かっ
て凸状に形成されていることを特徴とする半導体装置で
ある。

【００１１】すなわち、本発明は、複数の環状の溝を半
導体装置の主表面に形成し、外側の溝をカソード電極層
に達する深さにすることにより、ｐｎ接合から発する空
乏層の拡がりを、最初、第１の溝［図１（ａ）中のＡ］
にそって下方へ伸ばし、第１の溝の底部を越えてから、
第１及び第２の溝にそって上方へ伸ばす事により、最も
電位の高いｐｎ接合面の電位が、半導体材料の降服電界
に到達しにくくすることで、半導体層（カソード層）の
厚みを厚くしないで高耐圧を得ようとするものである。

【００１２】すなわち、従来、カソード電極層の方向の
みへ拡がっていた空乏層を、第１の溝の底部を越えた所
から、逆方向へＵターンできるようにすることで、大幅
に耐圧を向上させるものである。

【００１３】

【発明の実施の形態】以下に、本発明の実施の形態を、
図を用いて、説明する。

【００１４】図１は、本発明の半導体装置の構造を示す
部分断面図であり、図１（ａ）は、第１の実施の形態の
半導体装置、図１（ｂ）は、第２の実施の形態の半導体
装置、図１（ｃ）は、第３の実施の形態の半導体装置を
示す。また、図２は、第１の実施の形態の手順を示す半
導体装置の部分断面図で、図２（ａ)〜図２（ｃ）は、
各段階での半導体装置を示す。

【００１５】まず、本発明の第１の実施の形態の半導体
装置（ダイオード）を、図１（ａ）および図２を用いて
説明する。

【００１６】図２（ａ）に示すように、比抵抗（以下、
ρ）が０.０１Ωｃｍ下の燐が高濃度にドープされたシ
リコン基板を用いてカソード電極層１とし、カソード電
極層１の上に、ρが４０Ωｃｍで厚みが５０μｍのｎ型
カソード層２をＳｉＣｌ₄（四塩化珪素）を成長原料と
し、ＰＣｌ₃（三塩化燐）をドープ材として１１５０℃
の温度で気相成長させた。

【００１７】そして、図２（ｂ）に示すように、カソー
ド層２の主表面にＳｉＯ₂膜１１を熱酸化により形成し
た後、通常のフォトリソグラフィ法により選択開孔し、
三臭化硼素（ＢＢｒ₃）を液体拡散源として開管拡散を
施し、次いで、押し込み酸化を施し、アノード電極層
（ｐ⁺）３を形成した。そして、オキシ三塩化燐（ＰＯ
Ｃｌ₃）を液体拡散源として、同様の手法により、拡散
層（ｎ⁺）５を形成した。

【００１８】そして、アノード電極層（ｐ⁺）３と拡散
層（ｎ⁺）５との境界面の位置に、上記ｐ型、ｎ型の拡
散時に、押込み酸化を実施した際に形成されたＳｉＯ₂
膜１１の開孔部を、通常のフォトリソグラフィ法により
形成した。１０は半導体装置を、工程途中、保護する保
護皮膜である。

【００１９】さらに、図２（ｃ）に示すように、ＳｉＯ
₂膜１１の開孔部を沸酸と硝酸の混合比２：４のシリコ
ン用エッチング液を用いて深さ３５μｍの環状の第一の
溝Ａを形成し、次いで、中電流イオン注入装置を用いて
溝Ａの底部のみに硼素を注入した後、１１００℃の熱酸
化によりイオン注入層（ｐ⁺）４を形成した。

【００２０】そして、図１（ａ）に示すように、溝Ａの
外側に、カソード電極層（ｎ⁺）１に到達する深さで、
ダイアモンド刃を用いて溝切り加工を施し、次いで、上
記と同様のシリコン用エッチング液を用いて歪除去エッ
チングを施し、深さ５５μｍの環状の第２の溝Ｂを形成
して、本発明のダイオードの素子を得た（図中、保護皮
膜、ＳｉＯ₂膜、省略）。

【００２１】得られた素子に、溝Ａ、Ｂの内壁に電気泳
動法（または、ドクターブレード法のいずれでもよい）
により、半導体パッシベーション用ガラスパウダを堆積
した後、８５０℃の温度で酸素ガス雰囲気中でガラスパ
ウダを融かしてガラスパッシベーションを完了し、保護
皮膜、ＳｉＯ₂膜を除去してから、アルミニウム等の蒸
着とフォトリソグラフィ法によりメタライズを行い、金
属電極層を設けて、本発明の半導体装置を得た。

【００２２】第１の実施の形態で得られた半導体装置
（ダイオード）では、ｎ型カソード層２の厚みが５０μ
ｍであるにもかかわらず、溝Ａの底部から拡散層
（ｎ⁺）５に向かって空乏層が上方へ拡がり、従来の半
導体装置では約８０μｍの厚みに相当する耐圧１６００
Ｖが得られた。

【００２３】尚、拡散層（ｎ⁺）５は、カソード電極層
（ｎ⁺）１と外部的に、アルミワイヤーボンドにより接
続した（図示せず）。

【００２４】本実施の形態では、アルミワイヤーボンド
を用いたが、アルミワイヤーボンドでなくても、金の熱
圧着ボンドでも、銅ワイヤボンドでも、また、局所金属
鍍金でも、拡散層（ｎ⁺）をカソード電極層（ｎ⁺）に接
続できればよい。

【００２５】また、図１（ｂ）に示すように、溝Ｂの内
壁に拡散層（ｎ⁺）５′を形成して内部的に拡散層
（ｎ⁺）５とカソード電極層（ｎ⁺）１とを接続して、本
発明の第２の実施の形態の半導体装置を得た。

【００２６】第２の実施の形態の半導体装置において
も、第１の実施の形態と同様の効果が得られた。

【００２７】また、図１（ｃ）に示すように、第１の実
施の形態で用いたと同様のシリコン基板をカソード電極
層（ｎ⁺）１とし、その表面に、選択的にさらに高濃度
に不純物を拡散したｎ⁺⁺層９を設け、次いで、第１の実
施の形態と同様にして、ｎ型カソード層２を形成した。
ｎ型カソード層２の形成過程で、ｎ⁺⁺層９から不純物が
拡散し、ｎ⁺⁺層９を起点として、凸状にｎ⁺層６を形成
し、同時にｎ⁺⁺層９は、不純物濃度が薄まって、カソー
ド電極層に同化した。

【００２８】そして、第１の実施の形態と同様にして、
アノード層、溝Ａ、および溝Ｂを形成し、本発明の第３
の実施の形態の半導体装置を得た。なお、拡散層
（ｐ⁺）７は、アノード電極層３の形成と同時に形成し
た。

【００２９】本発明の第３の実施の形態の半導体装置で
は、空乏層の拡がる領域が溝Ａの底部から上方へ拡散層
（ｐ⁺）７からカソード電極層（ｎ⁺）１にまで拡がり、
更に、高耐圧化が実現できた。

【００３０】比較例としたｎ型カソード層２（図３）の
厚みが、本発明の実施の形態と同じ５０μｍ（ρ＝４０
Ωｃｍ）の従来の半導体装置（ダイオード）では、９５
０Ｖの耐圧しか得られなかった。

【００３１】尚、溝Ａの底部に形成したイオン注入層
（ｐ⁺）４、及び拡散層（ｐ⁺）７［図１（ｃ）］は、接
触電位差（半導体材料がシリコンの場合、約０.７Ｖ）
により形成される空乏層によって、シリコン表面の影響
を無くし、ダイオードの耐圧に関与する内部の空乏層を
閉じ込めているので、高耐圧化に寄与している。

【００３２】本実施の形態においては、ｐ⁺ｎ接合型高
耐圧ダイオードを用いて説明したが、本発明は、ｎ⁺ｐ
接合型ダイオードでも、また、サイリスタ、バイポーラ
トランジスタ等のいかなるｐｎ接合型デバイスに対して
も、原理的に適用可能である。

【００３３】また、第３の実施の形態で説明した溝Ａの
数を増やし、同時に凸状のｎ⁺層６［図１（ｃ）］を増
やすことにより、空乏層が拡がる領域を拡大し、厚みは
一定のままで、耐圧を増大させることができる。

【００３４】また、耐圧値を一定にすれば、本発明によ
り、ｎ型カソード層の（気相成長による）厚みは、約４
０％薄くしても良くなり、コストメリットは大きい。

【００３５】また、溝ＡおよびＢの環状とは、必ずしも
円環状を意図するものではなく、角環状であっても、楕
円環状であっても、本発明の効果は、原理的に変わらな
い。

【００３６】

【発明の効果】本発明によれば、半導体の厚さを変えな
いでも高耐圧が得られ、応答速度が早く、内部抵抗が小
さい、コストの安い、ｐｎ接合型半導体装置の構造が得
られる。

【図面の簡単な説明】

【図１】本発明の半導体装置の素子を示す部分断面図
で、図１（ａ）は、第１の実施の形態の半導体装置、図
１（ｂ）は、第２の実施の形態の半導体装置、図１
（ｃ）は、第３の実施の形態の半導体装置を示す部分断
面図。

【図２】第１の実施の形態の手順を示す半導体装置の部
分断面図で、図２（ａ）〜図２（ｃ）は、各段階での半
導体装置を示す部分断面図。

【図３】従来のｐｎ接合を有する半導体装置の部分断面
図。

【符号の説明】

１ カソード電極層（ｎ⁺） ２ （ｎ型）カソード層 ３ アノード電極層（ｐ⁺） ４ イオン注入層（ｐ⁺） ５，５′ 拡散層（ｎ⁺） ６ （凸状に形成した）ｎ⁺層 ７ 拡散層（ｐ⁺） ９ ｎ⁺⁺層 １０ 保護皮膜 １１ ＳｉＯ₂膜 Ａ （第１の）溝 Ｂ （第２の）溝

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ｐｎ接合を有する半導体装置であって、
   低不純物濃度のｎ型半導体よりなるカソード層の厚みよ
   りも浅い環状の第１の溝を有し、前記第１の溝の底部に
   はｐ型半導体が選択的に不純物拡散されるとともに、前
   記第１の溝を取り囲むように、環状の第２の溝を有し、
   前記第２の溝は高不純物濃度のｎ型半導体よりなるカソ
   ード電極層に達する深さを有し、更に、前記第１の溝と
   第２の溝との間の主表面は、カソード電極層と同じ導電
   型の高不純物濃度の拡散層よりなることを特徴とする半
   導体装置。
2. 【請求項２】 前記第１の溝と第２の溝の間の主表面の
   高不純物濃度の拡散層と、カソード電極層とは、外部的
   に接続され、同じ電位にあることを特徴とする請求項１
   記載の半導体装置。
3. 【請求項３】 前記第２の溝の内壁には、カソード電極
   層と同じ導電型の拡散が施され、前記第１の溝と第２の
   溝の間の主表面の高不純物濃度の拡散層とカソード電極
   層とは内部的に接続され、同電位にあることを特徴とす
   る請求項１記載の半導体装置。
4. 【請求項４】 ｐｎ接合を有する半導体装置であって、
   低不純物濃度のｎ型半導体よりなるカソード層の厚みよ
   りも浅い環状の第１の溝を有し、前記第１の溝の底部に
   はｐ型半導体が選択的に不純物拡散されるとともに、前
   記第１の溝を取り囲む環状の第２の溝を有し、前記第２
   の溝は、高不純物濃度のｎ型半導体よりなるカソード電
   極層に達する深さを有し、前記第１の溝と第２の溝の間
   の主表面は、アノード電極層と同じ導電型の高不純物濃
   度の拡散層よりなり、更に、低不純物濃度のカソード層
   の一部に高不純物濃度の同じ導電型の層が、前記第１の
   溝と第２の溝の間の主表面に形成された高不純物濃度の
   拡散層には達しない高さで、前記主表面に向かって凸状
   に形成されたことを特徴とする半導体装置。