JP4247674B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP4247674B2 JP4247674B2 JP2003579289A JP2003579289A JP4247674B2 JP 4247674 B2 JP4247674 B2 JP 4247674B2 JP 2003579289 A JP2003579289 A JP 2003579289A JP 2003579289 A JP2003579289 A JP 2003579289A JP 4247674 B2 JP4247674 B2 JP 4247674B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- junction
- semiconductor
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 239000012535 impurity Substances 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 33
- 239000000758 substrate Substances 0.000 description 19
- 230000005684 electric field Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
本発明は、半導体素子、特に耐圧値が安定した半導体素子及びその製法に属する。
従来のプレーナ構造のダイオードは、保護膜を形成後に、Ｐ型の不純物源をＮ−型領域に拡散するため、横方向の拡散により保護膜とＮ−型領域との間にＰＮ接合領域の端部が入り込み、端部が露出しないため、付着物の影響を殆ど受けず、ダイオードの耐圧変動が生じ難い。しかしながら、曲率半径が小さいＰＮ接合領域の曲率部ほど、局所的な電界集中が発生して容易に臨界電界に達するため、プレーナ構造のダイオードは、ダイオードに比べて降伏電圧が低く、高耐圧値を達成できない。また、理論的に算定される耐圧が得られ難いため、素子の設計が難しい問題もある。
そこで、本発明は、降伏電圧が変動せず安定した耐圧値を有する半導体素子及びその製法を提供することを目的とする。また、本発明は、理論的な降伏電圧値に近似し、所望する耐圧が安定して得られ且つ素子設計も容易な半導体素子及びその製法を提供することを目的とする。
本発明の半導体素子は、第１の半導体領域(1)と、第１の半導体領域(1)とは異なる導電型を有し且つ第１の半導体領域(1)の一方の主面上に形成された第２の半導体領域(2)と、第１の半導体領域(1)と第２の半導体領域(2)との間に配置され且つ第１の半導体領域(1)及び第２の半導体領域(2)よりも不純物濃度の低い第３の半導体領域(3)と、第２の半導体領域(2)の一方の主面全体に形成される第１の電極(6)と、第１の半導体領域(1)の他方の主面に形成される第２の電極(5)とを備え、第１の電極(6)の主面に窪み(6a)を有する半導体素子において、第２の半導体領域(2)は、第１の半導体領域(1)の内側に形成された皿状凹部(1a)に直接接合されて第１のＰＮ接合(8)を形成する円形の平坦な底面(2a)と、底面(2a)よりも外側を包囲し且つ第３の半導体領域(3)の平坦面(3b)に沿って外端部(9a)まで形成されて第３の半導体領域(3)と直接接合される外周底面(2c)とを有し、環状の第３の半導体領域(3)は、第２の半導体領域(2)の底面(2a)を外側で包囲して且つ第２の半導体領域(2)の外周底面(2c)に対して接合される第２のＰＮ接合(9)を形成し、第１のＰＮ接合(8)は、第２のＰＮ接合(9)の内側に形成され且つ第２のＰＮ接合(9)よりも第１の半導体領域(1)の他方の主面側に配置され、第３の半導体領域(3)の上面に形成される第２の半導体領域(2)の厚さ(t2)は、第１の半導体領域(1)の皿状凹部(1a)の上面に形成される第２の半導体領域(2)の厚さ(t1)よりも相対的に厚く形成され、第２のＰＮ接合(9)から広がる空乏層は、第１のＰＮ接合(8)から広がる空乏層よりも幅広に且つ第３の半導体領域(3)側に広く形成される。本発明による半導体素子は、第１の半導体領域(1)と、第１の半導体領域(1)とは異なる導電型を有し且つ第１の半導体領域(1)に対向して配置された第２の半導体領域(2)と、第１の半導体領域(1)と第２の半導体領域(2)との間に配置され且つ第２の半導体領域(2)より低濃度の不純物を含む第３の半導体領域(3)とを備えている。第３の半導体領域(3)より何れも不純物濃度の高い第１の半導体領域(1)と第２の半導体領域(2)は、互いに直接接合され且つ電界集中点（ブレークダウンポイント）となる第１のＰＮ接合(8)を形成する。また、第３の半導体領域(3)は、第１のＰＮ接合(8)を包囲して環状に形成され且つ第１の半導体領域(1)又は第２の半導体領域(2)に対して接合される第２のＰＮ接合(9)を形成し、第２のＰＮ接合(9)には幅広の空乏層が形成されるため、逆方向のバイアスが印加されたとき電界集中が生じ難く、第２のＰＮ接合(9)に不純物が付着しても降伏（ブレークダウン）電圧の変動を生じない。
図８に示す従来のメサ構造のダイオード４０は、カソード領域のＮ＋型領域２１及びＮ−型領域２３と、Ｎ−型領域２３上に形成されたアノード領域のＰ＋型領域２２とから成る半導体基板２４を備え、半導体基板２４の下面及び上面に一対の電極２５、２６が形成される。Ｎ−型領域２３は、Ｎ＋型領域２１及びＰ＋型領域２２に比べて低濃度の不純物を含有する。図８のダイオード４０では、Ｐ＋型領域２２とＮ−型領域２３との間のＰＮ接合領域２８が平面状に形成され、半導体基板２４の下面から上方に向けて末広がりとなる傾斜側面にＰＮ接合領域２８の端部２８ａが形成される。半導体基板２４が傾斜側面を有するメサ構造のダイオード４０では、図示しないがＮ型半導体領域とＰ型半導体領域との間に形成される空乏層が、Ｐ＋型領域２２とＮ−型領域２３とのＰＮ接合領域２８から半導体基板２４の端部２８ａ付近で幅広く広がる。このため、図８のダイオード４０では、平面ＰＮ接合を構成するＰ＋型領域２２及びＮ−型領域２３の不純物濃度から理論的に算定される値と同等の耐圧値が得られ、高耐圧化が達成される。
本発明の第１の実施の形態を示す図１及び図２のダイオード１０は、第１の半導体領域のＮ＋型領域１と、Ｎ＋型領域１に対向して形成され且つＮ＋型領域１と導電型の異なる第２の半導体領域のＰ＋型領域２と、Ｎ＋型領域１とＰ＋型領域２との間に配置され且つＮ＋型及びＰ＋型領域１、２より低濃度の不純物を含む第３の半導体領域のＮ−型領域３とを半導体基板４に備え、Ｎ＋型領域１及びＰ＋型領域２の各外面に一対の電極５、６が形成され電極６の略中央に窪み６ａを有するツェナダイオードを示す。
図９に示す従来のプレーナ構造のダイオード５０は、図８のダイオード４０と同様に、Ｎ＋型領域２１、Ｎ−型領域２３及びＰ＋型領域２２が形成された半導体基板３４と、Ｎ＋型領域２１及びＰ＋型領域２２の外面にそれぞれ形成された一対の電極２５、２６とを備え、上面を除きＮ−型領域２３によってＰ＋型領域２２を包囲する。Ｐ＋型及びＮ−型領域２２、２３間のＰＮ接合領域３８は、半導体基板３４の上面に形成され且つ保護膜３７により被覆された端部３８ａと、ＰＮ接合が湾曲する曲率部（スリフェリカル部）３８ｂとを備える。図９のダイオード５０を製造する際に、Ｎ−型領域２３の上面全体を酸化して二酸化ケイ素（SiO2）の保護膜３７を形成し、保護膜３７を部分的にエッチング除去してＮ−型領域２３の露出した部分に拡散によりＰ＋型領域２２を形成するため、製造中及び製造後も常に保護膜３７によって端部３８ａが被覆され、付着物による耐圧変動が無く信頼性の高いダイオードを得ることができる。
図８に示すメサ構造のダイオード４０では、前記のように理論的に算出される高耐圧値が得られるが、ＰＮ接合領域２８の端部２８ａが露出するため、半導体基板２４の側面に付着したナトリウム等の有害物質によって降伏（ブレークダウン）電圧が変動し易い。図８に示すように、保護膜２７により端部２８ａを被覆しても、保護膜２７の形成前の製造時に不純物が端部２８ａに付着して耐圧性能が劣化し、信頼性の高いダイオードを得ることができない。
これに対し、図９に示すプレーナ構造のダイオード５０は、保護膜３７を形成後に、Ｐ型の不純物源をＮ−型領域２３に拡散するため、横方向の拡散により保護膜３７とＮ−型領域２３との間にＰＮ接合領域３８の端部３８ａが入り込み、端部３８ａが露出しないため、付着物の影響を殆ど受けず、ダイオードの耐圧変動が生じ難い。しかしながら、曲率半径が小さいＰＮ接合領域３８の曲率部３８ｂほど、局所的な電界集中が発生して容易に臨界電界に達するため、図９のプレーナ構造のダイオード５０は、図８のダイオード４０に比べて降伏電圧が低く、高耐圧値を達成できない。また、理論的に算定される耐圧が得られ難いため、素子の設計が難しくなる問題もある。
本実施の形態では、Ｎ＋型領域１及びＮ−型領域３の不純物にリンを用い、Ｐ＋型領域２の不純物にホウ素を用いる。ダイオード１０の上面に形成された凹部７に沿って、Ｐ＋型領域２がＮ＋型領域１上に略均一な厚さで形成され、半導体基板４の内部略中央には、Ｐ＋型領域２の平坦な底面２ａ及び湾曲状の傾斜面２ｂと、Ｎ＋型領域１の内側に形成された皿状凹部１ａとが直接ＰＮ接合する第１のＰＮ接合（内側接合領域）８を備える。内側接合領域８は、Ｎ−型領域３より高濃度の不純物を含むＮ＋型領域１とＰ＋型領域２とが直接接合されて平面ＰＮ接合を形成するため、Ｎ＋型領域１及びＰ＋型領域２の不純物濃度から算定される所望の耐圧が得られる。
Ｎ−型領域３は、内側接合領域８を包囲して環状に形成され且つＰ＋型領域２に対して直接接合される第２のＰＮ接合（外側接合領域）９をＰ＋型領域２と共に形成する。また、Ｎ−型領域３は、Ｎ＋型領域１の皿状凹部１ａに向かって先細となる図２の点線で示す環状の傾斜面３ａと、傾斜面３ａを包囲する水平な平坦面３ｂとを備え、傾斜面３ａ及び平坦面３ｂがＰ＋型領域２にＰＮ接合する。外側接合領域９は、半導体基板４の側面から露出した外端部９ａを備える。図１に示すように、Ｐ＋型領域２は、Ｎ−型領域３の平坦面(3b)に沿って外端部(9a)まで形成されてＮ−型領域３と直接接合される外周底面(2c)を有する。高濃度の不純物を含むＰ＋型領域２と低濃度の不純物を含むＮ−型領域３との間に形成された外側接合領域９から広がる空乏層は幅広く形成され、特に低濃度の不純物を含むＮ−型領域３側に広く形成される。このため、逆方向のバイアスが印加されたとき、外側接合領域９の外端部９ａに有害物が付着しても降伏（ブレークダウン）電圧が発生しない。また、本実施の形態では、Ｎ−型領域３の傾斜面３ａ及びＰ＋型領域２の傾斜面２ｂを設けて、外端部９ａから内側接合領域８までの距離を長くし、付着物による耐圧変動を抑制する。
図３に示すように、ダイオード１０を製造する際に、最初に、高濃度のリンを含むＮ＋型領域１が形成された半導体基板４を準備し、Ｎ＋型領域１上にＮ−型領域３を成長させるか又はＮ−型領域３の底部に不純物を拡散してＮ＋型領域１を形成することによって、Ｎ＋型領域１上にＮ−型領域３を設ける。図３（ａ）では、エピタキシャル成長法によって、高濃度の不純物を含むＮ＋型領域１上に低濃度の不純物を含むＮ−型領域３を薄く積層させる。半導体基板上に結晶性を維持して別の結晶層を成長させるエピタキシャル成長法では、成長過程に不純物をドーピングできる。本実施の形態では、図示しない反応容器内にＮ＋型領域１を有する半導体基板４を配置し、１１００〜１２００℃の高温下でモノシラン（SiH4）ガス及び水素ガスを流入して、半導体基板４の下地シリコンの結晶格子に倣いシリコン原子を連続的に積層する。同時に、フォスフィン（PH3）等の不純物のリンを含むドーパンドガスを混合し、Ｎ＋型領域１上にＮ−型領域３を積層する。
次に、半導体基板４の上面に形成されたＮ−型領域３の内側表面をエッチングにより除去して、図３（ｂ）に示すように、Ｎ＋型領域１に達する凹部７を図２の示すようにＮ−型領域３の内側に円形状に形成する。凹部７の最下部７ａをＮ＋型領域１とＮ−型領域３との接合面より上方及び下方の何れに設けてもよいが、本実施の形態では、Ｐ＋型領域２がＮ＋型領域１に確実に接するように、Ｎ＋型領域１内に最下部７ａを設ける。凹部７の側面を曲率半径の大きい緩やかな曲面状に形成し、凹部７の側面を円形の内縁を有するＮ−型領域３によって包囲する。
続いて、Ｎ＋型領域１が露出する凹部７上及び凹部７を包囲するＮ−型領域３上にＮ＋型領域１とは導電型の異なる高濃度の不純物、例えばホウ素を拡散させて、高濃度のホウ素を含むＰ＋型領域２を図３（ｃ）に示すように形成し、第２の半導体領域２とＮ＋型領域１とを直接接合させて内側接合領域８を形成すると共に、Ｐ＋型領域２とＮ−型領域３とを直接接合させて内側接合領域８を包囲する外側接合領域９を形成する。ホウ素の拡散は、例えば不純物源のホウ素を含む固体薄膜をＮ−型領域３及び凹部７に形成して加熱処理する固体拡散法等によって行われる。Ｎ−型領域３及び凹部７に沿ってＰ＋型領域２が形成され、凹部７の最下部７ａに沿ったＰ＋型領域２の平坦な底面２ａをＮ＋型領域１に直接接合させる。Ｐ＋型領域２を形成することによって、Ｎ＋型領域１とＰ＋型領域２との間に、内側接合領域８を包囲してＮ−型領域３が配置され、Ｎ−型領域３の傾斜面３ａ及び平坦面３ｂとＰ＋型領域２とがＰＮ接合する。拡散によって形成されたＰ＋型領域２の厚さは、Ｎ＋型領域１とＮ−型領域３との不純物濃度が相違するため、Ｎ−型領域３で相対的に深く形成され、Ｐ＋型領域２の傾斜面２ｂとＮ−型領域３の傾斜面３ａとの間に若干の段差が生じる。これにより、図１に示すように、Ｎ−型領域３の上面に形成されるＰ＋型領域２の厚さ(t2)は、Ｎ＋型領域１の上面に形成されるＰ＋型領域２の厚さ(t1)よりも相対的に厚く形成される。
最後に、Ｎ＋型領域１の下面に平坦な電極５を接続すると共に、Ｐ＋型領域２の上面に窪み６ａを有する電極６を接続して、図１に示すダイオード１０を形成する。更に、一対の電極５、６に導線を結合し樹脂等で封止することにより製品となる。
ダイオード１０では、内側接合領域８に空乏層が狭く形成され、外側接合領域９に空乏層が幅広く形成される。このため、前記ダイオード１０に逆方向の電圧を印加し、電圧がＮ＋型及びＰ＋型領域１、２の不純物濃度等によって定まる理論耐圧を超えると、内側接合領域８において急激に逆方向の電流が流れる降伏（ブレークダウン）を生じる。図９に示すプレーナ構造の半導体素子５０では、曲率部３８ｂに電界が局所的に集中し、この部分で降伏が生じるのに対し、本実施の形態では、不純物濃度の高いＮ＋型領域１とＰ＋型領域２との間の平面状の内側接合領域８に電界を集中させるため、理論値に近似する降伏電圧を得ることができる。このため、ダイオード１０の設計を容易に行える。一方、外側接合領域９では幅広く形成された空乏層が電界集中を緩和し、ブレークダウンを生じない。このため、露出した外端部９ａに有害物が付着してもブレークダウンを生じない。ＰＮ接合の露出する外端部９ａから離間してダイオード１０の略中央に、ブレークダウンを生じる内側接合領域８を設けるため、図８のメサ構造のダイオード４０と異なり、半導体基板４側面の付着物等による影響を受けず降伏電圧が変動しない。
本発明では、前記実施の形態に限定されず、図４〜図７に示すように種々の変更が可能である。図４〜図７に示す第２〜第７の実施の形態では、図１に示す第１の実施の形態とほぼ同様の作用効果が得られる。
図４に示す第２の実施の形態は、図１に比べて第３の半導体領域３を厚く形成すると共に、第３の半導体領域３の傾斜面３ａの断面を平坦に形成したダイオード３０を示す。図４に示すダイオード２０の製法は、最初に、低濃度のリンを含む半導体基板の下面にリンを拡散させて、図５（ａ）に示すように、第３の半導体領域のＮ−型領域３の底部に部分的に、リンを高濃度含む第１の半導体領域のＮ＋型領域１を形成する。次に、図５（ｂ）に示すようにＮ−型領域３の内側をエッチングにより除去して凹部７を形成する。本実施の形態では凹部７の最下部７ａをＮ＋型領域１とＮ−型領域３との接合面より上方に形成する。続いて、Ｎ−型領域３及び凹部７に、Ｎ＋型領域１と導電型が異なる不純物のホウ素を拡散させて、高濃度の不純物を含む第２の半導体領域のＰ＋型領域２を半導体基板１４の上面に形成する。これにより、図５（ｃ）に示すように、半導体基板１４の略中央でＮ＋型領域１とＰ＋型領域２とが直接接合する平坦な内側接合領域８と、内側接合領域８を包囲してＰ＋及びＮ−型領域２、３間に接合する外側接合領域９とが形成される。Ｐ＋型領域２の形成後は、前記ダイオード１０と同様に電極５、６を形成することによって、図４に示すダイオード２０が得られる。
また、図６（ａ）〜（ｃ）に示す第３〜第５の実施の形態では、半導体領域の導電型の配置を変更した各ダイオード２０ａ、２０ｂ、２０ｃを示す。ダイオード２０ａの第１、第２及び第３の半導体領域１、２、３には、Ｎ＋型、Ｐ＋型及びＰ−型の半導体領域が各々形成され、ダイオード２０ｂの第１、第２及び第３の半導体領域１、２、３には、Ｐ＋型、Ｎ＋型及びＰ−型の半導体領域が各々形成され、ダイオード２０ｃの第１、第２及び第３の半導体領域１、２、３には、Ｐ＋型、Ｎ＋型及びＮ−型の半導体領域が各々形成される。図６（ａ）及び（ｃ）に示す各ダイオード２０ａ、２０ｃは、内側接合領域８と外側接合領域９とが略連続した平面状に形成されるため、高耐圧化が容易なダイオードを得ることができる。
図７（ａ）に示す第６の実施の形態は、図４のダイオード２０に対し、第２及び第３の半導体領域２、３間の外側接合領域９の形状を変更したダイオード３０ａを示す。また、図７（ｂ）に示す第７の実施の形態は、図６（ｂ）のダイオード２０ｂに対し、第１及び第３の半導体領域１、３間の接合面の形状を変更したダイオード３０ｂを示す。
以上のように本発明では、降伏電圧が理論値に近似する理想的な耐圧が得られると共に、付着物等の影響による降伏を防止して、耐圧変動が抑制され信頼性の高い半導体素子を形成することができる。
半導体素子をダイオードに適用した本発明による実施の形態を下記図面について以下説明する。
図１は、本発明による第１の実施の形態のダイオードを示す断面図
図２は、図１に示すダイオードの平面図
図３は、図１に示すダイオードの製法を示す工程断面図
図４は、本発明による第２の実施の形態のダイオードを示す断面図
図５は、図４に示すダイオードの製法を示す工程断面図
図６は、本発明による第３、第４及び第５の実施の形態のダイオードを示す断面図
図７は、本発明による第６及び第７の実施の形態を示すダイオードの断面図
図８は、従来のメサ構造のダイオードを示す断面図
図９は、従来のプレーナ構造のダイオードを示す断面図
図１は、本発明による第１の実施の形態のダイオードを示す断面図
図２は、図１に示すダイオードの平面図
図３は、図１に示すダイオードの製法を示す工程断面図
図４は、本発明による第２の実施の形態のダイオードを示す断面図
図５は、図４に示すダイオードの製法を示す工程断面図
図６は、本発明による第３、第４及び第５の実施の形態のダイオードを示す断面図
図７は、本発明による第６及び第７の実施の形態を示すダイオードの断面図
図８は、従来のメサ構造のダイオードを示す断面図
図９は、従来のプレーナ構造のダイオードを示す断面図
１・・第１の半導体領域、 １ａ・・皿状凹部、 ２・・第２の半導体領域、 ２ａ・・平坦な底面、 ２ｂ・・傾斜面、 ２ｃ・・外周底面、 ３・・第３の半導体領域、 ３ｂ・・平坦面、 ５・・第２の電極、 ６・・第１の電極、 ６ａ・・窪み、 ８・・第１のＰＮ接合（内側接合領域）、 ９・・第２のＰＮ接合（外側接合領域）
Claims (1)
- 第１の半導体領域と、該第１の半導体領域とは異なる導電型を有し且つ前記第１の半導体領域の一方の主面上に形成された第２の半導体領域と、前記第１の半導体領域と第２の半導体領域との間に配置され且つ前記第１の半導体領域及び第２の半導体領域よりも不純物濃度の低い第３の半導体領域と、前記第２の半導体領域の一方の主面全体に形成される第１の電極と、前記第１の半導体領域の他方の主面に形成される第２の電極とを備え、前記第１の電極の主面に窪みを有する半導体素子において、
前記第２の半導体領域は、前記第１の半導体領域の内側に形成された皿状凹部に直接接合されて第１のＰＮ接合を形成する円形の平坦な底面と、該底面よりも外側を包囲し且つ前記第３の半導体領域の平坦面に沿って外端部まで形成されて前記第３の半導体領域と直接接合される外周底面とを有し、
環状の前記第３の半導体領域は、前記第２の半導体領域の底面を外側で包囲して且つ前記第２の半導体領域の外周底面に対して接合される第２のＰＮ接合を形成し、
前記第１のＰＮ接合は、前記第２のＰＮ接合の内側に形成され且つ前記第２のＰＮ接合よりも前記第１の半導体領域の他方の主面側に配置され、
前記第３の半導体領域の上面に形成される前記第２の半導体領域の厚さは、前記第１の半導体領域の皿状凹部の上面に形成される前記第２の半導体領域の厚さよりも相対的に厚く形成され、
前記第２のＰＮ接合から広がる空乏層は、前記第１のＰＮ接合から広がる空乏層よりも幅広に且つ第３の半導体領域側に広く形成されることを特徴とする半導体素子。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085979 | 2002-03-26 | ||
| JP2002085979 | 2002-03-26 | ||
| PCT/JP2003/003181 WO2003081681A1 (fr) | 2002-03-26 | 2003-03-17 | Element a semi-conducteurs et procede de fabrication de ce dernier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003081681A1 JPWO2003081681A1 (ja) | 2005-07-28 |
| JP4247674B2 true JP4247674B2 (ja) | 2009-04-02 |
Family
ID=28449283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003579289A Expired - Fee Related JP4247674B2 (ja) | 2002-03-26 | 2003-03-17 | 半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4247674B2 (ja) |
| TW (1) | TWI221342B (ja) |
| WO (1) | WO2003081681A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085663A (zh) * | 2019-05-07 | 2019-08-02 | 无锡鸣沙科技有限公司 | 一种半导体pn结及制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS433573B1 (ja) * | 1964-12-22 | 1968-02-09 | ||
| DE1589693C3 (de) * | 1967-08-03 | 1980-04-03 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Halbleiterbauelement mit flächenhaftem PN-Übergang |
| JPS4624621B1 (ja) * | 1967-08-25 | 1971-07-15 | ||
| JPS5742978B2 (ja) * | 1973-05-28 | 1982-09-11 | ||
| JPS548982A (en) * | 1977-06-23 | 1979-01-23 | Mitsubishi Electric Corp | Semiconductor device |
| KR900001030A (ko) * | 1988-06-16 | 1990-01-31 | 정몽헌 | 고전압용 반도체 소자 및 그 제조방법 |
-
2003
- 2003-03-17 JP JP2003579289A patent/JP4247674B2/ja not_active Expired - Fee Related
- 2003-03-17 WO PCT/JP2003/003181 patent/WO2003081681A1/ja active Application Filing
- 2003-03-20 TW TW92106225A patent/TWI221342B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2003081681A1 (ja) | 2005-07-28 |
| TW200305297A (en) | 2003-10-16 |
| TWI221342B (en) | 2004-09-21 |
| WO2003081681A1 (fr) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770548B2 (en) | Trench schottky rectifier | |
| US20080083966A1 (en) | Schottky barrier semiconductor device | |
| JP2002185019A (ja) | 半導体装置及びその製造方法 | |
| JP2004529506A5 (ja) | ||
| WO2018139556A1 (ja) | 半導体装置 | |
| JP2013201413A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20190165187A1 (en) | Diode device and method of manufacturing diode device | |
| KR20090068148A (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| JP4631268B2 (ja) | 半導体装置 | |
| US4524376A (en) | Corrugated semiconductor device | |
| KR100503936B1 (ko) | 반도체장치 | |
| JP2013140824A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20090129346A (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| JP4247674B2 (ja) | 半導体素子 | |
| JP3144527B2 (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
| JP2005317894A (ja) | 半導体装置とその製法 | |
| JP7034214B2 (ja) | 半導体装置 | |
| JP2005294772A (ja) | 半導体装置 | |
| JP2008210899A (ja) | 半導体装置及びその製造方法 | |
| JP2007134384A (ja) | 定電圧ダイオード | |
| JPH11251604A (ja) | 半導体装置 | |
| JP2022130747A (ja) | 半導体装置 | |
| JP2022130748A (ja) | 半導体装置の製造方法 | |
| JP2005019612A (ja) | 半導体素子及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081218 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081231 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |