JP2007103788A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2007103788A
JP2007103788A JP2005293795A JP2005293795A JP2007103788A JP 2007103788 A JP2007103788 A JP 2007103788A JP 2005293795 A JP2005293795 A JP 2005293795A JP 2005293795 A JP2005293795 A JP 2005293795A JP 2007103788 A JP2007103788 A JP 2007103788A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
concentration diffusion
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005293795A
Other languages
English (en)
Inventor
Hiromi Hasegawa
博美 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2005293795A priority Critical patent/JP2007103788A/ja
Publication of JP2007103788A publication Critical patent/JP2007103788A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】応力によって生ずる結晶欠陥の発生を抑制し、良好な素子特性を備える半導体素子を提供する。
【解決手段】
半導体素子10は、エピタキシャル層12と、高濃度拡散領域13と、P型半導体領域14を備える。高濃度拡散領域13は、P型半導体領域14を囲むようにP型半導体領域14からほぼ均等な距離だけ離間し、且つそれぞれ離間して形成された第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fを備える。隣り合う高濃度拡散領域13が、高濃度拡散領域13より低い不純物濃度に形成されたエピタキシャル層12を介して所定距離離間することによって、応力の集中を緩和することができ、半導体素子10内に結晶歪が生ずることを良好に抑制することができる。
【選択図】図1

Description

本発明は、半導体素子に関する。
従来、ショットキーバリアダイオードとして、特許文献1に開示されたものが知られている。特許文献1に開示されたショットキーバリアダイオードは、N型半導体基板と、この上に形成されたN型エピタキシャル層と、N型エピタキシャル層の上面に形成され且つエピタキシャル層との界面でショットキー接合するショットキーバリア電極(アノード電極)と、エピタキシャル層の表面から半導体基板に達し且つ平面的に見てショットキー接合を包囲するように形成されたN型環状領域と、この環状領域にオーミック接触する電極(カソード電極)と、を備える。
このような構造を採る半導体素子は、一対の電極が半導体素子の同一面に配置されるため、プリント基板等に対してダイオードを表面実装することが可能となる。
実開昭61−39959号公報
ところで、特許文献1に開示されたショットキーバリアダイオードにおいて、N型環状領域は、N型エピタキシャル層にN型不純物であるリン(P)を熱拡散して形成される。リンはシリコン単結晶基板内に導入されると圧縮応力源として働くことが知られている。そして、圧縮応力はリンの濃度が高いほど高くなる傾向にある。特許文献1に開示されたダイオードのN型環状領域では、リンが高濃度に拡散されているため、この応力が強く生ずる。結果として特許文献1に開示されたダイオードでは応力によって結晶歪が発生し、結晶欠陥による特性低下が発生しやすい問題がある。この問題は、ショットキーバリアダイオードに限らず、PN接合ダイオード等でも同様に生ずる。
また、特にダイオードのスイッチング特性を向上させるため、例えば金、白金等の重金属をライフタイムキラーとして拡散させた場合、上述した結晶歪はより顕著に発生する。
本発明は上述した実情に鑑みてなされたものであり、応力によって生ずる結晶欠陥の発生を抑止し、良好な素子特性を備える半導体素子を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点に係る半導体素子は、
第1導電型の第1半導体領域と、前記第1半導体領域の表面領域に形成された第1導電型の第2半導体領域と、を備える半導体基体と、
前記第1半導体領域上に形成された第1の電極と、
前記第2半導体領域上に形成された第2の電極と、を備え、
前記第2半導体領域は、相互に分離された複数の島状の半導体領域から構成され、前記島状の半導体領域は、前記第1半導体領域の表面領域の前記第1の電極が形成された領域を包囲するように環状に配置されることを特徴とする。
前記半導体素子は、前記第1半導体領域の表面領域の前記第1の電極が形成された領域に島状に形成された第2導電型の第3半導体領域を備え、
前記第2半導体領域を構成する前記複数の島状の半導体領域は、前記第3半導体領域を包囲するように前記第1半導体領域の表面領域に環状に配置されてもよい。
前記第1半導体領域の不純物濃度は、前記第2半導体領域の不純物濃度と比較して低くてもよい。
前記第3半導体領域は、略方形の島状に形成されており、それぞれの角に曲率部が設けられ、
前記島状の半導体領域は、前記第3半導体領域の前記曲率部に対応した曲率部を備え、前記島状の半導体領域は、それぞれ前記第3半導体領域からほぼ均等に離間されてもよい。
上記目的を達成するため、本発明の第2の観点に係る半導体素子は、
第2導電型の第1半導体領域と、前記第1半導体領域の表面領域に形成された第1導電型の第2半導体領域と、を備える半導体基体と、
前記第1半導体領域上に形成された第1の電極と、
前記第2半導体領域上に形成された第2の電極と、を備え、
前記第2半導体領域は、相互に分離された複数の島状の半導体領域から構成され、前記島状の半導体領域は、前記第1半導体領域の表面領域に前記第1の電極が形成された領域を包囲するように環状に配置されることを特徴とする。
本発明によれば、複数の高濃度拡散領域を相互に離間させて配置し、隣接する高濃度拡散領域の間に高濃度拡散領域より低い不純物濃度の領域を介在させることによって半導体素子内に結晶歪が生ずることを抑制することができ、良好な素子特性を備える半導体素子を提供することができる。
本発明の各実施の形態に係る半導体素子について図を用いて説明する。
(第1の実施の形態)
本発明の第1の実施の形態に係る半導体素子を図1及び図2に示す。図1は、半導体素子10の構成例を示す平面図であり、図2は図1のA−A線断面図である。なお、本実施の形態では、半導体素子として特にPN接合ダイオードを例に挙げて説明する。
半導体素子10は、図1及び図2に示すように、半導体基体20と、アノード電極21と、カソード電極22と、絶縁層23と、絶縁膜24と、バンプ電極25と、金属層26a、26bと、を備える。
半導体基体20は、半導体基板11と、エピタキシャル層12と、高濃度拡散領域13と、P型半導体領域14と、を備える。
半導体基体20のほぼ全体には、半導体素子10のスイッチング特性を向上させるため、ライフタイムキラーとして重金属(例えばPt,Au等)が拡散されている。ライフタイムキラーとは、半導体基板20内に拡散された重金属原子が、トラップとして機能し、少数キャリアの再結合を促進させることによって、少数キャリアのライフタイム(寿命)を短くするものである。
半導体基板11は、N型の不純物、例えばリン等が拡散された半導体基板である。半導体基板11の上面にはエピタキシャル層12、高濃度拡散領域13等が形成され、これらの領域の支持基板として機能する。半導体基体11は、例えば300〜500μmの厚みに形成される。また、半導体基板11の不純物濃度は、エピタキシャル層12の不純物濃度より高く、例えば3×1019〜4×1019cm−3程度に形成される。
エピタキシャル層12は、N型の不純物、例えばリン等が拡散された半導体領域である。エピタキシャル層12は、半導体基板11上に、周知のエピタキシャル成長法で形成される。エピタキシャル層12は、例えば20μmの厚みに形成される。また、エピタキシャル層12の不純物濃度は、半導体基板11の不純物濃度及び高濃度半導体領域13の不純物濃度と比較して低く形成され、例えば7×1014〜8×1014cm−3程度に形成される。
高濃度拡散領域13は、N型の不純物、例えばリン等が拡散された半導体領域であり、周知の熱拡散法によって形成される。高濃度拡散領域13は、図1に示すように6つの島状の領域に分割して形成された第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fを備える。第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fは、図2に示すようにエピタキシャル層12の表面領域から、半導体基板11の上面に到達するように形成される。高濃度拡散領域13は、例えば20〜30μmの厚みに形成され、高濃度拡散領域13の不純物濃度は、エピタキシャル層12の不純物濃度より高く、例えば5×1019cm−3程度に形成される。また、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fの上面にはそれぞれカソード電極22と、バンプ電極25と、金属層26a、26bと、が形成されており、高濃度拡散領域13は、半導体基板11とエピタキシャル層12とともに半導体素子10のカソード領域として機能する。また、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fにそれぞれバンプ電極25が形成されることによって、それぞれの高濃度拡散領域に分散して電流を流すことができる。
第1の高濃度拡散領域13a、第2の高濃度拡散領域13b、第3の高濃度拡散領域13c、第4の高濃度拡散領域13dは、P型半導体領域14の4つの角部に対応する領域にそれぞれ形成される。第5の高濃度拡散領域13eは、第1の高濃度拡散領域13aと第3の高濃度拡散領域13cとの間に形成され、第6の高濃度拡散領域13fは、第2の高濃度拡散領域13bと第4の高濃度拡散領域13dとの間に形成される。第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fは、相互に離間して形成されており、隣り合う高濃度拡散領域13の間にはエピタキシャル層12が介在する。また、特に第1の高濃度拡散領域13a〜第4の高濃度拡散領域13dの、素子中央部には、図1に示すようにP型半導体領域14の曲率部(R部)14aに対応する曲率部が形成されており、第1の高濃度拡散領域13a〜第4の高濃度拡散領域13dと、P型半導体領域14との間隔はほぼ同じに形成される。したがって、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fは、全てほぼ同じ距離だけP型半導体領域14から離間する。
高濃度拡散領域13と、エピタキシャル層12とにN型の不純物として拡散されたリンは、高濃度拡散領域13とエピタキシャル層12との内部に働く圧縮応力源となる。そして、リンは高濃度に拡散されるほど、領域内に生ずる応力は高くなる傾向にある。本実施の形態では、上述したように第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fの間に、高濃度拡散領域13より不純物濃度の低いエピタキシャル層12が形成される。従って、高濃度拡散領域13内で生じた応力を、エピタキシャル層12によって逃がすことができ、半導体基体20内に結晶歪が生ずることを抑制することができる。
P型半導体領域14は、P型の不純物、例えばボロン(B)等が拡散された半導体領域であり、周知の熱拡散法によって形成される。P型半導体領域14は、図1に示すように曲率部(R部)14aを四角に備える略方形状に形成され、半導体基体20の中央領域に形成される。また、P型半導体領域14の上面には、アノード電極21が形成され、P型半導体領域14はアノード領域として機能する。P型半導体領域14は、例えば13μmの厚みに形成され、P型半導体領域14の不純物濃度は、例えば6×1018cm−3程度に形成される。
アノード電極21は、導電材料、例えばアルミニウム等から構成され、P型半導体領域14の上面に形成される。
カソード電極22は、導電材料、例えばアルミニウム等から構成され、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13f上にそれぞれ形成される。
絶縁層23は、絶縁材料、例えばシリコン酸化膜から構成され、エピタキシャル層12の上面に形成され、アノード電極21とカソード電極22とを電気的に絶縁する。
絶縁膜24は、絶縁材料から構成され、アノード電極21とカソード電極22と絶縁層23とを覆うように形成される。絶縁膜24は、アノード電極21とカソード電極22とを電気的に絶縁する。また、絶縁膜24は、アノード電極21及びカソード電極22上のバンプ電極25が形成される領域に対応して形成された開口部24a,24cを備える。
バンプ電極25は、半田等から構成され、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13f、P型半導体領域14のそれぞれの上面に、例えばニッケル等からなる金属層26a、26bを介して形成される。バンプ電極25を、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13f上にそれぞれ形成することによって、全ての第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fに電流を均一に分散して流すことができる。
上述したように本実施の形態の半導体素子10では、第1の高濃度拡散領域13a〜第6の高濃度拡散領域13fをP型半導体領域14を包囲するように環状に相互に離間させて形成することによって、隣り合う高濃度拡散領域13の間に、それより低不純物濃度のエピタキシャル層12を介在させることができる。従って、高濃度拡散領域13内に生ずる応力をエピタキシャル層12内に逃がすことができるため、圧縮応力によって半導体基体20内に結晶歪が生ずることを良好に抑制することができる。結果として、半導体素子10内に不良が生じにくくなり、半導体素子10は良好な素子特性を備える。
(第2の実施の形態)
本発明の第2の実施の形態に係る半導体素子を図3及び図4に示す。図3は半導体素子30の平面図であり、図4は図3のB−B線断面図である。本実施の形態では、P型半導体領域を有しないショットキーバリアダイオードを例に挙げて説明する。また、第1の実施の形態と共通する部分には同一の引用番号を付し、詳細な説明は省略する。
半導体素子30は、図3及び4に示すように半導体基体31と、アノード電極(ショットキーバリア電極)21と、カソード電極22、絶縁層23と、絶縁膜24と、バンプ電極25と、金属層26a、26bと、を備える。
半導体基体31は、N型の半導体基板11と、半導体基板11の上面に形成されたN型のエピタキシャル層32と、エピタキシャル層32の表面領域から半導体基板11に達し且つ平面的に見てアノード電極が形成された領域を包囲するように形成されたN型の高濃度拡散領域33と、を備える。
なお、高濃度拡散領域33は、上述した実施の形態と同様に第1の高濃度拡散領域33a〜第6の高濃度拡散領域33fから構成される。また、高濃度拡散領域33は、図3に示すように、エピタキシャル層32の上面に形成されたアノード電極21を包囲するように形成される。
また、アノード電極21は、N型エピタキシャル層32の上面に形成され且つエピタキシャル層32との界面でショットキー接合しており、カソード電極22は、第1の高濃度拡散領域33a〜第6の高濃度拡散領域33fとオーミック接触するようにそれぞれ形成される。
このように第1の高濃度拡散領域33a〜第6の高濃度拡散領域33fを相互に離間させて形成し、隣り合う高濃度拡散領域33の間にエピタキシャル層32を介在させることによって、上述した実施の形態と同様に高濃度拡散領域33内に生ずる応力をエピタキシャル層32内に逃がすことができる。従って、半導体基体31内に生ずる結晶歪を抑制することができ、半導体素子30は良好な素子特性を備える。
本発明は上述した実施の形態に限られず、修正及び応用が可能である。
例えば、上述した第1の実施の形態では、半導体基板11上にエピタキシャル層12を形成し、エピタキシャル層12の表面領域にP型半導体領域14を形成する場合を例に挙げて説明したが、これに限られない。例えば、図5及び図6に示す半導体素子50のようにN型のエピタキシャル層を形成せずに、半導体基板11上にP型のエピタキシャル層52を形成することも可能である。この場合、エピタキシャル層52の上面にアノード電極21が形成され、エピタキシャル層52の表面領域に高濃度拡散領域53が形成される。また、高濃度拡散領域53は、上述した各実施の形態と同様に第1の高濃度拡散領域53a〜第6の高濃度拡散領域53fから構成され、エピタキシャル層52のアノード電極21が形成される領域(図5の中心領域)を包囲するように平面的に見て環状に配置される。また、第1の高濃度拡散領域53a〜第6の高濃度拡散領域53fは、それぞれほぼ同じ距離だけアノード電極21から離間して形成される。
なお、図5及び図6に示す半導体素子50では、P型のエピタキシャル層52と高濃度拡散領域53との間にPN接合が形成される。従って、この構造を採る場合、隣り合う高濃度拡散領域53の間隔(例えば図5に示す距離X、Y)を半導体素子50に逆方向電圧(逆方向定格電圧)が印加された際に生ずる空乏層によって隣り合う高濃度拡散領域53の間のP型のエピタキシャル層52が埋まるような距離に設定するのが好ましい。
上述したそれぞれの実施の形態では、PN接合ダイオード、ショットキーバリアダイオードを例に挙げて説明したが、本発明はトランジスタ等の半導体素子に利用することも可能である。
なお、上述したそれぞれの実施の形態では、高濃度拡散領域13が6つの領域から構成される場合を例に挙げて説明したが、高濃度拡散領域は2以上の任意の整数の領域から構成されても良い。
また、上述した第1の実施の形態では、P型半導体領域14がR部14aを備える略方形状に形成される場合を例に挙げて説明したが、P型半導体領域14の形状は、R部を備える略方形状に限られず、多角形、円形、楕円形等であっても良い。
本発明の第1の実施の形態に係る半導体素子の構成例を示す平面図である。 図1に示す半導体素子のA−A線断面図である。 本発明の第2の実施の形態に係る半導体素子の構成例を示す平面図である。 図3に示す半導体素子のB−B線断面図である。 本発明の変形例を示す平面図である。 図5に示す半導体素子のC−C線断面図である。
符号の説明
10 半導体素子
11 半導体基板
12 エピタキシャル層
13 高濃度拡散領域
14 P型半導体領域
20 半導体基体
21 アノード電極
22 カソード電極
23 絶縁層
24 絶縁膜
25 バンプ電極
26a、26b 金属層

Claims (5)

  1. 第1導電型の第1半導体領域と、前記第1半導体領域の表面領域に形成された第1導電型の第2半導体領域と、を備える半導体基体と、
    前記第1半導体領域上に形成された第1の電極と、
    前記第2半導体領域上に形成された第2の電極と、を備え、
    前記第2半導体領域は、相互に分離された複数の島状の半導体領域から構成され、前記島状の半導体領域は、前記第1半導体領域の表面領域の前記第1の電極が形成された領域を包囲するように環状に配置されることを特徴とする半導体素子。
  2. 前記半導体素子は、前記第1半導体領域の表面領域の前記第1の電極が形成された領域に島状に形成された第2導電型の第3半導体領域を備え、
    前記第2半導体領域を構成する前記複数の島状の半導体領域は、前記第3半導体領域を包囲するように前記第1半導体領域の表面領域に環状に配置されることを特徴とする請求項1に記載の半導体素子。
  3. 前記第1半導体領域の不純物濃度は、前記第2半導体領域の不純物濃度と比較して低いことを特徴とする請求項1又は2に記載の半導体素子。
  4. 前記第3半導体領域は、略方形の島状に形成されており、それぞれの角に曲率部が設けられ、
    前記島状の半導体領域は、前記第3半導体領域の前記曲率部に対応した曲率部を備え、前記島状の半導体領域は、それぞれ前記第3半導体領域からほぼ均等に離間することを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子。
  5. 第2導電型の第1半導体領域と、前記第1半導体領域の表面領域に形成された第1導電型の第2半導体領域と、を備える半導体基体と、
    前記第1半導体領域上に形成された第1の電極と、
    前記第2半導体領域上に形成された第2の電極と、を備え、
    前記第2半導体領域は、相互に分離された複数の島状の半導体領域から構成され、前記島状の半導体領域は、前記第1半導体領域の表面領域に前記第1の電極が形成された領域を包囲するように環状に配置されることを特徴とする半導体素子。
JP2005293795A 2005-10-06 2005-10-06 半導体素子 Pending JP2007103788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005293795A JP2007103788A (ja) 2005-10-06 2005-10-06 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293795A JP2007103788A (ja) 2005-10-06 2005-10-06 半導体素子

Publications (1)

Publication Number Publication Date
JP2007103788A true JP2007103788A (ja) 2007-04-19

Family

ID=38030413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293795A Pending JP2007103788A (ja) 2005-10-06 2005-10-06 半導体素子

Country Status (1)

Country Link
JP (1) JP2007103788A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126848A1 (ja) 2007-04-11 2008-10-23 Calsonic Kansei Corporation 冷凍装置及び該冷凍装置に用いる熱交換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126848A1 (ja) 2007-04-11 2008-10-23 Calsonic Kansei Corporation 冷凍装置及び該冷凍装置に用いる熱交換器

Similar Documents

Publication Publication Date Title
JP2009141062A (ja) 半導体装置及びその製造方法
JP2014107408A (ja) 半導体装置
JP4631268B2 (ja) 半導体装置
JPH02156684A (ja) 複合型ダイオード装置
JP4642767B2 (ja) サージ保護用半導体装置
JP2003188391A (ja) 半導体素子及びその製造方法
US7511316B2 (en) Semiconductor device resistive to high voltage and capable of controlling leakage current
JP2007103788A (ja) 半導体素子
JP2008130622A (ja) メサ型半導体装置
JP2014192433A (ja) 半導体装置
KR100625362B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
JP3141688U (ja) 半導体装置
JP4383250B2 (ja) ショットキバリアダイオード及びその製造方法
JP6221648B2 (ja) 半導体装置
JP3329376B2 (ja) 半導体装置
JP3951657B2 (ja) 半導体素子
JP2010219311A (ja) 半導体装置および半導体モジュール
JP2022053300A (ja) 半導体装置
JPH0622998Y2 (ja) 半導体装置
JP2013165284A (ja) 半導体装置の製造方法
JPH05275719A (ja) 半導体素子およびその製造方法
JP4860146B2 (ja) サージ保護用半導体装置
JP2006303369A (ja) 定電圧ダイオード
JPS58210659A (ja) 半導体装置およびその製造方法
JP2005101563A (ja) 半導体素子