JP2013165284A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013165284A JP2013165284A JP2013081431A JP2013081431A JP2013165284A JP 2013165284 A JP2013165284 A JP 2013165284A JP 2013081431 A JP2013081431 A JP 2013081431A JP 2013081431 A JP2013081431 A JP 2013081431A JP 2013165284 A JP2013165284 A JP 2013165284A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- type semiconductor
- semiconductor
- masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000000873 masking effect Effects 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 15
- 238000009413 insulation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】耐圧及びスイッチング速度が向上した半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、第１導電型の半導体基板の第１主面に、半導体基板と比べて不純物濃度が低い第１導電型の第１半導体領域を形成する工程と、開口部を有した第１のマスキングを第１半導体領域の表面領域に施す工程と、開口部から第１半導体領域に不純物を導入して、第１半導体領域とＰＮ接合する第２導電型の第２半導体領域を形成した後、第１のマスキングを除去する工程と、電気的なコンタクト領域となる第１半導体領域及び第２半導体領域の少なくとも一部領域を覆う第２のマスキングを施し、第１半導体領域の表面に絶縁層を形成した後、第２のマスキングを除去する工程と、少なくともコンタクト領域の第１半導体領域及び第２半導体領域と接触する第１電極を形成する工程と、半導体基板の第２主面に第２電極を形成する工程とを有する。
【選択図】図１
【解決手段】半導体装置の製造方法は、第１導電型の半導体基板の第１主面に、半導体基板と比べて不純物濃度が低い第１導電型の第１半導体領域を形成する工程と、開口部を有した第１のマスキングを第１半導体領域の表面領域に施す工程と、開口部から第１半導体領域に不純物を導入して、第１半導体領域とＰＮ接合する第２導電型の第２半導体領域を形成した後、第１のマスキングを除去する工程と、電気的なコンタクト領域となる第１半導体領域及び第２半導体領域の少なくとも一部領域を覆う第２のマスキングを施し、第１半導体領域の表面に絶縁層を形成した後、第２のマスキングを除去する工程と、少なくともコンタクト領域の第１半導体領域及び第２半導体領域と接触する第１電極を形成する工程と、半導体基板の第２主面に第２電極を形成する工程とを有する。
【選択図】図１
Description
本発明は、半導体装置の製造方法に係り、特に、半導体装置の耐圧とスイッチング速度の向上に関する。
近年、液晶ディスプレイやプラズマディスプレイ等のフラットパネルディスプレイや電源装置等に用いられる半導体装置には、高耐圧及びスイッチング速度の高速化が強く求められている。特許文献１に開示されている半導体素子は、当該要望に応えるため、ｐｎダイオードとショトキーダイオードを１チップ内に並列に配置したＭＰＳ（Merged Pin/Schottky Diode）構造を有する。
図５は、特許文献１に開示された半導体素子の上面図である。また、図６は、図５に示す半導体素子のＡ−Ａ線断面図である。但し、図６にはアノード電極１３が形成されている。図５及び図６に示す半導体素子１では、Ｎ＋型シリコン層１１上に形成されたＮ型シリコン領域１２の表面領域に、Ｐ＋型シリコン領域１５が島状に複数等間隔に形成されている。Ｐ＋型シリコン領域１５の最外周に位置するＰ＋型シリコン領域１５ａを含むＮ型シリコン領域１２の上部には開口１６ａを有する絶縁膜１６が形成されている。さらに、図６に示すように、絶縁膜１６の開口１６ａから露出したＮ型シリコン領域１２及びＰ＋型シリコン領域１５、並びに、絶縁膜１６上にはアノード電極１３が設けられ、Ｎ＋型シリコン層１１の下面、すなわちアノード電極１３の反対面にはカソード電極１４が設けられている。
半導体素子１では、Ｐ＋型シリコン領域１５の最外周に位置するＰ＋型シリコン領域１５ａの上部に絶縁膜１６が形成されているため、アノード電極１３はＰ＋型シリコン領域１５ａと接触していない。また、Ｐ＋型シリコン領域１５は、逆電圧印加時に図７に示す実質的に一体化した空乏層３０を形成するよう配置されている。
しかし、上記説明した半導体素子１では、逆電圧印加時に島状のＰ＋型シリコン層１５とＮ型シリコン領域１２との間のＰＮ接合により形成される空乏層が互いに連結して実質的に一体化した、いわゆるピンチオフ状態になる。このとき、隣り合うＰ＋型シリコン領域１５から拡がる空乏層が重なり合う領域が不連続な状態となり、連続な状態に拡がる空乏層に比べて耐圧が低下してしまう。また、島状のＰ＋型シリコン領域１５から拡がる空乏層は所定の大きな曲率を有するが、逆電圧印加時にはその曲率が生じた部分に電界が集中して耐圧低下を招いてしまう。
本発明の目的は、耐圧及びスイッチング速度が向上した半導体装置の製造方法を提供することである。
本発明は、第１導電型の半導体基板の第１主面に、前記半導体基板と比べて不純物濃度が低い第１導電型の第１半導体領域を形成する工程と、開口部を有した第１のマスキングを前記第１半導体領域の表面領域に施す工程と、前記開口部から前記第１半導体領域に不純物を導入して、前記第１半導体領域とＰＮ接合する第２導電型の第２半導体領域を形成した後、前記第１のマスキングを除去する工程と、電気的なコンタクト領域となる前記第１半導体領域及び前記第２半導体領域の少なくとも一部領域を覆う第２のマスキングを施し、前記第１半導体領域の表面に絶縁層を形成した後、前記第２のマスキングを除去する工程と、少なくとも前記コンタクト領域の前記第１半導体領域及び前記第２半導体領域と接触する第１電極を形成する工程と、前記半導体基板の第２主面に第２電極を形成する工程と、を有し、前記開口部は、間隔を空けて列をなした複数の第１領域と、前記複数の第１領域の各終端を相互に接続する第２領域とから構成された第２領域と、から構成された形状である半導体装置の製造方法を提供する。
本発明に係る半導体装置の製造方法によれば、上面視方向の第２半導体領域が、間隔を空けて列をなした複数の第１領域と、当該複数の第１領域の各終端を相互に接続する第２領域とから構成された形状であるため、半導体装置に逆電圧を印加したとき第２半導体領域から拡がる空乏層の曲率が小さくなる。空乏層の曲率が小さければ、曲率が生じた部分に集中する電界を低減できるため、耐圧低下を防止することができる。
また、空乏層の曲率が小さいため、逆電圧印加時に実質的に一体化する隣り合う第２半導体領域から拡がる空乏層の重なり合う領域がほぼ連続状態となり、半導体基板の理論耐圧に近づき、耐圧が向上する。その結果、半導体基板の比抵抗を小さくすることができるため、半導体装置のスイッチング特性及びアバランシェ特性が向上し、かつ、半導体装置の順方向特性を改善される。
以下、本発明の実施形態について、図面を参照して説明する。
図１は、一実施形態の半導体装置の上面図である。図２は、図１に示す半導体装置のＸ−Ｘ線断面図である。図３は、図１に示す半導体装置のＹ−Ｙ線断面図である。図１〜図３に示した一実施形態の半導体装置は、Ｎ型半導体基板１０１の上面に、Ｎ型半導体基板１０１と比べて不純物濃度が低い低濃度Ｎ型半導体領域１０２が形成され、低濃度Ｎ型半導体領域１０２の表面領域の一部にＰ型半導体領域１０３が形成されている。Ｐ型半導体領域１０３と低濃度Ｎ型半導体領域１０２はＰＮ接合されている。
なお、本実施形態の半導体装置を３００Ｖ耐圧品とする場合、比抵抗値が１０ＭΩ・cm〜１５ＭΩ・cm程度のＮ型半導体基板１０１を用いる。また、低濃度Ｎ型半導体領域１０２は、エピタキシャル成長技術によりＮ型半導体基板１０１上に形成される。
図１に示すように、上面視方向のＰ型半導体領域１０３は、４本の矩形の浮島同士が等間隔で列をなし、その各々の終端が相互に接続された形状である。Ｐ型半導体領域１０３の低濃度Ｎ型半導体領域１０２内に拡がる深さは約５μｍ程度であり、浮島同士の間隔は５μｍ〜２０μｍである。なお、Ｐ型半導体領域１０３の形状は、この形状に限らず、上面視で円形や楕円形、多角形等の形状を有した複数の浮島の各終端が相互に接続された形状であっても良い。
本実施形態の半導体装置に逆電圧を印加するとＰ型半導体領域１０３から拡がった空乏層が互いに連結して実質的に一体化した、いわゆるピンチオフ状態になる。Ｐ型半導体領域１０３は、等間隔で列をなした複数本の浮島の各終端が相互に接続された形状であるため、逆電圧印加時にＰ型半導体領域１０３から拡がる空乏層の曲率を小さくすることができる。空乏層の曲率が小さければ、曲率が生じた部分に集中する電界を低減できるため、耐圧低下を防止することができる。なお、Ｐ型半導体領域１０３の角を構成する部分に丸みを付ければ、空乏層の曲率をさらに小さくすることができるため、耐圧低下をさらに防止することができる。
また、本実施形態では、Ｐ型半導体領域１０３の外周部分を含む、所定の幅を有した低濃度Ｎ型半導体領域１０２の外周領域上に、開口部１０４ａを有する絶縁層１０４が形成されている。絶縁層１０４は、シリコン酸化膜等によって形成されている。なお、本実施形態の説明では、絶縁層１０４の開口部１０４ａから露出した低濃度Ｎ型半導体領域１０２及びＰ型半導体領域１０３の一部領域を「コンタクト領域」という。
絶縁層１０４の開口部１０４ａから露出したコンタクト領域及び絶縁層１０４上にはアノード電極１０５が形成されている。アノード電極１０５は、コンタクト領域の低濃度Ｎ型半導体領域１０２及びＰ型半導体領域１０３と接触し、アルミニウム又はアルミニウムを主成分とした合金によって形成されている。互いに接触したアノード電極１０５と低濃度Ｎ型半導体領域１０２はショットキ接合され、互いに接触したアノード電極１０５とＰ型半導体領域１０３はオーミック接合された状態である。
Ｎ型半導体基板１０１の下面、すなわちアノード電極１０５の反対面には、Ｎ型半導体基板１０１とオーミック接合されたカソード電極１０６が形成されている。
次に、本実施形態の半導体装置の製造方法について説明する。図４は、図１に示した半導体装置の製造方法の工程フローに沿った断面図である。まず、Ｎ型半導体基板１０１の上面に、Ｎ型半導体基板１０１と比べて不純物濃度が低い低濃度Ｎ型半導体領域１０２をエピタキシャル成長法によって形成する（図４（ａ））。次に、等間隔で列をなした複数本の矩形の各終端が相互に接続された形状の開口部を有したマスキングを低濃度Ｎ型半導体領域２の表面に施した後、熱拡散法によって当該開口部へ不純物としてボロンを導入し、Ｐ型半導体領域１０３を浮島状態で形成した後、マスキングを除去する（図４（ｂ））。
なお、低濃度Ｎ型半導体領域１０２の表面に施すマスキングの開口部の角を構成する部分に所望の曲率（丸み）を設けることで、Ｐ型半導体領域１０３から拡がる空乏層の曲率を積極的に小さくすることができる。また、マスキングの開口部にボロンを導入する際にイオン注入法を用いれば、不純物の濃度や分布の制御が容易となる。
次に、上記説明したコンタクト領域となる低濃度Ｎ型半導体領域１０２及びＰ型半導体領域１０３の一部領域を覆うマスキングを施した後、絶縁層１０４としてシリコン酸化膜を形成した後、マスキングを除去する（図４（ｃ））。次に、少なくともコンタクト領域の低濃度Ｎ型半導体領域１０２とＰ型半導体領域１０３を被覆するようにアルミニウム又はアルミニウム合金を蒸着して、アノード電極１０５を形成する。さらに、Ｎ型半導体基板１０１の下面にオーミック接合可能な金属からなるカソード電極１０６を形成する（図４（ｄ））。その結果、アノード電極１０５と低濃度Ｎ型半導体領域１０２はショットキ接合され、アノード電極１０５とＰ型半導体領域１０３はオーミック接合される。
以上説明したように、本実施形態の半導体装置によれば、逆電圧印加時にＰ型半導体領域１０３から拡がる空乏層の曲率が小さいため、空乏層が連続的に広がりやすくなり、耐圧がウェハ素材の理論耐圧に近づく。その結果、ウェハ素材（Ｎ型半導体基板１０１）の比抵抗を小さくすることができるため、半導体装置のスイッチング特性とアバランシェ特性が向上し、かつ、半導体装置の順方向特性を改善することができる。
なお、Ｎ型半導体基板１０１の代わりにＰ型半導体基板、低濃度Ｎ型半導体領域１０２の代わりに低濃度Ｐ型半導体領域、Ｐ型半導体領域１０３の代わりにＮ型半導体領域としても良い。また、本実施形態では、Ｐ型半導体領域１０３の外周部分を含む低濃度Ｎ型半導体領域１０２の外周領域上に絶縁層１０４を形成しているが、Ｐ型半導体領域１０３の外周部分上に絶縁層１０４を形成しなくても良い。すなわち、Ｐ型半導体領域１０３の外周部分を含まない低濃度Ｎ型半導体領域１０２の外周領域上に絶縁層１０４を形成しても良い。
本発明に係る半導体装置の製造方法は、高耐圧及び優れたスイッチング特性の半導体装置の製造方法に関する技術として有用である。特に、ＭＰＳ（Merged pin/Schottky Diode）構造を採用したＦＲＤ（Fast Recovery Diode）に適する。
１０１ Ｎ型半導体基板
１０２ 低濃度Ｎ型半導体領域
１０３ Ｐ型半導体領域
１０４ 絶縁層
１０５ アノード電極
１０６ カソード電極
１０２ 低濃度Ｎ型半導体領域
１０３ Ｐ型半導体領域
１０４ 絶縁層
１０５ アノード電極
１０６ カソード電極
Claims (1)
- 第１導電型の半導体基板の第１主面に、前記半導体基板と比べて不純物濃度が低い第１導電型の第１半導体領域を形成する工程と、
開口部を有した第１のマスキングを前記第１半導体領域の表面領域に施す工程と、
前記開口部から前記第１半導体領域に不純物を導入して、前記第１半導体領域とＰＮ接合する第２導電型の第２半導体領域を形成した後、前記第１のマスキングを除去する工程と、
電気的なコンタクト領域となる前記第１半導体領域及び前記第２半導体領域の少なくとも一部領域を覆う第２のマスキングを施し、前記第１半導体領域の表面に絶縁層を形成した後、前記第２のマスキングを除去する工程と、
少なくとも前記コンタクト領域の前記第１半導体領域及び前記第２半導体領域と接触する第１電極を形成する工程と、
前記半導体基板の第２主面に第２電極を形成する工程と、を有し、
前記開口部は、間隔を空けて列をなした複数の第１領域と、前記複数の第１領域の各終端を相互に接続する第２領域とから構成された第２領域と、から構成された形状であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013081431A JP2013165284A (ja) | 2013-04-09 | 2013-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013081431A JP2013165284A (ja) | 2013-04-09 | 2013-04-09 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007314817A Division JP2009141062A (ja) | 2007-12-05 | 2007-12-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013165284A true JP2013165284A (ja) | 2013-08-22 |
Family
ID=49176427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013081431A Ceased JP2013165284A (ja) | 2013-04-09 | 2013-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013165284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10483110B2 (en) | 2016-07-26 | 2019-11-19 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127330A (ja) * | 1982-01-25 | 1983-07-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH05136015A (ja) * | 1991-03-29 | 1993-06-01 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2003188391A (ja) * | 2001-12-21 | 2003-07-04 | Sanken Electric Co Ltd | 半導体素子及びその製造方法 |
-
2013
- 2013-04-09 JP JP2013081431A patent/JP2013165284A/ja not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127330A (ja) * | 1982-01-25 | 1983-07-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH05136015A (ja) * | 1991-03-29 | 1993-06-01 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2003188391A (ja) * | 2001-12-21 | 2003-07-04 | Sanken Electric Co Ltd | 半導体素子及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10483110B2 (en) | 2016-07-26 | 2019-11-19 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009141062A (ja) | 半導体装置及びその製造方法 | |
| US20080277668A1 (en) | SIS semiconductor having junction barrier schottky device | |
| CN108550618B (zh) | 半导体装置 | |
| CN102694011A (zh) | 半导体器件 | |
| JP2015185751A (ja) | 絶縁ゲート型半導体装置 | |
| US20170352722A1 (en) | Semiconductor rectifier and manufacturing method thereof | |
| JP2014060376A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2019050406A (ja) | 半導体装置 | |
| JP2012186318A (ja) | 高耐圧半導体装置 | |
| CN109417089A (zh) | 碳化硅半导体装置及其制造方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| JP2012174895A (ja) | 高耐圧半導体装置 | |
| US10985241B2 (en) | Semiconductor device and production method thereof | |
| JP5943846B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TW201535722A (zh) | 半導體裝置 | |
| JP2018006648A (ja) | 半導体装置 | |
| CN216793696U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| JP2013165284A (ja) | 半導体装置の製造方法 | |
| JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 | |
| JP2014192433A (ja) | 半導体装置 | |
| JP2012004466A (ja) | 半導体装置 | |
| JP6362925B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| EP3010045A1 (en) | Semiconductor device and a method of manufacturing same | |
| JP6658560B2 (ja) | 半導体装置 | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140409 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20141216 |