JPH07193259A - ｐｎ接合素子 - Google Patents
ｐｎ接合素子Info
- Publication number
- JPH07193259A JPH07193259A JP34702893A JP34702893A JPH07193259A JP H07193259 A JPH07193259 A JP H07193259A JP 34702893 A JP34702893 A JP 34702893A JP 34702893 A JP34702893 A JP 34702893A JP H07193259 A JPH07193259 A JP H07193259A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- junction
- semiconductor region
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 高耐圧の歩留まりのよいｐｎ接合素子を得
る。 【構成】 ｎ型半導体基板１の一面には高濃度のｐ型半
導体領域３を、他面には高濃度のｎ型半導体領域２を形
成する。ｎ型半導体基板１とｐ型半導体領域３との接合
面であるｐｎ接合４の表面近傍部分を多孔質化する。そ
の多孔質化部分６上に、シリコン樹脂などを流し込み硬
化させることにより、絶縁物層７を形成する。ｐ型半導
体領域３上にはアノード電極８を、ｎ型半導体領域２上
にはカソード電極９を形成する。
る。 【構成】 ｎ型半導体基板１の一面には高濃度のｐ型半
導体領域３を、他面には高濃度のｎ型半導体領域２を形
成する。ｎ型半導体基板１とｐ型半導体領域３との接合
面であるｐｎ接合４の表面近傍部分を多孔質化する。そ
の多孔質化部分６上に、シリコン樹脂などを流し込み硬
化させることにより、絶縁物層７を形成する。ｐ型半導
体領域３上にはアノード電極８を、ｎ型半導体領域２上
にはカソード電極９を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、電力用整流素子など
のｐｎ接合素子に関する。
のｐｎ接合素子に関する。
【０００２】
【従来の技術】図３は、従来の電力用整流素子の一例を
示す。ｎ型半導体基板１の一面にはｐ型半導体領域３
を、他面には高濃度のｎ型半導体領域２を形成する。ｎ
型半導体基板１とｐ型半導体領域３との接合面であるｐ
ｎ接合面４を囲むようにｎ型半導体基板１の一面にはｐ
型半導体領域３と同じｐ型のガードリング領域１０を形
成する。ｐ型半導体領域３上にはアノード電極８を、ｎ
型半導体領域２上にはカソード電極９を形成する。な
お、５ａは酸化膜である。ガードリング領域１０を形成
することにより、ｐｎ接合４の空乏層１１ｂとガードリ
ング領域１０の空乏層１１ｃとの間でパンチスルー現象
がおこり、外側に広がる空乏層１１ｄができる。これに
より、空乏層１１ｄの角の曲率が小さくなり、電界集中
が緩和されて、高耐圧化が可能になる。図４は従来の電
力用整流素子の他の例を示す。ｎ型半導体基板１の一面
にはｐ型半導体領域３を、他面には高濃度のｎ型半導体
領域２を形成する。そのｎ型半導体基板１の側部をｎ型
半導体基板１とｐ型半導体領域３との接合面であるｐｎ
接合４にまたがってある角度でサンドブラスト等により
研磨し、傾斜面１２とする。ｐ型半導体領域３上にはア
ノード電極８を、ｎ型半導体領域２上にはカソード電極
９を形成する。傾斜面１２では、内部よりも表面電界が
緩和され表面近傍の空乏層１１ｅが広がることにより、
表面でのなだれ降伏を防止して高耐圧化を可能にする。
示す。ｎ型半導体基板１の一面にはｐ型半導体領域３
を、他面には高濃度のｎ型半導体領域２を形成する。ｎ
型半導体基板１とｐ型半導体領域３との接合面であるｐ
ｎ接合面４を囲むようにｎ型半導体基板１の一面にはｐ
型半導体領域３と同じｐ型のガードリング領域１０を形
成する。ｐ型半導体領域３上にはアノード電極８を、ｎ
型半導体領域２上にはカソード電極９を形成する。な
お、５ａは酸化膜である。ガードリング領域１０を形成
することにより、ｐｎ接合４の空乏層１１ｂとガードリ
ング領域１０の空乏層１１ｃとの間でパンチスルー現象
がおこり、外側に広がる空乏層１１ｄができる。これに
より、空乏層１１ｄの角の曲率が小さくなり、電界集中
が緩和されて、高耐圧化が可能になる。図４は従来の電
力用整流素子の他の例を示す。ｎ型半導体基板１の一面
にはｐ型半導体領域３を、他面には高濃度のｎ型半導体
領域２を形成する。そのｎ型半導体基板１の側部をｎ型
半導体基板１とｐ型半導体領域３との接合面であるｐｎ
接合４にまたがってある角度でサンドブラスト等により
研磨し、傾斜面１２とする。ｐ型半導体領域３上にはア
ノード電極８を、ｎ型半導体領域２上にはカソード電極
９を形成する。傾斜面１２では、内部よりも表面電界が
緩和され表面近傍の空乏層１１ｅが広がることにより、
表面でのなだれ降伏を防止して高耐圧化を可能にする。
【０００３】
【発明が解決しようとする課題】しかしながら、図３に
示した従来の電力用整流素子においては、ｎ型半導体基
板１と酸化膜５ａとの界面の電荷密度により素子個々の
耐圧がばらつく。また図４に示した従来の電力用整流素
子においては、ｐｎ接合４を直接、研磨やサンドブラス
ト等の機械的加工が加わるため、ｐｎ接合４自体にマイ
クロクラックやひずみがはいるので、素子個々の耐圧が
大きくばらつく不都合がある。そこで、この発明は、電
力用整流素子などのｐｎ接合素子において、歩留まりの
よい高耐圧素子が得られるようにするものである。
示した従来の電力用整流素子においては、ｎ型半導体基
板１と酸化膜５ａとの界面の電荷密度により素子個々の
耐圧がばらつく。また図４に示した従来の電力用整流素
子においては、ｐｎ接合４を直接、研磨やサンドブラス
ト等の機械的加工が加わるため、ｐｎ接合４自体にマイ
クロクラックやひずみがはいるので、素子個々の耐圧が
大きくばらつく不都合がある。そこで、この発明は、電
力用整流素子などのｐｎ接合素子において、歩留まりの
よい高耐圧素子が得られるようにするものである。
【０００４】
【課題を解決するための手段】１の導電型の半導体基板
上に、これとの間にｐｎ接合を形成する他の導電型の高
濃度の半導体領域を形成する。そのｐｎ接合の上記半導
体基板の表面近傍部分を多孔質化する。その多孔質化部
分上に絶縁物層を形成する。
上に、これとの間にｐｎ接合を形成する他の導電型の高
濃度の半導体領域を形成する。そのｐｎ接合の上記半導
体基板の表面近傍部分を多孔質化する。その多孔質化部
分上に絶縁物層を形成する。
【０００５】
【作用】上記のように構成された、この発明のｐｎ接合
素子においては、ｐｎ接合の半導体基板の表面近傍部分
を多孔質化することで表面での接合部分の面積が大きく
なり、これにより表面での電界集中が緩和される。また
絶縁物層を形成することにより表面の空乏層がより大き
く伸びて空乏層の角の曲率が小さくなり、電界集中が緩
和されて高耐圧化がはかられる。
素子においては、ｐｎ接合の半導体基板の表面近傍部分
を多孔質化することで表面での接合部分の面積が大きく
なり、これにより表面での電界集中が緩和される。また
絶縁物層を形成することにより表面の空乏層がより大き
く伸びて空乏層の角の曲率が小さくなり、電界集中が緩
和されて高耐圧化がはかられる。
【０００６】
【実施例】図１は、この発明のｐｎ接合素子の一例の電
力用整流素子を、その製造方法とともに示す。まず、同
図Ａに示すように、高抵抗のｎ型半導体基板１の一面お
よび他面に、酸化膜５ａおよび５ｂを形成する。次に、
リソグラフィ技術により他面側の酸化膜５ｂを除去し、
ｎ型不純物のリン、アンチモン、砒素のいずれかを拡散
して、同図Ｂに示すように他面側に高濃度のｎ型半導体
領域２を形成する。次に同図Ｃに示すように、リソグラ
フィ技術により一面側の酸化膜５ａに拡散用の窓１９を
形成し、ｐ型不純物のボロン、ガリウム、アルミニウム
のいずれかを所定の深さ、所定の濃度分布で拡散して高
濃度のｐ型半導体領域３を形成する。この時、同図Ｄに
示すようにｐ型半導体領域３上には酸化膜５Ｃが形成さ
れる。次に、リソグラフィ技術により、同図Ｄに示すよ
うにｎ型半導体基板１とｐ型半導体領域３との接合面で
あるｐｎ接合４の近傍部分において酸化膜５ａに約３０
μｍの幅の窓１３を形成する。次に、図２に示すよう
に、ウエハ支持台１４に窓１３を形成した電力用整流素
子を多数形成した半導体ウエハ１７を取り付け、直流電
源１６の正極側をウエハ支持台１４に、負極側を白金線
１５にそれぞれ接続し、フッ酸溶液１８中でウエハ支持
台１４と白金線１５の間に直流電流を流して、ｐｎ接合
４の窓１３にのぞんだ部分を多孔質化する。次に、図１
Ｅに示すように、その多孔質化部分６上にシリコン樹脂
を流し込み硬化させることにより絶縁物層７を形成し、
酸化膜５Ｃに窓２０を形成してｐ型半導体領域３上にア
ノード電極８を形成するとともに、ｎ型半導体領域２上
にカソード電極９を形成する。このように図１は本発明
のｐｎ接合素子を電力用整流素子に使用した場合の例で
あるが、例えば図５に示すようにｎｐｎ型トランジスタ
のコレクタ・ベース間のｐｎ接合に適用することもでき
る。
力用整流素子を、その製造方法とともに示す。まず、同
図Ａに示すように、高抵抗のｎ型半導体基板１の一面お
よび他面に、酸化膜５ａおよび５ｂを形成する。次に、
リソグラフィ技術により他面側の酸化膜５ｂを除去し、
ｎ型不純物のリン、アンチモン、砒素のいずれかを拡散
して、同図Ｂに示すように他面側に高濃度のｎ型半導体
領域２を形成する。次に同図Ｃに示すように、リソグラ
フィ技術により一面側の酸化膜５ａに拡散用の窓１９を
形成し、ｐ型不純物のボロン、ガリウム、アルミニウム
のいずれかを所定の深さ、所定の濃度分布で拡散して高
濃度のｐ型半導体領域３を形成する。この時、同図Ｄに
示すようにｐ型半導体領域３上には酸化膜５Ｃが形成さ
れる。次に、リソグラフィ技術により、同図Ｄに示すよ
うにｎ型半導体基板１とｐ型半導体領域３との接合面で
あるｐｎ接合４の近傍部分において酸化膜５ａに約３０
μｍの幅の窓１３を形成する。次に、図２に示すよう
に、ウエハ支持台１４に窓１３を形成した電力用整流素
子を多数形成した半導体ウエハ１７を取り付け、直流電
源１６の正極側をウエハ支持台１４に、負極側を白金線
１５にそれぞれ接続し、フッ酸溶液１８中でウエハ支持
台１４と白金線１５の間に直流電流を流して、ｐｎ接合
４の窓１３にのぞんだ部分を多孔質化する。次に、図１
Ｅに示すように、その多孔質化部分６上にシリコン樹脂
を流し込み硬化させることにより絶縁物層７を形成し、
酸化膜５Ｃに窓２０を形成してｐ型半導体領域３上にア
ノード電極８を形成するとともに、ｎ型半導体領域２上
にカソード電極９を形成する。このように図１は本発明
のｐｎ接合素子を電力用整流素子に使用した場合の例で
あるが、例えば図５に示すようにｎｐｎ型トランジスタ
のコレクタ・ベース間のｐｎ接合に適用することもでき
る。
【０００７】
【発明の効果】ｐｎ接合の表面近傍部分が多孔質化され
ることにより表面での接合部分の面積が大きくなり、表
面での電界集中が緩和されるとともに、多孔質化部分に
絶縁物層を形成することにより表面の空乏層が大きく伸
び、空乏層の角の曲率が小さくなってさらに電界集中が
緩和される。これによって素子の高耐圧化がはかれる。
さらに素子個々の電界密度のばらつきが少なく、またマ
イクロクラックや歪みが入らないので歩留まりのよい高
品質の素子が得られる。
ることにより表面での接合部分の面積が大きくなり、表
面での電界集中が緩和されるとともに、多孔質化部分に
絶縁物層を形成することにより表面の空乏層が大きく伸
び、空乏層の角の曲率が小さくなってさらに電界集中が
緩和される。これによって素子の高耐圧化がはかれる。
さらに素子個々の電界密度のばらつきが少なく、またマ
イクロクラックや歪みが入らないので歩留まりのよい高
品質の素子が得られる。
【図１】この発明のｐｎ接合素子の一例の電力用整流素
子をその製造方法とともに示す。
子をその製造方法とともに示す。
【図２】その製造方法のにおける多孔質化工程を示す。
【図３】従来の電力用整流素子の一例を示す。
【図４】従来の電力用整流素子の他の例を示す。
１：ｎ型半導体基板 ２：ｎ型半導体領域 ３：ｐ型半導体領域 ４：ｐｎ接合 ５ａ、５ｂ、５ｃ：酸化膜 ６：多孔質化部分 ７：絶縁物層 ８：アノード電極 ９：カソード電極 ２１：エミッタ電極 ２２：ベース電極 ２３：コレクタ電極
【手続補正書】
【提出日】平成６年６月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】この発明のｐｎ接合素子の一例の電力用整流素
子をその製造方法とともに示す。
子をその製造方法とともに示す。
【図２】その製造方法のにおける多孔質化工程を示す。
【図３】従来の電力用整流素子の一例を示す。
【図４】従来の電力用整流素子の他の例を示す。
【図５】この発明のｐｎ接合素子の他の例であるｎｐｎ
型トランジスタを示す。
型トランジスタを示す。
【符号の説明】 １：ｎ型半導体基板 ２：ｎ型半導体領域 ３：ｐ型半導体領域 ４：ｐｎ接合 ５ａ、５ｂ、５ｃ：酸化膜 ６：多孔質化部分 ７：絶縁物層 ８：アノード電極 ９：カソード電極 ２１：エミッタ電極 ２２：ベース電極 ２３：コレクタ電極
Claims (1)
- 【請求項１】 １の導電型の半導体基板上に、これとの
間にｐｎ接合を形成する他の導電型の高濃度の半導体領
域を形成し、そのｐｎ接合の上記半導体基板の表面近傍
部分を多孔質化し、その多孔質化部分上に絶縁物層を形
成したｐｎ接合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34702893A JPH07193259A (ja) | 1993-12-27 | 1993-12-27 | ｐｎ接合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34702893A JPH07193259A (ja) | 1993-12-27 | 1993-12-27 | ｐｎ接合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193259A true JPH07193259A (ja) | 1995-07-28 |
Family
ID=18387439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34702893A Pending JPH07193259A (ja) | 1993-12-27 | 1993-12-27 | ｐｎ接合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532732B1 (ko) * | 2000-12-12 | 2005-11-30 | 산켄덴키 가부시키가이샤 | 정전압 다이오드 및 그 제조방법 |
-
1993
- 1993-12-27 JP JP34702893A patent/JPH07193259A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532732B1 (ko) * | 2000-12-12 | 2005-11-30 | 산켄덴키 가부시키가이샤 | 정전압 다이오드 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002185019A (ja) | 半導体装置及びその製造方法 | |
| JPH09191110A (ja) | ダイオードを内蔵した絶縁ゲートバイポーラトランジスタとその製造方法 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPS5691478A (en) | Manufacture of punch-through type diode | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JPH07193259A (ja) | ｐｎ接合素子 | |
| JPH0139661B2 (ja) | ||
| JP2005051111A (ja) | メサ型半導体装置 | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| US4165516A (en) | Semiconductor device and method of manufacturing same | |
| JPH06342902A (ja) | 高耐圧半導体装置 | |
| JPH03147331A (ja) | 高耐圧半導体装置 | |
| JPH07221116A (ja) | トランジスタ | |
| JPH08288503A (ja) | プレーナ型高耐圧縦型素子を有する半導体装置およびその製造方法 | |
| JPS6258678A (ja) | トランジスタ | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JP2545953B2 (ja) | 半導体装置 | |
| JPH0621344A (ja) | 半導体装置 | |
| KR930009470B1 (ko) | 양 방향성 핀치저항 | |
| JPH0277173A (ja) | トランジスタ | |
| KR100415189B1 (ko) | 전계제한환을 가지는 바이폴라트랜지스터 | |
| JPS62291170A (ja) | 高耐圧半導体装置 | |
| JPS5944869A (ja) | 半導体装置 | |
| JP2008187060A (ja) | メサ型半導体素子とその製造方法 | |
| JPH07169942A (ja) | 逆導通静電誘導サイリスタ |