JPH0621344A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0621344A JPH0621344A JP40545190A JP40545190A JPH0621344A JP H0621344 A JPH0621344 A JP H0621344A JP 40545190 A JP40545190 A JP 40545190A JP 40545190 A JP40545190 A JP 40545190A JP H0621344 A JPH0621344 A JP H0621344A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- ring
- conductivity type
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＩＣ内の基準電圧、過電圧保護素子等に利用さ
れるＰＮ接合の逆耐圧を利用する構造を備えた半導体装
置に関し、半導体層の表面の影響を受けることなく、Ｐ
Ｎ接合の降伏を確実にバルク内で起こして耐圧のバラツ
キを小さく抑えることを目的とする。 【構成】第一導電型の半導体層３に形成された第二導電
型の主拡散層４と、前記半導体層３と前記主拡散層４の
境界から広がる空乏層ＤＬの範囲から外れた領域で前記
主拡散層４よりも深く形成され、かつ、前記主拡散層４
を囲む環状に形成された第二導電型のリング状拡散層５
と、前記半導体層３の表面に形成され、前記主拡散層４
と前記リング状拡散層５の上にコンタクトホール７、８
を有する絶縁膜６と、前記絶縁膜６上に形成され、か
つ、前記コンタクトホール７、８を通して前記主拡散層
４及びリング状拡散層５に接続される電極９とによって
構成する。
れるＰＮ接合の逆耐圧を利用する構造を備えた半導体装
置に関し、半導体層の表面の影響を受けることなく、Ｐ
Ｎ接合の降伏を確実にバルク内で起こして耐圧のバラツ
キを小さく抑えることを目的とする。 【構成】第一導電型の半導体層３に形成された第二導電
型の主拡散層４と、前記半導体層３と前記主拡散層４の
境界から広がる空乏層ＤＬの範囲から外れた領域で前記
主拡散層４よりも深く形成され、かつ、前記主拡散層４
を囲む環状に形成された第二導電型のリング状拡散層５
と、前記半導体層３の表面に形成され、前記主拡散層４
と前記リング状拡散層５の上にコンタクトホール７、８
を有する絶縁膜６と、前記絶縁膜６上に形成され、か
つ、前記コンタクトホール７、８を通して前記主拡散層
４及びリング状拡散層５に接続される電極９とによって
構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、ＩＣ内の基準電圧、過電圧保護素子等に利
用されるＰＮ接合の逆耐圧を利用する構造を備えた半導
体装置に関する。
り詳しくは、ＩＣ内の基準電圧、過電圧保護素子等に利
用されるＰＮ接合の逆耐圧を利用する構造を備えた半導
体装置に関する。
【０００２】
【従来の技術】図３は、硼素等のＰ型イオンをＮ型シリ
コン層３１に注入、拡散してＰ型拡散層３２を形成した
プレーナ単接合の構造を示すものであり、シリコン層３
１の上のSiO2膜３３に形成されたコンタクトホール３４
を通してＰ型拡散層３２に電極３５を接続して、これに
より、ＰＮ接合素子を構成している。
コン層３１に注入、拡散してＰ型拡散層３２を形成した
プレーナ単接合の構造を示すものであり、シリコン層３
１の上のSiO2膜３３に形成されたコンタクトホール３４
を通してＰ型拡散層３２に電極３５を接続して、これに
より、ＰＮ接合素子を構成している。
【０００３】ところで、シリコン層３１上のSiO2膜３３
にはナトリウム等の正イオンが入り込んだり、あるい
は、熱酸化によるSiO2膜３３とシリコン層３１の界面に
は未反応シリコンが存在して正の界面準位を形成するこ
とがある。
にはナトリウム等の正イオンが入り込んだり、あるい
は、熱酸化によるSiO2膜３３とシリコン層３１の界面に
は未反応シリコンが存在して正の界面準位を形成するこ
とがある。
【０００４】このために、シリコン層３１の上層部に負
の電荷が誘起されることになり、ＰＮ接合素子に逆バイ
アスの電圧を印加する場合には、シリコン層３１・SiO2
膜３３の界面に接するＰ型拡散層３２の上端縁付近で空
乏層が広がりにくくなり、ここに降伏が起き易くなる。
の電荷が誘起されることになり、ＰＮ接合素子に逆バイ
アスの電圧を印加する場合には、シリコン層３１・SiO2
膜３３の界面に接するＰ型拡散層３２の上端縁付近で空
乏層が広がりにくくなり、ここに降伏が起き易くなる。
【０００５】また、ウェハプロセスの清浄度等に敏感な
シリコン層３１とSiO2膜３３の界面の状態は、ロットや
ウェハによって大きなバラツキが生じるために、シリコ
ン層３１の上層部に形成されたＰＮ接合の逆耐圧もこれ
によって左右されることになる。
シリコン層３１とSiO2膜３３の界面の状態は、ロットや
ウェハによって大きなバラツキが生じるために、シリコ
ン層３１の上層部に形成されたＰＮ接合の逆耐圧もこれ
によって左右されることになる。
【０００６】さらに降伏した状態をしばらく持続させる
と、降伏で発生したホットキャリアがSiO2膜３３中に注
入されて耐圧値が変動するといった問題も起きる。
と、降伏で発生したホットキャリアがSiO2膜３３中に注
入されて耐圧値が変動するといった問題も起きる。
【０００７】そこで、図４に示すように、Ｐ型拡散層３
２に接続する電極３５をSiO2膜３３の上に沿って外方に
延出し、フィールドプレートの効果をもたせ、Ｐ型拡散
層３２の上縁部付近の空乏層を広がらせてその近傍の電
界強度を緩和して耐圧を高める装置が提案されている。
２に接続する電極３５をSiO2膜３３の上に沿って外方に
延出し、フィールドプレートの効果をもたせ、Ｐ型拡散
層３２の上縁部付近の空乏層を広がらせてその近傍の電
界強度を緩和して耐圧を高める装置が提案されている。
【０００８】しかし、この装置における降伏は、電極３
５の最終端直下付近のシリコン層３１で生じる空乏層の
曲率が小さいために、ここで降伏が起き易くなり、この
装置によってもＰ型拡散層３２の下側の曲率による影響
はなくなり、シリコン層３１表面の状態で降伏が決まる
ことになる。
５の最終端直下付近のシリコン層３１で生じる空乏層の
曲率が小さいために、ここで降伏が起き易くなり、この
装置によってもＰ型拡散層３２の下側の曲率による影響
はなくなり、シリコン層３１表面の状態で降伏が決まる
ことになる。
【０００９】これに対して、図５に示すように、Ｐ型拡
散層３２の周囲の空乏層が広がる範囲内にＰ型拡散層３
２と同じ深さのＰ型フィールド・リミッティグ・リング
（ＦＬＲ）３６を付加する構造の装置が提案されてい
る。
散層３２の周囲の空乏層が広がる範囲内にＰ型拡散層３
２と同じ深さのＰ型フィールド・リミッティグ・リング
（ＦＬＲ）３６を付加する構造の装置が提案されてい
る。
【００１０】この装置によれば、空乏層がＦＬＲ３６の
幅だけ余計に伸びるために、耐圧は格段に向上する。例
えば、１００Ｖ耐圧の保護素子を形成してみると、その
誤差は±１０Ｖ程度と小さくなる。
幅だけ余計に伸びるために、耐圧は格段に向上する。例
えば、１００Ｖ耐圧の保護素子を形成してみると、その
誤差は±１０Ｖ程度と小さくなる。
【００１１】
【発明が解決しようとする課題】しかし、ＦＬＲ３６を
設けた装置においても、図３の装置と同様に、SiO2膜３
３とシリコン層３１の界面に生じる正電荷の影響を受
け、その降伏はＦＬＲ３６の外周縁で生じ易くなるため
に、この装置も表面状態の影響を受けて耐圧が一定しな
いといった問題が存在する。
設けた装置においても、図３の装置と同様に、SiO2膜３
３とシリコン層３１の界面に生じる正電荷の影響を受
け、その降伏はＦＬＲ３６の外周縁で生じ易くなるため
に、この装置も表面状態の影響を受けて耐圧が一定しな
いといった問題が存在する。
【００１２】本発明はこのような問題に鑑みてなされた
ものであって、半導体層の表面の影響を受けることな
く、ＰＮ接合の降伏を確実にバルク内で起こすことによ
って耐圧のバラツキを小さく抑えることができる半導体
装置を提供することを目的とする。
ものであって、半導体層の表面の影響を受けることな
く、ＰＮ接合の降伏を確実にバルク内で起こすことによ
って耐圧のバラツキを小さく抑えることができる半導体
装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記した課題は、図１に
例示するように、第一導電型の半導体層３に形成された
第二導電型の主拡散層４と、前記半導体層３と前記主拡
散層４の境界から広がる空乏層ＤＬの範囲から外れた領
域で前記主拡散層４よりも深く形成され、かつ、前記主
拡散層４を囲む環状に形成された第二導電型のリング状
拡散層５と、前記半導体層３の表面に形成され、前記主
拡散層４と前記リング状拡散層５の上にコンタクトホー
ル７、８を有する絶縁膜６と、前記絶縁膜６上に形成さ
れ、かつ、前記コンタクトホール７、８を通して前記主
拡散層４及びリング状拡散層５に接続される電極９とを
備えたことを特徴とする半導体装置によって達成する。
例示するように、第一導電型の半導体層３に形成された
第二導電型の主拡散層４と、前記半導体層３と前記主拡
散層４の境界から広がる空乏層ＤＬの範囲から外れた領
域で前記主拡散層４よりも深く形成され、かつ、前記主
拡散層４を囲む環状に形成された第二導電型のリング状
拡散層５と、前記半導体層３の表面に形成され、前記主
拡散層４と前記リング状拡散層５の上にコンタクトホー
ル７、８を有する絶縁膜６と、前記絶縁膜６上に形成さ
れ、かつ、前記コンタクトホール７、８を通して前記主
拡散層４及びリング状拡散層５に接続される電極９とを
備えたことを特徴とする半導体装置によって達成する。
【００１４】または、図２に例示するように、コレクタ
となる第一導電型の半導体層13に形成される第二導電型
のベース拡散層14と、該ベース拡散層14の一部に形成さ
れる第一導電型のエミッタ拡散層20とから構成されたバ
イポーラトランジスタと、前記半導体層13と前記ベース
拡散層14の境界から広がる空乏層ＤＬの範囲から外れた
領域で前記ベース拡散層14よりも深く形成され、かつ、
前記ベース拡散層14を囲む環状に形成された第二導電型
のリング状拡散層15と、前記半導体層13の表面に形成さ
れ、前記ベース拡散層14と前記リング状拡散層15の上に
コンタクトホール22、23を有する絶縁膜16と、前記絶縁
膜16上に形成され、かつ、前記コンタクトホール22、23
を通して前記ベース拡散層14及びリング状拡散層15に接
続される電極25とを備えたことを特徴とする半導体装置
によって達成する。
となる第一導電型の半導体層13に形成される第二導電型
のベース拡散層14と、該ベース拡散層14の一部に形成さ
れる第一導電型のエミッタ拡散層20とから構成されたバ
イポーラトランジスタと、前記半導体層13と前記ベース
拡散層14の境界から広がる空乏層ＤＬの範囲から外れた
領域で前記ベース拡散層14よりも深く形成され、かつ、
前記ベース拡散層14を囲む環状に形成された第二導電型
のリング状拡散層15と、前記半導体層13の表面に形成さ
れ、前記ベース拡散層14と前記リング状拡散層15の上に
コンタクトホール22、23を有する絶縁膜16と、前記絶縁
膜16上に形成され、かつ、前記コンタクトホール22、23
を通して前記ベース拡散層14及びリング状拡散層15に接
続される電極25とを備えたことを特徴とする半導体装置
によって達成する。
【００１５】
【作 用】第１の発明によれば、第二導電型の主拡散層
４を囲む同一導電型のリング状拡散層５の深さを、主拡
散層４よりも深く形成してそのコーナー部の曲率半径を
大きくするとともに、第一導電型の半導体層３表面の絶
縁膜６の上に形成した電極９によって主拡散層４とリン
グ状拡散層５とを接続するようにしている。
４を囲む同一導電型のリング状拡散層５の深さを、主拡
散層４よりも深く形成してそのコーナー部の曲率半径を
大きくするとともに、第一導電型の半導体層３表面の絶
縁膜６の上に形成した電極９によって主拡散層４とリン
グ状拡散層５とを接続するようにしている。
【００１６】このため、絶縁膜６上の電極９と半導体層
３の間に電圧を加えて、第一導電型の半導体層３と第二
導電型の主拡散層４との間に逆バイアス電圧をかける
と、第二導電型の主拡散層４とリング状拡散層５のそれ
ぞれの周囲に空乏層ＤＬが広がる。この場合、リング状
拡散層５は主拡散層４よりも深くてコーナー部の曲率半
径が大きいためにその耐圧値は大きくなり、リング状拡
散層５の形成領域において降伏が生じることはない。
３の間に電圧を加えて、第一導電型の半導体層３と第二
導電型の主拡散層４との間に逆バイアス電圧をかける
と、第二導電型の主拡散層４とリング状拡散層５のそれ
ぞれの周囲に空乏層ＤＬが広がる。この場合、リング状
拡散層５は主拡散層４よりも深くてコーナー部の曲率半
径が大きいためにその耐圧値は大きくなり、リング状拡
散層５の形成領域において降伏が生じることはない。
【００１７】また、主拡散層４とリング状拡散層５との
距離は、主拡散層４から広がる空乏層ＤＬの範囲よりも
大きくしているために、それらの間の領域にある第一導
電型の半導体層３の上層部には、電極９のフィールドプ
レート効果による空乏層ＤＬが生じることになり、この
領域ではＰＮ接合の平面部と同じ程度の高い耐圧とな
り、ここが降伏することはない。
距離は、主拡散層４から広がる空乏層ＤＬの範囲よりも
大きくしているために、それらの間の領域にある第一導
電型の半導体層３の上層部には、電極９のフィールドプ
レート効果による空乏層ＤＬが生じることになり、この
領域ではＰＮ接合の平面部と同じ程度の高い耐圧とな
り、ここが降伏することはない。
【００１８】したがって、過電圧による降伏は、第二導
電型の主拡散層４と第一導電型半導体層３の接合部分の
コーナー曲率によって決定されることになり、第一導電
型半導体層３の表面状態による影響を受けなくなる。
電型の主拡散層４と第一導電型半導体層３の接合部分の
コーナー曲率によって決定されることになり、第一導電
型半導体層３の表面状態による影響を受けなくなる。
【００１９】しかも、バルク内部で降伏が起こるため
に、降伏で発生したホットキャリアが絶縁膜６中に注入
されることはなく、耐圧変動も生じない。
に、降伏で発生したホットキャリアが絶縁膜６中に注入
されることはなく、耐圧変動も生じない。
【００２０】また、第２の発明によれば、第１の発明と
同様に、バイポーラトランジスタのベース拡散層14のコ
ーナー曲率によって過電圧降伏が決定されることにな
り、耐圧のバラツキが小さくなる。
同様に、バイポーラトランジスタのベース拡散層14のコ
ーナー曲率によって過電圧降伏が決定されることにな
り、耐圧のバラツキが小さくなる。
【００２１】
【実施例】（ａ）本発明の第１実施例の説明 図１は、本発明の第１実施例装置を示す断面図である。
【００２２】図１において符号１は、裏面にＮ電極２を
形成したＮ+ 型シリコン基板で、その上にはエピタキシ
ャル成長法により１ΩcmのＮ- 型シリコン層３が積層さ
れており、その一部の領域には、イオン注入法によって
形成したシート抵抗５００Ω／□、深さ４μｍのＰ型主
拡散層４が設けられており、この主拡散層４とシリコン
層３のＰＮ接合により過電圧保護素子が構成される。
形成したＮ+ 型シリコン基板で、その上にはエピタキシ
ャル成長法により１ΩcmのＮ- 型シリコン層３が積層さ
れており、その一部の領域には、イオン注入法によって
形成したシート抵抗５００Ω／□、深さ４μｍのＰ型主
拡散層４が設けられており、この主拡散層４とシリコン
層３のＰＮ接合により過電圧保護素子が構成される。
【００２３】また、Ｐ型主拡散層４の周囲には、空乏層
の広がりよりも大きな間隔、例えば５〜６μｍの間隔を
おいてシート抵抗１００Ω／□のＰ型リング状拡散層５
が形成され、このリング状拡散層５は、深さ１０μｍと
なるように形成されて主拡散層４のコーナー部よりも曲
率半径が大きくなるように形成されている。
の広がりよりも大きな間隔、例えば５〜６μｍの間隔を
おいてシート抵抗１００Ω／□のＰ型リング状拡散層５
が形成され、このリング状拡散層５は、深さ１０μｍと
なるように形成されて主拡散層４のコーナー部よりも曲
率半径が大きくなるように形成されている。
【００２４】一方、Ｎ- 型シリコン層３の上には、ＣＶ
Ｄ法又は熱酸化法によりSiO2膜６が形成され、そのう
ち、Ｐ型主拡散層４とＰ型リング状拡散層５の一部領域
の上にはそれぞれコンタクトホール７、８が形成されて
いる。また、リング状拡散層５によって囲まれる領域の
SiO2膜６の上には、アルミニウムよりなるＰ電極９が形
成され、このＰ電極９はコンタクトホール７、８を通し
てＰ型主拡散層４及びＰ型リング状拡散層５に接続され
ており、２つの拡散層４、５を同一電位にするように構
成されている。
Ｄ法又は熱酸化法によりSiO2膜６が形成され、そのう
ち、Ｐ型主拡散層４とＰ型リング状拡散層５の一部領域
の上にはそれぞれコンタクトホール７、８が形成されて
いる。また、リング状拡散層５によって囲まれる領域の
SiO2膜６の上には、アルミニウムよりなるＰ電極９が形
成され、このＰ電極９はコンタクトホール７、８を通し
てＰ型主拡散層４及びＰ型リング状拡散層５に接続され
ており、２つの拡散層４、５を同一電位にするように構
成されている。
【００２５】上記した実施例装置において、Ｐ電極９が
マイナス、Ｎ電極２がプラスとなるように電圧を印加
し、その電圧を上昇していくと、Ｐ型の主拡散層４、リ
ング状拡散層５とＮ- 型シリコン層３との各ＰＮ接合部
分に空乏層ＤＬが広がる。この場合、リング状拡散層５
は主拡散層４よりも深くてコーナー部の曲率半径が大き
いためにその耐圧値は大きくなり、リング状拡散層５の
形成領域において降伏が生じることはない。
マイナス、Ｎ電極２がプラスとなるように電圧を印加
し、その電圧を上昇していくと、Ｐ型の主拡散層４、リ
ング状拡散層５とＮ- 型シリコン層３との各ＰＮ接合部
分に空乏層ＤＬが広がる。この場合、リング状拡散層５
は主拡散層４よりも深くてコーナー部の曲率半径が大き
いためにその耐圧値は大きくなり、リング状拡散層５の
形成領域において降伏が生じることはない。
【００２６】また、主拡散層４とリング状拡散層５の間
の領域にあるＮ- 型シリコン層３の上層部には、Ｐ電極
９の電圧によるフィールドプレート効果によって空乏層
ＤＬが生じるために、この領域ではＰＮ接合の平面部と
同じ程度の高い耐圧を有し、ここが降伏することはな
い。
の領域にあるＮ- 型シリコン層３の上層部には、Ｐ電極
９の電圧によるフィールドプレート効果によって空乏層
ＤＬが生じるために、この領域ではＰＮ接合の平面部と
同じ程度の高い耐圧を有し、ここが降伏することはな
い。
【００２７】したがって、過電圧による降伏は、Ｐ型主
拡散層４とＮ- 型シリコン層３の接合部のコーナー曲率
によって決定され、Ｎ- 型シリコン層３の表面状態のバ
ラツキによる影響を受けなくなる。
拡散層４とＮ- 型シリコン層３の接合部のコーナー曲率
によって決定され、Ｎ- 型シリコン層３の表面状態のバ
ラツキによる影響を受けなくなる。
【００２８】また、バルク内部で降伏が起こるために、
降伏で発生したホットキャリアがSiO2膜６中に注入され
ることはなく、耐圧変動も生じない。
降伏で発生したホットキャリアがSiO2膜６中に注入され
ることはなく、耐圧変動も生じない。
【００２９】なお、本実施例で１００Ｖ耐圧を目標とし
て保護素子を形成した場合に、その誤差は±４Ｖ以下に
抑えられることが確認されている。
て保護素子を形成した場合に、その誤差は±４Ｖ以下に
抑えられることが確認されている。
【００３０】（ｂ）本発明の第２実施例の説明 図２は、本発明の第２実施例装置を示す断面図及び等価
回路図であり、この装置は、シリコン層にバイポーラト
ランジスタを形成したものである。
回路図であり、この装置は、シリコン層にバイポーラト
ランジスタを形成したものである。
【００３１】図２において示す符号１１はＮ+ 型シリコ
ン基板で、その下面にはコレクタ電極１２が形成され、
上面にはＮ- 型シリコン層１３がエピタキシャル成長さ
れている。また、Ｎ- 型シリコン層１３の上層部には、
Ｐ型主拡散層１４とこれを囲むＰ型リング状拡散層１５
が形成されている。このリング状拡散層１５は、この界
面から生じる空乏層ＤＬと主拡散層１４から広がる空乏
層ＤＬとが交差しない領域に形成され、しかも、主拡散
層１４よりも深く形成されてコーナー部の曲率半径が大
きくなるように構成されている。
ン基板で、その下面にはコレクタ電極１２が形成され、
上面にはＮ- 型シリコン層１３がエピタキシャル成長さ
れている。また、Ｎ- 型シリコン層１３の上層部には、
Ｐ型主拡散層１４とこれを囲むＰ型リング状拡散層１５
が形成されている。このリング状拡散層１５は、この界
面から生じる空乏層ＤＬと主拡散層１４から広がる空乏
層ＤＬとが交差しない領域に形成され、しかも、主拡散
層１４よりも深く形成されてコーナー部の曲率半径が大
きくなるように構成されている。
【００３２】また、Ｐ型主拡散層１４の上層部にはイオ
ン注入法を用いてＮ型拡散層２０が形成されおり、この
Ｎ型拡散層２０とＰ型主拡散層１４、Ｎ- 型シリコン層
１３はそれぞれエミッタ、ベース、コレクタとなってＮ
ＰＮ接合のバイポーラトランジスタを構成している。
ン注入法を用いてＮ型拡散層２０が形成されおり、この
Ｎ型拡散層２０とＰ型主拡散層１４、Ｎ- 型シリコン層
１３はそれぞれエミッタ、ベース、コレクタとなってＮ
ＰＮ接合のバイポーラトランジスタを構成している。
【００３３】さらに、Ｎ- 型シリコン層１３の上に形成
されたSiO2膜１６のうち、Ｎ型拡散層２０の上と、Ｐ型
主拡散層１４、Ｐ型リング状拡散層１５の上にはコンタ
クトホール２１〜２３が形成されている。そして、Ｎ型
拡散層２０にはコンタクトホール２１を通してエミッタ
電極２４が接続され、またＰ型主拡散層１４の上にはSi
O2膜１６の上を通って少なくともＰ型リング状拡散層１
５に延出するベース電極２５が形成されている。
されたSiO2膜１６のうち、Ｎ型拡散層２０の上と、Ｐ型
主拡散層１４、Ｐ型リング状拡散層１５の上にはコンタ
クトホール２１〜２３が形成されている。そして、Ｎ型
拡散層２０にはコンタクトホール２１を通してエミッタ
電極２４が接続され、またＰ型主拡散層１４の上にはSi
O2膜１６の上を通って少なくともＰ型リング状拡散層１
５に延出するベース電極２５が形成されている。
【００３４】このように構成された装置においては、Ｐ
型リング状拡散層１５とＮ- 型シリコン層１３によるＰ
Ｎ接合がクランプダイオードとして機能し、図２(b) に
示すように、バイポーラトランジスタのベース・コレク
タ間にクランプダイオードを接続した回路となる。
型リング状拡散層１５とＮ- 型シリコン層１３によるＰ
Ｎ接合がクランプダイオードとして機能し、図２(b) に
示すように、バイポーラトランジスタのベース・コレク
タ間にクランプダイオードを接続した回路となる。
【００３５】このような装置においても、リング状拡散
層１５は主拡散層１４よりも深くてコーナー部の曲率半
径が大きいためにその耐圧値は大きくなり、リング状拡
散層１５の形成領域において降伏が生じることはない。
層１５は主拡散層１４よりも深くてコーナー部の曲率半
径が大きいためにその耐圧値は大きくなり、リング状拡
散層１５の形成領域において降伏が生じることはない。
【００３６】また、Ｎ- 型シリコン層１３の上層部に
は、フィールドプレート効果により生じる空乏層ＤＬの
ために、この領域ではＰＮ接合の平面部と同じ程度の高
い耐圧を有し、ここが降伏することはない。
は、フィールドプレート効果により生じる空乏層ＤＬの
ために、この領域ではＰＮ接合の平面部と同じ程度の高
い耐圧を有し、ここが降伏することはない。
【００３７】したがって、コレクタ・ベース間の耐圧
は、Ｐ型主拡散層１４のコーナー部の曲率半径によって
決まり、そのバラツキが小さくなる。
は、Ｐ型主拡散層１４のコーナー部の曲率半径によって
決まり、そのバラツキが小さくなる。
【００３８】
【発明の効果】以上述べたように第１の発明によれば、
第二導電型の主拡散層を囲む同一導電型のリング状拡散
層の深さを、主拡散層よりも深く形成してそのコーナー
部の曲率半径を大きくするとともに、第一導電型の半導
体層表面の絶縁膜の上に形成した電極によって主拡散層
とリング状拡散層とを接続するようにしている。
第二導電型の主拡散層を囲む同一導電型のリング状拡散
層の深さを、主拡散層よりも深く形成してそのコーナー
部の曲率半径を大きくするとともに、第一導電型の半導
体層表面の絶縁膜の上に形成した電極によって主拡散層
とリング状拡散層とを接続するようにしている。
【００３９】このため、リング状拡散層は主拡散層より
も深くてコーナー部の曲率半径が大きくなるので、その
耐圧値も大きくなり、リング状拡散層の形成領域におい
て降伏が生じることはない。
も深くてコーナー部の曲率半径が大きくなるので、その
耐圧値も大きくなり、リング状拡散層の形成領域におい
て降伏が生じることはない。
【００４０】また、主拡散層とリング状拡散層との距離
は、主拡散層から広がる空乏層の範囲よりも大きくされ
ているので、それらの間の領域にある第一導電型の半導
体層の上層部には、電極の電圧によるフィールドプレー
ト効果によって空乏層が生じることになり、この領域で
はＰＮ接合の平面部と同じ程度の高い耐圧を有し、ここ
が降伏することはない。
は、主拡散層から広がる空乏層の範囲よりも大きくされ
ているので、それらの間の領域にある第一導電型の半導
体層の上層部には、電極の電圧によるフィールドプレー
ト効果によって空乏層が生じることになり、この領域で
はＰＮ接合の平面部と同じ程度の高い耐圧を有し、ここ
が降伏することはない。
【００４１】したがって、過電圧による降伏は、第二導
電型の主拡散層と第一導電型半導体層の接合部分のコー
ナー曲率によって決定されることになり、第一導電型半
導体層の表面状態による影響を受けずにバルク内部で降
伏が起こるので、降伏で発生したホットキャリアが絶縁
膜中に注入されることはなく、耐圧変動も生じなくな
る。この結果、耐圧値を非常に精度よく制御することが
可能になる。
電型の主拡散層と第一導電型半導体層の接合部分のコー
ナー曲率によって決定されることになり、第一導電型半
導体層の表面状態による影響を受けずにバルク内部で降
伏が起こるので、降伏で発生したホットキャリアが絶縁
膜中に注入されることはなく、耐圧変動も生じなくな
る。この結果、耐圧値を非常に精度よく制御することが
可能になる。
【００４２】また、第２の発明によれば、第１の発明と
同様に、バイポーラトランジスタのベース拡散層のコー
ナー曲率によって過電圧降伏が決定されることになり、
そのバラツキを小さくすることができる。
同様に、バイポーラトランジスタのベース拡散層のコー
ナー曲率によって過電圧降伏が決定されることになり、
そのバラツキを小さくすることができる。
【図１】本発明の第１実施例装置を示す断面図である。
【図２】本発明の第２実施例装置を示す断面図及びその
等価回路図である。
等価回路図である。
【図３】従来装置の第１例を示す断面図である。
【図４】従来装置の第２例を示す断面図である。
【図５】従来装置の第３例を示す断面図である。
１、１１ シリコン基板 ２、１２ 電極 ３、１３ Ｎ- 型シリコン層 ４、１４ Ｐ型主拡散層 ５、１５ Ｐ型リング状拡散層 ６、１６ SiO2膜 ７、８、２１、２２、２４ コンタクトホール ９、２４、２５ 電極 ＤＬ 空乏層
Claims (2)
- 【請求項１】 第一導電型の半導体層（３）に形成され
た第二導電型の主拡散層（４）と、 前記半導体層（３）と前記主拡散層（４）の境界から広
がる空乏層（ＤＬ）の範囲から外れた領域で前記主拡散
層（４）よりも深く形成され、かつ、前記主拡散層
（４）を囲む環状に形成された第二導電型のリング状拡
散層（５）と、 前記半導体層（３）の表面に形成され、前記主拡散層
（４）と前記リング状拡散層（５）の上にコンタクトホ
ール（７、８）を有する絶縁膜（６）と、 前記絶縁膜（６）上に形成され、かつ、前記コンタクト
ホール（７、８）を通して前記主拡散層（４）及びリン
グ状拡散層（５）に接続される電極（９）とを備えたこ
とを特徴とする半導体装置。 - 【請求項２】 コレクタとなる第一導電型の半導体層
（13）に形成される第二導電型のベース拡散層（14）
と、該ベース拡散層（14）の一部に形成される第一導電
型のエミッタ拡散層（20）とから構成されたバイポーラ
トランジスタと、 前記半導体層（13）と前記ベース拡散層（14）の境界か
ら広がる空乏層（ＤＬ）の範囲から外れた領域で前記ベ
ース拡散層（14）よりも深く形成され、かつ、前記ベー
ス拡散層（14）を囲む環状に形成された第二導電型のリ
ング状拡散層（15）と、 前記半導体層（13）の表面に形成され、前記ベース拡散
層（14）と前記リング状拡散層（15）の上にコンタクト
ホール（22、23）を有する絶縁膜（16）と、 前記絶縁膜（16）上に形成され、かつ、前記コンタクト
ホール（22、23）を通して前記ベース拡散層（14）及び
リング状拡散層（15）に接続される電極（25）とを備え
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40545190A JPH0621344A (ja) | 1990-12-25 | 1990-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40545190A JPH0621344A (ja) | 1990-12-25 | 1990-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621344A true JPH0621344A (ja) | 1994-01-28 |
Family
ID=18515047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40545190A Withdrawn JPH0621344A (ja) | 1990-12-25 | 1990-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621344A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447824B1 (ko) * | 2000-06-07 | 2004-09-08 | 엔이씨 일렉트로닉스 가부시키가이샤 | 기생 용량을 증가시키지 않으면서 항복 전압이 임의의값으로 설정될 수 있는 다이오드와 그 제조 방법 |
| CN110534564A (zh) * | 2019-08-30 | 2019-12-03 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层及其制作方法 |
-
1990
- 1990-12-25 JP JP40545190A patent/JPH0621344A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447824B1 (ko) * | 2000-06-07 | 2004-09-08 | 엔이씨 일렉트로닉스 가부시키가이샤 | 기생 용량을 증가시키지 않으면서 항복 전압이 임의의값으로 설정될 수 있는 다이오드와 그 제조 방법 |
| CN110534564A (zh) * | 2019-08-30 | 2019-12-03 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层及其制作方法 |
| CN110534564B (zh) * | 2019-08-30 | 2023-08-04 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| JPH0736440B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0216017B2 (ja) | ||
| JPH0441500B2 (ja) | ||
| EP0064614B1 (en) | Improved emitter structure for semiconductor devices | |
| US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
| JPH0621344A (ja) | 半導体装置 | |
| EP0180315B1 (en) | High breakdown voltage semiconductor device | |
| EP0216380B1 (en) | Semiconductor device with a field plate electrode structure | |
| JPS6323335A (ja) | 半導体装置及びその製造方法 | |
| JP2802459B2 (ja) | フォト・トライアック | |
| JPH06112216A (ja) | 高耐圧半導体装置 | |
| JP2545953B2 (ja) | 半導体装置 | |
| JPS6327865B2 (ja) | ||
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JPH0677262U (ja) | 半導体装置 | |
| JPS621261B2 (ja) | ||
| JPH09102556A (ja) | 半導体装置およびその製造方法 | |
| JPS6333306B2 (ja) | ||
| JP2636555B2 (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |