CN113130663B - 一种钳位电压可选的SiC-TVS器件及其制备方法 - Google Patents
一种钳位电压可选的SiC-TVS器件及其制备方法 Download PDFInfo
- Publication number
- CN113130663B CN113130663B CN202110211507.1A CN202110211507A CN113130663B CN 113130663 B CN113130663 B CN 113130663B CN 202110211507 A CN202110211507 A CN 202110211507A CN 113130663 B CN113130663 B CN 113130663B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layers
- sic
- substrate layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 189
- 239000000758 substrate Substances 0.000 claims abstract description 88
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 14
- 238000005094 computer simulation Methods 0.000 description 6
- 239000000446 fuel Substances 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种钳位电压可选的SiC‑TVS器件及其制备方法，器件包括：碳化硅衬底层；若干半导体层，所述若干半导体层包括若干第一半导体层和若干第二半导体层，所述若干第一半导体层和所述若干第二半导体层依次层叠且交替的位于所述第二部分衬底层之上；正电极，位于最顶层的所述第二半导体层之上；若干负电极，位于重掺杂的所述第二半导体层的侧壁的部分区域。本发明提供的一种钳位电压可选的SiC‑TVS器件，利用了SiC的材料特性优势。基于NPN结构构造了多层PN交叠的器件结构，使得钳位电压随着接入P区的数量增加而增大。
Description
技术领域
本发明属于微电子技术领域，涉及一种钳位电压可选的SiC-TVS器件及其制备方法。
背景技术
TVS(Transient Voltage Suppressor)，中文名称为瞬态电压抑制二极管。通常将TVS并联到工作电路两端，当其受到瞬态过压冲击时，TVS会在极短的时间(常规不到1ns)内导通并吸收数千瓦的浪涌功率，将其端电压钳位在一个预定值上，从而确保后面的敏感电子元件/系统免受过压或过流冲击而损坏。
目前常用的Si-TVS由于其材料特性限制表现出以下缺点：1)由于禁带宽度较窄，其阻断态下漏电流对温度较为敏感；2)低临界场强使得击穿电压低，无法满足高功率要求。3)低热导率导致热量无法在短时间内经由封装管壳传导走。另外在实际的防护应用中，将多个Si-TVS串并联实现高功率应用。然而这会带来增大TVS所占据的系统空间以及由于单管一致性差异降低组件可靠性等问题。SiC所具有的宽禁带、高临界电场与高热导率等优良特性可解决前述问题，是制备TVS器件的优良材料。SiC-TVS更适用于高功率、高频和高温等环境。
通常电路的工作电压对应一个精准的钳位电压预设值，若实际TVS器件钳位电压偏高则无法完成钳位保护，偏低则器件的阻断特性变差，导致漏电增加从而增大系统功耗。对于一个较大动态电压范围的系统应用，精确钳位就需要多个TVS进行对标；例如在燃料供电系统应用中，由于燃料电池的输出特性较软，易受负载的影响使其输出电压变化较大(通常为200～400V)，对于后续系统的保护就需要动态调整钳位电压。另外，在某些特定环境(如高温、高频)，系统/电路需要降额或升额调整，也需要多个TVS进行适配。例如动态电压缩放(1～10V)，在便携设备中为了降低功耗，系统工作电压在空闲时降低，在忙碌时会升高。同样需要多个TVS进行适配。
在上述环境中存在的问题是在目前的TVS设计中，单管只能提供单一的钳位电压选择，难以解决电路工作电压变化导致所需钳位电压变化的问题。若将多组TVS器件进行串并联，这会增大防护电路组件的体积和热功耗，降低可靠性。
因此，提供一种钳位电压可选的TVS器件成为了亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种钳位电压可选的SiC-TVS器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种钳位电压可选的SiC-TVS器件，包括：
碳化硅衬底层，所述碳化硅衬底层包括第一部分衬底层和位于所述第一部分衬底层之上的第二部分衬底层；
若干半导体层，所述若干半导体层包括若干第一半导体层和若干第二半导体层，所述若干第一半导体层和所述若干第二半导体层依次层叠且交替的位于所述第二部分衬底层之上；
其中，所述第一半导体层的导电类型为P型，所述第二半导体层的导电类型为N型，且所述第一半导体层为轻掺杂、所述第二半导体层为重掺杂，另外位于最顶层的所述半导体层为所述第二半导体层，且所述第二部分衬底层、所述若干第一半导体层和所述若干第二半导体层组成梯形结构；
正电极，位于最顶层的所述第二半导体层之上；
若干负电极，位于重掺杂的所述第二半导体层的侧壁的部分区域。
在本发明的一个实施例中，所述第二部分衬底层的厚度为0.5μm～2μm。
在本发明的一个实施例中，所述第二部分衬底层的侧壁与水平面的夹角为5～30°。
在本发明的一个实施例中，所述碳化硅衬底层的导电类型为P型，且为重掺杂。
在本发明的一个实施例中，所述碳化硅衬底层的导电类型为N型，且为重掺杂。
在本发明的一个实施例中，所述碳化硅衬底层的厚度为400μm。
在本发明的一个实施例中，所述碳化硅衬底层的掺杂浓度为5×1018cm-3。
在本发明的一个实施例中，所述第二半导体层的厚度为0.5μm～2μm。
在本发明的一个实施例中，所述第一半导体层的厚度为0.5μm～12μm。
本发明的另一个实施例提供的一种钳位电压可选的SiC-TVS器件的制备方法，用于制备上述任一项实施例所述的钳位电压可选的SiC-TVS器件，所述制备方法包括：
选取碳化硅衬底层；
在所述碳化硅衬底层依次外延生长形成若干半导体层，所述若干半导体层包括若干第一半导体层和若干第二半导体层，所述若干第一半导体层和所述若干第二半导体层依次层叠且交替的位于所述碳化硅衬底层之上；
采用等离子体干法刻蚀方法刻蚀所述若干第一半导体层、所述若干第二半导体层和部分厚度的所述碳化硅衬底层，以形成梯形结构的第二部分衬底层、所述若干第一半导体层和所述若干第二半导体层；
分别在最顶层的所述第二半导体层上制备正电极、在其余所述第二半导体层侧壁的部分区域制备负电极；
在除所述正电极和所述负电极的所述碳化硅衬底层和所述半导体层上制备钝化层；
在所述钝化层上制备聚酰亚胺钝化层。
与现有技术相比，本发明的有益效果：
本发明提供的一种钳位电压可选的SiC-TVS器件，利用了SiC的材料特性优势。基于NPN结构构造了多层PN交叠的器件结构，使得钳位电压随着接入P区的数量增加而增大。在实际应用中，可根据系统工作电压的振幅范围，来设计调整TVS的P区参数和数量，以实现目标宽范围的钳位电压选择。本发明的SiC-TVS器件，可设计加入不同层的P区，在单一器件上实现更宽范围的钳位电压选择；也可在给定电压范围内实现更加精确的钳位电压。
本发明在单芯片上实现了多钳位电压节省了占据的系统体积空间，并具备制备工艺简单的优势。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种钳位电压可选的SiC-TVS器件的结构示意图；
图2为本发明实施例提供的另一种钳位电压可选的SiC-TVS器件的结构示意图；
图3为本发明实施例提供的再一种钳位电压可选的SiC-TVS器件的结构示意图；
图4为本发明实施例提供的又一种钳位电压可选的SiC-TVS器件的结构示意图；
图5为本发明实施例二提供的一种钳位电压可选的SiC-TVS器件动态仿真钳位图；
图6为本发明实施例二提供的一种一维平面SiC-TVS的示意图；
图7为本发明实施例三提供的一种钳位电压可选的SiC-TVS器件动态仿真钳位图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2和图3，图1为本发明实施例提供的一种钳位电压可选的SiC-TVS器件的结构示意图，图2为本发明实施例提供的另一种钳位电压可选的SiC-TVS器件的结构示意图，图3为本发明实施例提供的再一种钳位电压可选的SiC-TVS器件的结构示意图。本发明提供一种钳位电压可选的SiC-TVS器件，该SiC-TVS器件包括：
碳化硅衬底层101，碳化硅衬底层101包括第一部分衬底层1011和位于第一部分衬底层1011之上的第二部分衬底层1012；
若干半导体层，若干半导体层包括若干第一半导体层102和若干第二半导体层103，若干第一半导体层102和若干第二半导体层103依次层叠且交替的位于第二部分衬底层之上；
其中，第一半导体层102的导电类型为P型，第二半导体层103的导电类型为N型，且第一半导体层102为轻掺杂、第二半导体层103为重掺杂，另外位于最顶层的半导体层为第二半导体层103，且第二部分衬底层1012、若干第一半导体层102和若干第二半导体层103组成梯形结构；
正电极104，位于最顶层的第二半导体层之上；
若干负电极105，位于重掺杂的第二半导体层103的侧壁的部分区域。
也就是说，在碳化硅衬底层101之上的第一层可以为第一半导体层102，也可以为第二半导体层103，如果第一层为第一半导体层102，那么在碳化硅衬底层101之上的第二层为第二半导体层103、第三层为第一半导体层102、第四层为第二半导体层103，依此类推，且最顶层为第二半导体层103，如果第一层为第二半导体层103，那么在碳化硅衬底层101之上的第二层为第一半导体层102、第三层为第二半导体层103、第四层为第一半导体层102，依此类推，且最顶层为第二半导体层103。另外，正电极104设置在位于最顶层的第二半导体层103之上，在每个第二半导体层103侧壁的部分区域均设置有一负电极。
本实施例的SiC-TVS器件的钳位电压的数量可以根据第一半导体层的层数进行设置，例如当需要三种钳位电压进行选择时，则第一半导体层的层数为3层，当需要四种钳位电压进行选择时，则第一半导体层的层数为4层，因此，本实施例的SiC-TVS器件可根据系统工作电压的振幅范围，来设计调整TVS的P区参数和数量，以实现目标宽范围的钳位电压选择。
进一步地，第二部分衬底层1012的厚度为0.5μm～2μm，第二部分衬底层1012的梯形形状通过刻蚀碳化硅衬底层形成。
进一步地，第二部分衬底层1012的侧壁与水平面的夹角为5～30°，即刻蚀终端108与第一部分衬底层1011形成的预设夹角α为5～30°。
在一个实施例中，碳化硅衬底层101的导电类型为P型，且为重掺杂。
在一个实施例中，碳化硅衬底层101的导电类型为N型，且为重掺杂。当在碳化硅衬底层101的导电类型为N型，且为重掺杂，碳化硅衬底层101之上的第一层为第一半导体层102时，在第二部分衬底层1012的侧壁的部分区域也设置有负电极105。
进一步地，碳化硅衬底层101的厚度为400μm。
进一步地，碳化硅衬底层的掺杂浓度为5×1018cm-3。
进一步地，第二半导体层103的厚度为0.5μm～2μm。
进一步地，第一半导体层102的厚度为0.5μm～12μm。
本发明提供的一种钳位电压可选的SiC-TVS器件，利用了SiC的材料特性优势。基于NPN结构构造了多层PN交叠的器件结构，使得钳位电压随着接入P区的数量增加而增大。在实际应用中，可根据系统工作电压的振幅范围，来设计调整TVS的P区参数和数量，以实现目标宽范围的钳位电压选择。本发明的SiC-TVS器件，可设计加入不同层的P区，在单一器件上实现更宽范围的钳位电压选择；也可在给定电压范围内实现更加精确的钳位电压。
本发明在单芯片上实现了多钳位电压节省了占据的系统体积空间，并具备制备工艺简单的优势。
本发明提供了一种钳位电压可选的SiC-TVS器件，单管实现多档位可选的钳位电压，适用于工作电压动态调整的电路，以主要解决单管只能实现单一钳位电压的问题，具备功能上的便利性。
实施例二
请参见图4，图4为本发明实施例提供的又一种钳位电压可选的SiC-TVS器件的结构示意图。本实施例在上述实施例的基础上提供一种具体的钳位电压可选的SiC-TVS器件，该SiC-TVS器件包括：碳化硅衬底层101；位于碳化硅衬底层101上的第一层第一半导体层102，位于第一层第一半导体层102上的第二层第二半导体层103，位于第二层第二半导体层103上的第三层第一半导体层102，位于第三层第一半导体层102上的第四层第二半导体层103，位于第四层第二半导体层103上的第五层第一半导体层102，位于第五层第一半导体层102上的第六层第二半导体层103，其中，所有的第一半导体层102具有第一导电类型，即导电类型为P型，所有的第一半导体层102例如均为碳化硅轻掺杂P型半导体材料，所有的第二半导体层103具有第二导电类型，即导电类型为N型，所有的第二半导体层103为碳化硅重掺杂N型半导体材料；正电极104位于第六层第二半导体层103上；多个负电极105分别位于第二层第二半导体层103的侧壁部分区域、第四层第二半导体层103的侧壁部分区域、碳化硅衬底层101的侧壁部分区域。碳化硅衬底层101的厚度为400μm，碳化硅衬底层101由掺杂浓度为5×1018cm-3的N型SiC材料构成，第一层第一半导体层102的掺杂浓度为1.5×1016cm-3、厚度为2.8μm；第二层第二半导体层103的掺杂浓度为1×1019cm-3、厚度为1μm；第三层第一半导体层102的掺杂浓度为1.8×1016cm-3、厚度为2.5μm；第四层第二半导体层103的掺杂浓度为1×1019cm-3、厚度为1μm；第五层第一半导体层102的掺杂浓度为1.1×1016cm-3、厚度为4.5μm；第六层第二半导体层103的掺杂浓度为1×1019cm-3、厚度为1μm。刻蚀终端106与碳化硅衬底层101形成预设夹角α，预设夹角为5°，刻蚀深度为13.8μm。
基于本实施例的钳位电压可选的SiC-TVS器件的基本结构，本实施例使用sentaurus TCAD软件进行了仿真。动态仿真采用的信号源为峰值电压为1000V的10/1000μs的脉冲信号。
请参见图5，图5为本发明实施例二提供的一种钳位电压可选的SiC-TVS器件动态仿真钳位图。从图5中可以看到，接通第一负电极(Cathode1，即位于第四层第二半导体层103的侧壁部分区域的负电极)可以实现200V的钳位电压，接通第二负电极(Cathode2，即位于第二层第二半导体层103的侧壁部分区域的负电极)可以实现300V的钳位电压，接通第三负电极(Cathode3，即位于碳化硅衬底层101的侧壁部分区域的负电极)可以实现413V的钳位电压。
为验证多层堆叠结构所造成的负面影响，本发明实施例采用了如图6所示的一维平面SiC-TVS进行对比分析。将N+sub(N+碳化硅衬底层)设置为掺杂浓度为1×1019cm-3，厚度为10μm；N+epi(N+第二半导体层)掺杂浓度1×1019cm-3，厚度1μm；P+epi(P+第一半导体层)分别设置为对应多层P区的结构参数。当P+区掺杂浓度为1.5×1016cm-3，厚度为2.8μm时，器件钳位电压为125V；当P+区掺杂浓度为1.8×1016cm-3，厚度为2.5μm时，器件钳位电压为100V；当P+区掺杂浓度为1.1×1016cm-3，厚度为4.5μm，器件钳位电压为201V。由此可验证多层P区堆叠并不会造成负面影响。钳位电压可选的SiC-TVS器件接通第一负电极相当于单P区发挥作用；接通第二负电极相当于两层P区发挥作用，钳位电压基本等于二者的叠加；接通第三负电极相当于三层P区发挥作用，钳位电压基本等于三者的叠加。
本发明实施例对应背景技术中的燃料系统应用(200V～400V)，当系统工作电压发生变化时，该器件集成了200V、300V、413V三种档位的钳位电压可供选择。
实施例三
请参见图4，图4为本发明实施例提供的又一种钳位电压可选的SiC-TVS器件的结构示意图。本实施例在上述实施例的基础上提供一种具体的钳位电压可选的SiC-TVS器件，该SiC-TVS器件包括：碳化硅衬底层101；位于碳化硅衬底层101上的第一层第一半导体层102，位于第一层第一半导体层102上的第二层第二半导体层103，位于第二层第二半导体层103上的第三层第一半导体层102，位于第三层第一半导体层102上的第四层第二半导体层103，位于第四层第二半导体层103上的第五层第一半导体层102，位于第五层第一半导体层102上的第六层第二半导体层103，其中，所有的第一半导体层102具有第一导电类型，即导电类型为P型，所有的第一半导体层102例如均为碳化硅轻掺杂P型半导体材料，所有的第二半导体层103具有第二导电类型，即导电类型为N型，所有的第二半导体层103为碳化硅重掺杂N型半导体材料；正电极104位于第六层第二半导体层103上；多个负电极105分别位于第二层第二半导体层103的侧壁部分区域、第四层第二半导体层103的侧壁部分区域、碳化硅衬底层101的侧壁部分区域。碳化硅衬底层101的厚度为400μm，碳化硅衬底层101由掺杂浓度为5×1018cm-3的N型SiC材料构成，第一层第一半导体层102的掺杂浓度为4.9×1015cm-3、厚度为1μm；第二层第二半导体层103的掺杂浓度为1×1019cm-3、厚度为1μm；第三层第一半导体层102的掺杂浓度为4.9×1015、厚度为1μm；第四层第二半导体层103的掺杂浓度为1×1019cm-3、厚度为1μm；第五层第一半导体层102的掺杂浓度为4.9×1015cm-3、厚度为1μm；第六层第二半导体层103的掺杂浓度为1×1019cm-3、厚度为1μm。刻蚀终端106与碳化硅衬底层101形成预设夹角α，预设夹角为30°，刻蚀深度为7μm。
基于本实施例的钳位电压可选的SiC-TVS器件的基本结构，采用和实施例二相同的仿真方法。动态仿真采用的信号源为峰值电压为500V的10/1000μs的脉冲信号。
请参见图7，图7为本发明实施例提供的一种钳位电压可选的SiC-TVS器件动态仿真钳位图。从图7中可以看到，接通第一负电极(Cathode1，即位于第四层第二半导体层103的侧壁部分区域的负电极)可以实现3.3V的钳位电压，接通第二负电极(Cathode2，即位于第二层第二半导体层103的侧壁部分区域的负电极)可以实现6.5V的钳位电压，接通第三负电极(Cathode3，即位于碳化硅衬底层101的侧壁部分区域的负电极)可以实现9.9V的钳位电压。
本发明实施例可用于背景技术中的动态电压缩放技术(1～10V)，当系统动态调整工作电压时，器件可实现3.3V、6.5V、9.9V三种档位的钳位电压。
实施例四
本实施例在上述实施例的基础上提供一种钳位电压可选的SiC-TVS器件的制备方法，该SiC-TVS器件的制备方法包括：
步骤1、选取碳化硅衬底层101；
步骤2、在碳化硅衬底层101依次外延生长形成若干半导体层，若干半导体层包括若干第一半导体层102和若干第二半导体层103，若干第一半导体层101和若干第二半导体层102依次层叠且交替的位于碳化硅衬底层101之上；
步骤3、采用等离子体干法刻蚀方法刻蚀若干第一半导体层102、若干第二半导体层103和部分厚度的碳化硅衬底层101，以形成梯形结构的第二部分衬底层1012、若干第一半导体层102和若干第二半导体层103；
步骤4、分别在最顶层的第二半导体层上制备正电极、在其余第二半导体层侧壁的部分区域制备负电极；
步骤5、在除正电极和负电极的碳化硅衬底层和半导体层上制备钝化层；
步骤6、在钝化层上制备聚酰亚胺钝化层。
实施例五
本实施例在上述实施例的基础上提供一种具体的钳位电压可选的SiC-TVS器件的制备方法，该SiC-TVS器件的制备方法包括：
S1：选择厚度为400μm的碳化硅衬底层101，该碳化硅衬底层101由掺杂浓度为5×1018cm-3的N型SiC材料构成。在碳化硅衬底层101上依次外延形成第一层第一半导体层102，第一层第一半导体层102由轻掺杂P型SiC材料构成，具有P型导电类型，掺杂浓度为1.5×1016cm-3，厚度为2.8μm；第二层第二半导体层103，第二层第二半导体层103由重掺杂N型SiC材料构成，具有N型导电类型，掺杂浓度为1×1019cm-3，厚度为1μm；第三层第一半导体层102，第三层第一半导体层102由轻掺杂P型SiC材料构成，具有P型导电类型，掺杂浓度为1.8×1016cm-3，厚度为2.5μm；第四层第二半导体层103，第四层第二半导体层103由重掺杂N型SiC材料构成，具有N型导电类型，掺杂浓度为1×1019cm-3，厚度为1μm；第五层第一半导体层102，第五层第一半导体层102由轻掺杂P型SiC材料构成，具有P型导电类型，掺杂浓度为1.1×1016cm-3，厚度为4.5μm；第六层第二半导体层103，第六层第二半导体层103由重掺杂N型SiC材料构成，具有N型导电类型，掺杂浓度为1×1019cm-3，厚度1μm。
S2：在第六层第二半导体层103表面形成掩模层并光刻开孔，采用等离子体干法刻蚀方法刻蚀所有第一半导体层102所有第二半导体层103和部分厚度的碳化硅衬底层101，以形成梯形结构，梯形结构的刻蚀终端106与碳化硅衬底层101形成预设夹角，该预设夹角为5°，刻蚀深度为13.8μm；
S3：清洗掩模层，在第六层第二半导体层103表面形成新的掩模层，制备正电极104、位于第四层第二半导体层103的侧壁部分区域的负电极、位于第二层第二半导体层103的侧壁部分区域的负电极与位于碳化硅衬底层101的侧壁部分区域的负电极的欧姆接触；
S4：采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)在除正电极和负电极的碳化硅衬底层和半导体层上淀积钝化层，该钝化层的材料可以为二氧化硅。
S5：聚酰亚胺钝化。在晶片正面流延、光刻聚酰亚胺胶，用以制备器件的最后一级钝化层，即聚酰亚胺钝化层。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种钳位电压可选的SiC-TVS器件，其特征在于，包括：
碳化硅衬底层，所述碳化硅衬底层包括第一部分衬底层和位于所述第一部分衬底层之上的第二部分衬底层；
若干半导体层，所述若干半导体层包括若干第一半导体层和若干第二半导体层，所述若干第一半导体层和所述若干第二半导体层依次层叠且交替的位于所述第二部分衬底层之上；
其中，所述第一半导体层的导电类型为P型，所述第二半导体层的导电类型为N型，且所述第一半导体层为轻掺杂、所述第二半导体层为重掺杂，另外位于最顶层的所述半导体层为所述第二半导体层，且所述第二部分衬底层、所述若干第一半导体层和所述若干第二半导体层组成梯形结构；
正电极，位于最顶层的所述第二半导体层之上；
若干负电极，位于重掺杂的所述第二半导体层的侧壁的部分区域。
2.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述第二部分衬底层的厚度为0.5μm～2μm。
3.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述第二部分衬底层的侧壁与水平面的夹角为5～30°。
4.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述碳化硅衬底层的导电类型为P型，且为重掺杂。
5.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述碳化硅衬底层的导电类型为N型，且为重掺杂。
6.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述碳化硅衬底层的厚度为400μm。
7.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述碳化硅衬底层的掺杂浓度为5×1018cm-3。
8.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述第二半导体层的厚度为0.5μm～2μm。
9.根据权利要求1所述的钳位电压可选的SiC-TVS器件，其特征在于，所述第一半导体层的厚度为0.5μm～12μm。
10.一种钳位电压可选的SiC-TVS器件的制备方法，其特征在于，用于制备权利要求1至9任一项所述的钳位电压可选的SiC-TVS器件，所述制备方法包括：
选取碳化硅衬底层；
在所述碳化硅衬底层依次外延生长形成若干半导体层，所述若干半导体层包括若干第一半导体层和若干第二半导体层，所述若干第一半导体层和所述若干第二半导体层依次层叠且交替的位于所述碳化硅衬底层之上；
采用等离子体干法刻蚀方法刻蚀所述若干第一半导体层、所述若干第二半导体层和部分厚度的所述碳化硅衬底层，以形成梯形结构的第二部分衬底层、所述若干第一半导体层和所述若干第二半导体层；
分别在最顶层的所述第二半导体层上制备正电极、在其余所述第二半导体层侧壁的部分区域制备负电极；
在除所述正电极和所述负电极的所述碳化硅衬底层和所述半导体层上制备钝化层；
在所述钝化层上制备聚酰亚胺钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110211507.1A CN113130663B (zh) | 2021-02-25 | 2021-02-25 | 一种钳位电压可选的SiC-TVS器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110211507.1A CN113130663B (zh) | 2021-02-25 | 2021-02-25 | 一种钳位电压可选的SiC-TVS器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130663A CN113130663A (zh) | 2021-07-16 |
| CN113130663B true CN113130663B (zh) | 2022-07-12 |
Family
ID=76772280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110211507.1A Active CN113130663B (zh) | 2021-02-25 | 2021-02-25 | 一种钳位电压可选的SiC-TVS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130663B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152820A (ja) * | 2002-10-29 | 2004-05-27 | Furukawa Electric Co Ltd:The | ＧａＮ系ＩＩＩ−Ｖ族窒化物半導体二端子素子 |
| CN209993566U (zh) * | 2019-07-22 | 2020-01-24 | 长鑫存储技术有限公司 | Pin二极管和静电保护结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016595B2 (ja) * | 2000-12-12 | 2007-12-05 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| EP2976785A4 (en) * | 2013-03-21 | 2017-01-18 | Bourns, Inc. | Transient voltage suppressor, design and process |
-
2021
- 2021-02-25 CN CN202110211507.1A patent/CN113130663B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152820A (ja) * | 2002-10-29 | 2004-05-27 | Furukawa Electric Co Ltd:The | ＧａＮ系ＩＩＩ−Ｖ族窒化物半導体二端子素子 |
| CN209993566U (zh) * | 2019-07-22 | 2020-01-24 | 长鑫存储技术有限公司 | Pin二极管和静电保护结构 |
Non-Patent Citations (1)
| Title |
|---|
| 内串联型二极管封装产品研发;方逸裕等;《电子与封装》;20140320;第14卷;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130663A (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084486B2 (en) | Uni-directional PIN or NIP conducting low capacitance transient voltage suppressors and steering diodes | |
| JP5381420B2 (ja) | 半導体装置 | |
| TWI408814B (zh) | 雙向性瞬態電壓抑制裝置及其製造方法 | |
| US9595673B2 (en) | Method for removing electro-static discharge (EDS) noise signal in electronic system including the metal-insulator transition (MIT) 3-terminal device | |
| CN113130663B (zh) | 一种钳位电压可选的SiC-TVS器件及其制备方法 | |
| WO2021059881A1 (ja) | 半導体装置 | |
| CN114267718A (zh) | 具有埋层结构的碳化硅mps二极管及其制备方法 | |
| CN211654822U (zh) | 单向负阻静电放电保护器件 | |
| CN113937168A (zh) | 碳化硅结势垒肖特基半导体器件及其制造方法 | |
| CN115632056A (zh) | 一种钳位电压可选的横向穿通型SiC-TVS器件 | |
| US20220360072A1 (en) | Unidirectional transient voltage suppression device | |
| CN111540711B (zh) | 制造单向负阻esd保护器件的方法及单向负阻esd保护器件 | |
| JP7151902B2 (ja) | 半導体装置 | |
| CN114203799A (zh) | 基于多重缓冲层的4H-SiC异质结二极管器件结构 | |
| US20210043622A1 (en) | Protection device | |
| KR20090113964A (ko) | 고전압 쇼트키장벽 다이오드의 제조방법 | |
| US20240096872A1 (en) | Method of making high power tvs with enhanced repetitive surge performance | |
| US20220208963A1 (en) | Esd protection device | |
| WO2021197005A1 (zh) | 半导体器件 | |
| US20240096527A1 (en) | Bidirectional asymmetric transient voltage suppressor device | |
| CN111244090B (zh) | 一种双向硅控整流器及其制备方法 | |
| CN115632071A (zh) | 一种多台阶的钳位电压可选的SiC-TVS器件及制备方法 | |
| CN115632070A (zh) | 一种钳位电压可选的多台阶肖特基接触SiC-TVS器件及制备方法 | |
| CN102142453B (zh) | 半导体结构及其制作方法 | |
| CN114203798A (zh) | 一种增强型tvs结构器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |