DE10160962A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE10160962A1
DE10160962A1 DE10160962A DE10160962A DE10160962A1 DE 10160962 A1 DE10160962 A1 DE 10160962A1 DE 10160962 A DE10160962 A DE 10160962A DE 10160962 A DE10160962 A DE 10160962A DE 10160962 A1 DE10160962 A1 DE 10160962A1
Authority
DE
Germany
Prior art keywords
semiconductor region
semiconductor
type
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10160962A
Other languages
English (en)
Inventor
Hideyuki Andoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of DE10160962A1 publication Critical patent/DE10160962A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement geschaffen, welches die Entwicklung lokalisierter Durchbrüche an der Halbleiterseitenwand verhindert, wobei er eine stabilisierte gewünschte Durchbruchspannung aufweist. Es umfasst einen p-leitenden dritten Halbleiterbereich, der an einer ersten Hauptfläche eines n-leitenden Halbleiterkörpers ausgebildet ist, einen n-leitenden zweiten Halbleiterbereich, der selektiv bei dem Zentrum einer zweiten Hauptfläche ausgebildet ist, einen n-leitenden ersten Halbleiterbereich, der zwischen dem dritten und dem zweiten Halbleiterbereich ausgebildet ist, sowie einen n-leitenden vierten Halbleiterbereich, der den ersten und den zweiten Halbleiterbereich umgibt. Die Störstellenkonzentration des ersten Halbleiterbereichs ist höher festgelegt als die des vierten Halbleiterbereichs.

Description

Die Erfindung betrifft ein Halbleiterbauelement, welches zum Beispiel verwendet werden kann als ein Halbleiter-Gleichrichterelement mit niedriger Durchbruchspannung in Sperrrichtung wie beispielsweise eine Spannungsreglerdiode (Zenerdiode) sowie ein Her­ stellverfahren für dieses.
Es ist ein Halbleiterbauelement 1 wie zum Beispiel die in Fig. 1 gezeigte Spannungsregler­ diode bekannt. Dieses Halbleiterbauelement 1 kann zum Beispiel einen einfachen Drei­ schichtenaufbau aufweisen, der einen n-leitenden Halbleiterbereich 2 mit einer hohen Stör­ stellenkonzentration, einen n-leitenden Halbleiterbereich 3 mit einer vorbestimmten spezifi­ schen Störstellenkonzentration sowie einen p-leitenden Halbleiterbereich 4 mit einer hohen Störstellenkonzentration umfasst. Zusätzlich können auf der oberen Fläche des n-leitenden Halbleiterbereichs 2 und der Bodenfläche des p-leitenden Halbleiterbereichs 4 Metallfilme 5, 6 ausgebildet sein, die als seine entsprechenden Elektroden dienen.
Typisch besteht bei einem Halbleiterbauelement mit einem solchen Stapelaufbau ein starkes elektrisches Feld in der Sperrschicht eines pn-Übergangs, an die eine Sperrvorspannung angelegt wird; jedoch kann es bei der Chipseitenwand, bei welcher der Endabschnitt des pn- Übergangs offen liegt, beeinflusst werden durch die Fremdatome, Ionen oder dergleichen, die an der Oberfläche haften, und das elektrische Feld kann noch stärker werden an Stellen, was das Auftreten eines Durchbruchs leichter macht. Folglich wird es bei der Halbleiter­ diode schwierig, eine Durchbruchspannung in Sperrichtung zu erhalten, die theoretisch er­ wartet wird. Um das elektrische Feld bei der Chipseitenwand 7 der Halbleiterdiode 1, wie in Fig. 1 gezeigt, zu reduzieren, wird daher die Chipseitenwand 7, welche die Endabschnitte des pn-Übergangs freilegt, so geschnitten, dass sie den notwendigen Winkel mit der pn-Übergangsgrenzfläche 9 bildet, indem eine abgeschrägte Struktur angewendet wird, die vorgenommen wird, um das elektrische Feld zu reduzieren. Durch Anwendung solch einer abgeschrägten Struktur kann das elektrische Feld an der Chipseitenwand 7 vermindert wer­ den und veranlasst werden, dass ein Durchbruch über die Gesamtheit der pn-Übergangs­ grenzfläche auftritt, was zu einer Stabilisierung des Bauelementverhaltens führt, womit die konstante Durchbruchspannung erzielt wird. Es ist zu bemerken, dass, wie allgemein be­ kannt, durch Anwendung einer abgeschrägten Struktur in einem Leistungshalbleiterelement, das eine höhere Durchbruchspannung aufweist als die Spannungsreglerdiode, die Durch­ bruchspannung verbessert werden kann.
Dennoch gibt es, wie im Folgenden beschrieben wird, Probleme mit der in Fig. 1 gezeig­ ten Halbleiterdiode 1.
  • 1. Bei der in Fig. 1 gezeigten Halbleiterdiode 1 wird während des Fertigungsprozesses die Chipseitenwand 7, nachdem sie einem Nassreinigungsprozess unter Verwendung einer sauren oder alkalischen Chemikalie unterworfen worden ist, um sie vor der äußeren Umge­ bung zu schützen, mit einer isolierenden Schicht 8 überzogen. Jedoch zeigten Produktaus­ wertungs-Testergebnisse für die auf diese Weise gefertigte Halbleiterdiode 1 Punkte, bei denen das Betriebsverhalten und die Qualität des Produkts nicht stabilisiert waren. Die Ver­ änderungen in dem Oberflächenzustand und eine Oberflächenbeschädigung der Chipseiten­ wand 7, die der Chipseitenwand 7 durch Nassreinigung und das Überziehen mit der isolie­ renden Schicht 8 erteilt worden ist, wurden als der Grund für das mäßige Betriebsverhalten angegeben und dafür, nicht stabilisiert zu sein. Da der Oberflächenzustand eines aktuellen Halbleiterchips extrem aktiv ist, ist es äußerst schwierig, die Präzision und Reproduzierbar­ keit eines solchen Oberflächenzustands zu steuern.
  • 2. In der in Fig. 1 gezeigten Halbleiterdiode 1 wird die Durchbruchspannung bestimmt durch die Störstellenkonzentration in dem n-leitenden Halbleiterbereich 3 bei dem pn- Übergang zwischen dem n-leitenden Halbleiterbereich 3 und dem p-leitenden Halbleiterbe­ reich 4. Um die Durchbruchspannung zu bestimmen, muss jedoch der spezifische Wider­ stand p des in dem Fertigungsprozess verwendeten Halbleiterwafers (Siliziumwafers) mit großer Präzision gesteuert werden. Folglich wird es erforderlich, speziell einen maßgefer­ tigten Halbleiterwafer mit einem genau definierten spezifischen Widerstand ρ von einem Halbleiterwaferhersteller zu bestellen und ihn nach der Lieferung auch sorgfältig zu testen. Daher liegt ein Problem darin, dass der Halbleiterwafer teuer ist. Beispielsweise sind Silizi­ umwafer mit einem spezifischen Widerstand in dem engen Bereich von 0,01 bis 0,03 Ω.cm - was dem Störstellenkonzentrationsbereich von etwa 5 × 1018/cm3 bis 7 × 1017/cm3 mit dem n-leitenden Silizium entspricht - herkömmlich nach Maß bestellt worden.
  • 3. Um bei der Fertigung der in Fig. 1 gezeigten Halbleiterdiode 1 eine abgeschrägte Struktur zu erhalten durch Formen der Chipseitenwand 7 mit einem schrägen Winkel relativ zu der pn-Übergangsebene, liegt ein Problem in den Fertigungsprozessen, die in ihrer An­ zahl zunehmen aufgrund der Hinzufügung verschiedener Prozesse wie Sandstrahlen, Schleifen, Polieren oder Ätzen.
  • 4. In dem Montageprozess der in Fig. 1 gezeigten Halbleiterdiode 1 werden von einem Halbleiterwafer abgeschnittene Chips zum Kapseln eingeplant. Da jedoch die Chipseiten­ wände der jeweiligen Chips den schrägen Winkel relativ zu der oberen und unteren Fläche des Chips aufweisen, erfordert es große Anstrengung, die jeweiligen Chips auf Klemmvor­ richtungen wie die Fassungen (collets) zu laden.
Die Erfindung hat sich ergeben, um die obigen Probleme zu lösen. Daher besteht eine Auf­ gabe der Erfindung darin, ein Halbleiterbauelement zu schaffen, welches die Entwicklung von lokalisiertem Durchbruch an der Chipseitenwand, die einen pn-Übergang exponiert, zu verhindern und damit eine stabilisierte erwünschte Durchbruchspannung zu erhalten.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Halbleiterbauelementes und eines Herstellverfahrens dafür, welches eine Kostenverminderung des Halbleiterwafers zuläßt und zuläßt, den Bereich des zulässigen spezifischen Widerstands ρ des verwendeten Halbleiter­ wafers zu erweitern.
Noch ein weiteres Ziel der Erfindung ist die Schaffung eines Herstellverfahrens, welches es gestattet, die Oberflächenpassivierungsbearbeitung zu vereinfachen oder abzukürzen.
Noch ein weiteres Ziel der Erfindung ist die Schaffung eines Halbleiterbauelementes und eines Herstellverfahrens dafür, welches es gestattet, den Fertigungsprozess zu vereinfachen.
Und noch ein weiteres Ziel der Erfindung ist die Schaffung eines Halbleiterbauelementes, welches eine günstige Handhabung und günstiges Laden des Chips in eine Klemmvorrich­ tung, zum Beispiel die Fassung, während des Produktmontageprozesses gestattet.
Um die oben erwähnten Probleme zu lösen, besteht ein erster Aspekt der Erfindung in einem Halbleiterbauelement, welches umfasst (a) einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps, mit einer ersten Endfläche, einer zweiten Endfläche gegenüber der ersten Endfläche und einer ersten Außenfläche, welche die erste und die zweite Endfläche verbin­ det, (b) einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps mit einer dritten End­ fläche, einer vierten Endfläche gegenüber der dritten Endfläche und einer zweiten Außenflä­ che, welche die dritte und die vierte Endfläche verbindet, wobei die vierte Endfläche mit der ersten Endfläche in Kontakt steht, (c) einen dritten Halbleiterbereich eines zweiten Leitfä­ higkeitstyps, der mit dem ersten Halbleiterbereich bei der zweiten Endfläche in Kontakt steht, und (d) einen vierten Halbleiterbereich, der eine Innenfläche in Kontakt mit der ersten und der zweiten Außenfläche und eine niedrigere Störstellenkonzentration als der erste Halbleiterbereich aufweist, wobei er mit dem dritten Halbleiterbereich in Kontakt steht. Hier ist der zweite Leitfähigkeitstyp der dem ersten Leitfähigkeitstyp entgegengesetzte Leitfähig­ keitstyp. Genauer gesagt ist, wenn der erste Leitfähigkeitstyp als n-Typ festgelegt ist, der zweite Leitfähigkeitstyp ein p-Typ; und wenn der erste Leitfähigkeitstyp als p-Typ festge­ legt ist, dann ist der zweite Leitfähigkeitstyp ein n-Typ. Der erste Leitfähigkeitstyp oder der zweite Leitfähigkeitstyp kann ferner ein eigenleitender Halbleiter sein. Zum Beispiel können zwei pn-Übergangsgrenzflächen implementiert werden, indem sowohl ein n-leitender erster Halbleiterbereich mit hoher Störstellenkonzentration als auch n-leitender vierter Halbleiter­ bereich mit relativ niedriger Störstellenkonzentration mit einem p-leitenden dritten Halblei­ terbereich in Kontakt gebracht werden. Alternativ können ein p-leitender erster Halbleiter­ bereich mit hoher Störstellenkonzentration und ein p-leitender vierter Halbleiterbereich mit relativ niedriger Störstellenkonzentration mit einem n-leitenden dritten Halbleiterbereich in Kontakt gebracht werden, um zwei pn-Übergangsgrenzflächen zu schaffen, was auch zuläs­ sig ist. In dem Fall, in dem der vierte Halbleiterbereich den zweiten Leitfähigkeitstyp um­ fasst, bildet die pn-Übergangsgrenzfläche die Bereichsgrenze des zweiten Halbleiterbereichs und des vierten Halbleiterbereichs. Ferner können die erste und die zweite Außenfläche je­ weils eine gekrümmte Oberfläche aufweisen mit ein, zwei oder mehr Krümmungsradien.
Das Halbleiterbauelement gemäß dem ersten Aspekt der Erfindung macht es leichter für einen Durchbruch, in dem pn-Übergang zwischen dem erste Halbleiterbereich und dem dritten Halbleiterbereich aufzutreten als in dem pn-Übergang zwischen dem vierten Halb­ leiterbereich und dem dritten Halbleiterbereich, der an der äußeren Randseite des Halblei­ terbauelementes (Halbleiterchips) positioniert ist. Folglich ist das elektrische Feld an der Seitenwand (Chipseitenwand) vermindert, und es wird veranlasst, dass ein Durchbruch in der Übergangsgrenzfläche innerhalb des Halbleiterbauelementes auftritt, um eine Stabilisie­ rung in der Vorschrift für die Durchbruchspannung zu gestatten. Diese Art bemessener Sta­ bilisierung in der Durchbruchspannung ist zum Beispiel effektiver in einem Leistungshalb­ leiterelement mit hoher Durchbruchspannung als in einer Spannungsreglerdiode.
In dem Halbleiterbauelement gemäß dem ersten Aspekt der Erfindung ist der vierte Halb­ leiterbereich vorzugsweise ein Halbleitersubstrat, das von einem Grundmaterialkristall abge­ schnitten ist. Durch Einstellen der Störstellenkonzentration des ersten Halbleiterbereichs können die elektrischen Eigenschaften des Halbleiterbauelementes gesteuert werden, wobei es so eingerichtet wird, dass die Störstellenkonzentration des vierten Halbleiterbereichs die elektrischen Eigenschaften des Halbleiterbauelementes nicht beeinflusst. Folglich ist es möglich, den vierten Halbleiterbereich mit den Dotierspezifikationen des Wafers (Halbleiter­ substrats) zu verwenden, so wie er ist, wenn er zum Zeitpunkt des Kaufs von dem Grund­ materialkristall abgeschnitten wird. Und zwar besteht keine Notwendigkeit mehr dafür, die Dotierspezifikationen des Halbleitersubstrats genau festzulegen, und es ist möglich, den Bereich zu erweitern, aus dem das zu verwendende Halbleitersubstrat (der Wafer) ausge­ wählt werden kann.
In dem Halbleiterbauelement gemäß dem ersten Aspekt der Erfindung dient die Außenfläche des vierten Halbleiterbereichs als die Chipaußenfläche des Halbleiterbauelementes, und vor­ zugsweise steht die Chipaußenfläche im wesentlichen senkrecht zu der zweiten Endfläche des ersten Halbleiterbereichs. In dem Fall, in dem der vierte Halbleiterbereich den ersten Leitfähigkeitstyp aufweist, liegt die Außenseite der pn-Übergangsgrenzfläche an der Chip­ außenfläche offen. Da jedoch der Durchbruch an dem pn-Übergang eher in dem zentralen Abschnitt auftritt als bei dem Randabschnitt, ist es selbst dann, wenn Veränderungen in dem Oberflächenzustand vorhanden sind oder eine Oberflächenbeschädigung des Halbleiterbau­ elementes vorkommt, möglich, das Auftreten von Schwankungen in der Durchbruchspannung des Halbleiterbauelementes zu unterdrücken. Insbesondere ist der Durchbruch des pn-Übergangs, der an dem Randabschnitt des Chips (der Chipaußenfläche) offenliegt, abhängig von der Passivierungsstruktur der Chipaußenfläche, und "Schwankun­ gen" in der Durchbruchspannung an dem Randabschnitt des früheren Chips waren groß. Da jedoch bei dem Halbleiterbauelement gemäß dem ersten Aspekt der Erfindung der Durch­ bruch eher in dem zentralen Abschnitt auftritt als in der Chipaußenfläche, ist es selbst dann, wenn Veränderungen in dem Oberflächenzustand vorhanden sind oder eine Oberflächenbe­ schädigung des Randabschnitts des Halbleiterbauelementes (Chips) vorkommt, möglich, Schwankungen in der Durchbruchspannung des Halbleiterbauelementes zu unterdrücken. Dementsprechend werden Schwankungen in dem Produktverhalten vermindert, und die Fertigungsprozess-Ausbeute wird verbessert.
In dem Fall, in dem der vierte Halbleiterbereich den zweiten Leitfähigkeitstyp aufweist, wird die äußere pn-Übergangsgrenzfläche gebildet an der Grenze des zweiten Halbleiterbereichs und des vierten Halbleiterbereichs, und die äußere pn-Übergangsgrenzfläche liegt an der Chipaußenfläche nicht offen. Genauer gesagt kommt in diesem Fall die äußere pn-Über­ gangsgrenzfläche, da sie an der oberen Oberflächenseite des Chips gebildet wird, nicht unter den Einfluss von Veränderungen in den Oberflächenzuständen der Chipaußenfläche oder einer Oberflächenbeschädigung. Insbesondere wird keine detaillierte und komplizierte Pas­ sivierungsstruktur für die Chipaußenfläche benötigt, da der pn-Übergang bei dem Randab­ schnitt (der Chipaußenfläche) nicht offenliegt.
Da außerdem die Chipaußenfläche im wesentlichen senkrecht zu der ersten Endfläche des ersten Halbleiterbereichs ausgelegt wird, ist es möglich, die Seitenwand des Halbleiterbau­ elementes mit einem typischen Schneidprozess (Zertrennprozess) zu formen. "Im wesentli­ chen orthogonal" bedeutet innerhalb eines Bereichs von Winkelschwankungen, die sich entwickeln während eines typischen Schneidprozesses (Zertrennprozesses), und bedeutet absichtlich, dass Abschrägen nicht durchgeführt wird. Wenn zum Beispiel ein Winkel von 80° bis 100° gebildet wird, ist dieser als im wesentlichen orthogonal (= 90°) anzusehen. Vorzugsweise wird ein Winkel von 87° bis 93° gebildet. Wenn die Chipaußenfläche im we­ sentlichen senkrecht zu den Randflächen steht, wird die Handhabung des Halbleiterbauele­ mentes (Chips) während eines Fertigungsprozesses (Montage) unter Verwendung einer Klemmvorrichtung wie beispielsweise der Fassung (collet) verbessert.
In dem ersten Aspekt der Erfindung wird vorzugsweise eine erste Hauptelektrodenschicht an der Bodenfläche des dritten Halbleiterbereich gebildet, und eine zweite Hauptelektroden­ schicht wird an der oberen Fläche des zweiten Halbleiterbereichs gebildet. Mit der ersten Hauptelektrodenschicht und der zweiten Hauptelektrodenschicht wird der Operationsbe­ reich (der Hauptkörperabschnitt) definiert, welcher der Hauptstrompfad des Halbleiterele­ mentes ist. "Erste Hauptelektrodenschicht" kann entweder eine Anodenelektrodenschicht oder eine Kathodenelektrodenschicht in der Halbleiterdiode oder einem Thyristor bedeuten. Der Thyristor ist in der Lage, einen Ausschaltsteuerthyristor (GTO) oder einen statischen Influenzthyristor (SI-Thyristor) zu umfassen. Wenn der dritte Halbleiterbereich n-leitend ist, dann ist die erste Hauptelektrodenschicht eine Kathodenelektrodenschicht. "Die zweite Hauptelektrodenschicht " kann entweder eine Kathodenelektrodenschicht oder eine An­ odenelektrodenschicht in dem Halbleiterbauelement oder Thyristor bedeuten, aber nicht die oben erwähnte erste Hauptelektrodenschicht. Wenn der zweite Halbleiterbereich als p-Typ festgelegt ist, dann ist die zweite Hauptelektrodenschicht eine Anodenelektrodenschicht. Folglich dient der dritte Halbleiterbereich als ein "erster Hauptelektrodenbereich", der die erste Hauptelektrodenschicht kontaktiert, und der zweite Halbleiterbereich dient als ein "zweiter Hauptelektrodenbereich", der die zweite Hauptelektrodenschicht kontaktiert.
Außerdem kann die "erste Hauptelektrodenschicht" entweder eine Emitter-Elektroden­ schicht oder eine Kollektor-Elektrodenschicht in einem Bipolartransistor (BJT) oder einem Bipolartransistor mit isolierter Gateelektrode (IGBJT) sein. Ein BJT kann einen Hochfre­ quenztransistor wie beispielsweise einen Heteroübergang-Bipolartransistor (HBT) umfas­ sen, der in dem Mikrowellenband, dem Millimeterwellenband oder Submillimeterwellenband arbeitet. Außerdem ist die Erfindung anwendbar auf einen Feldeffekttransistor mit isolierter Gateelektrode (IGFET) wie beispielsweise einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), einen Metalloxidhalbleiter-Statik-Influenz-Transistor (MOSSIT) oder einen Transistor mit hoher Elektronenbeweglichkeit (HEMET). In diesem IGFET bedeutet die "erste Hauptelektrodenschicht" eine Source-Elektrodenschicht oder eine Drain-Elektroden­ schicht. Ferner kann in einem BJT oder IGBJT die "zweite Hauptelektrodenschicht" entwe­ der einer Emitter-Elektrodenschicht oder eine Kollektor-Elektrodenschicht bedeuten, aber nicht die oben erwähnte erste Hauptelektrodenschicht; und in einem IGFET kann sie entwe­ der eine Source-Elektrodenschicht oder eine Drain-Elektrodenschicht bedeuten, aber nicht die oben erwähnte erste Hauptelektrodenschicht. Es wird angemerkt, dass in einem BJT, einem IGBT, einem IGFET oder dergleichen es natürlich auch zulässig ist, darüber hinaus eine Steuerelektrodenschicht für die Basis-Elektrodenschicht, die Gate-Elektrodenschicht oder dergleichen hinzuzufügen.
Ein zweiter Aspekt der Erfindung besteht in einem Verfahren zur Herstellung eines Halb­ leiterbauelementes, welches gekennzeichnet ist durch die Schritte, (a) dass ein erster Halb­ leiterbereich gebildet wird durch selektives Dotieren von Fremdatomelementen eines ersten Leitfähigkeitstyps durch eine erste Hauptfläche eines Halbleitersubstrats bis zu einer vorbe­ stimmten Diffusionstiefe, (b) dass ein zweiter Halbleiterbereich, der mit dem ersten Halblei­ terbereich in Kontakt steht, gebildet wird durch selektives Dotieren von Fremdatomele­ menten des ersten Leitfähigkeitstyps durch eine zweite Hauptfläche des Halbleitersubstrats bis zu einer vorbestimmten Diffusionstiefe, und (c) dass ein dritter Halbleiterbereich gebildet wird durch Dotieren von Fremdatomelementen eines zweiten Leitfähigkeitstyps, der einen dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp umfasst, durch die ge­ samte erste Hauptfläche des Halbleitersubstrats hindurch und ein pn-Übergang mit dem er­ sten Halbleiterbereich gebildet wird. Zusätzlich ist es zulässig, dass ein Diffusionsfenster zur selektiven Diffusion in der ersten und der zweiten Hauptfläche geöffnet wird, und eine Dif­ fusion durch beide Hauptflächen gleichzeitig durchgeführt wird. Außerdem wird eine Vor­ beschichtung oder ein Ionenimplantationsprozess in der Zeitfolge zuerst durchgeführt ent­ weder an der ersten oder an der zweiten Hauptflächenseite des Halbleitersubstrats; jedoch kann der Eindiffundierprozess (die Ausheizbearbeitung) gleichzeitig durchgeführt werden, und der erste und der zweite Halbleiterbereich können im wesentlichen gleichzeitig gebildet werden. Das Halbleitersubstrat, das den ersten und den zweiten Halbleiterbereich umgibt und als das Grundmaterial verbleibt, entspricht dem in dem ersten Aspekt erwähnten vierten Halbleiterbereich. Solange die Störstellenkonzentration niedriger ist als der erste oder zweite Halbleiterbereich, kann das Halbleitersubstrat entweder der erste Leitfähigkeitstyp, der zweite Leitfähigkeitstyp oder sogar ein eigenleitender Halbleiter sein.
Gemäß dem Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem zweiten Aspekt der Erfindung kann ein erster Halbleiterbereich in dem Halbleitersubstrat gebildet werden durch selektives Dotieren von Fremdatomelementen eines ersten Leitfähigkeitstyps durch eine erste Hauptfläche des Halbleitersubstrats. Dieser erste Halbleiterbereich wird mit einer höheren Störstellenkonzentration gebildet als der vierte Halbleiterbereich, der diesen ersten Halbleiterbereich und den zweiten Halbleiterbereich umgibt.
In dem Fall, in dem das Halbleitersubstrat der erste Leitfähigkeitstyp ist, können zum Bei­ spiel zwei pn-Übergangsgrenzflächen verwirklicht werden, indem der n-leitende erste Halb­ leiterbereich mit hoher Störstellenkonzentration und das n-leitende Halbleitersubstrat (vier­ ter Halbleiterbereich) mit relativ niedriger Störstellenkonzentration in Kontakt gebracht werden mit dem p-leitenden dritten Halbleiterbereich. Daher ist es nach Bildung des ersten Halbleiterbereichs möglich für einen Durchbruch, eher in dem pn-Übergang des dritten Halbleiterbereichs aufzutreten, welcher gebildet ist durch Dotieren von Fremdatomelemen­ ten des zweiten Leitfähigkeitstyps durch die gesamte Oberfläche der ersten Hauptfläche des Halbleitersubstrats, und des ersten Halbleiterbereichs, als in dem pn-Übergang zwischen dem vierten Halbleiterbereich und dem dritten Halbleiterbereich. Folglich ist das elektrische Feld bei der Seitenwand (Chipseitenwand) vermindert, und ein Durchbruch wird dazu ge­ bracht, in der pn-Übergangsgrenzfläche innerhalb des Halbleiterbauelementes aufzutreten, was eine Stabilisierung des Elementbetriebsverhaltens zulässt, das der konstanten Durch­ bruchspannung zuzuschreiben ist.
In dem Fall, in dem das Halbleitersubstrat der zweite Leitfähigkeitstyp ist, wird die äußere pn-Übergangsgrenzfläche gebildet an der Grenze des zweiten Halbleiterbereichs und des Halbleitersubstrats (vierter Halbleiterbereich), und die äußere pn-Übergangsgrenzfläche liegt nicht offen zu den äußeren Oberflächen des Halbleitersubstrats (Chip). Und zwar wird in diesem Fall die äußere pn-Übergangsgrenzfläche bei der zweiten Hauptfläche des Halb­ leitersubstrats gebildet. Mehr im einzelnen ist, da die pn-Übergangsgrenzfläche bei der zweiten Hauptfläche des Halbleitersubstrats gebildet wird, kein Einfluss auf sie vorhanden durch Veränderungen in dem Oberflächenzustand der Chipaußenfläche oder eine Oberflä­ chenbeschädigung. Insbesondere wird, da der pn-Übergang nicht bei dem Chiprandabschnitt (der Chipaußenfläche) offenliegt, keine detaillierte und komplizierte Passivierungsstruktur für die Chipaußenfläche benötigt. Außerdem ist es möglich, es so einzurichten, dass ein Durchbruch eher bei dem pn-Übergang an der Grenze des ersten Halbleiterbereichs und des dritten Halbleiterbereichs auftritt als bei dem pn-Übergang, der bei der zweiten Hauptfläche des Halbleitersubstrats freiliegt. Folglich ist das elektrische Feld der zweiten Hauptflächen­ seite des Halbleitersubstrats vermindert, und es ist möglich, einen Durchbruch dazu zu brin­ gen, bei der pn-Übergangsgrenzfläche in dem Halbleiterbauelement aufzutreten, was einen stabilen Elementbetrieb mit einer stabilisierten Durchbruchspannung gestattet.
Ferner ist es durch Einstellen der Störstellenkonzentration des ersten Halbleiterbereichs möglich, die elektrischen Kennwerte des Halbleiterbauelementes zu bestimmen, und es ist möglich, dass die Störstellenkonzentration des vierten Halbleiterbereichs keinen Einfluss hat auf die elektrischen Kennwerte des Halbleiterbauelementes. Folglich kann das Halbleiter­ substrat genutzt werden mit der Störstellenkonzentration der gekauften Spezifikationen, ohne eine starre Festlegung der Störstellenkonzentration zu erfordern. Daher ist es möglich, den Bereich zu erweitern, aus dem das Halbleitersubstrat auszuwählen ist.
Ferner kann in dem Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem zweiten Aspekt der Erfindung die Effizienz, mit der das Halbleiterbauelement hergestellt wird, verbessert werden, indem man eine gleichzeitige Durchführung des thermischen Diffu­ sionsprozesses (des Einbaus) der Fremdatomelemente des ersten Leitfähigkeitstyps zum Bilden des zweiten Halbleiterbereichs und des thermischen Diffusionsprozesses (des Ein­ baus) der Fremdatomelemente des zweiten Leitfähigkeitstyps zum Bilden des dritten Halb­ leiterbereichs zulässt.
Das Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem zweiten Aspekt der Erfindung umfasst vorzugsweise ferner einen Prozess zum Zertrennen einer Mehrzahl von Halbleiterchips durch Zerschneiden des Halbleitersubstrats entlang einer Ebene, die im wesentlichen senkrecht steht zu der zwischen dem dritten Halbleiterbereich und dem ersten Halbleiterbereich gebildeten pn-Übergangsgrenzfläche, und Erhalten einer Mehrzahl von Halbleiterbauelementen aus der entsprechenden Mehrzahl von Halbleiterchips. In diesem Fall ist es durch Anheften einer der Hauptflächenseiten des Halbleitersubstrats an eine Kunstharzfolie und anschließendes Schneiden der Chips ohne Zerschneiden der angehefteten Kunstharzfolie möglich, jeden Chip zu lagern und zu transportieren, während er noch an der Kunstharzfolie haftet. Folglich wird es während der Produktmontage leichter, die an der Kunstharzfolie haftenden Halbleiterbauelemente zu handhaben, zum Beispiel bei dem Laden in eine Klemmvorrichtung wie beispielsweise die Fassung.
Der dritte Aspekt der Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbau­ elementes, gekennzeichnet durch die Schritte, (a) dass ein erster Halbleiterbereich gebildet wird durch selektives Dotieren von Fremdatomelementen eines ersten Leitfähigkeitstyps durch eine erste Hauptfläche eines Halbleitersubstrats bis zu einer vorbestimmten Diffusi­ onstiefe, (b) dass ein zweiter Halbleiterbereich, der mit dem ersten Halbleiterbereich in Kontakt steht, gebildet wird durch selektives Dotieren von Fremdatomelementen des ersten Leitfähigkeitstyps durch eine zweite Hauptfläche des Halbleitersubstrats bis zu einer vorbe­ stimmten Diffusionstiefe, und (c) dass ein dritter Halbleiterbereich gebildet wird durch Do­ tieren von Fremdatomelementen eines zweiten Leitfähigkeitstyps, der dem des ersten Leit­ fähigkeitstyps entgegengesetzt ist, durch die gesamte zweite Hauptfläche des Halbleitersub­ strats hindurch und ein pn-Übergang mit dem zweiten Halbleiterbereich gebildet wird. Ge­ nauer gesagt ist die Hauptfläche, auf welcher der dritte Halbleiterbereich gebildet wird, die umgekehrte zu der des Verfahrens zur Herstellung eines Halbleiterbauelementes gemäß dem zweiten Aspekt der Erfindung. Jedoch macht es keinen Unterschied aus, ob der Schritte der Bildung des ersten Halbleiterbereichs oder der Schritt der Bildung des zweiten Halbleiterbe­ reichs zuerst durchgeführt wird. Zusätzlich ist es zulässig, ein Diffusionsfenster zur selekti­ ven Diffusion in der ersten und der zweiten Hauptfläche des Halbleitersubstrats zu öffnen und eine Diffusion durch beide Hauptflächen gleichzeitig durchzuführen. Außerdem wird eine Vorbeschichtung oder ein Ionenimplantationsprozess in der Zeitfolge zuerst durchge­ führt entweder an der ersten oder an der zweiten Hauptflächenseite des Halbleitersubstrats; jedoch kann der Eindiffundierprozess (die Ausheizbearbeitung) gleichzeitig durchgeführt werden, und der erste und der zweite Halbleiterbereich können im wesentlichen gleichzeitig gebildet werden. Dementsprechend bleibt nur die Frage, welche Seite als die "erste Haupt­ fläche" und die "zweite Hauptfläche" zu definieren ist, was im wesentlichen das gleiche ist für den zweiten Aspekt und den dritten Aspekt der Erfindung. Das Halbleitersubstrat, das den ersten Halbleiterbereich und den zweiten Halbleiterbereich umgibt und als das Grund­ material verbleibt, entspricht dem in dem ersten Aspekt erwähnten vierten Halbleiterbereich. Solange die Störstellenkonzentration niedriger ist als der erste oder zweite Halbleiterbe­ reich, kann das Halbleitersubstrat entweder der erste Leitfähigkeitstyp, der zweite Leitfä­ higkeitstyp oder sogar ein eigenleitender Halbleiter sein.
Das Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem dritten Aspekt der Erfindung kann, wie das Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem zweiten Aspekt, den zweiten Halbleiterbereich in dem Halbleitersubstrat bilden durch selektives Dotieren von Fremdatomelementen des ersten Leitfähigkeitstyps durch die zweite Hauptfläche des Halbleitersubstrats. Dieser zweite Halbleiterbereich wird mit einer höheren Störstellenkonzentration gebildet als der vierte Halbleiterbereich, der diesen ersten Halblei­ terbereich und den zweiten Halbleiterbereich umgibt.
Wenn das Halbleitersubstrat den ersten Leitfähigkeitstyp umfasst, ist es nach Bildung des zweiten Halbleiterbereichs möglich, einen Durchbruch eher auftreten zu lassen bei dem pn- Übergang zwischen dem dritten Halbleiterbereich und dem zweiten Halbleiterbereich, der gebildet ist durch Dotieren von Fremdatomelementen durch die gesamte Fläche der zweiten Hauptfläche des Halbleitersubstrats, als bei dem pn-Übergang zwischen dem vierten Halb­ leiterbereich und dem dritten Halbleiterbereich. Folglich ist das elektrische Feld an der Sei­ tenwand (Chipseitenwand) vermindert, und es ist möglich, es so einzurichten, dass ein Durchbruch bei der Übergangsgrenzfläche innerhalb des Halbleiterbauelementes auftritt, was einen stabilen Betrieb des Elementes mit einer stabilsierten Durchbruchspannung zu­ lässt.
Wenn das Halbleitersubstrat den zweiten Leitfähigkeitstyp umfasst, wird die äußere pn- Übergangsgrenzfläche gebildet an der Grenze zwischen dem zweiten Halbleiterbereich und dem Halbleitersubstrat (dem vierten Halbleiterbereich), und die äußere pn-Übergangs­ grenzfläche liegt an den Außenflächen des Halbleitersubstrats (Chips) nicht offen. Genauer gesagt besteht in diesem Fall, da die äußere pn-Übergangsgrenzfläche bei der Hauptflächen­ seite des Halbleitersubstrats gebildet wird, kein Einfluss auf diese von Veränderungen in den Oberflächenzuständen der Chipaußenfläche oder einer Oberflächenbeschädigung. Insbeson­ dere wird keine detaillierte und komplizierte Passivierungsstruktur für die Chipaußenfläche benötigt, da der pn-Übergang bei dem Randabschnitt (der Chipaußenfläche) nicht offenliegt. Außerdem wird einem Durchbruch gestattet, in dem pn-Übergang bei der Grenze des ersten Halbleiterbereichs und des dritten Halbleiterbereichs eher aufzutreten als dem pn-Übergang, der bei der ersten Hauptflächenseite des Halbleitersubstrats offen liegt. Folglich ist das elektrische Feld bei der Hauptflächenseite des Halbleitersubstrats vermindert, und es wird veranlasst, dass ein Durchbruch bei der Übergangsgrenzfläche innerhalb des Halbleiterbau­ elementes auftritt, was einen stabilen Betrieb des Elementes mit einer stabilsierten Durch­ bruchspannung zulässt.
Ferner ist es durch Einstellen der Störstellenkonzentration des zweiten Halbleiterbereichs möglich, die elektrischen Kennwerte des Halbleiterbauelementes zu bestimmen, und den Einfluss der Störstellenkonzentration des vierten Halbleiterbereichs auf die elektrischen Kennwerte des Halbleiterbauelementes beseitigen. Folglich kann das Halbleitersubstrat ge­ nutzt werden mit der Störstellenkonzentration der gekauften Spezifikationen, ohne eine starre Festlegung der Störstellenkonzentration zu erfordern. Mit anderen Worten ist es möglich, den Bereich zu erweitern, aus dem das Halbleitersubstrat auszuwählen ist.
Das Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem dritten Aspekt der Erfindung umfasst, wie das Verfahren zur Herstellung eines Halbleiterbauelementes gemäß dem zweiten Aspekt, vorzugsweise ferner einen Prozess zum Zertrennen einer Mehrzahl von Halbleiterchips durch Zerschneiden des Halbleitersubstrats entlang einer Ebene, die im wesentlichen senkrecht steht zu der zwischen dem dritten Halbleiterbereich und dem ersten Halbleiterbereich gebildeten pn-Übergangsgrenzfläche, und Erhalten einer Mehrzahl von Halbleiterbauelementen aus der entsprechenden Mehrzahl von Halbleiterchips. In diesem Fall ist es durch Anheften einer der Hauptflächenseiten des Halbleitersubstrats an eine Kunstharzfolie und anschließendes Schneiden der Chips ohne Zerschneiden der angehefteten Kunstharzfolie möglich, jeden Chip zu lagern und zu transportieren, während er noch an der Kunstharzfolie haftet. Folglich wird es während der Produktmontage leichter, die an der Kunstharzfolie haftenden Halbleiterbauelemente zu handhaben, zum Beispiel bei dem Laden in eine Klemmvorrichtung wie beispielsweise die Fassung.
Im folgenden wird die Erfindung anhand eines in der Zeichnung gezeigten Ausführungsbei­ spiels näher beschrieben. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht eines herkömmlichen Halbleiterbauelementes,
Fig. 2 eine Schnittansicht eines Halbleiterbauelementes gemäß der ersten Ausführungs­ form der Erfindung,
Fig. 3A bis 3L jeweils Prozess-Schnittansichten eines Herstellverfahrens des Halbleiterbauele­ mentes gemäß der ersten Ausführungsform der Erfindung,
Fig. 4 eine Schnittansicht eines Halbleiterbauelementes gemäß der zweiten Ausfüh­ rungsform der Erfindung, und
Fig. 5 eine Schnittansicht eines Halbleiterbauelementes gemäß der dritten Ausführungs­ form der Erfindung.
Bei der Beschreibung anhand der Figuren ist zu beachten, dass in sämtlichen Figuren die gleichen oder ähnliche Bezugszeichen auf die gleichen oder ähnliche Teile und Elemente angewendet werden und die Beschreibung der gleichen oder ähnlicher Teile und Elemente weggelassen oder vereinfacht ist. Allgemein und wie bei der Darstellung von Halbleiterbau­ elementen üblich ist einzusehen, dass die verschiedenen Zeichnungen von einer Figur zu einer anderen oder innerhalb einer gegebenen Figur nicht maßstäblich gezeichnet sind und insbesondere, dass die Schichtdicken willkürlich gezeichnet sind zur Erleichterung des Le­ sens der Zeichnungen. In der folgenden Beschreibung sind spezifische Einzelheiten nicht ausgeführt, beispielsweise spezifische Materialien, Prozesse und Geräte, um für ein gründli­ ches Verständnis der Erfindung zu sorgen. Es ist jedoch für den Fachmann offensichtlich, dass die Erfindung ohne diese spezifischen Einzelheiten ausgeführt werden kann. In anderen Fällen sind allgemein bekannte Fertigungsmaterialien, Prozesse und Geräte nicht im einzel­ nen dargelegt, um die Erfindung nicht unnötig unklar zu machen.
Präpositionen wie "auf" oder "unter" sind definiert bezüglich einer ebenen Fläche des Sub­ strats ohne Rücksicht auf die Orientierung, in der das Substrat tatsächlich gehalten wird. Eine Schicht befindet sich auf einer anderen Schicht, selbst wenn zwischengeschaltete Schichten vorhanden sind. Es versteht sich, dass das Hinweiszeichen "+" in den Figuren relativ starkes Dotieren und das Hinweiszeichen "-" in den Figuren relativ schwaches Dotie­ ren anzeigt.
Erste Ausführungsform
Fig. 2 zeigt eine Schnittansicht eines Falles, in dem eine Halbleiterdiode wie zum Beispiel eine Spannungsreglerdiode angewendet wird als ein Halbleiterbauelement gemäß einer er­ sten Ausführungsform der Erfindung. Eine Halbleiterdiode 100 gemäß der ersten Ausfüh­ rungsform der Erfindung umfasst einen vergrabenen ersten Halbleiterbereich 13 eines ersten Leitfähigkeitstyps, einen zweiten Halbleiterbereich 14 des ersten Leitfähigkeitstyps, der auf dem ersten Halbleiterbereich 13 angeordnet ist, einen kristallkörperförmigen Halbleiterbe­ reich 12 eines zweiten Leitfähigkeitstyps, der unter dem ersten Halbleiterbereich 13 ange­ ordnet ist, und einen vierten Halbleiterbereich 15 des ersten Leitfähigkeitstyps. Hier ist der zweite Leitfähigkeitstyp der denn ersten Leitfähigkeitstyp entgegengesetzte Leitfähigkeits­ typ. Der erste Halbleiterbereich 13 weist eine erste Endfläche auf, ferner eine zweite Endfläche, die der ersten Endfläche gegenüber liegt, sowie eine erste Außenfläche, welche die beiden Endflächen verbindet. Die erste Außenfläche ist, wie in Fig. 2 gezeigt, eine ge­ krümmte Fläche mit einem bestimmten Krümmungsradius, wobei ihr Oberabschnitt konvex ist. Der zweite Halbleiterbereich 14 weist eine dritte Endfläche auf, ferner eine vierte End­ fläche sowie eine zweite Außenfläche, welche die Mitte und die vierte Endfläche verbindet, wobei die vierte Endfläche mit der ersten Endfläche des ersten Halbleiterbereichs 13 in Kontakt steht. Die zweite Außenfläche ist, wie in Fig. 2 gezeigt, eine gekrümmte Fläche mit einem bestimmten Krümmungsradius, wobei ihr Bodenabschnitt konvex ist. Zusätzlich steht der dritte Halbleiterbereich 12 bei der zweiten Endfläche des ersten Halbleiterbereichs 13 in Kontakt mit dem ersten Halbleiterbereich 13. Außerdem weist der vierte Halbleiterbe­ reich 15 eine obere und eine untere Innenfläche in Kontakt mit der ersten bzw. zweiten Au­ ßenfläche auf, und zusätzlich steht die Bodenfläche des vierten Halbleiterbereichs 15 in Kontakt mit der oberen Fläche des dritten Halbleiterbereichs 12. Dementsprechend sind die untere und die obere Innenfläche des vierten Halbleiterbereichs 15 verbunden, um eine ge­ krümmte Fläche zu bilden, die einer Mörsergestalt ähnelt oder einem deformierten Rotati­ onshyperboloid mit zwei oder mehr bestimmten Krümmungsradien.
Bei dem Halbleiterbauelement der ersten Ausführungsform, wie in Fig. 2 gezeigt, ist der erste Leitfähigkeitstyp als n-Typ festgelegt, und der zweite Leitfähigkeitstyp ist ein p-Typ. Es versteht sich jedoch, dass alternativ der erste Leitfähigkeitstyp als p-Typ bestimmt wer­ den kann und der zweite Leitfähigkeitstyp ein n-Typ sein kann. Wie in Fig. 2 gezeigt, weist der vierte Halbleiterbereich 15 eine niedrigere Störstellenkonzentration auf als der erste Halbleiterbereich 13. In Fig. 2 ist der Fall gezeigt, in dem der n-leitende erste Halbleiterbe­ reich 13 mit hoher Störstellenkonzentration und der n-leitende Halbleiterbereich 15 mit re­ lativ niedriger Störstellenkonzentration in Kontakt stehen mit einem p-leitenden dritten Halbleiterbereich 12, um zwei pn-Übergangsgrenzflächen auf einer einzigen Ebene 18 zu implementieren. Es versteht sich, dass alternativ der dazu entgegengesetzte Fall ebenfalls zulässig ist, in dem der p-leitende erste Halbleiterbereich 13 mit hoher Störstellenkonzen­ tration und der vierte p-Halbleiterbereich 15 mit relativ niedriger Störstellenkonzentration in Kontakt stehen mit einem n-leitenden dritten Halbleiterbereich 12, um zwei pn-Übergangs­ grenzflächen auf einer einzigen Ebene 18, an der oberen Fläche des dritten Halbleiterbe­ reichs, zu implementieren.
Anders ausgedrückt ist in Fig. 2 bei der ersten Hauptflächenseite 11A eines Siliziumkör­ pers 11, der aus einem Siliziumsubstrat 11 eines ersten Leitfähigkeitstyps (n-Typ) hergestellt ist, der p-leitende dritte Halbleiterbereich 12 ausgebildet, und bei der zweiten Hauptflächen­ seite 11B des Siliziumkörpers 11 ist wahlweise der n-leitende zweite Halbleiterbereich 14 ausgebildet. Innerhalb des Siliziumkörpers (Siliziumsubstrats) 11 ist der n-leitende erste Halbleiterbereich 13 derart vergraben, dass er mit dem p-leitenden dritten Halbleiterbereich 12 in Kontakt steht an einer tiefen Stelle entlang einer pn-Übergangsgrenzfläche 18. Außer­ dem stehen der vergrabene n-leitende erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbereich 14, der von der oberen Fläche 11B vorragt, in Kontakt in der tiefen Stelle innerhalb des Siliziumsubstrats 11. Zusätzlich ist der n-leitende vierte Halbleiterbereich 15 ausgebildet, der den n-leitenden ersten Halbleiterbereich 13 und den zweiten Halbleiterbe­ reich 14 umschließt.
In der ersten Ausführungsform, wie in Fig. 2 gezeigt, ist an der Bodenfläche des dritten Halbleiterbereichs 12 eine erste Hauptelektrodenschicht 16 ausgebildet, und an der dritten oberen Fläche des zweiten Halbleiterbereichs 14 ist eine zweite Hauptelektrodenschicht 17 ausgebildet. Die zweite Hauptelektrodenschicht 17 ist auf der gesamten Oberfläche der zweiten Hauptfläche 11B des Siliziumsubstrats 11 so ausgebildet, dass sie n-leitenden den zweiten Halbleiterbereich 14 und den n-leitenden vierten Halbleiterbereich 15 überbrückt. Auf die gleiche Art ist die erste Hauptelektrodenschicht 16 auf der gesamten Bodenfläche des dritten Halbleiterbereichs 12 ausgebildet, anders ausgedrückt auf der gesamten Oberflä­ che der ersten Hauptfläche 11A des Siliziumsubstrats 11. Mit der ersten Hauptelektroden­ schicht 16 und der zweiten Hauptelektrodenschicht 17 wird der prinzipielle Operationsbe­ reich definiert, welcher der Hauptstrompfad des Halbleiterelementes ist. "Erste Hauptelek­ trodenschicht 16" kann entweder die Anodenelektrodenschicht oder die Kathodenelektro­ denschicht in der in Fig. 2 gezeigten Halbleiterdiode bedeuten. Da in Fig. 2 der dritte Halbleiterbereich 12 als p-Typ festgelegt ist, ist die erste Hauptelektrodenschicht 16 als die Anodenelektrodenschicht identifiziert. "Zweite Hauptelektrodenschicht 17" kann entweder eine Kathodenelektrodenschicht oder eine Anodenelektrodenschicht bedeuten, welche die oben erwähnte erste Hauptelektrodenschicht 16 in der Halbleiterdiode nicht ist. Da in Fig. 2 der zweite Halbleiterbereich 14 als der n-Typ festgelegt ist, ist die zweite Hauptelektro­ denschicht 17 als die Kathodenelektrodenschicht identifiziert. Folglich ist der dritte Halb­ leiterbereich 12 als ein "erster Hauptelektrodenbereich (Anodenbereich)" identifiziert, der mit der ersten Hauptelektrodenschicht 16 in Kontakt steht, und der zweite Halbleiterbereich 14 ist identifiziert als ein "zweiter Hauptelektrodenbereich (Kathodenbereich)", der mit der zweiten Hauptelektrodenschicht 17 in Kontakt steht.
Der p-leitende dritte Halbleiterbereich 12 wird von der ersten Hauptflächenseite 11 A des Siliziumsubstrats 11 aus gebildet durch Dotieren auf eine hohe Konzentration von bei­ spielsweise Bor (B), welches als das Fremdatom für den zweiten Leitfähigkeitstyp verwen­ det wird. Zusätzlich wird der erste Halbleiterbereich 13, der mit dem p-leitenden Halbleiter­ bereich 12 in Kontakt steht, beispielsweise mit Phosphor (P) oder Arsen (As) dotiert, wel­ ches als das Fremdatom des ersten Leitfähigkeitstyps verwendet wird. Außerdem wird der n-leitende zweite Halbleiterbereich 14 auf eine hohe Störstellenkonzentration dotiert, bei­ spielsweise mit Phosphor (P) oder Arsen (As). Ferner wird vorgeschrieben, dass der n-leitende vierte Halbleiterbereich 15, der so gebildet wird, dass er die Umkreise des n-leitenden ersten Halbleiterbereichs 13 und des n-leitenden zweiten Halbleiterbereichs 14 einschließt, die dem Siliziumsubstrat 11 eigene relativ niedrige Störstellenkonzentration aufweist. Es wird nämlich vorgeschrieben, dass der n-leitende erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbereich 14 eine hohe Störstellenkonzentration aufweisen relativ zu dem diese umgebenden n-leitenden vierten Halbleiterbereich 15.
In dem Halbleiterbauelement 100 der ersten Ausführungsform ist der vierte Halbleiterbe­ reich 15 aus dem n-Typ-Halbleiterwafer 11 hergestellt, welcher aus einem Grundmaterial­ kristall geschnitten ist, welcher gezüchtet wird durch ein Zonenschmelzverfahren (FZ), ein Czochralskiverfahren (CZ) oder ein Czochralskiverfahren mit angelegtem Magnetfeld (MCZ), und so fort. Durch Einstellen der Störstellenkonzentration in dem ersten Halbleiter­ bereich 13 ist es möglich, das elektrische Verhalten (Durchbruchspannung) des Halbleiter­ bauelementes 100 zu steuern, und es ist möglich, es so einzurichten, dass die Störstellen­ konzentration des vierten Halbleiterbereichs 15 das elektrische Verhalten des Halbleiterbau­ elementes 100 nicht beeinflusst. Folglich ist es möglich, den vierten Halbleiterbereich 15 mit den Dotierspezifikationen des Wafers (Halbleitersubstrats) 11 zu verwenden, so wie er ist, wenn er von dem Grundmaterialkristall zum Zeitpunkt des Kaufes abgeschnitten wird. Und zwar besteht keine Notwendigkeit mehr, die Dotierspezifikationen des Halbleitersubstrats 11 strikt festzulegen, und es ist möglich, den Bereich zu erweitern, aus dem das zu verwen­ dende Halbleitersubstrat (der Wafer) 11 gewählt werden kann.
In dem Halbleiterbauelement 100 der ersten Ausführungsform definiert die Außenfläche des vierten Halbleiterbereichs 15 die Chipaußenfläche (Chipseitenwand) 19 des Halbleiterbau­ elementes 100; und die Chipaußenfläche (Chipseitenwand) 19 des Halbleiterbauelementes 100 ist im wesentlichen senkrecht zu der zweiten Endfläche des ersten Halbleiterbereichs 13. An der Chipseitenwand 19, wie in Fig. 2 gezeigt, liegen die Endabschnitte der pn- Übergangsgrenzfläche 18 offen. Zusätzlich weist der p-leitende dritte Halbleiterbereich 12 eine gleichförmige Störstellenkonzentration entlang der Richtung der pn-Übergangs­ grenzfläche 18 auf. Da jedoch der n-leitende erste Halbleiterbereich 13 in Kontakt mit dem p-leitenden dritten Halbleiterbereich 12 eine Störstellenkonzentration aufweist, die höher eingestellt ist als der vierte Halbleiterbereich 15, der den n-leitenden ersten Halbleiterbereich 13 umgibt, erfolgt dann, wenn eine Sperrvorspannung an den pn-Übergang angelegt wird, der Durchbruch, der an dem pn-Übergang auftritt, eher in dem Mittelabschnitt als in dem peripheren Abschnitt. Daher ist es, selbst wenn ein gewisser Grad an Änderungen in dem Oberflächenzustand oder eine Oberflächenbeschädigung an der Chipaußenfläche des Halb­ leiterbauelementes 100 auftritt, möglich, Veränderungen in der Durchbruchspannung des Halbleiterbauelementes 100 zu unterdrücken. Anders ausgedrückt entwickelt sich, selbst wenn bei der ersten Ausführungsform ein Abschnitt der pn-Übergangsgrenzfläche - zwi­ schen dem dritten p-Halbleiterbereich 12 und dem vierten n-Halbleiterbereich 15 - zur Au­ ßenseite freiliegt, ein Durchbruch des pn-Übergangs in dem inneren Bereich, was es zulässt, dass der extern offenliegende Abschnitt des pn-Übergangs eine Struktur aufweist, in der die hohe Oberflächenfeldstärke des elektrischen Feldes das Leistungsverhalten des Bauelemen­ tes nicht beeinträchtigen kann. Genauer gesagt ist das elektrische Feld an der Seitenwand (Chipseitenwand) des Halbleiterbauelementes 100 vermindert, und die Durchbrüche treten in der pn-Übergangsgrenzfläche innerhalb des Halbleiterbauelementes 100 auf, was einen stabilen Bauelementbetrieb mit einer stabilisierten Durchbruchspannung zulässt. Insbesonde­ re hängt der Durchbruch des pn-Übergangs, der bei dem Randbereich 19 des Chips (der Chipaußenfläche) freiliegt, ab von den Passivierungsmethodiken der Chipaußenfläche (Chip­ seitenwand) 19, und "Variationen" in der Durchbruchspannung bei dem Randabschnitt 19 des Chips (der Chipseitenwand) sind groß. Da jedoch bei dem Halbleiterbauelement 100 der ersten Ausführungsform der elektrische Felddurchbruch eher in dem Mittelabschnitt auftritt als in der Chipaußenfläche 19, ist es selbst dann, wenn irgendwelche Veränderungen in dem Oberflächenzustand oder eine Oberflächenbeschädigung vorhanden sind, die an dem Rand­ abschnitt (der Chipseitenwand) 19 des Halbleiterbauelementes (Chips) 100 auftreten, möglich, Schwankungen in der Durchbruchspannung des Halbleiterbauelementes 100 zu unterdrücken. Folglich wird es bei dem Halbleiterbauelement 100 der ersten Ausführungs­ form möglich, die Überzugprozesse zu eliminieren, die Isolierschichten mit sich bringen oder Oberflächenpassivierungsbearbeitung wie Nassreinigung unter Verwendung einer sau­ ren oder alkalischen Chemikalie, um die Chipseitenwand 19 gegen die äußere Umgebung zu schützen. Da es bei der Chipseitenwand 19 möglich ist, Veränderungen des Oberflächenzu­ stands oder die Entwicklung einer Oberflächenbeschädigung bis zu einem bestimmten Ausmaß zu tolerieren, wird außerdem der Chip leichter zu handhaben. Dementsprechend werden Schwankungen in dem Produktverhalten reduziert, und die Fertigungsprozess- Ausbeute wird erhöht. Solch ein Versuch zum Stabilisieren der Durchbruchspannung auf diese Art ist ähnlich wirksam zum Beispiel in einem Leistungs-Halbleiterbauelement mit einer höheren maximalen Nennbetriebsspannung als der Spannungsreglerdiode.
Da die Chipaußenfläche 19 im wesentlichen senkrecht zu der ersten Endfläche des ersten Halbleiterbereichs 13 steht, ist es außerdem möglich, die Seitenwand des Halbleiterbauele­ mentes 100 mit einem typischen Schneidprozess oder dem Einzelchip-Zertrennprozess zu bilden. Wenn zum Beispiel ein Winkel von 80° bis 100°, vorzugsweise ein Winkel von 87° bis 93°, zu der oberen/unteren Hauptfläche (und zwar der pn-Übergangsgrenzfläche 18) gebildet wird, kann dies als im wesentlichen orthogonal (= 90°) angesehen werden. Wenn die Chipaußenfläche 19 im wesentlichen senkrecht zu der oberen und unteren Hauptfläche ist, wird die Mühe vermindert, die mit dem Laden in eine Klemmvorrichtung wie die Fas­ sung (collet) verbunden ist, und die Handhabung des Halbleiterbauelementes (Chips) 100 während des Fertigungsprozesses (der Montage) wird verbessert.
Ferner kann bei der Halbleiterdiode 100 der ersten Ausführungsform die Durchbruchspan­ nung des zentral gelegenen pn-Übergangs zwischen dem vergrabenen n-leitenden ersten Halbleiterbereich 13 und dem p-leitenden dritten Halbleiterbereich 12 festgelegt werden gemäß der Störstellenkonzentration NB des n-leitenden ersten Halbleiterbereichs 13. Wenn man annimmt, dass die pn-Übergangsgrenzfläche 18 zwischen dem p-leitenden dritten Halbleiterbereich 12 und dem n-leitenden ersten Halbleiterbereich 13 einen einseitigen Stu­ fenübergang bildet, kann die Durchbruchspannung VB auf Grund des Lawinendurchbruchs angegeben werden als
VB = εS E2 m/(2q NB) (1)
worin bedeuten: εS die dielektrische Konstante des Halbleitersubstrats, Em die dem Halblei­ tersubstrat eigene maximale elektrische Feldstärke, über die der Lawinendurchbruch einge­ leitet wird, q die elementare elektrische Ladung des Elektrons und NB die Störstellenkon­ zentration des ersten Halbleiterbereichs 13. Und zwar ist, wenn die Störstellenkonzentration des ersten Halbleiterbereichs 13 ausreichend höher ist als die Störstellenkonzentration des Siliziumwafers oder, genauer gesagt, als die Störstellenkonzentration des vierten Halbleiter­ bereichs 15, die Durchbruchspannung der Halbleiterdiode 100 nur von der Störstellenkon­ zentration NB des ersten Halbleiterbereichs 13 abhängig und nicht abhängig von der Stör­ stellenkonzentration des Grundmaterials (Siliziumwafers), das in dem Fertigungsprozess verwendet wird. Wenn die Störstellenkonzentration NB des ersten Halbleiterbereichs 13 angemessen vorgeschrieben wird gemäß Gleichung (1) und diese Störstellenkonzentration NB aufrechterhalten wird, dann ist es folglich nicht erforderlich, den spezifischen Widerstand ρ des Siliziumwafers genau zu steuern, da die gewünschte Durchbruchspannung erhalten werden kann. Dementsprechend kann, wenn das Substrat einen relativ hohen spezifischen Widerstand aufweist im Vergleich zu der Störstellenkonzentration NB des vergrabenen er­ sten Halbleiterbereichs 13, irgendein geeigneter im Handel erhältlicher Siliziumwafer ver­ wendet werden, um eine Spannungsreglerdiode 100 mit einer gewünschten Durchbruch­ spannung herzustellen.
Es wird hier angemerkt, dass es bei der ersten Ausführungsform möglich ist, für den Silizi­ umwafer einen zu verwenden mit einem spezifischen Widerstand in dem weiten Bereich von 1 bis 250 Ω.cm (mit n-leitendem Silizium, entsprechend einer Störstellenkonzentration in dem Bereich von annähernd 5,5 × 1015/cm3 bis 1,8 × 1013/cm3). Außerdem kann im Fall eines Leistungshalbleiterelementes mit einer hohen maximalen Betriebsspannung einer ver­ wendet werden, der beispielsweise einen spezifischen Widerstand ρ in dem weiten Bereich von 1000 Ω.cm oder höher aufweist (mit n-leitendem Silizium, entsprechend einer Stör­ stellenkonzentration in dem Bereich von annähernd 5 × 1012/cm3 oder niedriger).
Als nächstes wird ein Verfahren zur Herstellung einer Halbleiterdiode 100 der ersten Aus­ führungsform beschrieben unter Verwendung einer Sequenz von Prozess-Schnittansichten, die in den Fig. 3A bis 3L gezeigt sind.
  • 1. Zunächst wird ein Siliziumsubstrat (Siliziumwafer) eines ersten Leitfähigkeitstyps (n-Typ) zubereitet, wie in Fig. 3A gezeigt. Dann werden eine erste Hauptfläche 11A und eine zweite Hauptfläche 11B dieses Siliziumsubstrats 11 beide thermischer Oxidation un­ terworfen, wodurch jeweilige Siliziumoxid-(SiO2)-Schichten 21, 22 mit einer Dicke von 300 nm bis 1,5 µm gebildet werden. Danach wird unter Verwendung einer fotolitografi­ schen Methode ein Strukturschreibprozess an der Siliziumoxidschicht 21 durchgeführt, die auf der ersten Hauptflächenseite 11A gebildet ist. Mehr im einzelnen wird, wie in Fig. 3A gezeigt, zum Beispiel ein negativer Fotolack 23 auf die Siliziumoxidschicht 21 aufgebracht unter Verwendung einer Methode wie beispielsweise Schleuderbeschichtung. Dann wird, wie in Fig. 3A gezeigt, eine Öffnung 23k die später beschrieben wird, in den Fotolack geschrieben, und eine Fotomaske mit lichtundurchlässigen Mustern 24 zum Abdecken der zu bearbeitenden Abschnitte (um einen n-leitenden ersten Halbleiterbereich 13 zu bilden) wird positioniert und wird mit einem Belichtungslicht belichtet.
  • 2. Fig. 3B stellt den entwickelten Zustand nach der Belichtung des Fotolacks 23 dar. Unter Verwendung eines Fotolacks 23 mit einer Strukturierung wie beispielsweise einer Ätzmaske wird Nassätzen oder Trockenätzen durchgeführt, und die Siliziumoxidschicht 21, die in der Öffnung 23A des Fotolacks 23 frei zugänglich ist, wird geätzt, um einen Abschnitt der oberen Fläche des Siliziumsubstrats 11 freizulegen. Fig. 3C zeigt den resultierenden Zustand, sobald der Fotolack 23 entfernt ist. Und zwar wird, wie in Fig. 3C gezeigt, ein Diffusionsfenster 21A in die Siliziumoxidschicht 21 geschnitten.
  • 3. Als nächstes wird, wie in Fig. 3D gezeigt, auf das Siliziumsubstrat 11, an dem das Diffusionsfenster 21A in der Siliziumoxidschicht 21 gebildet worden ist, ein fremdatomdo­ tierter Film 25, zum Beispiel ein Phosphorglasfilm (PSG) oder ein Arsenglasfilm (AsSG), der mit dem entsprechenden Fremdatom stark dotiert worden ist, welches n-Typ-Fremd­ atome Phosphor (P) oder Arsen (As) umfassen kann, aufgetragen, indem zum Beispiel ein chemisches Aufdampfverfahren (CVD) verwendet wird. Ein n-leitender Halbleiterbereich (erster Halbleiterbereich) 13 mit einer hohen Störstellenkonzentration wird dann zu einer vorbestimmten Diffusionstiefe gebildet, indem eine selektive Diffusion durchgeführt wird, die Ausheizbearbeitung bei einer vorbestimmten Diffusionstemperatur und eine Diffusions­ zeit vorbestimmter Dauer anwendet. Da die Tiefe der Diffusion des ersten Halbleiterbe­ reichs 13 schließlich zu einer Tiefe wird, die etwa der halben Dicke des Siliziumsubstrats 11 entspricht, wird vorzugsweise Phosphor (P), der einen großen Diffusionskoeffizienten aufweist, als das n-Typ-Fremdatomelement verwendet. Insbesondere wird bei dem Bilden eines p-leitenden dritten Halbleiterbereichs 12, der später beschrieben wird, vorzugsweise ein n-Typ-Fremdatomelement gewählt, das einen größeren Diffusionskoeffizienten aufweist als der Diffusionskoeffizient des p-Typ-Fremdatomelementes. Ein Gasphasen-Diffusions­ verfahren, das eine Flüssigkeitsquelle wie beispielsweise Phosphorylchlorid (POCl3) ver­ wendet und den fremdatomdotierten Film nicht verwendet, ist ebenfalls zulässig. Ferner ist es auch zulässig, mit einer vorbestimmten Dosierung, beispielsweise zwischen 3 × 1015 cm-2 und 5 × 1016 cm-2 Störstellenionen wie 31P+ zu implantieren und sie danach unter Verwen­ dung der Ausheizbearbeitung zu einer vorbestimmten Diffusionstiefe einzubauen (einzudif­ fundieren). Es ist auch zulässig, Ionen von 75As+ zu implantieren; jedoch braucht es wegen des kleinen Diffusionskoeffizienten von As eine lange Zeit, die gewünschte Diffusionstiefe zu erhalten, und wird deshalb nicht vorgezogen. In dem Fall, in dem ein fremdatomdotierter Film 25 verwendet wird, wird danach, wie in Fig. 3E gezeigt, Nassätzen oder Trockenät­ zen verwendet, um den fremdatomdotierten Film 25 und den Siliziumoxidfilm 21 zu entfer­ nen. Auch in dem Fall, in dem ein fremdatomdotierter Film 25 nicht verwendet wird, wird, wie in Fig. 3E gezeigt, Nassätzen oder Trockenätzen durchgeführt, um PSG oder derglei­ chen zu entfernen, das während des Einbauprozesses gebildet worden ist, sowie den Silizi­ umoxidfilm 21 zu entfernen.
  • 4. Die gesamte Oberfläche der ersten Hauptfläche 11A dieses Siliziumsubstrats 11 wird einer thermischen Oxidation unterworfen, und es wird eine Siliziumoxidschicht (in den Figu­ ren weggelassen) mit einer Dicke von 300 nm bis 500 nm gebildet. An diesem Punkt wird die Dicke der Siliziumoxidschicht 22 der zweiten Hauptfläche 11B des Siliziumsubstrats etwas größer. In Fortsetzung wird, wie in Fig. 3F gezeigt, zum Beispiel ein negativer Fo­ tolack 26 auf die Siliziumoxidschicht 22 aufgetragen, die auf der zweiten Hauptfläche 11B des Siliziumsubstrats 11 gebildet ist, unter Verwendung eines Prozesses wie beispielsweise Schleuderbeschichtung. Als nächstes wird, da geplant ist, ein Diffusionsfenster 22A auszu­ schneiden, das später beschrieben wird, eine Fotomaske mit einem lichtundurchlässigen Mu­ ster 27 zum Abdecken des dem Diffusionsfenster 22A entsprechenden Abschnitts, welches dazu verwendet wird, einen zweiten n-leitenden Halbleiterbereich 14 zu bilden, positioniert, und der negative Fotolack 26 wird mit einem Belichtungslicht durch die Fotomaske hin­ durch belichtet.
  • 5. Fig. 3G stellt den entwickelten Zustand nach der Belichtung des Fotolacks 26 dar. Der Fotolack 26 mit dieser Strukturierungstopologie wird als Ätzmaske verwendet, um Nassät­ zen oder Trockenätzen durchzuführen. Und ein Abschnitt der Siliziumoxidschicht 22, der in der Öffnung 26A in dem Fotolack 26 offen zugänglich ist, wird selektiv entfernt, um so ei­ nen Abschnitt der oberen Fläche des Siliziumsubstrats 11 freizulegen, wodurch das Diffusi­ onsfenster 22A in der Siliziumoxidschicht 22 gebildet wird. Danach wird der Fotolack 26 entfernt.
  • 6. Als nächstes wird, wie in Fig. 3H gezeigt, auf das Siliziumsubstrat 11, an dem das Dif­ fusionsfenster 22A in der Siliziumoxidschicht 22 gebildet worden ist, ein fremdatomdotier­ ter Film 28, zum Beispiel ein PSG-Film oder ein Arsenglasfilm (AsSG) aufgetragen, der stark dotiert worden ist mit entsprechenden Fremdatomen, welche n-Typ-Fremdatome Phosphor (P) oder Arsen (As) umfassen können. Ein n-leitender zweiter Halbleiterbereich 14 mit einer hohen Störstellenkonzentration wird dann zu einer vorbestimmten Diffusions­ tiefe gebildet, indem eine selektive Diffusion durch das Diffusionsfenster 22A hindurch durch einen Eindiffundierprozess oder durch eine Ausheizbearbeitung bei einer vorbe­ stimmten Diffusionstemperatur und eine Diffusionszeit vorbestimmter Dauer durchgeführt wird, um auf diese Weise mit dem n-leitenden ersten Halbleiterbereich 13 in Kontakt zu kommen. In Fig. 3H ist der Zustand gezeigt, in dem der erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbereich 14 sich in vollständigem Kontakt befinden; jedoch ist es in Wirklichkeit in diesem Stadium akzeptabel, dass eine aus dem Siliziumsubstrat 11 beste­ hende Zwischenschicht zwischen dem ersten Halbleiterbereich 13 und dem n-leitenden zweiten Halbleiterbereich 14 bleibt. Die Dicke der aus dem Siliziumsubstrat 11 bestehenden Zwischenschicht, die zwischen dem ersten Halbleiterbereich 13 und dem n-leitenden zweiten Halbleiterbereich 14 liegt, wird aber immer dünner, da sowohl der erste Halbleiterbereich 13 als auch der n-leitende zweite Halbleiterbereich 14 immer tiefer eingedrückt werden wäh­ rend des thermischen Prozesses, der benötigt wird zum Bilden eines p-leitenden dritten Halbleiterbereichs 12, der später beschrieben wird, auf der gesamten Oberfläche (siehe Fig. 3J). Daher muss die verbleibende Dicke der Zwischenschicht 11 so gewählt werden, dass der erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbereich 14 schließlich in Kontakt kommen, um so einen vollständigen metallurgischen Kontakt zwischen ihnen zu bilden. Da die Diffusionstiefe in dem zweiten Halbleiterbereich 14 schließlich annähernd die halbe Dicke des Siliziumsubstrats 11 beträgt, ist vorzugsweise Phosphor (P) als das n-Typ-Fremdatomelement zu verwenden. Danach werden, wie in Fig. 31 gezeigt, die fremdatomdotierte Schicht 28 und die Siliziumoxidschicht 22 dem Nassätzen oder Troc­ kenätzen unterworfen, um sie zu entfernen. An diesem Punkt wird der Bereich, der den n­ leitenden ersten Halbleiterbereich 13 und den zweiten Halbleiterbereich 14 umgibt, zu dem n-leitenden vierten Halbleiterbereich 15, der die dem Siliziumsubstrat 11 eigene Störstellen­ konzentration beibehält. Es wird hier angemerkt, dass die Störstellenkonzentration des n-leitenden zweiten Halbleiterbereichs 14 auf etwa 2 × 1019/cm3 eingestellt werden kann. Ferner kann die Tiefe dieses n-leitenden zweiten Halbleiterbereichs 14 so gesteuert werden, dass eine vorbestimmte Größe an Übergangsfläche zwischen dem zweiten Halbleiterbereich 14 und dem ersten Halbleiterbereich 13 erhalten wird durch selektive Diffusion von einer Hauptflächenseite des Siliziumsubstrats 11 aus. Ein Gasphasendiffusionsverfahren, das eine Flüssigkeitsquelle wie beispielsweise POCl3 verwendet, ohne den fremdatomdotierten Film zu verwenden, ist auch zulässig. Ferner ist es auch zulässig, eine vorbestimmte Dosierung von beispielsweise zwischen 3 × 1015 cm-2 und 5 × 1016 cm2 Fremdionen wie beispielsweise 31P+ zu implantieren und danach die implantierten Fremdionen durch Ausheizbearbeitung bis zu einer vorbestimmten Diffusionstiefe einzubauen oder einzudiffundieren.
  • 7. Sodann werden die gesamten Oberflächen der ersten Hauptfläche 11A sowie der zwei­ ten Hauptfläche 11B des Siliziumsubstrats 11 einer Oxidation unterworfen, um eine Siliziu­ moxidschicht (in den Figuren weggelassen) mit einer Dicke von 350 nm bis 1,5 µm zu bil­ den. Ein Fotolack wird dann auf die zweite Hauptfläche I 1B des Siliziumsubstrats 11 auf­ getragen, und nur die Siliziumoxidschicht auf der ersten Hauptilächenseite 11A des Silizi­ umsubstrats 11 wird entfernt. Dadurch kann, wie in Fig. 3 J gezeigt, zum Beispiel ein Ak­ zeptor-Störelement wie beispielsweise Bor (B) von der ersten Hauptflächenseite 11A aus diffundiert werden unter Verwendung eines überdeckenden (blanket) Oberflächendiffusi­ onsprozesses, um einen p-leitenden dritten Halbleiterbereich 12 zu bilden mit einer vorbe­ stimmten hohen Störstellenkonzentration an der gesamten Oberfläche, indem ein Eindiffun­ dier-(Ausheiz-)-Prozess über eine vorbestimmte Zeitdauer durchgeführt wird. Die überdec­ kende Oberflächendiffusion des Akzeptor-Störelementes kann erzielt werden mit einem Verfahren, das einen fremdatomdotierten Film wie beispielsweise einen BSG-Film verwen­ det, oder mit einem Gasphasendiffusionsverfahren, das eine Feststoffquelle wie Bornitrid (BN) oder eine Flüssigkeitsquelle wie Bortribromid (BBr3) verwendet. Ferner ist es auch zulässig, mit einer vorbestimmten Dosierung von zum Beispiel zwischen 3 × 1015 cm-2 und 5 × 1016 cm-2 Störstellenionen wie beispielsweise 11B+ oder 49BF2 + zu implantieren und an­ schließend die Störstellenionen bis zu einer vorbestimmten Diffusionstiefe einzudiffundieren unter Verwendung von Ausheizbearbeitung. Sobald das Eindiffundieren (die Ausheizbear­ beitung) beendet ist, wird der BSG-Film entfernt, der als der fremdatomdotierte Film diente oder durch den Eindiffundierprozess an der ersten Hauptfläche 11A des Siliziumsubstrats 11 erzeugt wurde; außerdem wird die Siliziumoxidschicht (in den Figuren weggelassen) auf der zweiten Hauptfläche 11B des Siliziumsubstrats 11 entfernt. Wie in Fig. 3J gezeigt, kom­ men folglich dieser p-leitende dritte Halbleiterbereich 12 und der zentral gelegene n-leitende Halbleiterbereich 13 in Kontakt und bilden eine pn-Übergangsgrenzfläche 18. Ferner bildet auch der verbleibende n-leitende Halbleiterbereich 15, der den n-leitenden Halbleiterbereich 13 und den n-leitenden zweiten Halbleiterbereich 14 umgibt, welche in dem zentralen Ab­ schnitt durch selektive Diffusion gebildet sind, einen pn-Übergang mit dem p-leitenden dritten Halbleiterbereich 12. Wie oben beschrieben, ist in dem in Fig. 3H beschriebenen Stadium die aus dem Siliziumsubstrat 11 bestehende Zwischenschicht zwischen dem ersten Halbleiterbereich 13 und dem n-leitenden zweiten Halbleiterbereich 14 verblieben. Jedoch werden, wenn der überdeckende Oberflächendiffusionsprozess des in Fig. 3J gezeigten dritten Halbleiterbereichs 12 durchgeführt wird, der erste Halbleiterbereich 13 und der n­ leitende zweite Halbleiterbereich 14 weiter immer tiefer gedrückt, so dass sie einander errei­ chen. Folglich kommen in diesem Stadium der erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbereich 14 in vollständigen Kontakt miteinander. Und zwar kann durch gleichzeitiges Durchführen der thermischen Diffusionsbearbeitung (Eindiffundieren) der n­ leitenden Fremdatomelemente zum Bilden des zweiten Halbleiterbereichs 14 und der ther­ mischen Diffusionsbearbeitung (Eindiffundieren) der p-leitenden Fremdatomelemente zum Bilden des dritten Halbleiterbereichs 12 die Effizienz verbessert werden, mit der das Halb­ leiterbauelement hergestellt wird. Hier wird angemerkt, dass die Beschichtung des p­ leitenden dritten Halbleiterbereichs 12 durch epitaxiales Aufwachsen auch verwendet wer­ den kann für das Verfahren der Bildung des p-leitenden dritten Halbleiterbereichs 12 auf der gesamten Oberfläche. Zum Beispiel ist es in Fig. 3J zulässig, das epitaxiale Aufwachsen aus der Gasphase des p-leitenden dritten Halbleiterbereichs 12 durchzuführen, indem ein p­ leitender Dotand wie beispielsweise Diboran (B2H6) auf die erste Hauptfläche 11A des Sili­ ziumsubstrats 11 zugeführt wird unter Verwendung eines Quellengases wie beispielsweise Monosilangas (SiH4), Dichlorsilangas (SiH2Cl2) und Siliziumchloridgas (SiCl4).
  • 8. Außerdem wird, wie in Fig. 3K gezeigt, ein dünner Metallfilm auf die beiden Hauptsi­ liziumflächen 11A und 11B des Siliziumsubstrats!! aufgetragen unter Verwendung eines Vakuumbedampfungsprozesses oder eines Zerstäubungsprozesses, um eine erste Haupt­ elektrodenschicht 16 und eine zweite Hauptelektrodenschicht 17 mit einer Dicke von annä­ hernd 1 µm bis 10 µm zu bilden.
  • 9. Danach wird, wie in Fig. 3L gezeigt, eine Kunstharzfolie 29 zum Beispiel auf der ge­ samten zweiten Hauptfläche 11B des Siliziumsubstrats 11 aufgebracht, und das Zertrennen in Einzelchips wird entlang der Trennlinie 30 durchgeführt, die in Fig. 3L mit der gestri­ chelten Linie gezeigt ist. Ein durch diesen Zertrennprozess auf diese Weise gebildeter Chip kann als die in Fig. 2 gezeigte Halbleiterdiode 100 verwendet werden. Es wird hier ange­ merkt, dass nach dem Zertrennprozess die chipförmige Halbleiterdiode 100 gelagert/­ transportiert werden kann, während sie an der Kunstharzfolie 29 haftet. Dies gestattet eine leichte Handhabung bei dem Laden der an der Kunstharzfolie 29 haftenden Halbleiterdioden 100 in eine Klemmvorrichtung, zum Beispiel die Fassung, während der Durchführung der Produktmontage.
Da die Chipseitenwände 19 der Halbleiterdiode 100 durch den Seitenwand-Zertrennprozess geschnitten werden, ist es gemäß dem Herstellverfahren des Halbleiterbauelementes der ersten Ausführungsform möglich, die pn-Übergangsgrenzfläche 18 senkrecht zu der Chip­ seitenwand 19 zu machen. Folglich werden die verschiedenen zusätzlichen Prozesse zum Bilden der herkömmlichen abgeschrägten Struktur nicht benötigt, was es ermöglicht, die Anzahl der Fertigungsschritte stark zu reduzieren.
Zweite Ausführungsform
Wie in Fig. 4 gezeigt, entspricht eine Halbleiterdiode 200 gemäß einer zweiten Ausfüh­ rungsform der Erfindung dem Aufbau, der einen vierten Halbleiterbereich 15 aufweist mit einem Leitfähigkeitstyp, der dem der in der ersten Ausführungsform erläuterten Halbleiter­ diode 100 entgegengesetzt ist.
Im einzelnen umfasst die Halbleiterdiode 200 der zweiten Ausführungsform einen vergrabe­ nen ersten Halbleiterbereich 13 eines ersten Leitfähigkeitstyps, einen zweiten Halbleiterbereich 14 des ersten Leitfähigkeitstyps, der auf dem ersten Halbleiterbereich 13 angeordnet ist, einen kristallkörperförmigen Halbleiterbereich 12 eines zweiten Leitfähig­ keitstyps, der unter dem ersten Halbleiterbereich 13 angeordnet ist, und einen vierten Halb­ leiterbereich 55 des zweiten Leitfähigkeitstyps. Hier ist der zweite Leitfähigkeitstyp der dem ersten Leitfähigkeitstyp entgegengesetzte Leitfähigkeitstyp. Der erste Halbleiterbereich 13 weist eine erste Endfläche auf, ferner eine zweite Endfläche gegenüber der ersten Endfläche sowie eine erste Außenfläche, welche die beiden Endflächen verbindet. Die erste Außenflä­ che ist, wie in Fig. 4 gezeigt, eine gekrümmte Fläche mit einem bestimmten Krümmungs­ radius, wobei ihr Oberabschnitt konvex ist. Der zweite Halbleiterbereich 14 weist eine dritte Endfläche auf, ferner eine vierte Endfläche, die zu der dritten Endfläche hinweist, sowie eine zweite Außenfläche, welche die dritte und die vierte Endfläche verbindet, wobei die vierte Endfläche mit der ersten Endfläche des ersten Halbleiterbereichs 13 in Kontakt steht. Die zweite Außenfläche ist, wie in Fig. 4 gezeigt, eine gekrümmte Fläche mit einem bestimm­ ten Krümmungsradius, wobei ihr Bodenabschnitt konvex ist. Zusätzlich steht ein dritter Halbleiterbereich 12 bei der zweiten Endfläche des ersten Halbleiterbereichs 13 in Kontakt mit dem ersten Halbleiterbereich 13. Außerdem weist der vierte Halbleiterbereich 55 eine Innenfläche auf in Kontakt mit der ersten und der zweiten Außenfläche sowie in Kontakt mit dem dritten Halbleiterbereich 12. Dementsprechend ist die Innenfläche des vierten Halbleiterbereichs 55 eine gekrümmte Fläche, die einer Mörsergestalt mit zwei oder mehr bestimmten Krümmungsradien ähnelt.
Bei dem Halbleiterbauelement der zweiten Ausführungsform ist der erste Leitfähigkeitstyp als n-Typ festgelegt, und der zweite Leitfähigkeitstyp ist ein p-Typ. Es versteht sich jedoch, dass der erste Leitfähigkeitstyp als p-Typ bestimmt werden kann und der zweite Leitfähig­ keitstyp ein n-Typ sein kann. Wie in Fig. 4 gezeigt, weist der vierte Halbleiterbereich 55 eine niedrigere Störstellenkonzentration auf als der erste Halbleiterbereich 13. Der n­ leitende erste Halbleiterbereich 13 mit hoher Störstellenkonzentration steht in Kontakt mit dem p-leitenden dritten Halbleiterbereich 12, um eine pn-Übergangsgrenzfläche bei der Grenzfläche zu schaffen. (Alternativ ist auch der dazu entgegengesetzte Fall zulässig, in dem ein p-leitender erster Halbleiterbereich 13 mit hoher Störstellenkonzentration in Kon­ takt steht mit dem dritten Halbleiterbereich 12, um eine pn-Übergangsgrenzfläche zu schaf­ fen).
Mehr im einzelnen ist in der Halbleiterdiode der zweiten Ausführungsform ein p-leitender dritter Halbleiterbereich 12 bei der ersten Hauptflächenseite 11A des Siliziumsubstrats 11 des ersten Leitfähigkeitstyps (n-Typ) ausgebildet, und der n-leitende zweite Halbleiterbe­ reich 14 ist wahlweise bei der zweiten Hauptflächenseite 11B ausgebildet. In dem Silizium­ substrat 11 ist der n-leitende erste Halbleiterbereich 13 derart vergraben, dass er mit dem p- leitenden dritten Halbleiterbereich 12 in Kontakt steht an einer Stelle entlang einer pn- Übergangsgrenzfläche 18. Außerdem stehen der vergrabene n-leitende erste Halbleiterbe­ reich 13 und der n-leitende zweite Halbleiterbereich 14 in Kontakt in einer tiefen Stelle in­ nerhalb des Siliziumsubstrats 11. Zusätzlich ist der p-leitende vierte Halbleiterbereich 55 ausgebildet, der den n-leitenden ersten Halbleiterbereich 13 und den zweiten Halbleiterbe­ reich 14 umschließt. Die zwischen dem p-leitenden vierten Halbleiterbereich 55 und dem n­ leitenden zweiten Halbleiterbereich 14 gebildete pn-Übergangsgrenzfläche liegt an der zweiten Hauptflächenseite 11B des Siliziumsubstrats 11 offen.
In der zweiten Ausführungsform ist an der Bodenfläche des dritten Halbleiterbereichs 12 eine erste Hauptelektrodenschicht 16 ausgebildet, und an der oberen Fläche des zweiten Halbleiterbereichs 14 ist eine zweite Hauptelektrodenschicht 17 ausgebildet. Jedoch sind im Unterschied zu Fig. 2 die zweite Hauptelektrodenschicht 17 und der p-leitende vierte Halbleiterbereich 55 elektrisch isoliert durch einen Feldisolierflim (Feld-Siliziumoxidfilm) 56. Die pn-Übergangsgrenzfläche, die gebildet ist zwischen dem p-leitenden vierten Halb­ leiterbereich 55 und dem n-leitenden zweiten Halbleiterbereich 14, und die bei der zweiten Hauptfläche 11B des Siliziumsubstrats 11 freiliegt, ist mit einem Feldisolierflim (Feld- Siliziumoxidfilm) 56 überzogen, um so die pn-Übergangsgrenzfläche gegen Luft zu isolie­ ren. Ferner ist unter Anwendung des Kontaktfensters, das in dem Feldisolierflim (Feld- Siliziumoxidfilm) 56 vorgesehen ist, ein ohmscher Kontakt zwischen der oberen Fläche des zweiten Halbleiterbereichs 14 und der zweiten Hauptelektrodenschicht 17 verwirklicht. Die erste Hauptelektrodenschicht 16 und die zweite Hauptelektrodenschicht 17 identifizieren den Operationsbereich, welcher der Hauptstrompfad des Halbleiterbauelementes ist. In dem Fall, in dem der dritte Halbleiterbereich 12 als der p-Typ festgelegt ist, ist die erste Haupte­ lektrodenschicht 16 als eine Anodenelektrodenschicht identifiziert, und da der zweite Halb­ leiterbereich 14 als der n-Typ festgelegt ist, ist die zweite Hauptelektrodenschicht 17 als eine Kathodenelektrodenschicht festgelegt. Folglich dient der dritte Halbleiterbereich 12 als ein "erster Hauptelektrodenbereich (Anodenbereich)", der die erste Hauptelektrodenschicht 16 kontaktiert, und der zweite Halbleiterbereich 14 dient als ein "zweiter Hauptelektroden­ bereich (Kathodenbereich)", der die zweite Hauptelektrodenschicht 17 kontaktiert.
Der p-leitende vierte Halbleiterbereich 55, der so ausgebildet ist, dass er die Umkreise des n-leitenden ersten Halbleiterbereichs 13 und des zweiten Halbleiterbereichs 14 umschließt, ist so eingerichtet, dass er eine dem Siliziumsubstrat 57 eigene relativ niedrige Störstellen­ konzentration aufweist. Und zwar ist dem n-leitenden ersten Halbleiterbereich 13 und dem zweiten Halbleiterbereich 14 vorgeschrieben, eine hohe Störstellenkonzentration aufzuwei­ sen relativ zu dem p-leitenden vierten Halbleiterbereich 55, der sie umgibt.
In dem Halbleiterbauelement 200 gemäß der zweiten Ausführungsform ist der vierte Halb­ leiterbereich 57 hergestellt aus einem p-leitenden Halbleiterwafer, der geliefert wird durch einen Wafer, welcher aus einem Grundmaterialkristall geschnitten ist, der gezüchtet ist unter Verwendung eines Prozesses wie beispielsweise dem FZ-, CZ- oder MCZ-Verfahren. Durch Einstellen der Störstellenkonzentration in dem ersten Halbleiterbereich 13 ist es möglich, das elektrische Verhalten (Durchbruchspannung) des Halbleiterbauelementes 200 zu steu­ ern, und es ist möglich, es so einzurichten, dass die Störstellenkonzentration des vierten Halbleiterbereichs 55 das elektrische Verhalten des Halbleiterbauelementes 200 nicht beein­ flusst. Folglich ist es möglich, den vierten Halbleiterbereich 55 mit den Dotierspezifikatio­ nen des Wafers (Halbleitersubstrats) 57 zu verwenden, so wie er ist, wenn er von dem Grundmaterialkristall zum Zeitpunkt des Kaufes abgeschnitten wird. Und zwar besteht kei­ ne Notwendigkeit mehr, die Dotierspezifikationen des Halbleitersubstrats 57 strikt festzule­ gen, und es ist möglich, den Bereich zu erweitern, aus dem das zu verwendende Halbleiter­ substrat (der Wafer) 57 gewählt werden kann.
In dem Halbleiterbauelement 200 der zweiten Ausführungsform dient die Außenfläche des vierten Halbleiterbereichs 55 als eine Chipaußenfläche (Chipseitenwand) 19 des Halbleiter­ bauelementes 200; und die Chipaußenfläche (Chipseitenwand) 19 ist im wesentlichen senk­ recht zu der zweiten Endfläche des ersten Halbleiterbereichs 13. Da die pn-Übergangs­ grenzfläche, die zwischen dem p-leitenden vierten Halbleiterbereich 55 und dem n-leitenden zweiten Halbleiterbereich 14 bei der zweiten Hauptflächenseite 11B des Siliziumsubstrats 57 frei zugänglich ist, liegt an der Chipseitenwand 19 im Unterschied zu Fig. 4 der Endab­ schnitt der pn-Übergangsgrenzfläche 18 nicht offen. Selbst wenn ein gewisser Grad an Veränderungen indem Oberflächenzustand oder eine Oberflächenbeschädigung an der Chipaußenfläche des Halbleiterbauelementes 200 auftritt, ist folglich kein Einfluss auf Ver­ änderungen in der Durchbruchspannung des Halbleiterbauelementes 200 vorhanden. Insbe­ sondere war der Durchbruch des pn-Übergangs, der an dem Randabschnitt (der Chipaußen­ fläche) 19 des früheren Chips offenliegt, abhängig von der Passivierungsstruktur der Chip­ außenfläche (Chipseitenwand) 19, und "Schwankungen" in der Durchbruchspannung an dem Randabschnitt (der Chipseitenwand) 19 des früheren Chips waren groß. Da jedoch bei dem Halbleiterbauelement 200 gemäß der zweiten Ausführungsform der Endabschnitt der pn-Übergangsgrenzfläche 18 nicht offenliegt, hat dies, selbst wenn gewisse Veränderungen in dem Oberflächenzustand oder eine Oberflächenbeschädigung an dem Randabschnitt (der Chipseitenwand) 19 des Halbleiterbauelementes 200 (Chip) auftritt, keine Auswirkung auf die Veränderungen in der Durchbruchspannung des Halbleiterbauelementes 200.
Da die Störstellenkonzentration des ersten n-leitenden Halbleiterbereichs 13 in Kontakt mit dem p-leitenden dritten Halbleiterbereich 12 höher eingestellt ist als die des p-leitenden vierten Halbleiterbereichs 55, der den n-leitenden ersten Halbleiterbereich 13 umgibt, tritt, wenn eine Sperrvorspannung zwischen die Anodenelektrodenschicht 16 und die Katho­ denelektrodenschicht 17 angelegt wird, der Durchbruch bei dem pn-Übergang zwischen dem p-leitenden dritten Halbleiterbereich 12 und dem n-leitenden ersten Halbleiterbereich 13 eher ein als der Durchbruch bei dem pn-Übergang zwischen dem p-leitenden vierten Halbleiterbereich 55 und dem n-leitenden ersten Halbleiterbereich 13 sowie bei dem pn- Übergang zwischen dem p-leitenden vierten Halbleiterbereich 55 und dem n-leitenden zweiten Halbleiterbereich 14. Und zwar entwickelt sich bei der zweiten Ausführungsform, selbst wenn ein Abschnitt der pn-Übergangsgrenzfläche zwischen dem n-leitenden zweiten Halbleiterbereich 14 und dem p-leitenden vierten Halbleiterbereich 55 offenliegt bei der zweiten Hauptfläche 11B des Siliziumsubstrats 57, der Durchbruch des pn-Übergangs in dem inneren Bereich, und es ist so konfiguriert, dass kein hohes elektrisches Oberflächen­ feld an den pn-Übergang bei der zweiten Hauptflächenseite 11B des Siliziumsubstrats 57 angelegt ist. Genauer gesagt ist das elektrische Feld bei der zweiten Hauptflächenseite 11B des Siliziumsubstrats 57 reduziert, und es ist so ausgelegt, dass der Durchbruch in der Übergangsgrenzfläche in dem Halbleiterbauelement 200 so auftritt, dass eine Stabilisierung des Bauelementverhaltens vorhanden ist, die der konstanten Durchbruchspannung zuzu­ schreiben ist.
Folglich ist es bei der Halbleiterdiode 200 gemäß der zweiten Ausführungsform möglich, die Notwendigkeit für eine Überzugsbearbeitung unter Verwendung eines Isolierfilmes oder eine Oberflächenpassivierungsbearbeitung wie zum Beispiel Nassreinigen unter Verwen­ dung einer sauren oder alkalischen Chemikalie zum Schutz der Chipseitenwand 19 gegen die äußere Umgebung zu eliminieren oder zu reduzieren. Ferner wird die Handhabung des Chip leichter gemacht, da mit der Chipseitenwand 19 die Veränderungen in dem Oberflä­ chenzustand oder eine Oberflächenbeschädigung in einem gewissen Ausmaß zulässig ist. Dementsprechend werden Schwankungen in dem resultieren Produktbetriebsverhalten redu­ ziert, was die Prozessausbeute verbessert. Eine solche Stabilisierung des der konstanten Durchbruchspannung zuschreibbaren Produktbetriebsverhaltens auf diese Weise ist ähnlich effektiv zum Beispiel in einem Leistungshalbleiterelement mit einer höheren Durchbruch­ spannung als der der Spannungsreglerdiode. Da die Chipaußenfläche 19 im wesentlichen senkrecht steht zu der ersten Endfläche des ersten Halbleiterbereichs 13, ist es außerdem möglich, die Seitenwand des Halbleiterbauelementes 200 mit einem typischen Schneidpro­ zess (Zertrennprozess) zu formen. Wenn die Chipaußenfläche 19 im wesentlichen senkrecht steht zu der oberen und unteren Hauptfläche, wird die Mühe vermindert, die mit dem Laden in eine Klemmvorrichtung wie die Fassung (collet) verbunden ist, und die Handhabung des Halbleiterbauelementes (Chips) 200 während des Fertigungsprozesses (der Montage) wird verbessert.
Wenn die Störstellenkonzentration NB des ersten Halbleiterbereichs 13 ausreichend höher ist als die Störstellenkonzentration des vierten Halbleiterbereichs 55, dann ist, wie in Glei­ chung (1) gezeigt, die Durchbruchspannung der Halbleiterdiode 200 nur von der Störstel­ lenkonzentration NB des ersten Halbleiterbereichs 13 abhängig und nicht abhängig von der Störstellenkonzentration des Grundmaterials (Siliziumwafers), das in dem Fertigungspro­ zess verwendet wird. Folglich ist es nicht erforderlich, den spezifischen Widerstand ρ des Siliziumwafers 57 genau zu steuern. Dementsprechend kann, wenn das Substrat 57 einen relativ hohen spezifischen Widerstand aufweist im Vergleich zu der Störstellenkonzentration NB des vergrabenen ersten Halbleiterbereichs 13, irgendein geeigneter im Handel erhältli­ cher Siliziumwafer 57 verwendet werden, um eine Spannungsreglerdiode 200 mit der ge­ wünschten Durchbruchspannung herzustellen.
Das Herstellverfahren der Halbleiterdiode 200 gemäß der zweiten Ausführungsform ist im wesentlichen das gleiche wie das Herstellverfahren der Halbleiterdiode 100, das in der Se­ quenz der in den Fig. 3A bis 3L gezeigten Prozess-Schnittansichten erläutert ist. Jedoch ist es in Fig. 3A erforderlich, ein Siliziumsubstrat (einen Siliziumwafer) 57 zuzubereiten, das den zweiten Leitfähigkeitstyp (p-Typ) mit einem relativ hohen spezifischen Widerstand aufweist.
Ferner wird die Folge der Fertigungsprozesse in genau der gleichen Weise durchgeführt wie die Sequenz der in den Fig. 3A bis 3L gezeigten Prozess-Schnittansichten, bis das in Fig. 3 J gezeigte Stadium erreicht ist. Fig. 3 J zeigt den Zustand des Wafers, sobald der Eindiffundierprozess (die Aufheizbearbeitung) beendet ist und der BGS-Film und derglei­ chen, der sich aufgrund des fremdatomdotierten Filmes oder des Eindiffundierens durch die erste Hauptfläche 11A des Siliziumwafers 57 oder den Siliziumoxidfilm (aus den Figuren weggelassen) auf der zweiten Hauptfläche 11B entwickelt hat, entfernt ist.
Danach werden die erste Hauptfläche 11A sowie die zweite Hauptfläche 11B des Silizium­ substrats 57 einem thermischen Oxidieren unterworfen, und entsprechende Feldsilizium­ oxidfilme 56 mit je einer Dicke von 600 nm bis 1,5 µm werden gebildet. Danach wird unter Verwendung einer fotolithografischen Methode gefolgt von einer Ätzmethode ein Kon­ taktfenster geöffnet in dem Feldsiliziumoxidfilm 56, der auf der zweiten Hauptflächenseite 11B gebildet ist. Der auf der ersten Hauptflächenseite 11A gebildete Feldsiliziumoxidfilm 56 wird vollständig entfernt.
Als nächstes wird, wie in Fig. 3K gezeigt, ein dünner Metallfilm auf beide Hauptflächen 11A, 11B des Siliziumsubstrats 57 aufgetragen durch einen Vakuumbedampfungsprozess oder Zerstäubungsprozess, der eine erste Hauptelektrodenschicht 16 und eine zweite Hauptelektrodenschicht 17 mit einer Dicke von 1 µm bis 10 µm bildet.
Die anschließenden Prozesse sind ähnlich der Sequenz der Prozesse von Fig. 3L der ersten Ausführungsform an, und daher werden die entsprechenden Beschreibungen weggelassen.
Dritte Ausführungsform
Die Halbleiterdiode 300 gemäß einer dritten Ausführungsform der Erfindung entspricht einer Konfiguration, in welcher der n-leitende vierte Halbleiterbereich 15 der ersten Ausfüh­ rungsform verändert wird in einen eigenleitenden oder i-leitenden (i-Typ) Halbleiterbereich.
Mehr im einzelnen umfasst, wie in Fig. 5 gezeigt, eine Halbleiterdiode 300 der dritten Ausführungsform einen vergrabenen ersten Halbleiterbereich 13 eines ersten Leitfähigkeits­ typs, einen zweiten Halbleiterbereich 14 des ersten Leitfähigkeitstyps, der auf dem ersten Halbleiterbereich 13 angeordnet ist, einen kristallkörperförmigen Halbleiterbereich 12 eines zweiten Leitfähigkeitstyps, der unter dem ersten Halbleiterbereich 13 angeordnet ist, und einen vierten Halbleiterbereich 65, bestehend aus dem i-leitenden (i-Typ) Halbleiterbereich, der den ersten Halbleiterbereich 13 und den zweiten Halbleiterbereich 14 umgibt. Hier ist der zweite Leitfähigkeitstyp der dem ersten Leitfähigkeitstyp entgegengesetzte Leitfähig­ keitstyp. Und der "eigenleitende Halbleiterbereich" kann den Halbleiterbereich umfassen mit einer Störstellenkonzentration im Bereich von etwa 1 × 1013/cm3 oder weniger. Der Halb­ leiterbereich, genannt "ν-Bereich" oder "π-Bereich" kann auch in dem eigenleitenden Halbleiterbereich enthalten sein. Der erste Halbleiterbereich 13 weist eine erste Endfläche auf, ferner eine zweite Endfläche gegenüber der ersten Endfläche sowie eine erste Außen­ fläche, welche die erste und die zweite Endfläche verbindet. Die erste Außenfläche des er­ sten Halbleiterbereichs 13 ist, wie in Fig. 5 gezeigt, eine gekrümmte Fläche mit einem be­ stimmten Krümmungsradius, wobei ihr Oberabschnitt konvex ist. Der zweite Halbleiterbe­ reich 14 weist eine dritte Endfläche auf, ferner eine vierte Endfläche, die der dritten Endflä­ che gegenübersteht, sowie eine zweite Außenfläche, welche die dritte und die vierte Endflä­ che verbindet, wobei die vierte Endfläche mit der ersten Endfläche des ersten Halbleiterbe­ reichs 13 in Kontakt steht. Die zweite Außenfläche ist, wie in Fig. 5 gezeigt, eine ge­ krümmte Fläche mit einem bestimmten Krümmungsradius, wobei ihr Bodenabschnitt kon­ vex ist. Zusätzlich steht der dritte Halbleiterbereich 12 bei der zweiten Endfläche des ersten Halbleiterbereichs 13 in Kontakt mit dem vergrabenen ersten Halbleiterbereich 13. Außer­ dem weist der vierte Halbleiterbereich 65 eine Innenfläche auf in Kontakt mit der ersten und der zweiten Außenfläche und weist zusätzlich eine Bodenfläche auf in Kontakt mit dem dritten Halbleiterbereich 12. Dementsprechend ist die Innenfläche des vierten Halbleiterbe­ reichs 65 eine gekrümmte Fläche, die einer Mörsergestalt mit zwei oder mehr bestimmten Krümmungsradien ähnelt.
Bei dem Halbleiterbauelement der dritten Ausführungsform ist der erste Leitfähigkeitstyp als n-Typ festgelegt, und der zweite Leitfähigkeitstyp ist als p-Typ festgelegt. Es versteht sich 18998 00070 552 001000280000000200012000285911888700040 0002010160962 00004 18879 jedoch, dass der erste Leitfähigkeitstyp als p-Typ bestimmt werden kann und der zweite Leitfähigkeitstyp ein n-Typ sein kann. Da er ein eigenleitender (i-Typ) Halbleiterbereich ist, kann der vierte Halbleiterbereich 65 eine Störstellenkonzentration aufweisen, die viel niedri­ ger ist als die des ersten Halbleiterbereichs 13. Der n-leitende erste Halbleiterbereich 13 mit der hohen Störstellenkonzentration steht in Kontakt mit dem p-leitenden dritten Halbleiter­ bereich 12, um eine pn-Übergangsgrenzfläche bei dem Boden des ersten Halbleiterbereichs 13 zu schaffen. Alternativ kann auch ein p-leitender erster Halbleiterbereich 13 mit hoher Störstellenkonzentration in Kontakt stehen mit dem n-leitenden dritten Halbleiterbereich 12, um eine pn-Übergangsgrenzfläche an dem Boden des ersten Halbleiterbereichs 13 zu schaf­ fen.
Mehr im einzelnen ist in der Halbleiterdiode der dritten Ausführungsform ein p-leitender dritter Halbleiterbereich 12 bei der ersten Hauptilächenseite 11A des Siliziumsubstrats 67 des eigenleitenden Typs ausgebildet, und ein n-leitender zweiter Halbleiterbereich 14 ist wahlweise bei der zweiten Hauptflächenseite 11B ausgebildet. In dem Siliziumsubstrat 67 ist der n-leitende erste Halbleiterbereich 13 derart vergraben, dass er mit dem p-leitenden dritten Halbleiterbereich 12 in Kontakt steht an einer Stelle entlang einer pn-Übergangs­ grenzfläche 18. Außerdem stehen der vergrabene n-leitende erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbereich 14 in Kontakt in einer tiefen Stelle innerhalb des Siliziumsubstrats 67. Dann umschließt der i-leitende vierte Halbleiterbereich 65 den n­ leitenden ersten Halbleiterbereich 13 und den zweiten Halbleiterbereich 14. Die flache ip- Übergangsgrenzfläche, die zwischen dem i-leitenden vierten Halbleiterbereich 65 und dem p-leitenden dritten Halbleiterbereich 12 ausgebildet ist, liegt an der Chipseitenwand 19 des Siliziumsubstrats 67 offen. Zusätzlich ist die gekrümmte ni-Übergangsgrenzfläche, die zwi­ schen dem i-leitenden vierten Halbleiterbereich 65 und dem n-leitenden zweiten Halbleiter­ bereich 14 gebildet ist, offen zugänglich bei der zweiten Hauptflächenseite 11B des Silizi­ umsubstrats 67; jedoch liegt die pn-Übergangsgrenzfläche weder an der Seitenwand des Siliziumsubstrats (Chip) 67 noch an der ersten Hauptfläche 11A und der zweiten Hauptflä­ che 11B offen.
In der dritten Ausführungsform ist an der Bodenfläche des dritten Halbleiterbereichs 12 eine erste Hauptelektrodenschicht 16 ausgebildet, und an der oberen Fläche des zweiten Halbleiterbereichs 14 ist eine zweite Hauptelektrodenschicht 17 ausgebildet. Jedoch sind im Unterschied zu Fig. 2 die zweite Hauptelektrodenschicht 17 und der i-leitende vierte Halb­ leiterbereich 65 elektrisch isoliert durch einen Feldisolierflim (Feld-Siliziumoxidfilm) 56. Die ni-Übergangsgrenzfläche, die gebildet ist zwischen dem i-leitenden vierten Halbleiterbereich 65, der bei der zweiten Hauptflächenseite 11B des Siliziumsubstrats 67 offen liegt, und dem n-leitenden zweiten Halbleiterbereich 14, ist mit einem Feldisolierflim (Feld-Siliziumoxid­ film) 56 überzogen, um so die ni-Übergangsgrenzfläche gegen Luft zu isolieren. Ferner ist unter Anwendung des Kontaktfensters, das in dem Feldisolierfilm (Feld-Siliziumoxidfilm) 56 vorgesehen ist, ein ohmscher Kontakt zwischen der oberen Fläche des zweiten Halblei­ terbereichs 14 und der zweiten Hauptelektrodenschicht 17 verwirklicht. Mit der ersten Hauptelektrodenschicht 16 und der zweiten Hauptelektrodenschicht 17 ist der Operations­ bereich identifiziert, welcher der Hauptstrompfad des Halbleiterbauelementes ist. In dem Fall, in dem der dritte Halbleiterbereich 12 als der p-Typ festgelegt ist, ist die erste Haupt­ elektrodenschicht 16 eine Anodenelektrodenschicht, und da der zweite Halbleiterbereich 14 als der n-Typ festgelegt ist, ist die zweite Hauptelektrodenschicht 17 eine Kathodenelektro­ denschicht. Folglich dient der dritte Halbleiterbereich 12 als ein "erster Hauptelektrodenbe­ reich (Anodenbereich)", der die erste Hauptelektrodenschicht 16 kontaktiert, und der zweite Halbleiterbereich 14 dient als ein "zweiter Hauptelektrodenbereich (Kathodenbereich)", der die zweite Hauptelektrodenschicht 17 kontaktiert.
Der i-leitende vierte Halbleiterbereich 65, der so ausgebildet ist, dass er die Umkreise des n­ leitenden ersten Halbleiterbereichs 13 und des zweiten Halbleiterbereichs 14 umschließt, ist so vorgeschrieben, dass er eine dem Siliziumsubstrat 67 eigene extrem niedrige Störstellen­ konzentration aufweist. Und zwar ist dem n-leitenden ersten Halbleiterbereich 13 und dem zweiten Halbleiterbereich 14 vorgeschrieben, eine hohe Störstellenkonzentration aufzuwei­ sen, etwa fünf Zahlen größer als der i-leitende vierte Halbleiterbereich 65, der sie umgibt.
In dem Halbleiterbauelement 300 gemäß der dritten Ausführungsform ist der vierte Halb­ leiterbereich 65 ein i-leitendes Halbleitersubstrat 67, hergestellt aus einem Wafer 67, wel­ cher aus einem Grundmaterialkristall geschnitten ist, der gezüchtet ist unter Verwendung eines Prozesses wie beispielsweise dem FZ-, CZ- oder MCZ-Verfahren. Durch Einstellen der Störstellenkonzentration in dem ersten Halbleiterbereich 13 ist es möglich, das elektri­ sche Verhalten (Durchbruchspannung) des Halbleiterbauelementes 300 zu steuern, und es ist möglich, es so einzurichten, dass die Störstellenkonzentration des vierten Halbleiterbe­ reichs 65 das elektrische Verhalten des Halbleiterbauelementes 300 nicht beeinflusst. Folg­ lich ist es möglich, den vierten Halbleiterbereich 65 mit den Dotierspezifikationen des Wa­ fers (Halbleitersubstrats) 67 zu verwenden, so wie er ist, wenn er von dem Grundmaterial­ kristall zum Zeitpunkt des Kaufes abgeschnitten wird. Und zwar besteht keine Notwendig­ keit mehr, die Dotierspezifikationen des Halbleitersubstrats 67 strikt festzulegen, und es ist möglich, den Bereich zu erweitern, aus dem das zu verwendende Halbleitersubstrat (der Wafer) 67 gewählt werden kann.
In dem Halbleiterbauelement 300 der dritten Ausführungsform dient die Außenfläche des vierten Halbleiterbereichs 65 als eine Chipaußenfläche (Chipseitenwand) 19 des Halbleiter­ bauelementes 300; und die Chipaußenfläche 19 ist im wesentlichen senkrecht zu der zweiten Endfläche des ersten Halbleiterbereichs 13. Die ip-Übergangsgrenzfläche, die zwischen dem i-leitenden vierten Halbleiterbereich 65 und dem p-leitenden dritten Halbleiterbereich 12 gebildet wird, liegt an der Chipseitenwand 19 des Siliziumsubstrats 67 offen. Ferner liegt die in-Übergangsgrenzfläche, die zwischen dem i-leitenden vierten Halbleiterbereich 65 und dem n-leitenden zweiten Halbleiterbereich 14 gebildet wird, bei der zweiten Hauptflächen­ seite 11B des Siliziumsubstrats 7 offen. Im Unterschied zu Fig. 2 liegt der Endabschnitt 18 der pn-Übergangsgrenzfläche nicht offen. Selbst wenn ein gewisser Grad an Veränderungen in dem Oberflächenzustand oder eine Oberflächenbeschädigung an der Chipaußenfläche des Halbleiterbauelementes 300 auftritt, ist folglich kein Einfluss auf Veränderungen in der Durchbruchspannung des Halbleiterbauelementes 300 vorhanden. Insbesondere war der Durchbruch des pn-Übergangs, der an dem Randabschnitt (der Chipaußenfläche) 19 des früheren Chips offenliegt, abhängig von der Passivierungsstruktur an der Chipaußenfläche (Chipseitenwand) 19, und "Schwankungen" in der Durchbruchspannung an dem Randab­ schnitt (der Chipseitenwand) 19 des früheren Chips waren groß. Da jedoch bei dem Halb­ leiterbauelement 300 gemäß der dritten Ausführungsform der Endabschnitt der pn-Über­ gangsgrenzfläche 18 nicht offenliegt, hat dies, selbst wenn gewisse Veränderungen in dem Oberflächenzustand oder eine Oberflächenbeschädigung an dem Randabschnitt (der Chip­ seitenwand) 19 des Halbleiterbauelementes 300 (Chip) auftritt, keine Auswirkung auf die Veränderungen in der Durchbruchspannung des Halbleiterbauelementes 300.
Da die Störstellenkonzentration des ersten n-leitenden Halbleiterbereichs 13 in Kontakt mit dem p-leitenden dritten Halbleiterbereich 12 fünf Zahlen oder mehr höher eingestellt ist als die des i-leitenden vierten Halbleiterbereichs 65, der den n-leitenden ersten Halbleiterbereich 13 umgibt, tritt, wenn eine Sperrvorspannung zwischen die Anodenelektrodenschicht 16 und die Kathodenelektrodenschicht 17 angelegt wird, der Durchbruch bei dem pn-Übergang zwischen dem p-leitenden dritten Halbleiterbereich 12 und dem n-leitenden ersten Halblei­ terbereich 13 eher ein als der Durchbruch bei dem in-Übergang des i-leitenden vierten Halbleiterbereichs 65 und des n-leitenden ersten Halbleiterbereichs 13 sowie des i-leitenden vierten Halbleiterbereichs 65 und des n-leitenden zweiten Halbleiterbereichs 14. Und zwar entwickelt sich bei der dritten Ausführungsform, selbst wenn die in-Übergangsgrenzfläche zwischen dem n-leitenden zweiten Halbleiterbereich 14 und dem i-leitenden vierten Halb­ leiterbereich 65 offenliegt bei der zweiten Hauptfläche 11B des Siliziumsubstrats 67, oder die ip-Übergangsgrenzfläche zwischen dem p-leitenden dritten Halbleiterbereich 12 und dem i-leitenden vierten Halbleiterbereich 65 offenliegt bei der Chipseitenwand 19, der Durch­ bruch des pn-Übergangs in dem inneren Bereich, und es ist so konfiguriert, dass kein hohes elektrisches Oberflächenfeld an die in-Übergangsgrenzfläche oder die ip-Übergangs­ grenzfläche bei dem freiliegenden Abschnitt der zweiten Hauptflächenseite 11B oder der Chipseitenwand 19 angelegt ist. Und zwar ist das elektrische Feld bei der zweiten Haupt­ flächenseite 11B reduziert, und es ist so ausgelegt, dass der Durchbruch in der Übergangs­ grenzfläche in dem Halbleiterbauelement 300 so auftritt, dass es eine Stabilisierung in der Vorschrift der Durchbruchspannung geben kann.
Folglich ist es bei der Halbleiterdiode 300 gemäß der dritten Ausführungsform möglich, die Notwendigkeit für eine Überzugsbearbeitung unter Verwendung eines Isolierfilmes oder eine Oberflächenpassivierungsbearbeitung wie zum Beispiel Nassreinigen unter Verwen­ dung einer sauren oder alkalischen Chemikalie zum Schutz der Chipseitenwand 19 gegen die äußere Umgebung zu eliminieren oder zu reduzieren. Ferner wird die Handhabung des Chip leichter gemacht, da mit der Chipseitenwand 19 die Veränderungen in dem Oberflä­ chenzustand oder eine Oberflächenbeschädigung in einem gewissen Ausmaß zulässig ist. Dementsprechend werden Schwankungen in dem resultieren Produktbetriebsverhalten redu­ ziert, was die Prozessausbeute verbessert. Ein solcher Versuch zur Stabilisierung der Durchbruchspannung auf diese Weise ist ähnlich effektiv zum Beispiel in einem Leistungs­ halbleiterelement mit einer höheren Durchbruchspannung als der der Spannungsreglerdiode. Da die Chipaußenfläche im wesentlichen senkrecht steht zu der ersten Endfläche des ersten Halbleiterbereichs 13, ist es außerdem möglich, die Seitenwand des Halbleiterbauelementes 300 mit einem typischen Schneidprozess (Zertrennprozess) zu formen. Wenn die Chipau­ ßenfläche 19 im wesentlichen senkrecht steht zu der oberen und unteren Hauptfläche 11B/­ 11A, wird die Mühe vermindert, die mit dem Laden in eine Klemmvorrichtung wie die Fas­ sung (collet) verbunden ist, und die Handhabung des Halbleiterbauelementes 300 während des Fertigungsprozesses (der Montage) wird verbessert.
Wenn die Störstellenkonzentration NB des ersten Halbleiterbereichs 13 ausreichend höher ist als die Störstellenkonzentration des vierten Halbleiterbereichs 65, dann ist, wie in Glei­ chung (1) gezeigt, die Durchbruchspannung der Halbleiterdiode 300 nur von der Störstel­ lenkonzentration NB des ersten Halbleiterbereichs 13 abhängig und nicht abhängig von der Störstellenkonzentration des Grundmaterials (Siliziumwafers) 67, das in dem Fertigungs­ prozess verwendet wird. Folglich ist es nicht erforderlich, den spezifischen Widerstand ρ des Siliziumwafers 67 genau zu steuern. Dementsprechend kann, wenn das Substrat 67 ei­ nen relativ hohen spezifischen Widerstand aufweist im Vergleich zu der Störstellenkonzen­ tration NB des vergrabenen ersten Halbleiterbereichs 13, irgendein geeigneter im Handel erhältlicher Siliziumwafer 67 verwendet werden, um eine Spannungsreglerdiode 300 mit der gewünschten Durchbruchspannung herzustellen.
Da das Herstellverfahren der Halbleiterdiode 300 der dritten Ausführungsform im wesentli­ chen das gleiche ist wie das Herstellverfahren der Halbleiterdiode 200 gemäß der zweiten Ausführungsform, wird die sich deckende Beschreibung weggelassen.
Andere Ausführungsformen
Verschiedene Modifikationen werden für den Fachmann nach Erhalt der Lehre der vorlie­ genden Offenbarung möglich, ohne von ihrem Rahmen abzuweichen.
Während eine Spannungsreglerdiode 100 in der Beschreibung der ersten Ausführungsform beschrieben worden ist, kann die Erfindung zum Beispiel natürlich angewendet werden auf eine Leistungshalbleiterdiode, die eine höhere Durchbruchspannung aufweist als die Span­ nungsreglerdiode.
Während die Verwendung eines n-leitenden Substrats 11 zum Bilden einer Halbleiterdiode 100 in der Beschreibung der ersten Ausführungsform beschrieben worden ist, ist es außer­ dem natürlich auch möglich, ein p-leitendes Siliziumsubstrat zu verwenden.
Ferner ist es auch möglich, nach dem Prozess der Bildung des zweiten Halbleiterbereichs 14, wie in Fig. 3H und Fig. 31 gezeigt, die Fremdatomelemente des zweiten Leitfähig­ keitstyps durch die gesamte zweite Hauptfläche 11B des Siliziumsubstrats 67 hindurch zu dotieren, um den kristallkörperförmigen dritten Halbleiterbereich 12 zu bilden und einen pn­ Übergang mit dem zweiten Halbleiterbereich 14 zu bilden. Genauer gesagt kann in dem Herstellverfahren der Halbleiterdiode 100 der ersten Ausführungsform die Hauptfläche, bei welcher der dritte Halbleiterbereich 12 gebildet wird, umgekehrt werden.
Außerdem kann entweder der Prozess der Bildung des ersten Halbleiterbereichs 13 oder der Prozess der Bildung des zweiten Halbleiterbereichs 14 zuerst durchgeführt werden. Ferner kann das für selektive Diffusion verwendete Diffusionsfenster sowohl in der ersten Haupt­ fläche 11A als auch der zweiten Hauptfläche 11B des Siliziumsubstrats 67 geöffnet werden, um eine gleichzeitige Diffusion durch beide Hauptfläche 11A, 11B zuzulassen. Außerdem kann der überdeckende (blanket) Beschichtungsprozess oder der überdeckende Ionenim­ plantationsprozess in der Zeitfolge zuerst für die erste Hauptflächenseite 11 A oder die zweite Hauptflächenseite 11B des Halbleitersubstrats 67 durchgeführt werden; jedoch kann danach der Eindiffundierprozess (die Ausheizbearbeitung) gleichzeitig durchgeführt werden, um den ersten Halbleiterbereich 13 und den zweiten Halbleiterbereich 14 im wesentlichen zur gleichen Zeit zu bilden. Mit anderen Worten geht es um die Frage, welche Seite des Halbleitersubstrats 67 als "eine erste Hauptfläche 11 A" definiert werden sollte und welche als "zweite Hauptfläche 11B" definiert werden sollte.
Ferner werden bei der Beschreibung der in den Fig. 3A bis 3L gezeigten ersten Ausfüh­ rungsform der n-leitende erste Halbleiterbereich 13 und der n-leitende zweite Halbleiterbe­ reich 14 dotiert unter Verwendung eines selektiven Diffusionsverfahrens durch von einander verschiedene Hauptflächen; jedoch können sie auch gebildet werden durch Dotieren durch die gleiche Hauptfläche hindurch wie das doppelte Diffusionsverfahren.
Außerdem können in der Beschreibung der ersten Ausführungsform die erste Hauptelektrodenschicht 16 und die zweite Hauptelektrodenschicht 17 über die gesamte flache Oberfläche beider Hauptflächen des Siliziumsubstrats 11 gebildet werden. Jedoch kann es auf wenigstens einer der Hauptflächen des Siliziumsubstrats 11 möglich sein, einen konvexen Abschnitt an der oberen Fläche des zweiten Halbleiterbereichs 14 oder des dritten Halbleiterbereichs 12 zu bilden; und in diesem konvexen Abschnitt kann eine Elektroden­ schicht vergraben sein. Auf diese Weise ist es durch Vergraben der Elektrodenschicht in dem konvexen Abschnitt möglich, die Kontaktfläche der Elektrodenschicht mit dem Halb­ leiterbereich zu vergrößern, in dem sie vergraben ist. Dann wird es durch Einstellen der Tiefe des konvexen Abschnitts möglich, die Tiefe des Halbleiterbereichs geeignet zu verän­ dern, was es gestattet, dass der kleinere Widerstandswert des Halbleiterbereichs angemessen erzielt wird.
Die Erfindung schließt also natürlich verschiedene Ausführungsformen und Modifikationen und dergleichen ein, welche oben nicht im einzelnen ausgeführt sind. Daher wird der Rah­ men der Erfindung in den Ansprüchen definiert.

Claims (13)

1. Halbleiterbauelement, gekennzeichnet durch
einen ersten Halbleiterbereich eines ersten Leitfähigkeitstyps, definiert durch eine erste Endfläche, eine zweite Endfläche, die der ersten Endfläche gegenüberliegt, und eine erste Außenfläche, welche die erste und die zweite Endfläche verbindet,
einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps, definiert durch eine dritte Endfläche, eine vierte Endfläche, die der dritten Endfläche gegenüberliegt, und eine zweiten Außenfläche, welche die dritte und die vierte Endfläche verbindet, wobei die vierte Endfläche mit der ersten Endfläche in Kontakt steht,
einen dritten Halbleiterbereich eines zweiten Leitfähigkeitstyps, der mit dem ersten Halbleiterbereich bei der zweiten Endfläche in Kontakt steht, wobei der zweite Leitfähig­ keitstyp dem ersten Leitfähigkeitstyp entgegengesetzt ist, und
einen vierten Halbleiterbereich, der eine Innenfläche in Kontakt mit der ersten und der zweiten Außenfläche aufweist und eine niedrigere Störstellenkonzentration als der erste Halbleiterbereich aufweist, so konfiguriert, dass der vierte Halbleiterbereich den ersten und den zweiten Halbleiterbereich umgibt, wobei der vierte Halbleiterbereich mit dem dritten Halbleiterbereich in Kontakt steht.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Außenfläche des vierten Halbleiterbereichs als eine Chip-Außenfläche des Halbleiterbauelementes dient und die Chip-Außenfläche im wesentlichen senkrecht steht zu der zweiten Endfläche des ersten Halbleiterbereichs.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der vierte Halb­ leiterbereich aus einem Wafer besteht, der von einem Grundmaterialkristall abgeschnitten ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Haup­ telektrodenschicht auf der Bodenfläche des dritten Halbleiterbereichs gebildet ist und eine zweite Hauptelektrodenschicht auf der dritten Endfläche des zweiten Halbleiterbereich ge­ bildet ist.
5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der vierte Halb­ leiterbereich den ersten Leitfähigkeitstyp aufweist.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der vierte Halb­ leiterbereich den zweiten Leitfähigkeitstyp aufweist.
7. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der vierte Halb­ leiterbereich aus einem eigenleitenden Halbleiterbereich hergestellt ist.
8. Verfahren zur Herstellung eines Halbleiterbauelementes, gekennzeichnet durch die Schritte,
dass ein erster Halbleiterbereich gebildet wird durch selektives Dotieren von Fremdatomelementen eines ersten Leitfähigkeitstyps durch eine erste Hauptfläche eines Halbleitersubstrats bis zu einer vorbestimmten Diffusionstiefe,
dass ein zweiter Halbleiterbereich derart gebildet wird, dass er den ersten Halbleiter­ bereich kontaktiert, durch selektives Dotieren von Fremdatomelementen des ersten Leitfä­ higkeitstyps durch eine zweite Hauptfläche des Halbleitersubstrats bis zu einer vorbe­ stimmten Diffusionstiefe, und
dass ein dritter Halbleiterbereich gebildet wird durch Dotieren von Fremdatomele­ menten eines zweiten Leitfähigkeitstyps durch die gesamte erste Hauptfläche des Halbleiter­ substrats hindurch, um so einen pn-Übergang zwischen dem ersten und dritten Halbleiterbe­ reich zu bilden.
9. Verfahren zur Herstellung eines Halbleiterbauelementes, gekennzeichnet durch die Schritte,
dass ein erster Halbleiterbereich gebildet wird durch selektives Dotieren von Fremdatomelementen eines ersten Leitfähigkeitstyps durch eine erste Hauptfläche eines Halbleitersubstrats bis zu einer vorbestimmten Diffusionstiefe,
dass ein zweiter Halbleiterbereich derart gebildet wird, dass er den ersten Halbleiter­ bereich kontaktiert, durch selektives Dotieren von Fremdatomelementen des ersten Leitfä­ higkeitstyps durch eine zweite Hauptfläche des Halbleitersubstrats bis zu einer vorbe­ stimmten Diffusionstiefe, und
dass ein dritter Halbleiterbereich gebildet wird durch Dotieren von Fremdatomele­ menten eines zweiten Leitfähigkeitstyps durch die gesamte zweite Hauptfläche des Halblei­ tersubstrats hindurch, um so einen pn-Übergang zwischen dem zweiten und dritten Halblei­ terbereich zu bilden.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Halbleitersubstrat im wesentlichen senkrecht zu der pn-Übergangsgrenzfläche zwischen dem ersten und dem dritten Halbleiterbereich geschnitten wird, um so eine Mehrzahl von Halbleiterbauelementen zu schaffen.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Halbleitersubstrat den ersten Leitfähigkeitstyp aufweist.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Halbleitersubstrat den zweiten Leitfähigkeitstyp aufweist.
13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Halbleitersubstrat aus einem eigenleitenden Halbleiterbereich besteht.
DE10160962A 2000-12-12 2001-12-12 Halbleiterbauelement und Verfahren zu seiner Herstellung Ceased DE10160962A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000377483A JP4055358B2 (ja) 2000-12-12 2000-12-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE10160962A1 true DE10160962A1 (de) 2002-06-27

Family

ID=18846198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10160962A Ceased DE10160962A1 (de) 2000-12-12 2001-12-12 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US6579772B2 (de)
JP (1) JP4055358B2 (de)
KR (1) KR100532730B1 (de)
DE (1) DE10160962A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004612B4 (de) * 2009-11-30 2014-02-13 International Business Machines Corporation Silicium-auf-Isolator(SOI)-Struktur mit verringerten Oberschwingungen und Verfahren zu deren Herstellung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0008319D0 (en) * 2000-04-06 2000-05-24 Discreet Logic Inc Image processing
JP4126872B2 (ja) * 2000-12-12 2008-07-30 サンケン電気株式会社 定電圧ダイオード
DE10243813A1 (de) * 2002-09-20 2004-04-01 Robert Bosch Gmbh Halbleiteranordnung und Verfahren zu ihrer Herstellung
JP5103745B2 (ja) 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
KR100846506B1 (ko) 2006-12-19 2008-07-17 삼성전자주식회사 Ｐｎ 다이오드를 포함하는 상변화 메모리 소자와 그 제조및 동작 방법
US20110068367A1 (en) * 2009-09-23 2011-03-24 Sierra Solar Power, Inc. Double-sided heterojunction solar cell based on thin epitaxial silicon
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
AU2013326971B2 (en) 2012-10-04 2016-06-30 Tesla, Inc. Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
US9633843B2 (en) * 2014-06-25 2017-04-25 Global Wafers Co., Ltd Silicon substrates with compressive stress and methods for production of the same
TWI657480B (zh) * 2014-06-25 2019-04-21 環球晶圓股份有限公司 具壓應力之矽基板及其製造方法
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
FR3054373A1 (fr) * 2016-07-20 2018-01-26 St Microelectronics Tours Sas Dispositif de protection contre des surtensions
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079402A (en) * 1973-07-09 1978-03-14 National Semiconductor Corporation Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface
US4106048A (en) * 1977-04-27 1978-08-08 Rca Corp. Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor
JPS5745283A (en) * 1980-08-29 1982-03-15 Nec Home Electronics Ltd Semiconductor device
US4789887A (en) * 1985-04-23 1988-12-06 Alpha Industries, Inc. Controlling oscillator
FR2684240B1 (fr) * 1991-11-21 1994-02-18 Sgs Thomson Microelectronics Sa Transistor mos a zener de protection integree.
US5756387A (en) * 1994-12-30 1998-05-26 Sgs-Thomson Microelectronics S.R.L. Method for forming zener diode with high time stability and low noise
JP2000332265A (ja) * 1999-05-21 2000-11-30 Sansha Electric Mfg Co Ltd ダイオードとその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010004612B4 (de) * 2009-11-30 2014-02-13 International Business Machines Corporation Silicium-auf-Isolator(SOI)-Struktur mit verringerten Oberschwingungen und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
KR20020046983A (ko) 2002-06-21
US20020072207A1 (en) 2002-06-13
KR100532730B1 (ko) 2005-11-30
US6579772B2 (en) 2003-06-17
JP4055358B2 (ja) 2008-03-05
JP2002185019A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
DE10160962A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE102011088717B4 (de) FINFET mit erhöhter Effizienz und Herstellverfahren
DE19736981C2 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE3019850C2 (de)
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE19909993B4 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3345988A1 (de) Halbleitervorrichtung mit einem druckfuehler sowie verfahren zu ihrer herstellung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE10161058A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE3034894C2 (de)
DE10047152B4 (de) Hochvolt-Diode und Verfahren zu deren Herstellung
DE2928923A1 (de) Halbleitervorrichtung
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE102004031606B4 (de) Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren
DE19750221A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102005040624A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE4112045C2 (de) Verfahren zur Herstellung von Isolierbereichen in einer Halbleitereinrichtung
DE10160960A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection