DE112008000110T5 - Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte - Google Patents

Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte Download PDF

Info

Publication number
DE112008000110T5
DE112008000110T5 DE112008000110T DE112008000110T DE112008000110T5 DE 112008000110 T5 DE112008000110 T5 DE 112008000110T5 DE 112008000110 T DE112008000110 T DE 112008000110T DE 112008000110 T DE112008000110 T DE 112008000110T DE 112008000110 T5 DE112008000110 T5 DE 112008000110T5
Authority
DE
Germany
Prior art keywords
power mosfet
metallization
active area
metal layer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112008000110T
Other languages
English (en)
Other versions
DE112008000110B4 (de
Inventor
Jian Palo Alto Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of DE112008000110T5 publication Critical patent/DE112008000110T5/de
Application granted granted Critical
Publication of DE112008000110B4 publication Critical patent/DE112008000110B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Leistungs-MOSFET, umfassend:
Herstellen einer Vielzahl von Schichten eines Leistungs-MOSFET zum Erzeugen einer aktiven Fläche an der Oberseite;
Durchführen eines chemischen mechanischen Polierprozesses auf der aktiven Fläche zum Erzeugen einer im wesentlichen Planaren Oberfläche;
Durchführen eines Metallisierungsaufbringprozesses auf der im wesentlichen Planaren Oberfläche; und
Fertigstellen der Herstellung des Leistungs-MOSFET.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft Hochleistungs-MOSFET-Halbleitervorrichtungen bzw. -bauelemente mit hoher Dichte.
  • TECHNOLOGISCHER HINTERGRUND
  • Leistungs-MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) umfassen einen der nützlichsten Feldeffekttransistoren, die in sowohl analogen als auch digitalen Schaltungsanwendungen implementiert sind.
  • Allgemein ist ein grabenbasierter Leistungs-MOSFET unter Verwendung einer vertikalen Struktur im Gegensatz zu einer planaren Struktur aufgebaut. Die vertikale Struktur ermöglicht, dass der Transistor sowohl hohe Blockierspannung als auch hohen Strom aushält. In ähnlicher Weise ist bei einer vertikalen Struktur die Komponentenfläche grob proportional zum Strom, den sie aushalten kann, und ist die Komponentendicke proportional zur Durchbruchspannung.
  • Die Geometrie der Merkmale der Leistungs-MOSFET-Komponenten wird üblicherweise fotografisch durch Fotolithographie definiert. Der Fotolithographieprozess wird zum Definieren von Komponentenregionen und zum Aufbauen von Komponenten Schicht auf Schicht verwendet. Komplexe Vorrichtungen können häufig viele unterschiedliche Aufbauschichten aufweisen, wobei jede Schicht Komponenten und unterschiedliche Verbindungen aufweist und jede Schicht auf die vorangehende Schicht gesetzt ist. Die resultierende Topographie dieser komplexen Vorrichtungen ähnelt häufig gewohnten irdischen „Bergbereichen”, wobei viele „Berge” und „Täler” als die Vorrichtungskomponenten auf der darunterliegenden Oberfläche des Siliziumwafers aufgebaut sind.
  • Es gibt jedoch in der Tat ein Problem, dass die bekannten Leistungs-MOSFET-Komponenten aktive Flächen mit einer erheblichen Topographie aufweisen. Die aktiven Flächen der bekannten Leistungs-MOSFET-Vorrichtungen weisen viele Berge und Täler aus dem geschichteten Komponenten auf, die auf dem darunterliegenden Silizium aufgebracht sind. Zur Ermöglichung von Komponentenverbindungen ist diese Topographie von einer dicken Metallisierungsschicht bedeckt, die zum Füllen der Täler und Bedecken der Spitzen optimiert ist. Diese Metallisierungsschicht ist typischerweise mehrere Mikron dick (z. B. in üblichen Leistungs-MOSFET-Vorrichtungen mit hoher Dichte).
  • Die dicke Metallisierungsschicht führt zu einer Anzahl von Problemen. Ein Problem besteht in der Tatsache, dass, obwohl die Metallisierungsschicht zum Füllen der Täler gestaltet ist, Leerstellen (Voids) vorhanden sein können, wo die Täler zu schmal sind, um effektives Füllen zu ermöglichen. Genannte Leerstellen werden zu Hauptflächen für das Einführen von Defek ten in die fertiggestellte Leistungs-MOSFET-Vorrichtung. Ein weiteres Problem besteht in der Tatsache, dass das Aufbringen einer derartigen dicken Metallisierungsschicht ein sehr teurer Schritt in dem Herstellprozess ist. Dementsprechend wird ein Prozess zur Herstellung eines Leistungs-MOSFET benötigt, der die Probleme mit dicken Metallisierungsschichten bei planarisierten Topographieeinsätzen vermeidet.
  • OFFENBARUNG
  • Ausführungsformen der vorliegenden Erfindung liefern ein Verfahren und System für Leistungs-MOSFETs mit hoher Dichte, die die Probleme mit dicken Metallisierungsschichten im Stand der Technik vermeiden. Ausführungsformen der vorliegenden Erfindung beseitigen das Auftreten von Leerstellen in fertiggestellten Vorrichtungen aufgrund von Lücken mit hohen Seitenverhältnissen in deren Wirkflächen.
  • In einer Ausführungsform ist die vorliegende Erfindung als ein Verfahren zur Herstellung eines Leistungs-MOSFET mit hoher Dichte implementiert. Das Verfahren enthält Herstellen einer Vielzahl von Schichten eines Leistungs-MOSFET zum Erzeugen einer aktiven Fläche an der Oberseite und Durchführen eines CMP(Chemical Mechanical Polishing)-Prozesses auf der aktiven Fläche zum Erzeugen einer im wesentlichen Planaren Oberfläche. Danach wird ein Metallisierungsaufbringprozess auf der im wesentlichen Planaren Oberfläche durchgeführt und wird die Herstellung des Leistungs-MOSFET nachfolgend abegschlossen. In einer Ausführungsform ist eine durch den Metallisierungsaufbringprozess aufgebrachte Metallschicht weniger als 4 Mikron dick. Der CMP-Prozess beseitigt somit Probleme, die zum Beispiel durch Oberflächen mit hohem Seitenverhältnis bei der Herstellung von Leistungs-MOSFET-Vorrichtungen mit hoher Dichte aufgeworfen werden.
  • In einer Ausführungsform wird ein CMP-Prozess zum Erzielen einer planarisierten Topographie auf einer Leistungs-MOSFET-Vorrichtung mit gleichzeitig sowohl kleiner Geometrie (z. B. Source-Kontakte) und großer Geometrie (z. B. Gate-Kontakte). Dieser Aspekt kann auch für Leistungs-MOSFETs mit integrierten Schottky-Einrichtungen gelten.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die hierin aufgenommen sind und einen Teil dieser Beschreibung bilden, stellen Ausführungsformen der Erfindung dar und dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung.
  • 1 zeigt einen schematischen Querschnitt eines herkömmlichen Leistungs-MOSFET mit einer vergleichsweisen dicken Metallisierungsschicht.
  • 2 zeigt einen schematischen Querschnitt eines Leistungs-MOSFET mit hoher Dichte und einer vergleichsweise dicken Metallisierungsschicht 201.
  • 3 zeigt ein Diagramm, das das Seitenverhältnis (aspect ratio) des Leistungs-MOSFET mit hoher Dichte darstellt.
  • 4 zeigt ein Diagramm, das einen Leistungs-MOSFET mit hoher Dichte gemäß einer Ausführungsform der vorliegenden Erfindung vor Durchführung eines Planarisierungsprozesses auf der aktiven Fläche an der Oberseite zeigt.
  • 5 zeigt ein Diagramm, das einen Leistungs-MOSFET mit hoher Dichte gemäß einer Ausführungsform der vorliegenden Erfindung nach Durchführung eines Planarisierungsprozesses auf der aktiven Fläche an der Oberseite zeigt.
  • 6 zeigt ein Diagramm, das einen Leistungs-MOSFET mit hoher Dichte gemäß einer Ausführungsform der vorliegenden Erfindung nach Durchführung eines Prozesses zum Aufbringen einer dünnen Metallisierung auf der planarisierten aktiven Fläche an der Oberseite zeigt.
  • 7 zeigt ein Diagramm, das einen Leistungs-MOSFET mit hoher Dichte mit einer integrierten Schottky-Einrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es wird nun im Detail auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen werden, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind. Während die Erfindung in Verbindung mit den bevorzugten Ausführungsformen beschrieben wird, versteht es sich, dass sie die Erfindung nicht auf diese Ausführungsformen beschränken sollen. Ganz im Gegenteil soll die Erfindung Alternativen, Modifikationen und Äquivalente abdecken, die in dem Geist und Schutzbereich der Erfindung enthalten sein können, wie sie durch die beigefügten Ansprüche definiert ist. Ferner werden in der folgenden ausführlichen Beschreibung von Ausführungsformen der vorliegenden Erfindung zahlreiche spezifische Details dargestellt, um für ein umfassendes Verständnis der vorliegenden Erfindung zu sorgen. Ein Fachmann auf dem Gebiet wird jedoch erkennen, dass die vorliegende Erfindung ohne diese speziellen Details in die Praxis umgesetzt werden kann. In anderen Beispielen sind allgemein bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail beschrieben worden, um Aspekte der Ausführungsformen der vorliegenden Erfindung nicht unnötig zu verschleiern.
  • Ausführungsformen der vorliegenden Erfindung betreffen einen Leistungs-MOSFET mit hoher Dichte und einer im wesentlichen planarisierten aktiven Fläche auf der Oberseite mit einer dünnen Metallisierungsschicht. Ausführungsformen der vorliegenden Erfindung betreffen weiterhin Verfahren zur Herstellung der Leistungs-MOSFETs mit hoher Dichte. In einer Ausführungsform enthält das Verfahren Herstellen einer Vielzahl von Schichten eines Leistungs-MOSFET zum Erzeugen einer aktiven Fläche auf der Oberseite und Durchführen eines CMP(Chemical Mechanical Poloshing)-Prozesses auf der aktiven Fläche zum Erzeugen einer im wesentlichen planaren Oberfläche. Danach wird ein Metallisierungsabscheideprozess auf der flachen im wesentlichen planaren Oberfläche durchgeführt und wird die Herstellung des Leistungs-MOSFET im wesentlichen abgeschlossen. In einer Ausführungsform ist eine durch den Metallisierungsaufbringprozess aufgebrachten Metallschicht weniger als 4 Mikron dick. Ausführungsformen der vorliegenden Erfindung und deren Vorteile werden unten weiter beschrieben.
  • 1 zeigt einen schematischen Querschnitt eines herkömmlichen Leistungs-MOSFET 100 mit einer vergleichsweise dicken Aluminiummetallisierungsschicht 101. Wie in 1 dargestellt ist, zeigt der Querschnitt des Leistungs-MOSFET 100 eine Vielzahl von Gate-Kontakten (z. B. Kontakt 102) zwischen einer jeweiligen Vielzahl von Source-drain-Regionen (z. B. 103–104) und den n- und p-Dotierungen des Intrinsic-Siliziums. Jede Source-Drain-Region ist von einer Oxidschicht (z. B. SiO2), wie durch die beispielhafte Oxidschicht 110 gezeigt, umgeben. Eine n+-Region (Region 109) befindet sich auf jeder Seite von jeder der Source-Drain-Regionen. Es sind die Well-Regionen N– 108 und N+ 107 gezeigt. Die Ausführungsform von 1 zeigt, dass die Metallisierungsschicht 101 vergleichsweise dick ist, wobei sie in diesem Fall eine Dicke 105 von näherungsweise 5 μ aufweist. Die dicke Metallisierungsschicht 101 ist zum effektiven Bedecken und Füllen der Topographie der darunterliegenden aktiven Oberseite abgeschieden. Die Metallisierungsschicht 101 soll die Regionen zwischen den dargestellten Oxidaufträgen füllen und eine effektive Anhaftung an den Gate-Kontakten (z. B. Kontakt 102) bilden. Die Metallisierungsschicht 101 weist aufgrund Ihrer Dicke eine bedauerliche Konsequenz auf. Das Metallisierungsaufbringen für die 5 μ dicke Metallisierungsschicht 101 führt zu zusätzlichen Kosten des Prozesses zur Herstellung des Leistungs-MOSFET 100. Zum Beispiel müsste für Wafer ein erheblicher zeitlicher Aufwand zum Beispiel in einer Dampfmetallisierungsabscheidemaschine aufgewendet werden, um eine Metallisierungsschicht auf die erforderliche Dicke zu reduzieren. Die mit der Abscheidemaschine benötigte erhöhte Zeit reduziert den Gesamtdurchsatz der Maschine und den Gesamtdurchsatz des Herstellprozesses, wodurch die Einheitskosten für die MOSFET-Vorrichtungen erhöht werden.
  • 2 zeigt einen schematischen Querschnitt von einem Leistungs-MOSFET 200 mit hoher Dichte und einer vergleichsweise dicken Metallisierungsschicht 201. In einer zu dem Diagramm von 1 ähnlichen Weise zeigt 2 einen schematischen Querschnitt von dem Leistungs-MOSFET 200 mit hoher Dichte, der eine Vielzahl von Gate-Kontakten (z. B. Kontakt 202) zwischen einer jeweiligen Vielzahl von Source-Drain-Regionen (z. B. 203–204) und den n- und p-Dotierungen des Intrinsic-Siliziums aufweist. Wie bei 1 zeigt die Ausführungsform von 2, dass die Metallisierungsschicht 201 vergleichsweise dick ist, in diesem Fall näherungsweise 5 μ. Die dicke Metallisierungsschicht 201 ist zum effektiven Bedecken und Füllen der Topographie der darunterliegenden aktiven Oberseite aufgebracht, jedoch weist die Metallisierungsschicht 201 die zusätzliche Herausforderung auf, die Täler mit hohen Seitenverhältnissen zwischen den gezeigten Oxidaufträgen zu füllen. Da der Leistungs-MOSFET 200 ein Leistungs-MOSFET mit hoher Dichte ist, ist die Breite der Lücken zwischen den Source-Drain-Oxidaufträgen über die Fläche des Chips (die) im Vergleich zu Leistungs-MOSFETs mit geringerer Dichte (z. B. MOSFET 100 von 1) kleiner.
  • Die Metallisierungsschicht 201 weist die noch mehr herausfordernde Aufgabe auf, dass sie die Regionen mit großem Seitenverhältnis zwischen den dargestellten Oxidaufträgen und gleichzeitig eine effektive Adhäsion mit den Gate-Kontakten (z. B. Kontakt 202) herstellen muss. Die Regionen mit großem Seitenverhältnis stellen eine zusätzliche Schwierigkeit für den Metallisierungsaufbringprozess dar.
  • 3 zeigt ein Diagramm, das das Seitenverhältnis des Leistungs-MOSFET 200 mit hoher Dichte darstellt. Das Seitenverhältnis bezieht sich auf das Verhältnis zwischen der Breite einer Lücke (z. B. Breite 301) und der Tiefe der Lücke (z. B. die Tiefe von 302). Allgemein ist das Seitenverhältnis für schmale Lücken, die relativ tief sind, im Gegensatz zu breiten Lücken, die relativ flach sind, größer. Für einen Leistungs-MOSFET 200 mit hoher Dichte wird das Sicherstellen von effektivem Füllen der Lücken mit großem Seitenverhältnis und somit das Sicherstellen von effektivem Kontakt mit den Gates (z. B. Kontakt 202) problematischer und erfordert es somit häufig eine noch dickere Metallisierungsaufbringschicht 201. Selbst mit dieser zusätzlichen Dicke der Metallisierungsschicht 201 können die Lücken mit hohem Seitenverhältnis zu Leerstellen und ähnlichen Arten von nichtgefüllten Defekten führen. Genannte Leerstellen können zu Ausgasen und ähnlichen Typen von Fehlern in dem fertigge stellten Leistungs-MOSFET 200 mit hoher Dichte führen. Somit kann die Metallisierungsschicht 201 sogar noch teurer als die in 1 gezeigte Metallisierungsschicht 101 sein.
  • 4 zeigt ein Diagramm, das einen Leistungs-MOSFET 400 mit hoher Dichte gemäß einer Ausführungsform der vorliegenden Erfindung vor Durchführung eines Planarisierungsprozesses auf der aktiven Oberseite zeigt. Wie in 4 dargestellt ist, zeigt der Querschnitt des Leistungs-MOSFET 400 eine Vielzahl von Gate-Kontakten (z. B. Kontakt 402) zwischen einer jeweiligen Vielzahl von Source-Drain-Regionen (z. B. 403–404) und der n- und p-Dotierung des Intrinsic-Siliziums auf. In der Ausführungsform des MOSFET 400 von 4 sind die Gate-Kontakte Wolfram-Gate-Kontakte.
  • 5 zeigt ein Diagramm, das einen Leistungs-MOSFET 400 mit hoher Dichte gemäß einer Ausführungsform der vorliegenden Erfindung nach Durchführung eines Planarisierungsprozesses auf der aktiven Oberseite zeigt. Wie in 5 dargestellt ist, zeigt der Querschnitt des Leistungs-MOSFET 400 die aktive Fläche 501 an der Oberseite, nachdem sie planarisiert worden ist. Wie in 5 dargestellt ist, sind die Oxidaufträgen und Wolfram-Kontakte poliert worden, bis sie koplanar sind. Die flache aktive Fläche an der Oberseite beseitigt wirksam jegliche Lücken unabhängig von deren Seitenverhältnis, die durch ein nachfolgendes Metallisierungsaufbringen gefüllt werden müssten. Dies macht die nachfolgende Metallisierungsaufbringen effizienter.
  • In einer Ausführungsform ist der auf der aktiven Fläche 501 auf der Oberseite verwendete Planarisierungsprozess ein Wolfram-optimierter CMP-Prozess. Ein derartiger Wolframoptimierter CMP-Prozess ist so konfiguriert, dass effektives Polieren von aktiven Flächen mit sowohl Oxidsubflächen als auch Wolfram-Subflächen sichergestellt wird.
  • 6 zeigt ein Diagramm, das einen Leistungs-MOSFET 400 mit hoher Dichte gemäß einer Ausführungsform der vorliegenden Efindung nach Durchführung eines Prozesses zum Aufbringen einer dünnen Metallisierung auf der planarisierten aktiven Fläche an der Oberseite zeigt. Wie in 6 dargestellt ist, zeigt der Querschnitt des Leistungs-MOSFET 400 die aktive Fläche an der Oberseite, die mit einer dünnen Aluminiummetallisierungsschicht 602 bedeckt ist. Die Metallisierungsschicht 602 ist auch mit den Kontakten 603 und 604 gezeigt. Die flache aktive Fläche an der Oberseite ist frei von jeglicher Topographie und kann somit effektiv und effizient durch ein Aufbringen einer dünnen Metallisierung gefüllt werden. Der dünne Metallisierungsauftrag kann eine Dicke 601 von weniger als 5 μ aufweisen. Zum Beispiel kann die Dicke 601 in einer Ausführungsform 4 μ betragen. In ähnlicher Weise ist die Dicke 601 in einer Ausführungsform 3 μ oder weniger.
  • Das Aufbringen einer dünnen Metallisierung für den Leistungs-MOSFET 400 mit hoher Dichte gemäß der vorliegenden Ausführungsform ist kostengünstiger und benötigt weniger Herstellzeit als ein herkömmlicher Prozess zum Aufbringen einer dickeren Metallisierung. Der Prozess zum Aufbringen einer dünnen Metallisierung ist auch effektiver als das herkömmliche Aufbringen einer dickeren Metallisierung, da der CMP-Prozess Topographie von der aktiven Fläche an der Oberseite beseitigt, wodurch eine wesentliche Quelle für Herstelldefekte beseitigt wird. Der CMP-Prozess verhindert somit das Auftreten von Problemen, die zum Beispiel durch Oberflächeneigenschaften mit hohem Seitenverhältnis bei der Herstellung von Leistungs-MOSFET-Vorrichtungen mit hoher Dichte auferlegt werden.
  • 7 zeigt einen Leistungs-MOSFET mit hoher Dichte mit einer integrierten Schottky-Einrichtung 700 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 7 gezeigt ist, enthält die Einrichtung ihre Leistungs-MOSFET-Region 701 mit hoher Dichte und ihre Schottky-Einrichtung 702. In diesem Beispiel ist dies mit einer vergleichsweise längeren Region 705 im Vergleich zu den Gate-Regionen für den Leistungs-MOSFET mit hoher Dichte gezeigt.
  • Zusätzlich sollte beachtet werden, dass, obwohl beispielhafte N-Kanal-Vorrichtungen in den 1 bis 7 gezeigt worden sind, Ausführungsformen der vorliegenden Erfindung unter Verwendung von stattdessen P-Kanal-Vorrichtungen leicht implementiert sein können. Genannte Implementierungen liegen innerhalb des Schutzbereiches der vorliegenden Erfindung.
  • Die vorangehende Beschreibung von speziellen Ausführungsformen der vorliegenden Erfindung wurde zu Darstellungs- und Beschreibungszwecken präsentiert. Sie sollen nicht als abschließend und die Erfindung auf die offenbarten genauen Ausführungsformen beschränkt interpretiert werden und offensichtlich sind viele Modifikationen und Variationen im Lichte der obigen Lehre möglich. Die Ausführungsformen wurden ausgewählt und beschrieben, um die Prinzipien der Erfindung und deren praktische Anwendung am besten zu erläutern, um dadurch zu ermöglichen, dass Fachleute auf dem Gebiet die Erfindung und zahlreiche Ausführungsformen mit zahlreichen Modifikationen am besten verwenden, wie dies für die jeweils ins Auge gefasste spezielle Verwendung geeignet sein kann. Der Schutzbereich der Erfindung soll durch die beigefügten Ansprüche und deren Äquivalente definiert sein.
  • Zusammenfassung
  • Ein Verfahren zur Herstellung eines Leistungs-MOSFET. Das Verfahren enthält Herstellen einer Vielzahl von Schichten eines Leistungs-MOSFET zum Erzeugen einer aktiven Fläche an der Oberseite und Durchführen eines chemischen mechanischen Polierprozesses auf der aktiven Fläche zum Erzeugen einer im wesentlichen Planaren Oberfläche. Danach wird ein Metallisierungsaufbringprozess auf der im wesentlichen Planaren Oberfläche durchgeführt und die Herstellung des Leistungs-MOSFET im wesentlichen fertiggestellt.

Claims (19)

  1. Verfahren zur Herstellung eines Leistungs-MOSFET, umfassend: Herstellen einer Vielzahl von Schichten eines Leistungs-MOSFET zum Erzeugen einer aktiven Fläche an der Oberseite; Durchführen eines chemischen mechanischen Polierprozesses auf der aktiven Fläche zum Erzeugen einer im wesentlichen Planaren Oberfläche; Durchführen eines Metallisierungsaufbringprozesses auf der im wesentlichen Planaren Oberfläche; und Fertigstellen der Herstellung des Leistungs-MOSFET.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die aktive Fläche Siliziumdioxid-Subflächen und Wolfram-Subflächen aufweist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der chemische mechanische Polierprozess einen Wolfram-optimierten Prozess aufweist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Aufbringen einer Metallisierung gestaltet ist, um eine Metallschicht mit einer Tiefe von weniger als 4 Mikron aufzubringen.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Metallschicht konfiguriert ist, um eine Vielzahl von Drahtverbindungen zur Fertigstellung der Herstellung des Leistungs-MOSFET aufzunehmen.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Leistungs-MOSFET ein Leistungs-MOSFET mit hoher Dichte ist.
  7. Vorrichtung, umfassend: einen Leistungs-MOSFET mit hoher Dichte und einer Vielzahl von Schichten, die eine aktive Fläche an der Oberseite erzeugen, wobei die aktive Fläche durch einen chemischen mechanischen Polierprozess zu einer im wesentlichen planaren Oberfläche planarisiert ist, wobei die aktive Fläche eine darauf aufgebrachte Metallisierungsschicht aufweist.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die aktive Fläche Siliziumdioxid-Subflächen und Wolfram-Subflächen aufweist.
  9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass der chemische mechanische Polierprozess einen Wolfram-optimierten Prozess aufweist.
  10. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Metallschicht weniger als 4 Mikron dick ist.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Metallschicht mit einer Vielzahl von Drahtverbindungen für den Leistungs-MOSFET gekoppelt ist.
  12. Verfahren zur Herstellung eines Leistungs-MOSFET mit hoher Dichte, umfassend: Herstellen einer Vielzahl von Schichten eines Leistungs-MOSFET zum Erzeugen einer aktiven Fläche an der Oberseite; Durchführen eines chemischen mechanischen Polierprozesses auf der aktiven Fläche zum Erzeugen einer im wesentlichen planaren Oberfläche; Durchführen eines Metallisierungsaufbringprozesses auf der im wesentlichen planaren Oberfläche, wobei das Aufbringen einer Metallisierung gestaltet ist, um eine Metallschicht mit einer Tiefe von weniger als 4 Mikron aufzubringen; und Fertigstellen der Herstellung des Leistungs-MOSFET.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die aktive Fläche Siliziumdioxid-Subflächen und Tungsten-Subflächen aufweist.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der chemische mechanische Polierprozess einen Wolfram-optimierten Prozess aufweist.
  15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Aufbringen einer Metallisierung gestaltet ist, um eine Metallschicht mit einer Tiefe von weniger als 2 Mikron abzuscheiden.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Metallschicht gestaltet ist, um eine Vielzahl von Drahtverbindungen zur Fertigstellung der Herstellung des Leistungs-MOSFET aufzunehmen.
  17. Verfahren nach Anspruch 12, dass die Oberseite der aktiven Fläche eine Oberfläche mit hohem Seitenverhältnis ist.
  18. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Leistungs-MOSFET eine integrierte Schottky-Einrichtung enthält.
  19. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Leistungs-MOSFET eine N-Kanal-Vorrichtung oder eine P-Kanal-Vorrichtung ist.
DE112008000110.3T 2007-01-08 2008-01-07 Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte Active DE112008000110B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/651,258 2007-01-08
US11/651,258 US9437729B2 (en) 2007-01-08 2007-01-08 High-density power MOSFET with planarized metalization
PCT/US2008/050417 WO2008086295A1 (en) 2007-01-08 2008-01-07 Planarized metalization high-density power mosfet

Publications (2)

Publication Number Publication Date
DE112008000110T5 true DE112008000110T5 (de) 2009-11-19
DE112008000110B4 DE112008000110B4 (de) 2017-11-16

Family

ID=39593512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008000110.3T Active DE112008000110B4 (de) 2007-01-08 2008-01-07 Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte

Country Status (7)

Country Link
US (1) US9437729B2 (de)
JP (1) JP5481200B2 (de)
KR (1) KR101294754B1 (de)
CN (1) CN101636821B (de)
DE (1) DE112008000110B4 (de)
TW (1) TWI471943B (de)
WO (1) WO2008086295A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
EP3183753A4 (de) 2014-08-19 2018-01-10 Vishay-Siliconix Elektronische schaltung

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPH0612828B2 (ja) 1983-06-30 1994-02-16 株式会社東芝 半導体装置
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS6292361A (ja) 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JPH0693512B2 (ja) * 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPH0685441B2 (ja) 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US4799095A (en) 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5021840A (en) * 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US4827321A (en) * 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US20020074585A1 (en) 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US4969027A (en) 1988-07-18 1990-11-06 General Electric Company Power bipolar transistor device with integral antisaturation diode
US4967243A (en) * 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
EP0354449A3 (de) 1988-08-08 1991-01-02 Seiko Epson Corporation Einkristall-Halbleitersubstrat
US5055896A (en) 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4939557A (en) 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH03173180A (ja) 1989-12-01 1991-07-26 Hitachi Ltd 半導体素子
EP0438700A1 (de) 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
JP2692350B2 (ja) * 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
FR2668465B1 (fr) 1990-10-30 1993-04-16 Inst Francais Du Petrole Procede d'elimination de mercure ou d'arsenic dans un fluide en presence d'une masse de captation de mercure et/ou d'arsenic.
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JPH04291767A (ja) 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP3131239B2 (ja) 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
JPH05304297A (ja) 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH05315620A (ja) 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
GB9215653D0 (en) 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JPH07176745A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
DE69631995T2 (de) * 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP2988871B2 (ja) * 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JPH09260645A (ja) 1996-03-19 1997-10-03 Sanyo Electric Co Ltd 半導体装置
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US7269034B2 (en) * 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
JP3173405B2 (ja) 1997-01-31 2001-06-04 日本電気株式会社 半導体装置の製造方法
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
JP3545590B2 (ja) 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7578923B2 (en) 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6277695B1 (en) 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6238981B1 (en) 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6245615B1 (en) 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6348712B1 (en) * 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6509233B2 (en) * 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
JP4514006B2 (ja) 2000-10-25 2010-07-28 ソニー株式会社 半導体装置
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP2002222950A (ja) 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3531613B2 (ja) 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP4608133B2 (ja) 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
EP1267415A3 (de) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
JP4854868B2 (ja) 2001-06-14 2012-01-18 ローム株式会社 半導体装置
JP2003030396A (ja) 2001-07-13 2003-01-31 Nec Corp 委託作業管理システム、方法およびプログラム
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) * 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP2003115587A (ja) 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP3652322B2 (ja) * 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
US7012005B2 (en) 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US8080459B2 (en) 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7022578B2 (en) 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
JP4470454B2 (ja) 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7405452B2 (en) 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2005268679A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
GB0419558D0 (en) 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4841829B2 (ja) 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
KR101047945B1 (ko) 2005-05-24 2011-07-12 비쉐이-실리코닉스 트렌치 금속 산화막 반도체 전계 효과 트랜지스터
US7592650B2 (en) * 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
JP2006339558A (ja) 2005-06-06 2006-12-14 Seiko Epson Corp 半導体装置の製造方法
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007012977A (ja) 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP4928754B2 (ja) 2005-07-20 2012-05-09 株式会社東芝 電力用半導体装置
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP4182986B2 (ja) 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
JP5222466B2 (ja) 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP5479915B2 (ja) * 2007-01-09 2014-04-23 マックスパワー・セミコンダクター・インコーポレイテッド 半導体装置
US7670908B2 (en) 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2009004411A (ja) 2007-06-19 2009-01-08 Rohm Co Ltd 半導体装置
WO2008156071A1 (ja) 2007-06-19 2008-12-24 Rohm Co., Ltd. 半導体装置
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4748149B2 (ja) 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8362550B2 (en) 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor

Also Published As

Publication number Publication date
CN101636821B (zh) 2013-10-30
DE112008000110B4 (de) 2017-11-16
TWI471943B (zh) 2015-02-01
JP5481200B2 (ja) 2014-04-23
CN101636821A (zh) 2010-01-27
US20080164515A1 (en) 2008-07-10
KR20090131284A (ko) 2009-12-28
KR101294754B1 (ko) 2013-08-09
WO2008086295A1 (en) 2008-07-17
US9437729B2 (en) 2016-09-06
JP2010516049A (ja) 2010-05-13
TW200837841A (en) 2008-09-16

Similar Documents

Publication Publication Date Title
DE112008000110T5 (de) Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte
DE112016000182B4 (de) Metall-Gate-Ausbildung von unten nach oben auf Finfet-Bauelementen mit einem Ersatz-Metall-Gate
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE10358769B4 (de) Verfahren zum Herstellen eines Flashspeicherbauelements
DE112013004911B4 (de) Verfahren und Struktur zum Bilden eines lokalisierten SOI-Finfet
DE112007002737B4 (de) Sb-Basierte CMOS-Vorrichtungen
DE112005001593T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode
DE102014219912A1 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102019116395A1 (de) Steuern von profilen von ersatz-gates
DE112009001476T5 (de) Verfahren zum Herstellen von Halbleiterstrukturen und mittels solcher Verfahren erhaltene Halbleiterstrukturen
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017118311B4 (de) Verfahren zum reinigen eines wafers nach einem cmp-schritt und struktur
DE102018110956A1 (de) Halbleiterspeichervorrichtungen
DE102019210597B4 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung und integriertes Schaltungsprodukt
DE102019106603A1 (de) Struktur und Verfahren zum Verhindern einer Silizid-Verunreinigung während der Herstellung von Mikroprozessoren mit eingebettetem Flash-Speicher
DE102017117857A1 (de) Integrierte Schaltkreis-Layouts mit Füllelementformen
DE102019103481A1 (de) Durchkontaktierungsgrössen zur reduzierung der brückenbildungsgefahr und zur verbesserung der leistung
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102013204614B4 (de) Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung
DE102013214441A1 (de) Verfahren zur Verringerung der Benetzbarkeit von Verbindungsmaterial an Eckberührungsflächen und eine gemäß dem Verfahren hergestellte Vorrichtung
DE102014019447A1 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen
DE112004002155T5 (de) Verfahren zum Integrieren eines Gatedielektrikums mit großem ε in einem Transistorherstellungsprozess
DE102019201059A1 (de) Verfahren, Vorrichtung und System zum Reduzieren einer Gate-Schnitt-Aushöhlung und/oder eines Gate-Höhenverlusts in Halbleitervorrichtungen
DE102019103725A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements mit reduzierter Durchbiegung und besserer Grabenfüllleistung
DE102019113208B4 (de) Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021302000

R018 Grant decision by examination section/examining division
R020 Patent grant now final