JP2010516049A - 平坦化された金属高密度パワーｍｏｓｆｅｔ - Google Patents

平坦化された金属高密度パワーｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2010516049A
JP2010516049A JP2009545008A JP2009545008A JP2010516049A JP 2010516049 A JP2010516049 A JP 2010516049A JP 2009545008 A JP2009545008 A JP 2009545008A JP 2009545008 A JP2009545008 A JP 2009545008A JP 2010516049 A JP2010516049 A JP 2010516049A
Authority
JP
Japan
Prior art keywords
power mosfet
active region
high density
metal layer
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009545008A
Other languages
English (en)
Other versions
JP5481200B2 (ja
Inventor
リ、ジアン
Original Assignee
ビシェイ−シリコニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビシェイ−シリコニクス filed Critical ビシェイ−シリコニクス
Publication of JP2010516049A publication Critical patent/JP2010516049A/ja
Application granted granted Critical
Publication of JP5481200B2 publication Critical patent/JP5481200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

パワーＭＯＳＦＥＴの製造方法。当該方法は、パワーＭＯＳＦＥＴの複数の層を加工して上部表面の活性領域を形成すること、当該活性領域に化学機械研磨プロセスを施して実質的に平坦な表面を形成することを含む。次に、金属化堆積プロセスが実質的に平坦な表面上に実施され、パワーＭＯＳＦＥＴの製造がその後に完了する。
【選択図】図７

Description

本発明は、高密度パワーＭＯＳＦＥＴ半導体デバイスに関する。
パワーＭＯＳＦＥＴ(金属酸化膜半導体電界効果トランジスタ)は、アナログ回路アプリケーションおよびデジタル回路アプリケーションの両方に実装される最も有用な電界効果トランジスタのひとつを成す。
一般に、トレンチ型パワーＭＯＳＦＥＴは平面構造と対照的な垂直構造を用いて構築される。垂直構造により、トランジスタは高阻止電圧および大電流の両方を保持することがん可能になる。
同様に、垂直構造により、コンポーネントの領域は、当該コンポーネントが維持可能な電流におおよそ比例し、コンポーネントの厚さは降伏電圧に比例する。
パワーＭＯＳＦＥＴコンポーネントの特徴的な形状は、通常、フォトリソグラフィによって正確に定義される。フォトリソグラフィプロセスは、コンポーネントの領域を定義し、ある層の上にコンポーネントの層を構築するために用いられる。複合デバイスは、しばしば多くの異なるビルドアップ層を有し、各層はコンポーネントおよび異なる相互接続を有し、各層は下層の上に積層されている。デバイスコンポーネントはその下にあるシリコンウエハの表面上に構築されるため、結果として生じるこれらの複雑なデバイスのトポグラフィーは多くの「山」や「谷」を有する見慣れた陸地の「山岳地帯」としばしば似ている。
しかし、従来のパワーＭＯＳＦＥＴコンポーネントは、かなり大きなトポグラフィー.を持つ活性領域を有するという点で問題がある。従来のパワーＭＯＳＦＥＴデバイスの活性領域は、その下にあるシリコン上に構築された層状のコンポーネントからなる多くの山および谷を有する。コンポーネントを相互接続可能にするために、このトポグラフィーは、谷を埋め、ピークを被覆するように最適化された厚膜金属化層によって被覆される。この金属化層の厚さは、(たとえば、一般的な高密度パワーＭＯＳＦＥＴデバイスにおいて）典型的には数μｍより大きい。
厚膜金属化層は多くの問題を引き起こす。問題の一つは、金属化層が谷を埋めるように設計されていても、谷が狭すぎて効果的な埋め込みができないため、ボイドが生じうることである。このようなボイドは、完成したパワーＭＯＳＦＥＴデバイスに欠陥を生じさせる主要な領域になる。他の問題は、このような厚膜金属化層の堆積が製造プロセスにおいて極めて費用がかかる工程であるという点である。さらに、平坦化されたトポグラフィーにおける厚膜金属化層の問題を避けるパワーＭＯＳＦＥＴ製造プロセスが必要とされている。
本明細書に記載の実施の形態は、従来の厚膜金属化層に関する問題を回避する高密度パワーＭＯＳＦＥＴ用の方法およびシステムを提供する。本明細書に記載の実施の形態により、活性領域の表面における高アスペクト比の隙間によって、完成したデバイスにボイドが発生することが防止される。
ある実施の形態では、本発明は、高密度パワーＭＯＳＦＥＴの製造方法として実施される。当該方法は、複数層のパワーＭＯＳＦＥＴを作製して上部表面の活性領域を形成し、活性領域にＣＭＰ（化学機械研磨）プロセスを実施して実質的に平坦な表面を形成することを含む。次に、金属化堆積(metalization deposition)プロセスが実質的に平坦な表面に実施され、パワーＭＯＳＦＥＴの製造がその後に完了する。ある実施の形態では、金属化堆積プロセスにより堆積された金属層の厚さは、４μｍ未満である。これによれば、ＣＭＰプロセスにより、たとえば、高密度パワーＭＯＳＦＥＴ デバイスの製造において特徴的な高アスペクト比の表面によって引き起こされる問題が解消される。
ある実施の形態では、ＣＭＰプロセスは、小形状（たとえば、ソースコンタクトなど）および大形状（たとえば、ゲートコンタクト）の両方を同時に有するパワーＭＯＳＦＥＴデバイス上に平坦化されたトポグラフィーを得るために用いられる。このような側面は、集積ショットキーデバイスを有するパワーＭＯＳＦＥＴにも適用されうる。
本明細書に組み込まれ、その一部をなす添付図面は本発明の実施の形態を例示し、記述とともに、発明の本質を説明する役割を果たす。
図１は、比較的厚い金属化層を有する従来のパワーＭＯＳＦＥＴの概略断面図を示す。 図２は、比較的厚い金属化層２０１を有する高密度パワーＭＯＳＦＥＴの概略断面図を示す。 図３は、高密度パワーＭＯＳＦＥＴのアスペクト比を例示する図である。 図４は、上部活性領域表面に実施される平坦化プロセスに先立つ、本発明のある実施の形態による高密度パワーＭＯＳＦＥＴを示す図である。 図５は、上部活性領域表面に実施される平坦化プロセスの後の、本発明のある実施の形態による高密度パワーＭＯＳＦＥＴを示す図である。 図６は、平坦化された上部活性領域表面上に実施される厚膜金属化堆積プロセスの後の、本発明のある実施の形態による高密度パワーＭＯＳＦＥＴを示す図である。 図７は、本発明の実施形態に係る、集積ショットキーデバイスを有する高密度パワーＭＯＳＦＥＴを示す図である。
本発明の好ましい実施の形態について詳細に説明する。発明の実施例が添付図面に例示される。本発明が、好ましい実施の形態に関連して説明されるが、本発明は実施の形態に限定されないことが理解されよう。本発明は、請求項によって定義された発明の範囲に含まれる、代替、変更および同等物に及ぶ。さらに、以下に示す本発明の実施の形態の詳細な説明において、多くの具体的な詳細が本発明を十分理解するために示される。しかし、本発明は、これらの特定の詳細なしで実践されうることが当業者によって認識される。他の例では、周知の方法、手順、コンポーネントおよび回路は、本発明の実施の形態の特徴を不必要にあいまいにしないように、詳細に記述されていない。
本発明の実施の形態は、厚膜金属化層を有する実質的に平坦化された上部表面の活性領域を有する高密度パワーＭＯＳＦＥＴに関する。本発明の実施の形態は、さらに、高密度パワーＭＯＳＦＥＴの製造方法に関する。ある実施の形態では、当該方法は、パワーＭＯＳＦＥＴの複数の層を加工して上部表面の活性領域を形成し、活性領域上にＣＭＰ（化学機械研磨）プロセスを施して実質的に平坦な表面を形成することを含む。次に、金属化堆積プロセスが平らで実質的に平坦な表面上に施され、パワーＭＯＳＦＥＴの製造がその後に完了する。ある実施の形態では、金属化堆積プロセスによって堆積される金属層の厚さは、４μｍ未満である。本発明の実施の形態およびその効果を下記に記述する。
図１は、比較的厚いアルミニウム金属化層１０１を有する従来のパワーＭＯＳＦＥＴ１００概略断面図を示す。図 １に示すように、パワーＭＯＳＦＥＴ１００の断面図は、複数のソース−ドレイン領域（たとえば、１０３−１０４）の間にそれぞれ位置する複数のゲートコンタクト（たとえば、コンタクト１０２）ならびに真性シリコンへのｎ−型およびｐ−型不純物添加を示す。各ソースドレイン領域は、典型的な酸化物層１１０によって示されるような酸化物層(たとえば、ＳｉＯ２)で囲まれている。ｎ＋領域（領域１０９）は、各ソースドレイン領域のいずれの側の上にも存在する。ウェル領域Ｎ−１０８およびＮ＋１０７が示されている。図 １の実施の形態は、金属化層１０１ が比較的厚く、この例では、約５μｍの厚さ１０５を有することを示す。厚膜金属化層１０１は、その下にある活性領域表面のトポグラフィーを効果的に被覆および充填するように堆積される。金属化層１０１は、図示された酸化物堆積間の領域を充填し、ゲートコンタクト（たとえば、コンタクト１０２)と十分に接着することを狙いとする。金属化層１０１は、その厚さのため不利な結果を招く。５μｍの厚さの金属化層１０１を金属化堆積することで、パワーＭＯＳＦＥＴ１００の製造プロセスの費用が十分に高くなる。たとえば、必要な厚さの金属化層を除去するために、ウェハは、たとえば、気相金属化堆積設備内でかなりの時間を費やす必要がある。堆積設備内で費やされる時間が増加することで、設備の全体的なスループット、ひいては製造プロセスの全体的なスループットが低下し、結果としてＭＯＳＦＥＴデバイスのユニットコストの増加を招く。
図２は、比較的厚い金属化層２０１を有する高密度パワーＭＯＳＦＥＴ２００の概略断面図を示す。図１と同様な様式にて、図２は、高密度パワーＭＯＳＦＥＴ２００の概略断面図を示し、複数のソース−ドレイン領域（たとえば、２０３−２０４）の間にそれぞれ位置する複数のゲートコンタクト（たとえば、コンタクト２０２)ならびに真性シリコンへのｎ−型およびｐ−型の不純物添加を示す。図１に比べて、図２の実施の形態は、比較的厚く、この例では約５μｍ.の金属化層２０１を示す。厚膜金属化層２０１は、その下にある活性領域表面のトポグラフィーを効果的に被覆および充填するように堆積されるが、金属化層２０１は、図示された酸化物堆積間の高アスペクト比の谷を充填することを目標として付加される。パワーＭＯＳＦＥＴ２００は高密度パワーＭＯＳＦＥＴであるため、ソース−ドレイン酸化物堆積間の隙間の幅は、低密度パワーＭＯＳＦＥＴ（たとえば、図１のＭＯＳＦＥＴ１００）に比べてダイ領域を横切る長さが短い。
金属化層２０１は、ゲートコンタクト（たとえば、コンタクト２０２)と十分に接着しつつ、図示された酸化物堆積間の高アスペクト比の領域を充填する必要があるというより難しい課題を有する。高アスペクト比の領域は、金属化堆積プロセスをさらに困難にする。
図３は、高密度パワーＭＯＳＦＥＴ２００のアスペクト比を例示する図である。アスペクト比とは、隙間の幅（たとえば、幅３０１)と隙間の深さ（たとえば、深さ３０２）との間の比をいう。一般に、アスペクト比は、比較的浅く、広い隙間とは反対に比較的深く、狭い隙間の場合には、より高くなる。
高密度パワーＭＯＳＦＥＴ２００において、高アスペクト比の隙間を効果的に充填することを確実とし、その結果、ゲート（たとえば、コンタクト２０２）と効果的に接触させることを確実にすることはさらに問題であり、このために、しばしば、より一層厚い金属化堆積層２０１が必要となる。金属化層２０１に厚さを付加したとしても、高アスペクト比の隙間は、ボイドおよび同様な種類の埋められていない欠陥をもたらす。このようなボイドは、完成した高密度パワーＭＯＳＦＥＴ２００においてガス放出や類似の欠陥を招きうる。このように、金属化層２０１は、図１に示した金属化層１０１に比べてより一層費用がかかりうる。
図４は、上部活性領域表面に実施される平坦化プロセスに先立つ、本発明のある実施の形態による高密度パワーＭＯＳＦＥＴ４００を示す図である。図４に示すように、パワーＭＯＳＦＥＴ４００の断面図は、複数のソース−ドレイン領域（たとえば、４０３−４０４）の間にそれぞれ位置する複数のゲートコンタクト（たとえば、コンタクト４０２ならびに真性シリコンのｎ−型およびｐ−型不純物添加を示す。図４のＭＯＳＦＥＴ４００の実施の形態では、ゲートコンタクトは、タングステンのゲートコンタクトである。
図５は、上部活性領域表面に実施される平坦化プロセスの後の、本発明のある実施の形態による高密度パワーＭＯＳＦＥＴ４００を示す図である。図５に示すように、パワーＭＯＳＦＥＴ４００の断面図は、平坦化された後の、上部表面の活性領域５０１を示す。図５に示すように、酸化物堆積およびタングステンコンタクトは、同一平面になるまで研磨される。平坦な上部表面の活性領域は、アスペクト比によらず、いかなる隙間も効果的に除去し、次に続く金属化堆積によって埋められなければならない。これにより、次に続く金属化堆積がより一層効率的になる。
ある実施の形態では、上部表面の活性領域５０１上で用いられる平坦化プロセスは、タングステンに最適化されたＣＭＰプロセスである。このようなタングステンに最適化されたＣＭＰプロセスは、酸化物のサブ領域およびタングステンのサブ領域の両方を有する活性領域を効果的に研磨することを保証するように設定される。
図６は、平坦化された上部活性領域表面に実施される厚膜金属化堆積プロセスの後の、本発明のある実施の形態による高密度パワーＭＯＳＦＥＴ４００を示す図である。図６に示すように、パワーＭＯＳＦＥＴ４００の断面図は、上部表面の活性領域が厚いアルミニウムの金属化層６０２で被覆されていることを示す。また、金属化層６０２はコンタクト６０３およびコンタクト６０４により示されている。平坦な上部表面の活性領域にはトポグラフィーがないため、厚膜金属化堆積によって効果的かつ効率的に埋められうる。厚膜金属化堆積は、５μｍ未満の厚さ６０１を有する。たとえば、ある実施の形態では、厚さ６０１は４μｍである。同様に、ある実施の形態では、厚さ６０１は３μｍ以下である。
本実施の形態の高密度パワーＭＯＳＦＥＴ４００用の厚膜金属化堆積は、従来の厚膜金属化堆積プロセスに比べて費用がかからず、かつ製造時間がかからない。また、ＣＭＰプロセスにより上部活性領域表面からトポグラフィーが除去され、製造欠陥の大きな発生源がなくなるため、厚膜金属化堆積プロセスは、従来の厚膜金属化堆積と比べてより効果的である。このように、ＣＭＰプロセスにより、たとえば、高密度パワーＭＯＳＦＥＴデバイスの製造に特徴的な高アスペクト比の表面によって引き起こされる問題の発生が避けられる。
図７は、本発明のある実施の形態に係る、集積ショットキーデバイス７００を備える高密度パワーＭＯＳＦＥＴを示す。図７に示すように、デバイス７００は、高密度パワーＭＯＳＦＥＴ領域７０１およびショットキーデバイス７０２を含む。この例では、高密度パワーＭＯＳＦＥＴ用のゲート領域に比べて比較的長い領域７０５で示されている。
さらに、実施の形態に係るＮチャネルデバイスが図１乃至７に示されているが、本発明の実施の形態は、代わりにＰチャネルデバイスを用いて実施されうることに注意されたい。そのような実施は、本発明の範囲に含まれる。
本発明の特定の実施の形態に関する上述の説明は、例示の目的で提示されている。これらの説明は、包括的であったり、発明を開示された形態そのものに限定したりすることを意図せず、上述の教示に照らして、明らかに多くの変更や変形が可能である。実施の形態は、発明の本質および実践的な応用を最良に説明するために選ばれ、記述されており、これにより、当業者は本発明および予期される特定の使用方法に適する様々な変形例を持つ種種の実施の形態を利用可能になる。発明の範囲は添付された請求項およびその等価物によって定義されることが意図される。

Claims (19)

  1. パワーＭＯＳＦＥＴの複数の層を作製して上部表面の活性領域を形成し、前記活性領域の上に化学機械研磨プロセスを実施して実質的に平坦な表面を形成し、実質的に平坦な表面の上に金属化堆積プロセスを実施して、パワーＭＯＳＦＥＴの製造を完了するパワーＭＯＳＦＥＴの製造方法。
  2. 活性領域が二酸化シリコンのサブ領域およびタングステンのサブ領域を含む請求項１に記載のパワーＭＯＳＦＥＴの製造方法。
  3. 化学機械研磨プロセスがタングステンに最適化されたプロセスを含む請求項２に記載のパワーＭＯＳＦＥＴの製造方法。
  4. 金属化堆積が４μｍ未満の深さの金属層を堆積するように構成された請求項１に記載のパワーＭＯＳＦＥＴの製造方法。
  5. 前記金属層がパワーＭＯＳＦＥＴの製造を完了するための複数のワイヤボンドを受け入れるように構成された請求項４に記載のパワーＭＯＳＦＥＴの製造方法。
  6. パワーＭＯＳＦＥＴが高密度パワーＭＯＳＦＥＴである請求項１に記載の方法。
  7. 上部表面の活性領域を形成する複数の層を有する高密度パワーＭＯＳＦＥＴを含み、
    前記活性領域は化学機械研磨プロセスにより実質的に平坦な表面に平坦化され、前記活性領域の上に金属化層が堆積された装置。
  8. 活性領域が二酸化ケイ素のサブ領域およびタングステンのサブ領域を含む請求項７に記載の装置。
  9. 化学機械研磨プロセスがタングステンに最適化されたプロセスを含む請求項８に記載の装置。
  10. 金属層の厚さが４μｍ未満である請求項７に記載の装置。
  11. 金属層がパワーＭＯＳＦＥＴ用の複数のワイヤボンドと結合している請求項１０に記載の装置。
  12. パワーＭＯＳＦＥＴの複数の層を作製して上部表面の活性領域を形成し、前記活性領域に化学機械研磨プロセスを実施して実質的に平坦な表面を形成し、実質的に平坦な表面に金属化堆積プロセスを実施し、パワーＭＯＳＦＥＴの製造を完了することを含み、金属化堆積は深さが４μｍ未満の金属層を堆積するように構成された高密度パワーＭＯＳＦＥＴを製造する方法。
  13. 活性領域が二酸化ケイ素のサブ領域およびタングステンのサブ領域を含む請求項１２に記載の方法。
  14. 化学機械研磨プロセスがタングステンに最適化されたプロセスを含む請求項１３に記載の方法。
  15. 金属化堆積が２μｍ未満の深さの金属層を堆積するように構成された請求項１２に記載の方法。
  16. 前記金属層が、パワーＭＯＳＦＥＴの製造を完了するための複数のワイヤボンドを受け入れるように構成された請求項１５に記載の方法。
  17. 活性領域の上部表面が高アスペクト比の表面である請求項１２に記載の方法。
  18. パワーＭＯＳＦＥＴが集積ショットキーデバイスを含む請求項１２に記載の方法。
  19. パワーＭＯＳＦＥＴがＮチャネルデバイスまたはＰチャネルデバイスである請求項１２に記載の方法。
JP2009545008A 2007-01-08 2008-01-07 平坦化された金属高密度パワーｍｏｓｆｅｔ Active JP5481200B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/651,258 2007-01-08
US11/651,258 US9437729B2 (en) 2007-01-08 2007-01-08 High-density power MOSFET with planarized metalization
PCT/US2008/050417 WO2008086295A1 (en) 2007-01-08 2008-01-07 Planarized metalization high-density power mosfet

Publications (2)

Publication Number Publication Date
JP2010516049A true JP2010516049A (ja) 2010-05-13
JP5481200B2 JP5481200B2 (ja) 2014-04-23

Family

ID=39593512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009545008A Active JP5481200B2 (ja) 2007-01-08 2008-01-07 平坦化された金属高密度パワーｍｏｓｆｅｔ

Country Status (7)

Country Link
US (1) US9437729B2 (ja)
JP (1) JP5481200B2 (ja)
KR (1) KR101294754B1 (ja)
CN (1) CN101636821B (ja)
DE (1) DE112008000110B4 (ja)
TW (1) TWI471943B (ja)
WO (1) WO2008086295A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173180A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体素子
JPH09260645A (ja) * 1996-03-19 1997-10-03 Sanyo Electric Co Ltd 半導体装置
JPH10214809A (ja) * 1997-01-31 1998-08-11 Nec Corp 半導体装置の製造方法
JP2002134705A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2002368221A (ja) * 2001-06-08 2002-12-20 Nec Corp 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
JP2002373988A (ja) * 2001-06-14 2002-12-26 Rohm Co Ltd 半導体装置およびその製法
JP2003324196A (ja) * 2002-04-30 2003-11-14 Nec Electronics Corp 縦型ｍｏｓｆｅｔとその製造方法
JP2004522319A (ja) * 2001-07-24 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ショットキー障壁を持つ半導体デバイスの製造
JP2006339558A (ja) * 2005-06-06 2006-12-14 Seiko Epson Corp 半導体装置の製造方法
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPH0612828B2 (ja) 1983-06-30 1994-02-16 株式会社東芝 半導体装置
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS6292361A (ja) 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
JPH0693512B2 (ja) * 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JPH0685441B2 (ja) 1986-06-18 1994-10-26 日産自動車株式会社 半導体装置
US4799095A (en) 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5021840A (en) * 1987-08-18 1991-06-04 Texas Instruments Incorporated Schottky or PN diode with composite sidewall
US4827321A (en) * 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US20020074585A1 (en) 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US4969027A (en) 1988-07-18 1990-11-06 General Electric Company Power bipolar transistor device with integral antisaturation diode
US4967243A (en) * 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
EP0354449A3 (en) 1988-08-08 1991-01-02 Seiko Epson Corporation Semiconductor single crystal substrate
US5055896A (en) 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US4939557A (en) 1989-02-15 1990-07-03 Varian Associates, Inc. (110) GaAs microwave FET
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
EP0438700A1 (de) 1990-01-25 1991-07-31 Asea Brown Boveri Ag Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
JP2692350B2 (ja) * 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
FR2668465B1 (fr) 1990-10-30 1993-04-16 Inst Francais Du Petrole Procede d'elimination de mercure ou d'arsenic dans un fluide en presence d'une masse de captation de mercure et/ou d'arsenic.
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JPH04291767A (ja) * 1991-03-20 1992-10-15 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP3131239B2 (ja) 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JPH05315620A (ja) 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9216599D0 (en) * 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
JP3334290B2 (ja) * 1993-11-12 2002-10-15 株式会社デンソー 半導体装置
JPH07176745A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
JP2987328B2 (ja) * 1995-06-02 1999-12-06 シリコニックス・インコーポレイテッド 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JP2988871B2 (ja) * 1995-06-02 1999-12-13 シリコニックス・インコーポレイテッド トレンチゲートパワーｍｏｓｆｅｔ
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
JPH09129877A (ja) 1995-10-30 1997-05-16 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US7269034B2 (en) * 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
JP3545590B2 (ja) 1997-03-14 2004-07-21 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6268242B1 (en) 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6939776B2 (en) * 1998-09-29 2005-09-06 Sanyo Electric Co., Ltd. Semiconductor device and a method of fabricating the same
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7578923B2 (en) 1998-12-01 2009-08-25 Novellus Systems, Inc. Electropolishing system and process
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6277695B1 (en) 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6238981B1 (en) * 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6211018B1 (en) 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6245615B1 (en) 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6348712B1 (en) * 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
US6784486B2 (en) 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP2002016080A (ja) 2000-06-28 2002-01-18 Toshiba Corp トレンチゲート型ｍｏｓｆｅｔの製造方法
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6700158B1 (en) 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
JP2002110978A (ja) 2000-10-02 2002-04-12 Toshiba Corp 電力用半導体素子
US6509233B2 (en) * 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP3531613B2 (ja) 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP4932088B2 (ja) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP2003030396A (ja) 2001-07-13 2003-01-31 Nec Corp 委託作業管理システム、方法およびプログラム
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) * 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
WO2003028108A1 (fr) * 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
JP2003115587A (ja) 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
US7012005B2 (en) 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US8080459B2 (en) 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7022578B2 (en) 2003-10-09 2006-04-04 Chartered Semiconductor Manufacturing Ltd. Heterojunction bipolar transistor using reverse emitter window
JP4470454B2 (ja) 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7405452B2 (en) 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2005268679A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
GB0419558D0 (en) 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4841829B2 (ja) 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
DE102004057237B4 (de) 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
CN101208803B (zh) 2005-05-24 2012-05-30 维税-希力康克斯公司 沟槽金属氧化物半导体场效应晶体管
US7592650B2 (en) * 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP2007012977A (ja) 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP4928754B2 (ja) 2005-07-20 2012-05-09 株式会社東芝 電力用半導体装置
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP4182986B2 (ja) 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP5666135B2 (ja) * 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
US7670908B2 (en) 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
JP2009004411A (ja) 2007-06-19 2009-01-08 Rohm Co Ltd 半導体装置
US8816419B2 (en) * 2007-06-19 2014-08-26 Rohm Co., Ltd. Semiconductor device
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4748149B2 (ja) 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US8039877B2 (en) 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8362550B2 (en) 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8633539B2 (en) 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173180A (ja) * 1989-12-01 1991-07-26 Hitachi Ltd 半導体素子
JPH09260645A (ja) * 1996-03-19 1997-10-03 Sanyo Electric Co Ltd 半導体装置
JPH10214809A (ja) * 1997-01-31 1998-08-11 Nec Corp 半導体装置の製造方法
JP2002134705A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2002368221A (ja) * 2001-06-08 2002-12-20 Nec Corp 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
JP2002373988A (ja) * 2001-06-14 2002-12-26 Rohm Co Ltd 半導体装置およびその製法
JP2004522319A (ja) * 2001-07-24 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ショットキー障壁を持つ半導体デバイスの製造
JP2003324196A (ja) * 2002-04-30 2003-11-14 Nec Electronics Corp 縦型ｍｏｓｆｅｔとその製造方法
JP2006339558A (ja) * 2005-06-06 2006-12-14 Seiko Epson Corp 半導体装置の製造方法
JP2008042056A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN101636821A (zh) 2010-01-27
DE112008000110B4 (de) 2017-11-16
US20080164515A1 (en) 2008-07-10
CN101636821B (zh) 2013-10-30
DE112008000110T5 (de) 2009-11-19
US9437729B2 (en) 2016-09-06
KR101294754B1 (ko) 2013-08-09
TWI471943B (zh) 2015-02-01
KR20090131284A (ko) 2009-12-28
JP5481200B2 (ja) 2014-04-23
TW200837841A (en) 2008-09-16
WO2008086295A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5481200B2 (ja) 平坦化された金属高密度パワーｍｏｓｆｅｔ
US8421200B2 (en) Semiconductor integrated circuit device and method for fabricating the same
US9048185B2 (en) Profile pre-shaping for replacement poly gate interlayer dielectric
JP2013125826A (ja) 半導体装置及び半導体装置の製造方法
JP2011233807A (ja) 半導体装置およびその製造方法
CN108878288B (zh) 层间膜的制造方法
US20150235954A1 (en) Barrier Layer and Structure Method
KR20150051877A (ko) 다수의 반도체 장치 층을 갖는 반도체 구조물을 위한 시스템 및 방법
KR101496550B1 (ko) 상호연결 구조물을 형성하는 방법
CN110993518B (zh) 一种键合结构及其制造方法
JP7313489B2 (ja) ３次元メモリデバイスのローカルコンタクトおよびそれを形成するための方法
CN108109954B (zh) 互连结构的制造方法
JP2008218727A (ja) 半導体装置とその製造方法
US8673768B2 (en) Fabrication method for improving surface planarity after tungsten chemical mechanical polishing
CN1063580C (zh) 制造具有多层互连的半导体器件的方法
CN1411051A (zh) 半导体装置的制造方法及其结构
CN110473829B (zh) 层间膜的制造方法
US9543165B2 (en) Method of fabricating semiconductor device
JP5875368B2 (ja) 半導体装置の製造方法
US10566418B2 (en) Semiconductor device
US20060160287A1 (en) Method of fabricating semiconductor device
JP2010212525A (ja) 半導体装置の製造方法及び半導体基板
JP2007059790A (ja) 半導体集積回路および半導体装置の製造方法
JP2017163077A (ja) 半導体集積回路装置及びその製造方法
JPH10326896A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5481200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250