JP2987328B2 - 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ - Google Patents
双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔInfo
- Publication number
- JP2987328B2 JP2987328B2 JP8160632A JP16063296A JP2987328B2 JP 2987328 B2 JP2987328 B2 JP 2987328B2 JP 8160632 A JP8160632 A JP 8160632A JP 16063296 A JP16063296 A JP 16063296A JP 2987328 B2 JP2987328 B2 JP 2987328B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mosfet
- trench
- source
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002457 bidirectional effect Effects 0.000 title description 9
- 230000000903 blocking effect Effects 0.000 title description 9
- 210000000746 body region Anatomy 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 39
- 230000015556 catabolic process Effects 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 210000004027 cell Anatomy 0.000 description 57
- 239000000758 substrate Substances 0.000 description 15
- 230000005684 electric field Effects 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical group ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、バーチカルパワー
ＭＯＳＦＥＴに関し、特に、双方向性の電流阻止機能を
備えたＭＯＳＦＥＴに関する。
ＭＯＳＦＥＴに関し、特に、双方向性の電流阻止機能を
備えたＭＯＳＦＥＴに関する。
【０００２】また、本出願は、１９９３年１１月３０日
出願の米国特許出願第０８／１５９，９００号、１９９
４年３月２９日出願の米国特許出願第０８／２１９，５
８６号、１９９３年１１月３０日出願の米国特許出願第
０８／１６０，５６０号、１９９３年１１月３０日出願
の米国特許出願第０８／１６０，５３９号、及び１９９
４年１１月３０日出願の米国特許出願第０８／３６７，
５１５号の同時継続出願であり、上記特許出願の明細書
を参照されたい。
出願の米国特許出願第０８／１５９，９００号、１９９
４年３月２９日出願の米国特許出願第０８／２１９，５
８６号、１９９３年１１月３０日出願の米国特許出願第
０８／１６０，５６０号、１９９３年１１月３０日出願
の米国特許出願第０８／１６０，５３９号、及び１９９
４年１１月３０日出願の米国特許出願第０８／３６７，
５１５号の同時継続出願であり、上記特許出願の明細書
を参照されたい。
【０００３】
【従来の技術】従来のパワーＭＯＳＦＥＴにおいては、
その動作中に、ソース、ボディ、及びドレイン拡散領域
からなる寄生バイポーラトランジスタがオン状態になる
のを防止すべく、ソース領域がボディ領域に短絡される
ことが多い。バイポーラトランジスタがオン状態になる
と、電圧阻止能力（例えばスナップバック（snapbac
k））が失われたり、発振の原因となる負性抵抗が生じ
たり、電流の密集が生じたり、ホットスポットが生じた
り、デバイスの破壊の原因となるため、これは望ましい
ことではない。
その動作中に、ソース、ボディ、及びドレイン拡散領域
からなる寄生バイポーラトランジスタがオン状態になる
のを防止すべく、ソース領域がボディ領域に短絡される
ことが多い。バイポーラトランジスタがオン状態になる
と、電圧阻止能力（例えばスナップバック（snapbac
k））が失われたり、発振の原因となる負性抵抗が生じ
たり、電流の密集が生じたり、ホットスポットが生じた
り、デバイスの破壊の原因となるため、これは望ましい
ことではない。
【０００４】通常、ソース及びボディ拡散領域の双方の
上にまたがるように金属層を被着することによって、ソ
ースとボディとの短絡がなされる。この結果、ボディと
ドレインとの接合部において、ＭＯＳＦＥＴのチャネル
に平行に「逆並列ダイオード」が形成されることにな
る。これにより、このＭＯＳＦＥＴにおいて、ソースか
らドレインへ流れる電流が阻止されないようになる。と
いうのは、この電流は逆並列ダイオードに順バイアスが
かかったときに流れる電流だからである。従って、双方
向電流阻止機能を得るべく、通例２つの逆並列ＭＯＳＦ
ＥＴが用いられる。このように、ＭＯＳＦＥＴを逆並列
に直列に接続することによって、デバイスのオン抵抗及
びチップ上に占める面積が２倍になり、不利な点は４倍
となる。
上にまたがるように金属層を被着することによって、ソ
ースとボディとの短絡がなされる。この結果、ボディと
ドレインとの接合部において、ＭＯＳＦＥＴのチャネル
に平行に「逆並列ダイオード」が形成されることにな
る。これにより、このＭＯＳＦＥＴにおいて、ソースか
らドレインへ流れる電流が阻止されないようになる。と
いうのは、この電流は逆並列ダイオードに順バイアスが
かかったときに流れる電流だからである。従って、双方
向電流阻止機能を得るべく、通例２つの逆並列ＭＯＳＦ
ＥＴが用いられる。このように、ＭＯＳＦＥＴを逆並列
に直列に接続することによって、デバイスのオン抵抗及
びチップ上に占める面積が２倍になり、不利な点は４倍
となる。
【０００５】トレンチ型ＭＯＳＦＥＴにおいて、ソー
ス、ボディ、及びドレイン領域は、半導体材料上に延在
し、内部にゲートを備えたトレンチの側部に沿って形成
される。電流はトレンチの側壁に隣接するチャネルに沿
って垂直に流れる。このような構成とすることにより、
セルの密度を増加させることができるようになり、かつ
デバイスがオン状態のときのオン抵抗値を小さくするこ
とが可能となるのである。トレンチ型ＭＯＳＦＥＴにお
いては、一般に、ボディ拡散領域をソースに隣接する表
面上まで延在するようにし、両拡散領域の上にまたがる
金属層を被着することによって、ソースとボディとの短
絡がなされる。
ス、ボディ、及びドレイン領域は、半導体材料上に延在
し、内部にゲートを備えたトレンチの側部に沿って形成
される。電流はトレンチの側壁に隣接するチャネルに沿
って垂直に流れる。このような構成とすることにより、
セルの密度を増加させることができるようになり、かつ
デバイスがオン状態のときのオン抵抗値を小さくするこ
とが可能となるのである。トレンチ型ＭＯＳＦＥＴにお
いては、一般に、ボディ拡散領域をソースに隣接する表
面上まで延在するようにし、両拡散領域の上にまたがる
金属層を被着することによって、ソースとボディとの短
絡がなされる。
【０００６】トレンチ型ＭＯＳＦＥＴにおいては、トレ
ンチのコーナー部分において過大な電界が生ずるという
問題がある。このトレンチのコーナー部分における過大
な電界によってなだれ降伏が生じ、これは、これらの部
位におけるゲート酸化層が損なわれたり、断絶すること
になる原因となる。米国特許第５，０７２，２６６号明
細書には、ゲート酸化層における電界強度を低減すべく
セルの中央部分に深いボディ拡散領域を設けたＭＯＳＦ
ＥＴが記載されている。
ンチのコーナー部分において過大な電界が生ずるという
問題がある。このトレンチのコーナー部分における過大
な電界によってなだれ降伏が生じ、これは、これらの部
位におけるゲート酸化層が損なわれたり、断絶すること
になる原因となる。米国特許第５，０７２，２６６号明
細書には、ゲート酸化層における電界強度を低減すべく
セルの中央部分に深いボディ拡散領域を設けたＭＯＳＦ
ＥＴが記載されている。
【０００７】このＭＯＳＦＥＴでは、デバイスの表面上
にソース−ボディ短絡部分を設け、かつ深いボディ拡散
領域を形成する必要があるため、セル密度に上限が生
じ、ＭＯＳＦＥＴのオン抵抗が増加することになる。
にソース−ボディ短絡部分を設け、かつ深いボディ拡散
領域を形成する必要があるため、セル密度に上限が生
じ、ＭＯＳＦＥＴのオン抵抗が増加することになる。
【０００８】従って、デバイスのセル密度を制限しない
ような形で、ゲート酸化層を電界のストレスによる損傷
から保護するような、双方向電流阻止機能を備えた（bi
directional current blocking）パワーＭＯＳＦＥＴが
必要となる。
ような形で、ゲート酸化層を電界のストレスによる損傷
から保護するような、双方向電流阻止機能を備えた（bi
directional current blocking）パワーＭＯＳＦＥＴが
必要となる。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、デバイスのセル密度を損なわずにゲート酸化層を電
界による損傷から保護できる、双方向電流阻止機能を備
えたトレンチ型パワーＭＯＳＦＥＴを提供することであ
る。
は、デバイスのセル密度を損なわずにゲート酸化層を電
界による損傷から保護できる、双方向電流阻止機能を備
えたトレンチ型パワーＭＯＳＦＥＴを提供することであ
る。
【００１０】
【課題を解決するための手段】本発明のパワーＭＯＳＦ
ＥＴにおいては、半導体材料（基板または基板上に形成
されたエピタキシャル層）の表面上に形成されたトレン
チの中にゲートが設けられる。ゲートは一定のパターン
を描くように形成され、これにより複数の能動ＭＯＳＦ
ＥＴが画定される。この能動ＭＯＳＦＥＴセルにおいて
は、ソース領域は、基板（またはエピタキシャル層）の
表面上に形成され、ボディ領域は、ソース領域の下に形
成される。ボディ領域は能動ＭＯＳＦＥＴセルの表面に
露出するまで延在せず、ＭＯＳＦＥＴセルの外側の領域
に達するまで横向きに延在し、表面に露出する。ＭＯＳ
ＦＥＴセルの外側の領域においては、ボディ領域への電
気的コンタクト部分が形成される。これによって、ボデ
ィ領域にソース及びドレインとは別個にバイアスをかけ
ることが可能となり、典型的な３端子パワーＭＯＳＦＥ
Ｔを４端子デバイスに変えることが可能となる。このよ
うにして、ボディ−ソース及びボディ−ドレインの接合
部において形成された固有ダイオードに順バイアスがか
からないようにすることが可能となる。
ＥＴにおいては、半導体材料（基板または基板上に形成
されたエピタキシャル層）の表面上に形成されたトレン
チの中にゲートが設けられる。ゲートは一定のパターン
を描くように形成され、これにより複数の能動ＭＯＳＦ
ＥＴが画定される。この能動ＭＯＳＦＥＴセルにおいて
は、ソース領域は、基板（またはエピタキシャル層）の
表面上に形成され、ボディ領域は、ソース領域の下に形
成される。ボディ領域は能動ＭＯＳＦＥＴセルの表面に
露出するまで延在せず、ＭＯＳＦＥＴセルの外側の領域
に達するまで横向きに延在し、表面に露出する。ＭＯＳ
ＦＥＴセルの外側の領域においては、ボディ領域への電
気的コンタクト部分が形成される。これによって、ボデ
ィ領域にソース及びドレインとは別個にバイアスをかけ
ることが可能となり、典型的な３端子パワーＭＯＳＦＥ
Ｔを４端子デバイスに変えることが可能となる。このよ
うにして、ボディ−ソース及びボディ−ドレインの接合
部において形成された固有ダイオードに順バイアスがか
からないようにすることが可能となる。
【００１１】本発明に基づく実施例の１つにおいては、
ＭＯＳＦＥＴセルはエピタキシャル層上に一連の平行な
「ストライプ形状」をなすように形成され、各セルは平
行なゲートトレンチによって両側を囲まれる形となる。
ＭＯＳＦＥＴセルにおけるボディ領域はセルに直交する
方向に延びるボディコンタクトバスと電気的接触をな
す。このボディコンタクトバスは金属層及び／若しくは
ボディ領域と同じ導電型の埋没領域を含み得る。
ＭＯＳＦＥＴセルはエピタキシャル層上に一連の平行な
「ストライプ形状」をなすように形成され、各セルは平
行なゲートトレンチによって両側を囲まれる形となる。
ＭＯＳＦＥＴセルにおけるボディ領域はセルに直交する
方向に延びるボディコンタクトバスと電気的接触をな
す。このボディコンタクトバスは金属層及び／若しくは
ボディ領域と同じ導電型の埋没領域を含み得る。
【００１２】本発明の別の実施例によれば、ボディ領域
と同じ導電型の比較的深い拡散領域をＭＯＳＦＥＴセル
の外部に設け、これによってトレンチのコーナー部分に
おける電界強度が制御される。実施例の１つにおいて
は、選択された能動ＭＯＳＦＥＴセルが深い拡散領域を
有する非能動セルで置き換えられる。このパターンはＭ
ＯＳＦＥＴ全体に亘って反復され、また、予め定められ
た数の能動セルに対して１つの非能動セルが存在する形
となる。能動ＭＯＳＦＥＴセルは（米国特許第５，０７
２，２６６号明細書に記載されているような）深い拡散
領域は含まず、従って、この能動セルを用いることによ
り、深いボディ拡散領域を含むようなＭＯＳＦＥＴセル
を用いた場合よりも、セルの配置密度を高め得る。
と同じ導電型の比較的深い拡散領域をＭＯＳＦＥＴセル
の外部に設け、これによってトレンチのコーナー部分に
おける電界強度が制御される。実施例の１つにおいて
は、選択された能動ＭＯＳＦＥＴセルが深い拡散領域を
有する非能動セルで置き換えられる。このパターンはＭ
ＯＳＦＥＴ全体に亘って反復され、また、予め定められ
た数の能動セルに対して１つの非能動セルが存在する形
となる。能動ＭＯＳＦＥＴセルは（米国特許第５，０７
２，２６６号明細書に記載されているような）深い拡散
領域は含まず、従って、この能動セルを用いることによ
り、深いボディ拡散領域を含むようなＭＯＳＦＥＴセル
を用いた場合よりも、セルの配置密度を高め得る。
【００１３】また、非能動セルにおける深い拡散領域を
ボディコンタクトバスと接続をなさしめ、能動セルにお
けるボディ領域が非能動セルにおける深い拡散領域に電
気的に短絡される形とすることが望ましい。
ボディコンタクトバスと接続をなさしめ、能動セルにお
けるボディ領域が非能動セルにおける深い拡散領域に電
気的に短絡される形とすることが望ましい。
【００１４】
【発明の実施の形態】図１は、本発明に基づくＮチャネ
ルパワーＭＯＳＦＥＴ１０の、図３Ａの断面Ｉ−Ｉで切
った三次元断面図である。ＭＯＳＦＥＴ１０は、Ｎ＋シ
リコン基板１２の表面上に成長させることによって設け
られたＮ−シリコンエピタキシャル層１１を含む。ポリ
シリコンゲート１３Ａ及び１３Ｂは、エピタキシャル層
１１の上側表面にエッチングによって設けられた一対の
平行なトレンチの中に形成される。ゲート１３Ａ及び１
３Ｂは互いに電気的に接続され、それぞれ絶縁性二酸化
シリコン層１４Ａ及び１４Ｂによって囲まれている。
ルパワーＭＯＳＦＥＴ１０の、図３Ａの断面Ｉ−Ｉで切
った三次元断面図である。ＭＯＳＦＥＴ１０は、Ｎ＋シ
リコン基板１２の表面上に成長させることによって設け
られたＮ−シリコンエピタキシャル層１１を含む。ポリ
シリコンゲート１３Ａ及び１３Ｂは、エピタキシャル層
１１の上側表面にエッチングによって設けられた一対の
平行なトレンチの中に形成される。ゲート１３Ａ及び１
３Ｂは互いに電気的に接続され、それぞれ絶縁性二酸化
シリコン層１４Ａ及び１４Ｂによって囲まれている。
【００１５】ゲート１３Ａと１３Ｂとの間に存在する能
動ＭＯＳＦＥＴセル１５は、Ｐボディ領域１６及びＮ＋
ソース領域１７を有する。Ｎ＋基板１２はＭＯＳＦＥＴ
１０のドレインとしての役目を果たし、これがデバイス
の底部をなす形となっていてもよい。これとは別に、Ｎ
＋基板の代わりに埋没Ｎ＋層をドレインとして用いても
よく、このドレインは、例えばＮ＋シンカー領域及び上
側コンタクト部分によって構造の上側と連絡する形にす
ることができる。
動ＭＯＳＦＥＴセル１５は、Ｐボディ領域１６及びＮ＋
ソース領域１７を有する。Ｎ＋基板１２はＭＯＳＦＥＴ
１０のドレインとしての役目を果たし、これがデバイス
の底部をなす形となっていてもよい。これとは別に、Ｎ
＋基板の代わりに埋没Ｎ＋層をドレインとして用いても
よく、このドレインは、例えばＮ＋シンカー領域及び上
側コンタクト部分によって構造の上側と連絡する形にす
ることができる。
【００１６】ボディ領域１６は、セル１５内部において
は構造の表面に露出せず、Ｎ＋ソース領域１７の後ろ側
で表面に露出する形となっている。比較的浅いＰ＋コン
タクト領域１８はＰボディ領域が表面に露出する部位に
おいて形成される。深いＰ＋拡散領域１９は、ゲート１
３Ｂ及びその隣のゲート（図１においては示されていな
い）の間の表面の部分から下向きに延在する。
は構造の表面に露出せず、Ｎ＋ソース領域１７の後ろ側
で表面に露出する形となっている。比較的浅いＰ＋コン
タクト領域１８はＰボディ領域が表面に露出する部位に
おいて形成される。深いＰ＋拡散領域１９は、ゲート１
３Ｂ及びその隣のゲート（図１においては示されていな
い）の間の表面の部分から下向きに延在する。
【００１７】図２は、ＭＯＳＦＥＴ１０の図３Ａの断面
ＩＩ−ＩＩで切った別の断面図であり、ゲート１３Ｃに
向かって横向きに延在する深いＰ＋拡散領域１９が示さ
れている。更に、図２には、Ｎ＋ソース領域１１に接触
するソースコンタクトバス２０、及び深いＰ＋拡散領域
１９に接触するボディコンタクトバス２１となる金属層
が示されている。Ｐ−ボディ領域１６への接続がいかに
なされるかについて、以下に述べる。酸化絶縁性層２２
はエピタキシャル層１１の上側表面上を覆っているが、
この絶縁性層２２はコンタクトホール２３及びコンタク
トホール２４のところで途切れており、コンタクトホー
ル２３においてはソースコンタクトバス２０とＮ＋ソー
ス領域１７とが接続をなし、コンタクトホール２４にお
いてはボディコンタクトバス２１と深いＰ＋拡散領域１
９とが接続をなす。
ＩＩ−ＩＩで切った別の断面図であり、ゲート１３Ｃに
向かって横向きに延在する深いＰ＋拡散領域１９が示さ
れている。更に、図２には、Ｎ＋ソース領域１１に接触
するソースコンタクトバス２０、及び深いＰ＋拡散領域
１９に接触するボディコンタクトバス２１となる金属層
が示されている。Ｐ−ボディ領域１６への接続がいかに
なされるかについて、以下に述べる。酸化絶縁性層２２
はエピタキシャル層１１の上側表面上を覆っているが、
この絶縁性層２２はコンタクトホール２３及びコンタク
トホール２４のところで途切れており、コンタクトホー
ル２３においてはソースコンタクトバス２０とＮ＋ソー
ス領域１７とが接続をなし、コンタクトホール２４にお
いてはボディコンタクトバス２１と深いＰ＋拡散領域１
９とが接続をなす。
【００１８】図３ＡはＭＯＳＦＥＴ１０の平面図であ
る。図に示すように、ソースコンタクトバス２０はコン
タクト２３においてＮ＋ソース領域１７と接続をなす。
ここで、コンタクト２３は図において矩形のものとして
示されているが、このコンタクトは細長い途切れなく続
くストライプ形状、断続的なストライプ形状、または長
方形といった別の形状のものでもよい。ボディコンタク
トバス２１は、浅いＰ＋コンタクト領域１８及び深いＰ
＋領域１９の上に延在し、コンタクト３３によってＰボ
ディ領域１６（図３においては見えない位置にある）と
接続をなし、コンタクト２４によって深いＰ＋拡散領域
１９と接続をなす。バス２０及び２１は、絶縁性層２２
（図３においては示されていない）によってエピタキシ
ャル層１１の上側表面から絶縁される。更に、ボディコ
ンタクトバス２１は、コンタクト３４においてボディコ
ンタクトバス２１の下において長く延びる形で設けられ
た深いＰ＋領域３５と接続をなす。この結果、バス２１
は（浅いＰ＋コンタクト領域１８を通して）Ｐボディ領
域１６及び深いＰ＋領域１９との双方と接続をなすこと
になる。深いＰ＋領域３５はＰボディ領域１６と深いＰ
＋領域１９への追加的な電流経路となる。
る。図に示すように、ソースコンタクトバス２０はコン
タクト２３においてＮ＋ソース領域１７と接続をなす。
ここで、コンタクト２３は図において矩形のものとして
示されているが、このコンタクトは細長い途切れなく続
くストライプ形状、断続的なストライプ形状、または長
方形といった別の形状のものでもよい。ボディコンタク
トバス２１は、浅いＰ＋コンタクト領域１８及び深いＰ
＋領域１９の上に延在し、コンタクト３３によってＰボ
ディ領域１６（図３においては見えない位置にある）と
接続をなし、コンタクト２４によって深いＰ＋拡散領域
１９と接続をなす。バス２０及び２１は、絶縁性層２２
（図３においては示されていない）によってエピタキシ
ャル層１１の上側表面から絶縁される。更に、ボディコ
ンタクトバス２１は、コンタクト３４においてボディコ
ンタクトバス２１の下において長く延びる形で設けられ
た深いＰ＋領域３５と接続をなす。この結果、バス２１
は（浅いＰ＋コンタクト領域１８を通して）Ｐボディ領
域１６及び深いＰ＋領域１９との双方と接続をなすこと
になる。深いＰ＋領域３５はＰボディ領域１６と深いＰ
＋領域１９への追加的な電流経路となる。
【００１９】図３Ｂは、図３Ａに示す断面ＩＩＩＢ−Ｉ
ＩＩＢで切った断面図である。図３Ｂには、特にＰボデ
ィ領域１６がどのようにＮ＋ソース領域１７の終端部を
越えて延在し、Ｐ＋コンタクト領域１８及びコンタクト
３３を通してボディコンタクトバス２１と接続をなして
いるかが示されている。図３Ｂには、コンタクト３４を
通してボディコンタクトバス２１との接続をなす深いＰ
＋領域３５も示されている。
ＩＩＢで切った断面図である。図３Ｂには、特にＰボデ
ィ領域１６がどのようにＮ＋ソース領域１７の終端部を
越えて延在し、Ｐ＋コンタクト領域１８及びコンタクト
３３を通してボディコンタクトバス２１と接続をなして
いるかが示されている。図３Ｂには、コンタクト３４を
通してボディコンタクトバス２１との接続をなす深いＰ
＋領域３５も示されている。
【００２０】図４は、ＭＯＳＦＥＴ１０の等価回路図で
ある。図に示すように、ＭＯＳＦＥＴ１０は、従来のよ
うなゲート（１３Ａ、１３Ｂ）、ソース（Ｎ＋領域１
７）、及びドレイン（Ｎ＋基板１２）への接続部分を有
する４端子デバイスである。更に、ボディコンタクトバ
ス２１及び２４を通してボディ領域１６及び深いＰ＋領
域１９への接続が共通になされる。ダイオードＤ１はセ
ル１５内部のＮ＋ソース１７とＰボディ１６との間の接
合部に存在する。ダイオードＤ２は、Ｐボディ１６及び
ドレイン（Ｎ−エピタキシャル層１１及びＮ＋基板１
２）の間の接合部に存在し、ツェナーダイオードＤ３は
Ｐ＋領域１９及びドレイン（Ｎ−エピタキシャル層１１
及びＮ＋基板１２）の間の接合部に存在する。図１及び
図４から明らかなように、ダイオードＤ２及びＤ３は並
列に接続される。
ある。図に示すように、ＭＯＳＦＥＴ１０は、従来のよ
うなゲート（１３Ａ、１３Ｂ）、ソース（Ｎ＋領域１
７）、及びドレイン（Ｎ＋基板１２）への接続部分を有
する４端子デバイスである。更に、ボディコンタクトバ
ス２１及び２４を通してボディ領域１６及び深いＰ＋領
域１９への接続が共通になされる。ダイオードＤ１はセ
ル１５内部のＮ＋ソース１７とＰボディ１６との間の接
合部に存在する。ダイオードＤ２は、Ｐボディ１６及び
ドレイン（Ｎ−エピタキシャル層１１及びＮ＋基板１
２）の間の接合部に存在し、ツェナーダイオードＤ３は
Ｐ＋領域１９及びドレイン（Ｎ−エピタキシャル層１１
及びＮ＋基板１２）の間の接合部に存在する。図１及び
図４から明らかなように、ダイオードＤ２及びＤ３は並
列に接続される。
【００２１】ＭＯＳＦＥＴセル内部にソース−ボディ短
絡部分を組み込んだ多くのバーチカルパワーＭＯＳＦＥ
Ｔと異なり、図１〜図４に示す実施例においては、Ｎ＋
ソース−ボディ間のダイオード（Ｄ１）、またはドレイ
ン−ボディ間のダイオード（Ｄ２）に順バイアスがかか
ることを防止すべく、Ｐボディ領域１６に独立してバイ
アスをかけることが可能となっている。ダイオードＤ１
の最大降伏電圧は、Ｎ＋ソース１７の終端部となり、か
つＰボディ領域１６が始まる領域の表面のドーピング濃
度によって設定される。Ｐボディ領域１６上は、ゲート
１３Ａ及び１３Ｂの間の「ストライプ形状」の残りの部
分に沿って、Ｎ＋ソース１７の下に埋没されて表面には
露出せず、これにより表面における電圧降伏が回避され
ることになる。
絡部分を組み込んだ多くのバーチカルパワーＭＯＳＦＥ
Ｔと異なり、図１〜図４に示す実施例においては、Ｎ＋
ソース−ボディ間のダイオード（Ｄ１）、またはドレイ
ン−ボディ間のダイオード（Ｄ２）に順バイアスがかか
ることを防止すべく、Ｐボディ領域１６に独立してバイ
アスをかけることが可能となっている。ダイオードＤ１
の最大降伏電圧は、Ｎ＋ソース１７の終端部となり、か
つＰボディ領域１６が始まる領域の表面のドーピング濃
度によって設定される。Ｐボディ領域１６上は、ゲート
１３Ａ及び１３Ｂの間の「ストライプ形状」の残りの部
分に沿って、Ｎ＋ソース１７の下に埋没されて表面には
露出せず、これにより表面における電圧降伏が回避され
ることになる。
【００２２】ダイオードＤ１はボディが普通のドーピン
グ濃度の場合には、典型的には６Ｖ〜１２Ｖの降伏電圧
を示す。ダイオードＤ１の降伏電圧は、通常のいかなる
プロセスを用いた場合においても１５Ｖを越えることは
ほとんどない。ダイオードＤ２の降伏電圧は実質的に６
Ｖ〜６０Ｖに設定することができ、充電器を含む多くの
アプリケーションにおいて望ましい電圧である１５Ｖま
たは３０Ｖがこの範囲に含まれる。ダイオードＤ２の降
伏電圧の選択が不適切であると、トレンチのコーナー部
分における電界が強くなることがある。
グ濃度の場合には、典型的には６Ｖ〜１２Ｖの降伏電圧
を示す。ダイオードＤ１の降伏電圧は、通常のいかなる
プロセスを用いた場合においても１５Ｖを越えることは
ほとんどない。ダイオードＤ２の降伏電圧は実質的に６
Ｖ〜６０Ｖに設定することができ、充電器を含む多くの
アプリケーションにおいて望ましい電圧である１５Ｖま
たは３０Ｖがこの範囲に含まれる。ダイオードＤ２の降
伏電圧の選択が不適切であると、トレンチのコーナー部
分における電界が強くなることがある。
【００２３】この問題は、深いＰ＋ダイオード（Ｄ３）
の存在によって低減される。この深いＰ＋ダイオードで
は電界が高くなる前に降伏が生ずる。これがないと、ト
レンチのコーナー部分における衝突電離によってホット
キャリヤ（hot carrier）が形成されることもあり得
る。ダイオードＤ３による電圧クランプは、ダイオード
Ｄ３をダイオードＤ２の降伏電圧よりも低い降伏電圧を
有するように設計し、かつ深いＰ＋領域１９（ダイオー
ド３のアノード）をボディコンタクトバス２０を介して
Ｐボディ領域１６（ダイオードＤ２のアノード）に接続
することによって実現される。ダイオードＤ３の降伏電
圧は、深いＰ＋領域１９のドーパント濃度を変化させた
り、または深いＰ＋領域１９の底部とＮ＋基板１２との
間の距離を変えることによって調節してもよい。適切な
クランプ電圧は、深いＰ＋領域１９の底部とＮ＋基板１
２との間のネット間隔を０．５〜２．５μｍとすること
によって得られる。ダイオードＤ３のようなＰＩＮダイ
オードの降伏電圧を、ドーピング濃度、及び中間領域ま
たは「固有」領域の幅の関数として示したグラフは、
Ｓ．Ｍ．Ｓｚｅ著“Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，Ｓｅｃｏｎｄ Ｅ
ｄｉｔｉｏｎ”（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ
より１９８１年刊）の１０５頁のＦｉｇ．３２に記載さ
れており、ここではこれを参照されたい。
の存在によって低減される。この深いＰ＋ダイオードで
は電界が高くなる前に降伏が生ずる。これがないと、ト
レンチのコーナー部分における衝突電離によってホット
キャリヤ（hot carrier）が形成されることもあり得
る。ダイオードＤ３による電圧クランプは、ダイオード
Ｄ３をダイオードＤ２の降伏電圧よりも低い降伏電圧を
有するように設計し、かつ深いＰ＋領域１９（ダイオー
ド３のアノード）をボディコンタクトバス２０を介して
Ｐボディ領域１６（ダイオードＤ２のアノード）に接続
することによって実現される。ダイオードＤ３の降伏電
圧は、深いＰ＋領域１９のドーパント濃度を変化させた
り、または深いＰ＋領域１９の底部とＮ＋基板１２との
間の距離を変えることによって調節してもよい。適切な
クランプ電圧は、深いＰ＋領域１９の底部とＮ＋基板１
２との間のネット間隔を０．５〜２．５μｍとすること
によって得られる。ダイオードＤ３のようなＰＩＮダイ
オードの降伏電圧を、ドーピング濃度、及び中間領域ま
たは「固有」領域の幅の関数として示したグラフは、
Ｓ．Ｍ．Ｓｚｅ著“Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，Ｓｅｃｏｎｄ Ｅ
ｄｉｔｉｏｎ”（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ
より１９８１年刊）の１０５頁のＦｉｇ．３２に記載さ
れており、ここではこれを参照されたい。
【００２４】実際には、固有ダイオードＤ２とクランピ
ングダイオードＤ３の相対的な降伏電圧を選択すると
き、それは通常信頼性を考慮して決められるが、一般
に、ダイオードＤ３の降伏電圧は、ダイオードＤ２の降
伏電圧より低く設定すべきである。逆の極端な場合につ
いていえば、ダイオードＤ３の降伏電圧を、ダイオード
Ｄ２の降伏電圧の５０％よりも低く抑える必要はあまり
ない。
ングダイオードＤ３の相対的な降伏電圧を選択すると
き、それは通常信頼性を考慮して決められるが、一般
に、ダイオードＤ３の降伏電圧は、ダイオードＤ２の降
伏電圧より低く設定すべきである。逆の極端な場合につ
いていえば、ダイオードＤ３の降伏電圧を、ダイオード
Ｄ２の降伏電圧の５０％よりも低く抑える必要はあまり
ない。
【００２５】図５は、埋没ボディバス５２を切断するよ
うに切ったＭＯＳＦＥＴ５０の断面図であって、互いに
接続されたボディ領域を有する別のバス構造が示されて
いる。ボディバス５２は、図３Ａに示すボディコンタク
トバス２１の代わりに設けられるものでなければならな
い。図１の深いＰ＋領域１９に似た深いＰ＋領域５１
は、トレンチゲート５４Ａの一方の側に当接し、ＭＯＳ
ＦＥＴセル５５の電界に対する保護手段となる。ＭＯＳ
ＦＥＴセル５５のＮ＋ソース領域５６も、Ｐ−ボディ領
域５７の、ＭＯＳＦＥＴセル６５から延長した部分とし
て示されている。トレンチゲート５４Ａ及び５４Ｂが埋
没ボディバス５２を完全に横切って延在し、ＭＯＳＦＥ
Ｔセルの埋没ボディバス５２の反対側（図示せず）を画
定していることに注意されたい。
うに切ったＭＯＳＦＥＴ５０の断面図であって、互いに
接続されたボディ領域を有する別のバス構造が示されて
いる。ボディバス５２は、図３Ａに示すボディコンタク
トバス２１の代わりに設けられるものでなければならな
い。図１の深いＰ＋領域１９に似た深いＰ＋領域５１
は、トレンチゲート５４Ａの一方の側に当接し、ＭＯＳ
ＦＥＴセル５５の電界に対する保護手段となる。ＭＯＳ
ＦＥＴセル５５のＮ＋ソース領域５６も、Ｐ−ボディ領
域５７の、ＭＯＳＦＥＴセル６５から延長した部分とし
て示されている。トレンチゲート５４Ａ及び５４Ｂが埋
没ボディバス５２を完全に横切って延在し、ＭＯＳＦＥ
Ｔセルの埋没ボディバス５２の反対側（図示せず）を画
定していることに注意されたい。
【００２６】埋没バス５２は、Ｐ−ボディ領域５７に当
接し、ゲート５４Ａ及び５４Ｂの下側に延在する深いＰ
＋領域５３を有し、これにより構造表面の金属バスが不
要となる。図のように、深いＰ＋領域５３はＮ＋ソース
領域５６の末端部から離隔される形で設けられ、高濃度
のドーピングをなされたＰ＋／Ｎ接合部が表面に形成さ
れないようにしている。これによって、図４に示すソー
ス−ボディダイオードＤ１の降伏電圧を著しく低下させ
ることができる。しかし、このことで双方向電流阻止機
能を備えたデバイスとしてのＭＯＳＦＥＴ５０の効率は
低下する。
接し、ゲート５４Ａ及び５４Ｂの下側に延在する深いＰ
＋領域５３を有し、これにより構造表面の金属バスが不
要となる。図のように、深いＰ＋領域５３はＮ＋ソース
領域５６の末端部から離隔される形で設けられ、高濃度
のドーピングをなされたＰ＋／Ｎ接合部が表面に形成さ
れないようにしている。これによって、図４に示すソー
ス−ボディダイオードＤ１の降伏電圧を著しく低下させ
ることができる。しかし、このことで双方向電流阻止機
能を備えたデバイスとしてのＭＯＳＦＥＴ５０の効率は
低下する。
【００２７】図６に示すように、１つのＭＯＳＦＥＴが
図３Ａのボディコンタクトバス２１と図５の埋没ボディ
バス５２とを結合する形にしてもよい。ＭＯＳＦＥＴ６
０において、ソースコンタクト金属部分６１の比較的大
きなブロックはＭＯＳＦＥＴセル（図示せず）の上に伸
び、それと共にコンタクト部分が絶縁層を通して延在
し、金属６１と個々のＭＯＳＦＥＴセルのソース領域と
を結合している。金属のボディコンタクトバス６２は、
図３のバス２１と同様にＭＯＳＦＥＴセルに直交して延
びる形で設けられ、図５のバス５２に似た埋没ボディコ
ンタクトバス６３は金属バス６２の間にそれに平行に延
びる形で設けられる。図２の金属バス２１に似た深いＰ
＋バス６４は（図１及び図３に示す深いＰ＋領域１９と
似た）深いＰ＋領域の上に延在しており、ライン６４の
両側の選択された数のＭＯＳＦＥＴセルに対して電界を
低く抑えるための手段となる。この結果出来上がった構
造においては、金属部分と、ＭＯＳＦＥＴセルに直交し
て延びる埋没Ｐ＋バスと、ＭＯＳＦＥＴセルに平行に延
びる埋没Ｐ＋バスとが存在し、これらが結合して、ＭＯ
ＳＦＥＴセル内部のボディ領域との個別のコンタクト部
分を形成している。直交する埋没Ｐ＋バスを、ＭＯＳＦ
ＥＴセルのＮ＋ソース領域から離隔された形で設け、シ
リコンの表面における高濃度のドーピングをなされたＰ
＋／Ｎ＋接合部分において不要な電圧降伏が生じないよ
うにすべきである。深いＰ＋バスが、Ｎ＋ソースとＰ−
ボディ領域との間の接合部における降伏電圧に影響を与
えるのを防止すべく、深いＰ＋バスは、深いＰ＋バスの
横向きの拡散部分と（典型的にはその８０％の深さの部
分において）少なくとも等距離だけＮ＋ソース領域から
離隔された形とすべきである。深いＰ＋バスとＮ＋ソー
ス領域との間の横方向の間隔は、一般的には１〜８μｍ
であり、典型的には４μｍである。バス６１及び６２に
厚い金属が用いられる場合には、金属間の間隔法則（me
tal-to-metal spacing rules）に従って間隔は広げられ
る必要がある場合がある。バスの数及び間隔も、良好な
ボディコンタクトのために、犠牲にすることを厭わない
ＭＯＳＦＥＴセル上の面積の程度によって決定される。
図３Ａのボディコンタクトバス２１と図５の埋没ボディ
バス５２とを結合する形にしてもよい。ＭＯＳＦＥＴ６
０において、ソースコンタクト金属部分６１の比較的大
きなブロックはＭＯＳＦＥＴセル（図示せず）の上に伸
び、それと共にコンタクト部分が絶縁層を通して延在
し、金属６１と個々のＭＯＳＦＥＴセルのソース領域と
を結合している。金属のボディコンタクトバス６２は、
図３のバス２１と同様にＭＯＳＦＥＴセルに直交して延
びる形で設けられ、図５のバス５２に似た埋没ボディコ
ンタクトバス６３は金属バス６２の間にそれに平行に延
びる形で設けられる。図２の金属バス２１に似た深いＰ
＋バス６４は（図１及び図３に示す深いＰ＋領域１９と
似た）深いＰ＋領域の上に延在しており、ライン６４の
両側の選択された数のＭＯＳＦＥＴセルに対して電界を
低く抑えるための手段となる。この結果出来上がった構
造においては、金属部分と、ＭＯＳＦＥＴセルに直交し
て延びる埋没Ｐ＋バスと、ＭＯＳＦＥＴセルに平行に延
びる埋没Ｐ＋バスとが存在し、これらが結合して、ＭＯ
ＳＦＥＴセル内部のボディ領域との個別のコンタクト部
分を形成している。直交する埋没Ｐ＋バスを、ＭＯＳＦ
ＥＴセルのＮ＋ソース領域から離隔された形で設け、シ
リコンの表面における高濃度のドーピングをなされたＰ
＋／Ｎ＋接合部分において不要な電圧降伏が生じないよ
うにすべきである。深いＰ＋バスが、Ｎ＋ソースとＰ−
ボディ領域との間の接合部における降伏電圧に影響を与
えるのを防止すべく、深いＰ＋バスは、深いＰ＋バスの
横向きの拡散部分と（典型的にはその８０％の深さの部
分において）少なくとも等距離だけＮ＋ソース領域から
離隔された形とすべきである。深いＰ＋バスとＮ＋ソー
ス領域との間の横方向の間隔は、一般的には１〜８μｍ
であり、典型的には４μｍである。バス６１及び６２に
厚い金属が用いられる場合には、金属間の間隔法則（me
tal-to-metal spacing rules）に従って間隔は広げられ
る必要がある場合がある。バスの数及び間隔も、良好な
ボディコンタクトのために、犠牲にすることを厭わない
ＭＯＳＦＥＴセル上の面積の程度によって決定される。
【００２８】図７Ａ及び図７ＢはＭＯＳＦＥＴセルと埋
没ボディバスとの間の交差部分の２つの形状を示した図
である。図７Ａにおいて、Ｎ＋ソースは途中で切れてい
るが、図７ＢにおいてはＮ＋ソース領域７７は埋没Ｐ＋
バス７０を越えて延びる形となっている。図７Ｂの構成
において、深いＰ＋７０とＮ＋ソース領域７７との間の
ダイオード（Ｄ１）の降伏電圧は図７Ａの実施例のそれ
よりも低い。また、それにも関わらず、図７Ｂの実施例
では、寄生ＰＮＰトランジスタの機能の抑制も非常に良
好で、かつより頑丈なデバイスが実現される。
没ボディバスとの間の交差部分の２つの形状を示した図
である。図７Ａにおいて、Ｎ＋ソースは途中で切れてい
るが、図７ＢにおいてはＮ＋ソース領域７７は埋没Ｐ＋
バス７０を越えて延びる形となっている。図７Ｂの構成
において、深いＰ＋７０とＮ＋ソース領域７７との間の
ダイオード（Ｄ１）の降伏電圧は図７Ａの実施例のそれ
よりも低い。また、それにも関わらず、図７Ｂの実施例
では、寄生ＰＮＰトランジスタの機能の抑制も非常に良
好で、かつより頑丈なデバイスが実現される。
【００２９】図８は、ＭＯＳＦＥＴセル８０の深いＰ＋
拡散領域８１を示す図であり、実際、図８に示すように
各ＭＯＳＦＥＴセルに深いＰ＋領域を追加することもで
きる。米国特許第５，０７２，２６６号明細書に記載さ
れているとおり、深いＰ＋拡散領域８１によって、トレ
ンチ８２Ａ及び８２Ｂのコーナー部分における電界を低
く抑えることができる。しかしＰボディ８３はＮ＋ソー
ス８４には短絡されない。図８は、ＭＯＳＦＥＴセル８
０の断面図であり、図７Ａ及び図７Ｂは、埋没Ｐ＋バス
とＭＯＳＦＥＴセルの延長部分との交差部分の断面図で
あるということに注意されたい。
拡散領域８１を示す図であり、実際、図８に示すように
各ＭＯＳＦＥＴセルに深いＰ＋領域を追加することもで
きる。米国特許第５，０７２，２６６号明細書に記載さ
れているとおり、深いＰ＋拡散領域８１によって、トレ
ンチ８２Ａ及び８２Ｂのコーナー部分における電界を低
く抑えることができる。しかしＰボディ８３はＮ＋ソー
ス８４には短絡されない。図８は、ＭＯＳＦＥＴセル８
０の断面図であり、図７Ａ及び図７Ｂは、埋没Ｐ＋バス
とＭＯＳＦＥＴセルの延長部分との交差部分の断面図で
あるということに注意されたい。
【００３０】例えば、図７Ｂ及び図８の実施例の、ソー
ス領域とボディ領域間の降伏電圧を６Ｖに設定すること
ができる。従って、この双方向性ＭＯＳＦＥＴが３Ｖの
電圧をブロックすることが必要である場合には、この実
施例は十分な特性を有するものとなる。しかし、印加さ
れる電圧が８Ｖの場合は、このＭＯＳＦＥＴでは不十分
であり、降伏電圧として１０Ｖ〜１２Ｖの特性を有する
ものが必要となる。更に、図８に示すＭＯＳＦＥＴのオ
ン抵抗は一般に図１及び図２のＭＯＳＦＥＴのオン抵抗
よりも高い。この理由は、ＭＯＳＦＥＴセル内部の深い
Ｐ＋領域が横向きに広がることがあるからである。従っ
て、ゲート間の間隔を更に広く取って、Ｐ＋ドーパント
がチャネル領域に入ってＭＯＳＦＥＴの閾値電圧を変え
るようなことが起こらないようにしなければならない。
ゲート間の間隔を広げることによって、セル密度は小さ
くなり、一般にデバイスのオン抵抗は増加する。
ス領域とボディ領域間の降伏電圧を６Ｖに設定すること
ができる。従って、この双方向性ＭＯＳＦＥＴが３Ｖの
電圧をブロックすることが必要である場合には、この実
施例は十分な特性を有するものとなる。しかし、印加さ
れる電圧が８Ｖの場合は、このＭＯＳＦＥＴでは不十分
であり、降伏電圧として１０Ｖ〜１２Ｖの特性を有する
ものが必要となる。更に、図８に示すＭＯＳＦＥＴのオ
ン抵抗は一般に図１及び図２のＭＯＳＦＥＴのオン抵抗
よりも高い。この理由は、ＭＯＳＦＥＴセル内部の深い
Ｐ＋領域が横向きに広がることがあるからである。従っ
て、ゲート間の間隔を更に広く取って、Ｐ＋ドーパント
がチャネル領域に入ってＭＯＳＦＥＴの閾値電圧を変え
るようなことが起こらないようにしなければならない。
ゲート間の間隔を広げることによって、セル密度は小さ
くなり、一般にデバイスのオン抵抗は増加する。
【００３１】図９は、図８に示す実施例の三次元図であ
って、深いＰ＋拡散領域８１がボディコンタクト領域９
０によって中断されているところが示されている。（ボ
ディコンタクト領域９０の表面上の金属バスは示されて
いない。）図９の右側から見た断面の断面図である図１
０に示すように、深いＰ＋拡散領域８１は、表面上に、
ソース−ボディ間のダイオード（Ｄ１）の降伏電圧を下
げる効果のあるＮ＋／Ｐ＋接合部分が形成されるのを回
避すべく、Ｎ＋ソース領域８４に達しないところに終端
部分が設けられている。Ｐ＋拡散領域８１がＮ＋ソース
領域８４の末端部を越えて延在する場合、半導体材料表
面上の拡散領域は高いドーパント濃度を有するため、Ｐ
＋ドーパントが表面のＮ＋ソースに隣接する部分に入っ
てゆくことがある。同様に、図１０に示すように、浅い
Ｐ＋コンタクト領域８５には、それが横向きに広がっ
て、（図１０の点線に示すように）Ｎ＋ソース領域８４
に出合う形とならないように、マスクを通して形成され
るべきである。これとは別に、浅いＰ＋領域８５の代わ
りに深いＰ＋拡散領域を用いることもできるが、この場
合は、２つの高濃度ドーピング領域が併合することのな
いように、この深いＰ＋拡散領域は、Ｎ＋ソース領域８
４から十分間隔をおいて設けられなければならない。こ
れによってセルの密度は低下することが多い。図１０に
は、Ｐ＋コンタクト領域８５の表面の金属ボディコンタ
クトバス１００も示されている
って、深いＰ＋拡散領域８１がボディコンタクト領域９
０によって中断されているところが示されている。（ボ
ディコンタクト領域９０の表面上の金属バスは示されて
いない。）図９の右側から見た断面の断面図である図１
０に示すように、深いＰ＋拡散領域８１は、表面上に、
ソース−ボディ間のダイオード（Ｄ１）の降伏電圧を下
げる効果のあるＮ＋／Ｐ＋接合部分が形成されるのを回
避すべく、Ｎ＋ソース領域８４に達しないところに終端
部分が設けられている。Ｐ＋拡散領域８１がＮ＋ソース
領域８４の末端部を越えて延在する場合、半導体材料表
面上の拡散領域は高いドーパント濃度を有するため、Ｐ
＋ドーパントが表面のＮ＋ソースに隣接する部分に入っ
てゆくことがある。同様に、図１０に示すように、浅い
Ｐ＋コンタクト領域８５には、それが横向きに広がっ
て、（図１０の点線に示すように）Ｎ＋ソース領域８４
に出合う形とならないように、マスクを通して形成され
るべきである。これとは別に、浅いＰ＋領域８５の代わ
りに深いＰ＋拡散領域を用いることもできるが、この場
合は、２つの高濃度ドーピング領域が併合することのな
いように、この深いＰ＋拡散領域は、Ｎ＋ソース領域８
４から十分間隔をおいて設けられなければならない。こ
れによってセルの密度は低下することが多い。図１０に
は、Ｐ＋コンタクト領域８５の表面の金属ボディコンタ
クトバス１００も示されている
【００３２】図１１は、図８〜図１０の実施例に含まれ
るチップの一部を、部分的に省略して示した平面図であ
る。特に、各セル内部の深いＰ＋領域（図において破線
で示されている）は、Ｎ＋ソース領域（領域８４によっ
て例示されている）の外周部から横方向に離隔された形
となっていることに注意されたい。また、Ｎ＋ソース領
域が浅いＰ＋領域８５から離隔されて設けられているこ
とにも注意されたい。ゲート８２及び８２と接続をなす
ゲートコンタクトバス１１も示されている。
るチップの一部を、部分的に省略して示した平面図であ
る。特に、各セル内部の深いＰ＋領域（図において破線
で示されている）は、Ｎ＋ソース領域（領域８４によっ
て例示されている）の外周部から横方向に離隔された形
となっていることに注意されたい。また、Ｎ＋ソース領
域が浅いＰ＋領域８５から離隔されて設けられているこ
とにも注意されたい。ゲート８２及び８２と接続をなす
ゲートコンタクトバス１１も示されている。
【００３３】本発明に基づくＭＯＳＦＥＴの製造方法に
は様々なものがあるが、図１６Ａ〜図１６Ｅには、図１
に示すＭＯＳＦＥＴ１０の製造方法が例示されている。
は様々なものがあるが、図１６Ａ〜図１６Ｅには、図１
に示すＭＯＳＦＥＴ１０の製造方法が例示されている。
【００３４】図１６Ａを参照すると、この製造工程のス
タート点が示されており、それは周知のプロセスを用い
て成長させて設けられたＮ−エピタキシャル層１１を備
えた従来のＮ＋基板１２であって、このＮ＋基板の典型
的な抵抗率は３ｍΩ−ｃｍである。Ｎ−エピタキシャル
層１１の厚みは、典型的には１〜１０μｍであって、１
×１０15〜１×17ｃｍ-3の濃度にドーピングをなされ
る。ドーピングの濃度として一般的なのは５×１０16ｃ
ｍ-3の濃度である。
タート点が示されており、それは周知のプロセスを用い
て成長させて設けられたＮ−エピタキシャル層１１を備
えた従来のＮ＋基板１２であって、このＮ＋基板の典型
的な抵抗率は３ｍΩ−ｃｍである。Ｎ−エピタキシャル
層１１の厚みは、典型的には１〜１０μｍであって、１
×１０15〜１×17ｃｍ-3の濃度にドーピングをなされ
る。ドーピングの濃度として一般的なのは５×１０16ｃ
ｍ-3の濃度である。
【００３５】厚い酸化層１６０を成長させ、マスクを設
け、エッチング処理を施すことにより、構造の深いＰ＋
領域１９が後に形成される部分の表面上に薄い酸化層１
６１が形成される。次に、薄い酸化層１６１を通して、
６０〜１００ｋｅＶのエネルギーで、１×１０14〜７×
１０15ｃｍ-2のイオン注入を行うことにより深いＰ＋領
域１９が形成される。別の方法として、ＢＮのような個
体ソースウェハを用いて、プレデポジション処理によっ
て深いＰ＋領域を形成することも可能である。この結果
出来上がった構造は図１６Ｂに示されている。厚い酸化
層１６０の、後に深いＰ＋領域３５（図３Ａ及び図３Ｂ
参照）が形成される領域もエッチング処理されるが、こ
のことは図１６Ｂにおいては示されていない。深いＰ＋
領域３５は、典型的には深いＰ＋領域１９と共にイオン
注入される。次に、酸化層１６０及び１６１が除去され
る。
け、エッチング処理を施すことにより、構造の深いＰ＋
領域１９が後に形成される部分の表面上に薄い酸化層１
６１が形成される。次に、薄い酸化層１６１を通して、
６０〜１００ｋｅＶのエネルギーで、１×１０14〜７×
１０15ｃｍ-2のイオン注入を行うことにより深いＰ＋領
域１９が形成される。別の方法として、ＢＮのような個
体ソースウェハを用いて、プレデポジション処理によっ
て深いＰ＋領域を形成することも可能である。この結果
出来上がった構造は図１６Ｂに示されている。厚い酸化
層１６０の、後に深いＰ＋領域３５（図３Ａ及び図３Ｂ
参照）が形成される領域もエッチング処理されるが、こ
のことは図１６Ｂにおいては示されていない。深いＰ＋
領域３５は、典型的には深いＰ＋領域１９と共にイオン
注入される。次に、酸化層１６０及び１６１が除去され
る。
【００３６】この製造工程の１つの種類においては、厚
い酸化層１６２が成長させられ、そのＰ＋領域１８及び
深いＰ＋領域１９の上側の部分以外の部分がフォトマス
クを用いて除去され、薄い酸化層１６３が設けられる。
薄い酸化層１６３はマスクされ、構造の後にトレンチが
形成される部分が除去される。これは図１６Ｃにおいて
示されている。次にマスクを用い、従来の反応性イオン
またはプラズマドライエッチング技術を用いてエッチン
グ処理することによってトレンチが形成される。次にこ
のトレンチが酸化処理されて、ゲート酸化層１４Ａ及び
１４Ｂが形成され、またポリシリコンが、トレンチ内部
にそこからオーバーフローするまで被着される。次にポ
リシリコンに、ＰＯＣｌ3のプレデポジションまたは６
０ｋｅＶのエネルギーで５×１０13〜５×１０15ｃｍ-2
のイオン注入処理を行うことによってドーピングがなさ
れ、層抵抗が２０〜７０Ω／□となるようにされる。Ｐ
チャネルデバイスを製造する場合は、ポリシリコンへの
ドーピングはホウ素イオン注入によってなされ、層抵抗
が約４０〜１２０Ω／□となるようにされる。次にポリ
シリコン部分はエッチバックされ、トレンチのマスクに
覆われている部分以外の部分の表面と同一平面をなす高
さにされ、後に設けられる金属部分との十分な接触をな
し得るようにされる。
い酸化層１６２が成長させられ、そのＰ＋領域１８及び
深いＰ＋領域１９の上側の部分以外の部分がフォトマス
クを用いて除去され、薄い酸化層１６３が設けられる。
薄い酸化層１６３はマスクされ、構造の後にトレンチが
形成される部分が除去される。これは図１６Ｃにおいて
示されている。次にマスクを用い、従来の反応性イオン
またはプラズマドライエッチング技術を用いてエッチン
グ処理することによってトレンチが形成される。次にこ
のトレンチが酸化処理されて、ゲート酸化層１４Ａ及び
１４Ｂが形成され、またポリシリコンが、トレンチ内部
にそこからオーバーフローするまで被着される。次にポ
リシリコンに、ＰＯＣｌ3のプレデポジションまたは６
０ｋｅＶのエネルギーで５×１０13〜５×１０15ｃｍ-2
のイオン注入処理を行うことによってドーピングがなさ
れ、層抵抗が２０〜７０Ω／□となるようにされる。Ｐ
チャネルデバイスを製造する場合は、ポリシリコンへの
ドーピングはホウ素イオン注入によってなされ、層抵抗
が約４０〜１２０Ω／□となるようにされる。次にポリ
シリコン部分はエッチバックされ、トレンチのマスクに
覆われている部分以外の部分の表面と同一平面をなす高
さにされ、後に設けられる金属部分との十分な接触をな
し得るようにされる。
【００３７】次にＰ−ボディ領域１６が薄い酸化層を通
してイオン注入される。（例えばこのイオン注入は４０
〜１００ｋｅＶのエネルギーでドーズ量１×１０13〜４
×１０14ｃｍ-2のホウ素イオン注入である。）Ｐチャネ
ルデバイスの製造のためには、ドーパントが燐イオンで
ある点を除いて同じ方法が用いられる。このようにして
形成された構造は図１６Ｄに示されている。
してイオン注入される。（例えばこのイオン注入は４０
〜１００ｋｅＶのエネルギーでドーズ量１×１０13〜４
×１０14ｃｍ-2のホウ素イオン注入である。）Ｐチャネ
ルデバイスの製造のためには、ドーパントが燐イオンで
ある点を除いて同じ方法が用いられる。このようにして
形成された構造は図１６Ｄに示されている。
【００３８】次にＮ＋ソース領域１７が、マスクを設
け、２０〜１００ｋｅＶのエネルギーで５×１０14〜１
×１０16ｃｍ-2の砒素イオン注入（またはＰチャネルデ
バイスの場合はホウ素イオン注入）を行うことによって
設けられる。この結果できた構造は図１６に示されてい
る。
け、２０〜１００ｋｅＶのエネルギーで５×１０14〜１
×１０16ｃｍ-2の砒素イオン注入（またはＰチャネルデ
バイスの場合はホウ素イオン注入）を行うことによって
設けられる。この結果できた構造は図１６に示されてい
る。
【００３９】Ｎ＋ソース領域１７を形成した後、新しい
マスクを形成し、Ｐ−ボディ１６（図３Ａ及び図３Ｂ参
照）との接続をなすように用いられる浅いＰ＋領域１８
が、２０〜８０ｋｅＶのエネルギーで１×１０13〜５×
１０14ｃｍ-2のイオン注入を行うことによって設けられ
る。このとき、浅いＰ＋領域１８とＮ＋ソース領域１７
とが横方向に確実に離隔された形となるように注意を払
わなければならない。これとは別に、Ｐ＋イオンを領域
全体に亘ってブランケット注入することも可能である。
この場合、イオン注入量は少なくして、Ｎ＋ソースとＰ
−ボディ領域との間の表面の降伏電圧の低化を回避する
ようにしなければならない。また別の実施例において
は、Ｐ＋イオン注入が、コンタクトマスク工程の後に行
われる。
マスクを形成し、Ｐ−ボディ１６（図３Ａ及び図３Ｂ参
照）との接続をなすように用いられる浅いＰ＋領域１８
が、２０〜８０ｋｅＶのエネルギーで１×１０13〜５×
１０14ｃｍ-2のイオン注入を行うことによって設けられ
る。このとき、浅いＰ＋領域１８とＮ＋ソース領域１７
とが横方向に確実に離隔された形となるように注意を払
わなければならない。これとは別に、Ｐ＋イオンを領域
全体に亘ってブランケット注入することも可能である。
この場合、イオン注入量は少なくして、Ｎ＋ソースとＰ
−ボディ領域との間の表面の降伏電圧の低化を回避する
ようにしなければならない。また別の実施例において
は、Ｐ＋イオン注入が、コンタクトマスク工程の後に行
われる。
【００４０】このような工程を経て図１に示すようなＭ
ＯＳＦＥＴ１０が生成される。薄い酸化層が熱成長によ
り設けられる。ホウ素・燐珪酸ガラス（ＢＰＳＧ）が、
次に構造の上側表面上に被着される。このＢＰＳＧを瞬
間的に約８５０℃〜９５０℃に加熱してフローさせ、チ
ップ表面上のトポロジーを円滑で平坦なものとする。コ
ンタクトホール２３、２４、３３、及び３４は、酸化層
及びＢＰＳＧ層をエッチングすることによって設けら
れ、また金属層が被着されて、Ｎ＋ソース領域１７、深
いＰ＋領域１９、浅いＰ＋領域１８、及び深いＰ＋領域
３５へのコンタクト部分がそれぞれコンタクトホールを
通して形成される。次に、金属層がパターニングされて
設けられ、ソースコンタクトバス２０及びボディコンタ
クトバス２１が形成される。ゲートバスも、デバイス上
のさまざまな領域においてポリシリコンゲートと接触を
なすストライプ形状の金属部分として形成されるが、こ
のゲートバスは、少なくとも能動セルの外辺部を取り囲
む形で形成される。これによって図２、図３Ａ、及び図
３Ｂに示すような構造が生成される。
ＯＳＦＥＴ１０が生成される。薄い酸化層が熱成長によ
り設けられる。ホウ素・燐珪酸ガラス（ＢＰＳＧ）が、
次に構造の上側表面上に被着される。このＢＰＳＧを瞬
間的に約８５０℃〜９５０℃に加熱してフローさせ、チ
ップ表面上のトポロジーを円滑で平坦なものとする。コ
ンタクトホール２３、２４、３３、及び３４は、酸化層
及びＢＰＳＧ層をエッチングすることによって設けら
れ、また金属層が被着されて、Ｎ＋ソース領域１７、深
いＰ＋領域１９、浅いＰ＋領域１８、及び深いＰ＋領域
３５へのコンタクト部分がそれぞれコンタクトホールを
通して形成される。次に、金属層がパターニングされて
設けられ、ソースコンタクトバス２０及びボディコンタ
クトバス２１が形成される。ゲートバスも、デバイス上
のさまざまな領域においてポリシリコンゲートと接触を
なすストライプ形状の金属部分として形成されるが、こ
のゲートバスは、少なくとも能動セルの外辺部を取り囲
む形で形成される。これによって図２、図３Ａ、及び図
３Ｂに示すような構造が生成される。
【００４１】次にチップがＳｉＮまたは低温ＢＰＳＧに
よってパッシベーション処理され、ボンディングを容易
にすべくパッドマスクウィンドウ（pad mask window）
がエッチング処理によって設けられる。
よってパッシベーション処理され、ボンディングを容易
にすべくパッドマスクウィンドウ（pad mask window）
がエッチング処理によって設けられる。
【００４２】図１２乃至図１５に示すのは、図１に示す
双方向性ＭＯＳＦＥＴスイッチのいくつかの新規な利用
方法である。図１２は、バッテリ１２１と、充電器１２
２と、負荷１２３との間の高電位側スイッチとして接続
されたＭＯＳＦＥＴ１２０を示した図である。この図に
は、ソース−ボディ間ダイオードＤ１、ドレイン−ボデ
ィ間ダイオードＤ２、及び深いＰ＋領域−ドレイン領域
間ダイオードＤ３も示されている。
双方向性ＭＯＳＦＥＴスイッチのいくつかの新規な利用
方法である。図１２は、バッテリ１２１と、充電器１２
２と、負荷１２３との間の高電位側スイッチとして接続
されたＭＯＳＦＥＴ１２０を示した図である。この図に
は、ソース−ボディ間ダイオードＤ１、ドレイン−ボデ
ィ間ダイオードＤ２、及び深いＰ＋領域−ドレイン領域
間ダイオードＤ３も示されている。
【００４３】ＭＯＳＦＥＴ１２０のボディ領域は接地さ
れ、ＭＯＳＦＥＴ１２０はバッテリ１２１または充電器
１２２からの電流を阻止できるようにされている。ＭＯ
ＳＦＥＴ１２０がオン状態にあるとき、電流はバッテリ
１２１から負荷１２３に向かって流れる。ＭＯＳＦＥＴ
１２０はオフ状態にある場合には、ダイオードＤ１によ
って電流がバッテリ１２１から負荷１２３に流れないよ
うにされる。従ってダイオードＤ１の降伏電圧は、バッ
テリ１２１の最大電圧より大きい電圧でなければならな
い。
れ、ＭＯＳＦＥＴ１２０はバッテリ１２１または充電器
１２２からの電流を阻止できるようにされている。ＭＯ
ＳＦＥＴ１２０がオン状態にあるとき、電流はバッテリ
１２１から負荷１２３に向かって流れる。ＭＯＳＦＥＴ
１２０はオフ状態にある場合には、ダイオードＤ１によ
って電流がバッテリ１２１から負荷１２３に流れないよ
うにされる。従ってダイオードＤ１の降伏電圧は、バッ
テリ１２１の最大電圧より大きい電圧でなければならな
い。
【００４４】充電器１２２はインタロック１２４を通し
てシステムに接続される。充電器１２２及びＭＯＳＦＥ
Ｔ１２０が共にオン状態にあるとき、電流はＭＯＳＦＥ
Ｔ１２２を通してバッテリに向かって流れる。ＭＯＳＦ
ＥＴ１２０がオフ状態にあるとき、充電器１２２からの
電流は阻止できるようになっていなければならない。従
って、ダイオードＤ３の降伏電圧は、充電器１２２の最
大出力電圧よりも大きくなければならない。ＭＯＳＦＥ
Ｔ１２０の状態は、ゲート１３Ａ及び１３Ｂ（図示せ
ず）のコンタクト部分で制御される。
てシステムに接続される。充電器１２２及びＭＯＳＦＥ
Ｔ１２０が共にオン状態にあるとき、電流はＭＯＳＦＥ
Ｔ１２２を通してバッテリに向かって流れる。ＭＯＳＦ
ＥＴ１２０がオフ状態にあるとき、充電器１２２からの
電流は阻止できるようになっていなければならない。従
って、ダイオードＤ３の降伏電圧は、充電器１２２の最
大出力電圧よりも大きくなければならない。ＭＯＳＦＥ
Ｔ１２０の状態は、ゲート１３Ａ及び１３Ｂ（図示せ
ず）のコンタクト部分で制御される。
【００４５】図１３は、バッテリ１２１と負荷１２３と
の間の低電位側スイッチとして接続された、ＭＯＳＦＥ
Ｔ１２０を示した図である。この実施例においては、Ｍ
ＯＳＦＥＴ１２０のボディ領域へのバイアスを制御する
ボディバイアスジェネレータ（body bias generator）
１３０が用いられている。ボディバイアスジェネレータ
１３０は、ＭＯＳＦＥＴのボディ領域を、ソース端子及
びドレイン端子のうち電圧の低い方の端子に接続する。
バッテリ１２１が充電される場合は、充電器１２２が負
荷１２３の代わりに用いられる。
の間の低電位側スイッチとして接続された、ＭＯＳＦＥ
Ｔ１２０を示した図である。この実施例においては、Ｍ
ＯＳＦＥＴ１２０のボディ領域へのバイアスを制御する
ボディバイアスジェネレータ（body bias generator）
１３０が用いられている。ボディバイアスジェネレータ
１３０は、ＭＯＳＦＥＴのボディ領域を、ソース端子及
びドレイン端子のうち電圧の低い方の端子に接続する。
バッテリ１２１が充電される場合は、充電器１２２が負
荷１２３の代わりに用いられる。
【００４６】図１４は、第１の一対のＭＯＳＦＥＴ１３
２及び１３３と第２の一対のＭＯＳＦＥＴ１３４及び１
３５を有するボディバイアスジェネレータ１３０の回路
図である。ＭＯＳＦＥＴ１３２は、ＭＯＳＦＥＴ１２０
のソースとボディとの間に接続され、ＭＯＳＦＥＴ１３
３はＭＯＳＦＥＴ１２０のドレインとボディとの間に接
続され、ＭＯＳＦＥＴ１３２及び１３３のソース端子
は、ＭＯＳＦＥＴ１２０のボディ領域に接続される。Ｍ
ＯＳＦＥＴ１３２及び１３３は、従来のようなソース−
ボディ短絡部分を有している。ＭＯＳＦＥＴ１３２のゲ
ートはＭＯＳＦＥＴ１２０のドレインに接続され、ＭＯ
ＳＦＥＴ１３３のゲートはＭＯＳＦＥＴ１２０のソース
に接続される。
２及び１３３と第２の一対のＭＯＳＦＥＴ１３４及び１
３５を有するボディバイアスジェネレータ１３０の回路
図である。ＭＯＳＦＥＴ１３２は、ＭＯＳＦＥＴ１２０
のソースとボディとの間に接続され、ＭＯＳＦＥＴ１３
３はＭＯＳＦＥＴ１２０のドレインとボディとの間に接
続され、ＭＯＳＦＥＴ１３２及び１３３のソース端子
は、ＭＯＳＦＥＴ１２０のボディ領域に接続される。Ｍ
ＯＳＦＥＴ１３２及び１３３は、従来のようなソース−
ボディ短絡部分を有している。ＭＯＳＦＥＴ１３２のゲ
ートはＭＯＳＦＥＴ１２０のドレインに接続され、ＭＯ
ＳＦＥＴ１３３のゲートはＭＯＳＦＥＴ１２０のソース
に接続される。
【００４７】ＭＯＳＦＥＴ１３４及び１３５は、並列に
ＭＯＳＦＥＴ１３２及び１３３とそれぞれ接続される。
しかし、ＭＯＳＦＥＴ１３４及び１３５のゲート端子は
ＭＯＳＦＥＴ１２０のボディ領域に共に接続される。Ｍ
ＯＳＦＥＴ１３４と１３５のソースとボディとは、ＭＯ
ＳＦＥＴ１２０のボディ領域の場合と同様に短絡され
る。
ＭＯＳＦＥＴ１３２及び１３３とそれぞれ接続される。
しかし、ＭＯＳＦＥＴ１３４及び１３５のゲート端子は
ＭＯＳＦＥＴ１２０のボディ領域に共に接続される。Ｍ
ＯＳＦＥＴ１３４と１３５のソースとボディとは、ＭＯ
ＳＦＥＴ１２０のボディ領域の場合と同様に短絡され
る。
【００４８】ＭＯＳＦＥＴ１３２及び１３３は、ＭＯＳ
ＦＥＴ１２０のソース端子とドレイン端子のうち電圧の
低い方をＭＯＳＦＥＴ１２０のボディ領域に接続する機
能を有する。ＭＯＳＦＥＴ１３４及び１３５は、ＭＯＳ
ＦＥＴ１３２及び１３３の双方がオフ状態にある場合、
ＭＯＳＦＥＴ１２０のボディ領域が過度に「浮動状態と
なる（floating）」のを防止する機能を有する。
ＦＥＴ１２０のソース端子とドレイン端子のうち電圧の
低い方をＭＯＳＦＥＴ１２０のボディ領域に接続する機
能を有する。ＭＯＳＦＥＴ１３４及び１３５は、ＭＯＳ
ＦＥＴ１３２及び１３３の双方がオフ状態にある場合、
ＭＯＳＦＥＴ１２０のボディ領域が過度に「浮動状態と
なる（floating）」のを防止する機能を有する。
【００４９】初めに、ＭＯＳＦＥＴ１３２及び１３３の
動作について説明する。ＭＯＳＦＥＴ１３２及び１３３
のゲート端子はＭＯＳＦＥＴ１２０のドレイン端子及び
ソース端子にそれぞれ交さ結合されているので、ＭＯＳ
ＦＥＴ１２０のドレイン電圧がソース電圧を超えた場合
は、ＭＯＳＦＥＴ１３２はオン状態となり、ＭＯＳＦＥ
Ｔ１２０のソース電圧がドレイン電圧を超えた場合は、
ＭＯＳＦＥＴ１３３がオン状態になる。言い換えれば、
ＭＯＳＦＥＴ１３２は、ＭＯＳＦＥＴ１２０のソース電
圧がドレイン電圧よりも低い場合にはＭＯＳＦＥＴ１２
０のソースとボディとを短絡する機能を有し、ＭＯＳＦ
ＥＴ１３３は、ＭＯＳＦＥＴ１２０のドレイン電圧がソ
ース電圧よりも低い場合にはＭＯＳＦＥＴ１２０のボデ
ィ領域とドレインを短絡する機能を有する。従って、Ｍ
ＯＳＦＥＴ１３２と１３３とが協働して動作することに
より、ＭＯＳＦＥＴ１２０のボディ領域が、ＭＯＳＦＥ
Ｔ１２０のドレイン端子及びソース端子のうち、より大
きく負性バイアスされている方の電圧にクランプされる
ことを確実にしている。もちろんこのことは、ＭＯＳＦ
ＥＴ１３２及び１３３の一方のゲート−ソース電圧がＭ
ＯＳＦＥＴをオン状態にするのに必要な閾値電圧を超え
ているということを前提にしている。
動作について説明する。ＭＯＳＦＥＴ１３２及び１３３
のゲート端子はＭＯＳＦＥＴ１２０のドレイン端子及び
ソース端子にそれぞれ交さ結合されているので、ＭＯＳ
ＦＥＴ１２０のドレイン電圧がソース電圧を超えた場合
は、ＭＯＳＦＥＴ１３２はオン状態となり、ＭＯＳＦＥ
Ｔ１２０のソース電圧がドレイン電圧を超えた場合は、
ＭＯＳＦＥＴ１３３がオン状態になる。言い換えれば、
ＭＯＳＦＥＴ１３２は、ＭＯＳＦＥＴ１２０のソース電
圧がドレイン電圧よりも低い場合にはＭＯＳＦＥＴ１２
０のソースとボディとを短絡する機能を有し、ＭＯＳＦ
ＥＴ１３３は、ＭＯＳＦＥＴ１２０のドレイン電圧がソ
ース電圧よりも低い場合にはＭＯＳＦＥＴ１２０のボデ
ィ領域とドレインを短絡する機能を有する。従って、Ｍ
ＯＳＦＥＴ１３２と１３３とが協働して動作することに
より、ＭＯＳＦＥＴ１２０のボディ領域が、ＭＯＳＦＥ
Ｔ１２０のドレイン端子及びソース端子のうち、より大
きく負性バイアスされている方の電圧にクランプされる
ことを確実にしている。もちろんこのことは、ＭＯＳＦ
ＥＴ１３２及び１３３の一方のゲート−ソース電圧がＭ
ＯＳＦＥＴをオン状態にするのに必要な閾値電圧を超え
ているということを前提にしている。
【００５０】ＭＯＳＦＥＴ１２０が負荷に接続された場
合、または充電器に端子を逆にして接続された場合、Ｍ
ＯＳＦＥＴ１２０のソースには最大の負のバイアスがか
けられる。負荷に接続された、完全に充電された状態の
バッテリを用いた場合、ＭＯＳＦＥＴ１２０が通常耐性
を有さなければならない最大の電圧値はバッテリ電圧で
ある。充電器が端子を逆にして接続された状態にある場
合、ＭＯＳＦＥＴ１２０内部のダイオードＤ３はバッテ
リ１２１と充電器との電圧値の合計よりも大きな降伏電
圧を有する必要がある。ＭＯＳＦＥＴ１３２または１３
３のうち、オフ状態にある何れか一方も、その電圧値に
対する耐性を有する必要がある。
合、または充電器に端子を逆にして接続された場合、Ｍ
ＯＳＦＥＴ１２０のソースには最大の負のバイアスがか
けられる。負荷に接続された、完全に充電された状態の
バッテリを用いた場合、ＭＯＳＦＥＴ１２０が通常耐性
を有さなければならない最大の電圧値はバッテリ電圧で
ある。充電器が端子を逆にして接続された状態にある場
合、ＭＯＳＦＥＴ１２０内部のダイオードＤ３はバッテ
リ１２１と充電器との電圧値の合計よりも大きな降伏電
圧を有する必要がある。ＭＯＳＦＥＴ１３２または１３
３のうち、オフ状態にある何れか一方も、その電圧値に
対する耐性を有する必要がある。
【００５１】充電器が適切に接続されている場合、充電
器（バッテリではない）の負の端子における電圧は、シ
ステム内において最も大きい負の電位となっており、従
ってＭＯＳＦＥＴ１３３はオン状態となる。ＭＯＳＦＥ
Ｔ１２０がオフ状態にあるとき、ＭＯＳＦＥＴ１２０に
印加される電圧値は、充電器の電圧からバッテリ電圧を
引いた値に等しい。バッテリが充電されるにつれて、Ｍ
ＯＳＦＥＴ１２０に印加される電圧は下がる。
器（バッテリではない）の負の端子における電圧は、シ
ステム内において最も大きい負の電位となっており、従
ってＭＯＳＦＥＴ１３３はオン状態となる。ＭＯＳＦＥ
Ｔ１２０がオフ状態にあるとき、ＭＯＳＦＥＴ１２０に
印加される電圧値は、充電器の電圧からバッテリ電圧を
引いた値に等しい。バッテリが充電されるにつれて、Ｍ
ＯＳＦＥＴ１２０に印加される電圧は下がる。
【００５２】ボディバイアスジェネレータ１３０に関す
る詳細は、１９９４年１２月３０日出願の、米国特許出
願第０８／３６７，５１５号明細書に記載されており、
ここではこれを参照されたい。
る詳細は、１９９４年１２月３０日出願の、米国特許出
願第０８／３６７，５１５号明細書に記載されており、
ここではこれを参照されたい。
【００５３】図１５は、１つの基板１５３上に一対のＭ
ＯＳＦＥＴ１５０及び１５５が形成された実施例を示し
た図である。ＭＯＳＦＥＴ１５０は５Ｖ電源に接続さ
れ、ＭＯＳＦＥＴ１５１は３Ｖ電源に接続される。ＭＯ
ＳＦＥＴ１５０及び１５１はドレインを共通のものとし
ており、この共通のドレインは、別の電源を必要とする
ＰＣメモリカードのような負荷に接続され得る。
ＯＳＦＥＴ１５０及び１５５が形成された実施例を示し
た図である。ＭＯＳＦＥＴ１５０は５Ｖ電源に接続さ
れ、ＭＯＳＦＥＴ１５１は３Ｖ電源に接続される。ＭＯ
ＳＦＥＴ１５０及び１５１はドレインを共通のものとし
ており、この共通のドレインは、別の電源を必要とする
ＰＣメモリカードのような負荷に接続され得る。
【００５４】ＭＯＳＦＥＴ１５０及び１５１のボディ端
子は共に接地される。
子は共に接地される。
【００５５】ＭＯＳＦＥＴ１５０がオン状態にあり、５
Ｖ電源と負荷とを接続しているとき、ドレイン電圧は約
５Ｖまで上昇し、ダイオードＤ３には逆バイアスがかか
る。従ってダイオードＤ３は５Ｖよりいくらか高い降伏
電圧を有さなければならない。この状態において、ＭＯ
ＳＦＥＴ１５１はオフ状態にある。
Ｖ電源と負荷とを接続しているとき、ドレイン電圧は約
５Ｖまで上昇し、ダイオードＤ３には逆バイアスがかか
る。従ってダイオードＤ３は５Ｖよりいくらか高い降伏
電圧を有さなければならない。この状態において、ＭＯ
ＳＦＥＴ１５１はオフ状態にある。
【００５６】ＭＯＳＦＥＴ１５１がオン状態にあり、３
Ｖ電源と負荷とを接続している場合、ドレイン端子の電
圧は約３Ｖまで上昇する。更に、ダイオードＤ３には逆
バイアスがかかる。この状態の下で、ＭＯＳＦＥＴ１５
０はオフ状態にある。
Ｖ電源と負荷とを接続している場合、ドレイン端子の電
圧は約３Ｖまで上昇する。更に、ダイオードＤ３には逆
バイアスがかかる。この状態の下で、ＭＯＳＦＥＴ１５
０はオフ状態にある。
【００５７】上述の実施例は、平行なストライプ形状に
形成されたＭＯＳＦＥＴセルに関するものであるが、本
発明の原理は、四角形、六角形、または他の形状の独立
セル（closed cell）に対しても同様に適用することが
可能である。しかし、独立セルを含む実施例では、必要
なボディ領域とソース領域の接続をなすようにするため
に、通常２層の金属層が必要である。
形成されたＭＯＳＦＥＴセルに関するものであるが、本
発明の原理は、四角形、六角形、または他の形状の独立
セル（closed cell）に対しても同様に適用することが
可能である。しかし、独立セルを含む実施例では、必要
なボディ領域とソース領域の接続をなすようにするため
に、通常２層の金属層が必要である。
【００５８】本発明に基づく特定の実施例について説明
してきたが、これらの実施例は本発明の単なる例示であ
って、本発明はこれに限られるものではない。当業者に
とっては、本発明の範囲内にある数多くの別の実施例の
存在は明らかであろう。
してきたが、これらの実施例は本発明の単なる例示であ
って、本発明はこれに限られるものではない。当業者に
とっては、本発明の範囲内にある数多くの別の実施例の
存在は明らかであろう。
【００５９】
【発明の効果】従って、本発明により、デバイスのセル
密度を損なわずにゲート酸化層を電界による損傷から保
護できる、双方向電流阻止機能を備えたトレンチ型パワ
ーＭＯＳＦＥＴが提供される。
密度を損なわずにゲート酸化層を電界による損傷から保
護できる、双方向電流阻止機能を備えたトレンチ型パワ
ーＭＯＳＦＥＴが提供される。
【図１】本発明に基づく、トレンチ型ＭＯＳＦＥＴの三
次元断面図である。
次元断面図である。
【図２】図１のトレンチ型ＭＯＳＦＥＴの断面図であっ
て、デバイス構造上に追加的に設けられた金属のソース
及びボディバスを示している。
て、デバイス構造上に追加的に設けられた金属のソース
及びボディバスを示している。
【図３】Ａ及びＢからなり、Ａは、図１に示すＭＯＳＦ
ＥＴの平面図であって、金属のボディバスと平行に延び
る深いボディコンタクト拡散領域を追加的に示してお
り、Ｂは、図１に示すＭＯＳＦＥＴの、金属のボディコ
ンタクトバス及びそれに平行に延びる深い拡散領域にま
たがる断面で切った断面図である。
ＥＴの平面図であって、金属のボディバスと平行に延び
る深いボディコンタクト拡散領域を追加的に示してお
り、Ｂは、図１に示すＭＯＳＦＥＴの、金属のボディコ
ンタクトバス及びそれに平行に延びる深い拡散領域にま
たがる断面で切った断面図である。
【図４】図１〜図３に示すパワーＭＯＳＦＥＴの等価回
路図である。
路図である。
【図５】埋没ボディコンタクトバスを備えた、本発明の
第２実施例の三次元断面図である。
第２実施例の三次元断面図である。
【図６】金属ボディコンタクトバス及び埋没ボディコン
タクトバスの双方を備えたパワーＭＯＳＦＥＴの平面図
である。
タクトバスの双方を備えたパワーＭＯＳＦＥＴの平面図
である。
【図７】Ａ及びＢからなり、Ａは、ソース領域が埋没ボ
ディコンタクトバスにまで達していない形の実施例の断
面図であり、Ｂは、ソース領域が埋没ボディコンタクト
バスにまで達している形の実施例の断面図である。
ディコンタクトバスにまで達していない形の実施例の断
面図であり、Ｂは、ソース領域が埋没ボディコンタクト
バスにまで達している形の実施例の断面図である。
【図８】トレンチのコーナー部分における電界強度を制
限すべく、ＭＯＳＦＥＴセルの中央部に深い中央拡散領
域を有するような、図１〜図７の実施例とは異なる実施
例の断面図である。
限すべく、ＭＯＳＦＥＴセルの中央部に深い中央拡散領
域を有するような、図１〜図７の実施例とは異なる実施
例の断面図である。
【図９】図８に示す実施例の三次元断面図である。
【図１０】図８に示す実施例の、図９とは別の断面の断
面図である。
面図である。
【図１１】図８に示すパワーＭＯＳＦＥＴの平面図であ
る。
る。
【図１２】バッテリーと、充電器と、負荷との間の高電
位側スイッチとして接続された、本発明のトレンチ型パ
ワーＭＯＳＦＥＴを示した図である。
位側スイッチとして接続された、本発明のトレンチ型パ
ワーＭＯＳＦＥＴを示した図である。
【図１３】バッテリーと負荷との間の低電位側スイッチ
として接続された、本発明のトレンチ型パワーＭＯＳＦ
ＥＴを示した図である。
として接続された、本発明のトレンチ型パワーＭＯＳＦ
ＥＴを示した図である。
【図１４】図１３に示すボディバイアスジェネレータの
回路図である。
回路図である。
【図１５】３Ｖ電源と、５Ｖ電源と、ＰＣカード等の負
荷との間に接続された、一対の本発明のパワーＭＯＳＦ
ＥＴを示す図である。
荷との間に接続された、一対の本発明のパワーＭＯＳＦ
ＥＴを示す図である。
【図１６】Ａ、Ｂ、Ｃ、Ｄ、及びＥからなり、それぞれ
本発明に基づくトレンチ型パワーＭＯＳＦＥＴの各製造
プロセスを示す図である。
本発明に基づくトレンチ型パワーＭＯＳＦＥＴの各製造
プロセスを示す図である。
Ｄ１ ダイオード Ｄ２ ダイオード Ｄ３ ツェナダイオード １０ ＮチャネルパワーＭＯＳＦＥＴ １１ Ｎ−エピタキシャル層 １２ Ｎ＋基板 １３Ａ、１３Ｂ ゲート １４Ａ、１４Ｂ 絶縁性二酸化シリコン層 １５ ＭＯＳＦＥＴセル １６ Ｐボディ領域 １７ Ｎ＋ソース領域 １８ 浅いＰ＋コンタクト領域 １９ 深いＰ＋拡散領域 ２０ ソースコンタクトバス ２１ ボディコンタクトバス ２２ 絶縁性層 ２３ コンタクト ２４ コンタクト ３３ コンタクト ３４ コンタクト ３５ 深いＰ＋領域 ５０ ＭＯＳＦＥＴ ５１ 深いＰ＋領域 ５２ 埋没ボディバス ５３ 深いＰ＋領域 ５４Ａ、５４Ｂ ゲート ５５ ＭＯＳＦＥＴセル ５６ Ｎ＋ソース領域 ５７ Ｐ−ボディ領域 ６０ ＭＯＳＦＥＴ ６１ ソースコンタクト ６２ ボディコンタクトバス ６３ 埋没ボディコンタクトバス ６４ 深いＰ＋バス ７０ 埋没Ｐ＋バス ７７ Ｎ＋ソース領域 ８０ ＭＯＳＦＥＴセル ８１ 深いＰ＋拡散領域 ８２Ａ、８２Ｂ トレンチのコーナー部分 ８３ Ｐボディ領域 ８４ Ｎ＋ソース領域 ８５ 浅いＰ＋コンタクト領域 ９０ ボディコンタクト領域 １００ ボディコンタクトバス １１０ ゲートコンタクトバス １２０ ＭＯＳＦＥＴ １２１ バッテリー １２２ 充電器 １２３ 負荷 １２４ インタロック １３０ ボディバイアスジェネレータ １３２〜１３５ ＭＯＳＦＥＴ １５０〜１５５ ＭＯＳＦＥＴ １６０ 厚い酸化層 １６１ 薄い酸化層 １６２ 厚い酸化層 １６３ 薄い酸化層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−258174（ＪＰ，Ａ) 特開 平２−50482（ＪＰ，Ａ) 特開 平７−66395（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78
Claims (13)
- 【請求項１】 半導体材料に形成されたトレンチ型パ
ワーＭＯＳＦＥＴであって、 トレンチ内に形成されたゲートによって囲まれた、複数
のＭＯＳＦＥＴセルと、 第１導電型のドレイン領域と、 前記ドレイン領域の上層をなし、かつ前記トレンチの側
部に当接する形で設けられる、第２導電型のボディ領域
と、 前記ボディ領域の上層をなし、かつ前記半導体材料の表
面に達する形で延在する、前記第１導電型のソース領域
とを有し、 前記複数のＭＯＳＦＥＴセルの各前記ソース領域が、ソ
ースコンタクトバスによって互いに接続され、前記複数
のＭＯＳＦＥＴセルの各前記ボディ領域が、ボディコン
タクトバスによって互いに接続され、前記ソースコンタ
クトバスが前記ボディコンタクトバスから電気的に絶縁
されていることを特徴とし、 前記ボディコンタクトバスが、前記第２導電型の埋没領
域を含み、 前記埋没領域が前記ゲートの下に延在する形で設けられ
る ことを特徴とするトレンチ型パワーＭＯＳＦＥＴ。 - 【請求項２】 前記ボディコンタクトバスが、前記半
導体材料の表面上に配置された金属層を含むことを特徴
とする請求項１に記載のトレンチ型パワーＭＯＳＦＥ
Ｔ。 - 【請求項３】 前記金属層に電気的に接続され、前記
第２導電型の高濃度ドーピング領域を更に有することを
特徴とする請求項２に記載のトレンチ型パワーＭＯＳＦ
ＥＴ。 - 【請求項４】 前記第２導電型の前記埋没領域が、 前記ゲートの、前記複数のＭＯＳＦＥＴセルの１つとは
反対側に配置された、前記第２導電型の深い拡散領域を
含むことを特徴とする請求項１に記載のトレンチ型パワ
ーＭＯＳＦＥＴ。 - 【請求項５】 前記深い拡散領域が前記ボディコンタ
クトバスに電気的に接続されていることを特徴とする請
求項４に記載のトレンチ型パワーＭＯＳＦＥＴ。 - 【請求項６】 半導体材料に形成されたトレンチ型パ
ワーＭＯＳＦＥＴであって、 トレンチ内に形成されたゲートによって囲まれた、複数
のＭＯＳＦＥＴセルと、 第１導電型のドレイン領域と、 前記ドレイン領域の上層をなし、かつ前記トレンチの側
部に当接する形で設けられる、第２導電型のボディ領域
と、 前記ボディ領域の上層をなし、かつ前記半導体材料の表
面に達する形で延在する、前記第１導電型のソース領域
と、 前記ＭＯＳＦＥＴセルの中央部分に配置され、前記ボデ
ィ領域に隣接する形で設けられた深い拡散領域とを有
し、 前記複数のＭＯＳＦＥＴセルの各前記ソース領域が、ソ
ースコンタクトバスによって互いに接続され、前記複数
のＭＯＳＦＥＴセルの各前記ボディ領域及び各前記深い
拡散領域が、ボディコンタクトバスによって互いに接続
され、前記ソースコンタクトバスが前記ボディコンタク
トバスから電気的に絶縁されていることを特徴とし、 前記ボディコンタクトバスが、前記第２導電型の埋没領
域を含み、 前記埋没領域が前記ゲートの下に延在する形で設けられ
る ことを特徴とするトレンチ型パワーＭＯＳＦＥＴ。 - 【請求項７】 前記ボディコンタクトバスが、前記半
導体材料の表面上に配置された金属層を含むことを特徴
とする請求項６に記載のトレンチ型パワーＭＯＳＦＥ
Ｔ。 - 【請求項８】 前記金属層に電気的に接続された、前
記第２導電型の高濃度ドーピング領域を更に有すること
を特徴とする請求項７に記載のトレンチ型パワーＭＯＳ
ＦＥＴ。 - 【請求項９】 前記深い拡散領域が、前記表面から前
記トレンチの底部の下の深さまで延在することを特徴と
する請求項５に記載のトレンチ型パワーＭＯＳＦＥＴ。 - 【請求項１０】 前記深い拡散領域と前記ドレイン領
域との接合部が第１ダイオードを形成し、前記ボディ領
域と前記ドレイン領域との接合部が第２ダイオードを形
成し、前記第１ダイオードの降伏電圧が、前記第２ダイ
オードの降伏電圧より低いことを特徴とする請求項９に
記載のトレンチ型パワーＭＯＳＦＥＴ。 - 【請求項１１】 前記深い拡散領域が、前記ボティ領
域の底面から前記トレンチの底部の下の深さまで延在す
ることを特徴とする請求項７に記載のトレンチ型パワー
ＭＯＳＦＥＴ。 - 【請求項１２】 前記金属層が、前記埋没領域の真上
に配置されることを特徴とする請求項２に記載のトレン
チ型ＭＯＳＦＥＴ。 - 【請求項１３】 前記深い拡散領域が、前記ボティ領
域の底面から前記トレンチの底部の下の深さまで延在す
ることにより、前記トレンチのコーナー部分における電
界を低く抑えるように設計されていることを特徴とする
請求項６に記載のトレンチ型パワーＭＯＳＦＥＴ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US46033695A | 1995-06-02 | 1995-06-02 | |
| US08/460,336 | 1995-06-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102606A JPH09102606A (ja) | 1997-04-15 |
| JP2987328B2 true JP2987328B2 (ja) | 1999-12-06 |
Family
ID=23828298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160632A Expired - Fee Related JP2987328B2 (ja) | 1995-06-02 | 1996-05-31 | 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5877538A (ja) |
| EP (1) | EP0746042B1 (ja) |
| JP (1) | JP2987328B2 (ja) |
| DE (1) | DE69631995T2 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204533B1 (en) * | 1995-06-02 | 2001-03-20 | Siliconix Incorporated | Vertical trench-gated power MOSFET having stripe geometry and high cell density |
| DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
| DE19738324C1 (de) * | 1997-09-02 | 1998-09-03 | Siemens Ag | DMOS mit großer Kanalweite und hoher Avalanche-Festigkeit |
| US6188105B1 (en) | 1999-04-01 | 2001-02-13 | Intersil Corporation | High density MOS-gated power device and process for forming same |
| US6348712B1 (en) * | 1999-10-27 | 2002-02-19 | Siliconix Incorporated | High density trench-gated power MOSFET |
| JP4371521B2 (ja) * | 2000-03-06 | 2009-11-25 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
| DE10026742B4 (de) | 2000-05-30 | 2007-11-22 | Infineon Technologies Ag | In beide Richtungen sperrendes Halbleiterschaltelement |
| US6472678B1 (en) | 2000-06-16 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with double-diffused body profile |
| US6555895B1 (en) * | 2000-07-17 | 2003-04-29 | General Semiconductor, Inc. | Devices and methods for addressing optical edge effects in connection with etched trenches |
| US6534828B1 (en) | 2000-09-19 | 2003-03-18 | Fairchild Semiconductor Corporation | Integrated circuit device including a deep well region and associated methods |
| US6777745B2 (en) * | 2001-06-14 | 2004-08-17 | General Semiconductor, Inc. | Symmetric trench MOSFET device and method of making same |
| US6635535B2 (en) * | 2001-11-20 | 2003-10-21 | Fairchild Semiconductor Corporation | Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing |
| KR20030077299A (ko) * | 2002-03-26 | 2003-10-01 | 주식회사 하이닉스반도체 | 에스오아이 반도체소자의 제조 방법 |
| AU2003296988A1 (en) | 2002-12-19 | 2004-07-29 | Matrix Semiconductor, Inc | An improved method for making high-density nonvolatile memory |
| US20050226067A1 (en) | 2002-12-19 | 2005-10-13 | Matrix Semiconductor, Inc. | Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material |
| US7285464B2 (en) * | 2002-12-19 | 2007-10-23 | Sandisk 3D Llc | Nonvolatile memory cell comprising a reduced height vertical diode |
| US8637366B2 (en) | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| US7307268B2 (en) | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
| US7573096B2 (en) | 2005-02-16 | 2009-08-11 | Shindengen Electric Manufacturing Co, Ltd. | Semiconductor device for reducing forward voltage by using OHMIC contact |
| JP2007005492A (ja) * | 2005-06-22 | 2007-01-11 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| US8350318B2 (en) * | 2006-03-06 | 2013-01-08 | Semiconductor Components Industries, Llc | Method of forming an MOS transistor and structure therefor |
| JP5073991B2 (ja) * | 2006-08-23 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型半導体装置 |
| US9437729B2 (en) * | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
| US9947770B2 (en) | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
| KR100887017B1 (ko) * | 2007-05-18 | 2009-03-04 | 주식회사 동부하이텍 | 수평형 디모스 소자의 구조 및 그 제조 방법 |
| US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| JP4840370B2 (ja) * | 2008-01-16 | 2011-12-21 | トヨタ自動車株式会社 | 半導体装置とその半導体装置を備えている給電装置の駆動方法 |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| US9443974B2 (en) | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
| US9431530B2 (en) * | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
| JP5229288B2 (ja) * | 2010-09-20 | 2013-07-03 | 株式会社デンソー | 半導体装置およびその制御方法 |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| JP5630552B2 (ja) * | 2013-10-15 | 2014-11-26 | 富士電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| EP3183754A4 (en) | 2014-08-19 | 2018-05-02 | Vishay-Siliconix | Super-junction metal oxide semiconductor field effect transistor |
| CN107078161A (zh) | 2014-08-19 | 2017-08-18 | 维西埃-硅化物公司 | 电子电路 |
| US9613892B2 (en) | 2014-10-31 | 2017-04-04 | Hamilton Sundstrand Corporation | Solid state contactor with improved interconnect structure |
| KR101760266B1 (ko) * | 2015-10-30 | 2017-07-24 | 매그나칩 반도체 유한회사 | 파워 모스펫 및 이의 제조 방법 |
| EP4239886A3 (de) * | 2017-05-05 | 2023-10-18 | Elmos Semiconductor SE | Vorrichtung zur ansteuerung einer elektronischen sicherung für mindestens einen elektrischen verbraucher insbesondere eines fahrzeugs |
| JP7179276B2 (ja) * | 2017-09-29 | 2022-11-29 | 株式会社タムラ製作所 | 電界効果トランジスタ |
| US10297684B2 (en) | 2017-09-29 | 2019-05-21 | Nxp Usa, Inc. | Bidirectional power MOSFET structure with a cathode short structure |
| JP7450330B2 (ja) * | 2018-09-27 | 2024-03-15 | 富士電機株式会社 | 半導体素子及び半導体装置 |
| US11502192B2 (en) * | 2020-04-24 | 2022-11-15 | Stmicroelectronics Pte Ltd | Monolithic charge coupled field effect rectifier embedded in a charge coupled field effect transistor |
| US20230032610A1 (en) * | 2021-07-28 | 2023-02-02 | Pakal Technologies, Llc | Vertical insulated gate power switch with isolated base contact regions |
| CN114388613B (zh) * | 2021-12-30 | 2023-09-01 | 电子科技大学 | 一种双向阻断功率mos器件及其制造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146976A (en) * | 1979-05-02 | 1980-11-15 | Nec Corp | Insulating gate field effect transistor |
| JPS5674960A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Semiconductor integrated circuit |
| JPS6252969A (ja) * | 1985-08-30 | 1987-03-07 | Nippon Texas Instr Kk | 絶縁ゲ−ト型電界効果半導体装置 |
| US4799095A (en) * | 1987-07-06 | 1989-01-17 | General Electric Company | Metal oxide semiconductor gated turn off thyristor |
| US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
| US4961100A (en) * | 1988-06-20 | 1990-10-02 | General Electric Company | Bidirectional field effect semiconductor device and circuit |
| US4994871A (en) * | 1988-12-02 | 1991-02-19 | General Electric Company | Insulated gate bipolar transistor with improved latch-up current level and safe operating area |
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| FR2649828B1 (fr) * | 1989-07-17 | 1991-10-31 | Sgs Thomson Microelectronics | Circuit integre vdmos/logique comprenant un transistor vertical deplete et une diode zener |
| JP2837033B2 (ja) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| GB9215653D0 (en) * | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| US5558313A (en) * | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
| US5410170A (en) * | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
| GB9313843D0 (en) * | 1993-07-05 | 1993-08-18 | Philips Electronics Uk Ltd | A semiconductor device comprising an insulated gate field effect transistor |
| JP3334290B2 (ja) * | 1993-11-12 | 2002-10-15 | 株式会社デンソー | 半導体装置 |
| US5468982A (en) * | 1994-06-03 | 1995-11-21 | Siliconix Incorporated | Trenched DMOS transistor with channel block at cell trench corners |
| US5424231A (en) * | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
| US5674766A (en) * | 1994-12-30 | 1997-10-07 | Siliconix Incorporated | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer |
| US5665996A (en) * | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
-
1996
- 1996-05-31 JP JP8160632A patent/JP2987328B2/ja not_active Expired - Fee Related
- 1996-05-31 DE DE69631995T patent/DE69631995T2/de not_active Expired - Lifetime
- 1996-05-31 EP EP96108769A patent/EP0746042B1/en not_active Expired - Lifetime
-
1997
- 1997-06-30 US US08/884,826 patent/US5877538A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69631995D1 (de) | 2004-05-06 |
| EP0746042B1 (en) | 2004-03-31 |
| DE69631995T2 (de) | 2005-02-10 |
| US5877538A (en) | 1999-03-02 |
| EP0746042A3 (en) | 1998-04-01 |
| EP0746042A2 (en) | 1996-12-04 |
| JPH09102606A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2987328B2 (ja) | 双方向電流阻止機能を備えたトレンチ型パワーｍｏｓｆｅｔ | |
| US6096608A (en) | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench | |
| US5998836A (en) | Trench-gated power MOSFET with protective diode | |
| US5998837A (en) | Trench-gated power MOSFET with protective diode having adjustable breakdown voltage | |
| JP3202021B2 (ja) | パンチスルー電界効果トランジスタ | |
| US6140678A (en) | Trench-gated power MOSFET with protective diode | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| CN100334731C (zh) | 内含沟道型肖特基整流器的沟道型dmos晶体管 | |
| US6049108A (en) | Trench-gated MOSFET with bidirectional voltage clamping | |
| JP3911566B2 (ja) | Ｍｏｓ型半導体装置 | |
| US6051850A (en) | Insulated gate bipolar junction transistors having built-in freewheeling diodes therein | |
| EP2093802B1 (en) | Insulating-gate fet and its manufacturing method | |
| CN107026165B (zh) | 包括含第一和第二晶体管的半导体器件和控制电路的电路 | |
| JP4930904B2 (ja) | 電気回路のスイッチング装置 | |
| EP0536668A2 (en) | Vertical semiconductor device | |
| EP0746029B1 (en) | Voltage-clamped power accumulation-mode MOSFET | |
| KR100340703B1 (ko) | Ｐ채널 트렌치 ｍｏｓｆｅｔ 장치 | |
| JP2011035410A (ja) | 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ | |
| KR100397882B1 (ko) | 전계효과-제어가능반도체소자 | |
| JP4796220B2 (ja) | 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ | |
| EP0657933B1 (en) | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| US20080116520A1 (en) | Termination Structures For Semiconductor Devices and the Manufacture Thereof | |
| KR20000014278A (ko) | 고전력 금속산화막 반도체 전계효과 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |