DE102018110956A1 - Halbleiterspeichervorrichtungen - Google Patents

Halbleiterspeichervorrichtungen Download PDF

Info

Publication number
DE102018110956A1
DE102018110956A1 DE102018110956.3A DE102018110956A DE102018110956A1 DE 102018110956 A1 DE102018110956 A1 DE 102018110956A1 DE 102018110956 A DE102018110956 A DE 102018110956A DE 102018110956 A1 DE102018110956 A1 DE 102018110956A1
Authority
DE
Germany
Prior art keywords
electrode
layer
trench
semiconductor memory
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018110956.3A
Other languages
English (en)
Other versions
DE102018110956B4 (de
Inventor
Hui-jung Kim
Min Hee Cho
Bong-Soo Kim
Junsoo Kim
Satoru Yamada
Wonsok Lee
Yoosang Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018110956A1 publication Critical patent/DE102018110956A1/de
Application granted granted Critical
Publication of DE102018110956B4 publication Critical patent/DE102018110956B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

Es werden Halbleiterspeichervorrichtungen geschaffen. Eine Halbleiterspeichervorrichtung weist eine Trennungsschicht (110) in einem ersten Graben (T1") und einen ersten Gate-Elektrodenabschnitt (GE1) an der Trennungsschicht (110) auf. Die Halbleiterspeichervorrichtung weist einen zweiten Gate-Elektrodenabschnitt (GE2) in einem zweiten Graben (T2") auf. Bei einigen Ausführungsbeispielen ist der zweite Gate-Elektrodenabschnitt (GE2) in einer Richtung breiter als der erste Gate-Elektrodenabschnitt (GE1). Bei einigen Ausführungsbeispielen ist außerdem in der Richtung eine obere Region des zweiten Grabens (T2") von dem ersten Graben (T1") mit einem größeren Abstand als eine untere Region des zweiten Grabens (T2") beabstandet. Verwandte Verfahren zum Bilden von Halbleiterspeichervorrichtungen werden ebenfalls geschaffen.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Patentanmeldung beansprucht die Priorität der beim koreanischen Amt für geistiges Eigentum am 10. August 2017 eingereichten koreanischen Patentanmeldung Nr. 10-2017-0101835 , deren ganzer Inhalt hierin durch Verweis aufgenommen ist.
  • HINTERGRUND
  • Die vorliegende Erfindung bezieht sich auf Halbleiterspeichervorrichtungen. Aufgrund ihrer kleindimensionalen, multifunktionalen und/oder aufwandsarmen Charakteristiken werden Halbleitervorrichtungen als wichtige Elemente in der Elektronikindustrie betrachtet. Eine höhere Integration von Halbleitervorrichtungen, wie z. B. Halbleiterspeichervorrichtungen, kann nützlich sein, um einer Verbrauchernachfrage nach einem überlegenen Verhalten und günstigen Preisen zu genügen. In dem Fall von Halbleiterspeichervorrichtungen kann eine erhöhte Integration besonders nützlich sein, da die Integration derselben ein wichtiger Faktor beim Bestimmen von Erzeugnispreisen sein kann. Die extrem teure Verarbeitungsausrüstung, die verwendet wird, um eine Musterfeinheit zu erhöhen, kann jedoch der sich erhöhenden Integration für Halbleiterspeichervorrichtungen eine praktische Grenze setzen. Um eine solche Grenze zu überwinden, wurde eine Vielfalt von Untersuchungen an neuen Technologien zum Erhöhen der Integrationsdichte einer Halbleitervorrichtung durchgeführt.
  • KURZFASSUNG
  • Einige Ausführungsbeispiele der erfinderischen Ideen liefern eine Halbleiterspeichervorrichtung mit einer erhöhten Integrationsdichte und verbesserten elektrischen Charakteristiken und ein Verfahren zum Herstellen derselben.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen kann eine Halbleiterspeichervorrichtung ein Substrat aufweisen. Die Halbleiterspeichervorrichtung kann eine Vorrichtungstrennungsschicht, die aktive Regionen des Substrats definiert, aufweisen. Die Halbleiterspeichervorrichtung kann eine Gate-Leitungs-Struktur aufweisen, die eine Gate-isolierende Schicht und eine Gate-Elektrode aufweist, die in einem Graben des Substrats vergraben sind, um die aktiven Regionen zu kreuzen. Der Graben kann erste Grabenabschnitte an der Vorrichtungstrennungsschicht und zweite Grabenabschnitte in den aktiven Regionen aufweisen. Bei den zweiten Grabenabschnitten kann außerdem die Gate-isolierende Schicht eine Deckoberfläche der Gate-Elektrode überlappen.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen kann eine Halbleiterspeichervorrichtung ein Substrat aufweisen. Die Halbleiterspeichervorrichtung kann eine Vorrichtungstrennungsschicht, die aktive Regionen des Substrats definiert, aufweisen. Die Halbleiterspeichervorrichtung kann eine Gate-Leitungs-Struktur aufweisen, die in einem Graben in dem Substrat vergraben ist, um die aktiven Regionen zu kreuzen. Die Gate-Leitungs-Struktur kann eine Gate-isolierende Schicht und eine Gate-Elektrode in dem Graben aufweisen. Die Gate-Elektrode kann erste Elektrodenabschnitte an der Vorrichtungstrennungsschicht und zweite Elektrodenabschnitte in den aktiven Regionen aufweisen. Die zweiten Elektrodenabschnitte können außerdem breiter als die ersten Elektrodenabschnitte sein.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen weist ein Verfahren zum Bilden einer Halbleiterspeichervorrichtung ein Bilden einer Vorrichtungstrennungsschicht in einem Substrat, um aktive Regionen zu definieren, auf. Das Verfahren kann ein Bilden eines Grabens, um die aktiven Regionen zu kreuzen, aufweisen. Der Graben kann erste Grabenabschnitte, die die Vorrichtungstrennungsschicht freilegen, und zweite Grabenabschnitte, die die aktiven Regionen freilegen, aufweisen. Das Verfahren kann außerdem ein aufeinanderfolgendes Bilden einer Gate-isolierenden Schicht und einer Gate-Elektroden-Schicht in dem Graben aufweisen. Jeder der zweiten Grabenabschnitte kann einen oberen Graben und einen unteren Graben, der breiter als der obere Graben ist, aufweisen. Das aufeinanderfolgende Bilden kann ein Bilden der Gate-isolierenden Schicht in dem oberen Graben, um Gate-Regionen in dem unteren Graben zu definieren, aufweisen. Das aufeinanderfolgende Bilden kann ferner ein Bilden der Gate-Elektroden-Schicht in den Gate-Regionen durch die ersten Grabenabschnitte aufweisen.
  • Eine Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen kann ein Substrat, das erste und zweite Gräben darin aufweist, aufweisen. Die Halbleiterspeichervorrichtung kann eine Trennungsschicht in dem ersten Graben aufweisen. Die Halbleiterspeichervorrichtung kann einen ersten Gate-Elektrodenabschnitt in der Trennungsschicht in dem ersten Graben aufweisen. Die Halbleiterspeichervorrichtung kann außerdem einen zweiten Gate-Elektrodenabschnitt in dem zweiten Graben aufweisen. Der zweite Graben kann von der Trennungsschicht frei sein. Der zweite Gate-Elektrodenabschnitt kann in einer Richtung breiter als der erste Gate-Elektrodenabschnitt sein. Eine obere Region des zweiten Grabens kann in der Richtung von dem ersten Graben mit einem größeren Abstand beabstandet sein als eine untere Region des zweiten Grabens.
  • Figurenliste
  • Exemplarische Ausführungsbeispiele werden aus der folgenden kurzen Beschreibung, die in Verbindung mit den beigefügten Zeichnungen vorgenommen wird, deutlicher verstanden werden. Die beigefügten Zeichnungen stellen nicht begrenzende exemplarische Ausführungsbeispiele, wie sie hierin beschrieben werden, dar.
    • 1 ist eine Draufsicht einer Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen.
    • 2 ist eine Schnittansicht, die Querschnitte entlang von Linien A-A' und B-B' von 1 darstellt.
    • 3 bis 11 sind Schnittansichten, die vorgesehen sind, um ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen zu beschreiben, und von denen jede Querschnitte entlang von Linien A-A' und B-B' von 1 darstellt.
    • 12 ist eine Schnittansicht, die eine Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellt.
    • 13 bis 16 sind Schnittansichten, die eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellen.
    • 17 bis 19 sind Schnittansichten, die eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellen.
    • 20 bis 22 sind Schnittansichten, die eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellen.
  • Es sei bemerkt, dass diese Zeichnungen die allgemeinen Charakteristiken von Verfahren, einer Struktur und/oder Materialien, die bei bestimmten exemplarischen Ausführungsbeispielen genutzt werden, darstellen sollen und die im Folgenden vorgesehene geschriebene Beschreibung ergänzen sollen. Diese Zeichnungen sind jedoch nicht maßstabsgetreu und spiegeln möglicherweise nicht präzise die präzisen strukturellen Charakteristiken oder Verhaltenscharakteristiken eines gegebenen Ausführungsbeispiels wider und sollten nicht als den Bereich von Werten oder Eigenschaften, die durch exemplarische Ausführungsbeispiele umfasst sind, definierend oder begrenzend interpretiert werden. Die relativen Dicken und die relative Positionierung von Molekülen, Schichten, Regionen und/oder strukturellen Elementen können beispielsweise für eine Klarheit reduziert oder übertrieben dargestellt sein. Die Verwendung von ähnlichen oder identischen Bezugszeichen in den verschiedenen Zeichnungen soll die Anwesenheit eines ähnlichen oder identischen Elements oder einer ähnlichen oder identischen Eigenschaft angeben.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist eine Draufsicht einer Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen. 2 ist eine Schnittansicht, die Querschnitte entlang von Linien A-A' und B-B' von 1 darstellt.
  • Verweisend auf 1 und 2 kann ein Substrat 100 bereitgestellt sein, um aktive Regionen AR, die durch eine Vorrichtungstrennungsschicht 110 definiert sind, zu haben. Das Substrat 100 kann beispielsweise eine Siliziumscheibe sein. Die Vorrichtungstrennungsschicht 110 kann aus Siliziumoxid gebildet sein oder dasselbe aufweisen. Die aktiven Regionen AR können voneinander in einer horizontalen Richtung beabstandet sein, und jede der aktive Regionen AR kann ein stabförmiges Muster, das sich in einer dritten Richtung D3 erstreckt, sein. Eine Deckoberfläche des Substrats 100 kann parallel zu einer ersten Richtung D1 und einer zweiten Richtung D2 sein, und die dritte Richtung D3 kann beide erste und zweite Richtungen D1, D2 schneiden, ist jedoch nicht senkrecht dazu.
  • Eine Mehrzahl von Gräben TR kann in einer oberen Region des Substrats 100 vorgesehen sein, und Gate-Leitungs-Strukturen können in den Gräben TR vorgesehen sein, um die aktiven Regionen AR zu kreuzen. Wie hierin verwendet, kann der Ausdruck „Gate-Leitungs-Struktur“ auf eine Struktur verweisen, die eine Gate-isolierende Schicht 120 und eine Gate-Elektrode GE (2) aufweist. Die Gräben TR können voneinander in der zweite Richtung D2 beabstandet sein. Als ein Beispiel kann jede der aktiven Regionen AR vorgesehen sein, um ein Paar der Gräben TR zu kreuzen. Jeder der Gräben TR kann sich in der ersten Richtung D1 erstrecken, um abwechselnd die Vorrichtungstrennungsschicht 110 und die aktiven Regionen AR zu kreuzen. Im Folgenden werden einige Ausführungsbeispiele der erfinderischen Ideen mit Verweis auf einen der Gräben TR beschrieben werden.
  • Als ein Beispiel kann der Graben TR erste Grabenabschnitte T1" an/in der Vorrichtungstrennungsschicht 110 und zweite Grabenabschnitte T2" an/in den aktiven Regionen AR aufweisen. Die zweiten Grabenabschnitte T2" können frei von der Vorrichtungstrennungsschicht 110 sein (d. h. können dieselbe darin nicht aufweisen). Die ersten Grabenabschnitte T1" und die zweiten Grabenabschnitte T2" können in der ersten Richtung D1 abwechselnd angeordnet sein. Gemessen in der dritten Richtung D3 können die ersten Grabenabschnitte T1" eine Breite W2 haben, die größer als eine Breite W3 der zweiten Grabenabschnitte T2" ist. Als ein Beispiel kann die Breite W2 der ersten Grabenabschnitte T1" um etwa 10% bis 90% größer als die Breite W3 der zweiten Grabenabschnitte T2" sein. Die Breiten W2 und W3 können auf obere (z. B. oberste) Breiten der Grabenabschnitte T1" und T2" verweisen.
  • Die ersten Grabenabschnitte T1" können eine erste Region R1, die eine große Breite hat, und eine zweite Region R2, die eine kleine Breite in der ersten Richtung D1 hat, wie in 1 gezeigt ist, aufweisen. Gemessen in der ersten Richtung D1 kann die Breite der ersten Region R1 etwa 2- bis 10-mal die der zweiten Region R2 sein. Die erste Region R1 und die zweite Region R2 können in der ersten Richtung D1 abwechselnd angeordnet sein. Die zweiten Grabenabschnitte T2" können zwischen einzelnen der ersten Region R1 und der zweiten Region R2, die zueinander benachbart sind, vorgesehen sein. Die erste Region R1, die zweiten Grabenabschnitte T2", die zweite Region R2 und die zweiten Grabenabschnitte T2" können, mit anderen Worten, in der ersten Richtung D1 in der aufgezählten Reihenfolge aufeinanderfolgend angeordnet sein.
  • Die ersten Grabenabschnitte T1" können Bodenoberflächen, die niedriger als dieselben der zweiten Grabenabschnitte T2" sind, haben. Als ein Beispiel können die Bodenoberflächen der ersten Grabenabschnitte T1" um etwa 150 Å bis etwa 550 Å niedriger als jene der zweiten Grabenabschnitte T2" sein. Jeder der zweiten Grabenabschnitte T2" kann einen oberen Graben UT, der vorgesehen ist, um eine relativ kleiner Breite zu haben, und einen unteren Graben BT, der sich von dem oberen Graben UT erstreckt und eine Breite hat, die größer als dieselbe des oberen Grabens UT ist, aufweisen. Die zweiten Grabenabschnitte T2" (z. B. der untere Graben BT derselben) können eine erweiterte Region EN2, die sich von dem oberen Graben UT erstreckt und in horizontalen und/oder vertikalen Richtungen erweitert ist, um eine Breite, die größer als dieselbe des oberen Grabens UT ist, zu haben, aufweisen. Die erweiterte Region EN2 ist dargestellt, um eine vertikale Länge zu haben, die größer als eine horizontale Länge ist, oder um eine Ellipsenform zu haben, die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Bei einigen Ausführungsbeispielen kann beispielsweise die Form der erweiterten Region EN2 verschieden geändert sein.
  • Eine Gate-isolierende Schicht 120 kann in dem Graben TR vorgesehen sein. In den ersten Grabenabschnitten T1" kann die Gate-isolierende Schicht 120 vorgesehen sein, um Seiten- und Bodenoberflächen der ersten Grabenabschnitte T1" konform zu bedecken. In den zweiten Grabenabschnitten T2" kann die Gate-isolierende Schicht 120 vorgesehen sein, um den oberen Graben UT zu füllen und um dadurch leere Räume (im Folgenden Gate-Regionen GR) in dem unteren Graben BT zu definieren. Jede der Gate-Regionen GR kann einen Deckabschnitt, der durch die Gate-isolierende Schicht 120 geschlossen ist, haben und kann mit einzelnen der ersten Grabenabschnitte T1", die sich horizontal benachbart dazu befinden, verbunden sein. Die Gate-isolierende Schicht 120 kann aus mindestens entweder Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid gebildet sein oder mindestens aufweisen. Als ein Beispiel kann die Gate-isolierende Schicht 120 eine Siliziumoxidschicht sein.
  • Eine Gate-Elektrode GE kann an der Gate-isolierenden Schicht 120 vorgesehen sein. Die Gate-Elektrode GE kann eine Sperr-Elektrodenschicht 131 und eine Metall-Elektrodenschicht 136 aufweisen. Die Sperr-Elektrodenschicht 131 kann aus mindestens einem von leitfähigen Metallnitriden (z. B. Tantalnitrid (TaN), Titannitrid (TiN) oder Wolframnitrid (WN)) gebildet sein oder mindestens eines aufweisen. Die Metall-Elektrodenschicht 136 kann eine Metallschicht (z. B. aus Wolfram (W), Titan (Ti) oder Tantal (Ta)) sein. Die Gate-Elektrode GE kann erste Elektrodenabschnitte GE1 in den ersten Grabenabschnitten T1" und zweite Elektrodenabschnitte GE2 in den zweiten Grabenabschnitten T2" aufweisen.
  • Die ersten Elektrodenabschnitte GE1 können in unteren Abschnitten der ersten Grabenabschnitte T1" vorgesehen sein, und Deckoberflächen der ersten Elektrodenabschnitte GE1 können durch verkappende isolierende Muster 141, die obere Regionen der ersten Grabenabschnitte T1" belegen, überlappt (z. B. bedeckt) werden. Die zweiten Elektrodenabschnitte GE2 können vorgesehen sein, um die Gate-Regionen GR der zweiten Grabenabschnitte T2" zu füllen. Deckoberflächen der zweiten Elektrodenabschnitte GE2 können durch die Gate-isolierende Schicht 120, die den oberen Graben UT füllt, überlappt (z. B. bedeckt) werden. Aufgrund von abgerundeten Oberflächen der Gate-Regionen GR können die Deckoberflächen der zweiten Elektrodenabschnitte GE2 ebenfalls eine abgerundete Form haben. Bei einigen Ausführungsbeispielen kann jeder der ersten Elektrodenabschnitte GE1 eine im Wesentlichen flache Deckoberfläche haben.
  • In oberen Regionen der ersten Elektrodenabschnitte GE1 kann die Sperr-Elektrodenschicht 131 eine Deckoberfläche der Metall-Elektrodenschicht 136 freilegen. Die verkappenden isolierenden Muster 141 können mit der freigelegten Deckoberfläche der Metall-Elektrodenschicht 136 verbunden sein. Bei einigen Ausführungsbeispielen kann in oberen Regionen der zweiten Elektrodenabschnitte GE2 die Metall-Elektrodenschicht 136 durch die Sperr-Elektrodenschicht 131 überlappt (z. B. bedeckt) werden. Die Deckoberfläche der Metall-Elektrodenschicht 136 kann, mit anderen Worten, von der Gate-isolierenden Schicht 120 beabstandet sein, wobei die Sperr-Elektrodenschicht 131 dazwischengebracht ist. Als ein Beispiel kann bei den zweiten Elektrodenabschnitten GE2 die Sperr-Elektrodenschicht 131 einen ringförmigen Querschnitt haben, und bei den ersten Elektrodenabschnitte GE1 kann die Sperr-Elektrodenschicht 131 einen ‚U‘-förmigen Querschnitt haben.
  • Die zweiten Elektrodenabschnitte GE2 können vorstehende Abschnitte PP, die in einer Richtung von Deckoberflächen der ersten Elektrodenabschnitte GE1 hin zu einer Deckoberfläche des Substrats 100 vorstehen, aufweisen. Das heißt, Deckoberflächen der zweiten Elektrodenabschnitte GE2 können um eine Höhe h höher als jene der ersten Elektrodenabschnitte GE1 sein. Bei einigen Ausführungsbeispielen kann die Höhe h größer als eine Dicke der Gate-isolierenden Schicht 120 sein. Bei einigen Ausführungsbeispielen kann die Höhe h von etwa 100 Å bis etwa 500 Å reichen.
  • Gemessen in der dritten Richtung D3 kann eine Breite d2 der zweiten Elektrodenabschnitte GE2 größer als eine Breite d1 der ersten Elektrodenabschnitte GE1 sein. Die Breite d2 der zweiten Elektrodenabschnitte GE2 kann beispielsweise etwa 1,1- bis 3-mal die Breite d1 der ersten Elektrodenabschnitte GE1 sein. Bodenoberflächen der ersten Elektrodenabschnitte GE1 können niedriger als jene der zweiten Elektrodenabschnitte GE2 sein.
  • Ein Abstandshalter 115 kann zwischen einer Seitenoberfläche des Grabens TR und der Gate-isolierenden Schicht 120 vorgesehen sein. In den ersten Grabenabschnitten T1" kann der Abstandshalter 115 entlang von Seitenoberflächen der ersten Elektrodenabschnitte GE1 vorgesehen sein. Das heißt, in den ersten Grabenabschnitten T1" kann der Abstandshalter 115 von den ersten Elektrodenabschnitten GE1 durch die Gate-isolierende Schicht 120 horizontal beabstandet sein. In den zweiten Grabenabschnitten T2" kann eine Bodenoberfläche des Abstandshalters 115 durch die Gate-isolierende Schicht 120 von Bodenoberflächen der zweiten Elektrodenabschnitte GE2 vertikal beabstandet sein. Der Abstandshalter 115 kann an einer Seitenoberfläche des oberen Grabens UT vorgesehen sein und sich nicht zu dem unteren Graben BT erstrecken. Bei einigen Ausführungsbeispielen kann der Abstandshalter 115 mindestens entweder aus Siliziumoxid, Siliziumoxinitrid oder Siliziumnitrid gebildet sein oder mindestens eines davon aufweisen.
  • Die verkappenden isolierenden Muster 141 können an den Vorrichtungstrennungsschichten 110 vorgesehen sein und können in den aktiven Regionen AR nicht vorgesehen sein. Die oberen Gräben UT der zweiten Grabenabschnitte T2" können durch die Gate-isolierende Schicht 120 belegt sein, und die verkappenden isolierenden Muster 141 können in den oberen Gräben UT nicht vorgesehen sein. Die aktiven Regionen AR können dementsprechend von den verkappenden isolierenden Mustern 141 frei sein. Die verkappenden isolierenden Muster 141 können erste verkappende isolierende Muster 141a in den ersten Regionen R1 und zweite verkappende isolierende Muster 141b in den zweiten Regionen R2 aufweisen. Gemessen in der ersten Richtung D1 können Breiten der ersten verkappenden isolierenden Muster 141a größer als jene der zweiten verkappenden isolierenden Muster 141b sein. Die verkappenden isolierenden Muster 141 können aus Siliziumnitrid oder Siliziumoxinitrid gebildet sein oder eines davon aufweisen.
  • Erste Störstellenregionen 171 und zweite Störstellenregionen 172 können in den aktiven Regionen AR vorgesehen sein. Die ersten Störstellenregionen 171 und die zweiten Störstellenregionen 172 können voneinander beabstandet sein, wobei die Gräben TR dazwischengebracht sind. Als ein Beispiel können die ersten Störstellenregionen 171 in beiden/gegenüberliegenden Endabschnitten von jeder der aktiven Regionen AR vorgesehen sein, und die zweite Störstellenregion 172 kann zwischen einem Paar der ersten Störstellenregionen 171 vorgesehen sein. Die Störstellenregionen 171 und 172 können dotiert sein, um einen Leitfähigkeitstyp zu haben, der sich von demselben des Substrats 100 unterscheidet.
  • Bitleitungen BL und Datenspeicher (z. B. Datenspeicherungselemente/-strukturen) DS können an den Gate-Leitungs-Strukturen gebildet sein. Für eine Bequemlichkeit einer Darstellung können die Bitleitungen BL und die Datenspeicher DS teilweise in 1 dargestellt sein. Die Bitleitungen BL können sich in der zweiten Richtung D2 erstrecken und können durch erste Kontakte 161 mit einer Mehrzahl der zweiten Störstellenregionen 172 verbunden sein. Die Datenspeicher DS können durch zweite Kontakte 163 mit den ersten Störstellenregionen 171 verbunden sein. Sowohl die Bitleitungen BL als auch die ersten und zweiten Kontakte 161 und 163 können aus mindestens entweder Metallen, leitfähigen Metallnitriden oder Halbleitermaterialien gebildet sein oder mindestens aufweisen.
  • In dem Fall, in dem die Speichervorrichtung eine DRAM-Vorrichtung ist, kann jeder der Datenspeicher DS ein Kondensator sein, der eine untere Elektrode, eine dielektrische Schicht und eine obere Elektrode aufweist. Bei einigen Ausführungsbeispielen kann jeder Datenspeicher DS eine Phasenänderungsschicht, eine Schicht eines variablen Widerstands oder eine Magnettunnel-Übergangsschicht aufweisen. Eine isolierende Zwischenlagenschicht 195 kann vorgesehen sein, um die Datenspeicher DS zu überlappen (z. B. bedecken). Bei einigen Ausführungsbeispielen kann die isolierende Zwischenlagenschicht 195 aus Siliziumoxid gebildet sein oder dasselbe aufweisen.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen können Formen, Höhen und Breiten der ersten und zweiten Elektrodenabschnitte GE1 und GE2 verschieden geändert sein. Bei einigen Ausführungsbeispielen kann jeder der zweiten Elektrodenabschnitte GE2 als eine Zugriffswortleitung zum Anlegen einer Spannung an die aktiven Regionen AR verwendet werden. Bei einigen Ausführungsbeispielen können die ersten Elektrodenabschnitte GE1 Regionen sein, die in der Vorrichtungstrennungsschicht 110 vergraben sind, und werden als eine durchlassende Wortleitung verwendet und dürfen nicht verwendet werden, um eine Spannung an die aktiven Regionen AR direkt anzulegen.
  • Um eine Integrationsdichte einer Halbleitervorrichtung zu erhöhen, kann eine Breite einer Gate-Elektrode reduziert sein. Um es jedoch einem Transistor zu erlauben, gewünschte elektrische Charakteristiken zu haben, kann es vorteilhaft/notwendig sein, eine Dicke einer Gate-isolierenden Schicht in einem spezifischen Dickenbereich zu halten. Eine Reduzierung der Breite einer Gate-Elektrode kann zusätzlich zu einer Erhöhung eines elektrischen Widerstands der Gate-Elektrode führen, und es kann somit schwierig sein, eine Größe der Gate-Elektrode zu reduzieren. Bei einigen Ausführungsbeispielen können die zweiten Elektrodenabschnitte GE2 zum Anlegen einer Spannung an die aktiven Regionen AR gebildet sein, um eine Breite (z. B. in der dritten Richtung D3) zu haben, die größer als eine Breite der ersten Elektrodenabschnitte GE1 ist, die in der Vorrichtungstrennungsschicht 110 vergraben sind, und dies kann es möglich machen, eine Integrationsdichte einer Halbleitervorrichtung und elektrische Charakteristiken von Transistoren zu sichern. Breiten der aktiven Regionen AR (insbesondere der ersten und zweiten Störstellenregionen 171 und 172) zwischen den Gate-Elektroden können ferner erhöht sein, und somit kann ein Strom, der durch dieselben durchgelassen wird, ebenfalls erhöht sein.
  • In dem Fall, in dem die ersten Elektrodenabschnitte GE1 relativ nahe zu der ersten Störstellenregion 171 sind, kann sich ein Leckstrom einer Halbleitervorrichtung erhöhen. Bei einigen Ausführungsbeispielen können die ersten Elektrodenabschnitte GE1 gebildet sein, um Deckoberflächen zu haben, die niedriger als jene der zweiten Elektrodenabschnitte GE2 sind, und dies kann es möglich machen, einen Leckstrom zu reduzieren, um somit elektrische Charakteristiken einer Halbleitervorrichtung zu verbessern.
  • 3 bis 11 sind Schnittansichten, die vorgesehen sind, um ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen zu beschreiben, und jede derselben stellt Querschnitte entlang von Linien A-A' und B-B' von 1 dar.
  • Verweisend auf 1 und 3 kann eine Vorrichtungstrennungsschicht 110 in einem Substrat 100 gebildet werden, um aktive Regionen AR zu definieren. Die Vorrichtungstrennungsschicht 110 kann beispielsweise aus Siliziumoxid gebildet werden oder dasselbe aufweisen. Ein Ätzverfahren kann an einem oberen Abschnitt des Substrats 100 durchgeführt werden, um vorläufige Gräben PTR, die die aktiven Regionen AR kreuzen oder sich in der ersten Richtung D1 erstecken, zu bilden. Jeder der vorläufigen Gräben PTR, die durch das Ätzverfahren gebildet werden, kann eine positionsabhängige Tiefe haben. Der vorläufige Graben PTR kann beispielsweise erste Grabenabschnitte T1, die die Vorrichtungstrennungsschicht 110 freilegen, und zweite Grabenabschnitte T2 aufweisen, die die aktiven Regionen AR freilegen. Die ersten Grabenabschnitte T1 können in dem Substrat 100 gebildet werden, um eine Tiefe zu haben, die größer (d. h. tiefer) als dieselbe der zweiten Grabenabschnitte T2 ist. Gemessen in der dritten Richtung D3 kann eine erste Breite W1 der ersten Grabenabschnitte T1 gleich einer Breite W3 der zweiten Grabenabschnitte T2 sein, bei einigen Ausführungsbeispielen kann jedoch die erste Breite W1 größer als die Breite W3 der zweiten Grabenabschnitte T2 sein. Das Ätzverfahren kann ein Trockenätzverfahren sein oder aufweisen.
  • Verweisend auf 1 und 4 kann ein selektives Ätzverfahren an der Vorrichtungstrennungsschicht 110, die die ersten Grabenabschnitte T1 definiert, durchgeführt werden, um die ersten Grabenabschnitte T1', die eine erweiterte Struktur haben, zu bilden. Als ein Beispiel kann das selektive Ätzverfahren unter Verwendung eines Ätzrezepts durchgeführt werden, das fähig ist, die Vorrichtungstrennungsschicht 110 zu ätzen, während das Ätzen der aktiven Region AR unterdrückt wird. Gemessen in der dritten Richtung D3 können die ersten Grabenabschnitte T1' eine zweite Breite W2, die größer als die erste Breite W1 (und größer als die dritte Breite W3) ist, haben. Die Tiefe der ersten Grabenabschnitte T1' kann ebenfalls erhöht werden. Im Gegensatz dazu dürfen die Breite W3 und die Tiefe der zweiten Grabenabschnitte T2 nicht erhöht werden oder können mit einer relativ niedrigen Rate erhöht werden.
  • Verweisend auf 1 und 5 können Abstandshalter 115 an Innenseitenwänden der vorläufigen Gräben PTR gebildet werden. Die Bildung der Abstandshalter 115 kann ein Bilden einer Abstandshalterschicht, um die vorläufigen Gräben PTR zu bedecken, und ein Durchführen eines anisotropen Ätzverfahrens an der Abstandshalterschicht aufweisen. Bei einigen Ausführungsbeispielen können die Abstandshalter 115 aus mindestens entweder Siliziumoxid, Siliziumoxinitrid oder Siliziumnitrid gebildet werden oder mindestens aufweisen.
  • Die Vorrichtungstrennungsschicht 110, die durch die Abstandshalter 115 freigelegt ist, kann weiter geätzt werden, und als ein Resultat können die ersten Grabenabschnitte T1', die eine erhöhte Tiefe haben, (im Folgenden erste Grabenabschnitte T1") gebildet werden. Das Ätzen der Vorrichtungstrennungsschicht 110 kann während oder direkt nach der Bildung der Abstandshalter 115 durchgeführt werden.
  • Verweisend auf 1 und 6 können durch Ätzen von Abschnitten der aktiven Region AR, die durch die Abstandshalter 115 freigelegt sind oder sich unter den zweiten Grabenabschnitten T2 befinden, erste erweiterte Regionen EN1 gebildet werden. Die zweiten Grabenabschnitte T2' werden im Folgenden beschrieben werden, um die ersten erweiterten Regionen EN1 aufzuweisen. Die Bildung der ersten erweiterten Regionen EN1 kann ein Durchführen eines isotropen Ätzverfahrens an der aktiven Region AR, die durch die Abstandshalter 115 freigelegt ist, aufweisen. Die ersten erweiterten Regionen EN1 können durch ein Ätzverfahren unter Verwendung einer Ätzlösung, die Phosphorsäure oder Fluorwasserstoffsäure enthält, gebildet werden. Wie gezeigt ist, können die ersten erweiterten Regionen EN1 einen kreisförmigen Querschnitt haben, die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Während der Bildung der ersten erweiterten Regionen EN1 darf die Vorrichtungstrennungsschicht 110, die durch die ersten Grabenabschnitte T1" freigelegt ist, nicht geätzt werden oder kann mit einer relativ niedrigen Rate geätzt werden.
  • Verweisend auf 1 und 7 können die ersten erweiterten Regionen EN1 erweitert werden, um zweite erweiterte Regionen EN2 zu bilden Die zweiten erweiterten Regionen EN2 können verglichen mit den ersten erweiterten Regionen EN1 eine vertikal gestreckte bzw. verlängerte Form haben. Die zweiten erweiterten Regionen EN2 können beispielsweise einen elliptischen Querschnitt haben, dessen laterale Breite kleiner als die vertikale Breite desselben ist, die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Die zweiten erweiterten Regionen EN2 können durch Durchführen eines zusätzlichen anisotropen Ätzverfahrens an der aktiven Region AR gebildet werden. Als ein Beispiel kann das anisotrope Ätzverfahren ein Trockenätzverfahren sein. Die zweiten Grabenabschnitte T2" werden im Folgenden auf die zweiten erweiterten Regionen EN2 aufweisend beschrieben werden. Die Gräben TR werden zusätzlich beschrieben werden, um die ersten Grabenabschnitte T1" und die zweiten Grabenabschnitte T2" aufzuweisen. Die Verfahren, die mit Verweis auf 6 und 7 beschrieben wurden, können hinsichtlich der Verfahrensreihenfolge ausgetauscht werden. Dem anisotropen Ätzverfahren kann, mit anderen Worten, das isotrope Ätzverfahren folgen.
  • Verweisend auf 1 und 8 kann eine Gate-isolierende Schicht 120 an der resultierenden Struktur, die mit den Gräben TR versehen ist, gebildet werden. In den ersten Grabenabschnitten T1" kann die Gate-isolierende Schicht 120 gebildet werden, um die Seitenoberflächen der Abstandshalter 115 und eine Deckoberfläche der Vorrichtungstrennungsschicht 110 konform zu bedecken. Als ein Beispiel kann in den ersten Grabenabschnitten T1" die Gate-isolierende Schicht 120 einen ‚U‘-förmigen Querschnitt haben.
  • Die zweiten Grabenabschnitte T2" können einen oberen Graben, der eine erste Breite hat, und einen unteren Graben (d. h. die zweite erweiterte Region EN2), der eine zweite Breite, die größer als die erste Breite ist, hat, aufweisen. Die Gate-isolierende Schicht 120 kann gebildet werden, um den oberen Graben zu füllen, und somit können Gate-Regionen GR in den unteren Gräben (d. h. den zweiten erweiterten Regionen EN2) gebildet werden. Jede der Gate-Regionen GR kann einen Deckabschnitt haben, der durch die Gate-isolierende Schicht 120 verschlossen ist, und kann mit einzelnen der ersten Grabenabschnitte T1", die sich horizontal benachbart dazu befinden, verbunden sein. Die Gate-isolierende Schicht 120 kann aus mindestens entweder Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid gebildet werden oder mindestens aufweisen. Als ein Beispiel kann die Gate-isolierende Schicht 120 eine Siliziumoxidschicht sein. Die Gate-isolierende Schicht 120 kann durch eine chemische Dampfabscheidung (CVD) oder eine Abscheidung einer atomaren Schicht (ALD) gebildet werden.
  • Verweisend auf 1 und 9 können Gate-Elektroden-Schichten in den Gräben TR gebildet werden. Die Gate-Elektroden-Schichten können beispielsweise eine Sperr-Elektrodenschicht 131 und eine Metall-Elektrodenschicht 136, die an der Gate-isolierenden Schicht 120 aufeinanderfolgend gebildet werden, aufweisen. Die Sperr-Elektrodenschicht 131 kann aus mindestens einem von leitfähigen Metallnitriden (z. B. TaN, TiN oder WN) gebildet werden oder mindestens eines aufweisen. Die Metall-Elektrodenschicht 136 kann eine Metallschicht (z. B. aus W, Ti oder Ta) sein. Die Gate-Elektroden-Schichten können unter Verwendung von mindestens entweder einer chemischen Dampfabscheidung (CVD), einer physikalischen Dampfabscheidung (PVD) oder einer Abscheidung einer atomaren Schicht (ALD) gebildet werden.
  • Die Gate-Elektroden-Schichten 131 und 136 können durch die ersten Grabenabschnitte T1" in den Gate-Regionen GR gebildet werden. Leitfähige Materialien können beispielsweise den ersten Grabenabschnitten T1" zugeführt werden, um die benachbarten Gate-Regionen GR zu füllen.
  • Verweisend auf 1 und 10 können die Gate-Elektroden-Schichten 131 und 136 teilweise geätzt werden. Die Gate-Elektroden-Schichte 131 und 136 in den ersten Grabenabschnitten T1" können entfernt werden, um Vertiefungsregionen RS zu bilden, und als ein Resultat können Gate-Elektroden GE gebildet werden. Die Bildung der Vertiefungsregionen RS kann ein Durchführen eines Hinterätzungsverfahrens an den Gate-Elektroden-Schichten 131 und 136 aufweisen. Obere Abschnitte der Gate-Elektroden-Schichten 131 und 136 in den zweiten Grabenabschnitten T2" (insbesondere den Gate-Regionen GR) können durch die Gate-isolierende Schicht 120 überlappt (z. B. bedeckt) werden, und können während des Ätzverfahren nicht geätzt werden, und somit können die oberen Abschnitte der Gate-Elektroden 131 und 136 in den zweiten Grabenabschnitten T2" verbleiben. Die Sperr-Elektrodenschicht 131 und die Metall-Elektrodenschicht 136 können durch unterschiedliche Ätzmittel gleichzeitig geätzt oder aufeinanderfolgend geätzt werden.
  • Als ein Resultat des lokalen Ätzens der Gate-Elektroden-Schichten 131 und 136 kann jede der Gate-Elektroden GE vorstehende Abschnitte PP aufweisen, die an einer Deckoberfläche derselben gebildet sind. Jede der Gate-Elektroden GE kann erste Elektrodenabschnitte GE1 in den ersten Grabenabschnitten T1" und zweite Elektrodenabschnitte GE2 in den zweiten Grabenabschnitten T2" aufweisen. Deckoberflächen der zweiten Elektrodenabschnitte GE2 können um eine Höhe h höher als jene der ersten Elektrodenabschnitte GE1 sein. Bei einigen Ausführungsbeispielen kann die Höhe h von etwa 100 Å bis etwa 500 Å reichen.
  • Verweisend auf 1 und 11 können verkappende isolierende Muster 141 gebildet werden, um die Vertiefungsregionen RS zu füllen. Die verkappenden isolierenden Muster 141 dürfen in den zweiten Grabenabschnitten T2" nicht gebildet werden und können in den ersten Grabenabschnitten T1" gebildet werden. Gesehen in einer Draufsicht dürfen, mit anderen Worten, die verkappenden isolierenden Muster 141 nicht an den aktiven Regionen AR gebildet werden, und können lokal an den Vorrichtungstrennungsschichten 110 gebildet werden.
  • Wie in 1 gezeigt ist, können die verkappenden isolierenden Muster 141 erste verkappende isolierende Muster 141a, die in den ersten Regionen R1, in denen ein Abstand zwischen den aktiven Regionen AR relativ groß ist, gebildet werden, und zweite verkappende isolierende Muster 141b, die in den zweiten Regionen R2, in denen ein Abstand relativ klein ist, gebildet werden, aufweisen. Gemessen in der ersten Richtung D1 können Breiten der ersten verkappenden isolierenden Muster 141a größer als jene der zweiten verkappenden isolierenden Muster 141b sein.
  • Die verkappenden isolierenden Muster 141 können aus Siliziumnitrid oder Siliziumoxinitrid gebildet werden oder aufweisen. Die Bildung der verkappenden isolierenden Muster 141 kann ein Verfahren einer chemischen Dampfabscheidung aufweisen. Danach kann ein Planarisierungsverfahren durchgeführt werden, um Deckoberflächen der aktiven Regionen AR freizulegen. Gate-Leitungs-Strukturen können in einer oberen Region des Substrats 100 (z. B. durch Schritte/Vorgänge von 3 bis 11) gebildet werden. Als ein Beispiel können die Gate-Leitungs-Strukturen Wortleitungen aufweisen. Die Metall-Elektrodenschicht 136 kann beispielsweise in den Gate-Regionen GR Wortleitungen liefern, die in dem Substrat 100 vergraben sind.
  • Verweisend zurück auf 1 und 2 können die erste Störstellenregionen 171 und zweiten Störstellenregionen 172 in den aktiven Regionen AR gebildet werden. Die ersten Störstellenregionen 171 können beispielsweise in beiden/gegenüberliegenden Endabschnitten von jeder der aktiven Regionen AR gebildet werden, und die zweite Störstellenregion 171 kann zwischen einem Paar der ersten Störstellenregionen 171 gebildet werden. Bei einigen Ausführungsbeispielen können die Störstellenregionen 171 und 172 durch Einbringen von Störstellenionen, deren Leitfähigkeitstyp sich von demselben des Substrats 100 unterscheidet, in einen oberen Abschnitt des Substrats 100 gebildet werden. Bodenoberflächen der Störstellenregionen 171 und 172 können niedriger als die Deckoberflächen der zweiten Elektrodenabschnitte GE2 sein und können höher als die Deckoberflächen der ersten Elektrodenabschnitte GE1 sein. Die erfinderischen Ideen sind nicht auf ein Verfahren eines Bildens der Störstellenregionen 171 und 172 nach einem Bilden der ersten und zweiten Gate-Elektrodenabschnitte GE1, GE2 begrenzt. Die Störstellenregionen 171 und 172 können vielmehr bei irgendeinem Schritt/irgendeinem Vorgang von 3 bis 11 gebildet werden.
  • Bitleitungen BL und Datenspeicher DS können an der resultierenden Struktur, die mit den Gate-Leitungs-Strukturen versehen ist, gebildet werden. Die Bitleitungen BL können sich in der zweiten Richtung D2 erstrecken und können durch erste Kontakte 161 mit einer Mehrzahl der zweiten Störstellenregionen 172 verbunden werden. Die Datenspeicher DS können durch zweite Kontakte 163 mit den ersten Störstellenregionen 171 verbunden werden. Sowohl die Bitleitungen BL als auch die ersten und zweiten Kontakte 161 und 163 können aus mindestens entweder Metallen, leitfähigen Metallnitriden oder Halbleitermaterialien gebildet werden oder mindestens eines aufweisen.
  • Bei einigen Ausführungsbeispielen kann jeder der Datenspeicher DS ein Kondensator sein, der eine untere Elektrode, eine dielektrische Schicht und eine obere Elektrode aufweist. Eine isolierende Zwischenlagenschicht 195 kann als Nächstes gebildet werden, um die Datenspeicher DS zu bedecken. Bei einigen Ausführungsbeispielen kann die isolierende Zwischenlagenschicht 195 aus Siliziumoxid gebildet werden oder dasselbe aufweisen.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen ist es möglich, einen Abstand zwischen Gräben TR, genauer gesagt zwischen oberen Abschnitten der Gräben TR, zu sichern und eine Breite der Gate-Elektrode GE zu erhöhen. Bei einigen Vorrichtungen, bei denen die Breite einer Gate-Elektrode erhöht ist, können aktive Regionen zwischen den Gate-Elektroden eine reduzierte Dicke haben, und in solchen Fällen können sich die aktiven Regionen während eines Herstellungsverfahrens biegen. Gemäß einigen Ausführungsführungsbeispielen der erfinderischen Ideen ist es jedoch aufgrund der zweiten erweiterten Regionen EN2 möglich, den Abstand zwischen den Gräben TR zu sichern und die Breite der Gate-Elektrode (z. B. der zweiten Gate-Elektrodenabschnitte GE2) zu erhöhen, wie es in 7 gezeigt ist.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen können die vorstehenden Abschnitte PP ohne ein zusätzliches Photolithographieverfahren gebildet werden. Wie mit Verweis auf 10 beschrieben wurde, können, mit anderen Worten, während des Ätzverfahrens obere Abschnitte der Gate-Elektroden-Schichten 131 und 136 in den Gate-Regionen GR in den zweiten Grabenabschnitten T2" durch die Gate-isolierende Schicht 120 geschützt werden, und somit können obere Abschnitte der Gate-Elektroden-Schichten 131 und 136 in den ersten Grabenabschnitten T1" während des Ätzverfahrens selektiv entfernt werden. Es kann dementsprechend möglich sein, elektrische Charakteristiken einer Halbleitervorrichtung zu sichern und ein Verfahren zum Herstellen einer Halbleitervorrichtung zu vereinfachen.
  • 12 ist eine Schnittansicht, die eine Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellt. Für eine prägnante Beschreibung kann ein vorausgehend beschriebenes Element durch ein ähnliches oder ein identisches Bezugszeichen identifiziert werden, ohne eine überschneidende Beschreibung desselben zu wiederholen.
  • Verweisend auf 12 kann eine Halbleiterspeichervorrichtung durch Verfahren von 3 bis 11, jedoch ohne das Verfahren von 7, hergestellt werden. Eine Halbleiterspeichervorrichtung gemäß einigen Ausführungsbeispielen kann, mit anderen Worten, ohne das anisotrope Ätzverfahren in den ersten erweiterten Regionen EN1 hergestellt werden. Die zweiten Elektrodenabschnitte GE2 in den ersten erweiterten Regionen EN1 können als ein Resultat gebildet werden, um einen im Wesentlichen kreisförmigen Querschnitt zu haben.
  • 13 bis 16 sind Schnittansichten, die eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellen. Ein vorausgehend beschriebenes Element kann für eine prägnante Beschreibung durch ein ähnliches oder identisches Bezugszeichen identifiziert werden, ohne eine überschneidende Beschreibung desselben zu wiederholen.
  • Verweisend auf 1 und 13 kann ein Ätzverfahren an der resultierenden Struktur, die mit Verweis auf 10 beschrieben wurde, durchgeführt werden. Als ein Resultat können die vorstehenden Abschnitte PP, die mit Verweis auf 10 beschrieben wurden, entfernt werden. Vertiefungsregion RS können erweitert werden, um erste Vertiefungsregionen RS1 in den ersten Grabenabschnitten T1" und zweite Vertiefungsregionen RS2 in den Gate-Regionen GR aufzuweisen. Bodenoberflächen der ersten und zweiten Vertiefungsregionen RS1 und RS2 können auf im Wesentlichen der gleichen Höhe positioniert sein, die erfinderischen Ideen sind jedoch nicht darauf begrenzt. Aufgrund der räumlichen Begrenzung der Gate-Regionen GR können beispielsweise die Bodenoberflächen der zweiten Vertiefungsregionen RS2 auf einem Niveau, das höher als dasselbe der Bodenoberflächen der ersten Vertiefungsregionen RS1 ist, gebildet sein. Das Ätzverfahren kann ein Verfahren sein, das sich von dem Ätzverfahren von 10 unterscheidet, bei einigen Ausführungsbeispielen kann dasselbe jedoch ein Teil des Ätzverfahrens von 10 sein oder kann nach dem Ätzverfahren von 10 fortlaufend durchgeführt werden. Als ein Beispiel können die zweiten Vertiefungsregionen RS2 durch ein Verfahren eines Erhöhens einer Verfahrenszeit des Ätzverfahrens von 10 oder ein Verfahren eines Verbesserns eines Reinigungsverfahrens, das als ein Teil des Ätzverfahrens durchgeführt wird, gebildet werden.
  • Verweisend auf 1 und 14 kann eine Halbleiterschicht 138 gebildet werden, um die ersten und zweiten Vertiefungsregionen RS1 und RS2 zu füllen. Die Halbleiterschicht 138 kann eine dotierte Polysiliziumschicht aufweisen. Bei einigen Ausführungsbeispielen kann die Halbleiterschicht 138 mit n-Störstellen auf eine In-situ-Art bzw. eine Art vor Ort dotiert werden. Die Halbleiterschicht 138 kann durch ein Verfahren einer chemischen Dampfabscheidung gebildet werden.
  • Verweisend auf 1 und 15 kann die Halbleiterschicht 138 aus den ersten Vertiefungsregionen RS1 entfernt werden, kann jedoch in den zweiten Vertiefungsregionen RS2 verbleiben, wodurch Halbleitermuster 139 in den zweiten Vertiefungsregionen RS2 gebildet werden. Ein Hinterätzungsverfahren kann durchgeführt werden, um die Halbleiterschicht 138 aus den ersten Vertiefungsregionen RS1 zu entfernen. Die Halbleiterschicht 138 in den zweiten Vertiefungsregionen RS2 kann durch die Gate-isolierende Schicht 120 darauf geschützt sein und darf nicht aus den zweiten Vertiefungsregionen RS2 entfernt werden. In der Gate-Region GR kann das Halbleitermuster 139 mit einer Deckoberfläche der Metallelektrodenschicht 136 in Berührung sein. Das Halbleitermuster 139 kann zusammen mit der Sperr-Elektrodenschicht 131 und der Metall-Elektrodenschicht 136 zweite Elektrodenabschnitte GE2 begründen. Im Gegensatz dazu können die erste Elektrodenabschnitte GE1 die Sperr-Elektrodenschicht 131 und die Metall-Elektrodenschicht 136, jedoch nicht das Halbleitermuster 139, aufweisen.
  • Verweisend auf 1 und 16 können verkappende isolierende Muster 141 gebildet werden, um die ersten Vertiefungsregionen RS1 zu füllen. Danach können erste und zweite Störstellenregionen 171 und 172 gebildet werden.
  • 17 bis 19 sind Schnittansichten, die eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellen.
  • Verweisend auf 1 und 17 können eine eine Austrittsarbeit anpassende Schicht 151 und eine obere Metall-Elektrodenschicht 152 an der resultierenden Struktur, die mit Verweis auf 13 beschrieben wurde, gebildet werden. Die Kombination der eine Austrittsarbeit anpassenden Schicht 151 und der oberen Metall-Elektrodenschicht 152 kann aus Materialien, die eine niedrigere Austrittsarbeit als dieselbe der Kombination der Sperr-Elektrodenschicht 131 und der Metall-Elektrodenschicht 136 (auf die im Folgenden als eine untere Metall-Elektrodenschicht verwiesen sein kann) haben, gebildet sein. Als ein Beispiel kann die eine Austrittsarbeit anpassende Schicht 151 ein eine Austrittsarbeit anpassendes Material aufweisen. Das eine Austrittsarbeit anpassende Material kann mindestens entweder Lanthan (La), Strontium (Sr), Antimon (Sb), Yttrium (Y), Aluminium (Al), Hafnium (Hf) oder Iridium (Ir) aufweisen.
  • Die Bildung der eine Austrittsarbeit anpassenden Schicht 151 kann ein Abscheiden bzw. Ablagern einer Mehrzahl von Schichten und ein Durchführen eines Verfahrens einer thermischen Behandlung daran aufweisen. Eine Lanthanoxidschicht und eine Titannitridschicht können in den Vertiefungsregionen RS aufeinanderfolgend abgeschieden werden, und dann kann ein Ausheil- bzw. Glühverfahren bei einer Temperatur, die von etwa 500°C bis etwa 1000°C reicht, durchgeführt werden. Bei einigen Ausführungsbeispielen kann eine Grenzfläche zwischen der Lanthanoxidschicht und der Titannitridschicht beibehalten werden. Bei einigen Ausführungsbeispielen kann andererseits als ein Resultat einer Gegendiffusion von Materialien keine Grenzfläche zwischen der Lanthanoxidschicht und der Titannitridschicht vorhanden sein. Die obere Metall-Elektrodenschicht 152 kann aus mindestens entweder W, Ti oder Ta gebildet sein oder mindestens aufweisen. Die obere Metall-Elektrodenschicht 152 kann beispielsweise aus demselben Material wie die untere Metall-Elektrodenschicht 136 gebildet sein oder dasselbe aufweisen.
  • Verweisend auf 1 und 18 können obere Abschnitte der eine Austrittsarbeit anpassenden Schicht 151 und der oberen Metall-Elektrodenschicht 152 entfernt werden. Die Entfernung der oberen Abschnitte der eine Austrittsarbeit anpassenden Schicht 151 und der oberen Metall-Elektrodenschicht 152 können ein Hinterätzungsverfahren aufweisen. Die eine Austrittsarbeit anpassende Schicht 151 und die obere Metall-Elektrodenschicht 152 können aus den ersten Vertiefungsregionen RS1 entfernt werden, während die eine Austrittsarbeit anpassende Schicht 151 und die obere Metall-Elektrodenschicht 152 in den zweiten Vertiefungsregionen RS2 durch die Gate-isolierende Schicht 120 überlappt (z. B. bedeckt) werden können und somit nicht entfernt werden können. Bei einigen Ausführungsbeispielen können die eine Austrittsarbeit anpassende Schicht 151 und die obere Metall-Elektrodenschicht 152 aus den ersten Vertiefungsregionen RS1 vollständig entfernt werden. Bei einigen Ausführungsbeispielen kann andererseits ein Abschnitt derselben in den ersten Vertiefungsregionen RS1 verbleiben.
  • In den ersten Vertiefungsregionen RS1 kann die eine Austrittsarbeit anpassende Schicht 151 vorgesehen sein, um die obere Metall-Elektrodenschicht 152 freizulegen. In den ersten Vertiefungsregionen RS1 kann beispielsweise die eine Austrittsarbeit anpassende Schicht 151 einen ‚U‘-förmigen Querschnitt haben. In den zweiten Vertiefungsregionen RS2 kann im Gegensatz dazu die eine Austrittsarbeit anpassende Schicht 151 vorgesehen sein, um eine Deckoberfläche der oberen Metall-Elektrodenschicht 152 zu überlappen (z. B. zu bedecken). In den zweiten Vertiefungsregionen RS2 kann beispielsweise die eine Austrittsarbeit anpassende Schicht 151 einen ringförmigen Querschnitt haben. Die eine Austrittsarbeit anpassende Schicht 151 kann einen Abschnitt aufweisen, der zwischen die obere Metall-Elektrodenschicht 152 und die untere Metall-Elektrodenschicht 136 gebracht ist.
  • Als ein Resultat des im Vorhergehenden beschriebenen Verfahrens können Gate-Elektroden GE gebildet werden, um die Sperr-Elektrodenschicht 131, die untere Metall-Elektrodenschicht 136, die eine Austrittarbeit anpassende Schicht 151 und die obere Metall-Elektrodenschicht 152 aufzuweisen. Die Kombination der Sperr-Elektrodenschicht 131 und der unteren Metall-Elektrodenschicht 136 kann ein Elektrodenabschnitt sein, der eine relativ große Austrittsarbeit hat, und die Kombination der eine Austrittsarbeit anpassenden Schicht 151 und der oberen Metall-Elektrodenschicht 152 kann ein Elektrodenabschnitt sein, der eine relativ kleine Austrittsarbeit hat.
  • Verweisend auf 1 und 19 können verkappende isolierende Muster 141 gebildet werden, um die ersten Vertiefungsregionen RS1 zu füllen. Danach können die ersten und zweiten Störstellenregionen 171 und 172 gebildet werden.
  • 20 bis 22 sind Schnittansichten, die eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben gemäß einigen Ausführungsbeispielen der erfinderischen Ideen darstellen.
  • Verweisend auf 1 und 20 kann ein Metalloxid 176 an der resultierenden Struktur, die mit Verweis auf 10 beschrieben wurde, gebildet werden. Das Metalloxid 176 kann ein eine Austrittsarbeit anpassendes Material aufweisen. Das eine Austrittsarbeit anpassende Material kann mindestens entweder Lanthan (LA), Strontium (Sr), Antimon (Sb), Yttrium (Y), Aluminium (Al), Hafnium (Hf) oder Iridium (Ir) aufweisen. Das Metalloxid 176 kann gebildet werden, um mindestens einen Abschnitt der Vertiefungsregionen RS zu füllen und um mit der Sperr-Elektrodenschicht 131 und der Metall-Elektrodenschicht 136 in Berührung zu sein.
  • Verweisend auf 1 und 21 kann ein Verfahren einer thermischen Behandlung durchgeführt werden, und somit kann das eine Austrittsarbeit anpassende Material in dem Metalloxid 176 in die Sperr-Elektrodenschicht 131 diffundieren. Das Verfahren einer thermischen Behandlung kann bei einer Temperatur, die von etwa 500°C bis etwa 1000°C reicht, durchgeführt werden. In dem Fall, in dem das Metalloxid 176 Lanthanoxid ist, kann Lanthan in dem Metalloxid 176 durch das Verfahren einer thermischen Behandlung in einen oberen Abschnitt der Sperr-Elektrodenschicht 131 diffundieren. Ein Abschnitt der Sperr-Elektrodenschicht 131 kann mit dem diffundierten Lanthan kombiniert sein, um eine eine Austrittsarbeit anpassende Schicht 153 zu bilden. In dem Fall, in dem die Sperr-Elektrodenschicht 131 aus Titannitrid gebildet ist, kann die eine Austrittsarbeit anpassende Schicht 153 eine Titan-Lanthan-Nitrid-Schicht sein.
  • Die eine Austrittarbeit anpassende Schicht 153 kann an der Sperr-Elektrodenschicht 131 lokal gebildet sein. Das heißt, dass das eine Austrittsarbeit anpassende Material ohne weiteres in die Sperr-Elektrodenschicht 13 diffundieren kann und nicht in die Metall-Elektrodenschicht 136 diffundieren darf. Bei einigen Ausführungsbeispielen kann das eine Austrittsarbeit anpassende Material in die Metall-Elektrodenschicht 136 mit einer relativ niedrigen Rate diffundieren. Das eine Austrittsarbeit anpassende Material kann horizontal diffundieren, und in diesem Fall kann die eine Austrittsarbeit anpassende Schicht 153 ferner in den oberen Abschnitten der Sperr-Elektrodenschicht 131 in den Gate-Regionen GR gebildet werden. Eine Tiefe der eine Austrittsarbeit anpassenden Schicht 153 (oder eine Position einer Abgrenzung zwischen der eine Austrittsarbeit anpassenden Schicht 153 und der Sperr-Elektrodenschicht 131) kann durch Anpassen von Verfahrensparametern (z. B. einer Temperatur und/oder einer Zeit) des Verfahrens einer thermischen Behandlung bestimmt werden.
  • Verweisend auf 1 und 22 kann nach dem Verfahren einer thermischen Behandlung das Metalloxid 176 entfernt werden. Danach können verkappende isolierende Muster 141 gebildet werden, um die Vertiefungsregionen RS zu füllen.
  • Gemäß einigen Ausführungsbeispielen der erfinderischen Ideen ist es möglich, eine Halbleitervorrichtung mit einer hohen Integrationsdichte und verbesserten elektrischen Charakteristiken zu realisieren. Es kann zusätzlich möglich sein, ein Verfahren zum Herstellen einer Halbleitervorrichtung zu vereinfachen.
  • Der im Vorhergehenden offenbarte Gegenstand ist als darstellend und nicht beschränkend zu betrachten, und die beigefügten Ansprüche sollen alle solchen Modifikationen, Verbesserungen und andere Ausführungsbeispiele abdecken, die in den wahren Erfindungsgedanken und Schutzbereich fallen. Bis zu dem durch Gesetz maximal erlaubten Ausmaß ist somit der Schutzbereich durch die breitest zulässige Interpretation der folgenden Ansprüche und ihrer Äquivalente zu bestimmen und soll nicht durch die vorhergehende detaillierte Beschreibung beschränkt oder begrenzt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020170101835 [0001]

Claims (25)

  1. Halbleiterspeichervorrichtung mit: einem Substrat (100); einer Vorrichtungstrennungsschicht (110), die aktive Regionen (AR) des Substrats (100) definiert; und einer Gate-Leitungs-Struktur, die eine Gate-isolierende Schicht (120) und eine Gate-Elektrode (GE, GE1, GE2) aufweist, die in einem Graben (TR) des Substrats (100) vergraben sind, um die aktiven Regionen (AR) zu kreuzen, wobei der Graben (TR) erste Grabenabschnitte (T1") an der Vorrichtungstrennungsschicht (110) und zweite Grabenabschnitte (T2") in den aktiven Regionen (AR) aufweist, und wobei in den zweiten Grabenabschnitten (T2") die Gate-isolierende Schicht (120) eine Deckoberfläche der Gate-Elektrode (GE2) überlappt.
  2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der jeder der zweiten Grabenabschnitte (T2") einen oberen Graben (UT), der eine erste Breite aufweist, und einen unteren Graben (BT), der eine zweite Breite, die breiter als die erste Breite ist, aufweist, aufweist.
  3. Halbleiterspeichervorrichtung nach Anspruch 2, bei der sich in den zweiten Grabenabschnitten (T2") die Gate-Elektrode (GE2) in dem unteren Graben (BT) befindet und die Gate-isolierende Schicht (120) die Gate-Elektrode (GE2) umschließt.
  4. Halbleiterspeichervorrichtung nach Anspruch 3, bei der die Gate-isolierende Schicht (120) in dem oberen Graben (UT) ist und der obere Graben (UT) von der Gate-Elektrode (GE2) frei ist.
  5. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Gate-Leitungs-Struktur ferner verkappende isolierende Muster (141) in den ersten Grabenabschnitten (T1') an der Deckoberfläche der Gate-Elektrode (GE1) aufweist.
  6. Halbleiterspeichervorrichtung nach Anspruch 5, bei der in den ersten Grabenabschnitten (T1") die verkappenden isolierenden Muster (141) in einer Region sind, die durch eine Innenseitenoberfläche der Gate-isolierenden Schicht (120) und die Deckoberfläche der Gate-Elektrode (GE1) definiert ist.
  7. Halbleiterspeichervorrichtung nach Anspruch 5, bei der benachbarte erste und zweite einzelne der verkappenden isolierenden Muster (141a, 141b) voneinander durch eine der aktiven Regionen (AR) in einer Draufsicht beabstandet sind.
  8. Halbleiterspeichervorrichtung nach Anspruch 5, bei der die verkappenden isolierenden Muster (141) und die Gate-isolierende Schicht (120) entlang einer Deckoberfläche der Gate-Leitungs-Struktur abwechselnd angeordnet sind.
  9. Halbleiterspeichervorrichtung nach Anspruch 5, bei der die verkappenden isolierenden Muster (141) erste verkappende isolierende Muster (141a), die eine erste Breite aufweisen, und zweite verkappende isolierende Muster (141b), die eine zweite Breite, die schmaler als die erste Breite ist, aufweisen, aufweisen, und bei der die ersten verkappenden isolierenden Muster (141a) und die zweiten verkappenden isolierenden Muster (141b) einander in einer Richtung, die die erste Breite und die zweite Breite schneidet, abwechseln.
  10. Halbleiterspeichervorrichtung nach Anspruch 5, bei der die Gate-Elektrode (GE) hin zu einer Deckoberfläche des Substrats (100) zwischen den verkappenden isolierenden Mustern (141) vorsteht.
  11. Halbleiterspeichervorrichtung nach Anspruch 1, mit ferner einem Abstandshalter (115) an einer Außenseitenoberfläche der Gate-isolierenden (120) Schicht, wobei in den ersten Grabenabschnitten (T1") der Abstandshalter (115) von der Gate-Elektrode (GE1) durch die Gate-isolierende Schicht (120) horizontal beabstandet ist, und wobei in den zweiten Grabenabschnitten (T2") eine Bodenoberfläche des Abstandshalters (115) von der Deckoberfläche der Gate-Elektrode (GE2) durch die Gate-isolierende Schicht (120) vertikal beabstandet ist.
  12. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Gate-Elektrode (GE) erste Elektrodenabschnitte (GE1) in den ersten Grabenabschnitten (T1") und zweite Elektrodenabschnitten (GE2) in den zweiten Grabenabschnitten (T2") aufweist, und bei der sich Deckoberflächen der zweiten Elektrodenabschnitte (GE2) auf einem Niveau näher zu einer Deckoberfläche des Substrats (100) befinden als Deckoberflächen der ersten Elektrodenabschnitte (GE1).
  13. Halbleiterspeichervorrichtung nach Anspruch 12, bei der die Deckoberflächen der zweiten Elektrodenabschnitte (GE2) jeweils abgerundete Oberflächen aufweisen.
  14. Halbleiterspeichervorrichtung nach Anspruch 12, bei der die zweiten Elektrodenabschnitte (GE2) breiter als die ersten Elektrodenabschnitte (GE1) sind.
  15. Halbleiterspeichervorrichtung nach Anspruch 12, bei der die zweiten Elektrodenabschnitte (GE2) vorstehende Abschnitte (PP) aufweisen, die hin zu der Deckoberfläche des Substrats (100) vorstehen.
  16. Halbleiterspeichervorrichtung nach Anspruch 15, bei der die vorstehenden Abschnitte (PP) dotiertes Silizium aufweisen.
  17. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Gate-Elektrode (GE) eine unter Gate-Elektrode und eine obere Gate-Elektrode aufweist, bei der die untere Gate-Elektrode eine untere Metall-Elektrodenschicht (136) und eine untere Sperr-Elektrodenschicht (131) aufweist, und bei der die obere Gate-Elektrode eine obere Metall-Elektrodenschicht (152) und eine eine Austrittsarbeit anpassende Schicht (151), die mindestens einen Abschnitt der oberen Metall-Elektrodenschicht (152) umschließt, aufweist.
  18. Halbleiterspeichervorrichtung nach Anspruch 17, bei der in den zweiten Grabenabschnitten (T2") die eine Austrittsarbeit anpassende Schicht (151) an einer Deckoberfläche der oberen Metall-Elektrodenschicht (152) ist.
  19. Halbleiterspeichervorrichtung nach Anspruch 17, bei der die eine Austrittsarbeit anpassende Schicht (151) einen Abschnitt zwischen der unteren Metall-Elektrodenschicht (136) und der oberen Metall-Elektrodenschicht (152) aufweist.
  20. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Gate-Elektrode (GE2) eine Metall-Elektrodenschicht (152) und eine eine Austrittsarbeit anpassende Schicht (151) an einer Seitenoberfläche der Metall-Elektrodenschicht (152) aufweist, und bei der sich die eine Austrittsarbeit anpassende Schicht (151) in den zweiten Grabenabschnitten (T2") befindet.
  21. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Gate-Elektrode (GE) eine Metall-Elektrodenschicht (136) und eine Sperr-Elektrodenschicht (131) zwischen der Metall-Elektrodenschicht (136) und der Gate-isolierenden Schicht (120) aufweist, und bei der in den zweiten Grabenabschnitten (T2") die Sperr-Elektrodenschicht (131) an einer Deckoberfläche der Metall-Elektrodenschicht (136) ist.
  22. Halbleiterspeichervorrichtung mit: einem Substrat (100); einer Vorrichtungstrennungsschicht (110), die aktive Regionen (AR) des Substrats (100) definiert; und einer Gate-Leitungs-Struktur, die in einem Graben (TR) in dem Substrat (100) vergraben ist, um die aktiven Regionen (AR) zu kreuzen, wobei die Gate-Leitungs-Struktur eine Gate-isolierende Schicht (120) und eine Gate-Elektrode (GE) in dem Graben aufweist, wobei die Gate-Elektrode (GE) erste Elektrodenabschnitte (GE1) an der Vorrichtungstrennungsschicht (110) und zweite Elektrodenabschnitten (GE2) in den aktiven Regionen (AR) aufweist, und wobei die zweiten Elektrodenabschnitte (GE2) breiter als die ersten Elektrodenabschnitte (GE1) sind.
  23. Halbleiterspeichervorrichtung nach Anspruch 22, bei der Bodenoberflächen der zweiten Elektrodenabschnitte (GE2) zu einer Deckoberfläche des Substrats (100) näher als Bodenoberflächen der ersten Elektrodenabschnitte (GE1) sind.
  24. Halbleiterspeichervorrichtung nach Anspruch 22, bei der Deckoberflächen der ersten Elektrodenabschnitte (GE1) von einer Deckoberfläche des Substrats (100) entfernter als Deckoberflächen der zweiten Elektrodenabschnitte (GE2) sind.
  25. Halbleiterspeichervorrichtung nach Anspruch 24, mit ferner Störstellenregionen (171, 172) in oberen Abschnitten der aktiven Regionen (AR), wobei sich Bodenabgrenzungen der Störstellenregionen (171, 172) zwischen den Deckoberflächen der ersten Elektrodenabschnitte (GE1) und den Deckoberflächen der zweiten Elektrodenabschnitte (GE2) befinden.
DE102018110956.3A 2017-08-10 2018-05-08 Halbleiterspeichervorrichtungen Active DE102018110956B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170101835A KR102358460B1 (ko) 2017-08-10 2017-08-10 반도체 메모리 소자 및 그 제조 방법
KR10-2017-0101835 2017-08-10

Publications (2)

Publication Number Publication Date
DE102018110956A1 true DE102018110956A1 (de) 2019-02-14
DE102018110956B4 DE102018110956B4 (de) 2021-10-07

Family

ID=65084548

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018110956.3A Active DE102018110956B4 (de) 2017-08-10 2018-05-08 Halbleiterspeichervorrichtungen

Country Status (6)

Country Link
US (3) US10615164B2 (de)
JP (1) JP7323991B2 (de)
KR (1) KR102358460B1 (de)
CN (1) CN109390340B (de)
DE (1) DE102018110956B4 (de)
SG (1) SG10201804042RA (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727232B2 (en) 2018-11-07 2020-07-28 Applied Materials, Inc. Dram and method of making
KR20210003997A (ko) * 2019-07-02 2021-01-13 삼성전자주식회사 반도체 소자 및 그의 제조방법
KR20210048700A (ko) * 2019-10-24 2021-05-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN113594237B (zh) * 2020-04-30 2023-09-26 长鑫存储技术有限公司 埋入式栅极制备方法和半导体器件制备方法
US11862697B2 (en) 2020-04-30 2024-01-02 Changxin Memory Technologies, Inc. Method for manufacturing buried gate and method for manufacturing semiconductor device
US11056175B1 (en) * 2020-07-28 2021-07-06 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof
KR20220152339A (ko) 2020-08-05 2022-11-15 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법
CN114078853B (zh) * 2020-08-18 2023-02-24 长鑫存储技术有限公司 存储器及其制作方法
JP7457127B2 (ja) * 2021-03-18 2024-03-27 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造の製造方法及び半導体構造

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170101835A (ko) 2017-06-08 2017-09-06 주식회사 티맥스데이터 이기종 데이터베이스들 간의 쿼리 결과를 동기화하기 위한 방법, 서버 및 컴퓨터-판독가능 매체에 저장된 컴퓨터 프로그램

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW412862B (en) * 1997-06-30 2000-11-21 Hitachi Ltd Method for fabricating semiconductor integrated circuit device
US7902597B2 (en) 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
KR100724575B1 (ko) * 2006-06-28 2007-06-04 삼성전자주식회사 매립 게이트전극을 갖는 반도체소자 및 그 형성방법
KR100954116B1 (ko) 2006-11-06 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 형성방법
US20080150013A1 (en) 2006-12-22 2008-06-26 Alpha & Omega Semiconductor, Ltd Split gate formation with high density plasma (HDP) oxide layer as inter-polysilicon insulation layer
KR101374335B1 (ko) 2007-09-10 2014-03-17 삼성전자주식회사 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
KR101529867B1 (ko) * 2008-10-27 2015-06-18 삼성전자주식회사 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법
KR20100106017A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조 방법
KR101105433B1 (ko) 2009-07-03 2012-01-17 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
US8487369B2 (en) 2009-10-30 2013-07-16 Hynix Semiconductor Inc. Semiconductor device with buried gates and buried bit lines and method for fabricating the same
JP2011192800A (ja) 2010-03-15 2011-09-29 Elpida Memory Inc 半導体装置及びその製造方法
US9570404B2 (en) 2011-04-28 2017-02-14 Alpha And Omega Semiconductor Incorporated Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application
KR20140036823A (ko) 2012-09-18 2014-03-26 삼성전자주식회사 반도체 소자 제조 방법
KR101847630B1 (ko) * 2013-04-01 2018-05-24 삼성전자주식회사 반도체 소자 및 반도체 모듈
KR101966277B1 (ko) * 2013-07-31 2019-08-13 에스케이하이닉스 주식회사 패싱 게이트를 갖는 반도체 장치 및 그 제조 방법
JP2015079865A (ja) 2013-10-17 2015-04-23 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
KR102125749B1 (ko) * 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9147729B2 (en) 2014-02-25 2015-09-29 Micron Technology, Inc. Methods of forming transistors
US20150255614A1 (en) 2014-03-05 2015-09-10 Powerchip Technology Corporation Split gate flash memory and manufacturing method thereof
KR102164542B1 (ko) * 2014-05-21 2020-10-12 삼성전자 주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
KR102162733B1 (ko) 2014-05-29 2020-10-07 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9269779B2 (en) 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
WO2016042955A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102202603B1 (ko) * 2014-09-19 2021-01-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102250583B1 (ko) 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US20160284640A1 (en) 2015-03-25 2016-09-29 Inotera Memories, Inc. Semiconductor device having buried wordlines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170101835A (ko) 2017-06-08 2017-09-06 주식회사 티맥스데이터 이기종 데이터베이스들 간의 쿼리 결과를 동기화하기 위한 방법, 서버 및 컴퓨터-판독가능 매체에 저장된 컴퓨터 프로그램

Also Published As

Publication number Publication date
JP2019036720A (ja) 2019-03-07
US10991699B2 (en) 2021-04-27
CN109390340B (zh) 2024-03-15
SG10201804042RA (en) 2019-03-28
DE102018110956B4 (de) 2021-10-07
US20190051652A1 (en) 2019-02-14
JP7323991B2 (ja) 2023-08-09
US10615164B2 (en) 2020-04-07
US20210249417A1 (en) 2021-08-12
US20200219885A1 (en) 2020-07-09
KR20190018085A (ko) 2019-02-21
US11785761B2 (en) 2023-10-10
CN109390340A (zh) 2019-02-26
KR102358460B1 (ko) 2022-02-07

Similar Documents

Publication Publication Date Title
DE102018110956B4 (de) Halbleiterspeichervorrichtungen
DE102016106969B4 (de) Halbleitervorrichtung
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102016114573B4 (de) Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102005031702B4 (de) Transistorstruktur eines Speicherbauelements und Verfahren zur Herstellung desselben
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102018207344B4 (de) Verfahren zum Bilden von vertikalen Feldeffekttransistoren mit selbstausgerichteten Gates und Gateerweiterungen um die sich ergebende Struktur
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102020118388A1 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE10051601A1 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur
DE102007033017A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises, Speichermodule, Computersysteme
WO2003017331A2 (de) Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich
DE102018100297A1 (de) FinFET-Bauelemente mit eingebetteten Luftspalten und ihre Fertigung
DE102019210597B4 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung und integriertes Schaltungsprodukt
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102019219538A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102018118640A1 (de) Speichervorrichtung mit verbessertem Datenhaltevermögen
DE102020114875A1 (de) Finfet-vorrichtung und verfahren
DE102006029701A1 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102021110431A1 (de) Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung
DE102019206113A1 (de) Feldeffekttransistoren mit multiplen Gatelängen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final