DE102016106969B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102016106969B4
DE102016106969B4 DE102016106969.8A DE102016106969A DE102016106969B4 DE 102016106969 B4 DE102016106969 B4 DE 102016106969B4 DE 102016106969 A DE102016106969 A DE 102016106969A DE 102016106969 B4 DE102016106969 B4 DE 102016106969B4
Authority
DE
Germany
Prior art keywords
epitaxial layer
gate structure
semiconductor device
pattern
metal contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016106969.8A
Other languages
English (en)
Other versions
DE102016106969A1 (de
Inventor
Sung-min Kim
Ji-su Kang
Byung-Chan RYU
Jae-Hyun Park
Yu-Ri Lee
Dong-Ho Cha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102016106969A1 publication Critical patent/DE102016106969A1/de
Application granted granted Critical
Publication of DE102016106969B4 publication Critical patent/DE102016106969B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung (11) umfassend:ein erstes rippenartiges Muster (F1) und ein zweites rippenartiges Muster (F2), die sich von einer oberen Oberfläche einer isolierenden Feldschicht (110) nach oben erstrecken, wobei sich die ersten und zweiten rippenartigen Muster (F1, F2) jeweils in eine erste Richtung (X1) erstrecken;eine Gatestruktur (240), die das erste rippenartige Muster (F1) und das zweite rippenartige Muster (F2) schneidet;eine erste epitaktische Schicht (220a, 225a) auf dem ersten rippenartigen Muster (F1) auf wenigstens einer Seite der Gatestruktur (240);eine zweite epitaktische Schicht (220b, 225b) auf dem zweiten rippenartigen Muster (F2) auf wenigstens einer Seite der Gatestruktur (240); undeinen Metallkontakt (250), der die äußeren umlaufenden Oberflächen der ersten epitaktischen Schicht (220a, 225a) und der zweiten epitaktischen Schicht (220b, 225b) bedeckt,wobei die erste epitaktische Schicht (220a, 225a) die zweite epitaktische Schicht (220b, 225b) kontaktiert, undwobei der Metallkontakt (250) einen ersten Abschnitt (250a), der die Seitenwände der Gatestruktur (240) kontaktiert, und einen zweiten Abschnitt (250b) am oberen Rand des ersten Abschnitts (250a), der von den Seitenwänden der Gatestruktur (240) entfernt ist, aufweist und der erste Abschnitt (250a) und der zweite Abschnitt (250b) das gleiche Material enthalten.

Description

  • HINTERGRUND
  • Eine Skalierungstechnik zum Verbessern der Dichte der Halbleitervorrichtungen ist die Verwendung eines Multi-Gate-Transistors, in dem auf einem Substrat eine Halbleiterrippe ausgebildet ist und ein Gate auf der Oberfläche der Halbleiterrippe gebildet ist.
  • Da solche Multi-Gate-Transistoren einen dreidimensionalen Kanal verwenden, ist die Skalierung einfach. Selbst wenn die Gate-Länge des Multi-Gate-Transistors nicht erhöht wird, kann die Stromsteuerfähigkeit verbessert werden. Außerdem ist es möglich, Kurzkanaleffekte (SCE), bei denen das Potential des Kanalbereichs durch eine Drainspannung beeinflusst ist, effektiv unterdrückt werden.
  • US 2015 / 0 084 134 A1 offenbart eine Halbleitervorrichtung umfassend Halbleiterrippen auf Halbleiterstreifen auf einem Substrat. Die Halbleiterrippen sind parallel zueinander. Ein Gate-Stapel befindet sich über den Halbleiterrippen, und ein Drain-Epitaxie-Halbleiterbereich ist seitlich von einer Seite des Gate-Stapels und auf den Halbleiterstreifen angeordnet. Eine erste dielektrische Schicht befindet sich über dem Substrat, und die erste dielektrische Schicht weist eine erste Metallschicht auf. Eine zweite dielektrische Schicht befindet sich über der ersten dielektrischen Schicht, und die zweite dielektrische Schicht weist eine zweite Metallschicht auf. Durchkontaktierungen erstrecken sich von der zweiten Metallschicht und durch die erste dielektrische Schicht, und die Durchkontaktierungen sind elektrisch mit dem Drain-Epitaxie-Halbleiterbereich gekoppelt.
  • US 2015 / 0 137 181 A1 offenbart ein Verfahren zum Bilden einer Halbleiterstruktur umfasst das Bilden einer ersten Vielzahl von Rippen in einem ersten Bereich eines Halbleitersubstrats und einer zweiten Vielzahl von Rippen in einem zweiten Bereich eines Halbleitersubstrats. Eine Gate-Struktur wird gebildet, die einen ersten Abschnitt der ersten und zweiten Vielzahl von Finnen abdeckt. Die Gate-Struktur deckt keinen zweiten Teil der ersten und zweiten Vielzahl von Finnen ab. Eine erste Epitaxieschicht wird um den zweiten Teil der ersten Vielzahl von Flossen herum gewachsen, und eine zweite Epitaxieschicht wird um den zweiten Teil der zweiten Vielzahl von Lamellen herum gewachsen. Eine ILD-Schicht wird abgeschieden und teilweise geätzt, um die erste Epitaxieschicht und einen oberen Teil der zweiten Epitaxieschicht freizulegen. Eine Metallschicht ist um die erste Epitaxieschicht und über dem oberen Teil der zweiten Epitaxieschicht abgeschieden.
  • ZUSAMMENFASSUNG
  • Ein Aspekt der erfindungsgemäßen Konzepte umfasst eine Halbleitervorrichtung, die den Kontaktwiderstand und die Kontaktgröße dadurch verringert, dass ein Metallkontakt derart ausgebildet wird, dass er die Source-/Drainbereiche umschließt. Ein weiterer Aspekt der erfindungsgemäßen Konzepte stellt ein Verfahren zur Herstellung einer Halbleitervorrichtung bereit, die geeignet ist, den Kontaktwiderstand und die Kontaktgröße durch Ausbilden eines Metallkontakts der die Source-/Draingebiete umschließt, reduziert, indem eine epitaktische Dummy-Schicht verwendet wird, ohne der Verwendung eines Silizid-Herstellungsprozesses.
  • Gemäß einem Aspekt der erfindungsgemäßen Konzepte wird eine Halbleitervorrichtung bereitgestellt, umfassend, ein erstes rippenartiges Muster und ein zweites rippenartiges Muster, die von einer oberen Oberfläche einer Feldisolationsschicht nach oben vorstehen, wobei sich die ersten und die zweiten rippenartigen Muster jeweils in eine erste Richtung erstrecken, eine Gate-Struktur, die das erste rippenartige Muster und das zweite rippenartige Muster schneiden, eine erste epitaktische Schicht auf dem ersten rippenartigen Muster auf wenigstens einer Seite der Gate-Struktur, eine zweite epitaktische Schicht auf den zweiten rippenartigen Muster auf wenigstens einer Seite der Gate-Struktur und einem Metallkontakt, der die äußeren umlaufenden Oberflächen der ersten epitaktischen Schicht der zweiten epitaktischen Schicht bedeckt, wobei die erste epitaktische Schicht die zweite epitaktische Schicht kontaktiert.
  • Der Metallkontakt enthält einen ersten Abschnitt, der Seitenwände der Gate-Struktur kontaktiert und einen zweiten Abschnitt auf dem ersten Abschnitt der von den Seitenwänden der Gate-Struktur entfernt angeordnet ist. Der erste Abschnitt und der zweite Abschnitt enthalten das gleiche Material.
  • In einigen Ausführungsformen ist an einer Schnittstelle zwischen dem ersten Abschnitt und dem zweiten Abschnitt die Breite des ersten Abschnitts größer als die Breite des zweiten Abschnitts.
  • In einigen Ausführungsformen enthält die Gate-Struktur eine Gate-Isolationsschicht, eine Gate-Elektrode auf der Gate-Isolationsschicht und einen Spacer (Abstandshalter) auf wenigstens einer Seite der Gate-Elektrode, wobei der erste Abschnitt den Spacer kontaktiert und der zweite Abschnitt entfernt von dem Spacer angeordnet ist.
  • In einigen Ausführungsformen ist ein Teil des zweiten Abschnitts unterhalb einer oberen Oberfläche der Gate-Struktur angeordnet.
  • In einigen Ausführungsformen ist ein hervorstehender Raum zwischen der Gate-Isolationsschicht und den ersten und zweiten epitaktischen Schichten vorgesehen.
  • In einigen Ausführungsformen umfasst der hervorstehende Raum ein isolierendes Material, ein metallisches Material oder einen Luftspalt.
  • In einigen Ausführungsformen ist eine isolierende Zwischenschicht vorgesehen, die die Gate-Struktur und die ersten und zweiten epitaktischen Schichten bedeckt. Die isolierende Zwischenschicht kann einen ersten Bereich der ersten und zweiten epitaktischen Schichten kontaktieren und der Metallkontakt kann eine äußere Oberfläche eines zweiten Bereichs des ersten Gebietes der ersten und zweiten epitaktischen Schichten bedecken.
  • In einigen Ausführungsformen ist eine dritte epitaktische Schicht vorgesehen, die die äußeren umlaufenden Oberflächen der ersten und zweiten epitaktischen Schichten komplett bedecken, wobei die ersten und zweiten epitaktischen Schichten das gleiche Material enthalten und die dritte epitaktische Schicht ein Material enthält, das von den ersten und zweiten epitaktischen Schichten verschieden ist.
  • Gemäß einem weiteren Aspekt des erfindungsgemäßen Konzepts wird eine Halbleitervorrichtung bereitgestellt, umfassend ein Substrat, das einen ersten Bereich und einen zweiten Bereich enthält, ein erstes rippenartiges Muster, das sich in einer ersten Richtung auf dem ersten Bereich erstreckt, ein zweiten rippenartiges Muster, das sich in einer zweiten Richtung auf dem zweiten Bereich erstreckt, eine erste Gate-Struktur, die das erste rippenartige Muster kontaktiert, wobei sich die erste Gate-Struktur in eine dritte Richtung erstreckt, die die erste Richtung schneidet, eine zweite Gate-Struktur, die das zweite rippenartige Muster kontaktiert, wobei sich die zweite Gate-Struktur in eine vierte Richtung erstreckt, die die zweite Richtung schneidet, eine erste epitaktische Schicht auf den ersten rippenartigen Muster auf wenigstens einer Seite der ersten Gate-Struktur, eine zweite epitaktische Schicht auf dem zweiten rippenartigen Muster auf wenigstens einer Seite der zweiten Gate-Struktur, einen ersten Metallkontakt auf der ersten epitaktischen Schicht, der ein erstes metallisches Material enthält und einen zweiten Metallkontakt auf der zweiten epitaktischen Schicht, der das erste metallische Material enthält, wobei der erste Metallkontakt eine äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett umgibt und der zweite metallische Kontakt nur einen Teil einer oberen Oberfläche der zweiten epitaktischen Schicht kontaktiert. Der erste Metallkontakt weist t einen ersten Abschnitt auf, der die Seitenwände der ersten Gatestruktur kontaktiert, und einen zweiten Abschnitt am oberen Rand des ersten Abschnitts, der von den Seitenwänden der Gatestruktur entfernt ist, und der erste Abschnitt und der zweite Abschnitt (250b) enthalten das gleiche Material.
  • In einigen Ausführungsformen enthält der erste metallische Kontakt einen ersten Abschnitt, der Seitenwände der ersten Gate-Struktur kontaktiert und einen zweiten Abschnitt auf dem ersten Abschnitt, der von den Seitenwänden der ersten Gate-Struktur entfernt angeordnet ist.
  • Gemäß einigen Ausführungsformen ist die Breite des ersten Abschnitts größer als die Breite des zweiten Abschnitts an einer Schnittstelle zwischen dem ersten Abschnitt und dem zweiten Abschnitt.
  • Gemäß einigen Ausführungsformen ist eine unterste Oberfläche des zweiten metallischen Kontakts näher an einer oberen Oberfläche des Substrates angeordnet, dass eine oberste Oberfläche der zweiten epitaktischen Schicht ist.
  • Gemäß einigen Ausführungsformen ist eine isolierende Feldschicht auf dem Substrat bereitgestellt, wobei der erste metallische Kontakt die isolierende Feldschicht kontaktiert und der zweite metallische Kontakt die isolierende Feldschicht nicht kontaktiert.
  • Gemäß einigen Ausführungsformen kann die unterste Oberfläche des ersten metallischen Kontakts koplanar mit der untersten Oberfläche der ersten epitaktischen Schicht sein.
  • In einigen Ausführungsformen kann das erste Gebiet einen NMOS-Transistor enthalten und das zweite Gebiet kann einen PMOS-Transistor enthalten.
  • In einigen Ausführungsformen ist eine erste Metallbarriere bereitgestellt, die die äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett umgibt und eine zweite metallische Barriere, die nur auf einem Teil der zweiten epitaktischen Schicht angeordnet ist.
  • In einigen Ausführungsformen ist das Gebiet der ersten metallischen Barriere größer als das Gebiet der zweiten metallischen Barriere.
  • In einigen Ausführungsformen ist eine erste Silizidschicht bereitgestellt, die die außen umlaufende Oberfläche der ersten epitaktischen Schicht komplett umgibt und eine zweite Silizidschicht bereitgestellt, die nur auf dem oberen Ende der zweiten epitaktischen Schicht angeordnet ist.
  • In einigen Ausführungsformen können die ersten und zweiten Silizidschichten unterschiedliche Dicken aufweisen.
  • In einigen Ausführungsformen umfasst die erste Silizidschicht eine andere Zusammensetzung als die zweite Silizidschicht. In einigen Ausführungsformen ist eine dritte epitaktische Schicht bereitgestellt, die die außen umlaufende Oberfläche der zweiten epitaktischen Schicht komplett umgibt, wobei die dritte epitaktische Schicht ein Material enthält, das sich von der zweiten epitaktischen Schicht unterscheidet.
  • In einigen Ausführungsformen kann der zweite metallische Kontakt die außen umlaufende Oberfläche der dritten epitaktischen Schicht komplett umgeben.
  • Gemäß einem weiteren Aspekt der erfindungsgemäßen Konzepte wird eine Halbleitervorrichtung bereitgestellt, umfassend ein Substrat, das ein erstes Gebiet und ein zweites Gebiet enthält, ein erste rippenartiges Muster, das sich in eine erste Richtung auf dem ersten Gebiet erstreckt, ein zweite rippenartiges Muster, das sich auf dem zweiten Gebiet in eine zweite Richtung erstreckt, eine erste Gate-Struktur, die das erste rippenartige Muster berührt und sich erstreckt, um die erste Richtung zu schneiden, eine zweite Gate-Struktur, die das zweite rippenartige Muster berührt und sich erstreckt, um die zweite Richtung zu schneiden, eine erste epitaktische Schicht auf dem ersten rippenartigen Muster auf wenigstens einer Seite der ersten Gate-Struktur, eine zweite epitaktische Schicht auf dem zweiten rippenartigen Muster auf wenigstens einer Seite der zweiten Gate-Struktur, eine erster metallischer Kontakt auf der ersten epitaktischen Schicht der ein Metall enthält und einen zweiten metallischen Kontakt auf der zweiten epitaktischen Schicht, der ein Metall enthält, wobei der erste metallische Kontakt einen ersten Abschnitt enthält, der Seitenwände der ersten Gate-Struktur kontaktiert und einen zweiten Abschnitt auf dem ersten Abschnitt der von den Seitenwänden der ersten Gate-Struktur entfernt angeordnet ist. Der erste Abschnitt und der zweite Abschnitt enthalten das gleiche Material.
  • In einigen Ausführungsformen enthält die Gate-Struktur eine Gate-Isolationsschicht, eine Gate-Elektrode auf der Gate-Isolationsschicht und einen Spacer (Abstandshalter) auf wenigstens einer Seite der Gate-Elektrode, wobei der erste Abschnitt den Spacer kontaktiert und der zweite Abschnitt den Spacer nicht kontaktiert.
  • In einigen Ausführungsformen ist der erste Abschnitt in direktem Kontakt mit dem Spacer oder der ersten epitaktischen Schicht.
  • In einigen Ausführungsformen wird eine isolierende Zwischenschicht bereitgestellt, die die Gate-Struktur und die erste epitaktische Schicht bedeckt, wobei die isolierende Zwischenschicht die erste epitaktische Schicht nicht kontaktiert.
  • Gemäß einigen Ausführungsformen des vorliegenden erfindungsgemäßen Konzepts, wird der Metallkontakt zwischen der ersten epitaktischen Schicht und der isolierenden Zwischenschicht ausgebildet.
  • In einigen Ausführungsformen umgibt der erste metallische Kontakt die außen umlaufende Oberfläche der ersten epitaktischen Schicht komplett.
  • In einigen Ausführungsformen ist die isolierende Feldschicht auf dem Substrat angeordnet, wobei der erste Metallkontakt die isolierende Feldschicht kontaktiert.
  • Einige Ausführungsformen des vorliegenden erfindungsgemäßen Konzepts enthalten außerdem eine isolierende Zwischenschicht, die die Gate-Struktur und die erste epitaktische Schicht bedeckt, wobei die isolierende Zwischenschicht auf dem Boden der ersten epitaktischen Schicht mit der äußeren Oberfläche in Kontakt steht und der metallische Kontakt die äußere Oberfläche auf dem oberen Rand der ersten epitaktischen Schicht bedeckt. In einigen Ausführungsformen ist eine dritte epitaktische Schicht bereitgestellt, die die äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett bedeckt, wobei die dritte epitaktische Schicht ein Material enthält, das von dem der ersten epitaktischen Schicht verschieden ist.
  • Gemäß einem weiteren Aspekt der erfindungsgemäßen Konzepte wird eine Halbleitervorrichtung bereitgestellt, umfassend ein erstes rippenartiges Muster, das sich auf einem Substrat in eine erste Richtung erstreckt, eine Gate-Struktur, die das erste rippenartige Muster schneidet, eine erste epitaktische Schicht auf dem ersten rippenartigen Muster auf wenigstens einer Seite der Gate-Struktur und einen metallischen Kontakt, der einen ersten Abschnitt enthält, der Seitenwände der Gate-Struktur kontaktiert und einen zweiten Abschnitt, der auf dem ersten Abschnitt von den Seitenwänden der Gate-Struktur entfernt angeordnet ist, wobei der erste Abschnitt die erste epitaktische Schicht kontaktiert und eine Breite des ersten Abschnitts größer ist als eine Breite des zweiten Abschnitts an einer Schnittstelle zwischen dem ersten Abschnitt und dem zweiten Abschnitt.
  • In einigen Ausführungsformen enthält die Gate-Struktur eine Gate-Isolationsschicht, eine Gate-Elektrode auf der Gate-Isolationsschicht und einen Spacer (Abstandshalter) auf wenigstens einer Seite der Gate-Elektrode, wobei der erste Abschnitt den Spacer direkt kontaktiert und der zweite Abschnitt von dem Spacer entfernt angeordnet ist.
  • In einigen Ausführungsformen des vorliegenden erfindungsgemäßen Konzepts kontaktiert der erste Abschnitt den Spacer oder die erste epitaktische Schicht direkt.
  • In einigen Ausführungsformen kann eine isolierende Zwischenschicht bereitgestellt werden, die die Gate-Struktur und die erste epitaktische Schicht bedeckt, wobei die isolierende Zwischenschicht die erste epitaktische Schicht nicht kontaktiert.
  • In einigen Ausführungsformen des erfindungsgemäßen Konzepts wird der metallische Kontakt zwischen der ersten epitaktischen Schicht und der isolierenden Zwischenschicht ausgebildet. In einigen Ausführungsformen kann die isolierende Zwischenschicht zwischen dem zweiten Abschnitt und der Gate-Struktur angeordnet sein.
  • In einigen Ausführungsformen kann eine metallische Barriere zwischen dem Metallkontakt und der ersten epitaktischen Schicht und zwischen dem Metallkontakt und der isolierenden Zwischenschicht bereitgestellt sein.
  • In einigen Ausführungsformen kann die metallische Barriere einen ersten Teil enthalten, der die erste epitaktische Schicht kontaktiert und einen zweiten Teil der die isolierende Zwischenschicht kontaktiert und der erste Teil und der zweite Teil können verschiedene Zusammensetzungen aufweisen. In einigen Ausführungsformen umgibt der metallische Kontakt die äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett.
  • In einigen Ausführungsformen kann eine isolierende Feldschicht auf dem Substrat angeordnet sein, wobei der metallische Kontakt die isolierende Feldschicht direkt kontaktiert.
  • In einigen Ausführungsformen kann die erste epitaktische Schicht Si und SiC enthalten und die Halbleitervorrichtung kann als NMOS-Transistor verwendet werden.
  • In einigen Ausführungsformen kann eine zweite epitaktische Schicht bereitgestellt werden, die einen ersten Bereich der ersten epitaktischen Schicht bedeckt, wobei der metallische Kontakt eine obere Oberfläche der zweiten epitaktischen Schicht bedeckt.
  • In einigen Ausführungsformen kann die zweite epitaktische Schicht ein Material enthalten, das sich von der ersten epitaktischen Schicht unterscheidet.
  • In einigen Ausführungsformen kann eine isolierende Feldschicht auf dem Substrat bereitgestellt werden, wobei eine untere Oberfläche der zweiten epitaktischen Schicht die isolierende Feldschicht direkt kontaktiert und eine obere Oberfläche der zweiten epitaktischen Schicht den Metallkontakt direkt kontaktiert.
  • In einigen Ausführungsformen wird eine isolierende Zwischenschicht bereitgestellt, die die Gate-Struktur und die erste epitaktische Schicht bedeckt, wobei die isolierende Zwischenschicht eine äußere Oberfläche eines unteren Teils der ersten epitaktischen Schicht direkt kontaktiert und der metallische Kontakt eine äußere Oberfläche eines oberen Teils der ersten epitaktischen Schicht bedeckt.
  • In einigen Ausführungsformen wird eine zweite epitaktische Schicht bereitgestellt, die eine äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett bedeckt, wobei die zweite epitaktische Schicht ein Material enthält, das sich von dem der ersten epitaktischen Schicht unterscheidet.
  • In einigen Ausführungsformen enthält die erste epitaktische Schicht SiGe, die zweite epitaktische Schicht Si oder SiC und die Halbleitervorrichtung funktioniert als PMOS-Transistor.
  • In einigen Ausführungsformen kann ein Abschnitt der oberen Oberfläche des ersten rippenartigen Musters, das die erste epitaktische Schicht überlappt, koplanar mit einem Abschnitt der oberen Oberfläche des ersten rippenartigen Musters sein, das die Gate-Struktur überlappt.
  • In einigen Ausführungsformen kann der erste Abschnitt und der zweite Abschnitt des Metallkontakts das gleiche Material enthalten und kann integral ausgebildet sein.
  • Gemäß einem weitere Aspekt der erfindungsgemäßen Konzepte wird eine Halbleitervorrichtung bereitgestellt, umfassend ein erstes rippenartiges Muster, das sich von einer oberen Oberfläche einer isolierenden Feldschicht nach oben erstreckt, eine erste epitaktische Schicht auf dem ersten rippenartigen Muster, eine isolierende Zwischenschicht auf der isolierenden Feldschicht, die das erste rippenartige Muster und die erste epitaktische Schicht bedeckt und einen Metallkontakt, der sich entlang einer äußeren umlaufenden Oberfläche der ersten epitaktischen Schicht innerhalb der isolierenden Zwischenschicht erstreckt, wobei der Metallkontakt die isolierende Feldschicht kontaktiert und wobei eine obere Oberfläche des Metallkontakts koplanar zu einer oberen Oberfläche der isolierenden Zwischenschicht ist.
  • In einigen Ausführungsformen ist ein Barriere-Metall zwischen dem Metallkontakt und der ersten epitaktischen Schicht zwischen dem Metallkontakt und der isolierenden Zwischenschicht bereitgestellt.
  • In einigen Ausführungsformen enthält das Barriere-Metall ein erstes Gebiet, das mit der ersten epitaktischen Schicht in Kontakt steht und ein zweites Gebiet, das mit der isolierenden Zwischenschicht in Kontakt steht und wobei das erste Gebiet und das zweite Gebiet verschiedene Zusammensetzungen aufweisen.
  • In einigen Ausführungsformen ist eine zweite epitaktische Schicht bereitgestellt, die die äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett bedeckt, wobei die zweite epitaktische Schicht ein Material enthält, das sich von dem der ersten epitaktischen Schicht unterscheidet.
  • In einigen Ausführungsformen kann der metallische Kontakt die äußere umlaufende Oberfläche der zweiten epitaktischen Schicht komplett bedecken.
  • In einigen Ausführungsformen ist eine obere Oberfläche des ersten rippenartigen Musters, das die erste epitaktische Schicht überlappt, koplanar mit einer oberen Oberfläche des ersten rippenartigen Musters, das die Gate-Struktur überlappt.
  • Gemäß einem weiteren Aspekt der erfindungsgemäßen Konzepte wird eine Halbleitervorrichtung bereitgestellt, umfassend ein erstes rippenartiges Muster und ein zweites rippenartiges Muster, das sich von einer oberen Oberfläche einer isolierenden Feldschicht nach oben und in eine erste Richtung erstreckt, eine Gate-Struktur, die das erste rippenartige Muster und das zweite rippenartige Muster schneidet, eine erst epitaktische Schicht auf dem ersten rippenartigen Muster auf wenigstens einer Seite der Gate-Struktur, eine zweite epitaktische Schicht auf dem zweiten rippenartigen Muster auf wenigstens einer Seite der Gate-Struktur und einen Metallkontakt, der äußere umlaufende Oberflächen der ersten epitaktischen Schicht und der zweiten epitaktischen Schicht bedeckt, wobei der Metallkontakt einen ersten Abschnitt enthält, der Seitenwände der Gate-Struktur kontaktiert und einen zweiten Abschnitt auf dem ersten Abschnitt, der von den Seitenwänden der Gate-Struktur entfernt angeordnet ist.
  • In einigen Ausführungsformen können die erste epitaktische Schicht und die zweite epitaktische Schicht voneinander entfernt angeordnet sein.
  • In einigen Ausführungsformen kann die Breite des ersten Abschnitts des Metallkontakts größer sein als die Breite des zweiten Abschnitts des Metallkontakts an einer Schnittstelle zwischen den ersten und zweiten Abschnitten des Metallkontakts.
  • Gemäß einem weiteren Aspekt der erfindungsgemäßen Konzepte wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, umfassend
    • Ausbilden eines ersten rippenartigen Musters, das sich auf einem Substrat in eine erste Richtung erstreckt,
    • Ausbilden einer Gate-Struktur, die das erste rippenartige Muster auf dem Substrat schneidet,
    • Aufwachsen einer ersten epitaktischen Schicht auf dem ersten rippenartigen Muster auf wenigstens einer Seite der Gate-Struktur,
    • Aufwachsen einer epitaktischen Dummy-Schicht auf der ersten epitaktischen Schicht, um eine äußere Oberfläche der ersten epitaktischen Schicht zu bedecken,
    • Ausbilden einer isolierenden Zwischenschicht, die die epitaktische Dummy-Schicht bedeckt,
    • Ausbilden eines Grabens der durch die isolierende Zwischenschicht hindurch geht, so dass wenigstens ein Teil der epitaktischen Dummy-Schicht freiliegt,
    • Ätzen der epitaktischen Dummy-Schicht unter Verwendung eines Ätzmaterials mit einer Ätzselektivität in Bezug auf die erste epitaktische Schicht und Ausbilden eines Metallkontakts durch Auffüllen eines Raumes zwischen der isolierenden Zwischenschicht und der ersten epitaktischen Schicht mit einem metallischen Material.
  • In einigen Ausführungsformen kann der Metallkontakt eine äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett bedecken.
  • Gemäß einiger Ausführungsformen verbleibt beim Ätzen der epitaktischen Dummy-Schicht ein Teil der epitaktischen Dummy-Schicht auf dem Substrat und umgibt einen unteren Teil der ersten epitaktischen Schicht und der Metallkontakt wird ausgebildet, um eine obere Oberfläche des verbleibenden Teils der epitaktischen Dummy-Schicht und dem Oberteil der ersten epitaktischen Schicht zu umgeben.
  • In einigen Ausführungsformen enthält der Metallkontakt einen ersten Abschnitt, der eine Seitenoberfläche der Gate-Struktur kontaktiert und einen zweiten Abschnitt, der von der Seitenoberfläche der Gate-Struktur entfernt ist und die isolierende Zwischenschicht kann zwischen dem zweiten Abschnitt und der Gate-Struktur angeordnet sein.
  • In einigen Ausführungsformen kann ein Barriere-Metall auf der isolierenden Zwischenschicht und der ersten epitaktischen Schicht nach dem Ätzen der epitaktischen Dummy-Schicht und vor dem Ausbilden des Metallkontakts ausgebildet werden.
  • In einigen Ausführungsformen kann auf der ersten epitaktischen Schicht eine zweite epitaktische Schicht ausgebildet werden, um die erste epitaktische Schicht zu bedecken, bevor die epitaktische Dummy-Schicht ausgebildet wird.
  • Gemäß einem weiteren Aspekt der erfindungsgemäßen Konzepte wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt, umfassend :
    • Ausbilden eines ersten rippenartigen Musters, das sich in eine erste Richtung in einem ersten Gebiet auf einem Substrat erstreckt;
    • Ausbilden einer ersten Gate-Struktur, die das erste rippenartige Muster auf dem Substrat schneidet,
    • Ausbilden eines zweiten rippenartigen Musters, das sich in eine zweite Richtung in einem zweiten Gebiet auf dem Substrat erstreckt;
    • Ausbilden einer zweiten Gate-Struktur, die das zweite rippenartige Muster auf dem Substrat schneidet,
    • Aufwachsen einer ersten epitaktischen Schicht auf dem ersten rippenartigen Muster auf wenigstens einer Seite der ersten Gate-Struktur,
    • Aufwachsen einer zweiten epitaktischen Schicht, die von der ersten epitaktischen Schicht verschieden ist auf dem zweiten rippenartigen Muster auf wenigstens einer Seite der zweiten Gate-Struktur,
    • Aufwachsen einer epitaktischen Dummy-Schicht, um eine äußere Oberfläche der ersten epitaktischen Schicht zu bedecken,
    • Ausbilden einer isolierenden Zwischenschicht, die das erste Gebiet und das zweite Gebiet bedeckt,
    • Ausbilden eines ersten Grabens, um wenigstens einen Teil der epitaktischen Dummy-Schicht freizulegen und einem zweiten Graben, um einen Teil der zweiten epitaktischen Schicht freizulegen,
    • Ausbilden einer ersten Fotolackschicht, die das zweite Gebiet bedeckt,
    • Ätzen der epitaktischen Dummy-Schicht unter Verwendung eines Ätzmaterials, das eine Ätzselektivität in Bezug auf die erste epitaktische Schicht aufweist,
    • Entfernen der ersten Fotolackschicht und
    • Ausbilden eines ersten Metallkontakts in dem ersten Graben und eines zweiten Metallkontakts in dem zweiten Graben.
  • In einigen Ausführungsformen kann die unterste Oberfläche des zweiten Metallkontakts niedriger sein als die oberste Oberfläche der zweiten epitaktischen Schicht.
  • In einigen Ausführungsformen kann der erste Metallkontakt eine äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett umgeben und der zweite Metallkontakt kann nur einen Teil der oberen Oberfläche der zweiten epitaktischen Schicht direkt kontaktieren.
  • In einigen Ausführungsformen kann ein erstes Barriere-Metall ausgebildet werden, um die äußere umlaufende Oberfläche der ersten epitaktischen Schicht komplett zu bedecken und ein zweites Barriere-Metall kann auf nur einem Teil der zweiten epitaktischen Schicht ausgebildet werden.
  • In einigen Ausführungsformen kann eine zweite Fotolackschicht ausgebildet werden, um nach dem Entfernen der ersten Fotolackschicht ein erstes Gebiet zu bedecken und eine Silizid-Schicht kann auf der zweiten epitaktischen Schicht ausgebildet werden.
  • Gemäß einem weiteren Aspekt der erfindungsgemäßen Konzepte wird eine Halbleitervorrichtung bereitgestellt, umfassend ein Halbleitersubstrat; eine isolierende Feldschicht auf dem Halbleitersubstrat; eine erste rippenartige Struktur, die sich in einer ersten Richtung entlang einer oberen Oberfläche des Halbleitersubstrats erstreckt, wobei die erste rippenartige Struktur sich nach oben durch die isolierende Feldschicht erstreckt; eine erste Gate-Struktur, die sich in eine zweite Richtung entlang einer oberen Oberfläche des Halbleitersubstrats erstreckt, um die erste rippenartige Struktur zu schneiden; eine erste epitaktische Schicht, die sich von der ersten rippenartigen Struktur nach oben erstreckt; und einen Metallkontakt, der wenigstens einen Teil der Seitenoberflächen der ersten epitaktischen Schicht bedeckt, wobei Abschnitte des Metallkontakts die Seitenoberflächen der ersten epitaktischen Schicht bedecken, eine im Wesentlichen konstante Dicke aufweisen.
  • In einigen Ausführungsformen kann der Metallkontakt direkt die isolierende Feldschicht und direkt die erste epitaktische Schicht kontaktieren.
  • In einigen Ausführungsformen wird ein Barriere-Metall bereitgestellt zwischen der ersten epitaktischen Schicht und dem Metallkontakt, zwischen dem Metallkontakt und der isolierenden Feldschicht und zwischen dem Metallkontakt und einer isolierenden Zwischenschicht die Seitenwände des Metallkontakts bedeckt.
  • In einigen Ausführungsformen wird eine zweite epitaktische Schicht auf unteren Abschnitten der Seitenoberflächen der ersten epitaktischen Schicht bereitgestellt, wobei die zweite epitaktische Schicht eine Dicke aufweist, die im Wesentlichen der konstanten Dicke der Abschnitte des Metallkontakts entspricht, die die Seitenoberflächen der ersten epitaktischen Schicht bedecken.
  • In einigen Ausführungsformen wird eine zweite epitaktische Schicht bereitgestellt, die die Seitenoberflächen und eine obere Oberfläche der ersten epitaktischen Schicht komplett bedeckt, der Metallkontakt bedeckt die Seitenoberflächen und eine obere Oberfläche der zweiten epitaktischen Schicht komplett, wobei beide der zweiten epitaktischen Schicht und des Metallkontakts die isolierende Feldschicht direkt kontaktieren.
  • Aspekte der erfindungsgemäßen Konzepte sind jedoch nicht auf die vorher Beschriebenen beschränkt. Die oben beschriebenen und weiteren Aspekte der erfindungsgemäßen Konzepte werden für einen Fachmann, auf den sich die erfindungsgemäßen Konzepte beziehen, durch Bezugnahme auf die detaillierte Beschreibung der unten wiedergegebenen Konzepte noch klarer.
  • Figurenliste
  • Die oben beschriebenen und weitere Aspekte und Eigenschaften der erfindungsgemäßen Konzepte werden noch klarer durch die folgende Beschreibung beispielhafter Ausführungsformen in Bezug auf die beiliegenden Figuren, in denen:
    • 1 ein Layout-Diagramm zeigt, das eine Halbleitervorrichtung gemäß einer Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 2, 3 und 4 Querschnittansichten entlang der Linien A-A, B-B und C-C der Halbleitervorrichtung aus 1 zeigen;
    • 5 eine Querschnittsansicht zeigt, die eine Halbleitervorrichtung gemäß einer anderen Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 6 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 7 eine Querschnittsansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 8 eine Querschnittsansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 9 eine Querschnittsansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 10 ein Layout-Diagramm zeigt, das eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 11, 12 und 13 Querschnittsansichten entlang der Linien D-D, E-E und F-F einer Halbleitervorrichtung aus 10 zeigen;
    • 14A und 14B Querschnittansichten zeigen, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 15 eine Querschnittsansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 16 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 17 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 18 ein Layout-Diagramm zeigt, das eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 19 eine Querschnittansicht entlang der Linien G1-G1 und G2-G2 der Halbleitervorrichtung nach 18 zeigt;
    • 20 eine Querschnittansicht entlang der Linien 11-11 und 12-12 der Halbleitervorrichtung aus 18 zeigt;
    • 21 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 22 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 23 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 24 eine Querschnittansicht zeigt, die eine Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte darstellt;
    • 25 ein Blockdiagramm eines SoC-Systems zeigt mit einer Halbleitervorrichtung gemäß Ausführungsformen der erfindungsgemäßen Konzepte;
    • 26 bis 29 Diagramme von Zwischenschritten zeigt, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte darstellt; und
    • 30 bis 33 Diagramme von Zwischenschritten zeigen, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte zeigen.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Vorteile und Eigenschaften der erfindungsgemäßen Konzepte und Verfahren, um diese zu erreichen, können durch die folgende detaillierte Beschreibung und die begleitenden Figuren leichter verstanden werden. Die erfindungsgemäßen Konzepte können jedoch auf verschiedene Arten umgesetzt werden und sollen nicht auf die im Folgenden dargestellten speziellen Ausführungsformen beschränkt werden. Diese Ausführungsformen dienen vielmehr dazu, dass die Offenbarung sorgfältig und komplett ist, um die erfindungsgemäßen Konzepte für den Fachmann vollständig zu vermitteln. In den Figuren kann die Dicke der Schichten oder Gebiete zur Verdeutlichung übertrieben dargestellt sein.
  • Es ist klar, dass, falls ein Element oder eine Schicht als „auf“ oder „verbunden mit“ einem anderen Element oder Schicht beschrieben ist, es direkt „auf“ oder „verbunden mit“ anderen Element oder Schicht sein kann oder aber auch Zwischenelement oder Schichten vorhanden sein können. Falls, im Gegensatz dazu, ein Element als „direkt auf“ oder „direkt verbunden mit“ einem anderen Element oder Schicht bezeichnet wird, sind keine Zwischenelemente oder Schichten vorhanden. Gleiche Bezugszeichen beziehen sich durchwegs auf gleiche Elemente. Der im Folgenden verwendete Ausdruck „und/oder“ enthält sämtliche Kombinationen von einem oder mehrerer der in diesem Zusammenhang aufgeführten Ausdrücke.
  • Räumlich relative Ausdrücke, so wie „unter“, „darunter“, „niedriger“, „über“, „oberhalb“ und ähnliche werden im Folgenden verwendet, um die Beschreibung zu vereinfachen und um ein Element oder eine Eigenschaft in Beziehung zu einem anderen Element oder Eigenschaft wie in den Figuren dargestellt, zu beschreiben. Es ist klar, dass räumlich relative Ausdrücke auch verschiedene Orientierungen der Vorrichtung in ihrer Verwendung oder ihrem Betrieb zusätzlich zu der dargestellten Orientierung in den Figuren umfasst. Beispielsweise, falls die Vorrichtung in den Figuren umgedreht wird, wären Elemente, die als „unter“ oder „oberhalb“ anderer Elemente oder Eigenschaften beschrieben sind, dann „über“ oder „oberhalb“ der anderen Elemente oder Eigenschaften angeordnet. Das heißt, der beispielhafte Ausdruck „unter“ kann sowohl die Ausrichtung darüber als auch darunter umfassen. Die Vorrichtung kann auch anders orientiert sein (zum Beispiel rotiert um 90° oder in einer anderen Orientierung) und die räumlich relativen Beschreibungen müssen dann entsprechend interpretiert werden.
  • Die Verwendung der Ausdrücke „ein“ und „einer“ und „der, die, das“ und entsprechende Partikel im Zusammenhang der Beschreibung der erfindungsgemäßen Konzepte (insbesondere im Zusammenhang der vorliegenden Patentansprüche) müssen so ausgelegt werden, dass sowohl Einzahl wie auch Plural umfasst ist, solange nichts anderes ausgedrückt ist oder der Zusammenhang klar eine andere Bedeutung erfordert. Die Ausdrücke „umfassen“, „haben“, „enthalten“ und „enthaltend“ sollen als offene Ausdrücke (z.B. mit der Bedeutung „enthalten, aber nicht begrenzt darauf“) ausgelegt werden, solange nichts anderes gesagt wird.
  • Es ist klar, dass sowohl die Ausdrücke erster, zweiter, usw. im Folgenden verwendet werden, um verschiedene Elemente zu beschreiben, diese Ausdrücke aber nicht auf diese Elemente beschränkt sind. Diese Ausdrücke werden nur verwendet, um ein Element von einem anderen Element zu unterscheiden, d.h. beispielsweise ein erstes Element, eine erste Komponente oder ein erster Abschnitt, wie weiter unten diskutiert, könnte ebenso als zweites Element, eine zweite Komponente oder ein zweiter Abschnitt genannt werden, ohne von der Lehre der erfindungsgemäßen Konzepte abzuweichen.
  • Die erfindungsgemäßen Konzepte werden in Bezug auf Draufsichten und Querschnittsansichten beschrieben, in denen Ausführungsformen der erfindungsgemäßen Konzepte gezeigt sind. Es wird jedoch darauf hingewiesen, dass die Profile einer beispielhaften Ansicht entsprechend der Herstellungstechniken und/oder -toleranzen modifiziert sein können. Das heißt, die im Folgenden beschriebenen Ausführungsformen sollen den Umfang der erfindungsgemäßen Konzepte nicht beschränken, sondern alle Änderungen und Modifikationen, die durch eine Schwankung im Herstellungsprozess auftreten können, umfassen. Genauso sind die in den Figuren gezeigten Regionen nur schematisch dargestellt und die Formen der Regionen sind einfach nur als Darstellung zu verstehen und nicht als Beschränkung.
  • Solange nicht anders definiert, haben alle technischen und wissenschaftlichen Ausdrücke im Folgenden die gleiche Bedeutung wie sie im Allgemeinen von einem Fachmann, auf den sich die erfindungsgemäßen Konzepte beziehen, verstanden werden. Es ist klar, dass die Beispiele oder die beispielhaften Ausdrücke die im Folgenden verwendet werden, lediglich dazu dienen, die erfindungsgemäßen Konzepte besser zu erklären und nicht als Beschränkung des Umfangs der erfindungsgemäßen Konzepte solange dies nicht explizit gesagt ist.
  • Für den Fachmann sind viele Variationen und Änderungen der unten diskutierten Ausführungsformen klar zu erkennen, ohne wesentlich von den Prinzipien der erfindungsgemäßen Konzepte abzuweichen.
  • Im Folgenden werden Halbleitervorrichtungen gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte unter Bezugnahme auf die 1 bis 25 beschrieben.
  • 1 zeigt ein Layout-Diagramm, das eine Halbleitervorrichtung gemäß einer Ausführungsform der erfindungsgemäßen Konzepte darstellt. Die 2, 3 und 4 zeigen Querschnittsansichten entlang der Linien A-A, B-B und C-C der Halbleitervorrichtung aus 1.
  • Bezugnehmend auf die 1 bis 4 enthält die Halbleitervorrichtung 1a ein Substrat 100, ein erstes rippenartiges Muster F1, eine Gate-Struktur 140, eine erste epitaktische Schicht 120, einen Metallkontakt 150, eine isolierende Zwischenschicht 170 und ähnliches.
  • Das Substrat 100 kann beispielsweise ein Halbleitersubstrat sein. Das Substrat 100 kann eines von Silizium, gespanntes Silizium (Si), Siliziumlegierung, Siliziumcarbit (SiC), Siliziumgermanium (SiGe), Siliziumgermaniumcarbit (SiGeC), Germanium, Germaniumlegierung, Galliumarsenid (GaAs), Indiumarsenid (InAs) und ein III-V-Halbleiter, ein II-VI-Halbleiter, Kombinationen davon und Schichtpakete davon. Alternativ dazu kann das Substrat anstelle des Halbleitersubstrats 100 auch ein organisches Kunststoffsubstrat sein. Im Folgenden wird das Substrat 100 als Siliziumsubstrat beschrieben.
  • Das Substrat 100 kann ein P-Typ-Halbleitersubstrat oder ein N-Typ-Halbleitersubstrat sein. In anderen Ausführungsformen kann als Substrat 100 ein isolierendes Substrat verwendet werden. Insbesondere kann ein Silizium auf einem Isolator (SOI-Silicon on Insulator) Substrat verwendet werden. Wenn ein SOI-Substrat verwendet wird, könnte dies den Vorteil haben, dass eine Verzögerungszeit im Betriebsprozess der Halbleitervorrichtung 1a reduziert wird.
  • Das erste rippenartige Muster F1 kann sich länger entlang der ersten Richtung X1 erstrecken als in die zweite Richtung Y1. Das erste rippenartige Muster F1 kann ein Teil des Substrats 100 sein und kann eine epitaktische Schicht, die auf dem Substrat 100 gewachsen ist, enthalten.
  • Der isolierende Feldfilm 110 wird auf dem Substrat 100 ausgebildet und wird zur Bauelementisolation verwendet. Der isolierende Feldfilm 100 kann eine flache Grabenisolationsstruktur (STI-Shallow Trench Isolation) sein, die insbesondere bei hoher Integration vorteilhaft ist, da sie ausgezeichnete Isolationseigenschaften auf kleinem Gebiet aufweist. In anderen Ausführungsformen können andere isolierende Feldschichten verwendet werden. Die isolierenden Feldschichten 110 können beispielsweise wenigstens eines von Siliziumoxid, Siliziumnitrit, Siliziumoxinitrit und Kombinationen davon enthalten. Ein oberer Abschnitt des ersten rippenartigen Musters F1 kann nach oben von einer oberen Oberfläche der isolierenden Feldschicht 110 hervorstehen.
  • Die Gate-Struktur 140 kann auf dem ersten rippenartigen Muster F1 in eine Richtung ausgebildet sein, die das erste rippenartige Muster F1 schneidet. Zum Beispiel kann sich die Gate-Struktur 140 entlang der zweiten Richtung Y1, die die erste Richtung X1 schneidet, erstrecken.
  • Die Gate-Struktur 140 kann einen Gate-Isolationsfilm 141, eine Gate-Elektrode 142, einen Spacer (Abstandshalter) 145a und ähnliches enthalten, die nacheinander auf dem ersten rippenartigen Muster F1 ausgebildet sind. Durch solch eine Struktur können auf beiden Seitenoberflächen und der oberen Oberfläche des ersten rippenartigen Musters F1 Kanäle ausgebildet werden.
  • Obwohl es in den Figuren nicht klar dargestellt ist, kann zwischen dem ersten rippenartigen Muster F1 und dem Gate-Isolationsfilm 141 eine Zwischenschicht ausgebildet werden. Die Zwischenschicht kann dazu dienen, um eine defekte Schnittstelle zwischen dem ersten rippenartigen Muster F1 und der Gate-Isolationsschicht 141 verringern oder verhindern. Die Zwischenschicht kann ein Material mit niedriger Dielektrizitätskonstante (k) von 9 oder weniger beispielsweise, einen Siliziumoxidfilm (k ungefähr 4) oder eine Siliziumoxinitritschicht (k etwa 4 bis 8, abhängig von dem entsprechenden Sauerstoff- und Stickstoffgehalt) enthalten. Außerdem kann die Zwischenschicht auch aus Silikat oder einer Kombination der vorher genannten Schichten gebildet werden.
  • Die Gate-Isolationsschicht 141 kann auf der isolierenden Feldschicht 110 und dem ersten rippenartigen Muster F1 ausgebildet werden. Die Gate-Isolationsschicht 141 kann ein Material mit großer Dielektrizitätskonstante (High-k) enthalten. Insbesondere kann die Gate-Isolationsschicht 141 beispielsweise eines der Materialien aus der Gruppe HfSiON, HfO2, ZrO2, Ta2O5, TiO2, SrTiO3, BaTiO3 und SrTiO3 enthält, ausgewählt werden. Die Gate-Isolationsschicht 141 kann abhängig von den zu bildenden Typen an Bauelementen mit geeigneter Dicke ausgebildet werden. Wie in 3 dargestellt, kann sich gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte die Gate-Isolationsschicht 141 entlang der Seitenwände des später beschriebenen Gate-Spacers 145 nach oben erstrecken.
  • Die Gate-Elektrode 142 kann ein leitfähiges Material enthalten. In einigen Ausführungsformen der erfindungsgemäßen Konzepte kann die Gate-Elektrode 142 ein Metall mit hoher Leitfähigkeit enthalten, wobei die erfindungsgemäßen Konzepte nicht hierauf beschränkt sind. Das heißt, in anderen Ausführungsformen des erfindungsgemäßen Konzepts kann die Gate-Elektrode 142 aus einem Nicht-Metall, wie beispielsweise Polysilizium, gebildet sein. Beispielsweise kann die Gate-Elektrode 142 aus Si, SiGe oder Ähnlichem gebildet sein. Die Gate-Elektrode 142 kann beispielsweise in einigen Ausführungsformen mittels eines Ersetzungsprozesses gebildet werden.
  • Obwohl es in den Figuren nicht klar dargestellt ist, kann die Gate-Elektrode 142 in einigen Ausführungsformen der erfindungsgemäßen Konzepte zwei oder mehrere geschichtete Metallschichten enthalten. Die erste Metallschicht kann dazu dienen, um eine Arbeitsfunktion anzupassen und die zweite Metallschicht kann dazu dienen, um einen Raum, der von der ersten Metallschicht gebildet wird, aufzufüllen. Beispielsweise kann die erste Metallschicht wenigstens eines TiN, TaN, TiC und TaC enthalten. Außerdem kann die zweite Metallschicht W oder Al enthalten. Die Gate-Struktur 140 der erfindungsgemäßen Konzepte kann durch einen Gate-Last-Herstellungsprozess ausgebildet werden.
  • Der Spacer 145 kann wenigstens auf einer Seite der Gate-Elektrode 142 angeordnet sein. Wie in 3 dargestellt, kann der Spacer 145 auch an beiden Seiten der Gate-Elektrode 142 angeordnet sein. Der Spacer 145 kann wenigstens eine von einer Nitridschicht und einer Oxinitritschicht enthalten. In 3 ist eine Seitenoberfläche des Spacers 145 als gerade Linie dargestellt, die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt. Beispielsweise kann in anderen Ausführungsformen der erfindungsgemäßen Konzepte der Spacer 145 eine gebogene Form, eine L-Form oder Ähnliches aufweisen.
  • Die erste epitaktische Schicht 120 kann auf dem ersten rippenartigen Muster F1 auf wenigstens einer Seite der Gate-Struktur 140 ausgebildet sein. Die erste epitaktische Schicht 120 kann auf beiden Seiten der Gate-Struktur 140 ausgebildet sein. Die erste epitaktische Schicht 120 kann die Seitenoberfläche des Spacers berühren. Die erste epitaktische Schicht 120 kann Source-/Drain der Halbleitervorrichtung 1a sein.
  • Die erste epitaktische Schicht 120 kann verschiedene Formen aufweisen. Beispielsweise kann die erste epitaktische Schicht 120 eine diamantartige Form oder in einigen Ausführungsformen eine rechteckige Form aufweisen. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Die erste epitaktische Schicht 120 kann durch ein epitaktisches Wachstumsverfahren ausgebildet werden. Bei einigen Ausführungsformen kann die epitaktische Schicht 120 Silizium oder Germanium enthalten. In anderen Ausführungsformen kann die erste epitaktische Schicht 120 einen Komponentenhalbleiter und beispielsweise einen Gruppe IV-IV Komponentenhalbleiter oder einen Gruppe III-V Komponentenhalbleiter enthalten. Insbesondere, wenn man beispielsweise den Gruppe IV-IV Komponentenhalbleiter nimmt, kann die epitaktische Schicht 120 eine binäre Komponente oder eine ternäre Komponente mit wenigstens zwei oder mehr von Kohlenstoff (C), Silizium (Si), Germanium (Ge) und Zinn (Sn) oder eine Komponente, in der diese Elemente mit einem Gruppe IV Element dotiert sind, enthalten. Nimmt man den Gruppe III bis V Komponentenhalbleiter als Beispiel, kann die epitaktische Schicht eine binäre Komponente, eine ternäre Komponente oder eine quartäre Komponente sein, die aus wenigstens einem von Aluminium (Al), Gallium (Ga) und Indium (In) als Gruppe III Element mit wenigstens einem von Phosphor (P), Arsen (As) und Ammonium (Sb) als Gruppe V Element ausgebildet sein. Obwohl es in den Figuren nicht dargestellt ist, kann die erste epitaktische Schicht 120 eine LDD-Struktur aufweisen. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Falls die Halbleitervorrichtung 1a gemäß einer Ausführungsform des erfindungsgemäßen Konzepts ein PMOS-Transistor ist, kann die erste epitaktische Schicht 120 ein Druckspannungsmaterial sein. Beispielsweise kann das Druckspannungsmaterial ein Material mit einer Gitterkonstante größer als die von Si, beispielsweise SiGe sein. Das Druckspannungsmaterial kann die Beweglichkeit der Ladungsträger des Kanalbereichs durch Einbringen einer Druckspannung in das erste rippenartige Muster F1 verbessern.
  • Im Gegensatz dazu, falls die Halbleitervorrichtung 1a ein NMOS-Transistor ist, kann die erste epitaktische Schicht 120 das gleiche Material wie das Substrat 100 sein oder kann ein Zugspannungsmaterial sein. Wenn das Substrat 100 beispielsweise Si ist, kann die erste epitaktische Schicht 120 Si oder ein Material (zum Beispiel SiC) mit einer Gitterkonstante, die kleiner ist als die von Si, sein.
  • Die isolierende Zwischenschicht 170 kann auf dem Halbleitersubstrat 100 ausgebildet sein. Die isolierende Zwischenschicht 170 kann die Gate-Struktur 140 und die erste epitaktische Schicht 120 bedecken. Die isolierende Schicht 170 kann jedoch ausgebildet sein, so dass sie nicht in direktem Kontakt mit der ersten epitaktischen Schicht 120 steht.
  • Die isolierende Zwischenschicht 170 kann die Halbleiterelemente, die unterhalb der isolierenden Zwischenschicht 120 angeordnet sind, elektrisch von den Halbleiterelementen, die oberhalb der isolierenden Zwischenschicht 170 angeordnet sind, isolieren. Die isolierende Zwischenschicht 170 kann aus Siliziumoxid, wie beispielsweise Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), undotierten Silikatglas (USG), Tetrathylorthosilikatglas (TEOS) oder mittels hochdichte Plasma-CVD /HDP-CVD) hergestellt sein.
  • Der Metallkontakt 150 kann eine äußere umlaufende Oberfläche in der ersten epitaktischen Schicht 120 umgeben. Die in diesem Zusammenhang verwendete „äußere umlaufende Oberfläche“ einer epitaktischen Schicht, die über einem rippenartigen Muster ausgebildet ist, bezieht sich auf die äußere Oberfläche der epitaktischen Schicht mit Ausnahme der Bodenoberfläche davon, die oberhalb des rippenartigen Musters angeordnet ist. Beispielsweise bezugnehmend auf 2 kann der Metallkontakt 150 die äußere Oberfläche der ersten epitaktischen Schicht 120 komplett umgeben, mit Ausnahme des Bodens der ersten epitaktischen Schicht 120, die das erste rippenartige Muster F1 kontaktiert. Der Metallkontakt 150 kann die obere Oberfläche der isolierenden Feldschicht 110 kontaktieren. Der Metallkontakt 150 kann die erste epitaktische Schicht 120 mit einer konstanten Dicke umgeben. Beispielsweise kann die Dicke D1 des Metallkontakts 150, der den Boden der ersten epitaktischen Schicht 120 umgibt, im Wesentlichen gleich der Dicke D2 des Metallkontakts 150 sein, der sich um das obere Ende der ersten epitaktischen Schicht 120 legt. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Da der Metallkontakt 150 alles außer der Bodenoberfläche der ersten epitaktischen Schicht 120 umgibt, kann die isolierende Zwischenschicht 170 von der ersten epitaktischen Zwischenschicht 120 entfernt sein. Der Metallkontakt 150 kann in einem ersten Graben 174, der die isolierende Zwischenschicht 174 durchdringt ausgebildet sein.
  • Die ersten Gräben 174 können eine spitz zulaufende Form aufweisen. Das heißt, der erste Graben 174 kann trapezförmig oder umgedreht trapezförmig ausgebildet sein. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt und der erste Graben 174 kann ebenso eine rechtwinklige Form aufweisen.
  • Der erste Graben 174 kann die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 120 und einen Teil der isolierenden Feldschicht 110 freigeben. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Der Metallkontakt 150 kann eine Verdrahtung auf einer oberen Oberfläche der isolierenden Zwischenschicht 170 mit der ersten epitaktischen Schicht 120 oder dem ersten rippenartigen Muster F1 elektrisch verbinden. Beispielsweise kann Al, Cu, W oder Ähnliches als Metallkontakt 150 verwendet werden, die Ausführungsformen der erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt. Wie in 2 dargestellt, kann die obere Oberfläche der isolierenden Zwischenschicht 170 auf der gleichen Ebene sein wie die obere Oberfläche des Metallkontakts 150. Die oberen Oberflächen der isolierenden Zwischenschicht 170 und des Metallkontakts 150 können über einen Planarisierungsprozess (zum Beispiel CMP-Prozess) zueinander angepasst werden.
  • Bezugnehmend auf 3 kann der Metallkontakt 150 einen ersten Abschnitt 150a und einen zweiten Abschnitt 150b enthalten. Der zweite Abschnitt 150b kann auf dem ersten Abschnitt 150a ausgebildet sein und der zweite Abschnitt 150b und der erste Abschnitt 150a können einstöckig (integral) ausgebildet sein. Der erste Abschnitt 150a kann die obere Oberfläche der ersten epitaktischen Schicht 120 kontaktieren und kann die Seitenwände der Gate-Struktur 140 berühren. Der zweite Abschnitt 150b kann auf dem ersten Abschnitt 150a ausgebildet sein und kann von den Seitenwänden der Gate-Struktur 140 (z.B. in einer Länge L3) entfernt sein. Die isolierende Zwischenschicht 170 kann zwischen dem zweiten Abschnitt 150b und der Gate-Struktur 140 angeordnet sein. Ein Teil des zweiten Abschnitts 150b kann unter der oberen Oberfläche der Gate-Struktur 140 angeordnet sein.
  • An einer Schnittstelle zwischen dem ersten Abschnitt 150a und dem zweiten Abschnitt 150b kann die Breite L1 des ersten Abschnitts 150a größer sein als die Breite L2 des zweiten Abschnitts 150b. Der erste Abschnitt 150a und der zweite Abschnitt 150b können das gleiche Material enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Wie unter Bezugnahme auf die 1 bis 4 beschrieben, enthält die Halbleitervorrichtung 1a den Metallkontakt 150, der die äußere Oberfläche der ersten epitaktischen Schicht 120 komplett umgibt und sich über die isolierende Feldschicht 110 erstreckt. Dies kann den Kontaktwiderstand zwischen dem Metallkontakt 150 und der ersten epitaktischen Schicht 120 verringern.
  • Die erste epitaktische Schicht 120 kann den Metallkontakt 150 umgeben, während sie in der originalen Form, wie sie auf dem ersten rippenartigen Muster F1 aufgewachsen ist, verbleibt. Um die ursprüngliche Form der ersten epitaktischen Schicht 120 beizubehalten, kann eine epitaktische Dummy-Schicht auf der ersten epitaktischen Schicht 120 gewachsen werden und danach die isolierende Zwischenschicht, die die epitaktische Dummy-Schicht 170 bedeckt, ausgebildet werden. Nach dem Ausbilden des ersten Grabens 174, der die epitaktische Dummy-Schicht freilegt, wird die epitaktische Dummy-Schicht entfernt und danach wird ein Prozess zum Lochfüllen des Metallkontaktes 150 in einem Gebiet, in dem die epitaktische Dummy-Schicht ausgebildet ist, verwendet. Eine detaillierte Beschreibung dafür folgt weiter unten.
  • Der Halbleiterherstellungsprozess des erfindungsgemäßen Konzepts kann ohne einen separaten Silizidausbildungsprozess auskommen. Durch das Ausbilden des Metallkontaktes 150, der die erste epitaktische Schicht 120 umgibt, während die Originalform beibehalten wird, ist es möglich, den Kontaktwiderstand der Halbleitervorrichtung 1a zu verringern und außerdem die Größe des Kontakts zu verkleinern. Daher können die Eigenschaften der Halbleitervorrichtung 1a verbessert werden.
  • 5 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur vereinfachten Beschreibung wird auf eine Wiederholung der Beschreibung gleicher Gegenstände in der vorher ausgeführten Ausführungsform verzichtet und es werden lediglich die Unterschiede dazu beschrieben. Bezugnehmend auf 5 kann eine Halbleitervorrichtung 1b gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte im Wesentlichen auf die gleiche Art und Weise wie die oben beschriebene Halbleitervorrichtung 1a unter Bezugnahme auf die 1 bis 4 betrieben werden.
  • Die Halbleitervorrichtung 1b kann außerdem ein Barriere-Metall 153 enthalten.
  • Das Barriere-Metall 153 kann auf der inneren Oberfläche des ersten Grabens 174 ausgebildet werden. Das Barriere-Metall 153 kann einen ersten Teil 153a der zwischen dem Metallkontakt 154 und der ersten epitaktischen Schicht 120 gebildet ist und einen zweiten Teil 153b, der zwischen dem Metallkontakt 150 und der isolierenden Zwischenschicht 170 ausgebildet ist, enthalten. Das heißt, der erste Teil 153a kann auf der ersten epitaktischen Schicht 120 ausgebildet werden, um die erste epitaktische Schicht 120 direkt zu kontaktieren und der zweite Teil 153b kann ausgebildet sein, um direkt die isolierende Zwischenschicht 170 zu kontaktieren. Das heißt, das Barriere-Metall 153 kann entlang beider Seitenoberflächen des ersten Graben 174 und der äußeren umlaufenden Oberfläche der ersten epitaktischen Schicht 120 ausgebildet sein. Das Barriere-Metall 153 kann entlang der inneren Oberfläche des ersten Grabens 174 konform mit einer konstanten Dicke ausgebildet sein. Das Barriere-Metall 153 kann Titan (Ti), Titannitrit (TiN) oder Wolframnitrid (WN) enthalten. Das Barriere-Metall 153 kann unter Verwendung von PVD, CVD oder ILD Verfahren ausgebildet werden.
  • Der erste Teil 153a und der zweite Teil 153b des Barriere-Metalls 153 kann sich voneinander unterscheiden. Beispielsweise kann der erste Teil 153a ein Silizidmaterial enthalten. Das Silizidmaterial kann an der Schnittstelle zwischen der ersten epitaktischen Schicht 120 und dem Metallkontakt 150 während des Herstellungsprozesses, in dem der Metallkontakt 150 in einem Gebiet 172 zwischen der ersten epitaktischen Schicht 120 und der isolierenden Zwischenschicht 170 aufgefüllt wird, natürlich erzeugt werden. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Da das Barriere-Metall 153 in der Halbleitervorrichtung 1b enthalten ist, kann der Kontaktwiderstand zwischen dem Metallkontakt 150 und der epitaktischen Schicht 120 verringert werden und die Leistung der Halbleitervorrichtung kann verbessert werden.
  • 6 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 1c gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur besseren Beschreibung wird im Folgenden auf die wiederholte Beschreibung gleicher Elemente, wie im vorherigen Ausführungsformen beschrieben, verzichtet und es werden lediglich die Unterschiede beschrieben.
  • Bezugnehmend auf 6 kann die Halbleitervorrichtung 1c im Wesentlichen auf die gleiche Art betrieben werden wie die Halbleitervorrichtung 1a, wie sie oben mit Bezugnahme auf die 1 bis 4 beschrieben wurde.
  • Die Halbleitervorrichtung 1c kann außerdem eine zweite epitaktische Schicht 124, die ein erstes Gebiet 120a der ersten epitaktischen Schicht 120 umgibt, enthalten.
  • Insbesondere kann die erste epitaktische Schicht 120 ein erstes Gebiet 120a und ein zweites Gebiet 120b enthalten. Das zweite Gebiet 120b ist über dem ersten Gebiet 120a angeordnet. Das erste Gebiet 120a kann dem Boden der epitaktischen Schicht 120 entsprechen und das zweite Gebiet 120b kann dem Oberteil der ersten epitaktischen Schicht 120 entsprechen.
  • Die zweite epitaktische Schicht 124 umgibt die äußere Oberfläche des ersten Gebiets 120a und kann auf der isolierenden Feldschicht 110 ausgebildet werden. Die zweite epitaktische Schicht 124 kann zwischen der isolierenden Feldschicht 110 und dem ersten Gebiet 120a ausgebildet werden. Die zweite epitaktische Schicht 124 kann ein Teil der epitaktischen Dummy-Schicht sein, die während des Herstellungsprozesses ausgebildet wird. Insbesondere kann die zweite epitaktische Schicht 124 ein Teil der epitaktischen Dummy-Schicht sein, die nach der Entfernung anderer Abschnitte der epitaktischen Dummy-Schicht mittels eines Ätzprozesses stehen bleiben. Die zweite epitaktische Schicht 124 kann unterhalb des ersten Grabens 174 angeordnet sein. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Der Metallkontakt 150 kann die obere Oberfläche der zweiten epitaktischen Schicht 124 bedecken und kann die äußere Oberfläche des zweiten Gebietes 120b der ersten epitaktischen Schicht 120 umgeben. Der Metallkontakt 150 kann auf der zweiten epitaktischen Schicht 124 in dem ersten Graben 174 ausgebildet sein.
  • Die zweite epitaktische Schicht 124 kann ein Material enthalten, das sich von dem der ersten epitaktischen Schicht 120 unterscheidet. Beispielsweise für den Fall, dass die Halbleitervorrichtung 1c ein NMOS-Bauelement ist, kann die erste epitaktische Schicht 120 Si und SiC enthalten und die zweite epitaktische Schicht 124 kann SiGe enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Obwohl der Metallkontakt 150 nur einen Teil der ersten epitaktischen Schicht 120 umgibt, kann die Halbleitervorrichtung 1c im Wesentlichen auf die gleiche Art und Weise wie die Halbleitervorrichtung 1a, wie oben beschrieben, betrieben werden.
  • 7 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 2 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur besseren Beschreibung wird im Folgenden auf wiederholte Beschreibung gleicher Elemente in vorher beschriebenen Ausführungsformen verzichtet und es werden lediglich die Unterschiede dazu beschrieben.
  • Bezugnehmend auf 7 arbeitet die Halbleitervorrichtung 2 im Wesentlichen auf die gleiche Art und Weise wie die Halbleitervorrichtung 1a, wie oben unter Bezugnahme auf die 1 bis 4 beschrieben.
  • Der Metallkontakt 150 der Halbleitervorrichtung 2 umgibt jedoch nur die äußere Oberfläche eines oberen Abschnitts 120d der ersten epitaktischen Schicht 120 und die isolierende Zwischenschicht 170 umgibt eine äußere Oberfläche eines unteren Abschnitts 120c der ersten epitaktischen Schicht 120.
  • Für den Fall der Halbleitervorrichtung 2, wenn die epitaktische Dummy-Schicht geätzt wird, nachdem sie nur auf dem oberen Teil 120d der ersten epitaktischen Schicht 120 ausgebildet wurde, kann sie die in 7 gezeigte Form aufweisen.
  • Der erste Graben 175 legt lediglich den oberen Abschnitt 120d der ersten epitaktischen Schicht 120 frei, und da der Metallkontakt 150 in dem ersten Graben 175 ausgebildet ist, kann der Metallkontakt 150 nur den oberen Abschnitt 120d der ersten epitaktischen Schicht 120 direkt kontaktieren. Die isolierende Zwischenschicht 170 kontaktiert direkt den unteren Abschnitt 120c der ersten epitaktischen Schicht 120.
  • Die Halbleitervorrichtung 2 kann im Wesentlichen auf die gleiche Art und Weise wie die Halbleitervorrichtung 1a, wie oben beschrieben, betrieben werden.
  • 8 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 3 gemäß einer weiteren Ausführungsform erfindungsgemäßer Konzepte. Zur besseren Beschreibung wird im Folgenden auf die wiederholte Beschreibung gleicher Elemente in vorher genannten Ausführungsformen verzichtet und es werden lediglich die Unterschiede dazu beschrieben.
  • Bezugnehmend auf 8 arbeitet die Halbleitervorrichtung 3 im Wesentlichen auf die gleiche Art und Weise wie die oben in Bezug auf die 1 bis 4 beschriebene Halbleitervorrichtung 1a.
  • Die Halbleitervorrichtung 3 enthält außerdem eine zweite epitaktische Schicht 126, die die äußere umlaufende Oberfläche einer ersten epitaktischen Schicht 125 komplett umgibt. Die zweite epitaktische Schicht 126 kann sich von der ersten epitaktischen Schicht 125 unterscheiden.
  • Die zweite epitaktische Schicht 126 kann die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 125 umgeben. Die zweite epitaktische Schicht 126 kann eine äußere Oberfläche der ersten epitaktischen Schicht 125 komplett umgeben mit Ausnahme eines Bodenbereichs der ersten epitaktischen Schicht 125 der das erste rippenartige Muster F1 direkt kontaktiert. Ein Teil der zweiten epitaktischen Schicht 126 kann in direktem Kontakt mit der oberen Oberfläche der isolierenden Feldschicht 110 stehen. Die zweite epitaktische Schicht 126 kann die erste epitaktische Schicht 125 mit einer konstanten Dicke umgeben. Beispielsweise kann die Dicke der zweiten epitaktischen Schicht 126, die den unteren Abschnitt der ersten epitaktischen Schicht 125 umgibt, im Wesentlichen gleich der Dicke der zweiten epitaktischen Schicht 126 sein, die den oberen Bereich der ersten epitaktischen Schicht 125 umgibt. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt. Die epitaktische Schicht 125 kann identisch zu der in Bezug auf die 1 bis 4 oben diskutierten epitaktischen Schicht 120 sein.
  • Der Metallkontakt 150 kann so ausgebildet sein, dass er die äußere umlaufende Oberfläche der zweiten epitaktischen Schicht 126 umgibt. Der Metallkontakt 150 kann die äußere Oberfläche der zweiten epitaktischen Schicht 126, die der inneren Oberfläche, die in Bezug auf die zweite epitaktische Schicht 126 in Kontakt mit der ersten epitaktischen Schicht 125 steht, komplett umgeben. Ein Abschnitt des Metallkontakts 150 kann die obere Oberfläche der isolierenden Feldschicht 110 direkt kontaktieren. Der Metallkontakt 150 kann die zweite epitaktische Schicht 126 mit konstanter Dicke umgeben. Zum Beispiel kann die Dicke des Metallkontakts 150, der den unteren Abschnitt der zweiten epitaktischen Schicht 126 umgibt, im Wesentlichen gleich der Dicke des Metallkontakts 150 sein, der den oberen Abschnitt der zweiten epitaktischen Schicht 126 umgibt. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Die Halbleitervorrichtung 3 kann als PMOS-Transistor betrieben werden. Die erste epitaktische Schicht 125 kann beispielsweise SiGe enthalten, und die zweite epitaktische Schicht 126 kann beispielsweise Si oder SiC enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Ähnlich zu der vorher genannten Halbleitervorrichtung 1a kann die Halbleitervorrichtung 3 den Kontaktwiderstand reduzieren und außerdem die Größe des Kontakts verringern. Das heißt die Leistung der Halbleitervorrichtung kann verbessert werden.
  • 9 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 4 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird im Folgenden auf eine wiederholende Beschreibung gleicher Elemente wie in den vorher genannten Ausführungsformen verzichtet und es werden lediglich die Unterschiede dazu beschrieben.
  • Bezugnehmend auf 9 arbeitet die Halbleitervorrichtung 4 im Wesentlichen auf die gleiche Art und Weise wie die oben in Bezug auf die 1 bis 4 beschrieben Halbleitervorrichtung 1a.
  • In dem Fall der Halbleitervorrichtung 4 umgibt die erste epitaktische Schicht 128 jedoch die Seitenwände und die obere Oberfläche des ersten rippenartigen Musters F1. Die obere Oberfläche des ersten rippenartigen Musters F1, das die erste epitaktische Schicht 128 überlappt, kann auf der gleichen Ebene wie die obere Oberfläche des ersten rippenartigen Musters F1 liegen, das die Gate-Struktur 140 überlappt. Die erste epitaktische Schicht 128 kann daher entlang des Umfangs des ersten rippenartigen Musters F1 ausgebildet werden.
  • Wie oben beschrieben, kann der Metallkontakt 150 die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 128 umgeben. Der Metallkontakt 150 kann die erste epitaktische Schicht 128 mit einer konstanten Dicke umgeben, und ein Teil des Metallkontakts 150 kann mit der oberen Oberfläche der isolierenden Feldschicht 110 in Kontakt stehen.
  • 10 zeigt ein Layout-Diagramm einer Halbleitervorrichtung 11 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. 11, 12 und 13 sind Querschnittsansichten entlang der Linien D-D, E-E und F-F der Halbleitervorrichtung aus 10. 12 entspricht im Wesentlichen der 3, und 13 entspricht im Wesentlichen der 4. Zur einfacheren Beschreibung wird im Folgenden auf eine wiederholte Beschreibung der gleichen Elemente in der vorhergenannten Ausführungsform verzichtet und es werden lediglich die Unterschiede beschrieben.
  • Bezug nehmend auf die 10 bis 13 enthält die Halbleitervorrichtung 11 ein Substrat 100, ein rippenartiges Muster F1, ein zweites rippenartiges Muster F2, eine Gate-Struktur 240, eine erste epitaktische Schicht 220a, eine zweite epitaktische Schicht 220b, einen Metallkontakt 250 und ein isolierende Zwischenschicht 270.
  • Das erste rippenartige Muster F1 kann sich auf dem Substrat 100 entlang einer ersten Richtung X1 erstrecken. Ähnlich kann sich das zweite rippenartige Muster F2 auf dem gleichen Substrat 100 entlang der ersten Richtung X1 erstrecken. Das erste rippenartige Muster F1 und das zweite rippenartige Muster F2 können voneinander beabstandet sein. Das erste rippenartige Muster F1 und das zweite rippenartige Muster F2 können Teil des Substrats 100 sein und können eine epitaktische Schicht enthalten die auf dem Substrat 100 aufgewachsen wurde.
  • Die Gate-Struktur 240 kann auf dem ersten rippenartigen Muster F1 und auf dem zweiten rippenartigen Muster F2 in einer Richtung aufgebracht sein die das erste rippenartige Muster F1 und das zweite rippenartige Muster F2 schneidet. Zum Beispiel kann sich die Gate-Struktur 240 entlang einer zweiten Richtung Y1 erstrecken, die die erste Richtung X1 schneidet. Die Gate-Struktur 240 kann eine Gate-Isolationsschicht 241, eine Gate-Elektrode 242, Spacer 245 und Ähnliche enthalten, die nacheinander auf dem ersten rippenartigen Muster F1 und dem zweiten rippenartigen Muster F2 ausgebildet wurden.
  • Die erste epitaktische Schicht 220a kann auf dem ersten rippenartigen Muster F1 auf wenigstens einer Seite der Gate-Struktur 240 ausgebildet werden. Die erste epitaktische Schicht 220a kann auf beiden Seiten der Gate-Struktur 240 ausgebildet werden. Die erste epitaktische Schicht 220a kann die Seitenoberfläche des Spacers 245 kontaktieren.
  • Ähnlich kann die zweite epitaktische Schicht 220b auf dem zweiten rippenartigen Muster F2 auf wenigstens einer Seite der Gate-Struktur 240 ausgebildet werden. Die zweite epitaktische Schicht 220b kann auf beiden Seiten der Gate-Struktur 240 gebildet werden. Die zweite epitaktische Schicht 220b kann die Seitenoberfläche des Spacers 245 kontaktieren. Die erste epitaktische Schicht 220a und die zweite epitaktische Schicht 220b kann als Source/Drain der Halbleitervorrichtung 11 dienen.
  • Die erste epitaktische Schicht 220a und die zweite epitaktische Schicht 220b können voneinander entfernt angeordnet sein und können das gleiche Material enthalten und die gleiche Form aufweisen. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Die isolierende Zwischenschicht 270 kann auf dem Halbleitersubstrat 100 ausgebildet werden. Die isolierende Zwischenschicht 270 kann die Gate-Struktur 240, die erste epitaktische Schicht 220a und die zweite epitaktische Schicht 220b bedecken. Die isolierende Zwischenschicht 270 muss jedoch nicht in direktem Kontakt mit der ersten epitaktischen Schicht 220a oder der zweiten epitaktischen Schicht 220b sein.
  • Der Metallkontakt 250 kann die äußeren umlaufenden Oberflächen der ersten epitaktischen Schicht 220a und der zweiten epitaktischen Schicht 220b umgeben. Beispielsweise in Bezug auf 11 kann der Metallkontakt 250 gleichzeitig und komplett die äußere Oberfläche der ersten epitaktischen Schicht 220a und die äußere Oberfläche der zweiten epitaktischen Schicht 220b mit Ausnahme der Bodenoberflächen, die auf den entsprechenden ersten und zweiten rippenartigen Mustern F1 und F2 liegen, umgeben. Ein Teil des Metallkontakts 250 kann die obere Oberfläche der isolierenden Feldschicht 110 direkt kontaktieren. Teile des Metallkontakts 250, die die erste epitaktische Schicht 220a und die zweite epitaktische Schicht 220b umgeben, können die gleiche Dicke aufweisen. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Da der Metallkontakt 250 alles außer der entsprechenden Bodenoberfläche der ersten epitaktischen Schicht 220a und der zweiten epitaktischen Schicht 220b komplett umgibt, kann die isolierende Zwischenschicht 270 von der ersten epitaktischen Schicht 220a und der zweiten epitaktischen Schicht 220b entfernt angeordnet sein. Der Metallkontakt 250 kann in dem ersten Graben 274 ausgebildet sein, der die isolierende Zwischenschicht 270 durchdringt.
  • Bezugnehmend auf 12 kann der Metallkontakt 250 einen ersten Abschnitt 250a und einen zweiten Abschnitt 250b enthalten. Der zweite Abschnitt 250b kann am oberen Rand des ersten Abschnitts 250a ausgebildet sein und der zweite Abschnitt 250b und der erste Abschnitt 250a kann einstückig ausgebildet. Der erste Abschnitt 250a kann die oberen Oberflächen der ersten epitaktischen Schicht 220a und der zweiten epitaktischen Schicht 220b direkt kontaktieren und kann die Seitenwände der Gate-Struktur 240 direkt kontaktieren. Der zweite Abschnitt 250b kann von den Seitenwänden der Gate-Struktur 240 entfernt angeordnet sein. Die isolierende Zwischenschicht 270 kann sich zwischen dem zweiten Abschnitt 250b und der Gate-Struktur 240 befinden.
  • An der Schnittstelle zwischen dem ersten Abschnitt 250a und dem zweiten Abschnitt 250b kann die Breite des ersten Abschnitts 250a größer sein als die Breite des zweiten Abschnitts 250b. Der erste Abschnitt 250a und der zweite Abschnitt 250b können das gleiche Material enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Nochmals bezugnehmend auf 11 kann ein hervorstehender Bereich 215 zwischen dem Metallkontakt 250 und der isolierenden Feldschicht 110 ausgebildet werden.
  • Insbesondere kann der hervorstehende Bereich 215 zwischen der ersten epitaktischen Schicht 220a und der zweiten epitaktischen Schicht 220b und der isolierenden Feldschicht 110 angeordnet sein. Der hervorstehende Bereich 215 kann das gleiche Material wie die isolierende Zwischenschicht 270 enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Der hervorstehende Bereich 215 kann einem Verarmungsgebiet entsprechen, das unterhalb der epitaktischen Dummy-Schicht in dem Herstellungsprozess der Halbleitervorrichtung 11 ausgebildet wird. Das hervorstehende Gebiet 215 kann die isolierende Feldschicht 110 komplett überlappen.
  • Die Halbleitervorrichtung 11 enthält einen Metallkontakt 250, der alles außer die Bodenoberflächen der entsprechenden ersten und zweiten epitaktischen Schichten 220a und 220b komplett umgibt. Diese Konfiguration kann den Kontaktwiderstand zwischen dem Metallkontakt 250 und den entsprechenden ersten und zweiten epitaktischen Schichten 220a, 220b reduzieren oder minimieren.
  • Zusätzlich können in der Halbleitervorrichtung 11 die erste epitaktische Schicht 220a und die zweite epitaktische Schicht 220b von dem Metallkontakt 250 umgeben sein, wobei die epitaktisch aufgewachsene Originalform beibehalten wird.
  • Da der Metallkontakt 250 die erste epitaktische Schicht 220a und die zweite epitaktische 220b umgibt während die Originalform beibehalten wird, kann der Kontaktwiderstand der Halbleitervorrichtung 11 reduziert werden und auch die Größe des Kontaktes kann verringert werden. Die Leistung der Halbleitervorrichtung kann daher verbessert werden.
  • Die 14A und 14B zeigen Querschnittsansichten von Halbleitervorrichtungen 12a und 12b gemäß weiterer Ausführungsformen der erfindungsgemäßen Konzepte. Zur einfacheren Darstellung wird im Folgenden auf die wiederholte Beschreibung gleicher Elemente in den vorgenannten Ausführungsformen verzichtet und es werden lediglich Unterschiede dazu beschrieben.
  • Bezugnehmend auf die 14A und 14B, können die Halbleitervorrichtungen 12a und 12b auf die gleiche Art und Weise wie die Halbleitervorrichtung 11, wie unter Bezugnahme auf die 10 bis 13 oben, betrieben werden.
  • Die erste epitaktische Schicht 221a und die zweite epitaktische Schicht 221b der Halbleitervorrichtungen 12a, 12b können ausgebildet sein, um miteinander in Kontakt zu stehen. Die erste epitaktische Schicht 221a und die zweite epitaktische Schicht 221b können einstückig ausgebildet sein und können das gleiche Material enthalten. Der Metallkontakt 250 kann die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 221a und der zweiten epitaktischen Schicht 221b umgeben.
  • Außerdem, bezugnehmend auf die 14A kann in der Halbleitervorrichtung 12a ein hervorstehendes Gebiet 216 zwischen der ersten epitaktischen Schicht 221a, der zweiten epitaktischen Schicht 221b und der isolierenden Feldschicht 110 ausgebildet werden. Dieses hervorstehende Gebiet 216 kann mit dem gleichen Material gefüllt werden wie es zum Ausbilden des Metallkontakts 250 verwendet wird.
  • Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt. Beispielsweise bezugnehmend auf 14B kann in der Halbleitervorrichtung 12b das hervorstehende Gebiet 217 einen Luftspalt enthalten. Das heißt, eine Verarmungsschicht kann in dem hervorstehenden Gebiet 217 ausgebildet werden.
  • 15 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 13 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird im Folgenden auf eine wiederholende Beschreibung der gleichen Elemente, wie in vorgenannten Ausführungsformen, verzichtet und es werden lediglich Unterschiede dazu beschrieben.
  • Bezugnehmend auf 15 kann die Halbleitervorrichtung 13 auf die gleiche Art und Weise beschrieben werden wie die Halbleitervorrichtung 11 aus 10 bis 13.
  • Der Metallkontakt 250 der Halbleitervorrichtung 13 kann nur die äußeren Oberflächen der oberen Teile der ersten epitaktischen Schicht 221a und der zweiten epitaktischen Schicht 221b umgeben, und die isolierende Zwischenschicht 270 kann die äußeren Oberflächen der unteren Teile der ersten epitaktischen Schicht 221a und der zweiten epitaktischen Schicht 221b umgeben.
  • In dem Herstellungsprozess der Halbleitervorrichtung 13 legt ein erster Graben 275 nur die oberen Teile der ersten epitaktischen Schicht 221a und der zweiten epitaktischen Schicht 221b frei. Da der Metallkontakt 250 in dem ersten Graben 275 ausgebildet ist, wie in 15 dargestellt, kontaktiert der Metallkontakt 250 nur die oberen Oberflächen der ersten epitaktischen Schicht 221a und der zweiten epitaktischen Schicht 221b direkt. Die isolierende Zwischenschicht 270 kontaktiert die Seitenoberflächen der unteren Teile der ersten epitaktischen Schicht 221a und der zweiten epitaktischen Schicht 221b direkt.
  • Obwohl der Metallkontakt 250 die erste epitaktische Schicht 221a und die zweite epitaktische Schicht 221b teilweise umgibt, kann die Halbleitervorrichtung 13 im Wesentlichen auf die gleiche Art und Weise wie die Halbleitervorrichtung 11, wie oben beschrieben, betrieben werden.
  • Ein hervorstehendes Gebiet 218 der Halbleitervorrichtung 13 kann mit der isolierenden Zwischenschicht 270 gefüllt werden, wobei die erfindungsgemäßen Konzepte nicht hierauf beschränkt sind.
  • 16 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 14 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Darstellung wird im Folgenden auf eine wiederholte Beschreibung der gleichen Elemente vorher beschriebener Ausführungsformen verzichtet und es werden lediglich die Unterschiede dazu beschrieben.
  • Bezugnehmend auf 16 kann die Halbleitervorrichtung 14 auf die gleiche Art und Weise, wie die in Bezug auf 10 bis 13 oben beschriebene Halbleitervorrichtung 11, betrieben werden.
  • Die Halbleitervorrichtung 14 kann außerdem eine dritte epitaktische Schicht 226 enthalten, die die äußeren umlaufenden Oberflächen der ersten epitaktischen Schicht 225a und der zweiten epitaktischen Schicht 225b komplett umgeben. Die dritte epitaktische Schicht 226 kann ein Material enthalten, das von dem Material, das zum Ausbilden der ersten epitaktischen Schicht 225a und der zweiten epitaktischen Schicht 225b verwendet wird, verschieden ist.
  • Insbesondere kann die dritte epitaktische Schicht 226 die äußeren umlaufenden Oberflächen der ersten epitaktischen Schicht 225a und der zweiten epitaktischen Schicht 225b (z.B. die äußeren Oberflächen, die über einer oberen Oberfläche der isolierenden Feldschicht 110 freiliegen) komplett umgeben. Ein Teil der dritten epitaktischen Schicht 226 kann die obere Oberfläche der isolierenden Feldschicht 110 direkt kontaktieren. Außerdem kann die dritte epitaktische Schicht 226 die erste epitaktische Schicht 225a und die zweite epitaktische Schicht 225b mit einer konstanten Dicke umgeben.
  • Der Metallkontakt 250 kann die äußere umlaufende Oberfläche der dritten epitaktischen Schicht 226 umgeben. Der Metallkontakt 250 kann die äußere umlaufende Oberfläche der dritten epitaktischen Schicht 226 komplett umgeben. Ein Teil des Metallkontakts 250 kann mit der oberen Oberfläche der isolierenden Feldschicht 110 in Kontakt stehen. Außerdem kann der Metallkontakt 250 die dritte epitaktische Schicht 226 mit konstanter Dicke umgeben. Beispielsweise kann die Dicke des Metallkontakts 250 der sich um den unteren Teil der dritten epitaktischen Schicht 226 legt im Wesentlichen gleich der Dicke des Metallkontakts 250 sein, der sich um den oberen Teil der dritten epitaktischen Schicht 226 legt. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Die erste epitaktische Schicht 225a und die zweite epitaktische Schicht 225b enthalten das gleiche Material, und die dritte epitaktische Schicht 226 kann ein Material enthalten das von dem der ersten epitaktischen Schicht 225a und der zweiten epitaktischen Schicht 225b verschieden ist.
  • Beispielsweise kann die Halbleitervorrichtung 14 als ein PMOS-Transistor betrieben werden. In diesem Fall kann die erste epitaktische Schicht 225a und die zweite epitaktische Schicht 225b SiGe enthalten und die dritte epitaktische Schicht 226 kann Si oder SiC enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Die Halbleitervorrichtung 14 kann den Kontaktwiderstand verringern, wie auch die vorhergenannte Halbleitervorrichtung 11, und kann außerdem die Größe des Kontakts reduzieren. Das heißt, die Leistungsfähigkeit der Halbleitervorrichtung kann verbessert werden.
  • Das hervorstehende Gebiet 219 der Halbleitervorrichtung 214 kann mit einem Metallkontakt 250 oder der isolierenden Zwischenschicht 270 gefüllt werden, wobei die erfindungsgemäßen Konzepte nicht hierauf beschränkt sind.
  • 17 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 15 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird auf eine wiederholte Beschreibung der gleichen Elemente wie in vorgenannten Ausführungsformen verzichtet und es werden lediglich die Unterschiede dazu beschrieben.
  • Bezugnehmend auf 17 kann die Halbleitervorrichtung 15 im Wesentlichen auf die gleiche Art und Weise wie die Halbleitervorrichtung 11, wie in Bezug auf die 10 bis 13 oben beschrieben, betrieben werden.
  • Im Fall der Halbleitervorrichtung 15 kann eine erste epitaktische Schicht 228a ausgebildet werden, um die Seitenwände und die obere Oberfläche des ersten rippenartigen Musters F1 zu umgeben. Ähnlich kann eine zweite epitaktische Schicht 228b ausgebildet werden, um die Seitenwände und die obere Oberfläche des zweiten rippenartigen Musters F2 zu umgeben.
  • Die obere Oberfläche des ersten rippenartigen Musters F1, die die erste epitaktische Schicht 28a überlappt kann mit der oberen Oberfläche des ersten rippenartigen Musters F1, das die Gatestruktur 240 überlappt, koplanar sein. Ebenso kann die obere Oberfläche des zweiten rippenartigen Musters F2, das die zweite epitaktische Schicht 228b überlappt mit der oberen Oberfläche des zweiten rippenartigen Musters F2, das die Gatestruktur 240 überlappt, koplanar sein.
  • Das heißt, die erste epitaktische Schicht 228a kann entlang dem Umfang des ersten rippenartigen Musters F1 ausgebildet sein und die zweite epitaktische Schicht 228b kann entlang dem Umfang des zweiten rippenartigen Musters F1 ausgebildet sein.
  • Wie oben beschrieben kann der Metallkontakt 250 die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 228a und der zweiten epitaktischen Schicht 228b umgehen. Der Metallkontakt 250 kann die erste epitaktische Schicht 228a und die zweite epitaktische Schicht 228b mit einer konstanten Dicke umgeben. Ein Teil des Metallkontakts 250 kann die obere Oberfläche der isolierenden Feldschicht 110 direkt kontaktieren.
  • Das hervorstehende Gebiet 215 der Halbleitervorrichtung 15 kann mit der isolierenden Zwischenschicht 270 oder dem Metallkontakt 250 aufgefüllt werden, wobei die erfindungsgemäßen Konzepte nicht hierauf beschränkt sind.
  • 18 zeigt ein Layoutdiagramm einer Halbleitervorrichtung 21 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. 19 zeigt eine Querschnittsansicht entlang der Linien G1-G1 und G2-G2 der Halbleitervorrichtung 21 aus 18. 20 zeigt eine Querschnittsansicht entlang der Linien 11-11 und 12-12 der Halbleitervorrichtung 21 aus 18.
  • Bezugnehmend auf die 18 bis 20 kann ein Substrat 100 der Halbleitervorrichtung 21 ein erstes Gebiet 1 und ein zweites Gebiet II enthalten. Das erste Gebiet I und das zweite Gebiet II können entfernt voneinander angeordnet sein, und können auch miteinander verbunden sein.
  • Durch Ätzen eines Teils des Substrats 100 kann ein erstes rippenartiges Muster F11 in dem ersten Gebiet I des Substrats 100 und ein zweites rippenartiges Muster F12 in dem zweiten Gebiet II des Substrats 100 ausgebildet werden. Das erste rippenartige Muster F11 kann sich in die erste Richtung X1 erstrecken, und das zweite rippenartige Muster F12 kann sich in die zweite Richtung X2 erstrecken. Das erste rippenartige Muster F11 und das zweite rippenartige Muster F12 können ein Teil des Substrats 100 sein und können eine epitaktische Schicht enthalten, die von dem Substrat 100 aus gewachsen wurde.
  • Die isolierende Feldschicht 110 ist auf einem ersten Gebiet I und dem zweiten Gebiet II des Substrats 100 ausgebildet und kann zur Bauelementisolation verwendet werden.
  • Eine erste Gatestruktur 340 kann auf dem ersten rippenartigen Muster F11 in einer Richtung, die das erste rippenartige Muster F11 schneidet, ausgebildet sein. Beispielsweise kann sich die erste Gatestruktur 340 entlang einer dritten Richtung Y1 erstrecken, die die erste Richtung X1 schneidet.
  • Ebenso kann die zweite Gatestruktur 440 auf dem zweiten rippenartigen Muster F12 in einer Richtung ausgebildet sein, die das zweite rippenartige Muster F12 schneidet. Beispielsweise kann sich die zweite Gatestruktur 440 entlang einer vierten Richtung Y2 erstrecken, die die zweite Richtung X2 schneidet.
  • Eine erste epitaktische Schicht 320 kann auf dem ersten rippenartigen Muster F11 auf wenigstens einer Seite der ersten Gatestruktur 340 ausgebildet werden. Die erste epitaktische Schicht 320 kann auf beiden Seiten der ersten Gatestruktur 340 ausgebildet werden. Die erste epitaktische Schicht 320 kann in direktem Kontakt mit der Seitenoberfläche des Spacers 345 der ersten Gatestruktur 340 sein.
  • Ebenfalls kann die zweite epitaktische Schicht 420 auf dem zweiten rippenartigen Muster F12 auf wenigstens einer Seite der zweiten Gatestruktur 440 ausgebildet sein. Die zweite epitaktische Schicht 420 kann auf beiden Seiten der zweiten Gatestruktur 440 ausgebildet werden. Die zweite epitaktische Schicht 420 kann die Seitenoberfläche des Spacers 445 der zweiten Gatestruktur 440 direkt kontaktieren.
  • Die erste epitaktische Schicht 320 und die zweite epitaktische Schicht 420 können Materialien enthalten, die voneinander verschieden sind. Das erfindungsgemäße Konzept ist jedoch nicht hierauf beschränkt.
  • Die erste isolierende Zwischenschicht 370 kann auf dem Halbleitersubstrat 100 ausgebildet werden. Die erste isolierende Zwischenschicht 370 kann ausgebildet werden, um die erste Gatestruktur 340 und die erste epitaktische Schicht 320 zu bedecken. Jedoch kann die isolierende Zwischenschicht 370 derart ausgebildet sein, dass sie nicht in direktem Kontakt mit der ersten epitaktischen Schicht 320 steht.
  • Der erste Metallkontakt 350 kann ausgebildet sein, um die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 320 zu umgeben. Beispielsweise kann der erste Metallkontakt 350 unter Bezugnahme auf 20 die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 320 komplett umgeben. Ein Teil des ersten Metallkontakts 350 kann mit der oberen Oberfläche der isolierenden Feldschicht in Kontakt stehen. Außerdem kann der erste Metallkontakt 350 die erste epitaktische Schicht 320 mit einer konstanten Dicke umgeben. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Da der erste Metallkontakt 350 alles außer die Bodenoberfläche der ersten epitaktischen Schicht 320 komplett umgibt, kann die erste isolierende Zwischenschicht 370 so angeordnet sein, dass sie von der ersten epitaktischen Schicht 320 entfernt angeordnet ist. Der erste Metallkontakt 350 kann in dem ersten Graben 374 ausgebildet sein, der die erste isolierende Zwischenschicht 370 durchdringt. Der erste Graben 374 kann die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 320 freigeben (z.B. alles außer der Bodenoberfläche der ersten epitaktischen Schicht 320, die die erste rippenartige Struktur F11 direkt kontaktiert). Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Ebenso kann die zweite isolierende Zwischenschicht 470 auf dem Halbleitersubstrat 100 ausgebildet sein. Die zweite isolierende Zwischenschicht 470 kann die zweite Gatestruktur 440 und die zweite epitaktische Schicht 420 bedecken.
  • Die zweite isolierende Zwischenschicht 470 kann mit einem Teil der zweiten epitaktischen Schicht 420 in direktem Kontakt stehen. Ein zweiter Graben 474 kann in der zweiten isolierenden Zwischenschicht 470 ausgebildet sein, und der zweite Graben 474 kann nur einen Teil der oberen Oberfläche der zweiten epitaktischen Schicht 420 freigeben.
  • Der zweite Metallkontakt 450 kann auf der zweiten epitaktischen Schicht 420 in dem zweiten Graben 474 ausgebildet werden. Insbesondere bezugnehmend auf 20 kann der zweite Metallkontakt 450 auch nur mit der oberen Oberfläche der zweiten epitaktischen Schicht 420 in Kontakt stehen.
  • Eine unterste Oberfläche des zweiten Metallkontakts 450 kann auf einer Ebene angeordnet sein, die von einer obersten Oberfläche der zweiten epitaktischen Schicht 420 verschieden ist. Dies kann auftreten, da ein Teil des oberen Teils der zweiten epitaktischen Schicht 420 in dem Herstellungsprozess des zweiten Grabens 474 gemeinsam geätzt wird. Die Seitenwände der zweiten epitaktischen Schicht 420 können mit der zweiten isolierenden Zwischenschicht 470 in Kontakt stehen.
  • Der erste Metallkontakt 350 und der zweite Metallkontakt 450 können verschiedene Formen aufweisen. Der erste Metallkontakt 350 kann im Wesentlichen die gleiche Form wie der Metallkontakt 150 der Halbleitervorrichtung 1a haben, die oben mit Bezug auf die 1 bis 4 beschrieben wurde. Demgemäß kann der erste Metallkontakt 350 einen ersten Abschnitt enthalten, der in Kontakt mit den Seitenwänden der ersten Gatestruktur 340 steht und einen zweiten Abschnitt, der von den Seitenwänden der ersten Gatestruktur 340 entfernt ist und über dem ersten Abschnitt angeordnet ist. An einer Schnittstelle zwischen den ersten und zweiten Abschnitten kann die Breite des ersten Abschnitts größer sein als die Breite des zweiten Abschnitts. Der erste Abschnitt und der zweite Abschnitt können das gleiche Material enthalten und einstückig ausgebildet sein.
  • Im Gegensatz dazu kann der zweite Metallkontakt 450 so ausgebildet sein, dass er von der zweiten Gatestruktur 440 entfernt angeordnet ist. Das heißt, der zweite Metallkontakt 450 kontaktiert die Seitenwände der zweiten Gatestruktur 440 nicht.
  • Die erste epitaktische Schicht 320 hat eine Höhe H1, und der erste Abschnitt des ersten Metallkontakts 350, der die erste epitaktische Schicht 320 kontaktiert, hat eine Höhe H2. Die zweite epitaktische Schicht 420 hat eine Höhe H3, und der zweite Metallkontakt 450 kann eine unterste Oberfläche aufweisen, die in einem Abstand H4 über der untersten Oberfläche der zweiten epitaktischen Schicht 420 angeordnet ist.
  • Die erste Höhe H1 und die dritte Höhe H3 können gleich sein. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Die Höhe H4 kann kleiner sein als die Höhe H3. Die unterste Oberfläche des zweiten Metallkontakts 450 kann in der Bauelementenstruktur weiter unten sein als die oberste Oberfläche der ersten epitaktischen Schicht 320. Die unterste Oberfläche des ersten Metallkontakts 350 kann koplanar mit der obersten Oberfläche der ersten epitaktischen Schicht 320 sein.
  • Bezugnehmend auf 20 kann der erste Metallkontakt 350 die isolierende Feldschicht 110 direkt kontaktieren und der zweite Metallkontakt 450 kann die isolierende Feldschicht 110 nicht direkt kontaktieren.
  • In einigen Ausführungsformen des erfindungsgemäßen Konzepts enthält das erste Gebiet einen NMOS-Transistor und das zweite Gebiet II kann einen PMOS-Transistor enthalten. Beispielsweise kann die erste epitaktische Schicht 320 Si oder SiC enthalten, und die zweite epitaktische Schicht 420 kann SiGe enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • In einigen Ausführungsformen der erfindungsgemäßen Konzepte können der erste Metallkontakt 350 und der zweite Metallkontakt 450 aus demselben Material gebildet sein. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • 21 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 22 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird im Folgenden auf eine wiederholte Beschreibung der gleichen Elemente der vorher beschriebenen Ausführungsformen verzichtet und es werden lediglich die Unterschiede dazu beschrieben.
  • Bezugnehmend auf 21 kann die Halbleitervorrichtung 22 auf die im Wesentlichen gleiche Art und Weise wie die Halbleitervorrichtung 21 betrieben werden wie es oben in Bezugnahme auf die 18 bis 20 beschrieben wurde.
  • Die Halbleitervorrichtung 22 kann jedoch außerdem ein erstes Barrieremetall 353 und ein zweites Barrieremetall 453 enthalten.
  • Das erste Barrieremetall 353 kann auf der inneren Oberfläche des ersten Grabens 374 ausgebildet sein. Insbesondere kann das erste Barrieremetall 353 entlang beider Seitenflächen des ersten Grabens 374 und der äußeren umlaufenden Oberfläche der ersten epitaktischen Schicht 320 ausgebildet sein.
  • Das erste Barrieremetall 353 kann konform entlang der inneren Oberfläche des ersten Grabens 374 mit einer konstanten Dicke ausgebildet sein.
  • Ähnlich dazu kann das zweite Barrieremetall 453 auf der inneren Oberfläche des zweiten Grabens 474 ausgebildet sein. Insbesondere kann das zweite Barrieremetall 453 auf beiden Seitenoberflächen des zweiten Grabens 474 und nur auf einem Teil der oberen Oberfläche der zweiten epitaktischen Schicht 420 ausgebildet sein. Das zweite Barrieremetall 453 kann konform entlang der inneren Oberfläche des zweiten Grabens 474 mit einer konstanten Dicke ausgebildet sein. Das Gebiet des ersten Barrieremetalls 353 kann größer sein als das Gebiet des zweiten Barrieremetalls 453.
  • Das erste Barrieremetall 353 und das zweite Barrieremetall 453 können das gleiche Material enthalten und können in dem gleichen Prozess hergestellt werden. Beispielsweise kann das erste Barrieremetall 353 und das zweite Barrieremetall 453 Titan (Ti), Titannitrid (TiN) oder Wolframnitrid (WN) enthalten, und kann unter Verwendung von PVD-, CVD- oder ILD-Verfahren hergestellt werden.
  • Da ein Barrieremetall ausgebildet wird, kann der Kontaktwiderstand zwischen den Metallkontakten 350, 450 und den epitaktischen Schichten 320, 420 weiter verringert werden, und die Leistung der Halbleitervorrichtung 22 weiter verbessert werden.
  • 22 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 23 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird auf eine wiederholte Beschreibung gleicher Elemente der vorher beschriebenen Ausführungsformen verzichtet und lediglich Unterschiede dazu werden beschrieben.
  • Bezugnehmend auf 22 kann die Halbleitervorrichtung 23 auf die wesentliche gleiche Art und Weise wie die Halbleitervorrichtung 21 wie es oben mit Bezug auf die 18 bis 20 beschrieben wurde, betrieben werden.
  • Die Halbleitervorrichtung 23 kann außerdem ein Barrieremetall 353 und eine Silizidschicht 458 enthalten.
  • Das Barrieremetall 353 kann auf der inneren Oberfläche des ersten Grabens 374 ausgebildet sein. Insbesondere kann das Barrieremetall 353 entlang beider Seitenoberflächen des ersten Grabens 374 und der äußeren umlaufenden Oberfläche der ersten epitaktischen Schicht 320 ausgebildet sein. Das Barrieremetall 353 kann konform entlang der inneren Oberfläche des ersten Grabens 374 mit konstanter Dicke ausgebildet sein. Das Barrieremetall 353, das auf der äußeren umlaufenden Oberfläche der ersten epitaktischen Schicht 320 gebildet ist, kann während des Füllprozesses des ersten Metallkontakts 350 natürlich in Silizid umgewandelt werden.
  • Unterdessen kann die Silizidschicht 458 auf der inneren Oberfläche des zweiten Grabens 474 ausgebildet werden. Insbesondere kann die Silizidschicht 458 auf nur einem Teil der oberen Oberfläche der zweiten epitaktischen Schicht 420 ausgebildet werden.
  • Die Silizidschicht 458 in dem zweiten Graben 474 kann Ti oder Co enthalten.
  • Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt. Die Silizidschicht 458 kann durch Abscheiden einer Metallschicht auf der zweiten epitaktischen Schicht 420 unter Verwendung eines Plattierungsverfahrens, und durch Wärmebehandlung der Metallschicht und durch Veranlassen der zweiten epitaktischen Schicht 420 und der Metallschicht, um miteinander zu reagieren und ein Silizid zu bilden, ausgebildet werden. Abhängig von dem Typ des abgeschiedenen Metalls kann ein stromloses Plattierungs- oder ein Elektroplattierungsverfahren verwendet werden. Die Silizidschicht 458 kann auch nur auf einem freigelegten Bereich der zweiten epitaktischen Schicht 420 ausgebildet werden.
  • Die Dicke D22 der Silizidschicht 458 kann dicker sein als die Dicke D21 des Barrieremetalls 353. Zusätzlich kann das Material der Silizidschicht 458 von dem Material des Barrieremetalls 353 auf der ersten epitaktischen Schicht 320 verschieden sein. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • 23 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 24 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird im Folgenden auf die wiederholte Beschreibung gleicher Elemente wie in vorher beschriebenen Ausführungsformen verzichtet, und lediglich die Unterschiede dazu werden beschrieben.
  • Bezugnehmend auf 23 kann die Halbleitervorrichtung 24 auf im Wesentlichen gleiche Art und Weise wie die Halbleitervorrichtung 21 wie oben in Bezug auf die 18 bis 20 beschrieben betrieben werden. Die Halbleitervorrichtung 24 kann jedoch außerdem eine erste Silizidschicht 358 und eine zweite Silizidschicht 458 enthalten.
  • Die erste Silizidschicht 358 kann auf der inneren Oberfläche des ersten Grabens 324 entlang der äußeren umlaufenden Oberfläche der ersten epitaktischen Schicht 320 ausgebildet werden. Die erste Silizidschicht 358 kann konform entlang der äußeren Oberfläche der ersten epitaktischen Schicht 320 mit konstanter Dicke ausgebildet werden.
  • Unterdessen kann die zweite Silizidschicht 458 auf der inneren Oberfläche des zweiten Grabens 474 ausgebildet werden. Insbesondere kann die zweite Silizidschicht 458 auch nur auf einem Teil der oberen Oberfläche der zweiten epitaktischen Schicht 420 ausgebildet werden. Das Gebiet der ersten Silizidschicht 358 kann größer sein als das Gebiet der zweiten Silizidschicht 458.
  • Die erste Silizidschicht 358 und die zweite Silizidschicht 458 kann das gleiche Material enthalten und kann im gleichen Prozess hergestellt werden. Die erste Silizidschicht 358 umgibt die gesamte äußere umlaufende Oberfläche der ersten epitaktischen Schicht 320, und die zweite Silizidschicht 458 ist auf nur einem Teil der zweiten epitaktischen Schicht 420 ausgebildet.
  • Die erste Silizidschicht 358 und die zweite Silizidschicht 458 kann durch Abscheiden einer Metallschicht auf der ersten epitaktischen Schicht 320 und der zweiten epitaktischen Schicht 420 unter Verwendung eines Plattierungsverfahrens, und durch Wärmebehandlung der Metallschicht und durch Veranlassen der ersten epitaktischen Schicht 320 und der zweiten epitaktischen Schicht 420, um mit der Metallschicht zu reagieren, um ein Silizid zu bilden, ausgebildet werden. Beispielsweise kann die erste Silizidschicht 358 und die zweite Silizidschicht 458 Titan (Ti), Titannitrid (TiN) oder Wolframnitrid (WN) enthalten. Eine Dicke D31 der ersten Silizidschicht 358 kann die gleiche Dicke D32 der zweiten Silizidschicht 458 aufweisen. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Da eine Silizidschicht ausgebildet wird, kann der Kontaktwiderstand zwischen den Metallkontakten 350, 450 und den epitaktischen Schichten 320, 420 verringert werden, und die Leistung der Halbleitervorrichtung kann verbessert werden.
  • 24 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 25 gemäß einer weiteren Ausführungsform der erfindungsgemäßen Konzepte. Zur einfacheren Beschreibung wird im Folgenden auf eine wiederholte Beschreibung der gleichen Elemente aus vorher genannten Ausführungsformen verzichtet und es werden lediglich die Unterschiede beschrieben.
  • Bezugnehmend auf 24 enthält eine Halbleitervorrichtung 24 einen ersten Transistor TR1 in einem ersten Gebiet I, und einen zweiten Transistor TR2 in einem zweiten Gebiet II. Der erste Transistor TR1 kann im Wesentlichen der Halbleitervorrichtung 1a der oben beschriebenen erfindungsgemäßen Konzepte in Bezug auf die 1 bis 4 entsprechen, und der zweite Transistor TR2 kann im Wesentlichen der Halbleitervorrichtung 3 wie oben unter Bezugnahme auf 8 beschrieben, entsprechen.
  • Beispielsweise kann der erste Transistor TR1 als NMOS-Transistor, und der zweite Transistor TR2 als PMOS-Transistor betrieben werden. Die erste epitaktische Schicht 320 in dem ersten Transistor TR1 kann Si und SiC enthalten, und die zweite epitaktische Schicht 420 in dem zweiten Transistor TR2 kann SiGe enthalten.
  • 25 zeigt ein Blockdiagramm eines SoC-Systems, das eine Halbleitervorrichtung gemäß einer Ausführungsform der erfindungsgemäßen Konzepte zeigt.
  • Bezugnehmend auf 25 enthält ein SoC-System 1000, einen Anwendungsprozessor 1001 und ein DRAM 1060.
  • Der Anwendungsprozessor 1001 kann eine zentrale Recheneinheit 1010, ein Multimediasystem 1020, einen Bus 1030, ein Speichersystem 1040 und eine Peripherieschaltung 1050 enthalten.
  • Die zentrale Recheneinheit 1010 kann die für den Betrieb des SoC-Systems 1000 notwendigen Abläufe durchführen. Gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte kann die zentrale Recheneinheit 1010 durch eine Multi-Kern-Umgebung gebildet werden, die mehrere Kerne (cores) enthält.
  • Das Multimediasystem 1020 kann verwendet werden, um verschiedene Multimediafunktionen in dem SoC-System 1000 durchzuführen. Das Multimediasystem 1020 kann ein 3D-Maschinenmodul, einen Videokodierer, ein Anzeigesystem, ein Kamerasystem, einen Postprozessor und ähnliches enthalten.
  • Der Bus 1030 kann verwendet werden, um die gegenseitige Datenkommunikation der zentralen Recheneinheit 1010, des Multimediasystems 1020, des Speichersystems 1040 und der Peripherieschaltung 1050 durchzuführen. In einigen Ausführungsformen der erfindungsgemäßen Konzepte kann der Bus 1030 eine Mehrfachschichtstruktur enthalten. Insbesondere kann als Beispiel eines Bus 1030, ohne Beschränkung hierauf, ein Multilayer-Advanced-High-Performance-Bus (AHB) oder ein Multilayer-Advanced-Extensible-Interface(AXI)-Bus verwendet werden.
  • Das Speichersystem 1050 kann eine Umgebung bereitstellen, die für den Anwendungsprozessor 1001 notwendig ist, um mit einem externen Speicher (z.B. dem DRAM 1060) verbunden zu werden und mit hoher Geschwindigkeit betrieben zu werden. In einigen Ausführungsformen der erfindungsgemäßen Konzepte kann das Speichersystem 1040 einen separaten Controller (z.B. einen DRAM-Controller) enthalten, der den externen Speicher (z.B. das DRAM 1060) steuert.
  • Die Peripherieschaltung 1050 kann eine Umgebung für das SoC-System 1000 bereitstellen, um eine externe Vorrichtung (z.B. eine Hauptrechenplatine) geeignet anzubinden. Demgemäß kann die Peripherieschaltung 1050 verschiedene Schnittstellen enthalten, die ermöglichen, dass die externe Vorrichtung mit dem SoC-System 1000 verbunden werden kann, um kompatibel mit dem SoC-System 1000 zu sein.
  • Der DRAM 1060 kann als Arbeitsspeicher für den Prozessor 1001 dienen. In einigen Ausführungsformen des erfindungsgemäßen Konzepts kann der DRAM 1060 wie dargestellt extern von dem Anwendungsprozessor 1001 sein. Insbesondere kann der DRAM 1060 zusammen mit dem Anwendungsprozessor 1001 in Form eines Package-On-Package (PoP) eingehäust sein.
  • Als wenigstens eine der Komponenten des SoC-Systems 1000 kann eine der Halbleitervorrichtungen 1 bis 5, 11 bis 15 und 21 bis 25 gemäß der vorstehend beschriebenen Ausführungsformen der erfindungsgemäßen Konzepte geeignet sein.
  • 26 bis 29 zeigen Zwischenschrittdiagramme, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte zeigen. Im Folgenden wird ein Verfahren zur Herstellung einer Halbleitervorrichtung 1a wie in den 1 bis 4 gezeigt beispielhaft beschrieben. Zur Vereinfachung wird wieder auf eine wiederholte Beschreibung gleicher Elemente aus den vorher beschriebenen Ausführungsformen verzichtet.
  • Bezugnehmend auf 26 wird als erstes das erste rippenartige Muster F1 auf dem Substrat 100 ausgebildet. Insbesondere nach dem Ausbilden eines Maskenmusters auf dem Substrat 100 wird ein Ätzprozess durchgeführt, um das erste rippenartige Muster F1 zu bilden. Das erste rippenartige Muster F1 kann sich entlang der ersten Richtlinie (z.B. XI) erstrecken. Danach wird die erste isolierende Schicht 110 auf der oberen Oberfläche des Substrats 100 und auf den Seitenwänden des ersten rippenartigen Musters F1 ausgebildet. Die isolierende Schicht 110 kann aus einem Material gebildet sein, das wenigstens eines einer Siliziumoxidschicht, einer Siliziumnitridschicht und einer Siliziumoxinitridschicht enthält.
  • Danach wird die erste epitaktische Schicht 120 auf dem ersten rippenartigen Muster F1 ausgebildet. Die erste epitaktische Schicht 120 wird durch ein epitaktisches Verfahren ausgebildet. Das Material der ersten epitaktischen Schicht 120 kann sich abhängig davon, ob die Halbleitervorrichtung 1a ein NMOS-Transistor oder ein PMOS-Transistor ist, unterscheiden. Ein Dotierstoff kann in situ während des Epitaxieprozesses dotiert werden. Die erste epitaktische Schicht 120 kann beispielsweise eine diamantförmige Form, eine runde Form oder eine rechteckige Form aufweisen.
  • Danach wird bezugnehmend auf 27 eine epitaktische Dummyschicht 122 auf der ersten epitaktischen Schicht 120 gebildet. Die epitaktische Dummyschicht 122 kann durch einen Epitaxieprozess hergestellt werden. Die epitaktische Dummyschicht 122 kann ein Material enthalten, das sich von dem Material der ersten epitaktischen Schicht 120 unterscheidet. Beispielsweise, falls die Halbleitervorrichtung 1a ein NMOS-Transistor ist, kann die erste epitaktische Schicht 120 Si oder SiC enthalten und die epitaktische Dummyschicht 122 kann SiGe enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt. Die epitaktische Dummyschicht 122 kann mit konstanter Dicke ausgebildet werden.
  • Danach wird bezugnehmend auf 28 eine isolierende Zwischenschicht 170 ausgebildet. Die isolierende Zwischenschicht 170 kann beispielsweise wenigstens eine aus einer Oxidschicht, einer Nitridschicht oder einer Oxinitridschicht sein.
  • Danach wird ein erster Graben 174, der die isolierende Zwischenschicht durchdringt, ausgebildet, so dass wenigstens ein Teil der epitaktischen Dummyschicht 122 freilegt. Der erste Graben 174 kann nur die obere Oberfläche der epitaktischen Dummyschicht 122 freilegen, und kann die erste epitaktische Schicht 120 nicht freilegen.
  • Danach wird bezugnehmend auf 29 die epitaktische Dummyschicht 122 unter Verwendung eines Gases oder eines Ätzstoffes, der eine Ätzselektivität in Bezug auf die erste epitaktische Schicht 120 hat, geätzt. Für den Ätzprozess der epitaktischen Dummyschicht 122 kann ein Trockenätzprozess oder Nassätzprozess verwendet werden. Durch diesen Prozess kann der erste Graben 174, der die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 120 freilegt, ausgebildet werden. Der erste Graben 174 kann einen Teil der oberen Oberfläche der isolierenden Feldschicht 110 freilegen.
  • Obwohl nicht in den Figuren dargestellt kann in einigen Ausführungsformen der erfindungsgemäßen Konzepte die epitaktische Dummyschicht 122 in dem unteren Teil des ersten Grabens 174 verbleiben.
  • Nachfolgend wird unter Bezugnahme auf 2 der Teilkontakt 150 durch Auffüllen eines Raumes 172 zwischen der isolierenden Zwischenschicht 170 und der ersten epitaktischen Schicht 120 unter Verwendung eines metallischen Materials ausgebildet. Der Metallkontakt 150 kann ausgebildet werden, um die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 120 zu umgeben. Ein Teil des Metallkontakts 150 kann die obere Oberfläche der isolierenden Feldschicht 110 kontaktieren. Außerdem kann der Metallkontakt 150 die erste epitaktische Schicht 120 mit konstanter Dicke umgeben. Beispielsweise kann die Dicke D1 des Metallkontakts 150, der den unteren Teil der ersten epitaktischen Schicht 120 umgibt, im Wesentlichen der Dicke D2, dessen Teilkontakt 150 entsprechen, der den oberen Teil der zweiten epitaktischen Schicht 120 umgibt.
  • Danach können die oberen Oberflächen der isolierenden Zwischenschicht 170 und des Metallkontakts 150 mittels eines Planarisierungsprozesses (z.B. CMP-Prozess) angeglichen werden. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Zusätzlich, obwohl nicht in den Figuren dargestellt, kann gemäß einigen Ausführungsformen der erfindungsgemäßen Konzepte ein Barrieremetall auf der isolierenden Zwischenschicht 140 und der ersten epitaktischen Schicht 120 nach dem Ätzen der epitaktischen Dummyschicht 122 und vor dem Ausbilden des Metallkontakts 150 ausgebildet werden.
  • Außerdem kann in einigen Ausführungsformen der erfindungsgemäßen Konzepte eine zweite epitaktische Schicht, die die erste epitaktische Schicht 120 umgibt, nach dem Ausbilden der ersten epitaktischen Schicht 120 und vor dem Ausbilden der epitaktischen Dummyschicht 122 gebildet werden.
  • 30 bis 33 zeigen Zwischenschrittdiagramme eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einiger Ausführungsformen der erfindungsgemäßen Konzepte. Im Folgenden wird die Halbleitervorrichtung 21 aus den 18 bis 20 beispielhaft beschrieben. Zur Vereinfachung wird im Folgenden auf eine wiederholte Beschreibung gleicher Elemente aus vorher beschriebenen Ausführungsformen verzichtet.
  • Zuerst wird unter Bezugnahme auf 30 ein erstes rippenartiges Muster F11, das sich in die erste Richtung X1 erstreckt, in einem ersten Gebiet I auf einem Substrat 100, das eine erste Gatestruktur 340 ist, die in das erste rippenartige Muster F11 schneidet, ausgebildet, und ein zweites rippenartiges Muster F11, das sich in die zweite Richtung X2 erstreckt, wird in einem zweiten Gebiet II auf dem Substrat 100, das eine zweite Gatestruktur 440 ist, die das zweite rippenartige Muster F12 schneidet, ausgebildet.
  • In einigen Ausführungsformen der erfindungsgemäßen Konzepte kann das erste Gebiet I einen NMOS-Transistor und das zweite Gebiet II einen PMOS-Transistor enthalten. Zum Beispiel kann die erste epitaktische Schicht 120 Si oder SiC enthalten, und die zweite epitaktische Schicht 126 kann SiGe enthalten. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.
  • Danach wird die erste epitaktische Schicht 320 auf dem ersten rippenartigen Muster F11 auf wenigstens einer Seite der ersten Gatestruktur 340 aufgewachsen, und die zweite epitaktische Schicht 420 wird auf dem zweiten rippenartigen Muster F12 auf wenigstens einer Seite der zweiten Gatestruktur 440 aufgewachsen. Die erste epitaktische Schicht 320 kann ein Material enthalten, das sich von dem der zweiten epitaktischen Schicht 420 unterscheidet. Die obere Oberfläche der ersten epitaktischen Schicht 320 und die obere Oberfläche der zweiten epitaktischen Schicht 420 können koplanar sein, obwohl die erfindungsgemäßen Konzepte nicht hierauf beschränkt sind.
  • Danach wird eine epitaktische Dummyschicht 322, die die äußere Oberfläche der ersten epitaktischen Schicht 320 bedeckt, auf der ersten epitaktischen Schicht 320 aufgewachsen. Danach wird eine erste isolierende Zwischenschicht 320, die das erste Gebiet I bedeckt und eine zweite isolierende Zwischenschicht 470, die das zweite Gebiet II bedeckt, ausgebildet.
  • Danach wird bezugnehmend auf 31 ein erster Graben 374, der wenigstens einen Teil der epitaktischen Dummyschicht 322 freilegt und ein zweiter Graben 474, der einen Teil der zweiten epitaktischen Schicht 420 freilegt, ausgebildet.
  • Da der zweite Graben 474 einen Teil der zweiten epitaktischen Schicht 420 durchdringt, wird die untere Oberfläche des zweiten Grabens 474 weiter unten ausgebildet als die oberste Oberfläche der zweiten epitaktischen Schicht 420. Der erste Graben 374 kann auch nur einen Teil der epitaktischen Dummyschicht 322 freilegen.
  • Danach wird bezugnehmend auf 32 eine erste Fotolackschicht 490, die das zweite Gebiet II bedeckt, ausgebildet. Danach wird bezugnehmend auf 33 die epitaktische Dummyschicht 322 geätzt unter Verwendung eines Ätzgases oder eines Ätzstoffes mit einer Ätzselektivität in Bezug auf die erste epitaktische Schicht 320.
  • Danach wird bezugnehmend auf 19 die erste Fotolackschicht 490 entfernt, und ein erster Metallkontakt 350, der einen Raum zwischen der ersten isolierenden Zwischenschicht 370 und der ersten epitaktischen Schicht 320 füllt, und ein zweiter Metallkontakt 450, der den zweiten Graben 474 füllt, ausgebildet. Zu diesem Zeitpunkt umgibt der erste Metallkontakt 350 die äußere umlaufenden Oberfläche der ersten epitaktischen Schicht 320 komplett, und ein zweiter Metallkontakt 450 kann auch nur einen Teil der oberen Oberfläche der zweiten epitaktischen Schicht 420 kontaktieren.
  • Außerdem, obwohl es nicht in den Figuren dargestellt ist, kann in einigen Ausführungsformen der erfindungsgemäßen Konzepte ein erstes Barrieremetall ausgebildet werden, das die äußere umlaufende Oberfläche der ersten epitaktischen Schicht 320 komplett umgibt, und ein zweites Barrieremetall über nur einen Teil der zweiten epitaktischen Schicht 420 kann außerdem enthalten sein.
  • Obwohl nicht klar dargestellt in den Figuren kann außerdem die Ausbildung einer zweiten Fotolackschicht, die das erste Gebiet I nach dem Entfernen der ersten Fotolackschicht 490 bedeckt, und ein Ausbilden einer Silizidschicht am oberen Rand der zweiten epitaktischen Schicht 420 enthalten sein. Die erfindungsgemäßen Konzepte sind jedoch nicht hierauf beschränkt.

Claims (19)

  1. Halbleitervorrichtung (11) umfassend: ein erstes rippenartiges Muster (F1) und ein zweites rippenartiges Muster (F2), die sich von einer oberen Oberfläche einer isolierenden Feldschicht (110) nach oben erstrecken, wobei sich die ersten und zweiten rippenartigen Muster (F1, F2) jeweils in eine erste Richtung (X1) erstrecken; eine Gatestruktur (240), die das erste rippenartige Muster (F1) und das zweite rippenartige Muster (F2) schneidet; eine erste epitaktische Schicht (220a, 225a) auf dem ersten rippenartigen Muster (F1) auf wenigstens einer Seite der Gatestruktur (240); eine zweite epitaktische Schicht (220b, 225b) auf dem zweiten rippenartigen Muster (F2) auf wenigstens einer Seite der Gatestruktur (240); und einen Metallkontakt (250), der die äußeren umlaufenden Oberflächen der ersten epitaktischen Schicht (220a, 225a) und der zweiten epitaktischen Schicht (220b, 225b) bedeckt, wobei die erste epitaktische Schicht (220a, 225a) die zweite epitaktische Schicht (220b, 225b) kontaktiert, und wobei der Metallkontakt (250) einen ersten Abschnitt (250a), der die Seitenwände der Gatestruktur (240) kontaktiert, und einen zweiten Abschnitt (250b) am oberen Rand des ersten Abschnitts (250a), der von den Seitenwänden der Gatestruktur (240) entfernt ist, aufweist und der erste Abschnitt (250a) und der zweite Abschnitt (250b) das gleiche Material enthalten.
  2. Halbleitervorrichtung nach Anspruch 1, wobei an einer Schnittstelle zwischen dem ersten Abschnitt (250a) und dem zweiten Abschnitt (250b) die Breite des ersten Abschnitts (250a) größer ist als eine Breite des zweiten Abschnitts (250b).
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Gatestruktur (240) einen Gateisolationsfilm (241), eine Gateelektrode (242) auf dem Gateisolationsfilm (241), und einen Spacer (245) auf wenigstens einer Seite der Gateelektrode (242) aufweist, wobei der erste Abschnitt (250a) in Kontakt mit dem Spacer (245) steht, und der zweite Abschnitt (250b) von dem Spacer (245) entfernt ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei ein Teil des zweiten Abschnitts (250b) unterhalb einer oberen Oberfläche der Gatestruktur (240) angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend: einen hervortretenden Raum (215) zwischen der isolierenden Feldschicht (241) und den ersten und zweiten epitaktischen Schichten (220a, 220b), der hervortretende Raum (215) umfasst ein isolierendes Material, ein metallisches Material oder einen Luftspalt.
  6. Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend: eine isolierende Zwischenschicht (270), die die Gatestruktur (240) und die ersten und zweiten epitaktischen Schichten (220a, 220b) bedeckt, wobei die isolierende Zwischenschicht (270) ein erstes Gebiet der ersten und zweiten epitaktischen Schichten (220a, 220b) kontaktiert, und der Metallkontakt (250) eine äußere Oberfläche eines zweiten Gebiets des ersten Gebiets der ersten und zweiten epitaktischen Schichten (220a, 220b) bedeckt.
  7. Halbleitervorrichtung nach Anspruch 1, weiterhin umfassend: eine dritte epitaktische Schicht (226), die komplett die äußeren umlaufenden Oberflächen der ersten und zweiten epitaktischen Schichten (225a, 225b) umgibt, wobei die erste epitaktische Schicht (225a) und die zweite epitaktische Schicht (225b) das gleiche Material enthalten, und die dritte epitaktische Schicht (226) ein Material enthält, das von dem Material der ersten und zweiten epitaktischen Schichten (225a, 225b) verschieden ist.
  8. Halbleitervorrichtung, umfassend: ein Substrat (100), das ein erstes Gebiet (I) und ein zweites Gebiet (II) enthält; ein erstes rippenartiges Muster (F11), das sich auf dem ersten Gebiet (I) in eine erste Richtung (X1) erstreckt; ein zweites rippenartiges Muster (F12), das sich auf dem zweiten Gebiet (II) in eine zweite Richtung (X2) erstreckt; eine erste Gatestruktur (340), die das erste rippenartige Muster (F11) kontaktiert, wobei sich die erste Gatestruktur (340) in eine dritte Richtung (Y1), die die erste Richtung (X1) schneidet, erstreckt; eine zweite Gatestruktur (440), die das zweite rippenartige Muster (F12) kontaktiert, wobei die zweite Gatestruktur (440) sich in eine vierte Richtung (Y2) erstreckt, die die zweite Richtung (X2) schneidet; eine erste epitaktische Schicht (320) auf dem ersten rippenartigen Muster (F11) auf wenigstens einer Seite der ersten Gatestruktur (340); eine zweite epitaktische Schicht (420) auf dem zweiten rippenartigen Muster (F12) auf wenigstens einer Seite der zweiten Gatestruktur (440); ein erster Metallkontakt (350), der auf der ersten epitaktischen Schicht (320) angeordnet ist und ein erstes Metallmaterial enthält; und ein zweiter Metallkontakt (450), der auf der zweiten epitaktischen Schicht (420) angeordnet ist und das erste Metallmaterial enthält, wobei der erste Metallkontakt (350) eine äußere umlaufende Oberfläche der ersten epitaktischen Schicht (320) komplett umgibt, und der zweite Metallkontakt (450) nur einen Teil der oberen Oberfläche der zweiten epitaktischen Schicht (420) kontaktiert und die Seitenwände der zweiten Gatestruktur (440) nicht kontaktiert, und wobei der erste Metallkontakt (350) einen ersten Abschnitt, der die Seitenwände der ersten Gatestruktur (340) kontaktiert, und einen zweiten Abschnitt am oberen Rand des ersten Abschnitts, der von den Seitenwänden der Gatestruktur (340) entfernt ist, aufweist und der erste Abschnitt und der zweite Abschnitt das gleiche Material enthalten.
  9. Halbleitervorrichtung nach Anspruch 8, wobei eine Höhe von einer oberen Oberfläche des Substrates zu einer untersten Oberfläche des zweiten Metallkontakts (450) kleiner ist als eine Höhe von der oberen Oberfläche des Substrates zu einer obersten Oberfläche der zweiten epitaktischen Schicht (420).
  10. Halbleitervorrichtung nach Anspruch 8, außerdem umfassend: einen isolierenden Feldfilm (110) auf dem Substrat (100), wobei der erste Metallkontakt (350) den isolierenden Feldfilm (110) kontaktiert, und der zweite Metallkontakt (450) den isolierenden Feldfilm (110) nicht kontaktiert.
  11. Halbleitervorrichtung nach Anspruch 8, wobei das erste Gebiet (I) einen NMOS-Transistor enthält, und das zweite Gebiet (II) einen PMOS-Transistor enthält.
  12. Halbleitervorrichtung nach Anspruch 8, außerdem umfassend: ein erstes Barrieremetall (353), das die äußere umlaufende Oberfläche der ersten epitaktischen Schicht (320) komplett umgibt; und ein zweites Barrieremetall (453), das nur auf einem Teil der zweiten epitaktischen Schicht (420) angeordnet ist.
  13. Halbleitervorrichtung, umfassend: ein Substrat (100), das ein erstes Gebiet (I) und ein zweites Gebiet (II) enthält; ein erstes rippenartiges Muster (F11), das sich in eine erste Richtung (X1) auf dem ersten Gebiet (I) erstreckt; ein zweites rippenartiges Muster (F12), das sich in eine zweite Richtung (X2) auf dem zweiten Gebiet (II) erstreckt; eine erste Gatestruktur (340), die das erste rippenartige Muster (F11) kontaktiert und sich erstreckt, um die erste Richtung (X1) zu schneiden; eine zweite Gatestruktur (440), die das zweite rippenartige Muster (F12) kontaktiert und die sich erstreckt, um die zweite Richtung (X2) zu schneiden; eine erste epitaktische Schicht (320) auf dem ersten rippenartigen Muster (F11) auf wenigstens einer Seite der ersten Gatestruktur (340); eine zweite epitaktische Schicht (420) auf dem zweiten rippenartigen Muster (F12) auf wenigstens einer Seite der zweiten Gatestruktur (440); ein erster Metallkontakt (350), der auf der ersten epitaktischen Schicht (320) angeordnet ist und ein Metall enthält; und ein zweiter Metallkontakt (450), der auf der zweiten epitaktischen Schicht (420) angeordnet ist und ein Metall enthält, wobei der erste Metallkontakt (350) einen ersten Abschnitt enthält, der Seitenwände der ersten Gatestruktur (340) kontaktiert und einen zweiten Abschnitt, der von den Seitenwänden der ersten Gatestruktur (340) am oberen Rand des ersten Abschnitts entfernt angeordnet ist, und der erste Abschnitt und der zweite Abschnitt das gleiche Material enthalten.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die Gatestruktur (340) einen Gateisolationsfilm, eine Gateelektrode auf dem Gateisolationsfilm und einen Spacer auf wenigstens einer Seite der Gateelektrode aufweist, wobei der erste Abschnitt den Spacer (345) kontaktiert, und der zweite Abschnitt den Spacer nicht kontaktiert.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der erste Abschnitt den Spacer (345) oder die erste epitaktische Schicht (320) direkt kontaktiert.
  16. Halbleitervorrichtung nach Anspruch 14, weiterhin umfassend: eine isolierende Zwischenschicht (370), die die Gatestruktur und die erste epitaktische Schicht (320) bedeckt, wobei die isolierende Zwischenschicht (370) die erste epitaktische Schicht (320) nicht kontaktiert.
  17. Halbleitervorrichtung nach Anspruch 15, wobei der Metallkontakt zwischen der ersten epitaktischen Schicht (320) und der isolierenden Zwischenschicht (370) ausgebildet ist.
  18. Halbleitervorrichtung nach Anspruch 14, wobei der erste Metallkontakt (350) die äußere umlaufende Oberfläche der ersten epitaktischen Schicht (320) komplett umgibt.
  19. Halbleitervorrichtung nach Anspruch 14, weiterhin umfassend: eine isolierende Zwischenschicht (370), die die Gatestruktur und die erste epitaktische Schicht (320) bedeckt, wobei die isolierende Zwischenschicht (370) die äußere Oberfläche des Bodens der ersten epitaktischen Schicht (320) kontaktiert, und der Metallkontakt die äußere Oberfläche des oberen Randes der ersten epitaktischen Schicht (320) bedeckt.
DE102016106969.8A 2015-07-16 2016-04-15 Halbleitervorrichtung Active DE102016106969B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0100843 2015-07-16
KR1020150100843A KR102422430B1 (ko) 2015-07-16 2015-07-16 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE102016106969A1 DE102016106969A1 (de) 2017-01-19
DE102016106969B4 true DE102016106969B4 (de) 2022-02-24

Family

ID=57630395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016106969.8A Active DE102016106969B4 (de) 2015-07-16 2016-04-15 Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US10147650B2 (de)
KR (1) KR102422430B1 (de)
CN (1) CN106356372B (de)
DE (1) DE102016106969B4 (de)
TW (1) TWI750117B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490459B2 (en) 2017-08-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for source/drain contact formation in semiconductor devices
US10164042B2 (en) 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9929157B1 (en) * 2016-12-22 2018-03-27 Globalfoundries Inc. Tall single-fin fin-type field effect transistor structures and methods
US9985023B1 (en) * 2017-02-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US11018243B2 (en) * 2017-04-27 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102373630B1 (ko) * 2017-05-26 2022-03-11 삼성전자주식회사 반도체 장치
KR102257419B1 (ko) * 2017-06-07 2021-05-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10685884B2 (en) 2017-07-31 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including a Fin-FET and method of manufacturing the same
US10510875B2 (en) * 2017-07-31 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain structure with reduced contact resistance and enhanced mobility
KR102303300B1 (ko) * 2017-08-04 2021-09-16 삼성전자주식회사 반도체 장치
KR102432467B1 (ko) * 2017-08-30 2022-08-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102283024B1 (ko) * 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP2019050314A (ja) * 2017-09-11 2019-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10074558B1 (en) 2017-09-28 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure with controlled air gaps
US10164048B1 (en) * 2017-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming source/drain contacts
DE102018106581B4 (de) 2017-11-30 2020-07-09 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US10923595B2 (en) * 2017-11-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a SiGe epitaxial layer containing Ga
US10559685B2 (en) 2018-06-13 2020-02-11 International Business Machines Corporation Vertical field effect transistor with reduced external resistance
US11495672B2 (en) 2018-06-29 2022-11-08 Intel Corporation Increased transistor source/drain contact area using sacrificial source/drain layer
US10854716B2 (en) * 2018-07-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source/drain contact formed using bottom-up deposition
US11621354B2 (en) 2018-09-05 2023-04-04 Intel Corporation Integrated circuit structures having partitioned source or drain contact structures
US10573725B1 (en) * 2018-09-20 2020-02-25 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10971408B2 (en) * 2018-10-31 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Contact air gap formation and structures thereof
US10629694B1 (en) * 2018-11-30 2020-04-21 Globalfoundries Inc. Gate contact and cross-coupling contact formation
US11004856B1 (en) * 2019-11-12 2021-05-11 International Business Machines Corporation Stacked vertical transistor memory cell with epi connections
US11227923B2 (en) * 2020-02-21 2022-01-18 International Business Machines Corporation Wrap around contact process margin improvement with early contact cut

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084134A1 (en) 2012-03-08 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-Based ESD Devices and Methods for Forming the Same
US20150137181A1 (en) 2013-11-19 2015-05-21 International Business Machines Corporation Stress inducing contact metal in finfet cmos

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910994B2 (en) 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
WO2011067821A1 (ja) * 2009-12-04 2011-06-09 株式会社 東芝 半導体装置の製造方法
US8358012B2 (en) * 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance
JP5559639B2 (ja) 2010-08-25 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8415751B2 (en) 2010-12-30 2013-04-09 Intel Corporation Method to reduce contact resistance of N-channel transistors by using a III-V semiconductor interlayer in source and drain
KR101675121B1 (ko) 2011-12-30 2016-11-10 인텔 코포레이션 랩어라운드 트렌치 콘택을 포함하는 장치, 구조물 및 제조 방법
US9202914B2 (en) * 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US9385131B2 (en) 2012-05-31 2016-07-05 Globalfoundries Inc. Wrap-around fin for contacting a capacitor strap of a DRAM
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
CN103915372B (zh) 2013-01-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8921191B2 (en) * 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
US20140239395A1 (en) 2013-02-25 2014-08-28 International Business Machines Corporation Contact resistance reduction in finfets
KR20140108960A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 듀얼 금속 실리사이드층을 갖는 반도체 장치의 제조 방법
US9117842B2 (en) 2013-03-13 2015-08-25 Globalfoundries Inc. Methods of forming contacts to source/drain regions of FinFET devices
US8927373B2 (en) 2013-03-13 2015-01-06 Samsung Electronics Co, Ltd. Methods of fabricating non-planar transistors including current enhancing structures
US9691882B2 (en) * 2013-03-14 2017-06-27 International Business Machines Corporation Carbon-doped cap for a raised active semiconductor region
US9159834B2 (en) * 2013-03-14 2015-10-13 International Business Machines Corporation Faceted semiconductor nanowire
KR102054269B1 (ko) 2013-03-29 2019-12-10 다이니폰 인사츠 가부시키가이샤 편광판, 화상 표시 장치 및 화상 표시 장치에 있어서의 명소 콘트라스트의 개선 방법
US20140306290A1 (en) 2013-04-11 2014-10-16 International Business Machines Corporation Dual Silicide Process Compatible with Replacement-Metal-Gate
US9070711B2 (en) 2013-08-02 2015-06-30 Globalfoundries Inc. Methods of forming cap layers for semiconductor devices with self-aligned contact elements and the resulting devices
TWI593111B (zh) * 2013-08-06 2017-07-21 聯華電子股份有限公司 半導體裝置
US9054218B2 (en) 2013-08-07 2015-06-09 International Business Machines Corporation Method of manufacturing a FinFET device using a sacrificial epitaxy region for improved fin merge and FinFET device formed by same
US9153694B2 (en) * 2013-09-04 2015-10-06 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US9583351B2 (en) * 2013-11-19 2017-02-28 Globalfoundries Inc. Inverted contact
KR102193493B1 (ko) * 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104134698B (zh) * 2014-08-15 2020-03-10 唐棕 FinFET及其制造方法
KR102311937B1 (ko) * 2014-09-23 2021-10-14 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
KR102265956B1 (ko) * 2014-09-29 2021-06-17 삼성전자주식회사 소스/드레인을 포함하는 반도체 소자 및 그 제조방법
US9685555B2 (en) * 2014-12-29 2017-06-20 Stmicroelectronics, Inc. High-reliability, low-resistance contacts for nanoscale transistors
US9305916B1 (en) * 2014-12-30 2016-04-05 Hong Kong Applied Science and Technology Research Institute Company, Limited ESD power clamp for silicon-on-insulator (SOI) and FinFET processes lacking parasitic ESD diode
US9379025B1 (en) * 2015-06-19 2016-06-28 International Business Machines Corporation Method of forming source/drain contacts in unmerged FinFETs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084134A1 (en) 2012-03-08 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-Based ESD Devices and Methods for Forming the Same
US20150137181A1 (en) 2013-11-19 2015-05-21 International Business Machines Corporation Stress inducing contact metal in finfet cmos

Also Published As

Publication number Publication date
CN106356372B (zh) 2022-07-01
US20190051566A1 (en) 2019-02-14
KR102422430B1 (ko) 2022-07-18
CN106356372A (zh) 2017-01-25
KR20170009191A (ko) 2017-01-25
DE102016106969A1 (de) 2017-01-19
TW201705475A (zh) 2017-02-01
US10147650B2 (en) 2018-12-04
TWI750117B (zh) 2021-12-21
US20170018464A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
DE102016106969B4 (de) Halbleitervorrichtung
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102016117054B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102019200725B4 (de) FinFET mit High-k-Abstandshalter und selbstausgerichteter Kontaktdeckschicht
DE102019116739A1 (de) Hochleistungs-mosfet
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102018101652A1 (de) Integrierte Schaltungsvorrichtung und Verfahren zum Herstellen derselben
DE102016115991A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102018218869A1 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102020134989A1 (de) Halbleiterstruktur mit speichervorrichtung und verfahren zu deren herstellung
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102019128703A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019126920A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021109770B4 (de) Hybrid-halbleitervorrichtung
DE102021111910A1 (de) Interconnect-struktur und deren herstellungsverfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102017126435B4 (de) Fin-feldeffekttransistorvorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029423000

Ipc: H01L0029417000

R020 Patent grant now final