JP3173405B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3173405B2 JP3173405B2 JP01799397A JP1799397A JP3173405B2 JP 3173405 B2 JP3173405 B2 JP 3173405B2 JP 01799397 A JP01799397 A JP 01799397A JP 1799397 A JP1799397 A JP 1799397A JP 3173405 B2 JP3173405 B2 JP 3173405B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- metal
- contact hole
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に層間絶縁膜の平坦化を図った多層配線構
造の半導体装置の製造方法に関する。
法に関し、特に層間絶縁膜の平坦化を図った多層配線構
造の半導体装置の製造方法に関する。
【０００２】
【従来の技術】多層配線構造の半導体装置を製造する工
程では、上下の配線層を絶縁するための層間絶縁膜の表
面の平坦化を図ることが好ましい、この平坦化の技術と
して、従来からＣＭＰ法（化学機械研磨法）が提案され
ている。このＣＭＰ法を用いた従来の半導体装置の製造
方法を図４を参照して説明する。まず、図４（ａ）のよ
うに、常法によってシリコン半導体基板２１に素子分離
絶縁膜２２、ゲート絶縁膜２３、ゲート電極２４、ゲー
ト電極上絶縁膜２５、サイドウォール２６、ソース・ド
レイン拡散層２７を形成してＭＯＳトランジスタを形成
した後、全面に層間絶縁膜２８を形成する。
程では、上下の配線層を絶縁するための層間絶縁膜の表
面の平坦化を図ることが好ましい、この平坦化の技術と
して、従来からＣＭＰ法（化学機械研磨法）が提案され
ている。このＣＭＰ法を用いた従来の半導体装置の製造
方法を図４を参照して説明する。まず、図４（ａ）のよ
うに、常法によってシリコン半導体基板２１に素子分離
絶縁膜２２、ゲート絶縁膜２３、ゲート電極２４、ゲー
ト電極上絶縁膜２５、サイドウォール２６、ソース・ド
レイン拡散層２７を形成してＭＯＳトランジスタを形成
した後、全面に層間絶縁膜２８を形成する。
【０００３】次いで、図４（ｂ）のように、前記層間絶
縁膜２８をＣＭＰ法により研磨してその表面を平坦化
し、さらにこの層間絶縁膜２８を選択エッチングして所
要箇所、ここではソース・ドレイン拡散層２７上にコン
タクトホール２９を開設する。ついで、図４（ｃ）のよ
うに、バリアメタルとなる金属膜３０をスパッタ法等に
より形成し、さらにその上からＣＶＤ法により素子と導
通をとるためのコンタクト金属３１をコンタクトホール
２９内に埋め込む。次いで、後工程において、このコン
タクトホール上にビアホールを配置する場合には、良好
な導通をとるためにコンタクトホールのいわゆるプラグ
ロスを解消する必要があるため、図４（ｄ）のように、
再度ＣＭＰ法により前記コンタクト金属３１とバリアメ
タル３０を前記層間絶縁膜２８に達するまで研磨する。
縁膜２８をＣＭＰ法により研磨してその表面を平坦化
し、さらにこの層間絶縁膜２８を選択エッチングして所
要箇所、ここではソース・ドレイン拡散層２７上にコン
タクトホール２９を開設する。ついで、図４（ｃ）のよ
うに、バリアメタルとなる金属膜３０をスパッタ法等に
より形成し、さらにその上からＣＶＤ法により素子と導
通をとるためのコンタクト金属３１をコンタクトホール
２９内に埋め込む。次いで、後工程において、このコン
タクトホール上にビアホールを配置する場合には、良好
な導通をとるためにコンタクトホールのいわゆるプラグ
ロスを解消する必要があるため、図４（ｄ）のように、
再度ＣＭＰ法により前記コンタクト金属３１とバリアメ
タル３０を前記層間絶縁膜２８に達するまで研磨する。
【０００４】
【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法では、層間絶縁膜２８に設けたコン
タクトのプラグロスを解消するために、層間絶縁膜２８
およびコンタクト金属３１の平坦化を図るためには、層
間絶縁膜２８の表面のＣＭＰ工程と、コンタクト金属３
１の表面のＣＭＰ工程とを別工程で行っており、そのた
めに２回のＣＭＰ工程が必要であり、製造工程が煩雑化
するという問題がある。この場合、１回のＣＭＰ工程で
コンタクト金属と層間絶縁膜の研磨を同時に行うことが
考えられるが、ＣＭＰ工程中におけるウェットエッチン
グが同時に進行されたときに、コンタクト金属３１と層
間絶縁膜２８のＣＭＰ研磨レートとウェットエッチング
レートに違いが生じ、両者を均一に研磨することが困難
となり、この技術を実現することは現実には不可能であ
る。
導体装置の製造方法では、層間絶縁膜２８に設けたコン
タクトのプラグロスを解消するために、層間絶縁膜２８
およびコンタクト金属３１の平坦化を図るためには、層
間絶縁膜２８の表面のＣＭＰ工程と、コンタクト金属３
１の表面のＣＭＰ工程とを別工程で行っており、そのた
めに２回のＣＭＰ工程が必要であり、製造工程が煩雑化
するという問題がある。この場合、１回のＣＭＰ工程で
コンタクト金属と層間絶縁膜の研磨を同時に行うことが
考えられるが、ＣＭＰ工程中におけるウェットエッチン
グが同時に進行されたときに、コンタクト金属３１と層
間絶縁膜２８のＣＭＰ研磨レートとウェットエッチング
レートに違いが生じ、両者を均一に研磨することが困難
となり、この技術を実現することは現実には不可能であ
る。
【０００５】本発明の目的は、１回のＣＭＰ工程によっ
て層間絶縁膜およびコンタクト金属の平坦化を可能にし
た半導体装置の製造方法を提供することにある。
て層間絶縁膜およびコンタクト金属の平坦化を可能にし
た半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の製造方法は、素
子が形成された半導体基板の一主面上に、シリコン酸化
膜よりなる層間絶縁膜を形成する工程と、この層間絶縁
膜に開設されたコンタクトホール内にタングステンより
なるコンタクト金属を埋設するように前記コンタクト金
属を前記層間絶縁膜上に形成する工程と、開始から前記
層間絶縁膜の表面を平坦化するまで、前記コンタクト金
属と前記層間絶縁膜の各研磨速度がほぼ等しい条件の化
学機械研磨法により前記コンタクト金属と前記層間絶縁
膜を研磨する工程とを含み、前記化学機械研磨法に用い
る研磨剤が、平均一次粒子径４０〜１１０ｎｍのシリカ
を含有するアルカリ性コロイダルシリカ溶液、０．０１
〜０．０３ｍｏｌ／ｌのＮＨ4 ＯＨ、および有機系酸化
剤を含有するスラリーであることを特徴とする。また、
本発明の製造方法は、スラリーのｐＨ値は、８．０〜
８．５であることを特徴とし、またスラリーの酸化還元
電位は、＋５５０〜６５０ｍＶ（液温２３℃）であるこ
とを特徴とする。この場合、コンタクトホールを開設し
た後にバリアメタルを薄く成膜し、その上にコンタクト
金属を埋設してもよい。あるいは、層間絶縁膜は、前記
コンタクトホールを開設する前に、リフロー処理を行っ
てもよい。
子が形成された半導体基板の一主面上に、シリコン酸化
膜よりなる層間絶縁膜を形成する工程と、この層間絶縁
膜に開設されたコンタクトホール内にタングステンより
なるコンタクト金属を埋設するように前記コンタクト金
属を前記層間絶縁膜上に形成する工程と、開始から前記
層間絶縁膜の表面を平坦化するまで、前記コンタクト金
属と前記層間絶縁膜の各研磨速度がほぼ等しい条件の化
学機械研磨法により前記コンタクト金属と前記層間絶縁
膜を研磨する工程とを含み、前記化学機械研磨法に用い
る研磨剤が、平均一次粒子径４０〜１１０ｎｍのシリカ
を含有するアルカリ性コロイダルシリカ溶液、０．０１
〜０．０３ｍｏｌ／ｌのＮＨ4 ＯＨ、および有機系酸化
剤を含有するスラリーであることを特徴とする。また、
本発明の製造方法は、スラリーのｐＨ値は、８．０〜
８．５であることを特徴とし、またスラリーの酸化還元
電位は、＋５５０〜６５０ｍＶ（液温２３℃）であるこ
とを特徴とする。この場合、コンタクトホールを開設し
た後にバリアメタルを薄く成膜し、その上にコンタクト
金属を埋設してもよい。あるいは、層間絶縁膜は、前記
コンタクトホールを開設する前に、リフロー処理を行っ
てもよい。
【０００７】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態を製
造工程順に示す断面図である。先ず、図１（ａ）のよう
に、常法によってシリコン半導体基板１に素子分離用の
シリコン酸化膜２、ゲート酸化膜３、ポリシリコンから
なるゲート電極４、ゲート電極上酸化膜５、ＣＶＤ法に
よるシリコン酸化膜からなるサイドウォール６、ソース
・ドレイン拡散層７を形成してＭＯＳトランジスタを形
成した後、全面にＣＶＤ法によるシリコン酸化膜からな
る層間絶縁膜８を形成する。しかる上で、図１（ｂ）の
ように、前記ソース・ドレイン拡散層７上の層間絶縁膜
８をドライエッチング法により選択エッチングしてコン
タクトホール９を開設する。
参照して説明する。図１は本発明の第１の実施形態を製
造工程順に示す断面図である。先ず、図１（ａ）のよう
に、常法によってシリコン半導体基板１に素子分離用の
シリコン酸化膜２、ゲート酸化膜３、ポリシリコンから
なるゲート電極４、ゲート電極上酸化膜５、ＣＶＤ法に
よるシリコン酸化膜からなるサイドウォール６、ソース
・ドレイン拡散層７を形成してＭＯＳトランジスタを形
成した後、全面にＣＶＤ法によるシリコン酸化膜からな
る層間絶縁膜８を形成する。しかる上で、図１（ｂ）の
ように、前記ソース・ドレイン拡散層７上の層間絶縁膜
８をドライエッチング法により選択エッチングしてコン
タクトホール９を開設する。
【０００８】ついで、図１（ｃ）のように、前記コンタ
クトホール９を含む層間絶縁膜８上にバリアメタルとな
る金属膜１０を薄く形成し、さらにコンタクト金属とし
てタングステン膜１１を成膜して前記コンタクトホール
を埋設する。しかる上で、図１（ｄ）のように、前記タ
ングステン膜１１、バリアメタル１０、および層間絶縁
膜８の一部にわたってＣＭＰ法による研磨を施し、前記
層間絶縁膜８の表面が露呈されてその表面を平坦化す
る。これにより、タングステン膜１１およびバリアメタ
ル１０はコンタクトホール９内にのみ存在し、かつその
表面が層間絶縁膜８に対しても平坦化される。なお、図
示は省略するが、その後の工程において上層配線を形成
し、多層配線構造が形成される。
クトホール９を含む層間絶縁膜８上にバリアメタルとな
る金属膜１０を薄く形成し、さらにコンタクト金属とし
てタングステン膜１１を成膜して前記コンタクトホール
を埋設する。しかる上で、図１（ｄ）のように、前記タ
ングステン膜１１、バリアメタル１０、および層間絶縁
膜８の一部にわたってＣＭＰ法による研磨を施し、前記
層間絶縁膜８の表面が露呈されてその表面を平坦化す
る。これにより、タングステン膜１１およびバリアメタ
ル１０はコンタクトホール９内にのみ存在し、かつその
表面が層間絶縁膜８に対しても平坦化される。なお、図
示は省略するが、その後の工程において上層配線を形成
し、多層配線構造が形成される。
【０００９】このように、この第１の実施形態では、層
間絶縁膜８にコンタクトホール９を開設し、バリアメタ
ル１０とコンタクト金属としてのタングステン膜１１を
形成した後に層間絶縁膜８を含めてＣＭＰ法による平坦
化を行っているので、１回のＣＭＰ工程で表面が平坦化
されたコンタクトホール９を含む層間絶縁膜８ないし多
層配線構造の形成が可能となる。
間絶縁膜８にコンタクトホール９を開設し、バリアメタ
ル１０とコンタクト金属としてのタングステン膜１１を
形成した後に層間絶縁膜８を含めてＣＭＰ法による平坦
化を行っているので、１回のＣＭＰ工程で表面が平坦化
されたコンタクトホール９を含む層間絶縁膜８ないし多
層配線構造の形成が可能となる。
【００１０】図２は本発明の第２の実施形態を製造工程
順に示す断面図である。先ず、図２（ａ）のように、常
法によってシリコン半導体基板１に素子分離用のシリコ
ン酸化膜２、ゲート酸化膜３、ポリシリコンからなるゲ
ート電極４、ゲート電極上酸化膜５、ＣＶＤ法によるシ
リコン酸化膜からなるサイドウォール６、ソース・ドレ
イン拡散層７を形成してＭＯＳトランジスタを形成した
後、全面にＣＶＤ法によるシリコン酸化膜からなる層間
絶縁膜８を形成する。しかる上で、図２（ｂ）のよう
に、前記ソース・ドレイン拡散層７上の層間絶縁膜８を
ドライエッチング法により選択エッチングしてコンタク
トホール９を開設する。
順に示す断面図である。先ず、図２（ａ）のように、常
法によってシリコン半導体基板１に素子分離用のシリコ
ン酸化膜２、ゲート酸化膜３、ポリシリコンからなるゲ
ート電極４、ゲート電極上酸化膜５、ＣＶＤ法によるシ
リコン酸化膜からなるサイドウォール６、ソース・ドレ
イン拡散層７を形成してＭＯＳトランジスタを形成した
後、全面にＣＶＤ法によるシリコン酸化膜からなる層間
絶縁膜８を形成する。しかる上で、図２（ｂ）のよう
に、前記ソース・ドレイン拡散層７上の層間絶縁膜８を
ドライエッチング法により選択エッチングしてコンタク
トホール９を開設する。
【００１１】ついで、図２（ｃ）のように、前記コンタ
クトホール９を含む層間絶縁膜８上にコンタクト金属と
してタングステン膜１１を成膜して前記コンタクトホー
ル９を埋設した後、このタングステン膜１１、および層
間絶縁膜８の一部にわたってＣＭＰ法による研磨を施
し、図２（ｄ）のように、前記層間絶縁膜８の表面が露
呈されてその表面を平坦化する。これにより、タングス
テン膜１１はコンタクトホール９内にのみ存在し、かつ
その表面が層間絶縁膜８に対しても平坦化される。な
お、図示は省略するが、その後の工程において上層配線
を形成し、多層配線構造が形成される。
クトホール９を含む層間絶縁膜８上にコンタクト金属と
してタングステン膜１１を成膜して前記コンタクトホー
ル９を埋設した後、このタングステン膜１１、および層
間絶縁膜８の一部にわたってＣＭＰ法による研磨を施
し、図２（ｄ）のように、前記層間絶縁膜８の表面が露
呈されてその表面を平坦化する。これにより、タングス
テン膜１１はコンタクトホール９内にのみ存在し、かつ
その表面が層間絶縁膜８に対しても平坦化される。な
お、図示は省略するが、その後の工程において上層配線
を形成し、多層配線構造が形成される。
【００１２】このように、この第２の実施形態において
も、層間絶縁膜８にコンタクトホール９を開設し、コン
タクト金属としてのタングステン膜１１を形成した後に
層間絶縁膜８に達するまでＣＭＰ法による平坦化を行っ
ているので、１回のＣＭＰ工程で表面が平坦化されたコ
ンタクトホールを含む層間絶縁膜ないし多層配線構造の
形成が可能となる。
も、層間絶縁膜８にコンタクトホール９を開設し、コン
タクト金属としてのタングステン膜１１を形成した後に
層間絶縁膜８に達するまでＣＭＰ法による平坦化を行っ
ているので、１回のＣＭＰ工程で表面が平坦化されたコ
ンタクトホールを含む層間絶縁膜ないし多層配線構造の
形成が可能となる。
【００１３】なお、前記第１及び第２の実施形態のいず
れにおいても、層間絶縁膜を形成した後に、リフロー工
程を施して表面の凹凸を緩和する工程を設けることも可
能である。
れにおいても、層間絶縁膜を形成した後に、リフロー工
程を施して表面の凹凸を緩和する工程を設けることも可
能である。
【００１４】
【実施例】図１に示した第１の実施形態において、ＣＭ
Ｐ工程の条件を示す。 スラリー滴下陵＝５０ｃｃ／ｍｉｎ 研磨パッド回転数＝３５ｒｐｍ ウェハ保持ヘッド回転数＝３５ｒｐｍ ウェハ加圧＝０．４４ｋｇ／ｃｍ2 このときに、タングステン膜１１の研磨レートと層間絶
縁膜８の研磨レートが等しいスラリーを用いると、平坦
化が実現される。このスラリーとしては、平均一次粒子
径４０〜１１０ｎｍのシリカを含有するアルカり性コロ
イダルシリカ溶液、０．０１〜０．０３ｍｏｌ／ｌのＮ
Ｈ4 ＯＨ、およぴ有機系酸化剤を含有する。また、この
とき、ＰＨは８．０〜８．５であり、かつその酸化還元
電位（ＯＲＰ）は＋５５０〜６５０ｍＶ（液温２３℃）
で有る。
Ｐ工程の条件を示す。 スラリー滴下陵＝５０ｃｃ／ｍｉｎ 研磨パッド回転数＝３５ｒｐｍ ウェハ保持ヘッド回転数＝３５ｒｐｍ ウェハ加圧＝０．４４ｋｇ／ｃｍ2 このときに、タングステン膜１１の研磨レートと層間絶
縁膜８の研磨レートが等しいスラリーを用いると、平坦
化が実現される。このスラリーとしては、平均一次粒子
径４０〜１１０ｎｍのシリカを含有するアルカり性コロ
イダルシリカ溶液、０．０１〜０．０３ｍｏｌ／ｌのＮ
Ｈ4 ＯＨ、およぴ有機系酸化剤を含有する。また、この
とき、ＰＨは８．０〜８．５であり、かつその酸化還元
電位（ＯＲＰ）は＋５５０〜６５０ｍＶ（液温２３℃）
で有る。
【００１５】因みに、従来では、アルカリ性溶液＋シリ
カ粒子からなるスラリー（平均一次粒子径３０ｎｍ、ｐ
Ｈ＝９．６）を用いると、コンタクト金属であるタング
ステンの研磨速度が進みすぎ、コンタクトホール内のタ
ングステンが溶解されてしまう。また、アルミナ等を主
成分として酸性の研磨剤（平均一次粒子径２３０ｎｍ、
ｐＨ＝３．２）を用いてＣＭＰを行うと、タングステン
除去後に露出されるシリコン酸化膜からなる層間酸化膜
の研磨が進みすぎ、この層間絶縁膜の表面にマイクロス
クラッチ等が多発されることになる。さらに、シリカの
みの中和スラリー（平均一次粒子径４０〜１１０ｎｍ、
ｐＨ＝７．２）ではタングステンは殆ど研磨されず、非
常にスループットが悪くなる。
カ粒子からなるスラリー（平均一次粒子径３０ｎｍ、ｐ
Ｈ＝９．６）を用いると、コンタクト金属であるタング
ステンの研磨速度が進みすぎ、コンタクトホール内のタ
ングステンが溶解されてしまう。また、アルミナ等を主
成分として酸性の研磨剤（平均一次粒子径２３０ｎｍ、
ｐＨ＝３．２）を用いてＣＭＰを行うと、タングステン
除去後に露出されるシリコン酸化膜からなる層間酸化膜
の研磨が進みすぎ、この層間絶縁膜の表面にマイクロス
クラッチ等が多発されることになる。さらに、シリカの
みの中和スラリー（平均一次粒子径４０〜１１０ｎｍ、
ｐＨ＝７．２）ではタングステンは殆ど研磨されず、非
常にスループットが悪くなる。
【００１６】なお、図３はスラリーのｐＨ値と、研磨レ
ートおよびにウェットエッチレートとを比較して示す特
性図であり、この特性図のみでは詳細には理解できない
が、この特性図と詳細な説明を省略した本発明の別の実
験により、ある程度の研磨レートが得られる一方で両レ
ートが略近似する範囲として、ｐＨ値が８．０〜８．５
が好ましいことが判明している。
ートおよびにウェットエッチレートとを比較して示す特
性図であり、この特性図のみでは詳細には理解できない
が、この特性図と詳細な説明を省略した本発明の別の実
験により、ある程度の研磨レートが得られる一方で両レ
ートが略近似する範囲として、ｐＨ値が８．０〜８．５
が好ましいことが判明している。
【００１７】
【発明の効果】以上説明したように本発明は、層間絶縁
膜にコンタクトホールを開設し、かつこのコンタクトホ
ール内にコンタクト金属を埋設するように前記コンタク
ト金属を前記層間絶縁膜上に形成した後に、開始から前
記層間絶縁膜の表面が平坦化されるまで、これらコンタ
クト金属と絶縁膜の各研磨速度がほぼ等しい条件の化学
機械研磨法により前記コンタクト金属と前記層間絶縁膜
を研磨する工程を含むことにより、層間絶縁膜とコンタ
クト金属とを同時に１回のＣＭＰ法により研磨して、表
面が平坦な配線構造を製造することができ、製造の簡易
化を実現することができる効果がある。
膜にコンタクトホールを開設し、かつこのコンタクトホ
ール内にコンタクト金属を埋設するように前記コンタク
ト金属を前記層間絶縁膜上に形成した後に、開始から前
記層間絶縁膜の表面が平坦化されるまで、これらコンタ
クト金属と絶縁膜の各研磨速度がほぼ等しい条件の化学
機械研磨法により前記コンタクト金属と前記層間絶縁膜
を研磨する工程を含むことにより、層間絶縁膜とコンタ
クト金属とを同時に１回のＣＭＰ法により研磨して、表
面が平坦な配線構造を製造することができ、製造の簡易
化を実現することができる効果がある。
【図１】本発明の第１の実施形態を工程順に示す断面図
である。
である。
【図２】本発明の第２の実施形態を工程順に示す断面図
である。
である。
【図３】スラリーのｐＨ値と研磨レートおよびウェット
エッチレートとの関係を示す特性図である。
エッチレートとの関係を示す特性図である。
【図４】従来の製造方法を工程順に示す断面図である。
１ シリコン半導体基板 ２ 素子分離酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ 絶縁膜 ６ サイドウォール ７ ソース・ドレイン拡散層 ８ 層間絶縁膜 ９ コンタクトホール １０ バリアメタル １１ コンタクト金属
Claims (5)
- 【請求項１】 素子が形成された半導体基板の一主面上
に、シリコン酸化膜よりなる層間絶縁膜を形成する工程
と、この層間絶縁膜に開設されたコンタクトホール内に
タングステンよりなるコンタクト金属を埋設するように
前記コンタクト金属を前記層間絶縁膜上に形成する工程
と、開始から前記層間絶縁膜の表面を平坦化するまで、
前記コンタクト金属と前記層間絶縁膜の各研磨速度がほ
ぼ等しい条件の化学機械研磨法により前記コンタクト金
属と前記層間絶縁膜を研磨する工程とを含み、前記化学
機械研磨法に用いる研磨剤が、平均一次粒子径４０〜１
１０ｎｍのシリカを含有するアルカリ性コロイダルシリ
カ溶液、０．０１〜０．０３ｍｏｌ／ｌのＮＨ4 ＯＨ、
および有機系酸化剤を含有するスラリーであることを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記スラリーのｐＨ値が、８．０〜８．
５である請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記スラリーの酸化還元電位が、＋５５
０〜６５０ｍＶ（液温２３℃）である請求項２記載の半
導体装置の製造方法。 - 【請求項４】 前記層間絶縁膜に前記コンタクトホール
を開設した後にバリアメタルを薄く成膜し、その上に前
記コンタクト金属を形成してなる請求項１乃至３のいず
れかに記載の半導体装置の製造方法。 - 【請求項５】 前記層間絶縁膜は、前記コンタクトホー
ルを開設する前に、リフロー処理を行っている請求項１
乃至４のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01799397A JP3173405B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01799397A JP3173405B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214809A JPH10214809A (ja) | 1998-08-11 |
| JP3173405B2 true JP3173405B2 (ja) | 2001-06-04 |
Family
ID=11959259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01799397A Expired - Fee Related JP3173405B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173405B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321710B1 (ko) | 1998-06-29 | 2002-05-13 | 박종섭 | 반도체소자의게이트전극형성방법 |
| US8367552B2 (en) * | 2002-09-04 | 2013-02-05 | Nxp B.V. | Method for fabrication of in-laid metal interconnects |
| JP4617642B2 (ja) * | 2003-07-07 | 2011-01-26 | セイコーエプソン株式会社 | 配線基板の製造方法、及び電気光学装置の製造方法 |
| JP2007103463A (ja) | 2005-09-30 | 2007-04-19 | Sumitomo Electric Ind Ltd | ポリシングスラリー、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶の表面処理方法およびＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ結晶基板 |
| US9437729B2 (en) * | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
| US9947770B2 (en) | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
| US9443974B2 (en) | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
| US9431530B2 (en) | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| CN111554574B (zh) * | 2020-05-19 | 2023-03-21 | 中国科学院微电子研究所 | 一种平坦化方法、半导体器件及其制作方法 |
-
1997
- 1997-01-31 JP JP01799397A patent/JP3173405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214809A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076244B2 (ja) | 多層配線の研磨方法 | |
| JP3173405B2 (ja) | 半導体装置の製造方法 | |
| JP3344615B2 (ja) | 半導体装置の製造方法 | |
| US6537914B1 (en) | Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing | |
| US6716732B2 (en) | Method for fabricating a contact pad of semiconductor device | |
| TWI338329B (en) | Manufacture of semiconductor device with cmp | |
| JP2000208516A (ja) | 多層配線構造をもつ半導体装置およびその製造方法。 | |
| US6103569A (en) | Method for planarizing local interconnects | |
| US6436829B1 (en) | Two phase chemical/mechanical polishing process for tungsten layers | |
| JP4679277B2 (ja) | 半導体装置の製造方法 | |
| WO1998054756A1 (fr) | Procede de polissage et procede de fabrication de composant a semi-conducteur dans lequel ledit procede est utilise | |
| US6863595B1 (en) | Methods for polishing a semiconductor topography | |
| TW200410789A (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| JP2005064314A (ja) | 半導体装置及びその製造方法 | |
| JP2000228373A (ja) | 電極の製造方法 | |
| US8288280B2 (en) | Conductor removal process | |
| JPH11284061A (ja) | 半導体装置の製造方法 | |
| JP2002026119A (ja) | 半導体装置の製造方法 | |
| JP2005072238A (ja) | 半導体装置の製造方法 | |
| JPH09135007A (ja) | 半導体装置及びその製造方法 | |
| KR100355654B1 (ko) | 반도체소자의제조방법 | |
| JP3698801B2 (ja) | 半導体装置の製造方法 | |
| JP2953566B2 (ja) | ウェハ研磨剤およびこれを用いた半導体装置の製造方法 | |
| KR100519645B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3141938B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |