CN102939642A - 半导体晶片及其制造方法 - Google Patents

半导体晶片及其制造方法 Download PDF

Info

Publication number
CN102939642A
CN102939642A CN2011800284351A CN201180028435A CN102939642A CN 102939642 A CN102939642 A CN 102939642A CN 2011800284351 A CN2011800284351 A CN 2011800284351A CN 201180028435 A CN201180028435 A CN 201180028435A CN 102939642 A CN102939642 A CN 102939642A
Authority
CN
China
Prior art keywords
silicon
wafer
single crystal
layer
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800284351A
Other languages
English (en)
Other versions
CN102939642B (zh
Inventor
G·阿邦丹扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN102939642A publication Critical patent/CN102939642A/zh
Application granted granted Critical
Publication of CN102939642B publication Critical patent/CN102939642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

提供一种用于制造半导体晶片(112)的方法。该方法包括：提供单晶硅晶片(102)；在硅晶片(102)上外延生长第一材料的第一层(108)；并且在第一层上外延生长第二材料的第二层(110)。所述第一材料是单晶碳化硅，并且所述第二材料是单晶硅。

Description

半导体晶片及其制造方法
技术领域
本发明涉及电子器件领域。更具体而言，本发明涉及一种用于制造半导体晶片的工艺。
背景技术
集成电路(IC)是其部件被直接制造到半导体材料的衬底中的电子电路。从硅(Si)晶片获得大多数目前可用IC的衬底。
硅晶片通常由高纯度单晶硅形成。用于生成这一类型的晶片的公知制造工艺是所谓的“直拉生长工艺”。更具体而言，向熔融硅质体(mass)中引入硅的籽晶晶体。然后，在缓慢旋转之时从熔融硅逐渐拉出籽晶。以这一方式，由籽晶收集的熔融硅的量冷却，从而形成圆柱锭。所得锭的结晶定向取决于籽晶晶体。然后，用锯(例如，线锯)切分锭并且抛光锭以形成晶片。以这一方式，有可能获得各种尺寸、例如直径范围从25.4mm(1英寸)至300mm(11.8英寸)的硅晶片。通常在具有6-8英寸直径的晶片上制造用于功率应用的IC。
近来已经开发了碳化硅(SiC)晶片。与硅相比，SiC由于如下事实而至少部分地具有不同物理性质：SiC是具有比硅更宽的能带隙的半导体。下表分别示出了硅和SiC的能带隙(Eg)、击穿电场(Ec)和电子迁移率(μ)的值：
硅(Si) 碳化硅(SiC)
Eg 1.1eV 3eV
Ec 30V/μm 300V/μm
μ 400cm2/Vsec 40cm2/Vsec
根据上表，可以观察到SiC具有更高击穿电场Ec。因此，SiC是可以被有利地用于制造用于功率应用的电子电路的材料，因为用SiC制成的晶片(并且因此IC衬底)即使厚度相对小也能够经受相对高电压。
不能使用用于形成硅晶片的制造工艺、(即直拉生长工艺)来生成SiC晶片。实际上，SiC是从固相向汽相直接转变(升华)而未经过任何液相的材料，而在直拉生长工艺中需要后一种相态以用于形成熔融，其中必须引入籽晶晶体。
通常从已经形成的硅晶片开始并且然后通过在其表面上形成SiC层来生产SiC晶片。用于形成这一类型的SiC晶片的当前已知方法很昂贵，并且尤其从晶格观点来看不确保高质量程度。更具体而言，由于硅的晶格不同于SiC的晶格，所以所得SiC晶片不可避免地遭受到相对明显的翘曲(warping)(行话为“晶片下弯(bow)”或者简称为“下弯”)。如果下弯超过某一阈值，则应当丢弃SiC晶片，因为用于在晶片中集成电子器件的后续步骤必然地需要充分平坦的晶片。另外，通过已知工艺目前可获得的最大晶片直径限于约4英寸、即用于功率应用的所需晶片直径的大约一半。考虑用其它半导体材料(诸如氮化镓(GaN))制成的晶片，也出现相似缺点。
Y.Ikoma、T.Endo、F.Watanabe和T.Motooka在AppliedPhysicals Letters的1999年12月20日第75卷第25期第3977-3979页中的论文“Growth of Si/3C-SiC/Si(100)heterostructures by pulsedsupersonic free jets”公开了一种用于通过脉冲式超声自由喷射以用于SiC生长的甲基硅烷(CH3SiH3)和用于Si生长的丙硅烷(Si3H8)来外延生长Si/3C-SiC/Si(100)的多层结构的方法。K.N.Lindner在Nuclear Instruments and Methods in PhysicsResearch的2001年5月第178卷第44-45页中的论文″Ion beamsynthesis of buried SiC layers in silicon：Basic physical processes″提供了对基本物理工艺的回顾，这些物理工艺造成非结晶和结晶相在向硅中的高剂量高温度碳注入期间的分布。
发明内容
申请人已经发现本领域中已知的用于制造用具有高击穿电场的材料制成的晶片的上述工艺太昂贵，并且对于提供如下质量晶片而言并不令人满意：具有充分大的直径和厚度，并且同时具有充分有限的下弯。
因此，申请人已经解决了如何生产用具有更高击穿电场的材料制成的、表现出减少的下弯的大直径晶片这一问题。
本发明的一个方面涉及一种用于制造半导体晶片的方法。该方法包括：提供单晶硅晶片；在硅晶片上外延生长第一材料的第一层；并且在第一层上外延生长第二材料的第二层。所述第一材料是单晶碳化硅，并且所述第二材料是单晶硅。
所述外延生长第一层包括对硅晶片的主表面进行碳化以用于形成单晶碳化硅膜，并且从单晶碳化硅膜外延生长单晶碳化硅层。
根据本发明的一个实施例，所述对硅晶片的表面进行碳化包括在第一温度使硅晶片暴露于碳的前体持续第一时间量。所述从单晶碳化硅膜外延生长单晶碳化硅层包括在比第一温度更高的第二温度使硅晶片暴露于碳的前体和硅的前体持续第二时间量。
优选地，所述提供单晶硅晶片包括用直拉生长工艺生成单晶硅晶片。
有利地，生长所述单晶碳化硅层以具有沿着与硅晶片的表面垂直的方向的在2μm和6μm内包括的厚度。
根据本发明的一个实施例，所述第一温度包括在1120℃-1150℃内，并且所述第二温度包括在1370℃-1380℃内。
根据一个实施例，所述外延生长第二层包括在与1120℃近似相等的第三温度使硅晶片暴露于硅的前体。
本发明的另一方面涉及一种半导体晶片，该半导体晶片包括：单晶硅晶片，具有主表面；第一材料的第一层，覆盖主表面；以及第二材料的第二层，覆盖第一层。所述第一材料是高击穿电压单晶硅材料，并且所述第二材料是单晶硅。
附图说明
将结合附图阅读的对本发明的一些示例性而非限制性实施例的下文描述将使本发明的这些和其它特征以及优点变得清楚，在附图中：
图1-图4是半导体晶片在已经实现根据本发明的一个实施例的方法的对应阶段之后的截面图。
具体实施方式
现在将参照图1-图4在本说明书的以下部分中描述根据本发明的一个实施例的用于制造SiC晶片的方法。具体而言，所述图中的每幅图是晶片在该方法的对应阶段之后的截面图。
该方法的第一阶段提供使用已知硅晶片制造工艺之中的任何制造工艺来生成单晶硅晶片——在图1中用标号102来标识。例如，硅晶片102可以是用上述直拉生长工艺获得的大直径硅晶片。
通过基于氢或者盐酸的热处理或者通过沉积硅闪(flash)来活化硅晶片102的顶表面104。
根据本发明的一个实施例的方法的下一阶段提供对硅晶片102的表面104进行碳化以便产生例如3C立方晶体形式的单晶SiC薄膜，以用作为用于生长后续SiC层的籽晶。具体而言，向反应室中插入硅晶片102，它在该反应室中在相对高的温度(诸如1120℃-1150℃)暴露于在载体气体(诸如氢)中稀释的碳的前体持续数分钟。以这一方式，如图2中所示，碳的前体与硅晶片102反应从而在表面104上生成SiC膜106。所得SiC膜106具有数nm数量级的小厚度。
根据本发明的一个实施例，在形成膜106之后，向碳的前体添加硅的前体，并且增加反应室的温度上至近似1370℃-1380℃。以这一方式，如图3中所示，从膜106外延生长单晶SiC层108。由于膜106充当用于生长SiC层108的籽晶，所以后者采用前者的相同结晶形式(在所考虑的示例中为3C立方体结晶形式)。所得SiC层108的厚度取决于晶片在反应室内暴露于硅前体和碳前体的时间量；适合于在功率应用中使用(即能够经受相对高的电压)的厚度范围可以例如从2μm至6μm。
由于硅晶片102的晶格不同于SiC层108的晶格，所以所得晶片结构遭受到相对明显的翘曲(下弯)。对于具有2μm-6μm厚度的SiC层108，这样的下弯的范围可以近似从90μm至100μm。
根据本发明的一个实施例，通过在SiC层108上进一步外延生长单晶硅层来减少源于SiC层108的存在所致的下弯。为了生成这样的在图4中用标号110标识的硅层，晶片在近似1120℃的温度暴露于硅的前体。例如，为了允许形成功率MOS晶体管的有源区和/或沟道，硅层110的范围可以从1μm至3μm。这一阶段颇为关键，并且需要仔细设置对应工艺参数——诸如碳-硅比、温度和生长速率。
如图4中所示，硅层110的存在使下弯减少至更低程度。参照讨论的问题，下弯结果低于50μm，例如，近似范围从20μm至30μm。以这一方式，在图中用标号112全局标识的所得SiC晶片充分平坦以便承受用于集成电子器件的后续平坦制造工艺。
SiC晶片112由于它的特有结构而具有由SiC提供的优点(高击穿电场、低电阻)并且同时具有由用硅制成的表面层所提供的优点(高迁移率、结形成)。
IC可以用与在标准硅晶片中相同的方式集成于SiC晶片112中；因此，用根据本发明的一个实施例的方法获得的SiC晶片可以运用于任何已经存在的如下制造厂中，该制造厂被设计成在硅晶片中集成电子电路。
提出的方法的制造成本比在已知SiC制造工艺中更低。另外，用提出的方法有可能获得直径达到6英寸-8英寸的晶片。
根据本发明的一个实施例，起始晶片102由本征硅制成。根据本发明的又一实施例，起始晶片102由n(具体为n+)或者p(具体为p+)型掺杂硅制成；在这一情况下，SiC层108和硅层110根据待集成的器件可以包括p型掺杂物或者n型掺杂物。
先前描述具体呈现并且讨论本发明的若干实施例；然而，对描述的实施例的若干改变以及不同发明实施例是可能的而不脱离由所附权利要求限定的范围。
例如，即使已经参照包括SiC层的半导体晶片，相似考虑在运用不同材料(诸如例如氮化镓(GaN))的情况下仍然适用。

Claims (8)

1.一种用于制造半导体晶片(112)的方法，包括：
-提供单晶硅晶片(102)；
-在所述硅晶片(102)上外延生长第一材料的第一层(108)；并且
-在所述第一层上外延生长第二材料的第二层(110)，其中：
-所述第一材料是单晶碳化硅，并且
-所述第二材料是单晶硅。
2.根据权利要求1所述的方法，其中所述外延生长所述第一层包括：
-对所述硅晶片的主表面(104)进行碳化以用于形成单晶碳化硅膜(106)，并且
-从所述单晶碳化硅膜外延生长单晶碳化硅层。
3.根据权利要求2所述的方法，其中：
-所述对所述硅晶片的所述表面进行碳化包括在第一温度使所述硅晶片暴露于所述碳的前体持续第一时间量，并且
-所述从所述单晶碳化硅膜外延生长所述单晶碳化硅层包括在比所述第一温度更高的第二温度使所述硅晶片暴露于所述碳的前体和所述硅的前体持续第二时间量。
4.根据前述权利要求中的任一权利要求所述的方法，其中所述提供单晶硅晶片包括用直拉生长工艺生成所述单晶硅晶片。
5.根据在引用权利要求2时的权利要求2、3和4中的任一权利要求所述的方法，其中生长所述单晶碳化硅层以具有沿着与所述硅晶片的所述表面垂直的方向的在2μm和6μm内包括的厚度。
6.根据在引用权利要求3时的权利要求3、4或5所述的方法，其中所述第一温度包括在1120℃-1150℃内，并且所述第二温度包括在1370℃-1380℃内。
7.根据前述权利要求中的任一权利要求所述的方法，其中所述外延生长所述第二层包括在与1120℃近似相等的第三温度使所述硅晶片暴露于所述硅的前体。
8.一种半导体晶片(112)，包括：
-单晶硅晶片(102)，具有主表面(104)；
-第一材料的第一层(108)，覆盖所述主表面；以及
-第二材料的第二层(110)，覆盖所述第一层，其中：
-所述第一材料是单晶碳化硅，并且
-所述第二材料是单晶硅。
CN201180028435.1A 2010-04-29 2011-04-29 半导体晶片及其制造方法 Active CN102939642B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ITCT2010A000006 2010-04-29
ITCT2010A000006A IT1406644B1 (it) 2010-04-29 2010-04-29 Substrato (fetta) di materiale semiconduttore con sovrastanti strati eteroepitassiali assumenti una struttura sandwich, idoneo per la fabbricazione di componenti elettronici ibridi.
PCT/EP2011/056817 WO2011135065A1 (en) 2010-04-29 2011-04-29 Semiconductor wafer and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN102939642A true CN102939642A (zh) 2013-02-20
CN102939642B CN102939642B (zh) 2016-08-03

Family

ID=42751951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180028435.1A Active CN102939642B (zh) 2010-04-29 2011-04-29 半导体晶片及其制造方法

Country Status (4)

Country Link
US (2) US9099308B2 (zh)
CN (1) CN102939642B (zh)
IT (1) IT1406644B1 (zh)
WO (1) WO2011135065A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107487054A (zh) * 2016-06-12 2017-12-19 中国科学院宁波材料技术与工程研究所 多层复合膜、其制备方法以及作为纤维增强复合材料的连接材料的应用

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686948B (zh) * 2019-04-15 2020-03-01 世界先進積體電路股份有限公司 基底結構及包含其之半導體結構的製造方法
CN111863590B (zh) * 2019-04-24 2023-05-16 世界先进积体电路股份有限公司 衬底结构及包含其半导体结构的制造方法
US10896617B2 (en) 2019-04-30 2021-01-19 Honeywell International S.R.O. Transmitting surveillance signals in response to a received signal
US11183563B2 (en) * 2019-10-04 2021-11-23 Vanguard International Semiconductor Corporation Substrate structure and method for fabricating semiconductor structure including the substrate structure
CN115279956A (zh) * 2019-12-27 2022-11-01 沃孚半导体公司 大直径碳化硅晶片
EP4135006A1 (en) 2021-08-13 2023-02-15 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
WO2023147136A1 (en) * 2022-01-31 2023-08-03 Lam Research Corporation Thin film growth modulation using wafer bow

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
US6110279A (en) * 1996-03-29 2000-08-29 Denso Corporation Method of producing single-crystal silicon carbide
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
JPH10246730A (ja) * 1997-03-04 1998-09-14 Canon Inc プローブとその製造方法、及び該プローブを備えた情報処理装置
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GOURBEYRE C ET AL: "Correlation between epitaxial growth conditions of 3C–SiC thin films on Si and mechanical behavior of 3C–SiC self-suspended membranes", 《SENSORS AND ACTUATORS A: PHYSICAL》 *
IKOMA Y ET AL: "Growth of Si/3C–SiC/Si(100) heterostructures by pulsed supersonic free jets", 《APPLIED PHYSICS LETTERS》 *
KUEN-HSIEN WU ET AL: "The Growth and Characterization of Silicon/Silicon Carbide Heteroepitaxial Films on Silicon Substrates by Rapid Thermal Chemical Vapor Deposition", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107487054A (zh) * 2016-06-12 2017-12-19 中国科学院宁波材料技术与工程研究所 多层复合膜、其制备方法以及作为纤维增强复合材料的连接材料的应用
CN107487054B (zh) * 2016-06-12 2023-08-08 中国科学院宁波材料技术与工程研究所 多层复合膜、其制备方法以及作为纤维增强复合材料的连接材料的应用

Also Published As

Publication number Publication date
CN102939642B (zh) 2016-08-03
US9099308B2 (en) 2015-08-04
WO2011135065A1 (en) 2011-11-03
US9576793B2 (en) 2017-02-21
US20130112995A1 (en) 2013-05-09
US20150325656A1 (en) 2015-11-12
IT1406644B1 (it) 2014-03-07
ITCT20100006A1 (it) 2011-10-30

Similar Documents

Publication Publication Date Title
CN102939642A (zh) 半导体晶片及其制造方法
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
US11837472B2 (en) Diamond semiconductor system and method
JP5144002B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
TWI280662B (en) Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
JP5081373B2 (ja) 低不純物炭化ケイ素ウェーハの作製方法
US20120056201A1 (en) Insulated gate bipolar transistor
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
EP2728610A1 (en) Epitaxial wafer, method for fabricating the wafer, and semiconductor device including the wafer
WO2013054580A1 (ja) 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JP6479198B2 (ja) 単結晶ｉｉｉａ族窒化物層を備える半導体ウェハ
US20200068709A1 (en) Carrier, laminate and method of manufacturing semiconductor devices
JP2019201205A (ja) ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ
JP5532248B2 (ja) ダイヤモンド電子素子及びその製造方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
JP2009049219A (ja) 炭化珪素半導体素子の製造方法
JP6696247B2 (ja) 半導体装置の製造方法
US20080206924A1 (en) Method for fabtricating semiconductor device
US11417519B2 (en) High mobility silicon on flexible substrates
JP2013129573A (ja) 半導体基板
CN112382569A (zh) 一种高迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant