KR20010092733A - 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법 - Google Patents

고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법 Download PDF

Info

Publication number
KR20010092733A
KR20010092733A KR1020017005942A KR20017005942A KR20010092733A KR 20010092733 A KR20010092733 A KR 20010092733A KR 1020017005942 A KR1020017005942 A KR 1020017005942A KR 20017005942 A KR20017005942 A KR 20017005942A KR 20010092733 A KR20010092733 A KR 20010092733A
Authority
KR
South Korea
Prior art keywords
wafer
epitaxial
layer
silicon
epitaxial layer
Prior art date
Application number
KR1020017005942A
Other languages
English (en)
Inventor
윌슨그레고리엠
로씨존에이
양찰스씨
Original Assignee
헨넬리 헬렌 에프
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨넬리 헬렌 에프, 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 헨넬리 헬렌 에프
Publication of KR20010092733A publication Critical patent/KR20010092733A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249961—With gradual property change within a component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro

Abstract

본 발명은 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 신규한 방법에 관한 것이다. 일실시예에서, 상기 방법은 표면으로부터 실리콘 산화물층을 제거하기 위하여 웨이퍼 개시 재료의 표면을 가열시키는 단계를 구비한다. 상기 표면으로부터 상기 실리콘 산화물층을 제거한 후 약 30초 이내에, 상기 표면은 실리콘을 함유하는 대기에 노출되어 실리콘 에피택시얼층을 상기 표면 상에 적층시켜 에피택시얼 웨이퍼를 형성한다. 이후, 에피택시얼 웨이퍼는, 산화제를 함유하는 산화 대기에 상기 에피택시얼층을 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 가열된다. 결국, 상기 가열된 에피택시얼 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다.

Description

고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그 제조 방법{AN EPITAXIAL SILICON WAFER WITH INTRINSIC GETTERING AND A METHOD FOR THE PREPARATION THEREOF}
발명의 배경
본 발명은 일반적으로 전자 요소의 제조시 사용되는 반도체 재료 기판, 특히 실리콘 웨이퍼의 제조에 관한 것이다. 보다 자세하게는, 본 발명은 단결정 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다. 본 웨이퍼는 그 위에 적층된 에피택시얼 실리콘 층을 가지는 표면을 구비하고, 필수적으로 어떠한 전자 디바이스제조 프로세스의 열처리 주기 동안 산소 석출의 이상적인 불균일한 깊이 분포를 형성한다.
반도체 전자 요소의 제조에 사용되는 대부분의 프로세스에 대하여 개시 재료인 단결정 실리콘은 통상적으로 초크랄스키 ("Cz") 프로세스를 사용하여 제조된다. 이 방법을 사용하여, 다결정 실리콘 ("폴리실리콘") 이 도가니에 주입되고 용융되고, 시드 결정이 용융된 실리콘과 접촉하고, 느린 추출로 단결정이 성장된다. 추출 프로세스 동안 형성될 결정의 제 1 부분은 가는 넥 (neck) 이다. 넥의 형성이 완료된 후, 결정의 직경은 요구되는 또는 목표 직경에 도달할 때 까지 인상 속도 및/또는 용융 온도를 감소시킴으로써 증가된다. 이후, 대략 일정한 직경을 가지는 결정의 원통형 주 본체는 감소하는 용융 레벨을 보상하면서, 인상 속도및 용융 온도를 제어함으로써 성장된다. 성장 프로세스가 종료될 즈음, 그러나 도가니에서 용융된 실리콘이 비워지기 전에, 결정 직경은 점차로 감소하여 엔드콘 (end-cone) 을 형성한다. 통상적으로, 엔드콘은 결정 인상 속도 및 도가니에 공급된 열을 증가시킴으로써 형성된다. 직경이 충분히 작아졌을 때, 이후 결정은 용융체로부터 분리된다.
단결정 실리콘에서의 다수의 결함은 결정이 응결화 이후 냉각할 때 결정 성장 챔버에서 형성한다. 이러한 결함은 부분적으로는, 결정 격자 공석 (crystal lattice vacancy) 및 실리콘 자기 간극 (silicon self-interstitial) 으로 공지된 고유 포인트 결함 (intrinsic point defect) 의 과잉 (즉, 용해도 한계 이상의 농도) 으로 발생한다. 용융체로부터 성장된 실리콘 결정은 통상적으로 하나 또는 다른 종류의 고유 포인트 결함의 과잉으로 성장된다. 실리콘에서의 이들 포인트 결함의 형태 및 초기 농도는 응결화 시에 결정되고, 이들 농도가 시스템에서의 임계 과포화의 레벨에 도달하고 포인트 결함의 이동성이 충분히 높다면, 반응 (또는 응집 (agglomeration) 현상) 이 발생할 수 있을 것이라고 제안되어 왔다. Cz 실리콘에서의 응집 고유 포인트 결함의 밀도는 통상적으로 약 1x103/cm3내지 약 1x107/cm3이다. 이들 값이 비교적 낮은 반면, 응집 고유 포인트 결함은 디바이스 제조자에게 중요성이 급속히 증가하고 있고, 사실상 현재 디바이스 제조 프로세스에서 수율 제한 요소로서 인식되며, 복잡하고 고도로 집적화된 회로의 생산시 재료의 잠재 수율에 심각한 영향을 미칠 수 있다.
결함의 하나의 특정한 문제점은 결정 기원 피트 (crystal originated pits) ("COPs") 의 존재이다. 이러한 형태의 결함의 소스는 실리콘 격자 공석의 응집이다. 보다 자세하게는, 실리콘 격자 공석이 실리콘 잉곳 내에 응집할 때, 이들은 보이드 (void) 을 형성한다. 통상적으로, 이들 보이드은 8면체 형태이고, 적어도 약 0.01㎛ 의 특징적인 크기를 가진다. 잉곳이 웨이퍼로 슬라이스될 때, 이들 보이드은 노출되어 웨이퍼의 표면 상의 피트로서 나타난다. 이들 피트들을 COPs 로 칭한다.
현재까지, 일반적으로 응집 고유 포인트 결함의 문제점을 처리하기 위한 3가지 주요한 접근법이 존재한다. 제 1 접근법은 잉곳에서의 응집 고유 포인트 결함의 수밀도를 감소시키기 위하여 결정 인상 기술에 초점을 맞추는 방법을 포함한다. 본 접근법은 또한 공석 지배 재료를 형성시키는 결정 인상 조건을 가지는 방법, 및 자기 간극 지배 재료를 형성시키는 결정 인상 조건을 가지는 방법으로 세분화될 수 있다. 예컨대, 응집 결함의 수밀도는, (i) 결정 격자 공석이 우세 고유 포인트 결함인 결정을 성장시키기 위하여 v/G0(여기서, v는 성장 속도이고, G0는 평균 축 온도 변화이다) 를 제어시킴으로써, 그리고 (ii) 결정 인상 프로세스 동안 약 1100℃ 내지 약 1050℃ 의 실리콘 잉곳의 냉각 속도를 변화시킴으로써 (일반적으로, 느리게 함으로써) 응집 결함의 핵형성 속도에 영향을 미침으로써 감소될 수 있다는 것이 제안되어 왔다. 본 접근법이 응집 결함의 수밀도를 감소시키나, 결함 형성을 방지하지는 않는다. 디바이스 제조업자들에 의하여 부과되는요건들은 보다 엄격해지므로, 이들 결함의 존재는 계속하여 보다 문제화될 것이다.
결정의 본체의 성장 동안 인상 속도를 약 0.4 mm/min. 이하의 값으로 감소시키는 방법이 제안되었다. 그러나, 본 제안은, 이러한 느린 인상 속도는 각 결정 인상기에 대하여 작업 처리량을 감소시키므로, 또한 만족스럽지 못하다. 보다 중요하게는, 이러한 인상 속도는 고농도의 자기 간극을 가지는 단결정 실리콘이 형성되게 한다. 본 고농도는 차례로, 응집 자기 간극 결함이 형성되게 하고, 이러한 결함과 연관된 모든 결과적인 문제점을 초래한다.
응집 고유 포인트 결함의 문제점을 다루기 위한 제 2 접근법은 이들의 형성에 후속하여 응집 고유 포인트 결함의 용해 또는 소멸에 초점을 맞춘 방법을 포함한다. 일반적으로, 이것은 웨이퍼 형태에서 실리콘의 고온 열처리를 사용함으로써 달성된다. 예컨대, 후세가와 (Fusegawa) 외, 유럽 특허 No. 503,816 A1에서, 0.8 mm/min. 이상의 성장 속도에서의 실리콘 잉곳의 성장, 및 웨이퍼 표면 근처의 가는 영역에서 결함 밀도를 감소시키기 위하여 1150℃ 내지 1280℃ 의 온도에서 잉곳으로부터 슬라이스된 웨이퍼의 열처리를 제안한다. 필요한 특정 처리는 웨이퍼에서의 응집 고유 포인트 결함의 농도 및 위치에 따라 변할 것이다. 이러한 결함의 균일한 축 농도를 가지지 않는 결정으로부터 절단된 서로 다른 웨이퍼는 서로 다른 성장후 프로세싱 조건을 요할 수 있다. 또한, 이러한 웨이퍼 열처리는 비교적 비용이 많이 들고, 금속 불순물이 실리콘 웨이퍼로 도입될 가능성을 가지고, 모든 종류의 결정 관련 결함에 대하여 보편적으로 효과적이지 않다.
응집 고유 포인트 결함의 문제점을 다루는 제 3 접근법은 단결정 실리콘 웨퍼의 표면 상에 실리콘 박막 결정층의 에피택시얼 적층이다. 본 프로세스는 응집 고유 포인트 결함이 실질적으로 없는 표면을 가지는 단결정 실리콘 웨이퍼를 제공한다. 그러나, 종래의 에피택시얼 적층 기술의 사용은 웨이퍼의 비용을 실질적으로 증가시킨다.
상기 논의된 응집 포인트 결함의 포함에 부가하여, Cz 법에 의하여 제공된 단결정 실리콘은 또한 통상적으로 다양한 불순물을 포함하며, 그 중에서 주로 산소이다. 예컨대, 이 오염은 용융된 실리콘이 석영 도가니에 포함되어 있는 동안 발생한다. 용융된 실리콘 질량의 온도에서, 산소는 용융된 질량의 온도에서 실리콘에서의 산소 용해도에 의하여, 그리고 응결된 실리콘에서의 산소의 실제 편석 계수 (segregation coefficient) 에 의하여 결정된 농도에 도달할 때까지, 결정 격자로 도입된다. 이러한 농도는 전자 디바이스의 제조에 대한 프로세스용의 통상적인 온도에서 고체 실리콘에서의 산소의 용해도보다 크다. 따라서, 결정이 용융된 질량에서부터 성장하고 냉각하므로, 상기 용융된 질량에서의 산소의 용해도는 급속히 감소한다. 이것은, 결과적으로 웨이퍼가 과포화 농도의 산소를 함유하는 결과를 초래한다.
전자 디바이스의 제조시 통상적으로 채용되는 열처리 주기는 산소가 과포화된 실리콘 웨이퍼에서 산소 석출을 유발할 수 있다. 웨이퍼에서의 위치에 따라, 석출은 해가 될 수 있거나 유리할 수 있다. 웨이퍼의 활성 디바이스 영역 (즉, 통상적으로 표면 근처) 에 위치된 산소 석출은 디바이스의 작동을 손상시킬 수 있다. 그러나, 웨이퍼의 대부분에 위치된 산소 석출은 웨이퍼와 접촉할 수 있는요구되지 않는 금속 석출물을 구속시킬 수 있다. 금속을 구속시키기 위하여 웨이퍼의 대부분에 위치된 산소 석출의 사용은 통상적으로 내부 또는 고유 게터링 ("IG") 으로서 칭한다.
역사적으로, 전자 디바이스 제조 프로세스는 IG 목적을 위한 충분한 수의 산소 석출을 포함하는 웨이퍼 (즉, 웨이퍼 벌크) 의 균형으로 산소 석출이 없는 웨이퍼의 표면 근처의 영역 (통상적으로, "노출 영역 (denuded zone)" 또는 "석출 없는 영역 (precipitate-free zone)" 이라 칭함) 을 가지는 실리콘을 생성하도록 고안된 일련의 단계를 포함하였다. 노출 영역은 예컨대, (a) 적어도 약 4시간의 주기동안 불활성 기체에서 고온 (>1100℃) 에서의 산소 아웃 확산 (out-diffusion) 열처리, (b) 저온 (600℃ 내지 750℃) 에서의 산소 석출 핵형성, 및 (c) 고온 (1000℃ 내지 1150℃) 에서의 산소 (SiO2) 석출의 성장과 같은 고-저-고 열적 시퀀스에서 형성되었다. 예컨대, 에프.시무라 (F.Shimura), 반도체 실리콘 결정 기술 (Semiconductor Silicon Crystal Technology) pp.361~367 (아카데믹 출판, Inc., 샌디에고 캘리포니아, 1989) (그리고 여기서 인용된 참조) 을 참조 바란다.
그러나, 보다 최근에, DRAM 제조 프로세스와 같은 진보된 전자 디바이스 제조 프로세스는 고온 프로세스 단계의 사용을 최소화하기 시작하였다. 몇몇 이들 프로세스가 충분한 고온 프로세스 단계를 유지하여 노출 영역 및 충분한 밀도의 벌크 석출을 생성하여도, 재료의 내구성은 상업적으로 생존가능한 생산품으로 만들기에는 어렵다. 현재의 다른 상당히 진보된 전자 디바이스 제조 프로세스는 아웃 확산 단계를 전혀 포함하지 않는다. 활성 디바이스 영역에서의 산소 석출과 연관된 문제점으로 인하여, 따라서 이들 전자 디바이스 제조업자들은 프로세스 조건하에 웨이퍼의 어느 곳에서도 산소 석출을 형성할 수 없는 실리콘 웨이퍼를 사용해야 한다. 그 결과, IG 전위가 손실된다.
일본 특개평 No. 8-24796 에서, 아사야마 (Asayama) 외. 는 웨이퍼가 전자 디바이스 제조 프로세스에 사용되기 전에 웨이퍼로 고유 게터링을 도입하기 위한 프로세스를 개시한다. 특히, 아사야마 외. 는, (a) 실리콘 웨이퍼를 H2분위기에서 1150℃에서 베이킹 (baking) 시키는 단계; (b) 1100℃, 1150℃, 및 1200℃ 의 온도에서 에피택시얼층을 웨이퍼의 표면 상으로 적층시키는 단계; 및 (c) 5, 10, 및 15℃/sec 의 속도로 웨이퍼를 냉각시키는 단계를 개시한다. 아사야마 외.에 의하여 분석된 웨이퍼는 0.5Ω-cm 의 저항 및 11x1017atom/cm3의 산소 밀도를 가진다 (즉, 약 22 ppm (즉, 웨이퍼의 1,000,000 전체 원자당 22 산소 원자)). 아사야마 외.는, 프로세스가 1150℃ 내지 1250℃ 의 온도 및 10 내지 100℃/sec 의 냉각 속도로 사용된다면, 이러한 웨이퍼는 700℃ 내지 1000℃ 의 온도에서 주기에 걸쳐 가열됨에 따라 바람직한 산소 석출 프로파일을 생성할 것이라고 결론지었다.
발명의 요약
본 발명의 목적은, (a) 결정 기원 피트가 필수적으로 없는 에피택시얼 표면을 가지고, 및 (b) 필수적으로 어떠한 전자 디바이스 제조 프로세스의 열처리 주기 동안에도 산소 석출의 이상적인 불균일 깊이 분포를 형성하는 단결정 실리콘 웨이퍼를 제공하는 것이다.
간단히 말하면, 따라서, 본 발명은, (a) 2개의 일반적으로 평행인 주 표면 (즉, 전면 및 후면); (b) 전면 및 후면 사이의, 그리고 이들 면에 평행인 중심면; (c) 상기 전면에서 상기 중심면까지의 적어도 약 10㎛의 거리, D1을 연장하는 웨이퍼의 영역을 구비하는 전면층; 및 (d) 상기 중심면에서 상기 전면층으로 연장하는 웨이퍼의 영역을 구비하는 벌크층을 구비하는 단결정 실리콘 웨이퍼에 관한 것이다. 이 웨이퍼는, (a) 벌크층에서의 결정 격자 공석의 농도는 전면층에서의 결정 격자 공석의 농도보다 크고, (b) 결정 격자 공석은 중심면에서 또는 그 근처에서 결정 격자 공석의 피크 밀도를 가지는 농도 프로파일을 가지고, 그리고 (c) 결정 격자 공석의 농도는 일반적으로 피크 밀도의 위치에서 웨이퍼의 전면을 향하여 감소하는 결정 격자 공석의 불균일한 분포를 가지는 것을 특징으로 한다. 부가하여, 웨이퍼의 전면은 그 위에 적층된 에피택시얼층을 가진다. 이 에피택시얼층은 약 0.1㎛ 내지 약 2.0㎛ 의 두께를 가진다.
단결정 실리콘 웨이퍼에 관련된 다른 실시예에서, 웨이퍼는, (a) 2개의 일반적으로 평행인 주 표면 (즉, 전면 및 후면); (b) 상기 전면 및 상기 후면 사이의 그리고 이들 면에 평행인 중심면; (c) 상기 전면에서 상기 중심면까지 적어도 약 10㎛의 거리, D2를 연장하는 웨이퍼 영역을 구비하는 전면층; 및 (d) 상기 중심면에서 상기 전면층까지 연장하는 웨이퍼 영역을 구비하는 벌크층을 구비한다. 본 실시예에서, 웨이퍼는, (a) 벌크층에서의 결정 격자 공석의 농도는 전면층에서의결정 격자 공석의 농도보다 크고, (b) 결정 격자 공석은 중심면에서 또는 그 근처에서 결정 격자 공석의 피크 밀도를 가지는 농도 프로파일을 가지고, 그리고 (c) 결정 격자 공석의 농도는 일반적으로 피크 밀도의 위치에서 웨이퍼의 전면을 향하여 감소하는 결정 격자 공석의 불균일한 분포를 가진다. 부가하여, 웨이퍼의 전면은 그 위에 적층된 에피택시얼층을 가진다. 본 에피택시얼층은 약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기 (laser-based auto inspection tool) 에 의하여 측정될 때, 약 0.06/cm2이하의 평균 광산란 현상 농도를 가지는 표면을 구비한다. 또한, 본 실시예에서, 벌크층은 최대 크기로 적어도 약 0.01㎛ 인 보이드를 구비한다.
단결정 실리콘 웨이퍼에 관련된 부가적인 실시예에서, 웨이퍼는, (a) 2개의 일반적으로 평행인 주 표면 (즉, 전면 및 후면), (b) 상기 전면 및 상기 후면 사이의 그리고 이들 면에 평행인 중심면, (c) 상기 전면에서 상기 중심면까지 약 100㎛의 거리를 연장하는 웨이퍼 영역을 구비하는 전면층, 및 (d) 상기 중심면에서 상기 전면층까지 연장하는 웨이퍼 영역을 구비하는 벌크층을 구비한다. 본 실시예에서, 벌크층은 실질적으로 균일한 산소 농도 및 결정 격자 공석의 농도를 가져서, 약 4시간 동안 800℃에서, 이후 16시간 동안 1000℃에서 웨이퍼를 어닐링시키는 단계를 필수적으로 구성하는 산소 석출 열처리를 웨이퍼에 행함에 따라, 웨이퍼는, 벌크층에서의 석출의 피크 밀도가 중심면 또는 그 근처에서 있으며, 전면층의 방향으로 일반적으로 감소하는 벌크층에서의 석출 농도를 가지는 농도 프로파일을 가지는 산소 석출을 함유할 것이다. 부가하여, 웨이퍼의 전면은 그 위에 적층된 에피택시얼층을 가진다. 본 에피택시얼층은 약 0.1㎛ 내지 2.0㎛ 의 두께를 가진다.
단결정 실리콘 웨이퍼에 다른 실시예에서, 웨이퍼는, (a) 2개의 일반적으로 평행인 주 표면 (즉, 전면 및 후면), (b) 상기 전면 및 상기 후면 사이의 그리고 이들 면에 평행인 중심면, (c) 상기 전면에서 상기 중심면까지 약 100㎛의 거리를 연장하는 웨이퍼 영역을 구비하는 전면층, 및 (d) 상기 중심면에서 상기 전면층까지 연장하는 웨이퍼 영역을 구비하는 벌크층을 구비한다. 본 실시예에서, 벌크층은 실질적으로 균일한 산소 농도 및 결정 격자 공석의 농도를 가져서, 약 4시간 동안 800℃에서, 이후 16시간 동안 1000℃에서 웨이퍼를 어닐링시키는 단계를 필수적으로 구성하는 산소 석출 열처리를 웨이퍼에 행함에 따라, 웨이퍼는, 벌크층에서의 석출의 피크 밀도가 중심면에서 또는 그 근처에서 있으며, 전면층을 향하여 일반적으로 감소하는 벌크층에서의 석출 농도를 가지는 농도 프로파일을 가지는 산소 석출을 함유할 것이다. 벌크층은 또한 최대 크기로 적어도 약 0.01㎛ 인 보이드를 구비한다. 웨이퍼의 전면은 그 위에 적층된 에피택시얼층을 가진다. 본 에피택시얼층은 약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기에 의하여 측정될 때, 약 0.06/cm2이하의 평균 광산란 현상 농도를 가지는 표면을 구비한다.
본 발명은 또한, 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 것이다. 일 실시예에서, 프로세스는 산화제가 없는 대기에서 웨이퍼 개시 재료의 표면을 제 1 가열시키는 단계를 구비하여 표면으로부터 실리콘 산화물층을 제거한다. 표면으로부터 실리콘 산화물층을 제거한 후, 약 30초 이내에, 표면은 실리콘을 함유하는 대기에 노출되어 실리콘 에피택시얼층을 표면으로 적층시켜 에피택시얼 웨이퍼를 형성한다. 이후, 에피택시얼 웨이퍼는 산화제를 구비하는 산화 대기로 에피택시얼층을 노출시키면서, 적어도 약 1175℃ 의 소크 (soak) 온도로 가열된다. 결국, 가열된 에피택시얼 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다.
위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 다른 실시예에서, 프로세스는, 표면으로부터 실리콘 산화물층을 제거하기 위하여 산화제가 없는 대기에서 적어도 약 1100℃ 의 온도로 웨이퍼 개시 재료의 표면을 제 1 가열시키는 단계를 구비한다. 표면이 1100℃ 에 도달한 뒤 약 30초 이내에, 표면은 실리콘을 함유하는 대기에 노출되어 표면 상에 실리콘 에피택시얼층을 적층시켜 에피택시얼 웨이퍼를 형성한다. 이후, 에피택시얼 웨이퍼는 산화제를 함유하는 산화 대기에 에피택시얼층을 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 가열된다. 결국, 가열된 에피택시얼 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다.
위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 부가적인 실시예에서, 프로세스는 표면으로부터 실리콘산화물층을 제거하기 위하여 산화제가 없는 대기에서 적어도 약 1150℃ 의 온도에서 웨이퍼 개시 재료의 표면을 제 1 가열시키는 단계를 구비한다. 표면이 1150℃ 에 도달한 후 약 30초 이내에, 표면은 실리콘을 함유하는 대기에 노출되어 표면 상에 실리콘 에피택시얼층을 적층시켜 에피택시얼 웨이퍼를 형성한다. 이후, 에피택시얼 웨이퍼는 에피택시얼층을 산화제를 함유하는 산화 대기로 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 가열된다. 결국, 가열된 에피택시얼 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다.
위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 부가적인 실시예에서, 프로세스는 에피택시얼 웨이퍼를 형성하기 위하여 에피택시얼층을 웨이퍼의 표면 상으로 제 1 적층시키는 단계를 구비한다. 이후, 에피택시얼 웨이퍼는 에피택시얼층을 산화제를 함유하는 산화 대기로 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 가열된다. 결국, 가열된 에피택시얼 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다. 본 실시예에서, 에피택시얼층은 에피택시얼 웨이퍼가 소크 온도로 가열되기 전에, 에피택시얼 적층후 세정액과 접촉되지 않는다.
위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 다른 실시예에서, 프로세스는 에피택시얼층을 산화제를 함유하는 산화 대기로 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 웨이퍼를 제 1 가열시키는 단계를 구비한다. 이후, 가열된 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다.본 실시예에서, 에피택시얼층은 적어도 약 0.1㎛ 및 2.0㎛ 이하의 두께를 가진다.
위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 다른 실시예에서, 프로세스는 에피택시얼 웨이퍼를 형성하기 위하여 웨이퍼 개시 재료의 표면 상에 에피택시얼층을 제 1 적층시키는 단계를 구비한다. 에피택시얼 웨이퍼는 에피택시얼층을 산화제를 함유하는 산화 대기에 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 가열된다. 결국, 가열된 에피택시얼 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다. 본 실시예에서, 웨이퍼 개시 재료의 표면 (에피택시얼층이 표면 상으로 적층되기 전) 은 약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광산란 현상을 검출하도록 고안된 레이저 기초 자동 검출기로 측정될 때, 적어도 약 0.5/cm2의 평균 광산란 현상 농도를 가진다.
위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조를 위한 프로세스에 관한 다른 실시예에서, 프로세스는 표면으로부터 실리콘 산화물층을 제거하기 위하여 H2로 필수적으로 구성된 대기에서 적어도 약 1150℃의 온도로 웨이퍼 개시 재료의 표면을 제 1 가열시키는 단계를 구비한다. 표면이 1150℃ 에 도달한 후 약 10초 이내에, 표면은 SiHCl3를 함유하는 대기에 노출되어 표면 상에 실리콘 에피택시얼층을 적층시켜 에피택시얼 웨이퍼를 형성한다. 이후, 에피택시얼 웨이퍼는 에피택시얼층을 O2를 함유하는 산화 대기로 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 가열된다. 결국, 에피택시얼 웨이퍼는 소크온도에서 상기 소크 온도 이하의 약 250℃ 까지 적어도 약 20℃/sec 의 속도로 냉각된다. 본 실시예에서, 에피택시얼층은 약 0.65㎛ 내지 1.0㎛ 의 두께를 가지고, 산화 대기에서의 O2의 농도는 약 300ppm 내지 약 500ppm 이다.
본 발명은 또한, 웨이퍼의 표면 상에 실리콘 에피택시얼층을 적층시키기 위하여 제조된 반응기에서 단결정 실리콘 웨이퍼를 가열시키고 급속히 냉각시키기 위한 프로세스에 관한 것이다. 본 프로세스는 적어도 약 1175℃ 의 소크 온도로 웨이퍼를 가열시키는 단계, 및 적어도 약 10℃/sec 의 속도로 가열된 웨이퍼를 냉각시키는 단계를 구비한다. 본 실시예에서, 웨이퍼는 가열 단계 동안 서셉터 (susceptor) 상에 지지되고, 냉각 단계 동안 서셉터와의 접촉에서 분리된다.
본 발명의 다른 특징은 부분적으로 명백하고 부분적으로 이하에 지적될 것이다.
도면의 간단한 설명
도 1은 본 발명에 따른 개시 재료로서 사용될 수 있는 단결정 실리콘 웨이퍼의 바람직한 구조를 도시한다.
도 2는 본 발명의 바람직한 실시예에 따라 제조될 수 있는 웨이퍼의 산소 석출 프로파일을 도시한다.
도 3은 반응기 내에 웨이퍼의 포지셔닝을 위하여 EPI CENTURA 반응기 (어플라이드 머티리얼즈, 산타 클라라, 캘리포니아) 에 사용된 메카니즘의 개략도이다. 본 도면에서, 서셉터 지지 축 (susceptor support shaft) (105) 및 웨이퍼 리프트 축 (wafer lift shaft) (107) 은 교환 위치에 있다.
도 4는 반응기 내의 웨이퍼의 포지셔닝을 위한 EPI CENTURA 반응기에 사용된 메카니즘의 개략도이며, 여기서 서셉터 지지 축 (105) 및 웨이퍼 리프트 축 (107) 은 홈 (home) 위치에 있다.
도 5는 반응기 내의 웨이퍼의 포지셔닝을 위한 EPI CENTURA 반응기에 사용된 메카니즘의 개략도이다. 본 도면에서, 서셉터 지지 축 (105) 및 웨이퍼 리프트 축 (107) 은 프로세스 위치에 있다.
도 6은 반응기 내의 웨이퍼의 포지셔닝을 위한 EPI CENTURA 반응기에 사용된 메카니즘의 개략도이다. 본 도면은 웨이퍼의 결정 격자 공석 프로파일에 영향을 미치기 위하여 웨이퍼가 본 발명에 따라 급속히 냉각되고 있을 때의 서셉터 지지 축 (105) 및 웨이퍼 리프트 축 (107) 의 바람직한 위치를 도시한다.
도 7은 반응기 내의 웨이퍼의 포지셔닝을 위한 EPI CENTURA 반응기에 사용되는 메카니즘의 단면도이다. 본 도면은 도 3의 7-7 선을 따른 단면도이다.
도 8은 개시 재료가 보이드 풍부 단결정 실리콘 웨이퍼인 본 발명의 바람직한 실시예에 따라 제조될 수 있는 웨이퍼의 산소 석출 프로파일을 도시한다.
바람직한 실시예의 상세한 설명
본 발명에 따라, 위에 적층된 에피택시얼 실리콘층을 가지는 표면을 구비하는 신규하고 유용한 단결정 실리콘 웨이퍼가 개발되었다. 웨이퍼의 에피택시얼 표면은 통상적으로, 약 0.12 ㎛ 이상인 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 감지하도록 구성된 레이저 기초 자동 검출기에 의하여 측정될 때, 약 0.06/cm2이하의 평균 광 산란 현상 농도를 가진다. 부가하여, 웨이퍼는 웨이퍼가 전자 디바이스 제조 프로세스 동안 가열될 때, 산소가 석출되는 방식을 결정하는 (또는 "프린트하는 (print)") "템플릿 (template)"을 함유한다. 따라서, 필수적으로 어떠한 전자 디바이스 제조 프로세스의 가열 단계동안, 웨이퍼는 (a) 충분한 깊이의 노출 영역, 및 (b) IG 목적을 위한 충분한 밀도의 산소 석출을 함유하는 웨이퍼 벌크를 형성할 것이다. 또한, 본 발명에 따라, 신규한 방법은 이러한 단결정 실리콘 웨이퍼를 제조하기 위하여 개발되었다. 본 방법은 실리콘 반도체 제조 산업에서 공통으로 사용되는 장치를 사용하여 분 (minute) 의 관점에서 완료될 것이다.
A. 개시 재료
본 발명의 이상적인 석출 웨이퍼를 위한 개시 재료는 바람직하게는 종래의 다양한 Cz 결정 성장 방법 중 어느 것에 따라 성장된 단결정 잉곳으로부터 슬라이스된 단결정 실리콘 웨이퍼이다. 표준 실리콘 슬라이싱, 래핑, 에칭, 및 연마 기술은 물론, 본 방법은 본 기술에서 잘 공지되어 있으며, 예컨대 에프.시무라, 반도체 실리콘 결정 기술 (Semiconductor Silicon Crystal Technology) (아카데믹 출판, 1989); 및 실리콘 화학 에칭 (Silicon Chemical Etching) (제이. 그랩마이어 (J. Grabmaier) 편집. 스프린저-베르래그, 뉴욕, 1982) 에 개시되어 있다.
도 1을 참조하여, 웨이퍼 (1) 는 바람직하게는 전면 (3), 후면 (5), 상기 전면 및 상기 후면 사이의 가상의 중심면 (7), 및 상기 전면 (3) 및 상기 후면 (5) 과 접하는 원주 에지 (2) 를 가진다. 본 문맥에서 "전 (front)" 및 "후 (back)" 라는 용어는 웨이퍼 (1) 의 2개의 주요한, 일반적으로 평면을 구분하는 데 사용된다. 전면 (3) 은 필수적으로 전자 디바이스가 후속하여 제조될 것인 표면은 아니며, 후면 (5) 또한 필수적으로 전자 디바이스가 제조되는 표면에 대향하는 웨이퍼 (1) 의 주 표면도 아니라는 것이 주목되어야 한다. 부가하여, 실리콘 웨이퍼는 통상적으로 총 두께 변화 (total thickness variation, TTV), 뒤틀림, 및 구부러짐 (bow) 을 가지므로, 전면 상의 모든 지점 및 후면 상의 모든 지점 간의 중간 지점은 정확하게 평면 내에 있지 않을 수 도 있다. 그러나, 실제로, TTV, 뒤틀림, 및 구부러짐은 통상적으로 경미하여, 정밀 접근법에서, 중간 지점은 전면 및 후면 사이에 대략 동일한 거리인 가상 중심면 내에 있다고 말할 수 있다.
웨이퍼는 하나 이상의 불순물을 포함하여 웨이퍼에 다양한 요구되는 특성을 제공할 수 있다. 예컨대, 웨이퍼는 P형 웨이퍼 (즉, 주기율표에서 3족의 원소, 대부분 통상적으로 붕소로 도핑된 웨이퍼) 또는 N형 웨이퍼 (즉, 주기율표에서 5족의 원조, 대부분 통상적으로 비소로 도핑된 웨이퍼) 일 수 있다. 바람직하게는, 웨이퍼는 약 0.004Ω-cm 내지 약 50Ω-cm의 저항을 가지는 P형 웨이퍼이다.특히, 바람직한 실시예에서, 웨이퍼는 약 1Ω-cm 내지 약 20Ω-cm의 저항을 가지는 P형 웨이퍼이다. 다른 특히 바람직한 실시예에서, 웨이퍼는 0.01Ω-cm 내지 1.0Ω-cm의 저항을 가지는 P형 웨이퍼이다.
Cz 법을 사용하여 제조된 웨이퍼는 통상적으로 약 5x1017atom/cm3내지 약 9x1017atom/cm3(다시 말하면, 약 10 ppm 내지 약 18 ppm (즉, 웨이퍼의 1,000,000 전체 원자당 약 10 산소 원자 내지 약 18 산소 원자))(ASTM 표준 F-121-80), 및 가장 통상적으로는 약 6x1017atom/cm3내지 약 8.5x1017atom/cm3(즉, 약 12ppm 내지 17ppm) 인 산소 농도를 가진다. 웨이퍼의 산소 석출 반응은 필수적으로 이상적인 석출 웨이퍼에서 산소 농도로부터 분리된다; 따라서, 웨이퍼 개시 재료는 Cz 방법에 의하여 도달할 수 있는 범위 내에 또는 범위 외에도 있는 산소 농도를 가질 수 있다. 부가하여, 약 750℃ 내지 약 350℃의 범위를 통과하는 실리콘의 용융점 (즉, 약 1410℃) 으로부터의 단결정 실리콘 잉곳의 냉각 속도에 따라, 산소 석출 핵형성 중심이 형성될 수 있다. 이들 중심이 약 1250℃를 초과하지 않는 온도에서 실리콘을 열처리함으로써 용해될 수 있다고 가정하면, 개시 재료의 이들 핵형성 중심의 존재 또는 부재는 통상적으로 본 발명에 중요하지 않다.
본 발명은, 보이드 풍부 웨이퍼 개시 재료로 사용될 때 특히 유용하다. "보이드 풍부 웨이퍼 (void-rich wafer)" 라는 구문은 비교적 다수의 결정 격자 공석 응집을 포함하는 웨이퍼에 관한 것이다. 이들 응집은 통상적으로, 최대 크기로 적어도 약 0.01㎛ 인 8면체 구조를 가진다. 웨이퍼의 대부분에서, 이들응집은 보이드의 형태이다; 반면, 웨이퍼의 표면에서는 이들 응집은 피트 (즉, COPs) 의 형태로 나타난다. 웨이퍼 표면 상의 피트는 레이저 기초 자동 검출기 (때로는, "레이저 기초 표면 검출기 (laser-based surface inspection tool)" 또는 "웨이퍼 표면 파티클 카운터 (wafer surface particle counter)" 라고 칭하는) 로 검출될 수 있어서, 표면이 장치의 레이저로 스캔될 때, 피트에 의하여 방출된 광 산란 현상을 감지한다. 적합한 상업적으로 사용가능한 자동 검출기의 예는 KLA 텐코 (Mountain View, CA) 의 Surfscan 6220; 및 ADE Optical System Corp. (Charlotte, NC) 의 CR80, CR81, 및 CR82를 포함한다. 본 발명과의 사용으로 특히 바람직한 보이드 풍부 웨이퍼 개시 재료는, 약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기로 측정될 때, 적어도 약 0.5/cm2의 평균 광 산란 현상 농도를 가진다. 보다 바람직하게는, 이 평균 광 산란 현상 농도는 약 0.5/cm2내지 약 10/cm2, 보다 바람직하게는 약 0.5/cm2내지 약 3.5/cm2, 그리고 가장 바람직하게는 약 0.6/cm2내지 약 1.6/cm2이다. 보이드 풍부 웨이퍼는 특히 바람직한 개시 재료이며, 이것은 상기 보이드 풍부 웨이퍼는 비교적 저비용 프로세스, 예컨대 통상적인 개방-구조 Cz 프로세스로 형성된 실리콘 잉곳으로부터 슬라이스될 수 있기 때문이다.
B. 에피택시얼 적층
본 발명에 따라 제조된 단결정 실리콘 웨이퍼는 그 위에 적층된 에피택시얼 실리콘층을 가지는 표면을 구비한다. 에피택시얼층은 전체 웨이퍼 상에, 또는 웨이퍼의 일부 상에만 적층될 수 있다. 도 1을 참조하여, 에피택시얼층은 바람직하게는 웨이퍼의 전면 (3) 상에 적층된다. 특히 바람직한 실시예에서, 에피택시얼층은 웨이퍼의 전체 전면 (3) 상에 적층된다. 에피택시얼층이 웨이퍼의 다른 어떤 부분 상에 적층되도록 하는 것이 바람직한 가의 여부는 의도되는 웨이퍼의 사용에 좌우될 것이다. 대부분의 적용에서, 웨이퍼의 다른 어떤 부분 상에서의 에피택시얼층의 존재 또는 부재는 중요하지 않다.
앞서 주목된 바와 같이, Cz 방법으로 제조된 잉곳으로부터 슬라이스된 단결정 실리콘 웨이퍼는 종종 그 표면 상에 COPs를 가진다. 그러나, 집적 회로 제조용으로 사용된 웨이퍼는 일반적으로 필수적으로 COPs로 구성되지 않는 표면을 가지도록 요구된다. 필수적으로 COP 가 없는 표면을 가지는 웨이퍼는 웨이퍼의 표면 상에 에피택시얼 실리콘층을 적층시킴으로써 제조될 수 있다. 이러한 에피택시얼층은 COPs를 채우고, 결과적으로 평활 웨이퍼 표면을 생성한다. 이것은 최근 과학 연구의 논제가 되어왔다. Schmolke 외, The Electrochem. Soc. Proc,. vol. PV98-1, p.855 (1998); Hirofumi 외, Jpn. J. Appl. Phys.,vol. 36, p.2565 (1997) 을 참조 바란다. 출원인은 본 발명에 따라, 웨이퍼 표면 상의 COPs는 적어도 약 0.1㎛ 의 에피택시얼 실리콘층 두께를 사용함으로써 제거될 수 있다는 것을 발견하였다. 바람직하게는, 에피택시얼층은 적어도 약 0.1㎛ 및 약 2㎛ 이하의 두께를 가진다. 보다 바람직하게는, 에피택시얼층은 0.25㎛ 내지 약 1㎛, 가장 바람직하게는 약 0.65㎛ 내지 약 1㎛ 의 두께를 가진다.
바람직한 에피택시얼층의 두께는 에피택시얼층이 COPs의 제거에 부가하여 웨이퍼 표면에 전기적 특성을 제공하는 데 사용된다면, 변할 수 있다는 것이 주목되어야 한다. 예컨대, 웨이퍼 표면 근처의 불순물 농도 프로파일의 정밀 제어는 에피택시얼층을 사용하여 달성될 수 있다. 에피택시얼 층이 COPs를 제거하는 것에 부과하여 목적을 위하여 사용되는 곳에서, 이러한 목적은 COPs를 제거하는 데 사용되는 바람직한 두께 보다 큰 에피택시얼층 두께를 요구할 수 있다. 이러한 예에서, 부과적인 요망되는 효과를 바람직하게 달성하기 위한 최소 두께가 사용된다. 웨이퍼로의 보다 두꺼운 층의 적층은 일반적으로 덜 상업적으로 바람직하며, 이것은 보다 얇은 층의 형성은 보다 긴 적층 시간 및 반응 용기의 보다 빈번한 세정을 요한다.
웨이퍼가 그 표면 상에 실리콘 산화물층 (예컨대, 상온에서 대기에 노출될 때 실리콘 표면 상에서 형성하고, 일반적으로 약 10Å 내지 약 15Å 의 두께를 가지는 천연 실리콘 산화물층) 을 가진다면, 실리콘 산화물층은 바람직하게는 에피택시얼층이 표면 상으로 적층되기 전에, 웨이퍼의 표면으로부터 제거된다. 여기서 사용되는 바와 같이, "실리콘 산화물층 (silicon oxide layer)" 이라는 구문은 화학적으로 산소 원자에 속박된 실리콘 원자의 층에 관한 것이다. 통상적으로, 이러한 실리콘 산화물층은 실리콘 원자당 약 2.0 산소 원자를 함유한다.
본 발명의 바람직한 실시예에서, 실리콘 산화물층의 제거는 바람직하게는 실리콘 산화물층이 표면으로부터 제거될 때 까지 필수적으로 산화제로 구성되지 않은대기 (가장 바람직하게는 대기는 산화제가 없다) 에서 웨이퍼의 표면을 가열시킴으로써 달성될 수 있다. 특히, 바람직한 실시예에서, 웨이퍼의 표면은 적어도 약 1100℃ 의 온도로, 보다 바람직하게는 적어도 약 1150℃ 의 온도로 가열된다. 본 가열은 바람직하게는 영족 가스 (예컨대, He, Ne 또는 Ar), H2, HF 가스 또는 이들의 혼합으로 구성된 대기로 웨이퍼의 표면을 노출시키는 동안 실행된다. 보다 바람직하게는, 대기는 HF 가스, H2, 또는 이들의 혼합을 구비한다; 영족 가스를 포함하는 대기는 웨이퍼의 표면에 피트가 형성되도록 하는 경향이 있다. 가장 바람직하게는, 대기는 필수적으로 H2로 구성된다. 비록 N2를 함유하는 대기가 사용될 수 있어도, 이러한 대기는 표면 상에 후속의 에피택시얼 적층을 방해하는 표면 상에 질화물을 형성시키는 경향이 있으므로, 덜 바람직하다.
통상적으로, H2가 존재하는 웨이퍼를 가열시킴으로써 실리콘 산화물층을 제거하는 에피택시얼 적층 프로토콜은, 웨이퍼가 고온 (예컨대, 약 1000℃ 내지 1250℃) 으로 가열된 후, 주기 (즉, 통상적으로 약 10초 내지 약 90초) 동안 그 온도에서 베이킹되도록 한다. 그러나, 본 발명에 따라, 웨이퍼의 표면이 H2를 함유하는 대기에서 약 1100℃ (및 보다 바람직하게는, 약 1150℃) 로 가열된다면, 실리콘 산화물층은 후속의 베이킹 단계 없이 제거되며, 이로써 베이킹 단계가 불필요하게 된다는 것이 발견되었다. 베이킹 단계의 제거는 웨이퍼를 제조하는 데 요구되는 시간을 단축시켜, 따라서 상업적으로 바람직하다.
본 발명의 바람직한 실시예에서, 웨이퍼 표면이 가열되어 실리콘 산화물층을 제거하고, 이후 표면은 실리콘을 함유하는 대기에 노출되어 에피택시얼층을 표면 상에 적층시킨다. 보다 바람직하게는, 표면은 실리콘 산화물층이 제거된 후, 30초 이하로, 보다 바람직하게는 실리콘 산화물층이 제거된 후 약 20초 이내에, 그리고 가장 바람직하게는 실리콘 산화물층이 제거된 후 약 10초 이내에 실리콘을 함유하는 대기로 노출된다. 특히, 바람직한 실시예에서, 웨이퍼 표면은 적어도 약 1100℃ (보다 바람직하게는, 적어도 약 1150℃) 의 온도로 가열된 후, 웨이퍼 표면이 그 온도에 도달한 후 30 초 이하로 실리콘을 함유하는 대기에 노출된다. 보다 바람직하게는, 표면은 웨이퍼 표면이 약 1100℃ 에 도달한 후 20초 이내로, 그리고 가장 바람직하게는 웨이퍼 표면이 약 1100℃에 도달한 후 10초 이내 이하로 실리콘을 함유하는 대기에 노출된다. 실리콘 산화물층의 제거 이후 약 10초 동안 실리콘 적층을 시작하기 위한 대기 (waiting) 는 웨이퍼의 온도가 안정화되고, 균일화되도록 한다.
실리콘 산화물층의 제거시, 웨이퍼는 바람직하게는 슬립을 유발하지 않는 속도로 가열된다. 보다 자세하게는, 웨이퍼가 상당히 빠르게 가열되면, 웨이퍼 내에 서로 다른 평면이 서로에 관하여 시프트하도록 (즉, 슬립) 하는 데 충분한 내부 응력을 생성할 것인 열변화가 형성될 것이다. 약간 도핑된 웨이퍼 (예컨대, 붕소로 도핑되고, 약 1Ω-cm 내지 약 10Ω-cm의 저항을 가지는 웨이퍼) 는 특히 슬립하기에 허용가능한 것으로 발견되었다. 본 문제점을 방지하기 위하여, 웨이퍼는 바람직하게는 약 20℃/sec 내지 약 35℃/sec 의 평균 속도에서 상온에서실리콘 산화물 제거 온도까지 가열된다.
에피택시얼 적층은 바람직하게는 화학적 기상 증착으로 실행된다. 일반적으로 말해서, 화학적 기상 증착은 에피택시얼 적층 반응기, 예컨대 EPI CENTURA 반응기 (어플라이드 머티리얼즈, 산타클라라, 캘리포니아) 에서 실리콘을 함유하는 대기에 웨이퍼의 표면을 노출시키는 단계를 포함한다. 본 발명의 바람직한 실시예에서, 웨이퍼의 표면은 실리콘을 함유하는 휘발성 기체 (예컨대, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl, 또는 SiH4) 를 함유하는 대기에 노출된다. 대기는 또한 바람직하게는 캐리어 가스 (가장 바람직하게는 H2) 를 함유한다. 일실시예에서, 에피택시얼 적층 동안 실리콘의 소스는 SiH2Cl2또는 SiH4이다. SiH2Cl2가 사용되면, 적층시 반응기 압력은 바람직하게는 약 500 Torr 내지 약 760 Torr이다. 한편, SiH4가 사용되면, 반응기 압력은 바람직하게는 약 100 Torr 이다. 가장 바람직하게는, 적층시 실리콘의 소스는 SiHCl3이다. 이것은 다른 소스들 보다 상당히 저렴하다. 부가하여, SiHCl3를 사용하는 에피택시얼 적층은 대기압에서 실행될 수 있다. 이것은, 어떠한 진공 펌프도 요구되지 않고, 반응기 챔버는 붕괴를 방지할 만큼 견고할 필요가 없으므로 유리하다. 또한, 안전 위험성이 줄어들고, 반응기 챔버로 공기가 새는 것이 줄어든다.
에피택시얼 적층시, 웨이퍼 표면의 온도는 바람직하게는 실리콘을 함유하는대기가 표면상에 다결정 실리콘을 적층시키도록 하는 것을 방지하는 데 충분한 온도에서 유지된다. 일반적으로, 이 주기동안 표면의 온도는 바람직하게는 적어도 약 900℃이다. 보다 바람직하게는, 표면은 온도는 약 1050℃ 내지 약 1150℃에서 유지된다. 가장 바람직하게는, 표면의 온도는 실리콘 산화물 제거 온도에서 유지된다.
에피택시얼 적층의 성장 속도는 바람직하게는, 적층이 대기압에서 실행될 때, 약 3.5㎛/min 내지 약 4.0㎛/min이다. 이것은, 예컨대 약 1150℃ 의 온도에서 필수적으로 약 2.5 mole% SiHCl3및 약 97.5 mole% H2로 구성되는 대기를 사용함으로써 달성될 수 있다.
의도된 웨이퍼의 사용이 에피택시얼층이 불순물을 포함하는 것을 요한다면, 실리콘을 함유하는 대기는 또한 바람직하게는 불순물을 포함한다. 예컨대, 에피택시얼층이 붕소를 함유한다는 것은 종종 바람직하다. 이러한 층은, 예컨대 적층시 대기에서 B2H6을 포함함으로써 제조될 수 있다. 요망되는 특성 (예컨대, 저항) 을 획득하는 데 필요한 대기에서의 B2H6의 몰분율은, 에피택시얼 적층시 특정 물질로부터의 붕소 아웃 확산량, 오염물로서 반응기 및 기판에 존재하는 P형 불순물 및 N형 불순물의 양, 및 반응기 압력 및 온도와 같은 몇몇 인자에 좌우될 것이다. 출원인은 약 1125℃ 의 온도에서 그리고 약 1 atm. 의 압력에서 약 0.03 ppm 의 B2H6(즉, 전체 가스의 1,000,000 몰당 약 0.03 몰의 B2H6) 을 함유하는 대기를 성공적으로 사용하여 약 10Ω-cm 의 저항을 가지는 에피택시얼층을 획득하였다.
바람직한 두께를 가지는 에피택시얼층이 형성되기만 하면, 실리콘을 함유하는 대기는 바람직하게는 영족 기체, H2, 또는 이들의 혼합으로, 그리고 보다 바람직하게는 H2단독으로 반응 챔버로부터 제거된다. 결국, 웨이퍼는 바람직하게는 약 700℃ 의 온도로 냉각된 후, 에피택시얼 적층 반응기로부터 제거된다.
종래의 에피택시얼 적층 프로토콜은 통상적으로 에피택시얼 적층 이후의 세정 단계를 포함하여 에피택시얼 적층시 형성된 부산물을 제거한다. 본 단계는, 이러한 부산물이 대기와 반응한다면 발생하는 시간-의존 헤이즈 (haze) 를 방지하는 데 사용된다. 부가하여, 본 단계는 표면을 패시배이트하는 (passivate) (즉, 보호하는) 경향이 있는 에피택시얼 표면 상에 실리콘 산화물층을 형성한다. 종래의 에피택시얼 적층 후 세정 방법은, 예컨대 당업자에게 잘 공지된 다수의 세정액 중 어느 것에 에피택시얼 표면을 함침시키게 한다. 이들 용액은, 예컨대 피란하 (piranha) 혼합물 (즉, 황산 및 과산화수소의 혼합), SC-1 혼합 (즉, H2O, H2O2, 및 NH4OH 의 혼합, 또한 "RCA 표준 세정 1" 로 공지됨), 및 SC-2 혼합 (즉, H2O, H2O2, 및 HCl의 혼합, 또한 "RCA 표준 세정 2" 로 공지됨) 을 포함한다. 예컨대, W. Kern, "실리콘 웨이퍼 세정 기술의 발전 (The Evolution of Silicon Wafer Cleaning Technology)," J. Electrochem. Soc., Vol.137, No.6, 1887-92 (1990) 을 참조바란다. 이러한 많은 에피택시얼 적층 후 세정 단계는 비싼 습식 세정 장치, 큰 체적의 초청정 화학 제품, 및 부가적인 수율 손실을 종종 초래하는 부가적인 웨이퍼 핸들링을 요구한다. 그러나, 본 발명에 따라, 에피택시얼 적층 후 세정 단계가 일반적으로 다음 단계 (즉, 섹션 C에서 이하에 논의된 열처리 단계) 를 실행하기 전인 것이 필수적이지 않다라는 것을 발견하였다. 이것은 현재, 열처리 단계는 산화제, 바람직하게는 산소 가스를 함유하는 대기에서 실행된다는 사실에 기인한다고 고찰된다. 산화제는 적층 후 웨이퍼 표면 상에 남아 있는 에피택시얼 적층 부산물과 반응하는 것으로 고찰된다. 산화제 및 부산물 간의 본 반응은 웨이퍼 표면으로부터 방출하는 휘발성 물질을 생성시킨다. 에피택시얼 적층 부산물의 제거에 부가하여, 산화제는 또한 에피택시얼층을 패시베이트시키는 에피택시얼층 상에 산화물층을 형성시킨다. 따라서, 본 발명의 다음 단계를 실행하기 전에, 종래의 에피택시얼 적층후 세정 처리 (특히, 에피택시얼 적층 후 세정액과 웨이퍼를 접촉시키는 단계를 구비하는 처리) 를 사용할 필요가 없다.
C. 후속 열적 프로세싱 단계에서 웨이퍼의 산소의 석출 반응에 영향을 주기 위한 열처리
에피택시얼 적층 후, 웨이퍼는, 산소 석출의 이상적인 불균일 깊이 분포가 필수적으로 어떠한 전자 디바이스 제조 프로세스에서의 열 처리 주기 동안과 같이, 웨이퍼가 열처리될 때 웨이퍼 내에 형성하도록 하는 웨이퍼 내의 결정 격자 공석의 템플릿을 형성하도록 처리된다. 도 2는 본 발명에 따라 제조된 웨이퍼를 열처리시킴으로써 형성될 수 있는 한 산소 석출 분포를 도시한다. 본 특정 실시예에서, 웨이퍼 (1) 는 산소 석출이 없는 영역 (15, 15') ("노출 영역 (denudedzone)") 을 특징으로 한다. 이들 영역은 각각 전면 (3) 및 후면 (5) 에서 t 및 t' 의 깊이까지 연장한다. 바람직하게는, t 및 t'는 각각 약 10㎛ 내지 약 100㎛ 이며, 보다 바람직하게는 약 50㎛ 내지 약 100㎛ 이다. 산소 석출이 없는 영역 (15, 15') 사이에, 산소 석출의 실질적으로 균일한 농도를 가지는 영역 (17) 이 존재한다. 대부분의 적용에서, 영역 (17) 에서의 산소 석출 농도는 적어도 약 5x108석출/cm3, 및 보다 바람직하게는 약 1x109석출/cm3이다. 도 2의 목적은 당업자에게 본 발명의 일실시예 만을 설명함으로써 본 발명을 알리는 것을 돕고자 하는 것임이 인정되어야 한다. 본 발명은 그 실시예에 한정되지 않는다. 예컨대, 본 발명은 또한, 단지 하나의 노출 영역 (15) (2개의 노출 영역 (15, 15') 대신) 을 가지는 웨이퍼를 형성하는 데 사용될 수 있다.
결정 격자 공석의 템플릿을 형성하기 위하여, 웨이퍼는 일반적으로 우선, 산화제를 함유하는 산화 대기에서 가열된 후, 적어도 약 10℃/sec의 속도로 냉각된다. 웨이퍼 가열의 목적은: (a) 웨이퍼 전체에 걸쳐 균일하게 분포된 결정 격자 내의 자기 간극 및 공석쌍 (즉, 프렌켈 (Frenkel) 결함) 을 형성시키고, 및 (b) 웨이퍼 내에 존재하는 불안정한 산소 석출 핵형성 중심을 용해시킨다. 일반적으로, 보다 높은 온도로의 가열은 보다 많은 수의 프렌켈 결함이 형성되는 것을 초래한다. 냉각 단계의 목적은, 공석 농도가 웨이퍼의 중심에서 또는 그 근처에서 최대이고, 웨이퍼의 표면의 방향으로 감소하는 결정 격자 공석의 불균일 분포를 생성하는 것이다. 결정 격자 공석의 이 불균일 분포는 웨이퍼의 표면 근처의공석의 일부가 냉각 동안 표면으로 확산되어, 따라서 소멸되어 표면 근처의 공석의 농도가 보다 낮게 되는 결과를 초래한다는 사실에 의한 것이라고 고찰된다.
대부분의 적용에서, 웨이퍼는 바람직하게는 산화 대기에서 적어도 약 1175℃ 의 소크 온도로 가열된다. 보다 바람직하게는, 약 1200℃ 내지 약 1300℃, 및 가장 바람직하게는 약 1225℃ 내지 약 1250℃ 의 소크 온도로 가열된다. 웨이퍼의 온도가 바람직한 소크 온도에 도달할 때, 웨이퍼 온도는 바람직하게는 주기동안 소크 온도에서 유지된다. 바람직한 시간량은 일반적으로 약 10초 내지 약 15초 이다. 통상적으로, 현재 상업적으로 유용한 에피택시얼 적층 반응기에서, 웨이퍼는 바람직하게는 약 12초 내지 약 15초 동안 소크 온도에서 유지된다. 한편, 현재 통상적으로 상업적으로 유용한 RTA 노에서, 웨이퍼는 바람직하게는 약 10초 동안 소크 온도에서 유지된다.
본 발명의 일실시예에서, 산화 대기는 H2O 및 H2를 함유한다. 그러나, 보다 바람직하게는, 산화 대기 내의 산화제는 적어도 약 300 ppm (즉, 전체 가스의 1,000,000 몰당 300 몰의 O2) 의 농도에서 대기에 존재하는 산소 가스이다. 보다 바람직하게는, 산소 농도는 약 300 ppm 내지 약 2000 ppm, 가장 바람직하게는 약 300 ppm 내지 500 ppm 이다. 산화 대기의 잔존물은 바람직하게는 필수적으로 실리콘 표면 또는 산화제와 반응하기 않은 가스로 구성된다. 보다 바람직하게는, 가스의 잔존물은 필수적으로 영족 가스 또는 N2, 보다 바람직하게는 영족 가스, 및 가장 바람직하게는 Ar 로 구성된다. 산화 대기는 바람직하게는 가열시,적어도 에피택시얼 표면에 노출된다. 보다 바람직하게는, 산화 대기는 필수적으로 웨이퍼의 전체 표면에 노출된다. 가장 바람직하게는, 산화 대기는 노에서의 웨이퍼를 지지하는 구조와 접하는 웨이퍼의 부분을 뺀, 웨이퍼의 전체 부분에 노출된다.
산화 대기에서의 웨이퍼의 열 처리 이후, 웨이퍼는 급속히 냉각된다. 본 냉각 단계는 열처리가 행해지는 동일한 산화 대기에서 편리하게 실행될 수 있다. 또는, 웨이퍼 표면과 반응하지 않을 것인 대기에서 실행된다. 바람직하게는, 웨이퍼는 적어도 약 10℃/sec 의 속도로 냉각된다. 보다 바람직하게는, 웨이퍼는 적어도 약 15℃/sec , 보다 바람직하게는 적어도 약 20℃/sec, 및 가장 바람직하게는 적어도 약 50℃/sec 의 속도로 냉각된다. 본 급속 냉각 속도는, 바람직하게는 단결정 실리콘을 통하여 결정 격자 공석이 확산되는 온도 범위를 통하여 웨이퍼의 온도가 감소될 때 사용된다. 웨이퍼가 결정 격자 공석이 비교적 이동적인 온도 범위 외부의 온도로 냉각되기만 하면, 냉각 속도는 웨이퍼의 석출 특성에 큰 영향을 미치지 않으며, 따라서 협소하게 결정적이지 않다. 일반적으로, 결정 격자 공석은 약 1000℃ 이상의 온도에서 비교적 이동적이다.
특히, 바람직한 실시예에서, 웨이퍼의 평균 냉각 속도는 웨이퍼의 온도가 소크 온도에서 소크 온도 이하의 약 150℃ 인 온도로 떨어질 때, 적어도 약 10℃/sec.(보다 바람직하게는 적어도 약 15℃/sec., 보다 바람직하게는 적어도 약 20℃/sec., 및 가장 바람직하게는 적어도 약 50℃/sec.) 이다. 특히, 다른 바람직한 실시예에서, 웨이퍼의 평균 냉각 속도는 웨이퍼의 온도가 소크 온도에서 소크 온도 이하의 약 250℃ 인 온도로 떨어질 때, 적어도 약 10℃/sec.(보다 바람직하게는 적어도 약 15℃/sec., 보다 바람직하게는 적어도 약 20℃/sec., 및 가장 바람직하게는 적어도 약 50℃/sec.) 이다.
가열 및 급속 냉각은, 예컨대 웨이퍼가 고전원 램프의 뱅크에 의하여 가열되는 다수의 상업적으로 사용가능한 급속 열적 어닐링 ("RTA") 노들 중 어느 곳에서 실행될 수 있다. RTA 노는 실리콘 웨이퍼를 급속으로 가열시킬 수 있다. 예컨대, 많은 RTA 노는 상온에서 1200℃ 까지 수초 안에 가열시킬 수 있다. 적합한 상업적으로 사용가능한 노의 예는 AG Associates (Mountain View, CA) 및 어플라이드 머티리얼즈 (산타 클라라, CA) 의 CENTURA??RTP를 포함한다.
또는, 가열 및 급속 냉각은, 요구되는 냉각 속도가 반응기 내에서 달성될 수 있다면, 에피택시얼 적층 반응기에서 실행될 수도 있다. 출원인은 가열 및 냉각 단계는 EPI CENTURA 반응기에서 실행될 수 있다고 결정하였다. 도 3 및 도 7을 참조하여, 이러한 반응기는 웨이퍼를 지지하기 위한 서셉터 (101) 를 포함한다. 서셉터 (101) 는 웨이퍼 리프트 축 (107) 의 구멍 (106) 내에 미끄러지도록 장착된 서셉터 지지 축 (105) 의 암 (103) 상에 고정되게 장착된다. 웨이퍼 리프트 축은 반응기의 하부 돔 (미도시) 에서의 원통형 개구부 내에 수직 이동을 위하여 장착된다. 공기 메카니즘 (pneumatic mechanism) (미도시) 는 서셉터 지지 축 (105) 및 웨이퍼 리프트 축 (107) 을 요구되는 바와 같이 함께 또는 독립적으로 수직으로 이동시키도록 동작가능하다. 본 메카니즘은 또한 구멍 (106) 내의 서셉터 지지 축 (105) 을 회전시키도록 동작가능하여, 서셉터 (101) 및 웨이퍼가 회전될 수 있다. 서셉터는 서셉터에서의 개구부에 미끄러지도록 장착된 고정핀 (109) 을 포함하여 상기 고정핀의 하부 단부에서 웨이퍼 리프트 축의 스톱 (111) 과 맞물린다. 핀 (109) 의 상부 단부는 웨이퍼를 지지할 수 있다. 통상적으로, 핀 (109) 은 반응기로부터의 및 반응기로의 전달동안 웨이퍼를 지지하는 데 만 사용되어 왔다.
EPI CENTURA 반응기에서 열처리를 위한 웨이퍼를 위치시키기 위하여, 웨이퍼는 고정 핀 (109) 사이에 꼭 맞는 크기인, 블래이드 (blade) (113) 에 의해서와 같이, 반응기로 전달된다 (도 7 참조). 서셉터 지지 축 (105) 및 웨이퍼 리프트 축 (107) 은 도 3에 도시된 교환 위치로부터 도 4에 도시된 홈 위치로 상향하여 이동된다. 서셉터 지지 축 (105) 의 상향 이동은 핀 (109) (웨이퍼 리프트 축 (107) 와 맞물린) 이 웨이퍼의 후면과 맞물려서 블래이드 (113) 로부터 웨이퍼를 들어올리도록 한다. 이후, 블래이드는 반응기로부터 제거된다. 도 5를 참조하여, 서셉터 지지 축 (105) 은 이후, 더 상향으로 이동되는 반면, 웨이퍼 리프트 축 (107) 은 정지하고 있다. 이것은, 서셉터 (101) 의 상부면이 웨이퍼와 접할 때 까지, 핀 (109) 이 서셉터 (101) 에 관하여 하부로 미끄러지도록 한다. 그후, 서셉터 (101) 는 웨이퍼를 지지한다. 그 동안, 지지 축 (105) 은 서셉터 (101) 가 링 (115) 과 동일 평면에 있을 때 까지 계속하여 상향 이동한다. 이 때, 서셉터는 프로세스 위치에 있다. 이후, 고전력 램프 (미도시) 의 뱅크는웨이퍼가 프로세스 위치에서 서셉터 (101) 에 의하여 지지되는 동안, 웨이퍼를 가열시키기 위하여 활성화된다. 바람직하게는, 서셉터 (101) 및 웨이퍼는 가열되는 동안 회전되어, 웨이퍼가 보다 균일하게 가열된다.
EPI CENTURA 반응기에서 웨이퍼의 통상적인 평균 냉각 속도 (즉, 약 10℃/sec 내지 15℃/sec) 는 결정 격자 공석이 비교적 이동적인 온도에서 RTA 노에서 달성될 수 있는 통상적인 평균 냉각 속도 (즉, 약 70℃/sec 내지 100℃/sec) 보다 훨씬 작은 경향을 가지는 것으로 알려졌다. 이것은, 부분적으로, 웨이퍼와 접하는 서셉터 (101) (도 5 참조) 가 가열이 완료된 후, 약간의 시간동안 뜨겁게 남아 있는다는 사실에 기인한다. 그러므로, 냉각 속도를 증가시키기 위하여, 웨이퍼는 바람직하게는 서셉터 (101) 로부터 가능한 먼 위치로 이동된다. 이것은 가열이 완료된 직후, 도 6에 도시된 교환 위치로 서셉터 지지 축 (105) 을 하강시킴으로써 달성될 수 있다. 교환 위치에서, 웨이퍼는 핀 (109) 에 의하여만 지지되어, 실질적으로 웨이퍼의 모든 후면 및 모든 전면은 어떠한 다른 고형의 뜨거운 표면 (핀 (109) 제외) 과도 접하지 않는다. 또한, 웨이퍼는 서셉터 (101) 로부터 가능한 멀게 위치된다. 서셉터 (101) 로부터 웨이퍼를 들어올림으로써, 웨이퍼의 냉각 속도는 대략 2배 (즉, 냉각의 평균 속도가 약 10℃/sec 내지 15℃/sec 의 범위에서 약 25℃/sec 내지 약 30℃/sec 의 범위로 증가한다) 가 될 수 있다.
본 발명에 따라 제조된 불균일 공석 프로파일은 웨이퍼가 후속으로 가열될때, 산소 석출을 위한 템플릿이다. 특히, 웨이퍼 (1) (도 2 참조) 가 가열될 때, 산소는 급속히 밀집하여 보다 높은 공석 농도를 함유하는 웨이퍼 (1) 의 영역 (17) 에서 석출 (52) 을 형성하나, 보다 낮은 공석 농도를 함유하는 웨이퍼 표면 (3, 5) 근처의 영역 (15, 15') 에서는 밀집하지 않는 경향이 있을 것이다. 통상적으로, 산소는 약 500℃ 내지 약 800℃ 의 온도에서 핵형성하고, 약 700℃ 내지 약 1000℃ 의 온도에서 석출을 성장시킨다. 따라서, 예컨대, 웨이퍼에서의 산소 석출 (52) 의 불균일 분포는 전자 디바이스 제조 프로세스의 열처리 주기 동안 형성될 수 있으며, 이러한 열처리 주기는 종종 800℃ 근처의 온도에서 실행된다.
이미 논의된 바와 같이, 표면 상에 비교적 다수의 COPs 및 벌크 내에 보이드를 가지는 보이드 풍부 웨이퍼 개시 재료를 처리하기 위하여 본 발명을 사용하는 것은 특히 유리하다. 도 8은 열처리 이후의 본 발명의 프로세스를 사용하여 보이드 풍부 웨이퍼 개시 재료로부터 제조된 에피택시얼 웨이퍼를 위한 결정 격자 공석 응집 (51) 프로파일 및 산소 석출 (52) 프로파일의 예를 도시한다. 에피택시얼층 (50) 은 웨이퍼 (1) 의 외부면 (3, 4, 및 6) (본 특정 실시예에서 에피택시얼층은 후면 (5) 상에 있지 않다) 상에 있다. 에피택시얼층은 필수적으로 모든 COPs 에 채워졌으므로, 웨이퍼는 평활하고, 필수적으로 COP가 없는 면 (2, 8) 을 가진다. 바람직하게는, 본 에피택시얼 표면은 약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기에 의하여 측정될 때, 약 0.06/cm2이하의 평균 광 산란 현상 농도를 가진다.산소 석출 (52) 의 프로파일은 도 2의 산소 석출 프로파일과 유사하고, 고유 게터링용으로 충분하다. 완전히 벌크 내의 공석 응집 (51) 의 프로파일 (즉, 벌크 내의 은 보이드의 프로파일) 은 필수적으로 본 발명의 프로세스 전체에 걸쳐 동일하고, 표면 (2, 8) 및 응집 (51) 사이의 배리어로서 작용하는 에피택시얼층 (50) 의 존재로 인하여 웨이퍼 (1) 의 표면 (2, 8) 에 영향을 미치는 경향은 없다. 따라서, 본 발명은, 고유 게터링 성능 및 보이드 풍부 웨이퍼 개시 재료로부터 필수적으로 COP 가 없는 표면을 가지는 실리콘 웨이퍼를 형성하게 하여, 비교적 저비용으로 제조될 수 있으므로, 부분적으로 상업적으로 유용하다.
보이드 풍부 웨이퍼 개시 재료가 사용된다면, 본 발명에 따라 생성된 웨이퍼는, 통상적으로 에피택시얼층 및 상기 에피택시얼층 하부의 적어도 0.2㎛를 연장하는 실리콘층 (즉, 에피택시얼층에서 웨이퍼의 중심면을 향하여 측정될 때, 적어도 0.2㎛의 두께를 가지는 층) 이 웨이퍼로부터 제거된다면, 적어도 약 0.5/cm2의 평균 광 산란 현상 농도를 가지는 (약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기로 측정될 때) 웨이퍼 상의 표면이 생성될 수 있는 것을 특징으로 한다. 특히, 바람직한 실시예에서, 본 광 산란 현상 농도는 약 0.5/cm2내지 약 10/cm2, 보다 바람직하게는 약 0.5/cm2내지 약 3.5/cm2, 및 가장 바람직하게는 약 0.6/cm2내지 약 1.6/cm2이다.에피택시얼층 및 부가적인 실리콘층은 당업자에게 일반적으로 공지되고 허용되는 다양한 연마 및 세정 기술로 웨이퍼로부터 제거될 수 있다. 바람직하게는, 연마 및 세정 기술은, 적어도 몇몇 환경에서, 약 0.02Ω-cm 미만인 저항을 가지는 단결정 실리콘 웨이퍼의 표면을 연마 및 세정할 수 있어서, 약 0.2/cm2이하의 평균 광 산란 현상 농도를 가지는 (다시, 약 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기로 측정될 때) 표면을 형성한다.
바람직한 실시예의 상기 설명은 당업자에게 본 발명, 그 원리, 및 그 실제적 응용을 알리기 위해서만 의도되며, 따라서 당업자는 특정 사용의 요구에 가장 적합할 수 있는 다양한 형태의 본 발명을 적응시키고 적용시킬 수 있다. 그러므로, 본 발명은 상기 실시예에 한정되는 것이 아니고, 다양하게 변형될 수 있다.
상기 설명 및/또는 다음의 청구항에서 "구비한다 (comprise 또는 comprises))" 또는 "구비하는 (comprising)" 이라는 용어의 사용에 관하여, 출원인은 문맥이 요구하지 않는다면, 이들 단어는 배타적이라기 보다는, 포괄적으로 해석되어야 하는 기본적이고 명백한 이해로써 사용되는 것을 주목하고, 본 출원인은 이들 각 단어가 상기 설명 및/또는 다음의 청구범위의 해석시 그러하게 해석되고자 한다.

Claims (22)

  1. (a) 한면은 웨이퍼의 전면이고, 다른 한면은 웨이퍼의 후면인 2개의 일반적으로 평행인 주표면;
    (b) 상기 전면 및 상기 후면 사이에 있으며, 이들 면에 평행인 중심면;
    (c) 상기 전면으로부터 상기 중심면을 향하여 적어도 약 10㎛의 거리, D1을 연장하는 상기 웨이퍼의 영역을 구비하는 전면층; 및
    (d) 상기 중심면에서 상기 전면층으로 연장하는 상기 웨이퍼의 영역을 구비하는 벌크층을 구비하는 단결정 실리콘 웨이퍼로서,
    상기 웨이퍼는,
    (a) 상기 벌크층은 상기 전면층에서 보다 큰 결정 격자 공석 농도를 가지고,
    (b) 상기 결정 격자 공석은 상기 중심면에서 또는 그 근처에서 결정 격자 공석의 피크 밀도를 가지는 농도 프로파일을 가지고,
    (c) 상기 결정 격자 공석의 상기 농도는 일반적으로 상기 피크 밀도의 위치로부터 상기 웨이퍼의 상기 전면을 향하여 감소하는 결정 격자 공석의 불균일 분포를 가지고,
    상기 웨이퍼의 상기 전면은 그 위에 적층되고, 약 0.1㎛ 내지 약 2.0㎛ 의 두께를 가지는 에피택시얼층을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  2. 제 1 항에 있어서, 상기 웨이퍼의 저항은 1.0Ω-cm 내지 약 20Ω-cm인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  3. 제 1 항에 있어서, 상기 에피택시얼층은 약 0.25㎛ 내지 약 1.0㎛ 의 두께를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  4. (a) 한면은 웨이퍼의 전면이고, 다른 한면은 웨이퍼의 후면인 2개의 일반적으로 평행인 주표면;
    (b) 상기 전면 및 상기 후면 사이에 있으며, 이들 면에 평행인 중심면;
    (c) 상기 전면으로부터 상기 중심면을 향하여 적어도 약 10㎛의 거리, D2을 연장하는 상기 웨이퍼의 영역을 구비하는 전면층; 및
    (d) 상기 중심면에서 상기 전면층으로 연장하는 상기 웨이퍼의 영역을 구비하는 벌크층을 구비하는 단결정 실리콘 웨이퍼로서,
    상기 웨이퍼는,
    (a) 상기 벌크층은 상기 전면층에서 보다 큰 결정 격자 공석 농도를 가지고,
    (b) 상기 결정 격자 공석은 상기 중심면에서 또는 그 근처에서 결정 격자 공석의 피크 밀도를 가지는 농도 프로파일을 가지고,
    (c) 상기 결정 격자 공석의 상기 농도는 일반적으로 상기 피크 밀도의 위치로부터 상기 웨이퍼의 상기 전면을 향하여 감소하는 결정 격자 공석의 불균일 분포를 가지고;
    상기 웨이퍼의 상기 전면은 그 위에 적층된 에피택시얼층을 가지고, 상기 에피택시얼층은 0.12㎛ 이상의 직경을 가지는 폴리스티렌 구 (polystyrene sphere) 에 대응하는광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기 (laser-based auto inspection tool) 로 측정될 때, 약 0.06/cm2이하의 평균 광 산란 현상 농도를 가지는 표면을 구비하고; 및
    상기 벌크층은 최대 크기로는 적어도 약 0.01㎛ 인 보이드 (void) 을 구비하는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  5. 제 4 항에 있어서, 상기 웨이퍼는 또한, 연마 및 세정 기술에 의하여 상기 에피택시얼층 및 적어도 0.2㎛의 상기 전면층을 제거하여 상기 레이저 기초 자동 검출기에 의하여 측정될 때, 적어도 약 0.5/cm2의 평균 광 산란 현상 농도를 가지는 표면을 구비하고, 상기 연마 및 상기 세정 기술은 상기 레이저 기초 자동 검출기에 의하여 측정될 때, 약 0.2/cm2이하의 평균 광 산란 현상 농도를 가지는 표면을 형성하기 위하여 약 0.02Ω-cm 미만의 저항을 가지는 단결정 실리콘 웨이퍼의 표면을 연마하고 세정할 수 있는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  6. (a) 한면은 웨이퍼의 전면이고, 다른 한면은 웨이퍼의 후면인 2개의 일반적으로 평행인 주표면;
    (b) 상기 전면 및 상기 후면 사이에 있으며, 이들 면에 평행인 중심면;
    (c) 상기 전면으로부터 상기 중심면을 향하여 약 100㎛ 의 거리를 연장하는 상기 웨이퍼의 영역을 구비하는 전면층; 및
    (d) 상기 중심면에서 상기 전면층으로 연장하는 상기 웨이퍼의 영역을 구비하는 벌크층을 구비하는 단결정 실리콘 웨이퍼로서,
    상기 벌크층은 실질적으로 균일한 산소 농도 및 결정 격자 공석 농도를 가져서, 상기 웨이퍼가 800℃에서 약 4시간 동안, 다음 1000℃에서 16시간 동안 어닐링되는 단계를 필수적으로 구성하는 산소 석출 열처리를 상기 웨이퍼에 실행함에 따라, 상기 웨이퍼는 상기 벌크층에서의 상기 석출의 피크 밀도가 상기 중심면 또는 그 근처에 있으며, 상기 전면층을 향하여 일반적으로 감소하는 상기 벌크층에서의 석출 농도를 가지는 농도 프로파일을 가지는 산소 석출을 함유하고;
    상기 웨이퍼의 상기 전면은 그 위에 적층되고, 약 0.1㎛ 내지 약 2.0㎛ 의 두께를 가지는 에피택시얼층을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  7. (a) 한면은 웨이퍼의 전면이고, 다른 한면은 웨이퍼의 후면인 2개의 일반적으로 평행인 주표면;
    (b) 상기 전면 및 상기 후면 사이에 그리고 이들 면에 평행인 중심면;
    (c) 상기 전면으로부터 상기 중심면을 향하여 약 100㎛ 의 거리를 연장하는 상기 웨이퍼의 영역을 구비하는 전면층; 및
    (d) 상기 중심면에서 상기 전면층으로 연장하는 상기 웨이퍼의 영역을 구비하는 벌크층을 구비하는 단결정 실리콘 웨이퍼로서,
    상기 벌크층은 실질적으로 균일한 산소 농도 및 결정 격자 공석 농도를 가져서, 상기 웨이퍼가 800℃에서 약 4시간 동안, 다음 1000℃에서 16시간 동안 어닐링되는 단계를 필수적으로 구성하는 산소 석출 열처리를 상기 웨이퍼에 실행함에 따라, 상기 웨이퍼는 상기 벌크층에서의 상기 석출의 피크 밀도가 상기 중심면 또는 그 근처에 있으며, 상기 전면층을 향하여 일반적으로 감소하는 상기 벌크층에서의 석출 농도를 가지는 농도 프로파일을 가지는 산소 석출을 함유하고;
    상기 벌크층은 최대 크기로는 적어도 약 0.01㎛ 인 보이드를 구비하고;
    상기 웨이퍼의 상기 전면은 그 위에 적층된 에피택시얼층을 가지고, 상기 에피택시얼층은 약 0.12㎛ 이상인 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기에 의하여 측정될 때, 약 0.06/cm2이하의 평균 광 산란 현상 농도를 가지는 표면을 구비하는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  8. 제 7 항에 있어서, 상기 웨이퍼는 연마 및 세정 기술에 의하여 상기 에피택시얼층 및 적어도 0.2㎛의 상기 전면층을 제거하여 상기 레이저 기초 자동 검출기에 의하여 측정될 때, 적어도 약 0.5/cm2의 평균 광 산란 현상 농도를 가지는 표면을 구비하고, 상기 연마 및 상기 세정 기술은 상기 레이저 기초 자동 검출기에 의하여 측정될 때, 약 0.2/cm2이하의 평균 광 산란 현상 농도를 가지는 표면을 형성하기 위하여 약 0.02Ω-cm 미만의 저항을 가지는 단결정 실리콘 웨이퍼의 표면을 연마하고 세정할 수 있는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  9. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조 방법으로서, 상기 방법은,
    상기 표면으로부터 실리콘 산화물층을 제거하기 위하여 필수적으로 산화제가 없는 대기에서 웨이퍼 개시 재료의 표면을 가열시키는 단계;
    상기 표면으로부터 상기 실리콘 산화물층을 제거한 후 약 30초 이내에, 에피택시얼 웨이퍼를 형성하기 위하여 상기 표면 상에 실리콘 에피택시얼층을 적층시키도록 실리콘을 함유하는 대기에 상기 표면을 노출시키는 단계;
    산화제를 함유하는 산화 대기에 상기 에피택시얼층을 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도 (soak temperature) 로 상기 에피택시얼 웨이퍼를 가열시키는 단계; 및
    적어도 약 10℃/sec 의 속도로 상기 가열된 에피택시얼 웨이퍼를 냉각시키는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  10. 제 9 항에 있어서, 상기 냉각 속도는 약 15℃/sec 이상인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  11. 제 9 항에 있어서, 상기 웨이퍼의 상기 평균 냉각 속도는, 상기 웨이퍼가 상기 소크 온도로부터 상기 소크 온도 이하의 약 150℃ 로 냉각할 때 약 15℃/sec 이상인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  12. 제 9 항에 있어서, 상기 실리콘 산화물층을 상기 표면으로부터 제거한 후 약 10초 이내에, 상기 표면은 상기 에피택시얼 웨이퍼를 형성하기 위하여 상기 표면 상에 상기 실리콘 에피택시얼층을 적층시키도록 실리콘을 함유하는 대기에 노출되는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  13. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조 방법으로서, 상기 방법은,
    상기 표면으로부터 실리콘 산화물층을 제거하기 위하여 필수적으로 산화제가 없는 대기에서 웨이퍼 개시 재료의 표면을 적어도 약 1100℃의 온도로 가열시키는 단계;
    상기 표면이 1100℃에 도달한 후 약 30초 이내에, 에피택시얼 웨이퍼를 형성하기 위하여 상기 표면 상에 실리콘 에피택시얼층을 적층시키도록 실리콘을 함유하는 대기에 상기 표면을 노출시키는 단계;
    산화제를 함유하는 산화 대기에 상기 에피택시얼층을 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 상기 에피택시얼 웨이퍼를 가열시키는 단계; 및
    적어도 약 10℃/sec 의 속도로 상기 가열된 에피택시얼 웨이퍼를 냉각시키는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  14. 제 13 항에 있어서, 상기 에피택시얼 웨이퍼의 상기 가열 및 상기 냉각 단계는 실리콘 에피택시얼층을 웨이퍼의 표면 상에 적층시키기 위하여 제조된 반응기에서 실행되며, 상기 에피택시얼 웨이퍼는 상기 가열 단계 동안 서셉터 상에 지지되고, 상기 냉각 단계 동안 상기 서셉터와의 접촉으로부터 제거되는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  15. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조 방법으로서, 상기 방법은,
    상기 표면으로부터 실리콘 산화물층을 제거하기 위하여 필수적으로 산화제가 없는 대기에서 웨이퍼 개시 재료의 표면을 적어도 약 1150℃의 온도로 가열시키는 단계;
    상기 표면이 1150℃에 도달한 후 약 30초 이내에, 에피택시얼 웨이퍼를 형성하기 위하여 상기 표면 상에 실리콘 에피택시얼층을 적층시키도록 실리콘을 함유하는 대기에 상기 표면을 노출시키는 단계;
    산화제를 함유하는 산화 대기에 상기 에피택시얼층을 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 상기 에피택시얼 웨이퍼를 가열시키는 단계; 및
    적어도 약 10℃/sec 의 속도로 상기 가열된 에피택시얼 웨이퍼를 냉각시키는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  16. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조 방법으로서, 상기 방법은,
    에피택시얼 웨이퍼를 형성하기 위하여 에피택시얼층을 웨이퍼의 표면 상에 적층시키는 단계;
    상기 에피택시얼층을 산화제를 함유하는 산화 대기에 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 상기 에피택시얼 웨이퍼를 가열시키는 단계; 및
    적어도 약 10℃/sec 의 속도로 상기 가열된 에피택시얼 웨이퍼를 냉각시키는 단계를 구비하고,
    상기 에피택시얼층은 상기 소크 온도로 가열되기 전에, 에피택시얼 적층후 세정액과 접촉하지 않는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  17. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조 방법으로서,
    상기 에피택시얼층은 약 0.1㎛ 이상 및 2.0㎛ 이하의 두께를 가지고,
    상기 방법은,
    산화제를 함유하는 산화 대기에 상기 에피택시얼층을 노출시키는 동안, 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 웨이퍼를 적어도 약 1175℃ 의 소크 온도로 가열시키는 단계; 및
    적어도 약 10℃/sec 의 속도로 상기 가열된 웨이퍼를 냉각시키는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  18. 제 17 항에 있어서, 상기 에피택시얼층은 약 0.25㎛ 내지 약 1.0㎛ 의 두께를 가지는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  19. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조 방법으로서, 상기 방법은,
    에피택시얼 웨이퍼를 형성하기 위하여 에피택시얼층을 웨이퍼 개시 재료의 표면 상에 적층시키는 단계;
    상기 에피택시얼층을 산화제를 함유하는 산화 대기에 노출시키는 동안, 적어도 약 1175℃ 의 소크 온도로 상기 에피택시얼 웨이퍼를 가열시키는 단계; 및
    적어도 약 10℃/sec 의 속도로 상기 가열된 에피택시얼 웨이퍼를 냉각시키는 단계를 구비하고,
    상기 웨이퍼 개시 재료의 상기 표면은, 그 위에 상기 에피택시얼층이 적층되기 전에, 약 0.12㎛이상의 직경을 가지는 폴리스티렌 구에 대응하는 광 산란 현상을 검출하도록 구성된 레이저 기초 자동 검출기에 의하여 측정될 때, 적어도 약 0.5/cm2의 평균 광 산란 현상 농도를 가지는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  20. 위에 적층된 에피택시얼층을 가지는 표면을 구비하는 실리콘 웨이퍼의 제조방법으로서, 상기 방법은,
    상기 표면으로부터 실리콘 산화물층을 제거하기 위하여 필수적으로 H2로 구성된 대기에서 적어도 약 1150℃ 의 온도로 웨이퍼 개시 재료의 표면을 가열시키는 단계;
    상기 표면이 1150℃에 도달한 후 약 10초 이내에, 에피택시얼 웨이퍼를 형성하기 위하여 상기 표면에 실리콘 에피택시얼층을 적층시키도록 SiHCl3을 함유하는 대기에 상기 표면을 노출시키는 단계;
    상기 에피택시얼층을 O2를 함유하는 산화 대기에 노출시키는 동안, 상기 에피택시얼 웨이퍼를 적어도 약 1175℃ 의 소크 온도로 가열시키는 단계; 및
    상기 가열된 에피택시얼 웨이퍼를 적어도 약 20℃/sec 의 평균 속도로 상기 소크 온도로부터 상기 소크 온도 이하의 250℃ 까지 냉각시키는 단계를 구비하고,
    상기 에피택시얼층은 약 0.65㎛ 내지 1.0㎛ 의 두께를 가지고, 상기 산화 대기에서의 상기 O2의 상기 농도는 약 300 ppm 내지 약 500 ppm 인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  21. 웨이퍼의 표면 상에 실리콘 에피택시얼층을 적층시키기 위하여 제조된 반응기에서 단결정 실리콘 웨이퍼를 가열시키고 급속 냉각시키는 방법으로서, 상기 방법은,
    적어도 약 1175℃ 의 소크 온도로 상기 웨이퍼를 가열시키는 단계; 및
    상기 가열된 웨이퍼를 적어도 약 10℃/sec 의 속도로 냉각시키는 단계를 구비하고,
    상기 웨이퍼는 상기 가열 단계 동안 서셉터 상에 지지되고, 상기 냉각 단계 동안 상기 서셉터와의 접촉으로부터 제거되는 것을 특징으로 하는 단결정 실리콘 웨이퍼의 가열 및 급속 냉각 방법.
  22. 제 21 항에 있어서, 상기 웨이퍼는 상기 냉각 단계 동안 핀 상에 지지되는 것을 특징으로 하는 단결정 실리콘 웨이퍼의 가열 및 급속 냉각 방법.
KR1020017005942A 1998-12-09 1999-11-18 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법 KR20010092733A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11154698P 1998-12-09 1998-12-09
US60/111,546 1998-12-09
US09/250,908 US6284384B1 (en) 1998-12-09 1999-02-16 Epitaxial silicon wafer with intrinsic gettering
US09/250,908 1999-02-16
PCT/US1999/027359 WO2000034999A2 (en) 1998-12-09 1999-11-18 An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof

Publications (1)

Publication Number Publication Date
KR20010092733A true KR20010092733A (ko) 2001-10-26

Family

ID=26809017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017005942A KR20010092733A (ko) 1998-12-09 1999-11-18 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법

Country Status (7)

Country Link
US (3) US6284384B1 (ko)
EP (1) EP1142010A2 (ko)
JP (1) JP2002532875A (ko)
KR (1) KR20010092733A (ko)
CN (1) CN1329751A (ko)
TW (1) TWI228549B (ko)
WO (1) WO2000034999A2 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800006B2 (ja) * 1998-08-31 2006-07-19 信越半導体株式会社 シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
KR100745311B1 (ko) * 1999-09-23 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 냉각 속도를 제어함으로써 단결정 실리콘을 성장시키는초크랄스키 방법
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
CN1312326C (zh) * 2000-05-08 2007-04-25 Memc电子材料有限公司 消除自动掺杂和背面晕圈的外延硅晶片
US6444027B1 (en) 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
WO2001086035A1 (en) * 2000-05-08 2001-11-15 Memc Electronic Materials, Inc. Epitaxial silicon wafer free from autodoping and backside halo
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
KR20030021185A (ko) * 2000-06-30 2003-03-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US6547875B1 (en) * 2000-09-25 2003-04-15 Mitsubishi Materials Silicon Corporation Epitaxial wafer and a method for manufacturing the same
KR100699814B1 (ko) * 2000-10-31 2007-03-27 삼성전자주식회사 제어된 결함분포를 갖는 반도체 에피택셜 웨이퍼 및 그의제조방법
DE10102126A1 (de) * 2001-01-18 2002-08-22 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Herstellen eines Einkristalls aus Silicium
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
KR20040037031A (ko) * 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
KR100920862B1 (ko) * 2001-12-21 2009-10-09 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Ｓｕｍｃｏ パーティクルモニター用シリコン単結晶ウェーハの製造方法
JP4236243B2 (ja) * 2002-10-31 2009-03-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
US7668730B2 (en) * 2002-12-17 2010-02-23 JPI Commercial, LLC. Sensitive drug distribution system and method
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP4487753B2 (ja) * 2004-12-10 2010-06-23 株式会社Ｓｕｍｃｏ シリコンウェーハ用のアルカリエッチング液及び該エッチング液を用いたエッチング方法
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Ｓｕｍｃｏ シリコン単結晶育成方法
JP2008545605A (ja) * 2005-05-19 2008-12-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率シリコン構造体およびその製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
DE102005045339B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US8104951B2 (en) * 2006-07-31 2012-01-31 Applied Materials, Inc. Temperature uniformity measurements during rapid thermal processing
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US9171909B2 (en) * 2008-08-04 2015-10-27 Goldeneye, Inc. Flexible semiconductor devices based on flexible freestanding epitaxial elements
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
JP2010141272A (ja) 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
JP5471359B2 (ja) * 2009-11-26 2014-04-16 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
US7972942B1 (en) * 2010-09-22 2011-07-05 Atomic Energy Council-Institute Of Nuclear Energy Research Method of reducing metal impurities of upgraded metallurgical grade silicon wafer by using epitaxial silicon film
DE102011000973A1 (de) * 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
JP5776670B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness
US11523752B2 (en) 2017-02-16 2022-12-13 Essenlix Corporation Assay for vapor condensates
CN113793800B (zh) * 2021-08-18 2024-04-09 万华化学集团电子材料有限公司 一种半导体单晶硅片的除杂工艺及制造工艺

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH0410544A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体装置の製造方法
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
EP0567075B1 (en) * 1992-04-22 2001-10-24 Denso Corporation A method for producing semiconductor device
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0824796A (ja) 1994-07-18 1996-01-30 Toshiba Corp 郵便物区分装置
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JPH0924796A (ja) 1995-07-13 1997-01-28 Tokai Rika Co Ltd バックル支持装置
JP3381816B2 (ja) * 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1253610C (zh) * 1997-04-09 2006-04-26 Memc电子材料有限公司 低缺陷密度、自间隙原子受控制的硅
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
DE69933777T2 (de) * 1998-09-02 2007-09-13 Memc Electronic Materials, Inc. Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering

Also Published As

Publication number Publication date
EP1142010A2 (en) 2001-10-10
TWI228549B (en) 2005-03-01
WO2000034999A2 (en) 2000-06-15
US6958092B2 (en) 2005-10-25
US20010032581A1 (en) 2001-10-25
WO2000034999A3 (en) 2000-11-16
WO2000034999A9 (en) 2001-04-19
JP2002532875A (ja) 2002-10-02
US6537655B2 (en) 2003-03-25
US20050098092A1 (en) 2005-05-12
US6284384B1 (en) 2001-09-04
CN1329751A (zh) 2002-01-02

Similar Documents

Publication Publication Date Title
US6284384B1 (en) Epitaxial silicon wafer with intrinsic gettering
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
TWI420599B (zh) 矽晶圓之製造方法
US6666915B2 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US20060075960A1 (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
EP1287188B1 (en) Epitaxial silicon wafer free from autodoping and backside halo
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US20020127766A1 (en) Semiconductor wafer manufacturing process
WO2003060982A2 (en) Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application