JPS5999727A - シリコンウエ−ハの製造方法 - Google Patents
シリコンウエ−ハの製造方法Info
- Publication number
- JPS5999727A JPS5999727A JP20964982A JP20964982A JPS5999727A JP S5999727 A JPS5999727 A JP S5999727A JP 20964982 A JP20964982 A JP 20964982A JP 20964982 A JP20964982 A JP 20964982A JP S5999727 A JPS5999727 A JP S5999727A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- diffusion layer
- phosphorus
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 22
- 229910052710 silicon Inorganic materials 0.000 title claims description 22
- 239000010703 silicon Substances 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims abstract description 7
- 235000012431 wafers Nutrition 0.000 claims description 69
- 229910052698 phosphorus Inorganic materials 0.000 claims description 39
- 239000011574 phosphorus Substances 0.000 claims description 39
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000002689 soil Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 5
- 238000004043 dyeing Methods 0.000 claims 1
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 21
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 abstract 2
- 229910019213 POCl3 Inorganic materials 0.000 abstract 1
- 238000005247 gettering Methods 0.000 abstract 1
- 239000000356 contaminant Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 7
- 238000011109 contamination Methods 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001164374 Calyx Species 0.000 description 1
- 229910020667 PBr3 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- IPNPIHIZVLFAFP-UHFFFAOYSA-N phosphorus tribromide Chemical compound BrP(Br)Br IPNPIHIZVLFAFP-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕 。
この発明、は各種半導体デバイス、の基板シリコン材料
、とな、るシリコンウェー/1の製造方法、に関する。
、とな、るシリコンウェー/1の製造方法、に関する。
近年、特、にMOS−LSIの高密度・、大畢積化技術
の進展、、に伴って、シリコンウェ−71に含まれる汚
染不純物が半導体線面、の製造歩、声や性能に犬。
の進展、、に伴って、シリコンウェ−71に含まれる汚
染不純物が半導体線面、の製造歩、声や性能に犬。
きく左右することが明らかとなってきた。
このシリコンウェーハの品質を劣化させる不純物は、ウ
ェーハ中に含まれるFe 、 Cu 、 Ni 等重金
属を中心とする不純物であり、この汚染不純物は、シワ
コンウェーハの原料のポリシリコン中に既に含まれてい
ると共にシリコン単結晶ウェーハの製造工程における単
結晶インゴット引き上げ時や、素材ウェーハ製造後デバ
イス製造プロセスにおいてもウェーハに混入する。
ェーハ中に含まれるFe 、 Cu 、 Ni 等重金
属を中心とする不純物であり、この汚染不純物は、シワ
コンウェーハの原料のポリシリコン中に既に含まれてい
ると共にシリコン単結晶ウェーハの製造工程における単
結晶インゴット引き上げ時や、素材ウェーハ製造後デバ
イス製造プロセスにおいてもウェーハに混入する。
このよう彦汚染不純物をウェーハ内に残したままデバイ
ス製造プロセスを行うと、汚染不純物の存在する部分に
結晶欠陥が発生し、ウェーハの品質を劣化させる。
ス製造プロセスを行うと、汚染不純物の存在する部分に
結晶欠陥が発生し、ウェーハの品質を劣化させる。
このため、デバイス製造プロセス中での汚染に対しては
、ウェーハ自体に汚染不純物のゲッター作用(捕獲作用
)を持たせる対策がとられる。このケ゛ツター作用を与
える対策の一例として、ウェーハ裏面にリン拡散層を形
成しこのリン拡散層にウェーハ中の不純物をトラップさ
せるいわゆるリンゲッター法がある。すなわち、筐ずウ
ェーハ主面にリンが拡散されないようシリコン酸化膜を
形成した後リン拡散を行って裏面にのみリンゲッタ一層
としてリン拡散層を形成するものである。
、ウェーハ自体に汚染不純物のゲッター作用(捕獲作用
)を持たせる対策がとられる。このケ゛ツター作用を与
える対策の一例として、ウェーハ裏面にリン拡散層を形
成しこのリン拡散層にウェーハ中の不純物をトラップさ
せるいわゆるリンゲッター法がある。すなわち、筐ずウ
ェーハ主面にリンが拡散されないようシリコン酸化膜を
形成した後リン拡散を行って裏面にのみリンゲッタ一層
としてリン拡散層を形成するものである。
しかし、このリンゲッター処理は、デバイスプロセス中
に行われ、しかも通常デバイスプロセス中の後半に行々
われることか多い。このため、デバイスプロセスの壕ず
初めに必ず行なわれるシリコン酸化膜の形成工程におい
て、既に素材ウェーハに含まれている汚染不純物が原因
となり、結晶欠陥が特にウェーハ主面付近において兄生
しやすいものであった。加えてウェー・・裏面のリン拡
散層中のリンが外力拡散(蒸発)し、ウェーハ主面に再
び拡散して主面が汚染されがちであった。
に行われ、しかも通常デバイスプロセス中の後半に行々
われることか多い。このため、デバイスプロセスの壕ず
初めに必ず行なわれるシリコン酸化膜の形成工程におい
て、既に素材ウェーハに含まれている汚染不純物が原因
となり、結晶欠陥が特にウェーハ主面付近において兄生
しやすいものであった。加えてウェー・・裏面のリン拡
散層中のリンが外力拡散(蒸発)し、ウェーハ主面に再
び拡散して主面が汚染されがちであった。
このようなリンゲッター法の他に、ウェーハ裏面のシリ
コン結晶に損傷を与え、この多数の結晶欠陥を有する層
に汚染不純物を取シ込む裏面重付は法もある。この方法
は、リンの外方拡散の恐れがなく、ゲッター法と同様に
デバイス製造プロセスにおける汚染に対してはある程度
効果はあるものの、素材ウェーハ中に既に含まれている
重金属不純物に対してはリンゲッター法き同様に充分な
ゲッター作用を有していない。
コン結晶に損傷を与え、この多数の結晶欠陥を有する層
に汚染不純物を取シ込む裏面重付は法もある。この方法
は、リンの外方拡散の恐れがなく、ゲッター法と同様に
デバイス製造プロセスにおける汚染に対してはある程度
効果はあるものの、素材ウェーハ中に既に含まれている
重金属不純物に対してはリンゲッター法き同様に充分な
ゲッター作用を有していない。
以上のように、重金属を中心とする不純物による結晶欠
陥は、デバイス製造プロセスにおけるシリコン酸化膜形
成工程等で発生しやすいため、超LSI等の結晶欠陥に
敏感なデバイスでは、素材ウェーハそのものに含まれる
不要な不純物を除去する必要があった。
陥は、デバイス製造プロセスにおけるシリコン酸化膜形
成工程等で発生しやすいため、超LSI等の結晶欠陥に
敏感なデバイスでは、素材ウェーハそのものに含まれる
不要な不純物を除去する必要があった。
この発明は上記のような点に鑑みなされたもので、汚染
不純物の低減された高品質の7リコンウエーハの製造方
法を提供し、半導体デバイスの歩留りおよび特性の向上
を図ろうとするものである。
不純物の低減された高品質の7リコンウエーハの製造方
法を提供し、半導体デバイスの歩留りおよび特性の向上
を図ろうとするものである。
すなわちこの発明に係るシリコンウェーハの製造方法は
、シリコン単結晶ウェーハの製造工程中にリン拡散を行
い内部に含まれる不純物をリン拡散層内にゲッターし、
この後リン拡散層をウェーハ裏面□に残す場合は裏面に
絶縁膜を被着し、以下引き続き従来と同様に鏡面研磨等
の所定のウェーハ製造工程を行うようにするものである
。
、シリコン単結晶ウェーハの製造工程中にリン拡散を行
い内部に含まれる不純物をリン拡散層内にゲッターし、
この後リン拡散層をウェーハ裏面□に残す場合は裏面に
絶縁膜を被着し、以下引き続き従来と同様に鏡面研磨等
の所定のウェーハ製造工程を行うようにするものである
。
実施例
以下図面を参照して説明する。この発明の一実施例に係
るノリコン単A’N晶のインゴット引き」二げから素材
ウェーノ・の出荷用の梱包を行うまでのシリコンウェー
への製造過程は次に述べるようなものである。
るノリコン単A’N晶のインゴット引き」二げから素材
ウェーノ・の出荷用の梱包を行うまでのシリコンウェー
への製造過程は次に述べるようなものである。
(A) 例えばチョクラルスキー法によって単結晶イ
ンコ゛ットの引き上けを行う。
ンコ゛ットの引き上けを行う。
(B) 上記インゴットをウェーノ・片に切断する。
(C)上H己つェーハ片の側面を円形に硝る。(ベベリ
ング工程) (D) このクエーハ片f−yッピングMPAする。
ング工程) (D) このクエーハ片f−yッピングMPAする。
第1図(a)の10はラッピングされたウエーノ・を示
す。
す。
次に従来では順に(E)ウエーノ1のエツチング処理、
(F)鏡面研磨、(G)洗浄処理、および(功梱包を行
っていた。しかし、ここでは(I)燐拡散法によるゲッ
ター処理を行い、第1図(b)に示すようにウェーハ1
0両面にリン拡散層1ノを形成する。
(F)鏡面研磨、(G)洗浄処理、および(功梱包を行
っていた。しかし、ここでは(I)燐拡散法によるゲッ
ター処理を行い、第1図(b)に示すようにウェーハ1
0両面にリン拡散層1ノを形成する。
ここでのリン拡散は住人的にはPOCノ、を拡散ンース
として用いるが、その他PBr3. PH3等を用いて
もよく、イオン注入により燐拡散を行っても良い。また
、拡散条件は、代表的には1100℃、0.2〜5時間
程度の拡散時間で、拡散温度は900℃以上あれば良く
、拡散時間は10分以上であれば良い。さらに、ム下引
き続き行うエツチングやポリシング(鏡面研磨)工程に
おいてリン拡散層1ノが完全に除去できるように、リン
拡散層11の拡散深さは20μm以下であることが望ま
しい。
として用いるが、その他PBr3. PH3等を用いて
もよく、イオン注入により燐拡散を行っても良い。また
、拡散条件は、代表的には1100℃、0.2〜5時間
程度の拡散時間で、拡散温度は900℃以上あれば良く
、拡散時間は10分以上であれば良い。さらに、ム下引
き続き行うエツチングやポリシング(鏡面研磨)工程に
おいてリン拡散層1ノが完全に除去できるように、リン
拡散層11の拡散深さは20μm以下であることが望ま
しい。
(E) 次に、第1図(c)に示すようにウェーハ1
0をエツチング液f/lし、ウェー/・10の表面処理
も兼ねてリン拡散層11を除去する。
0をエツチング液f/lし、ウェー/・10の表面処理
も兼ねてリン拡散層11を除去する。
(F) 引き続きウェーハ10の主面を鏡面研磨する
。
。
(G) ウェーハ10を洗浄処理する。
(→ り”−′ソ°を梱包する・ 。
以上(4)〜(D> 、 、(:[) 、 (E)〜(
)])で述でたように、つx 、、/7. !、、、
0..F) 7ブ″、後・ υ′拡i+−を行5・ウェ
、 771.0中、Ω不岬物をリ リンど結合ケせ1て)・ラップ1、ウェーノ・中の汚染
不純物をリン拡散層1ノと共に除去する。従って、」子
記のように雪て製造し、たウェーノ・では、ウェーク内
の汚染不純9ヤが低減されているため、デバイス!I!
!萼プロセスにおける結晶欠陥の発生を防ぐこりができ
る。 、。
)])で述でたように、つx 、、/7. !、、、
0..F) 7ブ″、後・ υ′拡i+−を行5・ウェ
、 771.0中、Ω不岬物をリ リンど結合ケせ1て)・ラップ1、ウェーノ・中の汚染
不純物をリン拡散層1ノと共に除去する。従って、」子
記のように雪て製造し、たウェーノ・では、ウェーク内
の汚染不純9ヤが低減されているため、デバイス!I!
!萼プロセスにおける結晶欠陥の発生を防ぐこりができ
る。 、。
第2.!(a)〜(C)は穂の、、実施例により1する
ウェーノ・の断lfi図で には同一符号を付して説明する。
ウェーノ・の断lfi図で には同一符号を付して説明する。
壕ず5.工程穴〜(P)までは上記例午同様で、順に(
A)単結晶イてゴツトの引き上p、(B)土□記インゴ
・トの切断、(C)切す腎たつ・−・・の−一・ノくグ
、(D)ウェーハのラッ (E) 恣に、リン拡散によるゲッター処理を行ナワ
、¥″ニウェーノヘヲエツチン 干ツチンン”処理する。
A)単結晶イてゴツトの引き上p、(B)土□記インゴ
・トの切断、(C)切す腎たつ・−・・の−一・ノくグ
、(D)ウェーハのラッ (E) 恣に、リン拡散によるゲッター処理を行ナワ
、¥″ニウェーノヘヲエツチン 干ツチンン”処理する。
(I) この後、第2図(、)に示すウェーハ10に
前記例と同様のリン拡散グ2ター処理を行ニリン拡散層
11を形成する。この場□合も拡散深さは20μm以下
が望せしい。
前記例と同様のリン拡散グ2ター処理を行ニリン拡散層
11を形成する。この場□合も拡散深さは20μm以下
が望せしい。
(I’) 次に第2図(b)に示すように酸化を行っ
てリン拡散層11表面にシリコン酸化膜12を形成する
。
てリン拡散層11表面にシリコン酸化膜12を形成する
。
(y) その後、第2図(c)に示すように□ウェー
ノ110の主面の鏡面研磨を行い 主面のシリコン酸化
膜およびリン拡散層を除去する。
ノ110の主面の鏡面研磨を行い 主面のシリコン酸化
膜およびリン拡散層を除去する。
引き続き、従来と同様に順に(G)洗浄処理および(I
()梱包を行う。
()梱包を行う。
このように囚〜(E)、(I)、(■プ、(F)〜(H
)の順でつ工−ハを製造しても、単結晶インゴット中に
既に含まれている不要な不純物をリン拡散層11中にゲ
ッターし、ウェーハ内の結晶の純度を高めることができ
る。この場合、ウェーハ106面のリン拡散層1ノをシ
リコン酸化膜12で覆うのは、ウェーハ製造後のデバイ
ス製造プロセスにおいて、ウェーハ10裏面のリン拡散
層11中のリンがウェーノー10外に外方拡散(アウト
ディフーニノ・ン)シ、つ・−・・10表面に再び拡散
してウェーハ10を汚染することを防ぐためのものであ
る。この他、よp良好に外力拡よ□、′□、26えゎ、
1ユ。ツウ3フ、イ、ツ7゜土にシリコン窒化膜をデポ
ゾションした後主面を鏡面□研磨しても良い。
)の順でつ工−ハを製造しても、単結晶インゴット中に
既に含まれている不要な不純物をリン拡散層11中にゲ
ッターし、ウェーハ内の結晶の純度を高めることができ
る。この場合、ウェーハ106面のリン拡散層1ノをシ
リコン酸化膜12で覆うのは、ウェーハ製造後のデバイ
ス製造プロセスにおいて、ウェーハ10裏面のリン拡散
層11中のリンがウェーノー10外に外方拡散(アウト
ディフーニノ・ン)シ、つ・−・・10表面に再び拡散
してウェーハ10を汚染することを防ぐためのものであ
る。この他、よp良好に外力拡よ□、′□、26えゎ、
1ユ。ツウ3フ、イ、ツ7゜土にシリコン窒化膜をデポ
ゾションした後主面を鏡面□研磨しても良い。
また、この第2図の実施例では、ウェー7′−裏面に、
重金属を中心とする汚染不純物のゲッター作用を有する
リン′拡散層11が除去されずに残っているため、ウェ
ーノー完成後における汚染呼幻しても効果的なものとな
っている。
重金属を中心とする汚染不純物のゲッター作用を有する
リン′拡散層11が除去されずに残っているため、ウェ
ーノー完成後における汚染呼幻しても効果的なものとな
っている。
なお、前記実施例ではシリコン単結晶ウェーハの主要な
工程のみを示したもので、インゴット径□合せ研削、ド
ナーキラーアニール、各工程間での洗浄等の細部の工程
は省略した。
工程のみを示したもので、インゴット径□合せ研削、ド
ナーキラーアニール、各工程間での洗浄等の細部の工程
は省略した。
第3図は前記したゲッター処3Mを施したウェーハを用
いてMO8型ダイオードをポリシリコンゲート構造で製
作し、少数キャリアのライフタイムを従来のものと共に
示したものである。図において実施例1で示すものは第
1図で示した第1の実施例の場合で、実施例2で示すも
のは、第2図で示したエツチング処理後にリン拡散ゲッ
ター処理を行った第2の実施例の場合を示したものであ
る。
いてMO8型ダイオードをポリシリコンゲート構造で製
作し、少数キャリアのライフタイムを従来のものと共に
示したものである。図において実施例1で示すものは第
1図で示した第1の実施例の場合で、実施例2で示すも
のは、第2図で示したエツチング処理後にリン拡散ゲッ
ター処理を行った第2の実施例の場合を示したものであ
る。
このグラフで明らかなように、本実施例では従来方法で
製造されたものよシも大幅にライフタイムが向上するこ
とが確認された。
製造されたものよシも大幅にライフタイムが向上するこ
とが確認された。
さらに、このMO3型ダイオードのゲート耐圧会測定し
たところ5MV/z以下のゲート耐圧不良は従来方法の
ものでは25%あったのに対し、それぞれ第1の実施例
によるものでは5%以下、第2の実施例によるものでは
3%以下と大幅に改善することが明らかとなった。
たところ5MV/z以下のゲート耐圧不良は従来方法の
ものでは25%あったのに対し、それぞれ第1の実施例
によるものでは5%以下、第2の実施例によるものでは
3%以下と大幅に改善することが明らかとなった。
以上のようにこの発明に係るシリコンウェーハの製造方
法によれば、デバイスグロセス以前のシリコンウェーハ
製造工程中にリン拡散ゲッター処理を行うことによって
、ウェーハ内の汚染不純物を低減させることができるた
め、高純度、高品質のシリコンウェーハを製造でき、半
m体デバイスの歩留りおよび特性の向上に薔与すること
ができる。
法によれば、デバイスグロセス以前のシリコンウェーハ
製造工程中にリン拡散ゲッター処理を行うことによって
、ウェーハ内の汚染不純物を低減させることができるた
め、高純度、高品質のシリコンウェーハを製造でき、半
m体デバイスの歩留りおよび特性の向上に薔与すること
ができる。
第1図はこの発明の一実施例に係るシリコンウェーハの
製造方法を説明するためのウェーハ断面図、第2図はこ
の発明の他の実施例を説明するためのウェーハ断面図、
第3図はMOSダイオードにおける少数キャリアのライ
フタイムをウェーハの製造力法別に比較し示す図である
。 10・・・シリコンウェーハ、11・・・リン拡散層、
12・・・シリコン酸化膜。 出1頭人代理人 弁理士 鈴 江 武 彦第1図 第3図 第2図
製造方法を説明するためのウェーハ断面図、第2図はこ
の発明の他の実施例を説明するためのウェーハ断面図、
第3図はMOSダイオードにおける少数キャリアのライ
フタイムをウェーハの製造力法別に比較し示す図である
。 10・・・シリコンウェーハ、11・・・リン拡散層、
12・・・シリコン酸化膜。 出1頭人代理人 弁理士 鈴 江 武 彦第1図 第3図 第2図
Claims (5)
- (1) シリコン単結晶インゴットより切シ出された
シリコン、ウェーハの鏡面研磨工程が完了するまでの工
程においてウェーハにリン拡散を行い、その後染なくと
もその拡散層の一部を除去するゲッター処理を行なうこ
とを特徴どするシリコンウェーハの製造方法。 - (2)土配/I′″ツター処理は上記ウェーハ製造工程
におけるエッチン、グ処坤工程および鏡面研磨工程、、
の前に行い、上記ゲッター処理中に、ウェーハと面に形
成されたリン拡散層を上記エラ・チング処理工程および
鏡面研磨工程によ、シ除去すること、を特徴とする特許
請求の範囲第1項記載のシリコンウェーハの製造方法。 - (3) 上記ゲッター処理後、ウェーハ裏面に、絶縁
膜を形成して上記ゲッター処理によりウェーハ裏面に形
成されたリン拡散層を覆い、ウェーハ主面に形成された
リン拡散層を鏡面研磨工程において除去することを特徴
とする特許請求の。 範囲第1項記載のシリコンウェーノ・の製造方法。 - (4)上記絶、縁膜はシリコン酸化−であることを特徴
とする特許、請求の範囲第3項記載のシリコンウェーハ
の製造、方法。 - (5)上記絶縁膜:はシリコン酸化膜上にシリコン窒化
膜を積層被着、したものであることを特徴とする特許請
求の範囲第3項記載のシリコンウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20964982A JPS5999727A (ja) | 1982-11-30 | 1982-11-30 | シリコンウエ−ハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20964982A JPS5999727A (ja) | 1982-11-30 | 1982-11-30 | シリコンウエ−ハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5999727A true JPS5999727A (ja) | 1984-06-08 |
Family
ID=16576292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20964982A Pending JPS5999727A (ja) | 1982-11-30 | 1982-11-30 | シリコンウエ−ハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5999727A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5240882A (en) * | 1988-06-28 | 1993-08-31 | Naoetsu Electronics Co. | Process and apparatus for making discrete type substrates by re-slicing a wafer |
EP0709878A1 (en) * | 1994-10-24 | 1996-05-01 | Naoetsu Electronics Company | Method for the preparation of discrete substrate plates of semiconductor silicon wafer |
EP0769809A1 (de) * | 1995-10-19 | 1997-04-23 | Siemens Aktiengesellschaft | Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben |
JP2005217260A (ja) * | 2004-01-30 | 2005-08-11 | Sharp Corp | シリコン基板の製造方法および太陽電池セルの製造方法 |
-
1982
- 1982-11-30 JP JP20964982A patent/JPS5999727A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5240882A (en) * | 1988-06-28 | 1993-08-31 | Naoetsu Electronics Co. | Process and apparatus for making discrete type substrates by re-slicing a wafer |
EP0709878A1 (en) * | 1994-10-24 | 1996-05-01 | Naoetsu Electronics Company | Method for the preparation of discrete substrate plates of semiconductor silicon wafer |
EP0769809A1 (de) * | 1995-10-19 | 1997-04-23 | Siemens Aktiengesellschaft | Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben |
JP2005217260A (ja) * | 2004-01-30 | 2005-08-11 | Sharp Corp | シリコン基板の製造方法および太陽電池セルの製造方法 |
JP4553597B2 (ja) * | 2004-01-30 | 2010-09-29 | シャープ株式会社 | シリコン基板の製造方法および太陽電池セルの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101073419B1 (ko) | 실리콘 기판과 그 제조 방법 | |
US6613678B1 (en) | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure | |
JP2726583B2 (ja) | 半導体基板 | |
US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
US6315826B1 (en) | Semiconductor substrate and method of manufacturing the same | |
JPH0684925A (ja) | 半導体基板およびその処理方法 | |
JPH0745800A (ja) | Soi基板 | |
JPH0719839B2 (ja) | 半導体基板の製造方法 | |
JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
JPH09260619A (ja) | Soi基板及びその製造方法 | |
JPS5999727A (ja) | シリコンウエ−ハの製造方法 | |
JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
JPH0729911A (ja) | 半導体基板とその製造方法 | |
JPS6120337A (ja) | 半導体装置の製造方法 | |
JP3262190B2 (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
JP2011054622A (ja) | シリコン基板とその製造方法 | |
JPH11330437A (ja) | Soi基板とその製造方法 | |
US20100144119A1 (en) | Method of producing bonded wafer | |
JPS5925231A (ja) | シリコンウエ−ハ | |
JP3272908B2 (ja) | 半導体多層材料の製造方法 |