JPH05259013A - 半導体シリコンウェーハ - Google Patents
半導体シリコンウェーハInfo
- Publication number
- JPH05259013A JPH05259013A JP4052102A JP5210292A JPH05259013A JP H05259013 A JPH05259013 A JP H05259013A JP 4052102 A JP4052102 A JP 4052102A JP 5210292 A JP5210292 A JP 5210292A JP H05259013 A JPH05259013 A JP H05259013A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- silicon wafer
- oxygen concentration
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩ製造の全般に渡って有効なゲッタリング
能力を維持するＤＺ−ＩＧ構造の半導体シリコンウェー
ハを提供する。 【構成】初期酸素濃度が比較的低く、かつ無欠陥である
単結晶シリコンからなる表面層１と、初期酸素濃度が比
較的高い単結晶シリコンからなる中間層２とを張り合わ
せ、さらに中間層２の下面に多結晶シリコン膜からなる
裏面層３を形成する。
能力を維持するＤＺ−ＩＧ構造の半導体シリコンウェー
ハを提供する。 【構成】初期酸素濃度が比較的低く、かつ無欠陥である
単結晶シリコンからなる表面層１と、初期酸素濃度が比
較的高い単結晶シリコンからなる中間層２とを張り合わ
せ、さらに中間層２の下面に多結晶シリコン膜からなる
裏面層３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造に
用いられるシリコンウェーハに関し、特に張り合わせに
より構成するシリコンウェーハに関する。
用いられるシリコンウェーハに関し、特に張り合わせに
より構成するシリコンウェーハに関する。
【０００２】
【従来の技術】ＤＲＡＭや固体撮像素子などの半導体集
積回路（ＩＣ）にとって、製造プロセス中に混入する汚
染を防ぐ事が製造歩留の向上に極めて重要である。その
代表的な方法の一つに、シリコンウェーハ中の酸素析出
によってできる微小欠陥層をウェーハ内部に形成し、こ
れによって汚染物質等をゲッタリングするイントリンシ
ックゲッタリング（以下ＩＧという）がある。
積回路（ＩＣ）にとって、製造プロセス中に混入する汚
染を防ぐ事が製造歩留の向上に極めて重要である。その
代表的な方法の一つに、シリコンウェーハ中の酸素析出
によってできる微小欠陥層をウェーハ内部に形成し、こ
れによって汚染物質等をゲッタリングするイントリンシ
ックゲッタリング（以下ＩＧという）がある。
【０００３】従来ＩＧ能力をウェーハに持たせる為、Ｃ
Ｚ法により製造されたシリコンウェーハを６５０℃近辺
の低温や１０００℃以上の高温などの温度を多段階に組
み合せて処理し、酸素の外方拡散と酸素の析出を適切に
制御して、ウェーハ表面には無欠陥層（以下ＤＺ層とい
う）を有し内部には微小欠陥層を持つ、ＤＺ−ＩＧ構造
をウェーハに形成させていた。そしてこのＤＺ−ＩＧ構
造を持つシリコンウェーハ（以下ＤＺ−ＩＧシリコンウ
ェーハという）を用いてＩＣを製造し、良品ペレットの
収率を向上させていた。
Ｚ法により製造されたシリコンウェーハを６５０℃近辺
の低温や１０００℃以上の高温などの温度を多段階に組
み合せて処理し、酸素の外方拡散と酸素の析出を適切に
制御して、ウェーハ表面には無欠陥層（以下ＤＺ層とい
う）を有し内部には微小欠陥層を持つ、ＤＺ−ＩＧ構造
をウェーハに形成させていた。そしてこのＤＺ−ＩＧ構
造を持つシリコンウェーハ（以下ＤＺ−ＩＧシリコンウ
ェーハという）を用いてＩＣを製造し、良品ペレットの
収率を向上させていた。
【０００４】
【発明が解決しようとする課題】この従来のＤＺ−ＩＧ
ウェーハでは図２に示すように、同一シリコンウェーハ
１０Ａ中に熱処理によって全く相反する性質を持つＤＺ
層４と微小欠陥５が多数形成された微小欠陥層６を形成
する必要があった。そのためＤＺ層４に全く欠陥がない
ような高い品質を求めれば、同時にウェーハ内部の微小
欠陥５の発生を押えゲッタリング能力を弱めるための処
理が必要となる。逆に、より強いゲッタリング能力を求
めると、ＤＺ層４の幅は狭くなり、ＤＺ層中に微小欠陥
５が発生し易くなるという欠点がある。また、シリコン
ウェーハを切り出すシリコンインゴットは、インゴット
毎に初期酸素濃度が異なったり、インゴット内の位置で
も初期酸素濃度や、インゴット引き上げ時の熱履歴が異
なる為、シリコンウェーハ毎の微小欠陥の析出程度がば
らつく事になり、ＤＺ−ＩＧシリコンウェーハの品質上
重要なパラメータであるＤＺ層４の幅や微小欠陥５の密
度の均一性が低下するという大きな問題を持っていた。
ウェーハでは図２に示すように、同一シリコンウェーハ
１０Ａ中に熱処理によって全く相反する性質を持つＤＺ
層４と微小欠陥５が多数形成された微小欠陥層６を形成
する必要があった。そのためＤＺ層４に全く欠陥がない
ような高い品質を求めれば、同時にウェーハ内部の微小
欠陥５の発生を押えゲッタリング能力を弱めるための処
理が必要となる。逆に、より強いゲッタリング能力を求
めると、ＤＺ層４の幅は狭くなり、ＤＺ層中に微小欠陥
５が発生し易くなるという欠点がある。また、シリコン
ウェーハを切り出すシリコンインゴットは、インゴット
毎に初期酸素濃度が異なったり、インゴット内の位置で
も初期酸素濃度や、インゴット引き上げ時の熱履歴が異
なる為、シリコンウェーハ毎の微小欠陥の析出程度がば
らつく事になり、ＤＺ−ＩＧシリコンウェーハの品質上
重要なパラメータであるＤＺ層４の幅や微小欠陥５の密
度の均一性が低下するという大きな問題を持っていた。
【０００５】さらに、ＤＺ−ＩＧ構造を形成するために
は、長時間に及ぶ熱処理が必要であり、これをＩＣ製造
前にあらかじめ実施する場合にはコストアップは避けら
れない。またＩＣ製造の熱プロセスに絡めて実施する場
合には、ＩＣ製造の初期段階においてゲッタリング能力
の弱い状態が存在するため、ＩＣ製造の歩留を低下させ
るという問題点があった。
は、長時間に及ぶ熱処理が必要であり、これをＩＣ製造
前にあらかじめ実施する場合にはコストアップは避けら
れない。またＩＣ製造の熱プロセスに絡めて実施する場
合には、ＩＣ製造の初期段階においてゲッタリング能力
の弱い状態が存在するため、ＩＣ製造の歩留を低下させ
るという問題点があった。
【０００６】
【課題を解決するための手段】本発明の半導体シリコン
ウェーハは、初期酸素濃度が比較的低くかつ欠陥のない
単結晶シリコンからなる表面層と、この表面層に接着さ
れ初期酸素濃度が比較的高いシリコンからなる中間層
と、この中間層の下面に形成された多結晶シリコンから
なる裏面層とから構成されることを特徴とするものであ
る。
ウェーハは、初期酸素濃度が比較的低くかつ欠陥のない
単結晶シリコンからなる表面層と、この表面層に接着さ
れ初期酸素濃度が比較的高いシリコンからなる中間層
と、この中間層の下面に形成された多結晶シリコンから
なる裏面層とから構成されることを特徴とするものであ
る。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の断面図である。
る。図１は本発明の一実施例の断面図である。
【０００８】図１においてシリコンウェーハ１０は、Ｃ
Ｚ法で形成され初期酸素濃度が１．０〜１．３×１０18
／ｃｍ3 で厚さが、例えば５０μｍ程度の低酸素濃度で
無欠陥の単結晶シリコンからなる表面層１と、この表面
層１に張り合わされ初期酸素濃度が１．６〜１．８×１
０18／ｃｍ3 で厚さが５００μｍ程度の高酸素濃度の単
結晶シリコンからなる中間層２と、この中間層２の下面
に形成され、厚さ１μｍ程度の多結晶シリコン膜からな
る裏面層３とから構成されている。
Ｚ法で形成され初期酸素濃度が１．０〜１．３×１０18
／ｃｍ3 で厚さが、例えば５０μｍ程度の低酸素濃度で
無欠陥の単結晶シリコンからなる表面層１と、この表面
層１に張り合わされ初期酸素濃度が１．６〜１．８×１
０18／ｃｍ3 で厚さが５００μｍ程度の高酸素濃度の単
結晶シリコンからなる中間層２と、この中間層２の下面
に形成され、厚さ１μｍ程度の多結晶シリコン膜からな
る裏面層３とから構成されている。
【０００９】表面層１と中間層２のシリコンウェーハ同
志の張り合わせは、表面を鏡面に研磨した厚さ約５００
μｍのそれぞれのウェーハをＨ2 Ｏ2 とＨ2 ＳＯ4 の混
合液で洗浄し、水洗して活性化させ、乾燥させた後にそ
れぞれの鏡面を重ね合わせ、その後約１１００℃のＯ2
／Ｎ2 雰囲気中で２時間程熱処理する事によって実現で
きる。そしてその後表面層１となるウェーハを５０μｍ
に迄研磨する。また多結晶シリコン膜の堆積は一般的な
減圧ＣＶＤ法によって形成できる。この時、減圧ＣＶＤ
法における膜形成の温度を６５０℃程度に設定すること
で酸素析出のための中間層２への核形成を同時に実施で
きる。
志の張り合わせは、表面を鏡面に研磨した厚さ約５００
μｍのそれぞれのウェーハをＨ2 Ｏ2 とＨ2 ＳＯ4 の混
合液で洗浄し、水洗して活性化させ、乾燥させた後にそ
れぞれの鏡面を重ね合わせ、その後約１１００℃のＯ2
／Ｎ2 雰囲気中で２時間程熱処理する事によって実現で
きる。そしてその後表面層１となるウェーハを５０μｍ
に迄研磨する。また多結晶シリコン膜の堆積は一般的な
減圧ＣＶＤ法によって形成できる。この時、減圧ＣＶＤ
法における膜形成の温度を６５０℃程度に設定すること
で酸素析出のための中間層２への核形成を同時に実施で
きる。
【００１０】このように構成されたシリコンウェーハ１
０は、表面層の鏡面研磨を行なった後、一般的なＩＣの
製造の用に供されるが、そのＩＣ製造の熱プロセスを経
ることにより、高酸素濃度の中間層２には酸素析出によ
る微小欠陥が形成される。一方、この場合でも表面層１
は、初期酸素濃度を十分に低くおさえることにより微小
欠陥は形成されず無欠陥のまま維持される。また、裏面
層３の多結晶シリコン膜は、ＬＳＩ製造の初期段階にお
いて、中央層の微小欠陥が形成されるまでの間、汚染物
質等のゲッタリングの役割を担う。
０は、表面層の鏡面研磨を行なった後、一般的なＩＣの
製造の用に供されるが、そのＩＣ製造の熱プロセスを経
ることにより、高酸素濃度の中間層２には酸素析出によ
る微小欠陥が形成される。一方、この場合でも表面層１
は、初期酸素濃度を十分に低くおさえることにより微小
欠陥は形成されず無欠陥のまま維持される。また、裏面
層３の多結晶シリコン膜は、ＬＳＩ製造の初期段階にお
いて、中央層の微小欠陥が形成されるまでの間、汚染物
質等のゲッタリングの役割を担う。
【００１１】尚、上記実施例では中間層に単結晶シリコ
ンを用いた場合について説明したが、これに限定される
ものではなく、多結晶シリコンやアモルファスシリコン
を用いてもよい。多結晶シリコンウェーハはＣＶＤ法等
で堆積させることにより、またアモルファスシリコンウ
ェーハは、例えば単結晶シリコン基板の表面にＳｉをイ
オン注入することにより形成できる。これらのシリコン
ウェーハの使用は、単結晶シリコンウェーハに比べ、コ
スト低減やゲッタリング能力の向上が実現できるという
利点がある。
ンを用いた場合について説明したが、これに限定される
ものではなく、多結晶シリコンやアモルファスシリコン
を用いてもよい。多結晶シリコンウェーハはＣＶＤ法等
で堆積させることにより、またアモルファスシリコンウ
ェーハは、例えば単結晶シリコン基板の表面にＳｉをイ
オン注入することにより形成できる。これらのシリコン
ウェーハの使用は、単結晶シリコンウェーハに比べ、コ
スト低減やゲッタリング能力の向上が実現できるという
利点がある。
【００１２】
【発明の効果】以上説明したように本発明は、半導体集
積回路を形成するＤＺ層と汚染物質をゲッタリングする
微小欠陥層を、初期酸素濃度が全く異なる別々のシリコ
ンウェーハから構成するため、理想的なＤＺ−ＩＧ構造
のシリコンウェーハが得られる。また裏面に多結晶シリ
コン膜の層を有しているので、半導体集積回路の製造の
初期段階から充分に有効なゲッタリング能力を発揮でき
る。従って製造工程の全般に渡り一貫して有効なゲッタ
リング能力を維持できるため、半導体集積回路の信頼性
及び、歩留りを向上させることができるという効果を有
する。
積回路を形成するＤＺ層と汚染物質をゲッタリングする
微小欠陥層を、初期酸素濃度が全く異なる別々のシリコ
ンウェーハから構成するため、理想的なＤＺ−ＩＧ構造
のシリコンウェーハが得られる。また裏面に多結晶シリ
コン膜の層を有しているので、半導体集積回路の製造の
初期段階から充分に有効なゲッタリング能力を発揮でき
る。従って製造工程の全般に渡り一貫して有効なゲッタ
リング能力を維持できるため、半導体集積回路の信頼性
及び、歩留りを向上させることができるという効果を有
する。
【図１】本発明の一実施例の断面図。
【図２】従来のＤＺ−ＩＧシリコンウェーハの一例の断
面図。
面図。
１ 表面層 ２ 中間層 ３ 裏面層 ４ ＤＺ層 ５ 微小欠陥 ６ 微小欠陥層 １０，１０Ａ シリコンウェーハ
Claims (2)
- 【請求項１】 初期酸素濃度が比較的低くかつ欠陥のな
い単結晶シリコンからなる表面層と、この表面層に接着
され初期酸素濃度が比較的高いシリコンからなる中間層
と、この中間層の下面に形成された多結晶シリコンから
なる裏面層とから構成されることを特徴とする半導体シ
リコンウェーハ。 - 【請求項２】 中間層は単結晶シリコンまたは多結晶シ
リコンまたはアモルファスシリコンである請求項１記載
の半導体シリコンウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052102A JPH05259013A (ja) | 1992-03-11 | 1992-03-11 | 半導体シリコンウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052102A JPH05259013A (ja) | 1992-03-11 | 1992-03-11 | 半導体シリコンウェーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259013A true JPH05259013A (ja) | 1993-10-08 |
Family
ID=12905492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4052102A Pending JPH05259013A (ja) | 1992-03-11 | 1992-03-11 | 半導体シリコンウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115861A (ja) * | 1994-10-13 | 1996-05-07 | Mitsubishi Materials Shilicon Corp | 張り合わせ半導体基板およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144824A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Materials Shilicon Corp | 半導体基板 |
-
1992
- 1992-03-11 JP JP4052102A patent/JPH05259013A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144824A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Materials Shilicon Corp | 半導体基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115861A (ja) * | 1994-10-13 | 1996-05-07 | Mitsubishi Materials Shilicon Corp | 張り合わせ半導体基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| JP2726583B2 (ja) | 半導体基板 | |
| US5478408A (en) | SOI substrate and manufacturing method therefor | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| KR970000708B1 (ko) | 실리콘체(silicon body)의 제조방법 | |
| JPH09260619A (ja) | Ｓｏｉ基板及びその製造方法 | |
| KR860000228B1 (ko) | 반도체 기판과 그 제조방법 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPH05259013A (ja) | 半導体シリコンウェーハ | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 | |
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH04273128A (ja) | 半導体ウエハの製造方法および半導体集積回路装置 | |
| JPH04171827A (ja) | 半導体装置の製造方法 | |
| JPH065611A (ja) | シリコンウェーハの製造方法 | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JP2000290100A (ja) | シリコンウェーハの製造方法 | |
| JPH04180628A (ja) | 半導体ウェーハ | |
| JPS63166237A (ja) | 半導体基板の処理方法 | |
| JPH04127437A (ja) | 半導体基板 | |
| JP2002176155A (ja) | 貼り合わせｓｏｉウエハの製造方法 | |
| CN116798853A (zh) | 一种硅外延片的生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |