JPH05144824A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH05144824A JPH05144824A JP3301440A JP30144091A JPH05144824A JP H05144824 A JPH05144824 A JP H05144824A JP 3301440 A JP3301440 A JP 3301440A JP 30144091 A JP30144091 A JP 30144091A JP H05144824 A JPH05144824 A JP H05144824A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- crystal silicon
- silicon layer
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 85
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 73
- 239000001301 oxygen Substances 0.000 claims abstract description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 6
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 2
- 230000005012 migration Effects 0.000 claims 1
- 238000013508 migration Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 33
- 238000004519 manufacturing process Methods 0.000 abstract description 25
- 239000000463 material Substances 0.000 abstract 2
- 239000002648 laminated material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 134
- 235000012431 wafers Nutrition 0.000 description 68
- 238000010438 heat treatment Methods 0.000 description 29
- 238000005247 gettering Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 12
- 239000002244 precipitate Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000001556 precipitation Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002649 leather substitute Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 均一でかつ所定の厚みを有するＤＺ層とゲッ
タリング効果を有するＩＧ層とを備えた半導体基板を実
現することである。 【構成】 この発明による半導体基板は、含有酸素濃度
の低いシリコンウェーハと含有酸素濃度の高いシリコン
ウェーハとを接合し、所定の厚さに研磨して構成され
る。低酸素濃度のウェーハから構成された領域は素子形
成領域として用いられ、高酸素濃度のウェーハから形成
された領域は金属不純物や欠陥のゲッタリング効果を奏
する。低酸素濃度のＤＺ層としてはＭＣＺ法により形成
されたウェーハやＣＺ法により製造されたウェーハを高
温熱処理して酸素を外方拡散させたウェーハなどが用い
られる。他の例ではＤＺ層とＩＧ層の間にダメージ層や
多結晶あるいはアモルファスシリコン層などが形成され
る。
タリング効果を有するＩＧ層とを備えた半導体基板を実
現することである。 【構成】 この発明による半導体基板は、含有酸素濃度
の低いシリコンウェーハと含有酸素濃度の高いシリコン
ウェーハとを接合し、所定の厚さに研磨して構成され
る。低酸素濃度のウェーハから構成された領域は素子形
成領域として用いられ、高酸素濃度のウェーハから形成
された領域は金属不純物や欠陥のゲッタリング効果を奏
する。低酸素濃度のＤＺ層としてはＭＣＺ法により形成
されたウェーハやＣＺ法により製造されたウェーハを高
温熱処理して酸素を外方拡散させたウェーハなどが用い
られる。他の例ではＤＺ層とＩＧ層の間にダメージ層や
多結晶あるいはアモルファスシリコン層などが形成され
る。
Description
【０００１】
【産業上の利用分野】この発明は、ゲッタリング効果の
優れた半導体基板の構造に関するものである。
優れた半導体基板の構造に関するものである。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいては、
製造装置や薬品あるいは雰囲気などの汚染源から半導体
装置の内部にＮａなどのアルカリ金属やＦｅなどの重金
属不純物が持ち込まれる。これらの金属不純物は半導体
装置の特性を変化させたり、接合リーク電流を増大させ
るなどの弊害を及ぼす。したがって、半導体装置の内部
から金属不純物を取除くプロセスが行なわれる。このプ
ロセスをゲッタリングと称する。ゲッタリングには、通
常高温処理により不純物を素子の活性領域外となる半導
体基板の裏面に偏析させることにより取除くエクストリ
ンシックゲッタリングと、シリコン基板中に内在してい
る過飽和酸素を利用して有害な不純物の偏析場所を作る
イントリンシックゲッタリングとが知られている。以下
には、従来のイントリンシックゲッタリング法について
説明する。
製造装置や薬品あるいは雰囲気などの汚染源から半導体
装置の内部にＮａなどのアルカリ金属やＦｅなどの重金
属不純物が持ち込まれる。これらの金属不純物は半導体
装置の特性を変化させたり、接合リーク電流を増大させ
るなどの弊害を及ぼす。したがって、半導体装置の内部
から金属不純物を取除くプロセスが行なわれる。このプ
ロセスをゲッタリングと称する。ゲッタリングには、通
常高温処理により不純物を素子の活性領域外となる半導
体基板の裏面に偏析させることにより取除くエクストリ
ンシックゲッタリングと、シリコン基板中に内在してい
る過飽和酸素を利用して有害な不純物の偏析場所を作る
イントリンシックゲッタリングとが知られている。以下
には、従来のイントリンシックゲッタリング法について
説明する。
【０００３】図１１は、ゲッタリング処理が行なわれた
シリコンウェーハの断面構造図である。シリコンウェー
ハ１の表面領域には酸素の析出や結晶欠陥のない、いわ
ゆる無欠陥層（Ｄｅｎｕｄｅｄ Ｚｏｎｅ：以下ＤＺ層
と称す）が形成されており、またシリコンウェーハ１の
内部にはゲッタリング効果を持つ欠陥層（以下ＩＧ層と
称す）４が形成されている。ＤＺ層３には結晶欠陥など
が存在しないため、この層を利用して種々の半導体素子
が形成される。また、ＩＧ層４は多数の酸素析出物６が
存在する領域である。シリコンウェーハ１表面に持ち込
まれた金属不純物はこのＩＧ層４の酸素析出物６を中心
に偏析する。そして、シリコンウェーハ１表面のＤＺ層
３を不純物の汚染から保護する。
シリコンウェーハの断面構造図である。シリコンウェー
ハ１の表面領域には酸素の析出や結晶欠陥のない、いわ
ゆる無欠陥層（Ｄｅｎｕｄｅｄ Ｚｏｎｅ：以下ＤＺ層
と称す）が形成されており、またシリコンウェーハ１の
内部にはゲッタリング効果を持つ欠陥層（以下ＩＧ層と
称す）４が形成されている。ＤＺ層３には結晶欠陥など
が存在しないため、この層を利用して種々の半導体素子
が形成される。また、ＩＧ層４は多数の酸素析出物６が
存在する領域である。シリコンウェーハ１表面に持ち込
まれた金属不純物はこのＩＧ層４の酸素析出物６を中心
に偏析する。そして、シリコンウェーハ１表面のＤＺ層
３を不純物の汚染から保護する。
【０００４】次に、イントリンシックゲッタリング法の
プロセスについて説明する。図１２ないし図１５は図１
１に示すシリコンウェーハ１のゲッタリングプロセスの
工程図である。
プロセスについて説明する。図１２ないし図１５は図１
１に示すシリコンウェーハ１のゲッタリングプロセスの
工程図である。
【０００５】まず、図１２において、シリコンウェーハ
１ａを用意する。たとえばチョクラルスキー法（以下、
ＣＺ法と称す）により製造されたシリコンウェーハ１ａ
は１４〜１８×１０1 7 ａｔｏｍｓ／ｃｍ3 の含有酸素
濃度を有している。
１ａを用意する。たとえばチョクラルスキー法（以下、
ＣＺ法と称す）により製造されたシリコンウェーハ１ａ
は１４〜１８×１０1 7 ａｔｏｍｓ／ｃｍ3 の含有酸素
濃度を有している。
【０００６】次に、図１３に示すように、シリコンウェ
ーハ１ａを温度１０００〜１２５０℃の高温熱処理を施
して、シリコンウェーハ１ａに含まれる酸素２を外方へ
拡散させる。この工程により、シリコンウェーハ１ａ表
面には酸素濃度が低いＤＺ層３が形成される。また、シ
リコンウェーハ１ａの内部は酸素濃度の変化しない領域
４ａが残存する。
ーハ１ａを温度１０００〜１２５０℃の高温熱処理を施
して、シリコンウェーハ１ａに含まれる酸素２を外方へ
拡散させる。この工程により、シリコンウェーハ１ａ表
面には酸素濃度が低いＤＺ層３が形成される。また、シ
リコンウェーハ１ａの内部は酸素濃度の変化しない領域
４ａが残存する。
【０００７】さらに、図１４に示すように、温度５００
〜８００℃の低温熱処理を施し、領域４ａに酸素析出核
５を成長させる。
〜８００℃の低温熱処理を施し、領域４ａに酸素析出核
５を成長させる。
【０００８】さらに、図１５に示すように、温度８００
〜１１００℃の中温熱処理を施して、酸素析出核５を成
長させて酸素析出物６を形成する。この酸素析出物６が
形成された領域がゲッタリング効果を持つＩＧ層４を構
成する。
〜１１００℃の中温熱処理を施して、酸素析出核５を成
長させて酸素析出物６を形成する。この酸素析出物６が
形成された領域がゲッタリング効果を持つＩＧ層４を構
成する。
【０００９】このように、３段階の熱処理が行なわれた
後、シリコンウェーハ１ａはデバイスの製造工程に投入
される。なお、図１５に示す工程における中温熱処理工
程は、装置の製造工程中に行なわれる熱処理を利用する
場合がある。しかしながら、装置の製造工程中の熱処理
が短く不十分な場合には、装置の製造工程の前に上記の
ような中温熱処理が行なわれる。
後、シリコンウェーハ１ａはデバイスの製造工程に投入
される。なお、図１５に示す工程における中温熱処理工
程は、装置の製造工程中に行なわれる熱処理を利用する
場合がある。しかしながら、装置の製造工程中の熱処理
が短く不十分な場合には、装置の製造工程の前に上記の
ような中温熱処理が行なわれる。
【００１０】
【発明が解決しようとする課題】一般的に、半導体素子
が形成されるＤＺ層３は、層の厚さｄが少なくとも５０
μｍ程度必要とされる。上記のように、従来のＩＧ法に
よるシリコンウェーハ１ａでは、図１３に示される高温
熱処理によってＤＺ層３の厚さが規定される。したがっ
て、ＤＺ層３の厚さｄを大きくするためには、高温熱処
理時間を長く行なう必要がある。高熱処理時間を長く設
定すれば、シリコンウェーハ１ａから外方への酸素２の
拡散が多くなり、その結果：酸素濃度の低いＤＺ層３の
厚さｄは大きくなる。なお、この高温度の熱処理工程に
おいてはＩＧ層４の酸素核は成長が抑制され大きく形成
されない。このため、ゲッタリング効果を高めるように
ＩＧ層の酸素核を成長させるためには、図１４に示す低
温熱処理時間を長く設定する必要が生じる。このような
長時間の高温あるいは低温熱処理が行なわれると、シリ
コンウェーハ１ａの内部での不均一な温度分布が生じ、
ウェーハが反りを生じたり、内部にスリップ転位が発生
したりする。また、このような長時間の熱処理工程はウ
ェーハのスループットを低下させるため、量産化の阻害
要因となる問題が生じた。
が形成されるＤＺ層３は、層の厚さｄが少なくとも５０
μｍ程度必要とされる。上記のように、従来のＩＧ法に
よるシリコンウェーハ１ａでは、図１３に示される高温
熱処理によってＤＺ層３の厚さが規定される。したがっ
て、ＤＺ層３の厚さｄを大きくするためには、高温熱処
理時間を長く行なう必要がある。高熱処理時間を長く設
定すれば、シリコンウェーハ１ａから外方への酸素２の
拡散が多くなり、その結果：酸素濃度の低いＤＺ層３の
厚さｄは大きくなる。なお、この高温度の熱処理工程に
おいてはＩＧ層４の酸素核は成長が抑制され大きく形成
されない。このため、ゲッタリング効果を高めるように
ＩＧ層の酸素核を成長させるためには、図１４に示す低
温熱処理時間を長く設定する必要が生じる。このような
長時間の高温あるいは低温熱処理が行なわれると、シリ
コンウェーハ１ａの内部での不均一な温度分布が生じ、
ウェーハが反りを生じたり、内部にスリップ転位が発生
したりする。また、このような長時間の熱処理工程はウ
ェーハのスループットを低下させるため、量産化の阻害
要因となる問題が生じた。
【００１１】また、図１６はシリコンウェーハの酸素濃
度分布を示す濃度分布図である。図示されるように、酸
素濃度はＤＺ層３とＩＧ層４との間でなだらかな曲線状
の分布を示している。また、ウェーハ１の平面方向にお
いては図１１に示されるように酸素析出物６の分布はＤ
Ｚ層３とＩＧ層４との境界においてまばらに存在してい
る。このため、必要なＤＺ層３の層の厚さｄが均一とな
らず、ＤＺ層３の領域に酸素析出物６が生じ、ウェーハ
の歩留りが低下するという問題も生じた。
度分布を示す濃度分布図である。図示されるように、酸
素濃度はＤＺ層３とＩＧ層４との間でなだらかな曲線状
の分布を示している。また、ウェーハ１の平面方向にお
いては図１１に示されるように酸素析出物６の分布はＤ
Ｚ層３とＩＧ層４との境界においてまばらに存在してい
る。このため、必要なＤＺ層３の層の厚さｄが均一とな
らず、ＤＺ層３の領域に酸素析出物６が生じ、ウェーハ
の歩留りが低下するという問題も生じた。
【００１２】したがって、この発明は、上記のような問
題点を解消するためになされたもので、ＤＺ層とＩＧ層
の酸素濃度を最適化し、かつＤＺ層の厚さを均一化する
とともに製造歩留りおよびスループット特性の優れた半
導体基板を得ることを目的とする。
題点を解消するためになされたもので、ＤＺ層とＩＧ層
の酸素濃度を最適化し、かつＤＺ層の厚さを均一化する
とともに製造歩留りおよびスループット特性の優れた半
導体基板を得ることを目的とする。
【００１３】
【課題を解決するための手段】請求項１にかかる半導体
基板は、第１単結晶シリコン層と、第２単結晶シリコン
層とが接合されて形成されている。第１単結晶シリコン
層は半導体素子が形成される主表面と、この主表面に対
向する接合面とを有している。さらに、その膜厚方向に
沿って均一な第１の含有酸素濃度を有している。また、
第１単結晶シリコン層の接合面に接合された第２単結晶
シリコン層は、その膜厚方向に沿って均一で、かつ第１
の含有酸素濃度より高い第２の含有酸素濃度を有してい
る。
基板は、第１単結晶シリコン層と、第２単結晶シリコン
層とが接合されて形成されている。第１単結晶シリコン
層は半導体素子が形成される主表面と、この主表面に対
向する接合面とを有している。さらに、その膜厚方向に
沿って均一な第１の含有酸素濃度を有している。また、
第１単結晶シリコン層の接合面に接合された第２単結晶
シリコン層は、その膜厚方向に沿って均一で、かつ第１
の含有酸素濃度より高い第２の含有酸素濃度を有してい
る。
【００１４】請求項２にかかる半導体基板は、第１の単
結晶シリコン層と、第１単結晶シリコン層の接合面に接
合された第２単結晶シリコン層とを有している。第１単
結晶シリコン層は、半導体装置が形成される主表面と、
この主表面に対面する接合面とを有し、その膜厚方向に
沿って均一な第１の含有炭素濃度を有している。また、
第２単結晶シリコン層は第１単結晶シリコン層の第１含
有炭素濃度より高い第２の含有炭素濃度を有している。
結晶シリコン層と、第１単結晶シリコン層の接合面に接
合された第２単結晶シリコン層とを有している。第１単
結晶シリコン層は、半導体装置が形成される主表面と、
この主表面に対面する接合面とを有し、その膜厚方向に
沿って均一な第１の含有炭素濃度を有している。また、
第２単結晶シリコン層は第１単結晶シリコン層の第１含
有炭素濃度より高い第２の含有炭素濃度を有している。
【００１５】請求項３にかかる半導体基板は、半導体素
子が形成される主表面を有し、かつその膜厚方向に沿っ
て均一な第１の含有酸素濃度を有する第１単結晶シリコ
ン層と、その膜厚方向に沿って均一で、かつ第１単結晶
シリコン層の第１の含有酸素濃度より高い第２の含有酸
素濃度を有する第２単結晶シリコン層とを備えている。
さらに、第１単結晶シリコン層と第２単結晶シリコン層
との間には、第２単結晶シリコン層から第１単結晶シリ
コン層への酸素原子の移動を素子する中間層が形成され
ている。
子が形成される主表面を有し、かつその膜厚方向に沿っ
て均一な第１の含有酸素濃度を有する第１単結晶シリコ
ン層と、その膜厚方向に沿って均一で、かつ第１単結晶
シリコン層の第１の含有酸素濃度より高い第２の含有酸
素濃度を有する第２単結晶シリコン層とを備えている。
さらに、第１単結晶シリコン層と第２単結晶シリコン層
との間には、第２単結晶シリコン層から第１単結晶シリ
コン層への酸素原子の移動を素子する中間層が形成され
ている。
【００１６】
【作用】請求項１にかかる半導体基板は、予め所定の低
酸素濃度を有する第１単結晶シリコン基板と、所定の高
酸素濃度を有する第２単結晶シリコン基板とを接合して
形成されている。このため、第１単結晶シリコン基板か
ら形成されるＤＺ層を任意の厚みに、かつ均一に形成す
ることができる。また、第２単結晶シリコン層の酸素析
出物の密度を任意に、かつ第１単結晶シリコン層と独立
して設定することができる。
酸素濃度を有する第１単結晶シリコン基板と、所定の高
酸素濃度を有する第２単結晶シリコン基板とを接合して
形成されている。このため、第１単結晶シリコン基板か
ら形成されるＤＺ層を任意の厚みに、かつ均一に形成す
ることができる。また、第２単結晶シリコン層の酸素析
出物の密度を任意に、かつ第１単結晶シリコン層と独立
して設定することができる。
【００１７】また、請求項２にかかる半導体基板は、Ｄ
Ｚ層に１×１０15 ａｔｏｍｓ／ｃｍ3 未満の炭素濃度
のウェーハを使用し、ＩＧ層に１×１０1 5 ａｔｏｍｓ
／ｃｍ3 以上の炭素濃度を含有するウェーハを使用する
ことにより、ＩＧ層は炭素の働きで酸素析出核となり、
酸素の析出を促進させ、また、ＤＺ層は炭素の影響を受
けないように炭素濃度が低く設定される。
Ｚ層に１×１０15 ａｔｏｍｓ／ｃｍ3 未満の炭素濃度
のウェーハを使用し、ＩＧ層に１×１０1 5 ａｔｏｍｓ
／ｃｍ3 以上の炭素濃度を含有するウェーハを使用する
ことにより、ＩＧ層は炭素の働きで酸素析出核となり、
酸素の析出を促進させ、また、ＤＺ層は炭素の影響を受
けないように炭素濃度が低く設定される。
【００１８】請求項３にかかる半導体基板では、さらに
第１単結晶シリコン層と第２単結晶シリコン層との間に
中間層を介在させている。この中間層は、第２単結晶シ
リコン層から第１単結晶シリコン層内へ酸素が拡散する
のを妨げる働きをなす。これにより第１単結晶シリコン
層の低酸素濃度状態を維持する。
第１単結晶シリコン層と第２単結晶シリコン層との間に
中間層を介在させている。この中間層は、第２単結晶シ
リコン層から第１単結晶シリコン層内へ酸素が拡散する
のを妨げる働きをなす。これにより第１単結晶シリコン
層の低酸素濃度状態を維持する。
【００１９】
【実施例】以下、この発明の一実施例を図を用いて説明
する。
する。
【００２０】図１は、この発明の第１の実施例によるシ
リコンウェーハ（半導体基板）１の断面構造図である。
シリコンウェーハ１は膜厚Ｔ1 が約１００μｍ、酸素濃
度が２〜３×１０1 7 ａｔｏｍｓ／ｃｍ3 のＤＺ層７ａ
と、膜厚Ｔ2 が約４３０μｍ、酸素濃度が１６〜１７×
１０1 7 ａｔｏｍｓ／ｃｍ3 のＩＧ層８ａの積層体から
構成される。ＤＺ層７ａは欠陥や酸素析出物の発生がな
く、その層の厚みはウェーハ面内で均一に形成されてい
る。図１６に示されるように、ＤＺ層７ａおよびＩＧ層
８ａの酸素濃度は基板深さ方向に沿って各々平坦に分布
し、ＤＺ層７ａとＩＧ層８ａとの境界面付近で急峻に変
化する分布となっている。
リコンウェーハ（半導体基板）１の断面構造図である。
シリコンウェーハ１は膜厚Ｔ1 が約１００μｍ、酸素濃
度が２〜３×１０1 7 ａｔｏｍｓ／ｃｍ3 のＤＺ層７ａ
と、膜厚Ｔ2 が約４３０μｍ、酸素濃度が１６〜１７×
１０1 7 ａｔｏｍｓ／ｃｍ3 のＩＧ層８ａの積層体から
構成される。ＤＺ層７ａは欠陥や酸素析出物の発生がな
く、その層の厚みはウェーハ面内で均一に形成されてい
る。図１６に示されるように、ＤＺ層７ａおよびＩＧ層
８ａの酸素濃度は基板深さ方向に沿って各々平坦に分布
し、ＤＺ層７ａとＩＧ層８ａとの境界面付近で急峻に変
化する分布となっている。
【００２１】次に、図１に示すシリコンウェーハ１の製
造方法について説明する。図２ないし図４はその製造方
法を順に示した断面図である。
造方法について説明する。図２ないし図４はその製造方
法を順に示した断面図である。
【００２２】まず、図２に示すように、２つの単結晶シ
リコンウェーハ７、８を用意する。第１の単結晶シリコ
ンウェーハ７はＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ
ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法により
形成された、面方位（１００）、酸素濃度が２〜３×１
０1 7 ａｔｏｍｓ／ｃｍ3 のシリコンウェーハである。
また、第２の単結晶シリコンウェーハ８はＣＺ（Ｃｚｏ
ｃｈｒａｌｓｋｉ）法により製造された、面方位（１０
０）、酸素濃度が１６〜１８×１０1 7 ａｔｏｍｓ／ｃ
ｍ3 のシリコンウェーハである。第１単結晶シリコンウ
ェーハ７と第２単結晶シリコンウェーハ８の接合面９、
９は、まずメカノケミカルポリシング法を用いて鏡面研
磨される。メカノケミカルポリシング法は、研磨剤とし
て１００〜５００ÅのＳｉＯ2 微粒子を主成分としたｐ
Ｈ９〜１２のコロイダルシリカ溶液を用い、研磨布とし
て、不織布にポリウレタンを含浸させた人工皮革を用
い、一定温度下でウェーハに加圧して摺動させる方法で
ある。鏡面研磨が施された後、ウェーハ表面を洗浄しパ
ーティクルを除去した後、親水性処理を行なう。パーテ
ィクル除去の洗浄にはＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ混
合液が用いられる。鏡面研磨加工が施されたウェーハを
この混合液に浸しパーティクルを除去した後、乾燥処理
する。混合液中に含まれるＨ2 Ｏ2 はウェーハの表面を
親水性にする作用があり、これによりウェーハの表面に
は−ＯＨが付着する。
リコンウェーハ７、８を用意する。第１の単結晶シリコ
ンウェーハ７はＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ
ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法により
形成された、面方位（１００）、酸素濃度が２〜３×１
０1 7 ａｔｏｍｓ／ｃｍ3 のシリコンウェーハである。
また、第２の単結晶シリコンウェーハ８はＣＺ（Ｃｚｏ
ｃｈｒａｌｓｋｉ）法により製造された、面方位（１０
０）、酸素濃度が１６〜１８×１０1 7 ａｔｏｍｓ／ｃ
ｍ3 のシリコンウェーハである。第１単結晶シリコンウ
ェーハ７と第２単結晶シリコンウェーハ８の接合面９、
９は、まずメカノケミカルポリシング法を用いて鏡面研
磨される。メカノケミカルポリシング法は、研磨剤とし
て１００〜５００ÅのＳｉＯ2 微粒子を主成分としたｐ
Ｈ９〜１２のコロイダルシリカ溶液を用い、研磨布とし
て、不織布にポリウレタンを含浸させた人工皮革を用
い、一定温度下でウェーハに加圧して摺動させる方法で
ある。鏡面研磨が施された後、ウェーハ表面を洗浄しパ
ーティクルを除去した後、親水性処理を行なう。パーテ
ィクル除去の洗浄にはＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ混
合液が用いられる。鏡面研磨加工が施されたウェーハを
この混合液に浸しパーティクルを除去した後、乾燥処理
する。混合液中に含まれるＨ2 Ｏ2 はウェーハの表面を
親水性にする作用があり、これによりウェーハの表面に
は−ＯＨが付着する。
【００２３】次に、図３に示すように、親水性処理が行
なわれた第１単結晶シリコンウェーハ７と第２単結晶シ
リコンウェーハ８の各々の接合面９、９同士を互いの結
晶軸を揃えて重ね合わせる。そして、たとえば１１００
℃程度の高温で熱処理し、両者の接合界面１０の酸素を
拡散させる。これにより、２つの単結晶シリコンウェー
ハ７、８が接合される。
なわれた第１単結晶シリコンウェーハ７と第２単結晶シ
リコンウェーハ８の各々の接合面９、９同士を互いの結
晶軸を揃えて重ね合わせる。そして、たとえば１１００
℃程度の高温で熱処理し、両者の接合界面１０の酸素を
拡散させる。これにより、２つの単結晶シリコンウェー
ハ７、８が接合される。
【００２４】その後、図４に示されるように、第１単結
晶シリコンウェーハ７および第２単結晶シリコンウェー
ハ８を所望の厚さに研削し、さらに表面を研磨してＤＺ
層７ａとＩＧ層８ａを形成する。この後、半導体素子の
製造プロセスに投入される。
晶シリコンウェーハ７および第２単結晶シリコンウェー
ハ８を所望の厚さに研削し、さらに表面を研磨してＤＺ
層７ａとＩＧ層８ａを形成する。この後、半導体素子の
製造プロセスに投入される。
【００２５】上記のような製造工程により形成されるシ
リコンウェーハ１は、ＤＺ層７ａとして予め低酸素濃度
のウェーハが使用されるため、従来のＩＧ法に比べて、
ＤＺ層形成のための酸素の外方拡散のための高温熱処理
を行なう必要がない。このため、熱応力によるウェーハ
のそりやスリップ転位の発生を防ぐことができる。ま
た、高温熱処理のためのアニール工程などで生じる二次
汚染による欠陥の発生を防ぐことができる。また、ＩＧ
層８ａとして予め高酸素濃度のウェーハを使用している
ため、上記の製造工程の段階で酸素析出核の成長のため
の低温熱処理を行なう必要がない。あるいは、必要であ
っても比較的短時間の熱処理で酸素析出核を成長させる
ことができる。そして、半導体装置の製造プロセスに投
入された後、製造工程での熱処理を受けてＩＧ層８ａに
酸素析出物が形成される。そして、これがゲッタリング
効果を生じさせる。
リコンウェーハ１は、ＤＺ層７ａとして予め低酸素濃度
のウェーハが使用されるため、従来のＩＧ法に比べて、
ＤＺ層形成のための酸素の外方拡散のための高温熱処理
を行なう必要がない。このため、熱応力によるウェーハ
のそりやスリップ転位の発生を防ぐことができる。ま
た、高温熱処理のためのアニール工程などで生じる二次
汚染による欠陥の発生を防ぐことができる。また、ＩＧ
層８ａとして予め高酸素濃度のウェーハを使用している
ため、上記の製造工程の段階で酸素析出核の成長のため
の低温熱処理を行なう必要がない。あるいは、必要であ
っても比較的短時間の熱処理で酸素析出核を成長させる
ことができる。そして、半導体装置の製造プロセスに投
入された後、製造工程での熱処理を受けてＩＧ層８ａに
酸素析出物が形成される。そして、これがゲッタリング
効果を生じさせる。
【００２６】次に、第２の実施例について説明する。再
び図１を参照して、第２の実施例では、第１単結晶シリ
コン層７ａと第２単結晶シリコン層８ａの面方位が、両
者ともたとえば（１１１）であってもよく、また（１１
０）であってもよい。また、両者の面方位が異なってい
てもよい。両者の面方位が異なる場合には、第１単結晶
シリコン層７と第２単結晶シリコン層８ａとの界面で結
晶の不整合が形成され、これによりゲッタリング効果が
生じる。また、両者の面方位を異ならせることによっ
て、いずれかのシリコン層内に生じたスリップが他方の
シリコン層内に派生するのを抑制することができる。
び図１を参照して、第２の実施例では、第１単結晶シリ
コン層７ａと第２単結晶シリコン層８ａの面方位が、両
者ともたとえば（１１１）であってもよく、また（１１
０）であってもよい。また、両者の面方位が異なってい
てもよい。両者の面方位が異なる場合には、第１単結晶
シリコン層７と第２単結晶シリコン層８ａとの界面で結
晶の不整合が形成され、これによりゲッタリング効果が
生じる。また、両者の面方位を異ならせることによっ
て、いずれかのシリコン層内に生じたスリップが他方の
シリコン層内に派生するのを抑制することができる。
【００２７】次に、第３の実施例について説明する。図
５は第３の実施例によるシリコンウェーハ１の断面構造
図である。第１単結晶シリコン層７ａとして、予めＣＺ
法により製造したウェーハを高温熱処理し、含有酸素を
外方へ拡散したものが用いられる。そして、もう１つの
ＣＺ法により製造したウェーハと高熱処理を行なったＣ
Ｚ法によるウェーハとを接合した後、高温熱処理を行な
ったウェーハ部分の内、酸素が高濃度に残存する領域を
研削して除去する。これにより２つのＣＺ法により製造
されたウェーハを用いて一方をＤＺ層７ａとして使用
し、他方をＩＧ層８ａとして使用することができる。ま
た、第１の実施例の変形例として、ＩＧ層としてＣＺ法
により製造したウェーハを予め低温熱処理を行ない、酸
素析出物６を成長した後、ＭＣＺ法により形成されたウ
ェーハと接合してシリコンウェーハ１を形成することが
できる。このような方法を用いると、ＣＺ法によるウェ
ーハへの低温熱処理は、たとえば温度６５０℃で時間３
０分程度でよく、従来の図１４に示す工程で行なわれた
低温熱処理に比べて短時間で酸素析出物を成長させるこ
とができる。
５は第３の実施例によるシリコンウェーハ１の断面構造
図である。第１単結晶シリコン層７ａとして、予めＣＺ
法により製造したウェーハを高温熱処理し、含有酸素を
外方へ拡散したものが用いられる。そして、もう１つの
ＣＺ法により製造したウェーハと高熱処理を行なったＣ
Ｚ法によるウェーハとを接合した後、高温熱処理を行な
ったウェーハ部分の内、酸素が高濃度に残存する領域を
研削して除去する。これにより２つのＣＺ法により製造
されたウェーハを用いて一方をＤＺ層７ａとして使用
し、他方をＩＧ層８ａとして使用することができる。ま
た、第１の実施例の変形例として、ＩＧ層としてＣＺ法
により製造したウェーハを予め低温熱処理を行ない、酸
素析出物６を成長した後、ＭＣＺ法により形成されたウ
ェーハと接合してシリコンウェーハ１を形成することが
できる。このような方法を用いると、ＣＺ法によるウェ
ーハへの低温熱処理は、たとえば温度６５０℃で時間３
０分程度でよく、従来の図１４に示す工程で行なわれた
低温熱処理に比べて短時間で酸素析出物を成長させるこ
とができる。
【００２８】さらに、第４の実施例について説明する。
図６は、第４の実施例によるシリコンウェーハ１の断面
構造図である。この第４の実施例においては、ＤＺ層を
構成する第１単結晶シリコン層７ａの層の厚さＴ1 はＩ
Ｇ層を構成する第２単結晶シリコン層８ａの層の厚さＴ
2 と同じかあるいはそれ以上であってもよい。第１単結
晶シリコン層７ａを厚く形成すると、製造プロセス中に
おいて高温度で長時間熱処理を受けた場合に、高濃度の
酸素を含有する第２単結晶シリコン層８ａ側から低濃度
の第１単結晶シリコン層７ａ側へ酸素が拡散した場合に
おいても、素子形成のために必要とされるＤＺ領域を確
保することができる。
図６は、第４の実施例によるシリコンウェーハ１の断面
構造図である。この第４の実施例においては、ＤＺ層を
構成する第１単結晶シリコン層７ａの層の厚さＴ1 はＩ
Ｇ層を構成する第２単結晶シリコン層８ａの層の厚さＴ
2 と同じかあるいはそれ以上であってもよい。第１単結
晶シリコン層７ａを厚く形成すると、製造プロセス中に
おいて高温度で長時間熱処理を受けた場合に、高濃度の
酸素を含有する第２単結晶シリコン層８ａ側から低濃度
の第１単結晶シリコン層７ａ側へ酸素が拡散した場合に
おいても、素子形成のために必要とされるＤＺ領域を確
保することができる。
【００２９】さらに、第５の実施例について説明する。
図７は、第５の実施例によるシリコンウェーハ１の断面
構造図である。第５の実施例は、第１の実施例のシリコ
ンウェーハ１に対してさらにＥＧ（Ｅｘｔｒｉｎｓｉｃ
Ｇｅｔｔｅｒｉｎｇ）層１３を設けている。ＥＧ層１
３には、多結晶シリコン層、非晶質シリコン層、シリコ
ン窒化膜などが用いられる。また、第２単結晶シリコン
層８ａの表面をサンドブラスト処理して荒れた表面層を
形成してもよい。このＥＧ層１３を設けることにより、
有害な不純物や欠陥を第２単結晶シリコン層８ａの裏面
側に偏析させることによって除去するエクストリンシッ
クゲッタリング効果を得ることができる。
図７は、第５の実施例によるシリコンウェーハ１の断面
構造図である。第５の実施例は、第１の実施例のシリコ
ンウェーハ１に対してさらにＥＧ（Ｅｘｔｒｉｎｓｉｃ
Ｇｅｔｔｅｒｉｎｇ）層１３を設けている。ＥＧ層１
３には、多結晶シリコン層、非晶質シリコン層、シリコ
ン窒化膜などが用いられる。また、第２単結晶シリコン
層８ａの表面をサンドブラスト処理して荒れた表面層を
形成してもよい。このＥＧ層１３を設けることにより、
有害な不純物や欠陥を第２単結晶シリコン層８ａの裏面
側に偏析させることによって除去するエクストリンシッ
クゲッタリング効果を得ることができる。
【００３０】さらに、第６の実施例について説明する。
図８は第６の実施例によるの断面構造図である。この例
は、第１単結晶シリコン層７ａと第２単結晶シリコン層
８ａとの間にゲッタリング効果を高めるための中間層１
４を介在させている。中間層１４としては多結晶シリコ
ン、非晶質シリコンあるいはシリコン窒化膜などが用い
られる。中間層１４は酸素含有濃度の高い第２単結晶シ
リコン層８ａ側から酸素含有濃度の低い第１単結晶シリ
コン層７ａ側へ拡散しようとする酸素を吸収し、第１単
結晶シリコン層７ａの酸素濃度を維持する働きをなす。
図８は第６の実施例によるの断面構造図である。この例
は、第１単結晶シリコン層７ａと第２単結晶シリコン層
８ａとの間にゲッタリング効果を高めるための中間層１
４を介在させている。中間層１４としては多結晶シリコ
ン、非晶質シリコンあるいはシリコン窒化膜などが用い
られる。中間層１４は酸素含有濃度の高い第２単結晶シ
リコン層８ａ側から酸素含有濃度の低い第１単結晶シリ
コン層７ａ側へ拡散しようとする酸素を吸収し、第１単
結晶シリコン層７ａの酸素濃度を維持する働きをなす。
【００３１】さらに、第７の実施例について説明する。
図９は第７の実施例によるシリコンウェーハ１の断面構
造図である。この例では、第１の単結晶シリコン層７ａ
と第２の単結晶シリコン層８ａとの間にダメージ層１５
を形成している。ダメージ層１５は機械的に形成した
層、イオン注入により形成した層、あるいはアンチモ
ン、ボロン、ひ素などを熱拡散した不純物拡散によるダ
メージ層などから構成される。このようなダメージ層１
５はゲッタリング効果を高める。
図９は第７の実施例によるシリコンウェーハ１の断面構
造図である。この例では、第１の単結晶シリコン層７ａ
と第２の単結晶シリコン層８ａとの間にダメージ層１５
を形成している。ダメージ層１５は機械的に形成した
層、イオン注入により形成した層、あるいはアンチモ
ン、ボロン、ひ素などを熱拡散した不純物拡散によるダ
メージ層などから構成される。このようなダメージ層１
５はゲッタリング効果を高める。
【００３２】さらに、第８の実施例について説明する。
図１０は第８の実施例によるシリコンウェーハ１の断面
構造図である。この例では、第２単結晶シリコン層８ａ
の両面を第１単結晶シリコン層７ａ、７ａで挟み込む構
造に構成されている。第１単結晶シリコン層７ａ、７ａ
は２枚の、たとえばＭＣＺ法によるシリコンウェーハを
用い、第２単結晶シリコン層８ａは１枚のたとえばＣＺ
法によるシリコンウェーハを用いて構成される。このよ
うな積層構造のシリコンウェーハ１は高温熱処理時の温
度分布を対称化し、ウェーハの反りを防止することがで
きる。
図１０は第８の実施例によるシリコンウェーハ１の断面
構造図である。この例では、第２単結晶シリコン層８ａ
の両面を第１単結晶シリコン層７ａ、７ａで挟み込む構
造に構成されている。第１単結晶シリコン層７ａ、７ａ
は２枚の、たとえばＭＣＺ法によるシリコンウェーハを
用い、第２単結晶シリコン層８ａは１枚のたとえばＣＺ
法によるシリコンウェーハを用いて構成される。このよ
うな積層構造のシリコンウェーハ１は高温熱処理時の温
度分布を対称化し、ウェーハの反りを防止することがで
きる。
【００３３】なお、上記の第１の実施例において説明し
たように、第１単結晶シリコン層７ａおよび第２単結晶
シリコン層８ａを所定の厚さに製造するための研削加工
および鏡面研磨加工は他の実施例においても同様に適用
される。
たように、第１単結晶シリコン層７ａおよび第２単結晶
シリコン層８ａを所定の厚さに製造するための研削加工
および鏡面研磨加工は他の実施例においても同様に適用
される。
【００３４】
【発明の効果】このように、請求項１ないし請求項３に
かかる発明によれば、素子形成領域として最適な低酸素
濃度を有する第１単結晶シリコン層とゲッタリング効果
を生じさせるに最適な高酸素濃度を有する第２単結晶シ
リコン層とを各々異なるシリコンウェーハを用いて接合
して形成するように構成したので、各々の層の最適な厚
みを容易に確保でき、第１単結晶シリコン層での欠陥の
発生の少ないスループットの優れたゲッタリング効果を
有する半導体基板を得ることができる。
かかる発明によれば、素子形成領域として最適な低酸素
濃度を有する第１単結晶シリコン層とゲッタリング効果
を生じさせるに最適な高酸素濃度を有する第２単結晶シ
リコン層とを各々異なるシリコンウェーハを用いて接合
して形成するように構成したので、各々の層の最適な厚
みを容易に確保でき、第１単結晶シリコン層での欠陥の
発生の少ないスループットの優れたゲッタリング効果を
有する半導体基板を得ることができる。
【図１】この発明の第１の実施例による半導体基板１の
断面構造図である。
断面構造図である。
【図２】図１に示す半導体基板の製造工程の第１工程を
示す断面構造図である。
示す断面構造図である。
【図３】図１に示す半導体基板の製造工程の第２工程を
示す断面構造図である。
示す断面構造図である。
【図４】図１に示す半導体基板の製造工程の第３工程を
示す断面構造図である。
示す断面構造図である。
【図５】この発明の第２の実施例による半導体基板の断
面構造図である。
面構造図である。
【図６】この発明の第３の実施例による半導体基板の断
面構造図である。
面構造図である。
【図７】この発明の第４の実施例による半導体基板の断
面構造図である。
面構造図である。
【図８】この発明の第５の実施例による半導体基板の断
面構造図である。
面構造図である。
【図９】この発明の第６の実施例による半導体基板の断
面構造図である。
面構造図である。
【図１０】この発明の第７の実施例による半導体基板の
断面構造図である。
断面構造図である。
【図１１】従来のＩＧ法により製造された半導体基板の
断面構造図である。
断面構造図である。
【図１２】図１１に示す半導体基板の製造工程の第１工
程を示す断面構造図である。
程を示す断面構造図である。
【図１３】図１１に示す半導体基板の製造工程の第２工
程を示す断面構造図である。
程を示す断面構造図である。
【図１４】図１１に示す半導体基板の製造工程の第３工
程を示す断面構造図である。
程を示す断面構造図である。
【図１５】図１１に示す半導体基板の製造工程の第４工
程を示す断面構造図である。
程を示す断面構造図である。
【図１６】半導体基板の基板深さ方向に沿った酸素濃度
分布図である。
分布図である。
１ 半導体基板 ３ ＤＺ層 ４ ＩＧ層 ７ａ 第１単結晶シリコン層（ＤＺ層） ８ａ 第２単結晶シリコン層（ＩＧ層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 日下部 兼治 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内
Claims (3)
- 【請求項１】 半導体素子が形成される主表面と、この
主表面に対向する接合面とを有し、その膜厚方向に沿っ
て均一な第１の含有酸素濃度を有する第１単結晶シリコ
ン層と、 前記第１単結晶シリコン層の前記接合面に接合され、そ
の膜厚方向に沿って均一で、かつ前記第１の含有酸素濃
度より高い第２の含有酸素濃度を有する第２単結晶シリ
コン層とを備えた、半導体基板。 - 【請求項２】 半導体素子が形成される主表面と、この
主表面に対向する接合面とを有し、その膜厚方向に沿っ
て均一な第１の含有炭素濃度を有する第１単結晶シリコ
ン層と、 前記第１単結晶シリコン層の前記接合面に接合され、そ
の膜厚方向に沿って均一で、かつ前記第１の含有炭素濃
度より高い第２の含有炭素濃度を有する第２単結晶シリ
コン層とを備えた、半導体基板。 - 【請求項３】 半導体素子が形成される主表面を有し、
かつその膜厚方向に沿って均一な第１の含有酸素濃度を
有する第１単結晶シリコン層と、 その膜厚方向に沿って均一で、かつ前記第１単結晶シリ
コン層の前記第１の含有酸素濃度より高い第２の含有酸
素濃度を有する第２単結晶シリコン層と、 前記第１単結晶シリコン層と前記第２単結晶シリコン層
との間に形成され、前記第２単結晶シリコン層から前記
第１単結晶シリコン層への酸素原子の移動を阻止する中
間層とを備えた、半導体基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3301440A JP2726583B2 (ja) | 1991-11-18 | 1991-11-18 | 半導体基板 |
| US07/953,345 US5327007A (en) | 1991-11-18 | 1992-09-30 | Semiconductor substrate having a gettering layer |
| US08/248,916 US5539245A (en) | 1991-11-18 | 1994-05-25 | Semiconductor substrate having a gettering layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3301440A JP2726583B2 (ja) | 1991-11-18 | 1991-11-18 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144824A true JPH05144824A (ja) | 1993-06-11 |
| JP2726583B2 JP2726583B2 (ja) | 1998-03-11 |
Family
ID=17896920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3301440A Expired - Lifetime JP2726583B2 (ja) | 1991-11-18 | 1991-11-18 | 半導体基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5327007A (ja) |
| JP (1) | JP2726583B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259013A (ja) * | 1992-03-11 | 1993-10-08 | Nec Yamagata Ltd | 半導体シリコンウェーハ |
| JPH07263453A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH08115861A (ja) * | 1994-10-13 | 1996-05-07 | Mitsubishi Materials Shilicon Corp | 張り合わせ半導体基板およびその製造方法 |
| JPH1050715A (ja) * | 1996-07-29 | 1998-02-20 | Sumitomo Sitix Corp | シリコンウェーハとその製造方法 |
| JP2009206431A (ja) * | 2008-02-29 | 2009-09-10 | Sumco Corp | シリコン基板とその製造方法 |
| US8529695B2 (en) | 2000-11-22 | 2013-09-10 | Sumco Corporation | Method for manufacturing a silicon wafer |
| JP2018190903A (ja) * | 2017-05-10 | 2018-11-29 | グローバルウェーハズ・ジャパン株式会社 | 半導体ウェハの製造方法及び半導体ウェハ |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613498B2 (ja) * | 1991-03-15 | 1997-05-28 | 信越半導体株式会社 | Ｓｉ単結晶ウエーハの熱処理方法 |
| US5923071A (en) * | 1992-06-12 | 1999-07-13 | Seiko Instruments Inc. | Semiconductor device having a semiconductor film of low oxygen concentration |
| JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
| JPH06104268A (ja) * | 1992-09-21 | 1994-04-15 | Mitsubishi Electric Corp | ゲッタリング効果を持たせた半導体基板およびその製造方法 |
| JP3232168B2 (ja) * | 1993-07-02 | 2001-11-26 | 三菱電機株式会社 | 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置 |
| JP2786081B2 (ja) * | 1993-07-27 | 1998-08-13 | 日本電気株式会社 | Ｓｏｉ基板 |
| US5757063A (en) * | 1994-03-25 | 1998-05-26 | Kabushiki Kaisha Toshiba | Semiconductor device having an extrinsic gettering film |
| JP2719113B2 (ja) * | 1994-05-24 | 1998-02-25 | 信越半導体株式会社 | 単結晶シリコンウェーハの歪付け方法 |
| JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
| US5635414A (en) * | 1995-03-28 | 1997-06-03 | Zakaluk; Gregory | Low cost method of fabricating shallow junction, Schottky semiconductor devices |
| US6331457B1 (en) * | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| JP3443822B2 (ja) * | 1996-03-27 | 2003-09-08 | 信越半導体株式会社 | シリコン単結晶の製造方法 |
| JPH09266212A (ja) * | 1996-03-28 | 1997-10-07 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびその製造方法 |
| JP2973960B2 (ja) * | 1997-01-29 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5994761A (en) | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| JPH10242153A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法 |
| MY135749A (en) | 1997-04-09 | 2008-06-30 | Memc Electronic Materials | Process for producing low defect density, ideal oxygen precipitating silicon |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3295346B2 (ja) | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| US5897362A (en) * | 1998-04-17 | 1999-04-27 | Lucent Technologies Inc. | Bonding silicon wafers |
| US6828690B1 (en) | 1998-08-05 | 2004-12-07 | Memc Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
| CN1155064C (zh) | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 制备理想析氧硅晶片的工艺 |
| WO2000013211A2 (en) * | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| CN1181522C (zh) | 1998-09-02 | 2004-12-22 | Memc电子材料有限公司 | 具有改进的内部收气的热退火单晶硅片及其热处理工艺 |
| US6336968B1 (en) | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
| US6450621B1 (en) * | 1998-09-17 | 2002-09-17 | Canon Kabushiki Kaisha | Semiconductor device having inkjet recording capability and method for manufacturing the same, inkjet head using semiconductor device, recording apparatus, and information-processing system |
| KR100622884B1 (ko) * | 1998-10-14 | 2006-09-12 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 열적으로 어닐링된 저결함 밀도 단결정 실리콘 |
| JP2000154070A (ja) * | 1998-11-16 | 2000-06-06 | Suminoe Textile Co Ltd | セラミックス三次元構造体及びその製造方法 |
| US6284384B1 (en) * | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
| DE19915078A1 (de) * | 1999-04-01 | 2000-10-12 | Siemens Ag | Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe |
| DE19917064A1 (de) * | 1999-04-15 | 2000-08-24 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Schichtstruktur |
| DE19925044B4 (de) * | 1999-05-28 | 2005-07-21 | Siltronic Ag | Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben |
| US20030051656A1 (en) | 1999-06-14 | 2003-03-20 | Charles Chiun-Chieh Yang | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
| US6338805B1 (en) * | 1999-07-14 | 2002-01-15 | Memc Electronic Materials, Inc. | Process for fabricating semiconductor wafers with external gettering |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| DE19943101C2 (de) * | 1999-09-09 | 2002-06-20 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer gebondeten Halbleiterscheibe |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| JP2004503085A (ja) * | 2000-06-30 | 2004-01-29 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 |
| US6599815B1 (en) | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| US6339016B1 (en) | 2000-06-30 | 2002-01-15 | Memc Electronic Materials, Inc. | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone |
| WO2002084728A1 (en) * | 2001-04-11 | 2002-10-24 | Memc Electronic Materials, Inc. | Control of thermal donor formation in high resistivity cz silicon |
| WO2002086960A1 (en) * | 2001-04-20 | 2002-10-31 | Memc Electronic Materials, Inc. | Method for the preparation of a silicon wafer having stabilized oxygen precipitates |
| DE10127387B4 (de) * | 2001-06-06 | 2006-09-21 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleitersubstrats und eines Halbleiterbauelements aus zwei einkristallinen Halbleiterscheiben |
| FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| US6846726B2 (en) * | 2002-04-17 | 2005-01-25 | Lam Research Corporation | Silicon parts having reduced metallic impurity concentration for plasma reaction chambers |
| JP4781616B2 (ja) * | 2002-09-26 | 2011-09-28 | 三菱電機株式会社 | 半導体基板の製造方法及び半導体装置の製造方法 |
| US6838321B2 (en) * | 2002-09-26 | 2005-01-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same |
| US8187377B2 (en) * | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| WO2005013377A1 (en) * | 2003-07-25 | 2005-02-10 | Ge Energy (Usa) Llc | Semiconductor elements having zones of reduced oxygen |
| JP4885426B2 (ja) * | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP4667030B2 (ja) * | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 固体撮像装置用の半導体基板とその製造方法 |
| WO2006101200A1 (ja) * | 2005-03-24 | 2006-09-28 | Kyocera Corporation | 光電変換素子とその製造方法、及びこれを用いた光電変換モジュール |
| JP2006294691A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | 半導体基板及び半導体装置とその製造方法 |
| US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| FR2899594A1 (fr) * | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
| US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| JP5474745B2 (ja) * | 2009-12-30 | 2014-04-16 | ローム アンド ハース カンパニー | 均一なオリゴマー液滴を製造する方法 |
| US8846500B2 (en) | 2010-12-13 | 2014-09-30 | Semiconductor Components Industries, Llc | Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith |
| US9634098B2 (en) * | 2013-06-11 | 2017-04-25 | SunEdison Semiconductor Ltd. (UEN201334164H) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method |
| CN105845548A (zh) * | 2015-01-16 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种硅衬底及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0023656B1 (en) * | 1979-07-23 | 1984-05-09 | Kabushiki Kaisha Toshiba | Charge storage type semiconductor device |
| JPS5856462A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58207642A (ja) * | 1982-05-28 | 1983-12-03 | Fujitsu Ltd | 半導体ウエハ− |
| JPS5982717A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置の製造方法 |
| JPS59124136A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体ウエハの処理方法 |
| JPS6031231A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
| JPS60136218A (ja) * | 1983-12-23 | 1985-07-19 | Nec Corp | 半導体装置およびその製造方法 |
| JPS61182216A (ja) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | 半導体基板の接合方法 |
| JPH0770472B2 (ja) * | 1985-02-08 | 1995-07-31 | 株式会社東芝 | 半導体基板の製造方法 |
| JPH0712043B2 (ja) * | 1986-04-07 | 1995-02-08 | 日本電気株式会社 | 半導体基板 |
| JPS63227026A (ja) * | 1987-03-17 | 1988-09-21 | Fujitsu Ltd | シリコン結晶基板のゲツタリング方法 |
| JP2631977B2 (ja) * | 1987-04-02 | 1997-07-16 | セイコー電子工業株式会社 | シリコン結晶基板の製造方法 |
| US5194395A (en) * | 1988-07-28 | 1993-03-16 | Fujitsu Limited | Method of producing a substrate having semiconductor-on-insulator structure with gettering sites |
| JPH0246770A (ja) * | 1988-08-08 | 1990-02-16 | Seiko Epson Corp | 半導体装置 |
| JPH03184345A (ja) * | 1989-12-13 | 1991-08-12 | Nippon Steel Corp | シリコンウェハおよびその製造方法 |
| JP2735407B2 (ja) * | 1990-08-30 | 1998-04-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1991
- 1991-11-18 JP JP3301440A patent/JP2726583B2/ja not_active Expired - Lifetime
-
1992
- 1992-09-30 US US07/953,345 patent/US5327007A/en not_active Expired - Lifetime
-
1994
- 1994-05-25 US US08/248,916 patent/US5539245A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259013A (ja) * | 1992-03-11 | 1993-10-08 | Nec Yamagata Ltd | 半導体シリコンウェーハ |
| JPH07263453A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH08115861A (ja) * | 1994-10-13 | 1996-05-07 | Mitsubishi Materials Shilicon Corp | 張り合わせ半導体基板およびその製造方法 |
| JPH1050715A (ja) * | 1996-07-29 | 1998-02-20 | Sumitomo Sitix Corp | シリコンウェーハとその製造方法 |
| US8529695B2 (en) | 2000-11-22 | 2013-09-10 | Sumco Corporation | Method for manufacturing a silicon wafer |
| JP2009206431A (ja) * | 2008-02-29 | 2009-09-10 | Sumco Corp | シリコン基板とその製造方法 |
| JP2018190903A (ja) * | 2017-05-10 | 2018-11-29 | グローバルウェーハズ・ジャパン株式会社 | 半導体ウェハの製造方法及び半導体ウェハ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2726583B2 (ja) | 1998-03-11 |
| US5539245A (en) | 1996-07-23 |
| US5327007A (en) | 1994-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144824A (ja) | 半導体基板 | |
| US5738942A (en) | Semiconductor silicon wafer and process for producing it | |
| US6350703B1 (en) | Semiconductor substrate and production method thereof | |
| US7232743B2 (en) | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same | |
| KR100588098B1 (ko) | 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법 | |
| US7763541B2 (en) | Process for regenerating layer transferred wafer | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JP2908150B2 (ja) | Ｓｏｉ基板構造及びその製造方法 | |
| US8043929B2 (en) | Semiconductor substrate and method for production thereof | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| US5066359A (en) | Method for producing semiconductor devices having bulk defects therein | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| Rai‐Choudhury | Substrate Surface Preparation and Its Effect on Epitaxial Silicon | |
| JP2006186312A (ja) | 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法 | |
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JPH0574784A (ja) | シリコン基板の製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH03201440A (ja) | 半導体基板の裏面歪形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |