JPH03233935A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPH03233935A
JPH03233935A JP3024290A JP3024290A JPH03233935A JP H03233935 A JPH03233935 A JP H03233935A JP 3024290 A JP3024290 A JP 3024290A JP 3024290 A JP3024290 A JP 3024290A JP H03233935 A JPH03233935 A JP H03233935A
Authority
JP
Japan
Prior art keywords
wafer
face
semiconductor
semiconductor substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3024290A
Other languages
English (en)
Inventor
Yoshiko Konakawa
粉川 佳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3024290A priority Critical patent/JPH03233935A/ja
Publication of JPH03233935A publication Critical patent/JPH03233935A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造に用いられる半導体基板に関
する。
[従来の技術] 第2図は半導体ウェハの断面図であり、第2図において
、(1)はシリコン単結晶をスライスしてえられた円板
状の半導体ウェハ、(2a)はウェハ表面、(2b)は
ウェハ裏面である。また、第3図は従来の半導体基板を
模式的に示す断面図であり、第2図に示す半導体ウェハ
(1)のウェハ裏面(2b)にサンドブラスト処理を施
してえられたものである。第3図において、(3)はウ
ェハ裏面(2b)に石英の粉(図示せず)を叩き付ける
サンドブラスト処理により形成された機械的歪層である
前記の半導体基板を用いてウェハ表面(2a〉側に回路
を形成して半導体装置を製造すると、製造プロセス中の
熱処理時に発生する微小熱誘起欠陥や重金属不純物を機
械的歪層(3)のゲッターシンク内に捉えて封じ込める
ゲッター効果によって、回路が形成されるウェハ表面(
2a)側への悪影響が防止され、製造される半導体装置
の特性や歩留がよくなる。
[発明が解決しようとする課題] しかしながら、従来の半導体基板は前記のように構成さ
れているので機械的歪層を形成する際にその面に凹凸が
でき、そのためにウェハ材料が剥離して微小片どなりや
すく、発塵して製造プロセスに悪影響を及ぼす。また機
械的歪層には、半導体装置の製造プロセス中の熱処理時
にその歪の緩和が起り、熱処理時に発生する微小熱誘起
欠陥や重金属汚染をそこに封じ込めるゲッター効果が熱
処理時間が長くなるにつれて減少するなどの問題点があ
る。
本発明はこのような問題点を解消するためになされたも
のであり、発塵がなく、かつゲッター効果が高くて、熱
処理されてもその効果が持続する半導体基板をうろこと
を目的とする。
[課題を解決するための手段] 本発明は、半導体ウェハの一方の面に、遷移金属を除く
元素により構成された無機物質を堆積させたことを特徴
とする半導体基板に関する。
[実施例] 本発明の半導体基板に用いられる半導体ウェハにはとく
に限定はなく、たとえばシリコンやガリウムヒ素などの
通常用いられているものを用いることができる。
本明細書において、半導体ウェハの一方の面とは、半導
体回路を形成する向辺外のすべての面をいう。
前記遷移金属を除く元素は、半導体基板を構成する元素
と原子の大きさが異なり、半導体基板にこの元素の原子
が拡散したばあい結晶格子歪を生じさせる元素であれば
とくに限定されず、その具体例としては、たとえばホウ
素、チッ素、リン、ヒ素などがあげられる。
前記遷移金属を除く元素により構成された無機物質は、
熱膨張係数が半導体ウェハと異なり、耐熱性を示すもの
であればとくに限定されず、たとえばPBN (Pyr
olytic Boron Njtride)などを具
体例としてあげることができる。
前記無機物質の堆積方法にはとくに限定はなく、化学気
相成長法(CVD法)などの通常の方法を用いることが
でき、たとえばPBN層を形成させるばあいにはCVD
法が用いられる。また、堆積の際の条件にもとくに限定
はない。
前記無機物質を堆積させて形成される層(以下、堆積層
ともいう)の厚さにもとくに限定はない。
このようにして半導体ウェハの一方の面に形成された堆
積層は、半導体ウェハとの熱膨張係数のミスフィツトに
よりウェハ裏面などに応力を与える。また、半導体製造
プロセスの熱処理の際に、堆積層の無機物質中に含まれ
る原子(たとえば無機物質がPBNのばあいにはホウ素
)が半導体ウェハ中に拡散し、原子半径がシリコンなど
の半導体を構成する原子の半径と異なるため結晶格子歪
を生じさせ、半導体基板に含まれる酸素の析出の触媒と
して作用し、酸素析出欠陥を形成させる。以上の2つの
ゲッターシンクにより製造プロセス中にウェハ表面で発
生する微小熱誘起欠陥や重金属不純物が、堆積層および
無機物質中に含まれる原子が拡散した領域(以下、拡散
層ともいう)に封じ込められ、半導体基板の表面(ウェ
ハ表面)側のデバイス形成領域は、正常な完全結晶を維
持することができる。さらに、このようにして形成され
た拡散層は耐熱性に富むために、製造プロセス中の熱処
理により、結晶格子歪は緩和されず、前記ゲッター効果
は保持される。
このように、本発明の半導体基板は機械的歪層の形成が
不要なのでえられる半導体基板の一方の面に凹凸がなく
、発塵しない。
つぎに本発明を実施例によって説明するが、本発明はか
かる実施例に限定されるものではない。
実施例1 シリコン単結晶をスライスしてえられた円板状の半導体
ウェハの表面(2a)以外の面に、l800°C以上の
高温、1OTorr以下の減圧下で三塩化ホウ素とアン
モニアを空気中で反応、成長させて、一定の厚さ(約1
洞)になるようにPBNの層を形成した。
ついで、えられた半導体基板を用いて半導体装置を製造
したところ、半導体製造プロセス中の熱処理により、P
BN層のボロンが半導体基板のバルク中に拡散し、第1
図に示すような半導体基板となった。なお、第1図は、
このようにして形成された本発明の半導体基板を模式的
に示す断面図であり、(2a)はウェハ表面、(2b)
はウェハ裏面、(4)はPBiv層、(5)はホウ素の
拡散層である。
前記実施例はPBN層を形成した例であるが、たとえば
PBN層が形成されていない半導体ウェハにデバイスを
形成したのち、第4図に示すようにウェハをオリフラに
対して垂直にライン(6)でへき開し、その断面(刀を
観察するために結晶欠陥を選択的にエツチングし、顕微
鏡により断面の結晶欠陥分布を観察すると、第5A図に
示すようにデバイス形成領域(8)にまで欠陥00が発
生していることがわかる。しかし、半導体ウェハの表面
(2a)以外の面にホウ素を含まないチッ化膜(9)を
形成すると、シリコン基板とチッ化膜との熱膨張係数の
ミスフィツトにより応力が与えられ、ゲッタリング効果
が示され、第5B図に示すようにデバイス形成領域(8
)には欠陥(財)が形成されず、表面の状態が良好に保
たれる。これに対してPBN層が形成された前記実施例
ではさらにホウ素を含んでいるため、シリコン基板に拡
散したホウ素が結晶格子歪を生じさせ、そこにデバイス
形成領域の重金属類がゲッタされる。その他に重金属と
ホウ素との化合物形成も考えられ、表面状態はさらに良
好となる。
[発明の効果] 以上のように、本発明の半導体基板はウェハと熱膨張係
数の異なる無機物質をウェハの一方の面に堆積させてウ
ェハの一方の面に応力を生じさせ、しかもこの堆積層か
ら半導体ウェハの一方の面に無機物質中の原子を拡散さ
せるようにし、これにより生じる結晶格子歪および前記
原子による析出作用で生じる酸素析出欠陥に、微小熱誘
起欠陥や、重金属不純物を封じ込めるようにしたものな
ので、機械的歪層の形成が不要でウェハの一方の面に凹
凸がなく、発塵しないだけでなく、ゲッター効果が高く
、しかもゲッター効果が熱処理されても持続する。
【図面の簡単な説明】
第1図は本発明の半導体基板を模式的に示す断面図、第
2図は半導体ウェハの断面図、第3図は従来の半導体基
板を模式的に示す断面図、第4図は半導体基板をへき関
する様子を示す説明図、第5A図および第5B図は半導
体基板に生じた欠陥を模式的に示す断面図である。 (図面の主要符号) (1)二半導体ウェハ 代  理  人     大  岩  増  雄牙4 図 ′;+5A図 a A′5B園 手 続 補 正 書(自発) 2、発明の名称 半導体基板 3、補正をする者 事件との関係 特許出願人 住 所    東京都千代田区丸の内二丁目2番3号名
 称  (601)三菱電機株式会社代表者志岐守哉 4、代理人 住所 東京都千代田区丸の内二丁目2番3号 ■ 5、補正の対象 (1)明細書の「発明の詳細な説明」の欄6、補正の内
容 (1)明細書6頁6行の「空気中で」を削除する。 以  上

Claims (1)

    【特許請求の範囲】
  1. (1)半導体ウェハの一方の面に、遷移金属を除く元素
    により構成された無機物質を堆積させたことを特徴とす
    る半導体基板。
JP3024290A 1990-02-08 1990-02-08 半導体基板 Pending JPH03233935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3024290A JPH03233935A (ja) 1990-02-08 1990-02-08 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3024290A JPH03233935A (ja) 1990-02-08 1990-02-08 半導体基板

Publications (1)

Publication Number Publication Date
JPH03233935A true JPH03233935A (ja) 1991-10-17

Family

ID=12298242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3024290A Pending JPH03233935A (ja) 1990-02-08 1990-02-08 半導体基板

Country Status (1)

Country Link
JP (1) JPH03233935A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683948A (en) * 1979-12-12 1981-07-08 Sony Corp Processing of semiconductor
JPS60157228A (ja) * 1984-01-26 1985-08-17 Fujitsu Ltd 半導体ウエハ−
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPS63253632A (ja) * 1987-04-10 1988-10-20 Nec Corp 半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683948A (en) * 1979-12-12 1981-07-08 Sony Corp Processing of semiconductor
JPS60157228A (ja) * 1984-01-26 1985-08-17 Fujitsu Ltd 半導体ウエハ−
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法
JPS63253632A (ja) * 1987-04-10 1988-10-20 Nec Corp 半導体基板の製造方法

Similar Documents

Publication Publication Date Title
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
JPH03276716A (ja) 酸化物でマスクされたSi基板上にSiGe層を被着する方法
JP3351801B2 (ja) ゲッタリング方法
JP3796030B2 (ja) 薄膜作成装置
JP3312553B2 (ja) シリコン単結晶およびシリコン単結晶薄膜の製造方法
JPH03233935A (ja) 半導体基板
JPH09266214A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
US6806202B2 (en) Method of removing silicon oxide from a surface of a substrate
JPH03238825A (ja) 半導体基板
JP2005129575A (ja) 基板処理装置及び半導体装置の製造方法
JP2019149471A (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JPH0442540A (ja) アモルファス構造を有するウェーハ
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
JPH03222427A (ja) 半導体装置
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JP2590271B2 (ja) 半導体基板の製造方法
JP2011054937A (ja) 基板上に単結晶層を作製する方法
JPH03273639A (ja) ゲッタリング効果増強シリコン基板及びその製造方法
JPH05198579A (ja) 半導体ウェハ及びその製造方法
JPH05152210A (ja) サセプタ
JPS63310123A (ja) シリコン半導体基板
JPH04199507A (ja) 3―V族化合物半導体へのn型不純物固相拡散方法
JP3033801B2 (ja) 薄膜への不純物拡散方法
JPH01256130A (ja) 半導体基板
JPS5939026A (ja) 半導体装置の製造方法