JPH03276716A - 酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を被着する方法 - Google Patents
酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を被着する方法Info
- Publication number
- JPH03276716A JPH03276716A JP2341166A JP34116690A JPH03276716A JP H03276716 A JPH03276716 A JP H03276716A JP 2341166 A JP2341166 A JP 2341166A JP 34116690 A JP34116690 A JP 34116690A JP H03276716 A JPH03276716 A JP H03276716A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- oxide
- window
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 17
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 76
- 230000008021 deposition Effects 0.000 description 36
- 235000012431 wafers Nutrition 0.000 description 24
- 230000006911 nucleation Effects 0.000 description 13
- 238000010899 nucleation Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 238000002474 experimental method Methods 0.000 description 12
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910000078 germane Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 230000035755 proliferation Effects 0.000 description 4
- 238000004627 transmission electron microscopy Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001493 electron microscopy Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005136 cathodoluminescence Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、Ｓｉ基板上へのＳｉＧｅの選択的及び非選択
的被着に関するものであり、そしてまたＳｉＧｅが、被
着する表面の特性によってどのような影響を受けるかに
関するものである。
的被着に関するものであり、そしてまたＳｉＧｅが、被
着する表面の特性によってどのような影響を受けるかに
関するものである。
Ｓｉ基板に対するＳｉの選択的及び非選択的被着につい
ては、完全に露出したＳｉ基板に対するＳｉＧｅ薄膜の
被着として、文献に発表された報告から周知のところで
ある。しかしながら、本発明の実験以前には、ＳｉＯ□
によって部分的にマスクされたＳｉ基板に対するＳｉＧ
ｅの選択的及び非選択的被着については、はとんど知ら
れていなかった。
ては、完全に露出したＳｉ基板に対するＳｉＧｅ薄膜の
被着として、文献に発表された報告から周知のところで
ある。しかしながら、本発明の実験以前には、ＳｉＯ□
によって部分的にマスクされたＳｉ基板に対するＳｉＧ
ｅの選択的及び非選択的被着については、はとんど知ら
れていなかった。
本発明の目的は、ＳｉＧｅ層における欠陥または不適合
な転位を最小限にとどめるように、二酸化ケイ素によっ
て部分的にカバーされたＳｉ基板に対するＳｉＧｅ層の
被着を行なうためのいくつかの方法を提供することであ
る。
な転位を最小限にとどめるように、二酸化ケイ素によっ
て部分的にカバーされたＳｉ基板に対するＳｉＧｅ層の
被着を行なうためのいくつかの方法を提供することであ
る。
第１の実施例によれば、まず、窒化ケイ素と多結晶ケイ
素のいずれかでカバーすることによって、二酸化ケイ素
の層を隠蔽し、その後基板の露出したＳｉ及びその隠さ
れた酸化物層に対してＳ ｉＧｅの層を被着させ、Ｓｉ
Ｇｅ層の欠陥を最小限にとどめる方法が得られる。 第２の実施例によれば、やはり、ＳｉＧｅ層の欠陥を最
小限にするための方法が得られる。この方法の場合、Ｓ
ｉ基板の表面に第１のＳｉＯ□層を成長させ、次に、Ｓ
ｉ基板に異方性のドライ・エツチングを施すことにより
、第１のＳｉＯ□層に窓を形成し、それによりその窓の
側壁をほぼ垂直にし、また基板のＳｉ表面が露出するよ
うにする。次に、第１のＳｉＯ□層上及び基板の露出し
たＳｉ部における窓の底部に対して第２のＳｉＯ□層を
被着させることによって、異方性エツチングにおいて損
傷を受けた第１のＳｉＯ□層のエツジを修理し、窓の底
部表面から第２のＳ ｉ Ｏ２層に湿式エツチングを施
して、基板のＳｉ表面を露出させる。次に、窓内にＳｉ
Ｇｅ層を選択的に被着させる。 第３の実施例も、やはり、ＳｉＧｅ層における欠陥を最
小限にとどめる方法であり、これは、まず、Ｓｉ基板表
面上にＳｉｎｇ層を成長させ、次に、そのＳｉＯ□層を
介して窓をリソグラフィ的に開口するためにマスキング
を施す。ここで全ての窓の総面積が基板表面の一部に残
される５ｔｏ２の総面積に関して最大になるようにする
。該ステップに続いて、そのマスクを利用して、ＳｉＯ
ｇ層中に窓のエツチングを行ない、これら窓によって基
板の３３表面を露出させ、次に、この窓内にＳｉＧｅ層
を選択的に被着させる。 次に、第４の実施例は、ＳｉＧｅ層における不適合な転
位を最小限にとどめるための方法であり、まず、Ｓｉ基
板表面上にＳｉＯ２層を成長させ、次に、Ｓ ｉ Ｏｚ
層を介して窓をリソグラフィ的に開口するためにマスキ
ングを施す。ここで全ての窓の総面積が基板表面の一部
に残されるＳｉｎｇの総面積に関して最小になるように
する。次に、マスクを利用して、Ｓ ｉ Ｏ２層中に窓
のエツチングを行ない、該層によって基板のＳｉ表面を
露出させ、さらに、それら窓内に５ｉＯｚ層を選択的に
被着させる。 第５の実施例は、第１と第４の実施例を組み合わせて、
ＳｉＯ□層における欠陥及び不適合な転位の数を最小限
にとどめるものである。
素のいずれかでカバーすることによって、二酸化ケイ素
の層を隠蔽し、その後基板の露出したＳｉ及びその隠さ
れた酸化物層に対してＳ ｉＧｅの層を被着させ、Ｓｉ
Ｇｅ層の欠陥を最小限にとどめる方法が得られる。 第２の実施例によれば、やはり、ＳｉＧｅ層の欠陥を最
小限にするための方法が得られる。この方法の場合、Ｓ
ｉ基板の表面に第１のＳｉＯ□層を成長させ、次に、Ｓ
ｉ基板に異方性のドライ・エツチングを施すことにより
、第１のＳｉＯ□層に窓を形成し、それによりその窓の
側壁をほぼ垂直にし、また基板のＳｉ表面が露出するよ
うにする。次に、第１のＳｉＯ□層上及び基板の露出し
たＳｉ部における窓の底部に対して第２のＳｉＯ□層を
被着させることによって、異方性エツチングにおいて損
傷を受けた第１のＳｉＯ□層のエツジを修理し、窓の底
部表面から第２のＳ ｉ Ｏ２層に湿式エツチングを施
して、基板のＳｉ表面を露出させる。次に、窓内にＳｉ
Ｇｅ層を選択的に被着させる。 第３の実施例も、やはり、ＳｉＧｅ層における欠陥を最
小限にとどめる方法であり、これは、まず、Ｓｉ基板表
面上にＳｉｎｇ層を成長させ、次に、そのＳｉＯ□層を
介して窓をリソグラフィ的に開口するためにマスキング
を施す。ここで全ての窓の総面積が基板表面の一部に残
される５ｔｏ２の総面積に関して最大になるようにする
。該ステップに続いて、そのマスクを利用して、ＳｉＯ
ｇ層中に窓のエツチングを行ない、これら窓によって基
板の３３表面を露出させ、次に、この窓内にＳｉＧｅ層
を選択的に被着させる。 次に、第４の実施例は、ＳｉＧｅ層における不適合な転
位を最小限にとどめるための方法であり、まず、Ｓｉ基
板表面上にＳｉＯ２層を成長させ、次に、Ｓ ｉ Ｏｚ
層を介して窓をリソグラフィ的に開口するためにマスキ
ングを施す。ここで全ての窓の総面積が基板表面の一部
に残されるＳｉｎｇの総面積に関して最小になるように
する。次に、マスクを利用して、Ｓ ｉ Ｏ２層中に窓
のエツチングを行ない、該層によって基板のＳｉ表面を
露出させ、さらに、それら窓内に５ｉＯｚ層を選択的に
被着させる。 第５の実施例は、第１と第４の実施例を組み合わせて、
ＳｉＯ□層における欠陥及び不適合な転位の数を最小限
にとどめるものである。
本発明をもたらした実験について述べる前に、用語につ
いて一般的な説明及び定義をしておく必要がある。選択
的プロセスは、被着膜があるタイプの表面特性に対して
のみ付着されるものである（例えば、露出したＳｉに対
してだけ）。これに対し、非選択的、または、混合プロ
セスは、全表面にわたって、すなわち、各種表面特性の
全てに対して、被着が行なわれるものである。エピタキ
シャル成長は、エピタキシャル層の結晶構造は、配向が
単一のため単結晶と呼ばれ、多結晶は、核層の結晶構造
が、均一な結晶配向になっていないので、そのように記
述される。Ｓｉに関して、適切に選択された被着条件下
で、ＳｉＧｅｉ膜による実験で明らかになったように、
被着がエピタキシャル層に対して施されると、被着され
た層もエピタキシャルになり、また、多結晶層または非
結晶層、（例えば、酸化ケイ素または窒化ケイ素）に対
しての場合には、被着された層は、多結晶になる。 本発明で行なった実験には、前処理を施された各種Ｓｉ
ウェーハ：すなわち、部分的に二酸化ケイ素でマスキン
グを施された第１のウェーハ、二酸化ケイ素のマスクが
、その水平面と垂直面の両方について、窒化ケイ素の層
で完全にカバーされた第２のウェーハ及び二酸化ケイ素
のマスクが、その水平面と垂直面の両方について、多結
晶ＳｉＯ層で完全にカバーされた第３のウェーハに対し
て、ＳｉＧｅ薄膜を選択的及び非選択的に被着させよう
とする試みが含まれている。 これらの実験は、それぞれ、下記のほぼ同じリアクタ条
件で行なわれた： ■）、各ウェーハが、２０秒間にわたって、１２００’
ＣのＨ２雰囲気内で２５０トルの圧力で標準的な事前洗
浄化を施された（この温度は半導体デバイスの製造には
用いられない非常に高い温度である）； ２）、エピタキシャルケイ素（シリコン）の選択的被着
のため、リアクタ内において、約２５００人のＳｉが得
られるように、３分間わたって、６．４トルの圧力及び
１０００°Ｃの温度で、２０ｃｃ／分のＤＣ３（ｄｉｃ
ｌｏｒｏｓｃｉｌｅｎｅ）と５リットル／分のＨ２の流
れの混合気流で被着された；３）、各基板に対してＳｉ
Ｇｅ層を選択的に被着させるため、気流は、原子分率で
Ｇｅが２１％にあたるＳｉＧｅの約２００人厚の層が得
られるように、２５分間にわたって、圧力を６．４トル
、温度を６２５°Ｃにして、水素、それも、５リットル
／分のＨ２のキャリヤー・ガス内で混合された、４０ｃ
ｃ／分のＤＣ５と１５０ｃｃ／分の１％のゲルマン（Ｇ
ｅＨ４）との混合流で構成された。 第１の実験の場合、主として二酸化ケイ素でマスキング
族されたウェーハをリアクタ内に配置し、露出したＳｉ
に対しＳｉＧｅを選択的に被着させる試みがなされた。 該実験の結果、ＳｉＧｅの被着が生じる通常の温度にお
けるＳｉＧｅの被着に相応に適合する条件下において、
露出したＳｉに対しＳｉＧｅの選択的被着が生じた。Ｓ
ｉＧｅは、露出したＳｉには被着したが、酸化物には被
着しなかった。しかしながら、問題があった。ウェーハ
の大部分がＳ ｉ Ｏ２によってカバーされる結果とし
て、被着膜と酸化物との間に相互作用が生じるというこ
とが判った。該反応によって、はぼ５ｉｄｅの厚さ全体
にわたって、すなわち、半導体デバイスの生産に関して
そのタイプの被着を関心のもてないものにしてしまうほ
どの大領域にわたって、被着ＳｉＧｅ層内に多くの欠陥
を生じることになった。 一方、ウェーハが、主として露出したＳｉ とごくわず
かな酸化物からなる場合、ＳｉＧｅ層の厚さ全体に及ぶ
欠陥はほとんどながった。 選択的被着によって、小領域に不適合な転位が形成され
る前に、ＳｉＧｅ層のクリティカルな厚さが変化した。 多くの転位が大領域にわたって観測０ された厚さと、Ｇｅ含有量で、小領域に被着されたＳｉ
Ｇｅ層には、不適合な転位はほとんど生じなかった。次
の実験は、全ての酸化物をほぼ隠蔽することであった。 そうすることによって、答えを得ようとした疑問点は、
ウェーハが主として露出した酸化物を有する場合に発見
された結晶の欠陥を回避することが可能かということと
、他のタイプの被着が生じるかということである。 上述のように、酸化物をカバーする２つの異なる層が、
さまざまな実験で用いられた。一方では、酸化物は、窒
化ケイ素の層でカバーされ、もう−方では、酸化物は、
多結晶Ｓｉでカバーされる。 いくつかの相関関係のある事態が生じた。まず、多結晶
Ｓｉの場合、被着は非選択性になり、エピタキシャルＳ
ｉＧｅが基板の露出したＳｉ上に、また、多結晶ＳｉＧ
ｅが酸化物に重なった多結晶Ｓｉ上に形成されることが
予測される。それは、確かに、多結晶Ｓｉが用いられた
結果であった。 意外にも、窒化ケイ素の場合、同様の作用が観測された
。該状況の場合、多結晶ＳｉＧｅが露出した窒化物およ
び基板の露出したＳｉ上のエピタキシャルＳｉＧｅ上に
被着することになり、酸化物がカバーされていなくても
、ＳｉＧｅの厚さ全体にわたって欠陥は観測されなかっ
た。 さらに、露出した窒化物上に被着させずに、露出したＳ
ｉ基板上に選択的にＳｉを被着させることが可能な状態
（条件）も発見された。従って、引続き、混合式でＳｉ
Ｇｅを非選択的に被着させることにより、露出したＳｉ
の第１の層上にエピタキシャルＳｉＧｅとしての被着が
、また露出した窒化物上に多結晶材料としての被着が生
じるようにすることができた。 窒化物の層の上にくるＳｉＧｅ層の部分は、露出したＳ
ｉ上のＳｉＧｅ層の部分とほぼ同じ厚さになることが観
測された。さらに、露出したＳｉ層上のＳｉＧｅ層の部
分は、エピタキシャルになり、窒化物の層の上のＳｉＧ
ｅ層の部分は、多結晶となった。 結果得られる被着が選択的になるが、非選択的（混合）
になるかを決める要素は数多く存在する。 ２− まず、選択的なＳｉの被着について検討を加えることに
する。酸化物に対するＳｉの選択性が、窒化物に対する
選択性よりも強いということは、ある程度周知のところ
である。２つの例として、Ｓｉまたはタングステンの被
着を施している最中であれば、酸化物に被着させない方
が、窒化物に被着させないようにするよりも簡単である
。従って、基板の表面特性が、考慮事項の１つである。 気体（ガス）の化学的性質を調整することが、もう１つ
の考慮事項である。すなわち、種を含む０１対種を含む
ＳｉまたはＧｅの比が、重要になる。ＣＩが多くなれば
、被着の選択性がそれだけ強くなる。被着の選択性を弱
めるためには、ＳｉまたはＧｅを多くしなければならな
い。時間及び温度はそれぞれ・、欠陥の有無に影響する
だけでなく、核生成及びその進行速度を左右することに
なるので、やはり、重要な影響がある。 窒化物が存在する状態で被着する場合、Ｓｉの被着温度
は、ＳｉＧｅに比べて高いので、温度とガスのみの相違
によりＳｉの被着は選択的になり、３ ＳｉＧｅの被着は非選択的になる条件が存在する。 例えば、Ｓｉは、通常、８００℃〜１０００℃の間で被
着するが、ＳｉＧｅは、通常、６００°Ｃ〜７００℃の
間で被着する。ＳｉＧｅの場合、用いられる温度が低く
なると、ＳｉＧｅに不適合な転位の形成される可能性も
低くなる。 非選択的状況の場合、主たる相違は、ＤＣ３の流量が１
／２に減少するということである。Ｈ２の流量が増すと
、ウェーハからより速く副産物藪（バイプロダクト）が
除去されるはずであり、従って、Ｈ２の流量が増すこと
によって、選択性の強まるごとが予測される。反応性ガ
スの流量が増すと、より短い期間に、被着材料による同
じ厚さの被着が生じるが、Ｓｉについては、選択性を助
長することにもなる。 ゲルマンの流量が増す場合、ＣＬの添加をふやさないで
、被着種が添加されているので、ＳｉＧｅの被着の選択
性が弱まることになる。従って、選択性の問題を生じる
ことなく、ゲルマンの流量を２〜３倍以上に増すことは
できない。 ４− 温度は、他の要素によって制約を受ける。例えば、不適
合な転位の形成は、ブランケット被着の場合におけるよ
うに、温度の上限を決定する可能性があり、また温度の
下限は、選択的被着及び混合被着の両方とも、被着速度
とＳｉＧｅ層における結晶化度の損失によって決定され
る。 圧力、一般には、低圧力は、選択性を助長する傾向があ
るが、しかしこれは、他の多くの変数と相互作用を生じ
ることになり；５ないし１０トルが、適度な圧力範囲で
ある。用いられる圧力が大気圧に近づくと、Ｓｉの被着
において、選択性を得るのが難しくなり、酸化物の上に
より被着しやすくなる。 代替案として、ＨＣＬを添加して、選択性を強めること
が可能であり、従って、被着種を添加せずに、ＣＬ種が
添加される。ＣＬの含有量はプロセスの選択性に関する
主たる要因となる。 こうした実験に対する誘引の１つとなった観測の１つは
、大領域において薄いＳｉＧｅ層を被着させる場合に生
じるかなりの数の欠陥を伴わずに、■ 小領域において厚いＳｉＧｅ層を成長させることができ
るか否かの確認であった。それは、その通りであること
が分った。すなわち、所定の欠陥密度が得られるＳｉＧ
ｅの厚さは、ＳｉＧｅ層を大領域に被着させる場合に比
べて、小領域に被着させる場合の方がはるかに厚くなる
。 もう１つの実験で明らかになったことは、Ｓｉ基板表面
に第１の５ｉＯ２Ｎ、すなわち、フィールド酸化物層を
成長させ、次に、そのフィールド酸化物に所望の窓を異
方性ドライ・エツチング（例えば、プラズマ・エツチン
グ）で形成し、それら窓の側壁がほぼ垂直になるように
することによって、ＳｉＧｅ層の欠陥を減少させること
ができるということであった。ドライ・エツチングを実
施する場合、その酸化物のエツジが一般的に損傷を受け
る。該エツジを修理するために、５ｉＯ７の薄い第２の
層をフィールド酸化物の表面、及び、窓中に被着させ、
次に、これら窓の底部表面に湿式エツチングを施して（
例えば、フッ化水素、肝、エツチング）、Ｓｉの表面を
露出させることにな６ る。次に、窓内においてＳｉＧｅ層を選択的に被着させ
る。 化学蒸着技法による制限された反応処理を用いて、酸化
物でパターン形成された、配向が＜１００＞Ｏ３ｔ ウ
ェーハ上の露出したＳｉ領域に、Ｓｉ１□ＧｅＸ、及び
、Ｓｉ層を選択的に成長させた。直径が１００〜１５０
μｍの領域を検査できるようにする、大領域のシンニン
グ（薄化）技法と共に、平面透過歩キ電子顕微鏡を用い
て、ヘテロインターフェイスにおける不適合な転位の間
隔が測定された。 転位密度は、酸化物で分離されることによって形成され
る小領域（横方向の寸法：数十ミクロン）の場合、パタ
ーン形成された酸化物によって遮断されない隣接する大
領域（ミリメートル）に比べると、少なくとも１／２０
に低くなる。パターン形成されたウェーハ上にＳｉ、、
Ｇｅ、を選択的に成長させる能力や、成長した状態の薄
膜における転位密度の領域に依存した低下度は、５ｉｔ
−、ＧｅＸのひずんだ層を利用する将来のデバイスの用
途にとって重要な考慮事項になる可能性がある。 ７ 最近のＦｉ ｔｚｇｅｒａｌｄ他による分子線エピタキ
シによって成長したＩｎＧａＡｓ／ＧａＡｓひずみ層の
研究［Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ、６５，２２２０．１９８９］ において示さ
れるように、薄膜成長時に形成された不適合な転位密度
は、成長領域が小さくなれば、低下する。結果として、
大領域よりも小領域にはるかに大きな厚みをもって、ひ
ずみをもって、薄膜が成長されうる。本発明者が明らか
にしたところによれば、この現象を利用して、ひずみ層
における不適合な転位形成の動力学を洞察することが可
能である。転位密度に関する同様の領域に依存した低下
が、化学蒸着（ＣＶＤ）技法による制限された反応処理
（ＬＲＰ）によって成長するＳ ｔｏ、 ａ Ｇ ｅｏ
、 ２／Ｓｉひずみ層にも観測された。小領域が、Ｇａ
Ａｓ基板にトレンチをエツチングして得られたメサに薄
膜を被着させることによって小領域が形成されたＦｉｔ
ｚｇｅｒａｌ／ｄの研究に対し、本研究における小領域
は、酸化物によるパターン形成が施されたウェーハの露
出したＳｉ領域にＳ ｉ ＊ Ｓ ｉ＋−、ＧｅＸを選
択的に被着させることによって形成された。 ８ ＣＶＤ技法の場合、メサの上部だけでなく、その側部に
ついても、被着が予測されるので、メサ構造上への成長
は、おそらく、成長領域を制限する有効な手段ではない
。 本研究におけるＳｉ及びＳｉ、、Ｇｅ、は、ウェーハ温
度の急速な変化を利用して薄膜成長を開始させたり、終
了させたりするＣＶＤ技法である−［八ｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、４７，７２１．
１９８５］ＬＲＰによって成長させた。酸化物のパター
ンを有するウェーハは、３０００人の熱酸化物でカバー
された、配向が＜１００＞のＳｉ基板から作製された。 Ｓｉ及び５ｉｄｅの選択的成長は、パターン形成が施さ
れていないウェーハ上に成長させたブランケット層に関
する本発明者の以前の研究で報告したものと同じ成長手
順を利用して行なわれた（１９８９年５月３０日〜６月
２０日に、フランスのストラスフ゛−ルで開催された３
ｖｄ Ｉｎｔ、、Ｓｙｍｏｏｎ Ｓｉ ＭＢＥにおけ
る：Ａｌｔｅｒｎａｔｉｖｅ Ｇｒｏｗｔｈ Ｍｅｔｈ
ｏｄｓ］。３０秒間にわたる１２００°Ｃでの水素によ
る予備ベーキングの後、ジクロロシランを利用して、厚
さが１０００人のバラファ層を１０００″Ｃで選択的に
成長させた。これに続いて、ジクロロシランとゲルマン
を利用し、もとの位置に、厚さがほぼ２０００人のＳ
ｉｏ、 ａＧｅｏ、 ２層が６２５°Ｃで被着させられ
た。両方の層とも、約６．５トルの圧力で水素をキャリ
ヤー・ガスに用いて成長させた。層の厚さと組織は、２
．２Ｍｅνの’Ｈｅ＋のラザフォード散乱（ＲＢＳ）
と断面透過電子顕微鏡検査（ＸＴＥＭ）によって測定さ
れた。ジクロロシランとゲルマンを用いた、さまざまな
成長温度及び圧力に関する純Ｓｉ層と純Ｇｅ層の選択的
成長が、これまでに報告されている。本研究における５
ｉｄｅ被着の場合、光学顕微鏡検査では、酸化物上に被
着を認められなかった。さらに、平面透過電子顕微鏡検
査及びオージェ（Ａｕｇｅｎ）電子分光器の利用時にお
けるＸ線分析においても、サンプルの酸化部分上にＧｅ
の形跡のないことが明らかになった。 １２００°Ｃでの１１□による予備ベーキングの結果、
酸化物の側壁にアンダー・カットが生じ、酸化物のエツ
ジには、粗さが生じた。それは、選択的薄膜において不
適合な転位の核生成の役割を果たす可０ 能性がある。 にわたる不適合な転位を結像するために陰極線ルミネセ
ンスを用いることはできない。従って、電子ヒーム誘導
電流イメージング（ＥＢＩＣ）、）ｌ）ポグラフィ、ま
たは、平面透過電子顕微鏡検査（ＴＥＭ）といった、別
の技法を利用することが必要になる。ＥＢＩＣは、これ
らの層には不適格と判定された。何故ならば本件の薄膜
における不適合な転位が、はんのわずかにしか電気的に
活性ではなく、またこの技法を用いたイメージングは極
めて困難であることが分ったためである。Ｘ線トポグラ
フィも、関係する成長領域が小さく、また酸化物のパタ
ーンによるひずみが存在するため、不合格になった。従
って、転位密度は、平面ＴＥＭを用いて測定されたが、
これは、個々の不適合な転位間における平均間隔である
。パターン形成されたウェーハに関する後述の転位間隔
は、大領域と小領域の間に、はぼ均等に、総視野面積が
約１ ２００、０００μｍ２のスプリットを備えた、４つのＴ
ＥＭ試験体からの平均値である。電子透過領域（直径１
００〜１５０ μｍ ）が、Ｍｏｄｄｅｍによって解説
された技法（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ Ｔｅｃｈ、。 ＩＬ１６Ｌ１９８９ ）を利用した、機械的薄膜化とＡ
ｒイオン・ミリングの組合せによって形成された。 最良のサンプルには、ホールを生じることなく、透明に
なるように慎重な仕上げが施された。上記で示されたの
と同様の領域において得られたＴＩＥＭ顕微鏡写真のコ
ラ−シュ（ｃａｌｌａｇｅ）が、作成された。この領域
は、直径が約１ｍｍの開放された大領域に隣接する、約
１０μｍの間隔をあけた位置にある１組の酸化物フィン
ガ（ｆ ｉｎｇｕｒｅｓ）の端部に位置している。大領
域における不適合な転位の間隔は、０．２５μｍから変
動することが分ったが、選択的ウェーへの小領域におけ
る間隔は、２．０μｍを超える。パターン形成されてい
ないＳｉ制御ウェーハ（同じバッファ層と厚さが２００
０人のＳｉＧｅ薄膜）で測定した不適合な間隔は、選択
的ウェーハの大領域で測定された間隔０．５〜１．０μ
ｍ２ に近かった。不適合な転位が、大領域から小領域及びフ
ィンガへと伝播するのが確認され、また不適合なセグメ
ントを自由表面に接続するつながった転位が、２つの側
壁の一方または他方にだけ観測された。この観測結果は
、これらの転位が、方の側壁で核生成され、他方の側壁
へ広がってい（という考えと一致する。 小成長領域における不適合な転位密度の低下の原因とな
るメカニズムの説明については、以下に行なう。読者は
、Ｍａｔｔｈｅｗｓ他の研究［Ｊ、Ａｐｐｌ。 Ｐｈｙｓ、４１，３８００．１９７０１やＦ ｉｔ、ｇ
ｅｒａｌｄ他の研究を参照されたい。この分析に関して
、不適合な転位の核生成は、一定の面積的密度を備えた
局所的欠陥として定義することが可能な発生源によって
左右されると仮定する；すなわち、Ｎ個の発生源／ｃｍ
２で得られる一定の発生源の密度が存在するものと仮定
する。基板からつながった転位、ダストの粒子、析出物
、及び、転位の相互作用が、こうした発生源の例である
。３つの相関要素が、観測された領域効果の原因をなし
ている。第１に：小３ 領域の場合、発生源の密度が十分に低ければ、活性の核
生成発生源のほとんどない領域、従って、不適合な転位
のほとんどない領域を備えることが可能である。第２に
ニ一定の転位によって発生する不適合なライン長は、領
域（メサまたは酸化物の側壁）のエツジまで延びて、終
っている。第３に：転位の増殖（Ａｐｐｌ、 Ｐｈｙｓ
、 １７，８５，１９７８：ｌは大領域において生じる
可能性が高い。何故ならば増殖を生じる可能性のある転
位の相互作用は、小領域よりも大領域において生じるも
のが多いからである。 第１ａ図及び第１ｂ図は、不適合な転位の形成に対する
成長領域の影響について概略を示したものである。概略
図の作成にあたっては、上述の第１と第２の要素だけし
か考慮しなかった；転位の増殖は、領域効果を生じる必
要がない。第１ａ図には、酸化物の側壁（太線）によっ
て画定される９つの方形成長領域のアレイが示されてい
る。各領域は、サイズがＬ２であり、総成長領域は、９
Ｌ２になる。各小領域には、４つの核生成位置４ （スター）がランダムに配置されており、不適合な転位
セグメントの１つは、各発生源によって核生成される。 各小領域における４つの不適合なセグメントのうちの２
つは、２つの直交する＜１１０ ＞の方向のそれぞれに
延びている。酸化物の側壁によって、不適合なセグメン
トが隣接する領域内へ広がらないようになっている。線
形の不適合な転位密度Ｐは、＜１１０ ＞方向のそれぞ
れにおいて測定された転位間隔Ｓの逆数である。この理
想化された状況では、９つの領域にわたる平均転位間隔
は、１つの領域における転位間隔と同じである；Ｓ＝Ｌ
／２及びＰ＝１／Ｓ＝２／Ｌ０・第１ｂ図で表わされた
状況は、小領域を分割する酸化物の内部側壁が除去され
ている点を除けば、第１ａ図について解説した状況と同
じである。この結果、サイズが９Ｌ２の大領域の１つが
生じる。 この場合、同じ転位発生源によって、長さが３倍の不適
合なセグメントを生じる可能性がある。第１ｂ図におけ
る平均転位間隔はＬ／６であり、線形転位密度は、第１
ａ図に比べてそ３倍に高まっ５ た。Ｆｉｔｚｇｅｒａｌｄ他の詳細な分析に示されるよ
うに（以下参照）、不適合な線形転位密度は、Ｌに比例
するが、ここで、し、すなわち、平均転移ライン長は、
領域の形状寸法の関数である。転位の増殖を考慮すると
、領域効果はより顕著になることが予測され、そして線
形転位密度はもはやＬに比例しなくなる。核生成事象の
領域的密度が、関係する特徴のサイズに比べて低い場合
、上述と同様の方法によって、定義により局所的な欠陥
とは関係のない、均質な核生成のモデリングを行なうこ
とができるはずである。 転位密度の領域に依存した低下は、本件の５ｉ１−ＸＧ
ｅＸ／Ｓｉ薄膜において顕著であるが、明らかに目立っ
た核生成源はない。配向が＜１００ ＞のＳｉで基板は
転位がないので、基板からつながった欠陥が、これらの
薄膜における不適合な転位の核生成に影響することはな
い。酸化物の側壁に関連した不適合な転位の均質な核生
成に関する形跡が存在するとしても、パターン形成の施
されていない制御ウェー八が、パターン形成を施され６ たウェーへの大領域において観測されるのと同様の転位
密度を備えているという事実が示唆するように、別の核
生成メカニズムが、支配的である。 同一基準のＳｉｏ、５Ｇｅｏ、ｚ合金におけるひずみは
、０．９％にしかすぎないので、均質な表面の半ループ
の核生成は、ありそうにない。この値は、こうした事象
の開始に必要と考えられる２〜６％の理論的ひずみ値を
かなり下まわっている。従って、おそらくは、転位増殖
（Ｈａｇｅｎ−５ｔｒｕｎｋのメカニズムを介した）と
の組合せといった、これまで確認されていない核生成プ
ロセスが、本件のＳｉ、□Ｇｅｘ薄膜における不適合な
転位形成の原因になっている。さらに、選択的被着と組
み合わせた、酸化物によってパターン形成を施されたさ
まざまな領域サイズ及び幾何学形状を備えるウェーハを
用いた実験で、ＣＶＤ成長層におけるこれらの現象をさ
らに詳細に研究するための手段を提供することが望まし
い。
いて一般的な説明及び定義をしておく必要がある。選択
的プロセスは、被着膜があるタイプの表面特性に対して
のみ付着されるものである（例えば、露出したＳｉに対
してだけ）。これに対し、非選択的、または、混合プロ
セスは、全表面にわたって、すなわち、各種表面特性の
全てに対して、被着が行なわれるものである。エピタキ
シャル成長は、エピタキシャル層の結晶構造は、配向が
単一のため単結晶と呼ばれ、多結晶は、核層の結晶構造
が、均一な結晶配向になっていないので、そのように記
述される。Ｓｉに関して、適切に選択された被着条件下
で、ＳｉＧｅｉ膜による実験で明らかになったように、
被着がエピタキシャル層に対して施されると、被着され
た層もエピタキシャルになり、また、多結晶層または非
結晶層、（例えば、酸化ケイ素または窒化ケイ素）に対
しての場合には、被着された層は、多結晶になる。 本発明で行なった実験には、前処理を施された各種Ｓｉ
ウェーハ：すなわち、部分的に二酸化ケイ素でマスキン
グを施された第１のウェーハ、二酸化ケイ素のマスクが
、その水平面と垂直面の両方について、窒化ケイ素の層
で完全にカバーされた第２のウェーハ及び二酸化ケイ素
のマスクが、その水平面と垂直面の両方について、多結
晶ＳｉＯ層で完全にカバーされた第３のウェーハに対し
て、ＳｉＧｅ薄膜を選択的及び非選択的に被着させよう
とする試みが含まれている。 これらの実験は、それぞれ、下記のほぼ同じリアクタ条
件で行なわれた： ■）、各ウェーハが、２０秒間にわたって、１２００’
ＣのＨ２雰囲気内で２５０トルの圧力で標準的な事前洗
浄化を施された（この温度は半導体デバイスの製造には
用いられない非常に高い温度である）； ２）、エピタキシャルケイ素（シリコン）の選択的被着
のため、リアクタ内において、約２５００人のＳｉが得
られるように、３分間わたって、６．４トルの圧力及び
１０００°Ｃの温度で、２０ｃｃ／分のＤＣ３（ｄｉｃ
ｌｏｒｏｓｃｉｌｅｎｅ）と５リットル／分のＨ２の流
れの混合気流で被着された；３）、各基板に対してＳｉ
Ｇｅ層を選択的に被着させるため、気流は、原子分率で
Ｇｅが２１％にあたるＳｉＧｅの約２００人厚の層が得
られるように、２５分間にわたって、圧力を６．４トル
、温度を６２５°Ｃにして、水素、それも、５リットル
／分のＨ２のキャリヤー・ガス内で混合された、４０ｃ
ｃ／分のＤＣ５と１５０ｃｃ／分の１％のゲルマン（Ｇ
ｅＨ４）との混合流で構成された。 第１の実験の場合、主として二酸化ケイ素でマスキング
族されたウェーハをリアクタ内に配置し、露出したＳｉ
に対しＳｉＧｅを選択的に被着させる試みがなされた。 該実験の結果、ＳｉＧｅの被着が生じる通常の温度にお
けるＳｉＧｅの被着に相応に適合する条件下において、
露出したＳｉに対しＳｉＧｅの選択的被着が生じた。Ｓ
ｉＧｅは、露出したＳｉには被着したが、酸化物には被
着しなかった。しかしながら、問題があった。ウェーハ
の大部分がＳ ｉ Ｏ２によってカバーされる結果とし
て、被着膜と酸化物との間に相互作用が生じるというこ
とが判った。該反応によって、はぼ５ｉｄｅの厚さ全体
にわたって、すなわち、半導体デバイスの生産に関して
そのタイプの被着を関心のもてないものにしてしまうほ
どの大領域にわたって、被着ＳｉＧｅ層内に多くの欠陥
を生じることになった。 一方、ウェーハが、主として露出したＳｉ とごくわず
かな酸化物からなる場合、ＳｉＧｅ層の厚さ全体に及ぶ
欠陥はほとんどながった。 選択的被着によって、小領域に不適合な転位が形成され
る前に、ＳｉＧｅ層のクリティカルな厚さが変化した。 多くの転位が大領域にわたって観測０ された厚さと、Ｇｅ含有量で、小領域に被着されたＳｉ
Ｇｅ層には、不適合な転位はほとんど生じなかった。次
の実験は、全ての酸化物をほぼ隠蔽することであった。 そうすることによって、答えを得ようとした疑問点は、
ウェーハが主として露出した酸化物を有する場合に発見
された結晶の欠陥を回避することが可能かということと
、他のタイプの被着が生じるかということである。 上述のように、酸化物をカバーする２つの異なる層が、
さまざまな実験で用いられた。一方では、酸化物は、窒
化ケイ素の層でカバーされ、もう−方では、酸化物は、
多結晶Ｓｉでカバーされる。 いくつかの相関関係のある事態が生じた。まず、多結晶
Ｓｉの場合、被着は非選択性になり、エピタキシャルＳ
ｉＧｅが基板の露出したＳｉ上に、また、多結晶ＳｉＧ
ｅが酸化物に重なった多結晶Ｓｉ上に形成されることが
予測される。それは、確かに、多結晶Ｓｉが用いられた
結果であった。 意外にも、窒化ケイ素の場合、同様の作用が観測された
。該状況の場合、多結晶ＳｉＧｅが露出した窒化物およ
び基板の露出したＳｉ上のエピタキシャルＳｉＧｅ上に
被着することになり、酸化物がカバーされていなくても
、ＳｉＧｅの厚さ全体にわたって欠陥は観測されなかっ
た。 さらに、露出した窒化物上に被着させずに、露出したＳ
ｉ基板上に選択的にＳｉを被着させることが可能な状態
（条件）も発見された。従って、引続き、混合式でＳｉ
Ｇｅを非選択的に被着させることにより、露出したＳｉ
の第１の層上にエピタキシャルＳｉＧｅとしての被着が
、また露出した窒化物上に多結晶材料としての被着が生
じるようにすることができた。 窒化物の層の上にくるＳｉＧｅ層の部分は、露出したＳ
ｉ上のＳｉＧｅ層の部分とほぼ同じ厚さになることが観
測された。さらに、露出したＳｉ層上のＳｉＧｅ層の部
分は、エピタキシャルになり、窒化物の層の上のＳｉＧ
ｅ層の部分は、多結晶となった。 結果得られる被着が選択的になるが、非選択的（混合）
になるかを決める要素は数多く存在する。 ２− まず、選択的なＳｉの被着について検討を加えることに
する。酸化物に対するＳｉの選択性が、窒化物に対する
選択性よりも強いということは、ある程度周知のところ
である。２つの例として、Ｓｉまたはタングステンの被
着を施している最中であれば、酸化物に被着させない方
が、窒化物に被着させないようにするよりも簡単である
。従って、基板の表面特性が、考慮事項の１つである。 気体（ガス）の化学的性質を調整することが、もう１つ
の考慮事項である。すなわち、種を含む０１対種を含む
ＳｉまたはＧｅの比が、重要になる。ＣＩが多くなれば
、被着の選択性がそれだけ強くなる。被着の選択性を弱
めるためには、ＳｉまたはＧｅを多くしなければならな
い。時間及び温度はそれぞれ・、欠陥の有無に影響する
だけでなく、核生成及びその進行速度を左右することに
なるので、やはり、重要な影響がある。 窒化物が存在する状態で被着する場合、Ｓｉの被着温度
は、ＳｉＧｅに比べて高いので、温度とガスのみの相違
によりＳｉの被着は選択的になり、３ ＳｉＧｅの被着は非選択的になる条件が存在する。 例えば、Ｓｉは、通常、８００℃〜１０００℃の間で被
着するが、ＳｉＧｅは、通常、６００°Ｃ〜７００℃の
間で被着する。ＳｉＧｅの場合、用いられる温度が低く
なると、ＳｉＧｅに不適合な転位の形成される可能性も
低くなる。 非選択的状況の場合、主たる相違は、ＤＣ３の流量が１
／２に減少するということである。Ｈ２の流量が増すと
、ウェーハからより速く副産物藪（バイプロダクト）が
除去されるはずであり、従って、Ｈ２の流量が増すこと
によって、選択性の強まるごとが予測される。反応性ガ
スの流量が増すと、より短い期間に、被着材料による同
じ厚さの被着が生じるが、Ｓｉについては、選択性を助
長することにもなる。 ゲルマンの流量が増す場合、ＣＬの添加をふやさないで
、被着種が添加されているので、ＳｉＧｅの被着の選択
性が弱まることになる。従って、選択性の問題を生じる
ことなく、ゲルマンの流量を２〜３倍以上に増すことは
できない。 ４− 温度は、他の要素によって制約を受ける。例えば、不適
合な転位の形成は、ブランケット被着の場合におけるよ
うに、温度の上限を決定する可能性があり、また温度の
下限は、選択的被着及び混合被着の両方とも、被着速度
とＳｉＧｅ層における結晶化度の損失によって決定され
る。 圧力、一般には、低圧力は、選択性を助長する傾向があ
るが、しかしこれは、他の多くの変数と相互作用を生じ
ることになり；５ないし１０トルが、適度な圧力範囲で
ある。用いられる圧力が大気圧に近づくと、Ｓｉの被着
において、選択性を得るのが難しくなり、酸化物の上に
より被着しやすくなる。 代替案として、ＨＣＬを添加して、選択性を強めること
が可能であり、従って、被着種を添加せずに、ＣＬ種が
添加される。ＣＬの含有量はプロセスの選択性に関する
主たる要因となる。 こうした実験に対する誘引の１つとなった観測の１つは
、大領域において薄いＳｉＧｅ層を被着させる場合に生
じるかなりの数の欠陥を伴わずに、■ 小領域において厚いＳｉＧｅ層を成長させることができ
るか否かの確認であった。それは、その通りであること
が分った。すなわち、所定の欠陥密度が得られるＳｉＧ
ｅの厚さは、ＳｉＧｅ層を大領域に被着させる場合に比
べて、小領域に被着させる場合の方がはるかに厚くなる
。 もう１つの実験で明らかになったことは、Ｓｉ基板表面
に第１の５ｉＯ２Ｎ、すなわち、フィールド酸化物層を
成長させ、次に、そのフィールド酸化物に所望の窓を異
方性ドライ・エツチング（例えば、プラズマ・エツチン
グ）で形成し、それら窓の側壁がほぼ垂直になるように
することによって、ＳｉＧｅ層の欠陥を減少させること
ができるということであった。ドライ・エツチングを実
施する場合、その酸化物のエツジが一般的に損傷を受け
る。該エツジを修理するために、５ｉＯ７の薄い第２の
層をフィールド酸化物の表面、及び、窓中に被着させ、
次に、これら窓の底部表面に湿式エツチングを施して（
例えば、フッ化水素、肝、エツチング）、Ｓｉの表面を
露出させることにな６ る。次に、窓内においてＳｉＧｅ層を選択的に被着させ
る。 化学蒸着技法による制限された反応処理を用いて、酸化
物でパターン形成された、配向が＜１００＞Ｏ３ｔ ウ
ェーハ上の露出したＳｉ領域に、Ｓｉ１□ＧｅＸ、及び
、Ｓｉ層を選択的に成長させた。直径が１００〜１５０
μｍの領域を検査できるようにする、大領域のシンニン
グ（薄化）技法と共に、平面透過歩キ電子顕微鏡を用い
て、ヘテロインターフェイスにおける不適合な転位の間
隔が測定された。 転位密度は、酸化物で分離されることによって形成され
る小領域（横方向の寸法：数十ミクロン）の場合、パタ
ーン形成された酸化物によって遮断されない隣接する大
領域（ミリメートル）に比べると、少なくとも１／２０
に低くなる。パターン形成されたウェーハ上にＳｉ、、
Ｇｅ、を選択的に成長させる能力や、成長した状態の薄
膜における転位密度の領域に依存した低下度は、５ｉｔ
−、ＧｅＸのひずんだ層を利用する将来のデバイスの用
途にとって重要な考慮事項になる可能性がある。 ７ 最近のＦｉ ｔｚｇｅｒａｌｄ他による分子線エピタキ
シによって成長したＩｎＧａＡｓ／ＧａＡｓひずみ層の
研究［Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙ
ｓｉｃｓ、６５，２２２０．１９８９］ において示さ
れるように、薄膜成長時に形成された不適合な転位密度
は、成長領域が小さくなれば、低下する。結果として、
大領域よりも小領域にはるかに大きな厚みをもって、ひ
ずみをもって、薄膜が成長されうる。本発明者が明らか
にしたところによれば、この現象を利用して、ひずみ層
における不適合な転位形成の動力学を洞察することが可
能である。転位密度に関する同様の領域に依存した低下
が、化学蒸着（ＣＶＤ）技法による制限された反応処理
（ＬＲＰ）によって成長するＳ ｔｏ、 ａ Ｇ ｅｏ
、 ２／Ｓｉひずみ層にも観測された。小領域が、Ｇａ
Ａｓ基板にトレンチをエツチングして得られたメサに薄
膜を被着させることによって小領域が形成されたＦｉｔ
ｚｇｅｒａｌ／ｄの研究に対し、本研究における小領域
は、酸化物によるパターン形成が施されたウェーハの露
出したＳｉ領域にＳ ｉ ＊ Ｓ ｉ＋−、ＧｅＸを選
択的に被着させることによって形成された。 ８ ＣＶＤ技法の場合、メサの上部だけでなく、その側部に
ついても、被着が予測されるので、メサ構造上への成長
は、おそらく、成長領域を制限する有効な手段ではない
。 本研究におけるＳｉ及びＳｉ、、Ｇｅ、は、ウェーハ温
度の急速な変化を利用して薄膜成長を開始させたり、終
了させたりするＣＶＤ技法である−［八ｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、４７，７２１．
１９８５］ＬＲＰによって成長させた。酸化物のパター
ンを有するウェーハは、３０００人の熱酸化物でカバー
された、配向が＜１００＞のＳｉ基板から作製された。 Ｓｉ及び５ｉｄｅの選択的成長は、パターン形成が施さ
れていないウェーハ上に成長させたブランケット層に関
する本発明者の以前の研究で報告したものと同じ成長手
順を利用して行なわれた（１９８９年５月３０日〜６月
２０日に、フランスのストラスフ゛−ルで開催された３
ｖｄ Ｉｎｔ、、Ｓｙｍｏｏｎ Ｓｉ ＭＢＥにおけ
る：Ａｌｔｅｒｎａｔｉｖｅ Ｇｒｏｗｔｈ Ｍｅｔｈ
ｏｄｓ］。３０秒間にわたる１２００°Ｃでの水素によ
る予備ベーキングの後、ジクロロシランを利用して、厚
さが１０００人のバラファ層を１０００″Ｃで選択的に
成長させた。これに続いて、ジクロロシランとゲルマン
を利用し、もとの位置に、厚さがほぼ２０００人のＳ
ｉｏ、 ａＧｅｏ、 ２層が６２５°Ｃで被着させられ
た。両方の層とも、約６．５トルの圧力で水素をキャリ
ヤー・ガスに用いて成長させた。層の厚さと組織は、２
．２Ｍｅνの’Ｈｅ＋のラザフォード散乱（ＲＢＳ）
と断面透過電子顕微鏡検査（ＸＴＥＭ）によって測定さ
れた。ジクロロシランとゲルマンを用いた、さまざまな
成長温度及び圧力に関する純Ｓｉ層と純Ｇｅ層の選択的
成長が、これまでに報告されている。本研究における５
ｉｄｅ被着の場合、光学顕微鏡検査では、酸化物上に被
着を認められなかった。さらに、平面透過電子顕微鏡検
査及びオージェ（Ａｕｇｅｎ）電子分光器の利用時にお
けるＸ線分析においても、サンプルの酸化部分上にＧｅ
の形跡のないことが明らかになった。 １２００°Ｃでの１１□による予備ベーキングの結果、
酸化物の側壁にアンダー・カットが生じ、酸化物のエツ
ジには、粗さが生じた。それは、選択的薄膜において不
適合な転位の核生成の役割を果たす可０ 能性がある。 にわたる不適合な転位を結像するために陰極線ルミネセ
ンスを用いることはできない。従って、電子ヒーム誘導
電流イメージング（ＥＢＩＣ）、）ｌ）ポグラフィ、ま
たは、平面透過電子顕微鏡検査（ＴＥＭ）といった、別
の技法を利用することが必要になる。ＥＢＩＣは、これ
らの層には不適格と判定された。何故ならば本件の薄膜
における不適合な転位が、はんのわずかにしか電気的に
活性ではなく、またこの技法を用いたイメージングは極
めて困難であることが分ったためである。Ｘ線トポグラ
フィも、関係する成長領域が小さく、また酸化物のパタ
ーンによるひずみが存在するため、不合格になった。従
って、転位密度は、平面ＴＥＭを用いて測定されたが、
これは、個々の不適合な転位間における平均間隔である
。パターン形成されたウェーハに関する後述の転位間隔
は、大領域と小領域の間に、はぼ均等に、総視野面積が
約１ ２００、０００μｍ２のスプリットを備えた、４つのＴ
ＥＭ試験体からの平均値である。電子透過領域（直径１
００〜１５０ μｍ ）が、Ｍｏｄｄｅｍによって解説
された技法（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎ
Ｍｉｃｒｏｓｃｏｐｙ Ｔｅｃｈ、。 ＩＬ１６Ｌ１９８９ ）を利用した、機械的薄膜化とＡ
ｒイオン・ミリングの組合せによって形成された。 最良のサンプルには、ホールを生じることなく、透明に
なるように慎重な仕上げが施された。上記で示されたの
と同様の領域において得られたＴＩＥＭ顕微鏡写真のコ
ラ−シュ（ｃａｌｌａｇｅ）が、作成された。この領域
は、直径が約１ｍｍの開放された大領域に隣接する、約
１０μｍの間隔をあけた位置にある１組の酸化物フィン
ガ（ｆ ｉｎｇｕｒｅｓ）の端部に位置している。大領
域における不適合な転位の間隔は、０．２５μｍから変
動することが分ったが、選択的ウェーへの小領域におけ
る間隔は、２．０μｍを超える。パターン形成されてい
ないＳｉ制御ウェーハ（同じバッファ層と厚さが２００
０人のＳｉＧｅ薄膜）で測定した不適合な間隔は、選択
的ウェーハの大領域で測定された間隔０．５〜１．０μ
ｍ２ に近かった。不適合な転位が、大領域から小領域及びフ
ィンガへと伝播するのが確認され、また不適合なセグメ
ントを自由表面に接続するつながった転位が、２つの側
壁の一方または他方にだけ観測された。この観測結果は
、これらの転位が、方の側壁で核生成され、他方の側壁
へ広がってい（という考えと一致する。 小成長領域における不適合な転位密度の低下の原因とな
るメカニズムの説明については、以下に行なう。読者は
、Ｍａｔｔｈｅｗｓ他の研究［Ｊ、Ａｐｐｌ。 Ｐｈｙｓ、４１，３８００．１９７０１やＦ ｉｔ、ｇ
ｅｒａｌｄ他の研究を参照されたい。この分析に関して
、不適合な転位の核生成は、一定の面積的密度を備えた
局所的欠陥として定義することが可能な発生源によって
左右されると仮定する；すなわち、Ｎ個の発生源／ｃｍ
２で得られる一定の発生源の密度が存在するものと仮定
する。基板からつながった転位、ダストの粒子、析出物
、及び、転位の相互作用が、こうした発生源の例である
。３つの相関要素が、観測された領域効果の原因をなし
ている。第１に：小３ 領域の場合、発生源の密度が十分に低ければ、活性の核
生成発生源のほとんどない領域、従って、不適合な転位
のほとんどない領域を備えることが可能である。第２に
ニ一定の転位によって発生する不適合なライン長は、領
域（メサまたは酸化物の側壁）のエツジまで延びて、終
っている。第３に：転位の増殖（Ａｐｐｌ、 Ｐｈｙｓ
、 １７，８５，１９７８：ｌは大領域において生じる
可能性が高い。何故ならば増殖を生じる可能性のある転
位の相互作用は、小領域よりも大領域において生じるも
のが多いからである。 第１ａ図及び第１ｂ図は、不適合な転位の形成に対する
成長領域の影響について概略を示したものである。概略
図の作成にあたっては、上述の第１と第２の要素だけし
か考慮しなかった；転位の増殖は、領域効果を生じる必
要がない。第１ａ図には、酸化物の側壁（太線）によっ
て画定される９つの方形成長領域のアレイが示されてい
る。各領域は、サイズがＬ２であり、総成長領域は、９
Ｌ２になる。各小領域には、４つの核生成位置４ （スター）がランダムに配置されており、不適合な転位
セグメントの１つは、各発生源によって核生成される。 各小領域における４つの不適合なセグメントのうちの２
つは、２つの直交する＜１１０ ＞の方向のそれぞれに
延びている。酸化物の側壁によって、不適合なセグメン
トが隣接する領域内へ広がらないようになっている。線
形の不適合な転位密度Ｐは、＜１１０ ＞方向のそれぞ
れにおいて測定された転位間隔Ｓの逆数である。この理
想化された状況では、９つの領域にわたる平均転位間隔
は、１つの領域における転位間隔と同じである；Ｓ＝Ｌ
／２及びＰ＝１／Ｓ＝２／Ｌ０・第１ｂ図で表わされた
状況は、小領域を分割する酸化物の内部側壁が除去され
ている点を除けば、第１ａ図について解説した状況と同
じである。この結果、サイズが９Ｌ２の大領域の１つが
生じる。 この場合、同じ転位発生源によって、長さが３倍の不適
合なセグメントを生じる可能性がある。第１ｂ図におけ
る平均転位間隔はＬ／６であり、線形転位密度は、第１
ａ図に比べてそ３倍に高まっ５ た。Ｆｉｔｚｇｅｒａｌｄ他の詳細な分析に示されるよ
うに（以下参照）、不適合な線形転位密度は、Ｌに比例
するが、ここで、し、すなわち、平均転移ライン長は、
領域の形状寸法の関数である。転位の増殖を考慮すると
、領域効果はより顕著になることが予測され、そして線
形転位密度はもはやＬに比例しなくなる。核生成事象の
領域的密度が、関係する特徴のサイズに比べて低い場合
、上述と同様の方法によって、定義により局所的な欠陥
とは関係のない、均質な核生成のモデリングを行なうこ
とができるはずである。 転位密度の領域に依存した低下は、本件の５ｉ１−ＸＧ
ｅＸ／Ｓｉ薄膜において顕著であるが、明らかに目立っ
た核生成源はない。配向が＜１００ ＞のＳｉで基板は
転位がないので、基板からつながった欠陥が、これらの
薄膜における不適合な転位の核生成に影響することはな
い。酸化物の側壁に関連した不適合な転位の均質な核生
成に関する形跡が存在するとしても、パターン形成の施
されていない制御ウェー八が、パターン形成を施され６ たウェーへの大領域において観測されるのと同様の転位
密度を備えているという事実が示唆するように、別の核
生成メカニズムが、支配的である。 同一基準のＳｉｏ、５Ｇｅｏ、ｚ合金におけるひずみは
、０．９％にしかすぎないので、均質な表面の半ループ
の核生成は、ありそうにない。この値は、こうした事象
の開始に必要と考えられる２〜６％の理論的ひずみ値を
かなり下まわっている。従って、おそらくは、転位増殖
（Ｈａｇｅｎ−５ｔｒｕｎｋのメカニズムを介した）と
の組合せといった、これまで確認されていない核生成プ
ロセスが、本件のＳｉ、□Ｇｅｘ薄膜における不適合な
転位形成の原因になっている。さらに、選択的被着と組
み合わせた、酸化物によってパターン形成を施されたさ
まざまな領域サイズ及び幾何学形状を備えるウェーハを
用いた実験で、ＣＶＤ成長層におけるこれらの現象をさ
らに詳細に研究するための手段を提供することが望まし
い。
ＬＲＰを利用した、酸化物によるパターン形成が施され
た配向が＜１００ ＞のウェーハ上の露出した５ｉｊＪ
域に対するＳｉ層及びＳ ｉｏ、 Ｂ Ｇｅ０．２層の
選択的被着について、論証を行なった。転位密度の低下
は、隣接する大領域と比較すると、成長が酸化物のパタ
ーンによって画定される小領域で生しる場合に、顕著に
なる。これらの結果は、Ｓｉ／５ｉ１−、Ｇｅｘデバイ
スを生産する上で実際に重要になる可能性があり、また
、ＣＶＤで成長するひずみ層における不適合な転位形成
の研究手段として、学問的に関心をひく可能性がある。
た配向が＜１００ ＞のウェーハ上の露出した５ｉｊＪ
域に対するＳｉ層及びＳ ｉｏ、 Ｂ Ｇｅ０．２層の
選択的被着について、論証を行なった。転位密度の低下
は、隣接する大領域と比較すると、成長が酸化物のパタ
ーンによって画定される小領域で生しる場合に、顕著に
なる。これらの結果は、Ｓｉ／５ｉ１−、Ｇｅｘデバイ
スを生産する上で実際に重要になる可能性があり、また
、ＣＶＤで成長するひずみ層における不適合な転位形成
の研究手段として、学問的に関心をひく可能性がある。
第１ａ図および第１ｂ図はＳｉＧｅ層中の不適合な転位
形成についての成長領域の影響を説明するための図であ
る。
形成についての成長領域の影響を説明するための図であ
る。
Claims (6)
- （１）酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を
被着する方法であって、酸化物でマスクされた部分の上
部および側壁部上に窒化ケイ素を被着すること、露出さ
れたＳｉおよび前記窒化ケイ素上にＳｉＧｅを非選択的
に被着することを含む方法。 - （２）酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を
被着する方法であって、酸化物でマスクされた部分の上
部および側壁部上に多結晶シリコンを被着すること、露
出されたＳｉおよび前記多結晶シリコン上にＳｉＧｅを
非選択的に被着することを含む方法。 - （３）酸化物で部分的にマスクされたＳｉ基板上にＳｉ
Ｇｅ層を被着する方法であって、Ｓｉ基板上に第１Ｓｉ
Ｏ＿２層を形成すること、前記第１ＳｉＯ＿２層を介し
て異方性ドライエッチングしてほぼ垂直な壁を有する窓
を形成すると共に基板の表面を露出すること、前記第１
ＳｉＯ＿２層上および前記窓の底部に薄い第２ＳｉＯ＿
２層を被着させることを含む方法。 - （４）酸化物で部分的にマスクされたＳｉ基板上にＳｉ
Ｇｅ層を被着する方法であって、Ｓｉ基板上に第１Ｓｉ
Ｏ＿２層を形成すること、前記第１ＳｉＯ＿２層を介し
て異方性ドライエッチングしてほぼ垂直な壁を有する窓
を形成すると共に基板の表面を露出すること、前記第１
ＳｉＯ＿２層上および前記窓の底部に薄い第２ＳｉＯ＿
２層を被着させること、前記窓の底部から前記第２Ｓｉ
Ｏ＿２層をエッチング除去して基板のＳｉ表面を露出す
ること、前記窓の内部にＳｉＧｅ層を選択的に被着する
ことを含む方法。 - （５）酸化物で部分的にマスクされたＳｉ基板上にＳｉ
Ｇｅ層を被着する方法であって、Ｓｉ基板上にＳｉＯ＿
２層を形成すること、前記ＳｉＯ層を介して窓用のマス
クを、全窓の全領域が基板表面の一部に残されるＳｉＯ
＿２の全領域に関して最大化されるように前記ＳｉＯ＿
２層を介して窓用のマスクを形成すること、前記マスク
を利用して前記ＳｉＯ＿２層中に窓をエッチングして前
記窓を介してＳｉ基板表面を露出し、そして前記窓内に
ＳｉＧｅ層を選択的に被着することを含む方法。 - （６）酸化物で部分的にマスクされたＳｉ基板上にＳｉ
Ｇｅ層を被着する方法であって、Ｓｉ基板上にＳｉＯ＿
２層を形成すること、前記ＳｉＯ＿２層を介して窓用の
マスクを、全窓の全領域が基板表面の一部に残されるＳ
ｉＯ＿２の全領域に関して最少化されるように前記Ｓｉ
Ｏ＿２層を介して窓用のマスクを形成すること、前記マ
スクを利用して前記ＳｉＯ＿２層中に窓をエッチングし
て前記窓を介してＳｉ基板表面を露出し、そして前記窓
内にＳｉＧｅ層を選択的に被着することを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/444,464 US5202284A (en) | 1989-12-01 | 1989-12-01 | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
| US444.464 | 1989-12-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03276716A true JPH03276716A (ja) | 1991-12-06 |
| JP3218472B2 JP3218472B2 (ja) | 2001-10-15 |
Family
ID=23765007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34116690A Expired - Fee Related JP3218472B2 (ja) | 1989-12-01 | 1990-11-30 | 酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を被着する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5202284A (ja) |
| EP (1) | EP0430280B1 (ja) |
| JP (1) | JP3218472B2 (ja) |
| DE (1) | DE69034129T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069964A (ja) * | 2005-09-12 | 2012-04-05 | Internatl Business Mach Corp <Ibm> | 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633179A (en) * | 1989-12-01 | 1997-05-27 | Kamins; Theodore I. | Method of forming silicon/silicon-germanium heterojunction bipolar transistor |
| JPH04162431A (ja) * | 1990-10-24 | 1992-06-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
| US5273930A (en) * | 1992-09-03 | 1993-12-28 | Motorola, Inc. | Method of forming a non-selective silicon-germanium epitaxial film |
| US5293050A (en) * | 1993-03-25 | 1994-03-08 | International Business Machines Corporation | Semiconductor quantum dot light emitting/detecting devices |
| JP3274246B2 (ja) * | 1993-08-23 | 2002-04-15 | コマツ電子金属株式会社 | エピタキシャルウェーハの製造方法 |
| WO1997015071A1 (en) * | 1995-10-20 | 1997-04-24 | Philips Electronics N.V. | Manufacture of a semiconductor device with selectively deposited semiconductor zone |
| US5893949A (en) * | 1995-12-26 | 1999-04-13 | Xerox Corporation | Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates |
| DE19615291C2 (de) * | 1996-04-18 | 1999-07-22 | Inst Halbleiterphysik Gmbh | Verfahren zum selektiven epitaktischen Wachstum von Si oder Si¶1¶-¶x¶Ge¶x¶ auf strukturierten Si(113)-Oberflächen |
| US6063670A (en) * | 1997-04-30 | 2000-05-16 | Texas Instruments Incorporated | Gate fabrication processes for split-gate transistors |
| JP3535527B2 (ja) | 1997-06-24 | 2004-06-07 | マサチューセッツ インスティテュート オブ テクノロジー | 傾斜ＧｅＳｉ層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御 |
| US7227176B2 (en) * | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| DE19845792A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet |
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| US6750130B1 (en) | 2000-01-20 | 2004-06-15 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| EP1249036A1 (en) * | 2000-01-20 | 2002-10-16 | Amberwave Systems Corporation | Low threading dislocation density relaxed mismatched epilayers without high temperature growth |
| US6596377B1 (en) * | 2000-03-27 | 2003-07-22 | Science & Technology Corporation @ Unm | Thin film product and method of forming |
| EP1309989B1 (en) | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6649480B2 (en) | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6703688B1 (en) * | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6660607B2 (en) | 2001-03-30 | 2003-12-09 | International Business Machines Corporation | Method for fabricating heterojunction bipolar transistors |
| US6940089B2 (en) | 2001-04-04 | 2005-09-06 | Massachusetts Institute Of Technology | Semiconductor device structure |
| US20030068559A1 (en) * | 2001-09-12 | 2003-04-10 | Armstrong Joseph H. | Apparatus and method for the design and manufacture of multifunctional composite materials with power integration |
| US20030059526A1 (en) * | 2001-09-12 | 2003-03-27 | Benson Martin H. | Apparatus and method for the design and manufacture of patterned multilayer thin films and devices on fibrous or ribbon-like substrates |
| TW560102B (en) * | 2001-09-12 | 2003-11-01 | Itn Energy Systems Inc | Thin-film electrochemical devices on fibrous or ribbon-like substrates and methd for their manufacture and design |
| JP2005504436A (ja) | 2001-09-21 | 2005-02-10 | アンバーウェーブ システムズ コーポレイション | 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。 |
| AU2002341803A1 (en) | 2001-09-24 | 2003-04-07 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
| US6730588B1 (en) * | 2001-12-20 | 2004-05-04 | Lsi Logic Corporation | Method of forming SiGe gate electrode |
| US7060632B2 (en) | 2002-03-14 | 2006-06-13 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| WO2003105206A1 (en) * | 2002-06-10 | 2003-12-18 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
| US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| EP2267762A3 (en) | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| US7594967B2 (en) * | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
| WO2004068556A2 (en) * | 2003-01-27 | 2004-08-12 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
| WO2004081982A2 (en) | 2003-03-07 | 2004-09-23 | Amberwave Systems Corporation | Shallow trench isolation process |
| US6831350B1 (en) | 2003-10-02 | 2004-12-14 | Freescale Semiconductor, Inc. | Semiconductor structure with different lattice constant materials and method for forming the same |
| US6919258B2 (en) * | 2003-10-02 | 2005-07-19 | Freescale Semiconductor, Inc. | Semiconductor device incorporating a defect controlled strained channel structure and method of making the same |
| US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
| US8530934B2 (en) * | 2005-11-07 | 2013-09-10 | Atmel Corporation | Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto |
| US7915104B1 (en) | 2007-06-04 | 2011-03-29 | The Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University | Methods and compositions for preparing tensile strained Ge on Ge1-ySny buffered semiconductor substrates |
| US7795605B2 (en) * | 2007-06-29 | 2010-09-14 | International Business Machines Corporation | Phase change material based temperature sensor |
| US7645666B2 (en) * | 2007-07-23 | 2010-01-12 | Infineon Technologies Ag | Method of making a semiconductor device |
| US7772097B2 (en) * | 2007-11-05 | 2010-08-10 | Asm America, Inc. | Methods of selectively depositing silicon-containing films |
| US20110045646A1 (en) * | 2008-04-02 | 2011-02-24 | Arizona Board Of Regents | Selective deposition of sige layers from single source of si-ge hydrides |
| US8642407B2 (en) | 2010-11-04 | 2014-02-04 | International Business Machines Corporation | Devices having reduced susceptibility to soft-error effects and method for fabrication |
| WO2020072277A1 (en) * | 2018-10-03 | 2020-04-09 | Lam Research Corporation | Selectively etching for nanowires |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4274891A (en) * | 1979-06-29 | 1981-06-23 | International Business Machines Corporation | Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition |
| JPS5687339A (en) * | 1979-12-18 | 1981-07-15 | Nec Corp | Manufacture of semiconductor device |
| WO1981002948A1 (en) * | 1980-04-10 | 1981-10-15 | Massachusetts Inst Technology | Methods of producing sheets of crystalline material and devices made therefrom |
| JPS595644A (ja) * | 1982-07-01 | 1984-01-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59134819A (ja) * | 1982-09-03 | 1984-08-02 | Nec Corp | 半導体基板の製造方法 |
| JPS59147471A (ja) * | 1983-02-10 | 1984-08-23 | Agency Of Ind Science & Technol | ジヨセフソン論理集積回路 |
| JPS59222923A (ja) * | 1983-06-02 | 1984-12-14 | Nec Corp | 半導体基板の製造方法 |
| JPS59225516A (ja) * | 1983-06-06 | 1984-12-18 | Sony Corp | 半導体装置の製法 |
| JPS60716A (ja) * | 1983-06-16 | 1985-01-05 | Tdk Corp | アモルフアスカツトコア |
| JPS6016420A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 選択的エピタキシヤル成長方法 |
| JPS6057964A (ja) * | 1983-09-09 | 1985-04-03 | Matsushita Electronics Corp | 固体光電変換装置およびその製造方法 |
| US4529455A (en) * | 1983-10-28 | 1985-07-16 | At&T Bell Laboratories | Method for epitaxially growing Gex Si1-x layers on Si utilizing molecular beam epitaxy |
| JPS60193324A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | 半導体基板の製造方法 |
| JPS60257541A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6119118A (ja) * | 1984-07-05 | 1986-01-28 | Nec Corp | 半導体基板の製造方法 |
| JPH0715942B2 (ja) * | 1986-08-25 | 1995-02-22 | 日本電気株式会社 | 集積回路基板の製造方法 |
| JPS6358921A (ja) * | 1986-08-29 | 1988-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR900007686B1 (ko) * | 1986-10-08 | 1990-10-18 | 후지쓰 가부시끼가이샤 | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 |
| US4876210A (en) * | 1987-04-30 | 1989-10-24 | The University Of Delaware | Solution growth of lattice mismatched and solubility mismatched heterostructures |
| JP2539428B2 (ja) * | 1987-05-12 | 1996-10-02 | ソニー株式会社 | 高分子圧電フィルムの製造方法 |
| US4786615A (en) * | 1987-08-31 | 1988-11-22 | Motorola Inc. | Method for improved surface planarity in selective epitaxial silicon |
| US4910164A (en) * | 1988-07-27 | 1990-03-20 | Texas Instruments Incorporated | Method of making planarized heterostructures using selective epitaxial growth |
| JPH02150033A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1989
- 1989-12-01 US US07/444,464 patent/US5202284A/en not_active Expired - Lifetime
-
1990
- 1990-11-30 DE DE69034129T patent/DE69034129T2/de not_active Expired - Fee Related
- 1990-11-30 JP JP34116690A patent/JP3218472B2/ja not_active Expired - Fee Related
- 1990-11-30 EP EP90122969A patent/EP0430280B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069964A (ja) * | 2005-09-12 | 2012-04-05 | Internatl Business Mach Corp <Ibm> | 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69034129T2 (de) | 2004-10-07 |
| EP0430280A3 (en) | 1991-10-09 |
| EP0430280A2 (en) | 1991-06-05 |
| US5202284A (en) | 1993-04-13 |
| DE69034129D1 (de) | 2004-04-01 |
| JP3218472B2 (ja) | 2001-10-15 |
| EP0430280B1 (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03276716A (ja) | 酸化物でマスクされたＳｉ基板上にＳｉＧｅ層を被着する方法 | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| US7186626B2 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| US5108947A (en) | Integration of gaas on si substrates | |
| US20060134893A1 (en) | Fabrication of strained heterojunction structures | |
| JPH04318918A (ja) | 半導体からなる部品 | |
| KR20060126968A (ko) | 격자 조절 반도체 기판의 형성 방법 | |
| JP2004511102A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| US3661636A (en) | Process for forming uniform and smooth surfaces | |
| Zhu et al. | Fabrication of high-quality and strain-relaxed GeSn microdisks by integrating selective epitaxial growth and selective wet etching methods | |
| US20190228967A1 (en) | Structure comprising single-crystal semiconductor islands and process for making such a structure | |
| Sammak et al. | Ge-on-Si: Single-crystal selective epitaxial growth in a CVD reactor | |
| CN104979164A (zh) | 于晶格不匹配半导体基板上的无缺陷松弛覆盖层 | |
| JP2002025916A (ja) | ヘテロ構造基板およびその製造方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH04125920A (ja) | 半導体薄膜の成長方法 | |
| JPS63258040A (ja) | 素子分離領域の形成方法 | |
| KR100635771B1 (ko) | 반도체 소자의 실리콘 에피막 형성 방법 | |
| Mitchell | Defect reduction in gallium nitride using cantilever epitaxy. | |
| Cederberg et al. | Pendeoepitaxy of GaAs and In0. 15Ga0. 85As using laterally oxidized GaAs/Al0. 96Ga0. 04As templates | |
| JPH04303923A (ja) | 半導体の埋め込み選択成長法 | |
| JP3166743B2 (ja) | 半導体装置の製造方法 | |
| JP2625372B2 (ja) | 区域性シリコン酸化法の酸化層を成長させる改良方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |